JP2000331538A - 異方導電性フィルムおよびその製造方法 - Google Patents
異方導電性フィルムおよびその製造方法Info
- Publication number
- JP2000331538A JP2000331538A JP11136358A JP13635899A JP2000331538A JP 2000331538 A JP2000331538 A JP 2000331538A JP 11136358 A JP11136358 A JP 11136358A JP 13635899 A JP13635899 A JP 13635899A JP 2000331538 A JP2000331538 A JP 2000331538A
- Authority
- JP
- Japan
- Prior art keywords
- rod
- circuit board
- semiconductor element
- film
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/02—Contact members
- H01R13/22—Contacts for co-operating by abutting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
Abstract
(57)【要約】
【課題】 電気的接続をつくらない導通路が半導体素子
の電極以外の部分および／または回路基板の回路以外の
部分に接触するのを抑制し得る異方導電性フィルムおよ
びその製造方法を提供することにある。 【解決手段】 絶縁性フィルム２中に、複数の導通路
（３、４）が、互いに絶縁され、その両端部を絶縁性フ
ィルム２の表裏面から露出させた状態で、絶縁性フィル
ム２の厚み方向に貫通して配置された異方導電性フィル
ム１において、複数の導通路（３、４）のうち、半導体
素子１１の電極１２および回路基板１３の回路１４に接
触しうる位置にある導通路３の少なくとも一方側の端部
を、半導体素子１１の電極１２および回路基板１３の回
路１４に接触しうる位置にない導通路４の同側の端部よ
りも突出させる。
の電極以外の部分および／または回路基板の回路以外の
部分に接触するのを抑制し得る異方導電性フィルムおよ
びその製造方法を提供することにある。 【解決手段】 絶縁性フィルム２中に、複数の導通路
（３、４）が、互いに絶縁され、その両端部を絶縁性フ
ィルム２の表裏面から露出させた状態で、絶縁性フィル
ム２の厚み方向に貫通して配置された異方導電性フィル
ム１において、複数の導通路（３、４）のうち、半導体
素子１１の電極１２および回路基板１３の回路１４に接
触しうる位置にある導通路３の少なくとも一方側の端部
を、半導体素子１１の電極１２および回路基板１３の回
路１４に接触しうる位置にない導通路４の同側の端部よ
りも突出させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子と回路
基板との間に挟まれて、これらの間に電気的接続をつく
る異方導電性フィルムおよびその製造方法に関する。
基板との間に挟まれて、これらの間に電気的接続をつく
る異方導電性フィルムおよびその製造方法に関する。
【０００２】
【従来の技術】異方導電性フィルムは、半導体素子と回
路基板との間に挿入し、圧着するだけで電気的接続が得
られるため、近年の半導体素子の高度化に伴い、その使
用が増大しつつある。異方導電性フィルムとしては、従
来より接着性の絶縁材料からなるフィルム中に導電性微
粒子を分散させて形成したものが知られている。
路基板との間に挿入し、圧着するだけで電気的接続が得
られるため、近年の半導体素子の高度化に伴い、その使
用が増大しつつある。異方導電性フィルムとしては、従
来より接着性の絶縁材料からなるフィルム中に導電性微
粒子を分散させて形成したものが知られている。
【０００３】しかし、この従来の異方導電性フィルムに
は、ファインピッチ接続が難しいという問題や、半導体
素子の接続端子として凸状の端子（例えばバンプ接点）
を用いる必要があるという問題がある。
は、ファインピッチ接続が難しいという問題や、半導体
素子の接続端子として凸状の端子（例えばバンプ接点）
を用いる必要があるという問題がある。
【０００４】このような問題を解決するため、特願平９
−１１７２４４号では、絶縁性フィルム中に複数の導通
路を厚み方向に貫通させて形成した異方導電性フィルム
が提案されている。
−１１７２４４号では、絶縁性フィルム中に複数の導通
路を厚み方向に貫通させて形成した異方導電性フィルム
が提案されている。
【０００５】
【発明が解決しようとする課題】該提案の異方導電性フ
ィルムでは、この複数の導通路のうち半導体素子の電極
及び回路基板の回路に両端が接触しうる位置にある導通
路によって、半導体素子と回路基板との電気的接続がつ
くられている。
ィルムでは、この複数の導通路のうち半導体素子の電極
及び回路基板の回路に両端が接触しうる位置にある導通
路によって、半導体素子と回路基板との電気的接続がつ
くられている。
【０００６】一方、半導体素子の電極及び回路基板の回
路に両端が接触しない位置にある導通路は電気的接続に
は寄与せず、これらの両方の端部は、圧着したときに半
導体素子の電極以外の部分および回路基板の回路以外の
部分に接触する。ところが、半導体素子側の端部が半導
体素子の電極以外の部分に接触した場合、半導体素子の
形状によっては半導体素子に設けられたパシベーション
膜が破壊され、更に半導体素子の微細回路配線が変形さ
れ、半導体素子がダメージを受けてしまうことがある。
更に、ダメージを受けた半導体素子においてはショート
不良やオープン不良が発生してしまう。また、回路基板
側の端部が回路基板の回路以外の部分に接触した場合に
は、回路の接続信頼性が低下する可能性があり、特に回
路の厚みより回路基板に設けられたレジストの厚みが厚
い場合に可能性が高くなる。
路に両端が接触しない位置にある導通路は電気的接続に
は寄与せず、これらの両方の端部は、圧着したときに半
導体素子の電極以外の部分および回路基板の回路以外の
部分に接触する。ところが、半導体素子側の端部が半導
体素子の電極以外の部分に接触した場合、半導体素子の
形状によっては半導体素子に設けられたパシベーション
膜が破壊され、更に半導体素子の微細回路配線が変形さ
れ、半導体素子がダメージを受けてしまうことがある。
更に、ダメージを受けた半導体素子においてはショート
不良やオープン不良が発生してしまう。また、回路基板
側の端部が回路基板の回路以外の部分に接触した場合に
は、回路の接続信頼性が低下する可能性があり、特に回
路の厚みより回路基板に設けられたレジストの厚みが厚
い場合に可能性が高くなる。
【０００７】本発明の課題は、上記問題を解決し、電気
的接続をつくらない導通路が半導体素子の電極以外の部
分および／または回路基板の回路以外の部分に接触する
のを抑制し得る異方導電性フィルムおよびその製造方法
を提供することにある。
的接続をつくらない導通路が半導体素子の電極以外の部
分および／または回路基板の回路以外の部分に接触する
のを抑制し得る異方導電性フィルムおよびその製造方法
を提供することにある。
【０００８】
【課題を解決するための手段】本発明の異方導電性フィ
ルムは、次の特徴を有するものである。 （１） 半導体素子と回路基板との間に挟まれて電気的
接続をつくる異方導電性フィルムであって、絶縁性フィ
ルム中に、複数の導通路が、互いに絶縁され、その両端
部を該絶縁性フィルムの面から露出させた状態で、該フ
ィルムの厚み方向に貫通して配置された構造を有し、該
複数の導通路のうち半導体素子の電極と接触しうる位置
にある導通路の半導体素子側の端部が、半導体素子の電
極と接触しうる位置にない導通路の半導体素子側の端部
よりも、突出していることを特徴とする異方導電性フィ
ルム。
ルムは、次の特徴を有するものである。 （１） 半導体素子と回路基板との間に挟まれて電気的
接続をつくる異方導電性フィルムであって、絶縁性フィ
ルム中に、複数の導通路が、互いに絶縁され、その両端
部を該絶縁性フィルムの面から露出させた状態で、該フ
ィルムの厚み方向に貫通して配置された構造を有し、該
複数の導通路のうち半導体素子の電極と接触しうる位置
にある導通路の半導体素子側の端部が、半導体素子の電
極と接触しうる位置にない導通路の半導体素子側の端部
よりも、突出していることを特徴とする異方導電性フィ
ルム。
【０００９】（２） 半導体素子と回路基板との間に挟
まれて電気的接続をつくる異方導電性フィルムであっ
て、絶縁性フィルム中に、複数の導通路が、互いに絶縁
され、その両端部を該絶縁性フィルムの面から露出させ
た状態で、該フィルムの厚み方向に貫通して配置された
構造を有し、該複数の導通路のうち回路基板の回路と接
触しうる位置にある導通路の回路基板側の端部が、回路
基板の回路と接触しうる位置にない導通路の回路基板側
の端部よりも、突出していることを特徴とする異方導電
性フィルム。
まれて電気的接続をつくる異方導電性フィルムであっ
て、絶縁性フィルム中に、複数の導通路が、互いに絶縁
され、その両端部を該絶縁性フィルムの面から露出させ
た状態で、該フィルムの厚み方向に貫通して配置された
構造を有し、該複数の導通路のうち回路基板の回路と接
触しうる位置にある導通路の回路基板側の端部が、回路
基板の回路と接触しうる位置にない導通路の回路基板側
の端部よりも、突出していることを特徴とする異方導電
性フィルム。
【００１０】（３） 半導体素子と回路基板との間に挟
まれて電気的接続をつくる異方導電性フィルムであっ
て、絶縁性フィルム中に、複数の導通路が、互いに絶縁
され、その両端部を該絶縁性フィルムの面から露出させ
た状態で、該フィルムの厚み方向に貫通して配置された
構造を有し、該複数の導通路のうち半導体素子の電極及
び回路基板の回路に接触しうる位置にある導通路の両方
の端部が、半導体素子の電極及び回路基板の回路に接触
しうる位置にない導通路の両方の端部よりも突出してい
ることを特徴とする異方導電性フィルム。
まれて電気的接続をつくる異方導電性フィルムであっ
て、絶縁性フィルム中に、複数の導通路が、互いに絶縁
され、その両端部を該絶縁性フィルムの面から露出させ
た状態で、該フィルムの厚み方向に貫通して配置された
構造を有し、該複数の導通路のうち半導体素子の電極及
び回路基板の回路に接触しうる位置にある導通路の両方
の端部が、半導体素子の電極及び回路基板の回路に接触
しうる位置にない導通路の両方の端部よりも突出してい
ることを特徴とする異方導電性フィルム。
【００１１】（４） 上記接触しうる位置にある導通路
の突出する端部が、絶縁性フィルムの面より突出してい
る上記（１）〜（３）のいずれかに記載の異方導電性フ
ィルム。
の突出する端部が、絶縁性フィルムの面より突出してい
る上記（１）〜（３）のいずれかに記載の異方導電性フ
ィルム。
【００１２】（５） 上記接触しうる位置にない導通路
の半導体素子側および／または回路基板側の端部が、絶
縁性フィルムの面より凹んでいる上記（１）〜（３）の
いずれかに記載の異方導電性フィルム。
の半導体素子側および／または回路基板側の端部が、絶
縁性フィルムの面より凹んでいる上記（１）〜（３）の
いずれかに記載の異方導電性フィルム。
【００１３】（６） 上記接触しうる位置にない導通路
の半導体素子側および／または回路基板側の端部を遮蔽
する絶縁層が、さらに設けられている上記（１）〜
（３）のいずれかに記載の異方導電性フィルム。
の半導体素子側および／または回路基板側の端部を遮蔽
する絶縁層が、さらに設けられている上記（１）〜
（３）のいずれかに記載の異方導電性フィルム。
【００１４】また、本発明の異方導電性フィルムの製造
方法は次の特徴を有する。 （７） 上記（１）記載の異方導電性フィルムの製造方
法であって、絶縁性フィルム中に、複数の導電性の棒状
部材が、互いに絶縁され、且つ、該フィルムの厚み方向
に貫通して、配置された構造体を形成する工程と、該複
数の棒状部材のうち半導体素子の電極に接触しうる位置
にある棒状部材の半導体素子側の端部が、半導体素子の
電極に接触しうる位置にない棒状部材の半導体素子側の
端部よりも高くなるように、該接触しうる位置にある棒
状部材を伸長する、および／または該接触しうる位置に
ない棒状部材を短縮する工程とを少なくとも有すること
を特徴とする異方導電性フィルムの製造方法。
方法は次の特徴を有する。 （７） 上記（１）記載の異方導電性フィルムの製造方
法であって、絶縁性フィルム中に、複数の導電性の棒状
部材が、互いに絶縁され、且つ、該フィルムの厚み方向
に貫通して、配置された構造体を形成する工程と、該複
数の棒状部材のうち半導体素子の電極に接触しうる位置
にある棒状部材の半導体素子側の端部が、半導体素子の
電極に接触しうる位置にない棒状部材の半導体素子側の
端部よりも高くなるように、該接触しうる位置にある棒
状部材を伸長する、および／または該接触しうる位置に
ない棒状部材を短縮する工程とを少なくとも有すること
を特徴とする異方導電性フィルムの製造方法。
【００１５】（８） 上記（２）記載の異方導電性フィ
ルムの製造方法であって、絶縁性フィルム中に、複数の
導電性の棒状部材が、互いに絶縁され、且つ、該フィル
ムの厚み方向に貫通して、配置された構造体を形成する
工程と、該複数の棒状部材のうち回路基板の回路に接触
しうる位置にある棒状部材の回路基板側の端部が、回路
基板の回路に接触しうる位置にない棒状部材の回路基板
側の端部よりも高くなるように、該接触しうる位置にあ
る棒状部材を伸長する、および／または該接触しうる位
置にない棒状部材を短縮する工程とを少なくとも有する
ことを特徴とする異方導電性フィルムの製造方法。
ルムの製造方法であって、絶縁性フィルム中に、複数の
導電性の棒状部材が、互いに絶縁され、且つ、該フィル
ムの厚み方向に貫通して、配置された構造体を形成する
工程と、該複数の棒状部材のうち回路基板の回路に接触
しうる位置にある棒状部材の回路基板側の端部が、回路
基板の回路に接触しうる位置にない棒状部材の回路基板
側の端部よりも高くなるように、該接触しうる位置にあ
る棒状部材を伸長する、および／または該接触しうる位
置にない棒状部材を短縮する工程とを少なくとも有する
ことを特徴とする異方導電性フィルムの製造方法。
【００１６】（９） 上記（３）記載の異方導電性フィ
ルムの製造方法であって、絶縁性フィルム中に、複数の
導電性の棒状部材が、互いに絶縁され、且つ、該フィル
ムの厚み方向に貫通して、配置された構造体を形成する
工程と、該複数の棒状部材のうち半導体素子の電極及び
回路基板の回路に接触しうる位置にある棒状部材の両方
の端部が、半導体素子の電極及び回路基板の回路に接触
しうる位置にない棒状部材の両方の端部よりも高くなる
ように、該接触しうる位置にある棒状部材を伸長する、
および／または該接触しうる位置にない棒状部材を短縮
する工程とを少なくとも有することを特徴とする異方導
電性フィルムの製造方法。
ルムの製造方法であって、絶縁性フィルム中に、複数の
導電性の棒状部材が、互いに絶縁され、且つ、該フィル
ムの厚み方向に貫通して、配置された構造体を形成する
工程と、該複数の棒状部材のうち半導体素子の電極及び
回路基板の回路に接触しうる位置にある棒状部材の両方
の端部が、半導体素子の電極及び回路基板の回路に接触
しうる位置にない棒状部材の両方の端部よりも高くなる
ように、該接触しうる位置にある棒状部材を伸長する、
および／または該接触しうる位置にない棒状部材を短縮
する工程とを少なくとも有することを特徴とする異方導
電性フィルムの製造方法。
【００１７】（１０） 上記接触しうる位置にある棒状
部材の一方または両方の端部に、導電性の材料を堆積さ
せて該棒状部材を伸長する上記（７）〜（９）のいずれ
かに記載の異方導電性フィルムの製造方法。
部材の一方または両方の端部に、導電性の材料を堆積さ
せて該棒状部材を伸長する上記（７）〜（９）のいずれ
かに記載の異方導電性フィルムの製造方法。
【００１８】（１１） 上記接触しうる位置にない棒状
部材の一方または両方の端部に、エッチングを施して該
棒状部材を短縮する上記（７）〜（９）のいずれかに記
載の異方導電性フィルムの製造方法。
部材の一方または両方の端部に、エッチングを施して該
棒状部材を短縮する上記（７）〜（９）のいずれかに記
載の異方導電性フィルムの製造方法。
【００１９】
【発明の実施の形態】以下、本発明を図を用いて詳細に
説明する。図１は、本発明の異方導電性フィルムの一例
を示す断面図であり、断面で示している。図１では、本
発明の異方導電性フィルム１に加え、接続対象となる半
導体素子１１および回路基板１３についても示してい
る。異方導電性フィルム１は半導体素子１１および回路
基板１３に接合された状態にある。
説明する。図１は、本発明の異方導電性フィルムの一例
を示す断面図であり、断面で示している。図１では、本
発明の異方導電性フィルム１に加え、接続対象となる半
導体素子１１および回路基板１３についても示してい
る。異方導電性フィルム１は半導体素子１１および回路
基板１３に接合された状態にある。
【００２０】図１の例に示すように、本発明の異方導電
性フィルム１は、半導体素子１１と回路基板１３との間
に挟まれて電気的接続をつくるものである。異方導電性
フィルム１は、絶縁性フィルム２中に、複数の導通路
（３、４）が、互いに絶縁され、その両端部を絶縁性フ
ィルム２の表裏面から露出させた状態で、絶縁性フィル
ム２の厚み方向に貫通して配置された構造を有してい
る。
性フィルム１は、半導体素子１１と回路基板１３との間
に挟まれて電気的接続をつくるものである。異方導電性
フィルム１は、絶縁性フィルム２中に、複数の導通路
（３、４）が、互いに絶縁され、その両端部を絶縁性フ
ィルム２の表裏面から露出させた状態で、絶縁性フィル
ム２の厚み方向に貫通して配置された構造を有してい
る。
【００２１】また、図１の例に示すように、複数の導通
路（３、４）のうち半導体素子１１の電極１２および回
路基板１３の回路１４に接触しうる位置にある導通路３
の両方の端部は、半導体素子１１の電極１２および回路
基板１３の回路１４に接触しうる位置にない導通路４の
両方の端部よりも突出している。
路（３、４）のうち半導体素子１１の電極１２および回
路基板１３の回路１４に接触しうる位置にある導通路３
の両方の端部は、半導体素子１１の電極１２および回路
基板１３の回路１４に接触しうる位置にない導通路４の
両方の端部よりも突出している。
【００２２】図１の例では、導通路３は、絶縁性フィル
ム２を貫通する導電性の棒状部材（５、７）のうち半導
体素子１１の電極１２および回路基板１３の回路１４に
接触しうる位置にある棒状部材５の両端に導電性の端子
６を設けて、棒状部材５を伸長させることで形成されて
いる。よって、導通路３の両方の端部は導通路４の両方
の端部より突出し、半導体素子側に設けられた導電性の
端子６は半導体素子１１の電極１２に接触し、回路基板
側に設けられた導電性の端子６は回路基板１３の回路１
４に接触する。１６は半導体素子１１に設けられたパッ
シベーションを示しており、１５は回路基板１３に設け
られたレジストを示している。
ム２を貫通する導電性の棒状部材（５、７）のうち半導
体素子１１の電極１２および回路基板１３の回路１４に
接触しうる位置にある棒状部材５の両端に導電性の端子
６を設けて、棒状部材５を伸長させることで形成されて
いる。よって、導通路３の両方の端部は導通路４の両方
の端部より突出し、半導体素子側に設けられた導電性の
端子６は半導体素子１１の電極１２に接触し、回路基板
側に設けられた導電性の端子６は回路基板１３の回路１
４に接触する。１６は半導体素子１１に設けられたパッ
シベーションを示しており、１５は回路基板１３に設け
られたレジストを示している。
【００２３】また、図１の例では、導通路４の両方の端
部を遮蔽するように、絶縁性フィルム２の両面に導通路
３以外の領域を被覆する絶縁層８が設けられている。こ
の絶縁層８により、パッシベーション１６及びレジスト
１５に対する接着力を高めることができ、接続信頼性の
向上を図ることができる。
部を遮蔽するように、絶縁性フィルム２の両面に導通路
３以外の領域を被覆する絶縁層８が設けられている。こ
の絶縁層８により、パッシベーション１６及びレジスト
１５に対する接着力を高めることができ、接続信頼性の
向上を図ることができる。
【００２４】図１の例に示したように、本発明の異方導
電性フィルム１を用いれば、半導体素子１１の電極１２
および回路基板１３の回路１４に接触し得る位置にある
導通路３のみを半導体素子１１および回路基板１３に接
触させ、それ以外の導通路４が半導体素子１１および回
路基板１３に接触するのを抑制することができる。よっ
て、半導体素子１１および回路基板１３が受けるダメー
ジを抑制することができる。
電性フィルム１を用いれば、半導体素子１１の電極１２
および回路基板１３の回路１４に接触し得る位置にある
導通路３のみを半導体素子１１および回路基板１３に接
触させ、それ以外の導通路４が半導体素子１１および回
路基板１３に接触するのを抑制することができる。よっ
て、半導体素子１１および回路基板１３が受けるダメー
ジを抑制することができる。
【００２５】本発明においては、導通路３の少なくとも
一方側の端部が導通路４の同側の端部よりも突出した態
様であれば良く、図１で示した態様に限定されるもので
はない。即ち、半導体素子の電極と接触しうる位置に
ある導通路の半導体素子側の端部のみが、半導体素子の
電極と接触しうる位置にない導通路の半導体素子側の端
部よりも突出した態様、回路基板の回路と接触しうる
位置にある導通路の回路基板側の端部のみが、回路基板
の回路と接触しうる位置にない導通路の回路基板側の端
部よりも突出した態様であっても良い。
一方側の端部が導通路４の同側の端部よりも突出した態
様であれば良く、図１で示した態様に限定されるもので
はない。即ち、半導体素子の電極と接触しうる位置に
ある導通路の半導体素子側の端部のみが、半導体素子の
電極と接触しうる位置にない導通路の半導体素子側の端
部よりも突出した態様、回路基板の回路と接触しうる
位置にある導通路の回路基板側の端部のみが、回路基板
の回路と接触しうる位置にない導通路の回路基板側の端
部よりも突出した態様であっても良い。
【００２６】具体的には、導通路３の半導体素子側の端
部のみが導通路４の半導体素子側の端部よりも突出し、
導通路３の回路基板側の端部と導通路４の回路基板側の
端部とが従来と同様にフィルム面を基準として同高さに
ある態様や、この逆の態様が挙げられる。
部のみが導通路４の半導体素子側の端部よりも突出し、
導通路３の回路基板側の端部と導通路４の回路基板側の
端部とが従来と同様にフィルム面を基準として同高さに
ある態様や、この逆の態様が挙げられる。
【００２７】次に、本発明の異方導電性フィルムの製造
方法について説明する。図２は、本発明の異方導電性フ
ィルムの製造方法の一例を示す図であり、断面で示して
いる。図２の例では、図１に示した本発明の異方導電性
フィルム１を作製している。
方法について説明する。図２は、本発明の異方導電性フ
ィルムの製造方法の一例を示す図であり、断面で示して
いる。図２の例では、図１に示した本発明の異方導電性
フィルム１を作製している。
【００２８】最初に図２（ａ）の例に示すように、絶縁
性フィルム２中に、複数の導電性の棒状部材（５、７）
が、互いに絶縁され、且つ、厚み方向に貫通して、配置
された構造体９を形成する。複数の導電性の棒状部材
（５、７）は絶縁性フィルム２の表裏面から両端部が露
出した状態にある。棒状部材５と棒状部材７とは、同じ
材料で形成されているのが好ましく、また同長さ、同直
径を有したものであるのが好ましい。本例では、棒状部
材５と棒状部材７とは同材料で形成され、同長さ、同直
径を有している。構造体９は、従来の異方導電性フィル
ムと同様のものといえる。
性フィルム２中に、複数の導電性の棒状部材（５、７）
が、互いに絶縁され、且つ、厚み方向に貫通して、配置
された構造体９を形成する。複数の導電性の棒状部材
（５、７）は絶縁性フィルム２の表裏面から両端部が露
出した状態にある。棒状部材５と棒状部材７とは、同じ
材料で形成されているのが好ましく、また同長さ、同直
径を有したものであるのが好ましい。本例では、棒状部
材５と棒状部材７とは同材料で形成され、同長さ、同直
径を有している。構造体９は、従来の異方導電性フィル
ムと同様のものといえる。
【００２９】導電性の棒状部材（５、７）は導通路
（３、４）を構成するものである。後述するように棒状
部材５を伸長させ、および／または棒状部材７を短縮す
ることにより導通路（３、４）が形成される。棒状部材
（５、７）の材料は後述するように金属材料であるのが
好ましい。但し、同じ金属材料であっても形成方法によ
って導電性が異なってくる。即ち、棒状部材（５、７）
は、絶縁性フィルム２に形成した貫通孔内に金属材料を
メッキで析出させて得たものであってもよいが、本発明
にとって最も好ましい態様は、以下に示す金属導線を絶
縁性フィルム２に貫通させて棒状部材（５、７）とした
態様である。金属導線のなかでも、例えばＪＩＳ Ｃ
３１０３に規定された銅線などのように電気を伝導すべ
く製造された金属導線が好ましく、電気的特性、機械的
特性、さらにはコストの点でも最も優れた導通路とな
る。
（３、４）を構成するものである。後述するように棒状
部材５を伸長させ、および／または棒状部材７を短縮す
ることにより導通路（３、４）が形成される。棒状部材
（５、７）の材料は後述するように金属材料であるのが
好ましい。但し、同じ金属材料であっても形成方法によ
って導電性が異なってくる。即ち、棒状部材（５、７）
は、絶縁性フィルム２に形成した貫通孔内に金属材料を
メッキで析出させて得たものであってもよいが、本発明
にとって最も好ましい態様は、以下に示す金属導線を絶
縁性フィルム２に貫通させて棒状部材（５、７）とした
態様である。金属導線のなかでも、例えばＪＩＳ Ｃ
３１０３に規定された銅線などのように電気を伝導すべ
く製造された金属導線が好ましく、電気的特性、機械的
特性、さらにはコストの点でも最も優れた導通路とな
る。
【００３０】上記のような金属導線が絶縁性フィルム２
を貫通した状態にある構造体９の作製方法としては、多
数の絶縁導線を密に束ねた状態で互いに分離できないよ
うに固定し、各絶縁導線と角度をなす面を切断面とし
て、所望のフィルム厚さにスライスする方法が挙げられ
る。なかでも、次の〜の工程を有する作製方法が好
ましく用いられる。
を貫通した状態にある構造体９の作製方法としては、多
数の絶縁導線を密に束ねた状態で互いに分離できないよ
うに固定し、各絶縁導線と角度をなす面を切断面とし
て、所望のフィルム厚さにスライスする方法が挙げられ
る。なかでも、次の〜の工程を有する作製方法が好
ましく用いられる。
【００３１】直径５μｍ〜１００μｍの金属導線の表
面に、絶縁性樹脂からなる被覆層を１層以上形成して絶
縁導線とし、これを芯材に巻線する工程。 上記巻線によって得られたコイルを加熱および／また
は加圧して、巻き付けられた絶縁導線の被覆層どうしを
融着および／または圧着させて一体化しコイルブロック
を形成する工程。 前記の工程で得られたコイルブロックを、巻きつけ
られた絶縁導線と角度をなして交差する平面を断面とし
て所定のフィルム厚さに切断する工程。
面に、絶縁性樹脂からなる被覆層を１層以上形成して絶
縁導線とし、これを芯材に巻線する工程。 上記巻線によって得られたコイルを加熱および／また
は加圧して、巻き付けられた絶縁導線の被覆層どうしを
融着および／または圧着させて一体化しコイルブロック
を形成する工程。 前記の工程で得られたコイルブロックを、巻きつけ
られた絶縁導線と角度をなして交差する平面を断面とし
て所定のフィルム厚さに切断する工程。
【００３２】上記〜の工程は、絶縁導線を最も効率
よく密に束ねることができ、かつ、導通路の最密な集合
パターンを容易に得ることができる方法である。
よく密に束ねることができ、かつ、導通路の最密な集合
パターンを容易に得ることができる方法である。
【００３３】上記の作製方法によれば、金属導線の表面
に被覆層を形成する際に、絶縁用、接着用など種々の特
性に応じた材料を多層に形成することができる。それに
よって得られた異方導電性フィルムは、導電性、誘電
性、絶縁性、接着性、強度などの種々の電気的特性、機
械的特性が、フィルム面が拡張する方向に変化するもの
となる。上記の作製方法によって構造体９を作製すれ
ば、狭ピッチの電気的接続に耐える高い信頼性を、本発
明の異方導電性フィルム１に付与することができ、本発
明の異方導電性フィルム１のコストを低減できる。ま
た、厚みが２０μｍ以上の本発明の異方導電性フィルム
１の作製を容易に行える。
に被覆層を形成する際に、絶縁用、接着用など種々の特
性に応じた材料を多層に形成することができる。それに
よって得られた異方導電性フィルムは、導電性、誘電
性、絶縁性、接着性、強度などの種々の電気的特性、機
械的特性が、フィルム面が拡張する方向に変化するもの
となる。上記の作製方法によって構造体９を作製すれ
ば、狭ピッチの電気的接続に耐える高い信頼性を、本発
明の異方導電性フィルム１に付与することができ、本発
明の異方導電性フィルム１のコストを低減できる。ま
た、厚みが２０μｍ以上の本発明の異方導電性フィルム
１の作製を容易に行える。
【００３４】上記の作製方法において、の工程で用い
る金属導線の外径は、後述の導通路の好ましい外径か
ら、５μｍ〜１００μｍとする。その表面に形成する被
覆層の材料として用いる絶縁性樹脂には、後述の絶縁性
フィルムの材料を用いる。の工程において、巻線の態
様を最密巻きとすれば、導通路（３、４）の配列を規則
正しいものとすることができる。最密巻きとは、線材の
送りピッチをその外径程度として比較的低速回転で密着
巻きし、下層の線材に対して俵積みのように最密に線材
を積み重ねていく巻きかたをいう。の工程においてス
ライスの角度を任意に設定すれば、導通路（３、４）の
角度を自由に設定することもできる。その他、上記の作
製方法については、国際公開公報ＷＯ９８／０７２１６
「異方導電性フィルムおよびその製造方法」に記載の技
術を参照してもよい。
る金属導線の外径は、後述の導通路の好ましい外径か
ら、５μｍ〜１００μｍとする。その表面に形成する被
覆層の材料として用いる絶縁性樹脂には、後述の絶縁性
フィルムの材料を用いる。の工程において、巻線の態
様を最密巻きとすれば、導通路（３、４）の配列を規則
正しいものとすることができる。最密巻きとは、線材の
送りピッチをその外径程度として比較的低速回転で密着
巻きし、下層の線材に対して俵積みのように最密に線材
を積み重ねていく巻きかたをいう。の工程においてス
ライスの角度を任意に設定すれば、導通路（３、４）の
角度を自由に設定することもできる。その他、上記の作
製方法については、国際公開公報ＷＯ９８／０７２１６
「異方導電性フィルムおよびその製造方法」に記載の技
術を参照してもよい。
【００３５】次に図２（ｂ）の例に示すように、複数の
棒状部材（５、７）のうち半導体素子の電極（図示せ
ず）および回路基板の回路（図示せず）に接触しうる位
置にある棒状部材５の両方の端部が、半導体素子の電極
および回路基板の回路に接触しない位置にある棒状部材
７の両方の端部よりも高くなるように（端面の位置が高
くなるように）、棒状部材５を伸長して導通路３を形成
する。
棒状部材（５、７）のうち半導体素子の電極（図示せ
ず）および回路基板の回路（図示せず）に接触しうる位
置にある棒状部材５の両方の端部が、半導体素子の電極
および回路基板の回路に接触しない位置にある棒状部材
７の両方の端部よりも高くなるように（端面の位置が高
くなるように）、棒状部材５を伸長して導通路３を形成
する。
【００３６】図２（ｂ）の例では、絶縁性フィルム面よ
り突出させたい棒状部材５の両方の端部にのみ選択的に
無電解メッキまたは電解メッキによって導電性の材料を
堆積させ、棒状部材５にのみ導電性の端子６を形成して
棒状部材５を伸長させている。また、後述の図３に示す
ように、棒状部材５を伸長する代わりに棒状部材７を短
縮して、棒状部材５の少なくとも一方側の端部を棒状部
材７の同側の端部よりも高くしても良い。なお、棒状部
材７を短縮する場合においても、棒状部材５の端部には
導電性の端子６を形成して伸長させておくのが好まし
い。
り突出させたい棒状部材５の両方の端部にのみ選択的に
無電解メッキまたは電解メッキによって導電性の材料を
堆積させ、棒状部材５にのみ導電性の端子６を形成して
棒状部材５を伸長させている。また、後述の図３に示す
ように、棒状部材５を伸長する代わりに棒状部材７を短
縮して、棒状部材５の少なくとも一方側の端部を棒状部
材７の同側の端部よりも高くしても良い。なお、棒状部
材７を短縮する場合においても、棒状部材５の端部には
導電性の端子６を形成して伸長させておくのが好まし
い。
【００３７】但し、本発明の製造方法においては、必要
とする異方導電性フィルムの態様にあわせ、半導体素
子の電極に接触しうる位置にある棒状部材の半導体素子
側の端部のみが、半導体素子の電極に接触しうる位置に
ない棒状部材の半導体素子側の端部よりも高くなるよう
に、該接触しうる位置にある棒状部材を伸長させても良
いし、回路基板の回路に接触しうる位置にある棒状部
材の回路基板側の端部のみが、回路基板の回路に接触し
うる位置にない棒状部材の回路基板側の端部よりも高く
なるように、該接触しうる位置にある棒状部材を伸長さ
せても良い。
とする異方導電性フィルムの態様にあわせ、半導体素
子の電極に接触しうる位置にある棒状部材の半導体素子
側の端部のみが、半導体素子の電極に接触しうる位置に
ない棒状部材の半導体素子側の端部よりも高くなるよう
に、該接触しうる位置にある棒状部材を伸長させても良
いし、回路基板の回路に接触しうる位置にある棒状部
材の回路基板側の端部のみが、回路基板の回路に接触し
うる位置にない棒状部材の回路基板側の端部よりも高く
なるように、該接触しうる位置にある棒状部材を伸長さ
せても良い。
【００３８】さらに、上記の場合においても、接触
しうる位置にある棒状部材を伸長する代わりに、又は伸
長するのに加えて、接触しうる位置にない棒状部材の短
縮を行うこともできる。
しうる位置にある棒状部材を伸長する代わりに、又は伸
長するのに加えて、接触しうる位置にない棒状部材の短
縮を行うこともできる。
【００３９】最後に、図２（ｃ）の例に示すように、導
通路３を除き導通路４を含む絶縁性フィルムの両方の面
に絶縁層８を設け、導通路４の両方の端部を遮蔽し、本
発明の異方導電性フィルム１を完成させた。絶縁層８
は、シート状又はフィルム状の材料を絶縁性フィルム２
の両方の面に貼付する等して形成することができる。
通路３を除き導通路４を含む絶縁性フィルムの両方の面
に絶縁層８を設け、導通路４の両方の端部を遮蔽し、本
発明の異方導電性フィルム１を完成させた。絶縁層８
は、シート状又はフィルム状の材料を絶縁性フィルム２
の両方の面に貼付する等して形成することができる。
【００４０】本発明における導通路を形成する材料とし
ては、公知の導電性材料が挙げられるが、電気特性の点
で銅、金、アルミニウム、ニッケルなどの金属材料が好
ましく、さらには導電性の点から銅、金がより好まし
い。なお、導電性の端子６を形成する材料としては、導
電性の高い金属材料や、耐腐食性に優れたニッケル、
金、半田等を用いることも好ましい態様である。また、
導電性の端子を形成する材料とそれ以外の部分（図１、
２で示す棒状部材５）を形成する材料とは、互いに異な
るものであっても良いし、同一のものであっても良い。
ては、公知の導電性材料が挙げられるが、電気特性の点
で銅、金、アルミニウム、ニッケルなどの金属材料が好
ましく、さらには導電性の点から銅、金がより好まし
い。なお、導電性の端子６を形成する材料としては、導
電性の高い金属材料や、耐腐食性に優れたニッケル、
金、半田等を用いることも好ましい態様である。また、
導電性の端子を形成する材料とそれ以外の部分（図１、
２で示す棒状部材５）を形成する材料とは、互いに異な
るものであっても良いし、同一のものであっても良い。
【００４１】本発明においては、図１、２に示したよう
に、半導体素子の電極および／または回路基板の回路に
接触しうる位置に配置された導通路は、その少なくとも
一方側の端部が、それ以外の導通路、即ち電極および／
または回路に接触しうる位置に配置されていない導通路
の同側の端部よりも突出するように形成される。このと
き、前者の一の端部における突出した部分の長さ（図１
および図３に示すｈ）は、０．５μｍ〜４０μｍとすれ
ば良く、２μｍ〜３０μｍとするのが好ましい。このよ
うな値に設定することにより、半導体素子に対するダメ
ージを抑制しつつ、電気的接続を得ることができる。ま
た、回路基板との接続信頼性の向上を図ることもでき
る。
に、半導体素子の電極および／または回路基板の回路に
接触しうる位置に配置された導通路は、その少なくとも
一方側の端部が、それ以外の導通路、即ち電極および／
または回路に接触しうる位置に配置されていない導通路
の同側の端部よりも突出するように形成される。このと
き、前者の一の端部における突出した部分の長さ（図１
および図３に示すｈ）は、０．５μｍ〜４０μｍとすれ
ば良く、２μｍ〜３０μｍとするのが好ましい。このよ
うな値に設定することにより、半導体素子に対するダメ
ージを抑制しつつ、電気的接続を得ることができる。ま
た、回路基板との接続信頼性の向上を図ることもでき
る。
【００４２】本発明においては、上記前者の突出した端
部は、図１に示すように絶縁性フィルムの面より外側に
突出した態様であるのが好ましい。この場合、半導体素
子と回路基板との間における電気的接続を確実なものと
できる。また、上記後者の半導体素子側および／または
回路基板側の端部は、絶縁性フィルムの面より内側に凹
んだ態様であるのが好ましい。この場合、半導体素子や
回路基板に与えるダメージの抑制をより確実なものとで
き、回路基板との接続信頼性をいっそう向上させること
ができる。
部は、図１に示すように絶縁性フィルムの面より外側に
突出した態様であるのが好ましい。この場合、半導体素
子と回路基板との間における電気的接続を確実なものと
できる。また、上記後者の半導体素子側および／または
回路基板側の端部は、絶縁性フィルムの面より内側に凹
んだ態様であるのが好ましい。この場合、半導体素子や
回路基板に与えるダメージの抑制をより確実なものとで
き、回路基板との接続信頼性をいっそう向上させること
ができる。
【００４３】導通路の大きさや形状は、特に限定される
ものではなく、対象となる半導体素子や回路基板に応じ
て適宜設定すれば良い。但し、ピッチ５０μｍ以下のよ
うなファインピッチの電極配置パターンに対応するに
は、その外径が５μｍ〜３０μｍであるものを用いるの
が好ましい態様である。上記の条件を満たせば、導通路
の断面形状は円形や多角形など、どのような形状であっ
ても良い。半導体素子の一つの電極には、１個〜１０個
程度の複数の導通路を対応させるのが好ましい。
ものではなく、対象となる半導体素子や回路基板に応じ
て適宜設定すれば良い。但し、ピッチ５０μｍ以下のよ
うなファインピッチの電極配置パターンに対応するに
は、その外径が５μｍ〜３０μｍであるものを用いるの
が好ましい態様である。上記の条件を満たせば、導通路
の断面形状は円形や多角形など、どのような形状であっ
ても良い。半導体素子の一つの電極には、１個〜１０個
程度の複数の導通路を対応させるのが好ましい。
【００４４】導通路は、フィルム基板内において、より
密に配列されるのが良い。フィルム面を見たときの導通
路の配列のパターンは、正方行列状、最密状、その他、
ランダムな密集状態であってもよいが、微細な半導体素
子の電極に対応するには最密状が好ましい。
密に配列されるのが良い。フィルム面を見たときの導通
路の配列のパターンは、正方行列状、最密状、その他、
ランダムな密集状態であってもよいが、微細な半導体素
子の電極に対応するには最密状が好ましい。
【００４５】本発明で用いられる絶縁性フィルムを形成
する材料は、絶縁性の材料であれば良く、従来より異方
導電性フィルムで用いられているものが利用できる。但
し、導通路の抜け落ちを防止でき、且つ、半導体素子及
び回路基板との接合性を高め得る点からは接着性を有す
る絶縁性の材料であるのが好ましい。このような接着性
を有する絶縁性の材料としては、フェノール系、ビフェ
ニル系などのエポキシ樹脂、ポリエステル樹脂、アクリ
ル樹脂、ポリカルボジイミド樹脂などといった熱硬化性
樹脂や、フェノキシ樹脂、ナイロン６やナイロン６，６
などのポリアミド樹脂、ＰＥＴ系、ＰＢＴ系などの飽和
ポリエステル樹脂、ポリアミドイミド樹脂等のポリイミ
ド樹脂などといった熱可塑性樹脂、これらを二種以上混
合してなる樹脂が挙げられる。これらのうち、耐熱性と
低吸湿性の点から、ポリカルボジイミド樹脂やポリイミ
ド樹脂等が好ましいものとして挙げられる。
する材料は、絶縁性の材料であれば良く、従来より異方
導電性フィルムで用いられているものが利用できる。但
し、導通路の抜け落ちを防止でき、且つ、半導体素子及
び回路基板との接合性を高め得る点からは接着性を有す
る絶縁性の材料であるのが好ましい。このような接着性
を有する絶縁性の材料としては、フェノール系、ビフェ
ニル系などのエポキシ樹脂、ポリエステル樹脂、アクリ
ル樹脂、ポリカルボジイミド樹脂などといった熱硬化性
樹脂や、フェノキシ樹脂、ナイロン６やナイロン６，６
などのポリアミド樹脂、ＰＥＴ系、ＰＢＴ系などの飽和
ポリエステル樹脂、ポリアミドイミド樹脂等のポリイミ
ド樹脂などといった熱可塑性樹脂、これらを二種以上混
合してなる樹脂が挙げられる。これらのうち、耐熱性と
低吸湿性の点から、ポリカルボジイミド樹脂やポリイミ
ド樹脂等が好ましいものとして挙げられる。
【００４６】絶縁性フィルムの厚みは１０μｍ〜２００
μｍであれば良く、２０μｍ〜１００μｍであるのが好
ましい。厚みが１０μｍ未満であると異方導性フィルム
の接着力が低下する傾向にあり、厚みが２００μｍを越
えると接触抵抗が高くなり、本発明の異方導電性フィル
ムの電気的信頼性を損なう場合がある。
μｍであれば良く、２０μｍ〜１００μｍであるのが好
ましい。厚みが１０μｍ未満であると異方導性フィルム
の接着力が低下する傾向にあり、厚みが２００μｍを越
えると接触抵抗が高くなり、本発明の異方導電性フィル
ムの電気的信頼性を損なう場合がある。
【００４７】半導体素子の電極および／または回路基板
の回路に接触し得る位置にない導通路の端部を被覆する
絶縁層も、絶縁性の材料で形成されていれば良く、上記
の絶縁性フィルムと同様に半導体素子および回路基板に
対する接合性を高め得る点からは、接着性を有する絶縁
性の材料で形成されているのが好ましい。この絶縁層を
形成する材料としては、上述の絶縁性フィルムの材料と
して挙げたものの中から選択したものが挙げられる。絶
縁層と絶縁性フィルムとは、同一材料であっても良い
し、異なる材料であっても良い。
の回路に接触し得る位置にない導通路の端部を被覆する
絶縁層も、絶縁性の材料で形成されていれば良く、上記
の絶縁性フィルムと同様に半導体素子および回路基板に
対する接合性を高め得る点からは、接着性を有する絶縁
性の材料で形成されているのが好ましい。この絶縁層を
形成する材料としては、上述の絶縁性フィルムの材料と
して挙げたものの中から選択したものが挙げられる。絶
縁層と絶縁性フィルムとは、同一材料であっても良い
し、異なる材料であっても良い。
【００４８】図３は本発明の異方導電性フィルムおよび
その製造方法の他の例を示す図であり、断面で示してい
る。なお、同図では断面に現れた線のみで示している。
図３（ｃ）では本発明の異方導電性フィルム１に加え、
接続対象となる半導体素子１１および回路基板１３につ
いても示している。図３（ａ）の例では、図２（ａ）の
例と同様に、絶縁性フィルム２中に、複数の導電性の棒
状部材（５、７）が、互いに絶縁され、且つ、厚み方向
に貫通して配置された構造体９を形成している。図３
（ｂ）の例においても、図２（ｂ）の例と同様に、複数
の導電性の棒状部材（５、７）のうち半導体素子１１の
電極１２および回路基板１３の回路１４に接触しうる位
置にある棒状部材５の両方の端部に、導電性の端子６を
設けて棒状部材５を伸長し、両方の端部が導通路４の両
方の端部よりも突出した導通路３を形成している。な
お、導通路３の突出した端部は絶縁性フィルム２の面よ
り突出している。
その製造方法の他の例を示す図であり、断面で示してい
る。なお、同図では断面に現れた線のみで示している。
図３（ｃ）では本発明の異方導電性フィルム１に加え、
接続対象となる半導体素子１１および回路基板１３につ
いても示している。図３（ａ）の例では、図２（ａ）の
例と同様に、絶縁性フィルム２中に、複数の導電性の棒
状部材（５、７）が、互いに絶縁され、且つ、厚み方向
に貫通して配置された構造体９を形成している。図３
（ｂ）の例においても、図２（ｂ）の例と同様に、複数
の導電性の棒状部材（５、７）のうち半導体素子１１の
電極１２および回路基板１３の回路１４に接触しうる位
置にある棒状部材５の両方の端部に、導電性の端子６を
設けて棒状部材５を伸長し、両方の端部が導通路４の両
方の端部よりも突出した導通路３を形成している。な
お、導通路３の突出した端部は絶縁性フィルム２の面よ
り突出している。
【００４９】但し、図３（ｂ）の例においては、半導体
素子１１の電極１２および回路基板１３の回路１４に接
触しうる位置にない棒状部材７を短縮して導通路４を形
成している。導通路４の両方の端部は絶縁性フィルム２
の面より凹んでいる。棒状部材７の短縮は、棒状部材７
の一方または両方の端部へのエッチングにより達成でき
る。図３（ｂ）の例では、棒状部材７の両方の端部にエ
ッチングが施されている。エッチングの種類としては、
酸またはアルカリによるケミカルエッチング等が挙げら
れる。なお、エッチングは異方性エッチングであっても
良いし、等方性エッチングであっても良い。
素子１１の電極１２および回路基板１３の回路１４に接
触しうる位置にない棒状部材７を短縮して導通路４を形
成している。導通路４の両方の端部は絶縁性フィルム２
の面より凹んでいる。棒状部材７の短縮は、棒状部材７
の一方または両方の端部へのエッチングにより達成でき
る。図３（ｂ）の例では、棒状部材７の両方の端部にエ
ッチングが施されている。エッチングの種類としては、
酸またはアルカリによるケミカルエッチング等が挙げら
れる。なお、エッチングは異方性エッチングであっても
良いし、等方性エッチングであっても良い。
【００５０】図３（ｃ）の例では、図３（ａ）、（ｂ）
に示す工程によって作製された異方導電性フィルム１を
半導体素子１１および回路基板１３に接合した状態を示
している。１６は半導体素子１１に設けられたパッシベ
ーションを示しており、１５は回路基板１３に設けられ
たレジストを示している。この場合、絶縁性フィルム２
は、接合時に流動性を示す材料で形成されており、導通
路４とパシベーション１６またはレジスト１５との隙間
を埋めるように流動するため、半導体素子１１または回
路基板１３と異方導電性フィルム１との接合を強固にす
る事ができる。
に示す工程によって作製された異方導電性フィルム１を
半導体素子１１および回路基板１３に接合した状態を示
している。１６は半導体素子１１に設けられたパッシベ
ーションを示しており、１５は回路基板１３に設けられ
たレジストを示している。この場合、絶縁性フィルム２
は、接合時に流動性を示す材料で形成されており、導通
路４とパシベーション１６またはレジスト１５との隙間
を埋めるように流動するため、半導体素子１１または回
路基板１３と異方導電性フィルム１との接合を強固にす
る事ができる。
【００５１】
【実施例】以下、実施例を挙げて本発明を具体的に示
す。
す。
【００５２】実施例１ 〔異方導電性フィルムの作製〕実際に、図１に示す異方
導電性フィルムを図２に示す製造工程に従って作製し
た。最初に、図２（ａ）に示すようにポリカルボジイミ
ド樹脂からなる絶縁性フィルム２（厚み７０μｍ）に直
径１８μｍ、長さ７０μｍの銅製の棒状部材（５、７）
が厚み方向に貫通して配置された構造体９を作製した。
次に、図２（ｂ）に示すように、半導体素子の電極およ
び回路基板の回路に接触しうる位置にある棒状部材５の
両端部に、無電解Ｎｉ／Ａｕメッキを行って、絶縁性フ
ィルム２の面から外側に１０μｍ突出した導電性の端子
６を設けて導通路３を形成した。さらに、図２（ｃ）に
示すように、導通路３を除く絶縁性フィルム２の両面上
に厚さ５μｍのポリカルボジイミドからなる絶縁層８を
設け、本発明の異方導電性フィルム１を得た。
導電性フィルムを図２に示す製造工程に従って作製し
た。最初に、図２（ａ）に示すようにポリカルボジイミ
ド樹脂からなる絶縁性フィルム２（厚み７０μｍ）に直
径１８μｍ、長さ７０μｍの銅製の棒状部材（５、７）
が厚み方向に貫通して配置された構造体９を作製した。
次に、図２（ｂ）に示すように、半導体素子の電極およ
び回路基板の回路に接触しうる位置にある棒状部材５の
両端部に、無電解Ｎｉ／Ａｕメッキを行って、絶縁性フ
ィルム２の面から外側に１０μｍ突出した導電性の端子
６を設けて導通路３を形成した。さらに、図２（ｃ）に
示すように、導通路３を除く絶縁性フィルム２の両面上
に厚さ５μｍのポリカルボジイミドからなる絶縁層８を
設け、本発明の異方導電性フィルム１を得た。
【００５３】〔半導体素子および回路基板との接合〕上
記で得られた異方導電性フィルム１を、図１に示すよう
に半導体素子１１（１０ｍｍ×１０ｍｍ、電極数１５２
個）および回路基板１３（ガラスエポキシ基板ＦＲ−
４）に接合した。接合はフリップチップボンダーを用
い、ツール部分の温度２５０℃、ステージ部分の温度１
５０℃、圧力１０ｋｇ／ｃｍ2 の条件下で４０秒間加
圧、加熱して行なった。接合によって得られた半導体装
置について導通検査を行ったところ、１５２個の電極全
てにおいて導通が確認でき、またショート不良の発生も
なかった。このことから半導体素子はダメージを受けて
おらず、また回路基板との接続信頼性も低下していない
といえる。
記で得られた異方導電性フィルム１を、図１に示すよう
に半導体素子１１（１０ｍｍ×１０ｍｍ、電極数１５２
個）および回路基板１３（ガラスエポキシ基板ＦＲ−
４）に接合した。接合はフリップチップボンダーを用
い、ツール部分の温度２５０℃、ステージ部分の温度１
５０℃、圧力１０ｋｇ／ｃｍ2 の条件下で４０秒間加
圧、加熱して行なった。接合によって得られた半導体装
置について導通検査を行ったところ、１５２個の電極全
てにおいて導通が確認でき、またショート不良の発生も
なかった。このことから半導体素子はダメージを受けて
おらず、また回路基板との接続信頼性も低下していない
といえる。
【００５４】実施例２ 〔異方導電性フィルムの作製〕図３（ａ）、（ｂ）に示
す製造工程に準じて、異方導電性フィルムを作製した。
最初に図３（ａ）に示すように構造体９を作製した。な
お、この構造体９は、実施例１で作製したものと同様の
ものである。次に、図３（ｂ）に示すように、半導体素
子の電極および回路基板の回路に接触し得る位置にない
棒状部材７の両方の端部に、アルカリエッチングを行
い、絶縁性フィルム２の面から５μｍ内側に凹ませて導
通路４を形成した。さらに、実施例１と同様に、棒状部
材５の両端部に導電性の端子６を設けて導通路３を形成
した。
す製造工程に準じて、異方導電性フィルムを作製した。
最初に図３（ａ）に示すように構造体９を作製した。な
お、この構造体９は、実施例１で作製したものと同様の
ものである。次に、図３（ｂ）に示すように、半導体素
子の電極および回路基板の回路に接触し得る位置にない
棒状部材７の両方の端部に、アルカリエッチングを行
い、絶縁性フィルム２の面から５μｍ内側に凹ませて導
通路４を形成した。さらに、実施例１と同様に、棒状部
材５の両端部に導電性の端子６を設けて導通路３を形成
した。
【００５５】〔半導体素子および回路基板との接合〕上
記で得た異方導電性フィルムについても実施例１と同様
に接合を行って、半導体装置を構成し、導通検査を行な
った。結果、本例においても実施例１と同様に、１５２
個の電極全てにおいて導通が確認でき、ショート不良の
発生はなかった。本例においても半導体素子はダメージ
を受けておらず、また回路基板との接続信頼性も低下し
ていないといえる。
記で得た異方導電性フィルムについても実施例１と同様
に接合を行って、半導体装置を構成し、導通検査を行な
った。結果、本例においても実施例１と同様に、１５２
個の電極全てにおいて導通が確認でき、ショート不良の
発生はなかった。本例においても半導体素子はダメージ
を受けておらず、また回路基板との接続信頼性も低下し
ていないといえる。
【００５６】比較例 実施例１と同様にして構造体を作製し、全ての棒状部材
の両端部に無電解Ｎｉ／Ａｕメッキを行い、絶縁性フィ
ルム２の面から外側に２μｍ突出した導電性の端子６を
設け、これを異方導電性フィルムとした。この異方導電
性フィルムについても実施例１と同様の条件で接合を行
い、半導体装置を構成した。この半導体装置についても
実施例１と同様に導通検査を行ったところ、導通が確認
できた電極は１５２個中１０６個であり、全体の７９％
であった。また、ショート不良も確認できた。このこと
から、本例では半導体素子はダメージを受けており、ま
た回路基板との接続信頼性も低下しているといえる。
の両端部に無電解Ｎｉ／Ａｕメッキを行い、絶縁性フィ
ルム２の面から外側に２μｍ突出した導電性の端子６を
設け、これを異方導電性フィルムとした。この異方導電
性フィルムについても実施例１と同様の条件で接合を行
い、半導体装置を構成した。この半導体装置についても
実施例１と同様に導通検査を行ったところ、導通が確認
できた電極は１５２個中１０６個であり、全体の７９％
であった。また、ショート不良も確認できた。このこと
から、本例では半導体素子はダメージを受けており、ま
た回路基板との接続信頼性も低下しているといえる。
【００５７】
【発明の効果】以上説明したように、本発明の異方導電
性フィルムを用いることで、電気的接続を行わない導通
路の一方または両方の端部が、半導体素子の電極以外の
部分および／または回路基板の回路以外の部分に、圧着
時において接触するのを抑制できる。即ち、本発明の異
方導電性フィルムの使用により、半導体素子がダメージ
を受けてしまうという事態を回避でき、回路基板との接
続信頼性の低下の抑制を図ることができる。本発明の異
方導電性フィルムの製造方法を用いることで、本発明の
異方導電性フィルムを容易に製造できる。
性フィルムを用いることで、電気的接続を行わない導通
路の一方または両方の端部が、半導体素子の電極以外の
部分および／または回路基板の回路以外の部分に、圧着
時において接触するのを抑制できる。即ち、本発明の異
方導電性フィルムの使用により、半導体素子がダメージ
を受けてしまうという事態を回避でき、回路基板との接
続信頼性の低下の抑制を図ることができる。本発明の異
方導電性フィルムの製造方法を用いることで、本発明の
異方導電性フィルムを容易に製造できる。
【図１】本発明の異方導電性フィルムの一例を示す図で
ある。
ある。
【図２】本発明の異方導電性フィルムの製造方法の一例
を示す図である。
を示す図である。
【図３】本発明の異方導電性フィルムおよびその製造方
法の他の例を示す図である。
法の他の例を示す図である。
１ 異方導電性フィルム ２ 絶縁性フィルム ３ 導通路 ４ 導通路 １１ 半導体素子 １２ 半導体素子の電極 １３ 回路基板 １４ 回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀田 祐治 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 Ｆターム(参考） 5G307 HA02 HB03 HC01
Claims (11)
- 【請求項１】 半導体素子と回路基板との間に挟まれて
電気的接続をつくる異方導電性フィルムであって、 絶縁性フィルム中に、複数の導通路が、互いに絶縁さ
れ、その両端部を該絶縁性フィルムの面から露出させた
状態で、該フィルムの厚み方向に貫通して配置された構
造を有し、 該複数の導通路のうち半導体素子の電極と接触しうる位
置にある導通路の半導体素子側の端部が、半導体素子の
電極と接触しうる位置にない導通路の半導体素子側の端
部よりも、突出していることを特徴とする異方導電性フ
ィルム。 - 【請求項２】 半導体素子と回路基板との間に挟まれて
電気的接続をつくる異方導電性フィルムであって、 絶縁性フィルム中に、複数の導通路が、互いに絶縁さ
れ、その両端部を該絶縁性フィルムの面から露出させた
状態で、該フィルムの厚み方向に貫通して配置された構
造を有し、 該複数の導通路のうち回路基板の回路と接触しうる位置
にある導通路の回路基板側の端部が、回路基板の回路と
接触しうる位置にない導通路の回路基板側の端部より
も、突出していることを特徴とする異方導電性フィル
ム。 - 【請求項３】 半導体素子と回路基板との間に挟まれて
電気的接続をつくる異方導電性フィルムであって、 絶縁性フィルム中に、複数の導通路が、互いに絶縁さ
れ、その両端部を該絶縁性フィルムの面から露出させた
状態で、該フィルムの厚み方向に貫通して配置された構
造を有し、 該複数の導通路のうち半導体素子の電極及び回路基板の
回路に接触しうる位置にある導通路の両方の端部が、半
導体素子の電極及び回路基板の回路に接触しうる位置に
ない導通路の両方の端部よりも突出していることを特徴
とする異方導電性フィルム。 - 【請求項４】 上記接触しうる位置にある導通路の突出
する端部が、絶縁性フィルムの面より突出している請求
項１〜３のいずれかに記載の異方導電性フィルム。 - 【請求項５】 上記接触しうる位置にない導通路の半導
体素子側および／または回路基板側の端部が、絶縁性フ
ィルムの面より凹んでいる請求項１〜３のいずれかに記
載の異方導電性フィルム。 - 【請求項６】 上記接触しうる位置にない導通路の半導
体素子側および／または回路基板側の端部を遮蔽する絶
縁層が、さらに設けられている請求項１〜３のいずれか
に記載の異方導電性フィルム。 - 【請求項７】 請求項１記載の異方導電性フィルムの製
造方法であって、絶縁性フィルム中に、複数の導電性の
棒状部材が、互いに絶縁され、且つ、該フィルムの厚み
方向に貫通して、配置された構造体を形成する工程と、 該複数の棒状部材のうち半導体素子の電極に接触しうる
位置にある棒状部材の半導体素子側の端部が、半導体素
子の電極に接触しうる位置にない棒状部材の半導体素子
側の端部よりも高くなるように、該接触しうる位置にあ
る棒状部材を伸長する、および／または該接触しうる位
置にない棒状部材を短縮する工程とを少なくとも有する
ことを特徴とする異方導電性フィルムの製造方法。 - 【請求項８】 請求項２記載の異方導電性フィルムの製
造方法であって、 絶縁性フィルム中に、複数の導電性の棒状部材が、互い
に絶縁され、且つ、該フィルムの厚み方向に貫通して、
配置された構造体を形成する工程と、 該複数の棒状部材のうち回路基板の回路に接触しうる位
置にある棒状部材の回路基板側の端部が、回路基板の回
路に接触しうる位置にない棒状部材の回路基板側の端部
よりも高くなるように、該接触しうる位置にある棒状部
材を伸長する、および／または該接触しうる位置にない
棒状部材を短縮する工程とを少なくとも有することを特
徴とする異方導電性フィルムの製造方法。 - 【請求項９】 請求項３記載の異方導電性フィルムの製
造方法であって、 絶縁性フィルム中に、複数の導電性の棒状部材が、互い
に絶縁され、且つ、該フィルムの厚み方向に貫通して、
配置された構造体を形成する工程と、 該複数の棒状部材のうち半導体素子の電極及び回路基板
の回路に接触しうる位置にある棒状部材の両方の端部
が、半導体素子の電極及び回路基板の回路に接触しうる
位置にない棒状部材の両方の端部よりも高くなるよう
に、該接触しうる位置にある棒状部材を伸長する、およ
び／または該接触しうる位置にない棒状部材を短縮する
工程とを少なくとも有することを特徴とする異方導電性
フィルムの製造方法。 - 【請求項１０】 上記接触しうる位置にある棒状部材の
一方または両方の端部に、導電性の材料を堆積させて該
棒状部材を伸長する請求項７〜９のいずれかに記載の異
方導電性フィルムの製造方法。 - 【請求項１１】 上記接触しうる位置にない棒状部材の
一方または両方の端部に、エッチングを施して該棒状部
材を短縮する請求項７〜９のいずれかに記載の異方導電
性フィルムの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11136358A JP2000331538A (ja) | 1999-05-17 | 1999-05-17 | 異方導電性フィルムおよびその製造方法 |
| US09/572,910 US6394821B1 (en) | 1999-05-17 | 2000-05-17 | Anisotropic conductive film and production method thereof |
| US10/123,180 US6709606B2 (en) | 1999-05-17 | 2002-04-17 | Anisotropic conductive film and production method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11136358A JP2000331538A (ja) | 1999-05-17 | 1999-05-17 | 異方導電性フィルムおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000331538A true JP2000331538A (ja) | 2000-11-30 |
Family
ID=15173322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11136358A Pending JP2000331538A (ja) | 1999-05-17 | 1999-05-17 | 異方導電性フィルムおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6394821B1 (ja) |
| JP (1) | JP2000331538A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008140574A (ja) * | 2006-11-30 | 2008-06-19 | Shin Etsu Polymer Co Ltd | シート状コネクタ及びその製造方法 |
| CN102786883A (zh) * | 2011-05-17 | 2012-11-21 | 旺能光电股份有限公司 | 电极胶带和太阳能电池模块及其制作方法 |
| WO2021100825A1 (ja) * | 2019-11-22 | 2021-05-27 | 三井化学株式会社 | シートコネクタ、シートセット、電気検査装置および電気検査方法 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002047149A1 (fr) * | 2000-12-08 | 2002-06-13 | Jsr Corporation | Feuille conductrice anisotrope et dispositif de controle de plaquettes |
| US6969622B1 (en) * | 2001-02-09 | 2005-11-29 | Jsr Corporation | Anisotropically conductive connector, its manufacture method and probe member |
| JP4522604B2 (ja) * | 2001-03-19 | 2010-08-11 | 日東電工株式会社 | 異方導電性フィルム |
| JP3616031B2 (ja) * | 2001-05-10 | 2005-02-02 | 富士通株式会社 | 異方導電性シート、その製造方法、電子装置及び動作試験用検査装置 |
| TWI256719B (en) * | 2002-03-06 | 2006-06-11 | Via Tech Inc | Semiconductor device package module and manufacturing method thereof |
| US6919646B2 (en) * | 2002-03-12 | 2005-07-19 | Nec Electronics Corporation | Semiconductor device with contacting electrodes |
| JP2003298232A (ja) * | 2002-04-02 | 2003-10-17 | Sony Corp | 多層配線基板の製造方法および多層配線基板 |
| US20040079474A1 (en) * | 2002-10-24 | 2004-04-29 | Nitto Denko Corporation | Production method of anisotropic conductive connector |
| US6790057B2 (en) | 2002-12-10 | 2004-09-14 | Tyco Electronics Corporation | Conductive elastomeric contact system with anti-overstress columns |
| US6669490B1 (en) * | 2002-12-10 | 2003-12-30 | Tyco Electronics Corporation | Conductive elastomeric contact system with anti-overstress columns |
| CN100359659C (zh) * | 2003-02-18 | 2008-01-02 | Jsr株式会社 | 各向异性导电连接器、探测部件和晶片检测设备以及晶片检测方法 |
| TWI239684B (en) * | 2003-04-16 | 2005-09-11 | Jsr Corp | Anisotropic conductive connector and electric inspection device for circuit device |
| US20050082160A1 (en) * | 2003-10-15 | 2005-04-21 | Sharper Image Corporation | Electro-kinetic air transporter and conditioner devices with a mesh collector electrode |
| US7038327B2 (en) * | 2003-11-11 | 2006-05-02 | Au Optronics Corp. | Anisotropic conductive film bonding pad |
| TWI243386B (en) * | 2004-02-26 | 2005-11-11 | Au Optronics Corp | Anisotropic conductive film pad |
| KR100662176B1 (ko) | 2004-12-30 | 2006-12-27 | 제일모직주식회사 | 이방성 도전 필름용 조성물 |
| US7052290B1 (en) * | 2005-08-10 | 2006-05-30 | Sony Ericsson Mobile Communications Ab | Low profile connector for electronic interface modules |
| KR100688983B1 (ko) * | 2005-09-06 | 2007-03-08 | 삼성전자주식회사 | Ｌｃｄ구동용 인버터 및 이를 갖는 휴대용 컴퓨터 |
| CN101485237B (zh) * | 2006-05-31 | 2012-01-25 | 日本电气株式会社 | 电路板装置、接线板互连方法和电路板模块装置 |
| US8029155B2 (en) * | 2006-11-07 | 2011-10-04 | Cree, Inc. | Lighting device and lighting method |
| JP5004654B2 (ja) * | 2007-05-16 | 2012-08-22 | パナソニック株式会社 | 配線基板の接続方法および配線基板構造 |
| US7726976B2 (en) * | 2007-11-09 | 2010-06-01 | Tyco Electronics Corporation | Shielded electrical interconnect |
| US8017873B2 (en) * | 2008-03-03 | 2011-09-13 | Himax Technologies Limited | Built-in method of thermal dissipation layer for driver IC substrate and structure thereof |
| US8415269B2 (en) * | 2009-01-21 | 2013-04-09 | WGCH Technology Limited | Palladium-gold catalyst synthesis |
| US8405115B2 (en) * | 2009-01-28 | 2013-03-26 | Maxim Integrated Products, Inc. | Light sensor using wafer-level packaging |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3541222A (en) * | 1969-01-13 | 1970-11-17 | Bunker Ramo | Connector screen for interconnecting adjacent surfaces of laminar circuits and method of making |
| US4008300A (en) * | 1974-10-15 | 1977-02-15 | A & P Products Incorporated | Multi-conductor element and method of making same |
| US4289384A (en) * | 1979-04-30 | 1981-09-15 | Bell & Howell Company | Electrode structures and interconnecting system |
| US4548862A (en) * | 1984-09-04 | 1985-10-22 | Minnesota Mining And Manufacturing Company | Flexible tape having bridges of electrically conductive particles extending across its pressure-sensitive adhesive layer |
| JPS61292866A (ja) | 1985-06-21 | 1986-12-23 | 株式会社日立製作所 | 電子部品の接合方法 |
| JPS63249393A (ja) * | 1987-04-03 | 1988-10-17 | シャープ株式会社 | 電子部品の接続方法 |
| JP3029129B2 (ja) * | 1990-02-13 | 2000-04-04 | キヤノン株式会社 | 記録ヘッド用導電シート及びこれを用いた記録ヘッド並びに記録装置 |
| US5174766A (en) * | 1990-05-11 | 1992-12-29 | Canon Kabushiki Kaisha | Electrical connecting member and electric circuit member |
| JPH05251121A (ja) * | 1991-12-18 | 1993-09-28 | Xerox Corp | 多層配線組立体 |
| CA2157259C (en) * | 1994-08-31 | 2000-08-29 | Koetsu Tamura | Electronic device assembly and a manufacturing method of the same |
| JP2986364B2 (ja) | 1995-04-04 | 1999-12-06 | 信越ポリマー株式会社 | 電気コネクタの製造方法 |
| JP3020431B2 (ja) * | 1995-06-07 | 2000-03-15 | 信越ポリマー株式会社 | 表面が非吸着性の吸着防止異方性コネクタとその製造方法 |
| KR100478060B1 (ko) | 1996-08-08 | 2005-03-23 | 니토 덴코 가부시키가이샤 | 이방 도전성 필름 및 그 제조 방법 |
| US5805424A (en) * | 1996-09-24 | 1998-09-08 | Texas Instruments Incorporated | Microelectronic assemblies including Z-axis conductive films |
| JPH10117244A (ja) | 1996-10-08 | 1998-05-06 | Fuji Xerox Co Ltd | 通信制御装置 |
-
1999
- 1999-05-17 JP JP11136358A patent/JP2000331538A/ja active Pending
-
2000
- 2000-05-17 US US09/572,910 patent/US6394821B1/en not_active Expired - Fee Related
-
2002
- 2002-04-17 US US10/123,180 patent/US6709606B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008140574A (ja) * | 2006-11-30 | 2008-06-19 | Shin Etsu Polymer Co Ltd | シート状コネクタ及びその製造方法 |
| CN102786883A (zh) * | 2011-05-17 | 2012-11-21 | 旺能光电股份有限公司 | 电极胶带和太阳能电池模块及其制作方法 |
| JP2012243761A (ja) * | 2011-05-17 | 2012-12-10 | Delsolar Co Ltd | 電極テープ、太陽電池モジュール及びそれらの製造方法 |
| US8883282B2 (en) | 2011-05-17 | 2014-11-11 | Neo Solar Power Corp. | Electrode tape |
| WO2021100825A1 (ja) * | 2019-11-22 | 2021-05-27 | 三井化学株式会社 | シートコネクタ、シートセット、電気検査装置および電気検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020111055A1 (en) | 2002-08-15 |
| US6394821B1 (en) | 2002-05-28 |
| US6709606B2 (en) | 2004-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000331538A (ja) | 異方導電性フィルムおよびその製造方法 | |
| JP3737899B2 (ja) | 半導体素子の検査方法およびそのための異方導電性フィルム | |
| KR20000063759A (ko) | 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법 | |
| JP2003100371A (ja) | 端子付き配線基板 | |
| JP2001223240A (ja) | 半導体装置 | |
| JP4361161B2 (ja) | 異方導電性コネクター | |
| US6538309B1 (en) | Semiconductor device and circuit board for mounting semiconductor element | |
| JP2001036245A (ja) | 配線板の製造方法 | |
| JP4050553B2 (ja) | 面実装型コイル部品及びその製造方法 | |
| JP2001006770A (ja) | 異方導電性フィルム | |
| JPS63222437A (ja) | 電気回路部材 | |
| JP2001004700A (ja) | インターポーザ基板 | |
| JPH10125725A (ja) | 半導体装置およびその製造方法 | |
| JP2002141121A (ja) | 異方導電性フィルムおよびそれを用いた半導体装置並びにその製造方法 | |
| JP2002329835A (ja) | 導通接続部品、その製造方法及び半導体装置 | |
| JP2002075481A (ja) | 接続部端子構造および接続方法 | |
| JP2000276951A (ja) | 異方導電性フィルム | |
| JP2006261176A (ja) | 半導体装置および実装構造 | |
| JPH07254632A (ja) | 半導体装置及びその製造方法 | |
| JP2003017158A (ja) | 圧接型シートコネクタ及びその製造方法 | |
| JPH1116946A (ja) | 半導体装置の実装方法 | |
| JP2000294910A (ja) | 異方導電性フィルムの接合方法 | |
| JP2001202829A (ja) | 異方導電性フィルム | |
| JPH04196016A (ja) | 異方性導電シートの製造方法 | |
| JP2000022023A (ja) | 接続構造体とその製造方法、及び実装構造体 |