JP4361161B2 - 異方導電性コネクター - Google Patents

異方導電性コネクター Download PDF

Info

Publication number
JP4361161B2
JP4361161B2 JP09898799A JP9898799A JP4361161B2 JP 4361161 B2 JP4361161 B2 JP 4361161B2 JP 09898799 A JP09898799 A JP 09898799A JP 9898799 A JP9898799 A JP 9898799A JP 4361161 B2 JP4361161 B2 JP 4361161B2
Authority
JP
Japan
Prior art keywords
film
semiconductor element
conduction path
conductive connector
anisotropic conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09898799A
Other languages
English (en)
Other versions
JP2000294043A (ja
Inventor
文輝 浅井
祐治 堀田
冬樹 江里口
亜紀子 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP09898799A priority Critical patent/JP4361161B2/ja
Publication of JP2000294043A publication Critical patent/JP2000294043A/ja
Application granted granted Critical
Publication of JP4361161B2 publication Critical patent/JP4361161B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Non-Insulated Conductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は異方導電性コネクターに関し、より詳しくは半導体素子と回路基板との接続に好適に使用される異方導電性コネクターに関する。
【0002】
【従来の技術】
近年の電子機器の多機能化、小型軽量化に伴い、ベアチップ状態での半導体素子の電極数は増加しその配線パターンはさらに狭ピッチで微細化している。このような半導体素子に対応すべく異方導電性コネクターが用いられている。異方導電性コネクターは、回路基板と半導体素子との間にそれを挿入し圧着するだけで両者を電気的に接続するものである。そのため、異方導電性コネクターは、例えば半導体素子の品質検査にも有用であり、この面での使用も増大しつつある。
【0003】
本発明者らは先に図4に示す異方導電性コネクターを提案している(国際公開公報WO98/07216)。図4はこの既に提案された異方導電性コネクターを示す図である。図4(a)は異方導電性コネクターの上面であって、その一部分のみを示している。図4(b)は、図4(a)におけるX−X線に沿って異方導電性コネクターの断面を示している。図4において、1は絶縁性樹脂からなるフィルムであり、2は導電性金属などの導電性材料からなる導通路であり、21、22はいずれも導通路2の端面である。なお、図4(b)において導通路2の切断面にはハッチングを施している。
【0004】
図4に示す通り、異方導電性コネクターは、複数の導通路2が互いにフィルム1の形成材料である絶縁性樹脂により互いに電気的に絶縁された状態でフィルム1を貫通するように設けられた構造を有している。導通路2の両端面21、22はフィルム1の両面で外に露出している。異方導電性コネクターは、複数の導通路2によりその厚み方向に導電性を示し、その面方向、例えばX−X線に沿う方向には電気絶縁性を示す。
【0005】
ところで、近年の半導体素子は、一層の高集積化が進むとともに高付加価値商品となってきているので、所望の電子機器に実装する前にバーンイン検査などの導通検査が行なわれ、電気的導通の点で信頼性が保証されたもののみを市場に供給することが必要となっている。
【0006】
【発明が解決しようとする課題】
この導通検査において異方導電性コネクターは、半導体素子と回路基板との間に挟み込まれ、加圧される。
しかしながら、従来の異方導電性コネクターを用いた場合では、十分な導通性を得るために加圧すると、半導体素子の電極部分に、例えば後記の比較例1に示すように20%程度もの大きな変形を生ぜしめることがある。半導体素子の電極部分の数%前後の軽度の変形は実際上許容し得るが、その程度を越えて大きく変形を生ぜしめた場合には、半導体素子の電極部分が半田ボールであればリフローが必要となり、金ボールであれば接続時に使用する半田の付き量が変わるなどの問題が生じる。
【0007】
本発明の課題は、導通検査において、好ましい接続状態を確保しながらも、検査対象の半導体素子の電極部分が大きく変形することを抑制し得る異方導電性コネクターを提供することにある。
【0008】
【課題を解決するための手段】
本発明の異方導電性コネクターは次の特徴を有するものである。
(1) 回路基板と半導体素子との間にそれを挿入し、回路基板と半導体素子に直接圧着することで両者を電気的に導通させて、半導体素子の導通検査を行なう、半導体素子の導通検査用の異方導電性コネクターであって、
複数の導通路が、絶縁性樹脂のフィルム中に、互いに電気的に絶縁された状態で、該フィルムの表裏を貫通するように配置されており、該フィルム面に露出した導通路の端面の少なくとも一端面がフィルム面より突出し、該フィルム面より突出した導通路の端面上に複数の高さが0.5μm〜15μmの微小突起を有し、該微小突起を半導体素子の電極に接触させるものであり、
前記導通路が銅、金、アルミニウム又はニッケルからなり、
前記微小突起がロジウム、ルテニウム、コバルト、クロム、タングステンからなり、かつ、円錐状または角錐状の突起であり、
微小突起の密度が、0.02個/μm 2 〜2個/μm 2 であることを特徴とする異方導電性コネクター。
【0009】
(2) 回路基板と半導体素子との間にそれを挿入し、回路基板と半導体素子に直接圧着することで両者を電気的に導通させて、半導体素子の導通検査を行なう、半導体素子の導通検査用の異方導電性コネクターであって、
複数の導通路が、絶縁性樹脂のフィルム中に、互いに電気的に絶縁された状態で、該フィルムの表裏を貫通するように配置されており、該フィルム面に露出した導通路の端面の少なくとも一端面がフィルム面より突出し、該フィルム面より突出した導通路の端面上に複数の高さが0.5μm〜15μmの微小突起を有し、該微小突起を半導体素子の電極に接触させるものであり、
前記導通路が銅、金、アルミニウム又はニッケルからなり、
前記導通路の端面をフィルム面と同一の平面に投影して得られる領域の面積が、導通路の断面積の20%〜80%であり、
前記微小突起がロジウム、ルテニウム、コバルト、クロム、タングステンからなり、かつ、円錐状または角錐状の突起であり、
微小突起の密度が、0.02個/μm 2 〜2個/μm 2 であることを特徴とする異方導電性コネクター。
【0013】
【作用】
従来の異方導電性コネクターのように導通路の端面が平坦であると、該端面と半導体素子の電極部分とを電気的に確実に接触させるために大きな接触圧を付与する必要があり、電極部分での大きな変形の問題が生じる。
【0014】
しかし、上記(1))に示したように、銅、金、アルミニウム又はニッケルによって構成した導通路の端面の少なくとも一端面をフィルム面より突出させ、該フィルム面より突出した導通路の端面上に複数の微小突起を設ければ、小さな接触圧によっても導通路と半導体素子の電極部分とを電気的に確実に接続することができる。このように導通検査時の加圧が少なくて済むので、本発明の異方導電性コネクターを用いれば、半導体素子の電極部分に大きな変形を発生させることなく、上記本発明の課題を達成することできる。
【0015】
更に、導通検査の対象となる半導体素子は、その電極部分の表面が電気抵抗の大きい酸化膜で覆われていることがある。例えば、電極部分の多くにはアルミニウムが蒸着されており、アルミニウムの酸化膜が形成されている。かかる場合、従来の異方導電性コネクターでは酸化膜を破るために一層の高加圧が必要となる。しかし、本発明の異方導電性コネクターを用いれば、微小突起、特に先端部に硬質の導電性金属からなる表面層が形成された微小突起によって、酸化膜を突き破ることができるため、この場合においても低い圧力で、導通路と半導体素子の電極部分とを電気的に確実に接続させ得ることができる。
【0016】
また、上記()の態様では、微小突起が存在する端面を小さくすることで、微小突起の総数も減少しており、これによって、より小さな加圧力で導通がとれ、かつ、接触点数も少なくなるので、導通路の端部は、相手の電極と接触したときに該電極に大きな変形を生じさせないものとなる。
【0017】
導通路の端面は、追加工を施す前では、金属線の切断や、めっきによる成長など、導通路の形成方法に応じて平面状や曲面状となる。端面の面積を減少させるための追加工を施す場合、該端面が平面状や曲面状であっても面積の減少の度合いを比較し易いように、該端面をフィルム面と同一の平面に投影して得られる領域の面積にて、比較し論じるものとする。
【0018】
「導通路の断面積」とは、追加工を施す前において、導通路を通路方向に垂直に切断したときの断面の面積である。導通路が金属線である場合には、均一な断面積としてよい。めっきによって貫通孔内を金属充填して得る場合、導通路は貫通孔形状に従ってテーパ状になる場合があるが、その場合には、断面積は最大値を用いる。
【0019】
【発明の実施の形態】
以下、本発明の異方導電性コネクターを図を用いて詳細に説明する。
図1は本発明の異方導電性コネクターの一例を示す図であり、その厚み方向に切断した断面で示している。
図1の例に示すように、本発明の異方導電性コネクター10は、複数の導通路2が、絶縁性樹脂のフィルム1中に、互いに電気的に絶縁された状態で、フィルム1の表裏を貫通するように配置された構造を有している。フィルム1の表面において露出した導通路の端面(21、22)の少なくとも一端面上には複数の微小突起3が設けられている。図1の例では両方の端面(21、22)に複数の微小突起3が設けられている。異方導電性コネクター10は、複数の導通路2によりその厚み方向に導電性を示し、その面方向には絶縁性樹脂により電気絶縁特性を示す。
【0020】
本発明においてフィルムの形成材料たる絶縁性樹脂としては、絶縁性を有する材料であるならば特に制限はなく、公知の絶縁性材料の中から選択できる。絶縁性樹脂としては、熱硬化性樹脂や熱可塑性樹脂を用いるのが好ましい。具体的には、熱可塑性ポリイミド樹脂、エポキシ樹脂、ポリエーテルイミド樹脂、ポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ポリカルボジイミド樹脂、フッ素樹脂、ポリエステル樹脂、ポリウレタン樹脂、ポリアミドイミド樹脂などが挙げられる。これらの樹脂は、単独でもあるいは混合して使用しても良い。
【0021】
導通検査対象の半導体素子は、通常、その表面が必ずしも平坦でなく、ある程度の凹凸を有したものである。したがって本発明の異方導電性コネクターは、導通検査の際に半導体素子の表面の有り得べき凹凸に即応して変形し、半導体素子の接触対象となる面に密接し得ることが好ましい。このためフィルムの形成材料となる絶縁性樹脂は適度の可撓性を有するものであるのが好ましい。絶縁性樹脂の弾性率は1MPa〜1000MPaであれば良く、5MPa〜500MPaであるのが好ましい。絶縁性樹脂の弾性率の測定は、粘弾性測定装置を用い、引っ張りモードにおいて一定周波数、例えば10Hzの条件下で行う。
【0022】
フィルムの厚みは特に制限されるものではなく、適宜設定すれば良い。但し、フィルムは半導体素子の接触対象面の凹凸や該面の歪みを緩和する必要があるため、フィルムの厚みは5μm〜500μm、好ましくは10μm〜200μmとするのが良い。
【0023】
本発明における導通路の形成材料としては、公知の導電性材料が挙げられるが、電気特性の点から銅、金、アルミニウム、ニッケルなどが好ましく、導電性の点から銅、金が好ましい。導通路の断面(通路方向に垂直に切断した断面)の形状は、特に限定されるものではなく、円形、楕円形、三角形や四角形といった多角形などが挙げられる。
【0024】
導通路の個数、断面積及び間隔は、半導体素子の電極部分の個数、大きさ及び間隔などに応じて適宜設定すれば良い。但し、導通路の断面積が小さすぎたり導通路の個数が少ないと、半導体素子の電極部分へ圧力が集中して打痕を付けてしまう点、および半導体素子の電極部分同士の間隔が狭いときに対応出来なくなる点を考慮する必要がある。導通路の断面形状が円形である場合、その直径は、公知の半導体素子の電極部分の直径が10μm〜300μm程度であることから、10μm〜100μmであるのが好ましい。同様に導通路2の間隔(中心間距離)も10μm〜100μmであるのが好ましい。
【0025】
図1の例では、微小突起が設けられた導通路2の端面(21、22)は、接続信頼性を高めるため平坦とされている。また、図1の例では、微小突起が設けられた導通路の端面の面積は、導通路の断面積と同じである。上記作用の説明でも述べたように、本発明では、該端面の面積を導通路の断面積の20%〜80%とすることを推奨する。導通路の端面の面積を上記値とする方法としては、例えば、図4に示すような従来の異方導電性フィルムに対して、所定のマスクパターンを施し、エッチングによって導通路の端面の一部を除去するなどの方法が挙げられる。これによって図2に示す態様が得られ、さらに、フィルムにエッチングを施すことで、図3に示す態様が得られる。
【0026】
図1の例では、導通路2の端面21とフィルム面11、および導通路2の端面22とフィルム面12とは、共に同レベルであって一つの平面上にある。本発明においては、導通路の端面はフィルム面より突出していても良いし、フィルム面より窪んでいても良い。但し、導通路の端面を半導体素子の電極部分および回路基板の導体パターンに良好に電気的に接触させるためには、導通路の端面はフィルム面より突出しているのが好ましい。その場合、フィルム面からの導通路の端面の高さは、通常1μm〜40μm程度、特には5μm〜20μm程度であるのが好ましい。
【0027】
導通路の端面をフィルム面から突出させる方法としては、フィルム面をエッチングにより除去する方法、導通路の端面に更にメッキなどにより金属を堆積させる方法などが挙げられる。なお、後述するように微小突起をエッチングにより形成する場合においては、微小突起となる部分を考慮して導通路の端面を突出させる必要がある。
【0028】
導通路の端面の形状には特に制限はなく、その表面に微小突起を形成し得る形状であればよい。例えば円柱状、角柱状、半球状、円錐状、截頭円錐状およびこれらの部分エッチングされた形状等が挙げられる。上記したように接続信頼性の面からは、円柱状や角柱状、円錐台状のように端面が平坦となる形状、さらにそれらを部分的にエッチングし端面の面積を減少させた形状が好ましいものとして挙げられる。
【0029】
微小突起の形状は、導通路と半導体素子の電極部分との電気的接続を低い圧力で確実に達成し得る形状であれば、特に限定されるものではない。但し、半導体素子の電極部分には酸化膜が形成されていることが多く、また電極部分の受けるダメージを低減させる点からは、微小突起の形状は、鋭く突き出た形状、例えば円錐状や角錐状などであるのが好ましい。
【0030】
また、上記と同様の理由から微小突起の高さは、0.5μm〜15μmが好ましく、特には1μm〜10μmが好ましい。なお、微小突起の高さは、その突起の基礎となる導通路端面からの高さである。図1の例では、端面(21、22)から微小突起3の頂上までの距離hとなる。
【0031】
形成する微小突起の個数も、低い圧力での導通路と半導体素子の電極部分との電気的接続を確実とし得る程度であれば良く、特に限定されるものではない。但し、微小突起の個数が少ないと、微小突起への圧力集中により微小突起と半導体素子の電極部分との電気的接触は良好となるが、半導体素子の電極部分へのダメージが大きくなる傾向にある。一方、微小突起の個数が多いと、上記と逆の傾向となる。よって、形成する微小突起の個数は、一端面あたり10個〜1000個程度が好ましく、50個〜500個程度が特に好ましい。微小突起の密度でいうと、0.02個/μm2 〜2個/μm2 程度が好ましく、0.02個/μm2 〜0.5個/μm2 程度が特に好ましい。
【0032】
図1の例では微小突起3は導通路2の両端面(21、22)に形成されているが、本発明においては必ずしも両端面に形成する必要はない。本発明においては、微小突起は導通検査時に半導体素子側となる一方の端面にのみ形成されていても良いし、半導体素子の電極部分と接触する導通路の一方の端面にのみに形成されていても良い。但し、導通路の両端面に微小突起が形成されていると、導通検査時に微小突起が形成されている側を確認する必要がないので導通検査を能率よく行える利点がある。
【0033】
微小突起は単一の材料で形成されたものであっても良いし、二種以上の材料を積層して形成されたものであっても良い。微小突起を形成する材料としても、公知の導電性材料が挙げられる。微小突起の形成材料は導通路の材料と同一であっても、異なるものであっても良い。
但し、半導体素子の電極部分の酸化膜の硬度は一般に200Hv以下であり、酸化膜の突き破りを容易にし、耐久性を向上させるという理由からは、微小突起の少なくとも先端部の表面は、硬度が200Hv〜1200Hvの材料、例えばニッケル、銅、ニッケル・錫合金、ニッケル・パラジウム合金、ロジウム、ルテニウム、コバルト、クロム、タングステン等で形成されているのが好ましい。また、これらの材料のうち硬度が700Hv〜1200Hvであるロジウム、ルテニウム、コバルト、クロム、タングステンを用いるのは特に好ましい態様である。なお、硬度の測定はJIS H 8616に従い、マイクロビッカース硬度計のような微小硬さ計を用いて行えば良い。
【0034】
微小突起の形成方法としては、電解メッキや無電解メッキといったメッキ加工、切削やプレスといった機械的加工、エッチングなどによる方法が挙げられるが、特に限定されるものではない。但し、微小突起の形状を先端が尖った形状に容易にできる点や、本発明の異方導電性コネクターを構成する導通路の端面に一括して微小突起を形成できる点から、本発明においては微小突起はエッチングまたはメッキにより形成するのが好ましい。
【0035】
次にエッチングにより微小突起を形成する方法について説明する。
図1の例では、最初に導通路2の端面をフィルム面から突出させ、次に突出した導通路2の両端面にエッチングを施して微小突起を形成している。この場合の導通路の端面を突出させる方法としても、前述したフィルム面をエッチングにより除去する方法、導通路の端面に金属をメッキなどにより堆積させる方法などが挙げられる。また、エッチングにより導通路端面上に形成された微小突起の高さhはエッチング条件を変えることにより任意に変えることができる。微小突起の上に硬度を高めるため、さらにメッキにより導電性の金属材料を被覆しても良い。このようにエッチング後にさらにメッキを行うことは、導通路を形成する材料の硬度が低い場合に有効である。
【0036】
エッチングは等方性エッチングであっても、異方性エッチングであっても良く、特に限定されるものではない。エッチングの種類としては、ウエットエッチング法、ガスエッチングやプラズマエッチングなどの化学エッチング法、物理的スパッタエッチングや反応性スパッタエッチングなどのスパッタエッチング法、物理的イオンビームエッチングや反応性イオンビームエッチングなどのイオンビームエッチング等が挙げられる。
【0037】
次に微小突起をメッキにのみにより形成する場合について説明する。
電解めっきによって金属を析出させる場合、通常、金属ごとに、また、めっき液の種類ごとに、めっき厚を均一に析出させるための電流密度が特定の範囲として存在する。電流密度をその範囲よりも高く設定することで、金属結晶が急成長し、荒れた表面状態となり、微小突起となる。電流密度の設定値としては、例えば析出させるべき材料をロジウムとしたとき、1.0A/dm2 〜4.0A/dm2 の範囲が挙げられる。なお、メッキ厚を均一にするメーカー推奨の電流密度の値は0.8A/dm2 〜2.5A/dm2 である。電解めっきの場合、金属表面を平滑にするために、めっき液に光沢剤と呼ばれるレベリング剤を混入することが行われるが、このレベリング剤の量を調節することでも、得られる金属の表面状態が変化する。
【0038】
微小突起の形状は、析出させる接点材料の金属結晶の成長の仕方に関わってくる。各種金属によって、析出の基礎となる面(導通路の端面)に対して金属結晶が高さ方向に成長し易いもの、水平方向に広がり易いものなどがある。これらは、それぞれレベリング剤の量、電流密度を変化させることで、上述した円錐状や角錐状などに成長させることができ、半導体素子の電極部分の酸化膜を突き破るのに適した形状とすることができる。
【0039】
無電解めっきは、一般に電解めっきの下地として、もしくは表面処理用として用いられることが多く、荒れた表面を形成し、本発明における微小突起を得るには適した手法である。この場合も、各種金属の結晶性、つまり表面の成長形状を利用すればよい。具体的には、無電解銅めっき液、インタープレート液は、結晶が高さ方向に荒れやすく、浸漬時間を長く設定することで、2μm以上の突起を形成することも可能である。
【0040】
次に、図1で示した本発明の異方導電性コネクター10の製造方法について説明する。
導通路2の材料は上述の通りであるが、同じ金属材料であっても導通路の形成方法によって、異方導電性フィルムの導電性や弾性率など種々の特性は異なってくる。導通路は、フィルム1に形成した貫通孔内に金属材料をメッキで析出させて得たものであってもよいが、本発明にとって最も好ましい態様は、金属線を、フィルム1を貫通させて導通路とした態様である。金属線のなかでも、例えばJIS C 3103に規定された銅線などのように電気を伝導すべく製造された金属導線が好ましく、電気的特性、機械的特性、さらにはコストの点でも最も優れた導通路となる。
【0041】
上記のような金属導線がフィルム1を貫通した状態のものを得るには、多数の絶縁電線を密に束ねた状態で互いに分離できないように固定し、各絶縁電極と角度をなす面を切断面として、所望のフィルム厚さにスライスする方法が挙げられる。なかでも、本発明の異方導電性コネクターの製造方法として最も好ましいものとしては、次の▲1▼▲2▼▲3▼▲4▼の工程を有する製造方法が挙げられる。
【0042】
▲1▼直径10〜100μmの金属導線の表面に、絶縁性樹脂からなる被覆層を1層以上形成して絶縁導線とし、これを芯材に巻線する工程。
▲2▼上記巻線によって得られたコイルを加熱および/または加圧して、巻き付けられた絶縁導線の被覆層どうしを融着および/または圧着させて一体化しコイルブロックを形成する工程。
▲3▼前記▲2▼の工程で得られたコイルブロックを、巻きつけられた絶縁導線と角度をなして交差する平面を断面として所定のフィルム厚さに切断する工程。
▲4▼フィルム中の絶縁導線の端面にメッキによって微小突起を形成する工程。
【0043】
上記▲1▼〜▲3▼の工程は、絶縁電線を最も効率よく密に束ねることができ、かつ、導通路2の最密な集合パターンを容易に得ることができる方法である。
また、導通路の端面をフィルム面からさらに突出させるのであれば、上記▲4▼の工程の前に以下の▲5▼および/または▲6▼の工程を行えば良い。導通路の端面をフィルムから窪ませるのであれば、上記▲4▼の工程の前に以下の▲7▼の工程を行えば良い。
【0044】
▲5▼上記▲3▼で得られたフィルム状物の絶縁性樹脂の部分をエッチングし、金属導線をフィルム面から突起させる工程。
▲6▼上記▲3▼で得られたフィルム状物のフィルム面に露出している金属導線の端面にさらに金属を堆積させて、フィルム面から突起させる工程。
▲7▼上記▲3▼で得られたフィルム状物のフィルム面に露出している金属導線の端面にエッチングを施し、金属材料を除去してフィルム面から窪ませる工程。
【0045】
上記の製造方法によれば、金属導線の表面に被覆層を形成する際に、絶縁用、接着用など種々の特性に応じた材料を多層に形成することができる。それによって得られた異方導電性コネクターは、導電性、誘電性、絶縁性、接着性、強度などの種々の電気的特性、機械的特性がフィルムの面方向に変化するものとなる。
【0046】
上記の製造方法において、▲1▼の工程で用いる金属導線の外径は、上述の導通路の直径とする。その表面に形成する被覆層の材料として用いる絶縁性樹脂には、フィルム1を形成する材料を用いる。その他、上記の製造方法における▲4▼の工程を除く各工程については、国際公開公報WO98/07216「異方導電性フィルムおよびその製造方法」に記載の技術を参照してもよい。
【0047】
【実施例】
以下、本発明を実施例に基づいて具体的に説明する。実際に本発明の異方導電性コネクターを作製し、その評価を行なった。
【0048】
実施例1
〔本発明の異方導電性コネクターの作製〕
図1に示す異方導電性コネクターを作製した。上述の▲1▼〜▲3▼の工程に従い、フィルム(厚み60μm、材料:ポリエステル樹脂)中に導通路(直径30μm、材料:銅)が厚み方向に貫通してなるフィルム状物の作製を行なった。次に、導通路の両端部がそれぞれフィルム面から5mm程度突出するように、フィルムの両方の面にプラズマエッチャーを用いてエッチングを行った。更に、フィルム面から突出した導通路の両端面に対して、1分間エッチング処理(エッチング液:PB228、荏原ユージライト社製)を行い、続いて、無電解ニッケルメッキ処理(浴槽温度85℃、15分間)、無電解金メッキ処理(浴槽温度85℃、10分間)を順に行い、高さ1μm〜5μmの鋭利な微小突起(円錐形)を一端面当たり60個(微小突起の密度:0.1個/μm2 )形成して、本発明の異方導電性コネクターを得た。
【0049】
〔導通検査〕
上記で得られた異方導電性コネクターを半導体素子と回路基板との間に挿入し、圧力をかけて導通検査を行なった。半導体素子としては、シリコンチップ(10mm×10mm角)に、その外周に沿って、ワイヤーボンディング方法によって形成されたスタッドバンプ(バンプ直径70μm)をアルミ蒸着によって配置(間隔160μm、1列39個、合計156個)してなる実験的な半導体素子を使用した。回路基板としては、半導体素子の回路基板用として公知のガラスエポキシ樹脂基板からなるFR4基板(70mm×70mm角)の表面に、金メッキ銅配線(幅100μm、高さ15μm)を上記の半導体素子と同様の配置(1列39本、合計156本)で形成してなる回路基板を使用した。
【0050】
次に、フリップチップボンダーを使用し、このフリップチップボンダーが有する加熱および加圧を付与するためのツールで半導体素子を吸着し、同じくフリップチップボンダーが有するステージで回路基板を吸着した。次に、このフリップチップボンダーが有する上下観察鏡を用いて、全ての半導体素子のバンプが回路基板の配線に対応するように配置した。
【0051】
その後、実施例1で作製した異方導電性コネクターを半導体素子と回路基板との間に介在させ、半導体素子を吸着しているツールを降下させ、半導体素子側から圧力を加えていった。次に、回路基板の配線部分の抵抗値を四端子法で測定した。結果、1バンプ当たり10gの圧力で全ての抵抗測定点で抵抗値が出力され、電気的接続が行われていることが確認できた。このことから、実施例1で作製した異方導電性コネクターを用いれば、1バンプ当たり10gの圧力で完全な電気的接続を得ることができると言える。
【0052】
〔導通検査後のパンブ変形量の確認〕
導通検査の後、半導体素子のバンプについて異方導電性コネクターの導通路と接触した部分を観察した。この結果、全てのバンプの変形量は5%以下であった。5%以下というバンプの変形量は、半導体素子の導通検査後の接続時に用いられる半田や導電性接着剤の付与量に大きな影響を与えないと考えられている数字である。
【0053】
実施例2
実施例1と同様にしてフィルム状物を作製した後、このフィルム状物に対して、縞状パターン(帯状のマスク部の幅10μm、帯状の露出部の幅10μmが交互に並んだもの)のレジストをマスクとしてフィルム面に設け、導通路の一方の端面から深さ5μmのエッチングを行い、図2に示すフィルム状物を得た。これによって、導通路の端面21の面積は、導通路の断面積の30%〜70%となった。
【0054】
さらに、実施例1と同様にフィルムの両方の面にエッチング行って、導通路の両端部をフィルム面から突出させ、図3に示すフィルム状物を得た。さらに、このフィルム状物に対し、実施例1と同様にして、微小突起を形成し、本発明の異方導電性コネクターを得た。
【0055】
上記で得た異方導電性フィルムを用いて実施例1と同様に導通検査を行なったところ、1バンプ当たり7gの圧力で全ての抵抗測定点で抵抗値が出力され、電気的接続が行われていることが確認できた。さらに、バンプの変形量についても確認したところ、全てのバンプの変形量は3%以下であった。
【0056】
比較例
実施例1と同様にしてフィルム状物の作製を行った。次に、フィルム面から露出した導通路の両端面に対して、無電解ニッケルメッキ処理(浴槽温度85℃、15分間)、無電解金メッキ処理(浴槽温度85℃、10分間)を順に行って、微小突起が形成されていない異方導電性コネクターを作製した。
【0057】
上記で作製した異方導電性コネクターについて、実施例1と同様の導通検査を行なったところ、完全な電気的接続を得るには1バンプ当たり20gの圧力が必要であった。また、バンプの変形量は20%であった。
【0058】
上記実施例1、2および比較例から、本発明の異方導電コネクターを用いれば、低い圧力で半導体素子と回路基板との電気的接続を得ることができ、半導体素子のバンプ(電極部分)の変形量を抑制し得ることが確認できた。
【0059】
【発明の効果】
以上の説明から明らかなように、本発明の異方導電性コネクターは露出した導通路の両端面のうちの少なくとも一端面上には電気接続用の複数の微小突起を有している。このため、半導体素子の電極部分に酸化膜が形成されている場合においては、これを容易に突き破ることができる。よって、導通検査時において、従来と比較して低い圧力で半導体素子と回路基板との電気的接続を確実に行うことができる。
【0060】
また、導通検査時の圧力が低くて良いため、半導体素子の電極部分における変形を抑制し得ることができる。さらに、導通路の端面の面積を減少させることによって、電極の変形をより好ましく抑制できる。従って、電極部分が半田バンプである場合においては、従来のように導通検査後にリフローする工程を省略できる。また、導電性接着剤の付与量などに実質的な影響を与えることもない。
【図面の簡単な説明】
【図1】本発明の異方導電性コネクターの一例を示す図である。
【図2】実施例2においてパターンエッチングが行われたフィルム状物を示す図である。図2(a)はフィルム状物の上面であって、その一部分のみを示している。図2(b)は、図2(a)におけるA−A線に沿ってフィルム状物の断面を示している。図2(a)においては導通路の端面にのみハッチングを施している。図2(b)においては切断面のみを示している。
【図3】実施例2において作製された本発明の異方導電性フィルムを示す図である。
【図4】既に提案された異方導電性コネクターを示す図である。
【符号の説明】
1 フィルム
2 導通路
21、22 導通路2の端面
3 微小突起
10 異方導電性コネクター

Claims (2)

  1. 回路基板と半導体素子との間にそれを挿入し、回路基板と半導体素子に直接圧着することで両者を電気的に導通させて、半導体素子の導通検査を行なう、半導体素子の導通検査用の異方導電性コネクターであって、
    複数の導通路が、絶縁性樹脂のフィルム中に、互いに電気的に絶縁された状態で、該フィルムの表裏を貫通するように配置されており、該フィルム面に露出した導通路の端面の少なくとも一端面がフィルム面より突出し、該フィルム面より突出した導通路の端面上に複数の高さが0.5μm〜15μmの微小突起を有し、該微小突起を半導体素子の電極に接触させるものであり、
    前記導通路が銅、金、アルミニウム又はニッケルからなり、
    前記微小突起がロジウム、ルテニウム、コバルト、クロム、タングステンからなり、かつ、円錐状または角錐状の突起であり、
    微小突起の密度が、0.02個/μm 2 〜2個/μm 2 であることを特徴とする異方導電性コネクター。
  2. 回路基板と半導体素子との間にそれを挿入し、回路基板と半導体素子に直接圧着することで両者を電気的に導通させて、半導体素子の導通検査を行なう、半導体素子の導通検査用の異方導電性コネクターであって、
    複数の導通路が、絶縁性樹脂のフィルム中に、互いに電気的に絶縁された状態で、該フィルムの表裏を貫通するように配置されており、該フィルム面に露出した導通路の端面の少なくとも一端面がフィルム面より突出し、該フィルム面より突出した導通路の端面上に複数の高さが0.5μm〜15μmの微小突起を有し、該微小突起を半導体素子の電極に接触させるものであり、
    前記導通路が銅、金、アルミニウム又はニッケルからなり、
    前記導通路の端面をフィルム面と同一の平面に投影して得られる領域の面積が、導通路の断面積の20%〜80%であり、
    前記微小突起がロジウム、ルテニウム、コバルト、クロム、タングステンからなり、かつ、円錐状または角錐状の突起であり、
    微小突起の密度が、0.02個/μm 2 〜2個/μm 2 であることを特徴とする異方導電性コネクター。
JP09898799A 1999-04-06 1999-04-06 異方導電性コネクター Expired - Fee Related JP4361161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09898799A JP4361161B2 (ja) 1999-04-06 1999-04-06 異方導電性コネクター

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09898799A JP4361161B2 (ja) 1999-04-06 1999-04-06 異方導電性コネクター

Publications (2)

Publication Number Publication Date
JP2000294043A JP2000294043A (ja) 2000-10-20
JP4361161B2 true JP4361161B2 (ja) 2009-11-11

Family

ID=14234360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09898799A Expired - Fee Related JP4361161B2 (ja) 1999-04-06 1999-04-06 異方導電性コネクター

Country Status (1)

Country Link
JP (1) JP4361161B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4474767B2 (ja) * 2000-11-17 2010-06-09 Jsr株式会社 異方導電性シート
JP3771907B2 (ja) 2002-05-27 2006-05-10 山一電機株式会社 電極の回復処理方法
US7159292B2 (en) 2002-05-27 2007-01-09 Yamaichi Electronics Co., Ltd. Recovery processing method of an electrode
CN100382267C (zh) * 2002-05-27 2008-04-16 山一电机株式会社 电极的恢复处理方法
JP4129837B2 (ja) * 2003-06-03 2008-08-06 松下電器産業株式会社 実装構造体の製造方法
JP3705288B2 (ja) * 2004-02-24 2005-10-12 Jsr株式会社 回路基板検査用アダプターおよび回路基板検査装置
JP3705366B1 (ja) * 2004-04-02 2005-10-12 Jsr株式会社 回路基板の検査装置
JP4723195B2 (ja) * 2004-03-05 2011-07-13 株式会社オクテック プローブの製造方法
KR101038269B1 (ko) * 2009-07-24 2011-05-31 (주)케미텍 이방 도전성 커넥터 및 그 제조 방법
JP6887396B2 (ja) * 2018-03-01 2021-06-16 富士フイルム株式会社 異方導電性部材の製造方法
KR20220049203A (ko) * 2020-10-14 2022-04-21 (주)포인트엔지니어링 전기 전도성 접촉핀, 이의 제조방법, 검사장치 및 성형물의 제조방법 및 그 성형물
KR20220165295A (ko) * 2021-06-07 2022-12-15 (주)포인트엔지니어링 마이크로 범프, 이를 구비하는 전기 연결용 인터포저, 반도체 패키지, 다단 적층형 반도체 소자 및 디스플레이
KR20230133487A (ko) * 2022-03-11 2023-09-19 (주)포인트엔지니어링 금속 성형물, 그 제조방법 및 이를 구비하는 검사장치

Also Published As

Publication number Publication date
JP2000294043A (ja) 2000-10-20

Similar Documents

Publication Publication Date Title
JP4160693B2 (ja) プローブカード・アセンブリ及びキット、及びそれらを用いる方法
JP4361161B2 (ja) 異方導電性コネクター
KR100454546B1 (ko) 실리콘 핑거 콘택터를 구비한 콘택트 구조물과 이를이용한 토탈 스택-업 구조물
US6741085B1 (en) Contact carriers (tiles) for populating larger substrates with spring contacts
US7279917B2 (en) Stacked tip cantilever electrical connector
TWI783971B (zh) 電氣特性之檢查治具
KR102015798B1 (ko) 검사장치용 프로브
JP2004336062A (ja) より大きな基板にばね接触子を定置させるための接触子担体(タイル)
TWI713939B (zh) 用於測試電子裝置的測試頭的接觸探針
JP2000331538A (ja) 異方導電性フィルムおよびその製造方法
JP3737899B2 (ja) 半導体素子の検査方法およびそのための異方導電性フィルム
JP2002124319A (ja) 異方導電性フィルムおよびそれを用いた半導体素子または電子部品の検査方法
US7477065B2 (en) Method for fabricating a plurality of elastic probes in a row
TW508712B (en) Probe structure and method for manufacturing the same
KR20080077087A (ko) 이방성 도전 시트, 그 제조 방법, 접속 방법 및, 검사 방법
US9642255B2 (en) Membrane sheet with bumps for probe card, probe card and method for manufacturing membrane sheet with bumps for probe card
JP2009244096A (ja) シート状プローブおよびその製造方法
JP2001006770A (ja) 異方導電性フィルム
JP2020027725A (ja) 電気コネクター及びその製造方法
JP2007256013A (ja) シート状プローブの製造方法
JP2021182520A (ja) 異方性導電シート
JP2001250851A (ja) プローブ構造及びその製造方法、並びにウエハ一括コンタクトボード及びその製造方法
JPH04196016A (ja) 異方性導電シートの製造方法
JP2009047565A (ja) シート状プローブおよびその製造方法
TW202422728A (zh) 用於探針卡之懸臂型探針及探針卡

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090812

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150821

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees