JP2001004700A - インターポーザ基板 - Google Patents

インターポーザ基板

Info

Publication number
JP2001004700A
JP2001004700A JP11178594A JP17859499A JP2001004700A JP 2001004700 A JP2001004700 A JP 2001004700A JP 11178594 A JP11178594 A JP 11178594A JP 17859499 A JP17859499 A JP 17859499A JP 2001004700 A JP2001004700 A JP 2001004700A
Authority
JP
Japan
Prior art keywords
connection terminal
interposer substrate
insulating layer
package
insulator layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11178594A
Other languages
English (en)
Inventor
Shoichi Yamada
昭一 山田
Hiroshi Ohira
洋 大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaichi Electronics Co Ltd
Original Assignee
Yamaichi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaichi Electronics Co Ltd filed Critical Yamaichi Electronics Co Ltd
Priority to JP11178594A priority Critical patent/JP2001004700A/ja
Publication of JP2001004700A publication Critical patent/JP2001004700A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 IC素子もしくはICパッケージを対象とした電
気特性の試験評価を精度よく行うことができるインター
ポーザ基板の提供。 【解決手段】 絶縁体層7と、前記絶縁体層7の一主面
に形成・配置された接続用端子6群と、前記各接続用端
子6に一端が電気的に接続し、他端側が絶縁体層7の他
主面にそれぞれ貫挿・導出8された外部接続部9とを有
するインターポーザ基板であって、前記接続用端子6面
が、たとえば先端鋭角な凹凸6aで形成されていることを
特徴とするインターポーザ基板である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子もしく
はICパッケージなどの電気特性試験時に使用するインタ
ーポーザ基板に関する。
【0002】
【従来の技術】たとえばIC素子は、Siウェハ―に多数個
形成され、このウェハ―状態で一応の電気的な評価(初
期評価)を行い、合格品と判定されたベアチップICをパ
ッケ―ジング(もしくはアッセンブリ)した後に、最終
評価が行われて良品、不良品に判定され、良品は実用に
供されている。
【0003】なお、ベアチップICをパッケージ化した場
合、配線板の実装面の有効な活用という点から、半導体
装置(半導体素子)の一主面(たとえば裏面)側に、電
極を引き出した構成が採られている。また、マザー基板
に対するIC素子もしくはICパッケージの実装(接続パッ
ドとの接合)を容易にするため、予め、各電極面に半田
ボールを形成した構成( BGA.CSPパッケージ)が採られ
ることもある。
【0004】ここで、初期評価で良品と判定されたベア
チップICは、パッケ―ジングなどした後の不合格品は、
ICパッケ―ジを不良品として処分することになる。つま
り、結果的には、この試験で不良品となるベアチップIC
をパッケ―ジングしたことになるので、IC素子自体の初
期評価試験およびICパッケージ後の試験評価は、最終的
な製品である実装回路装置の信頼性確保の上で不可避な
試験といえる。
【0005】また、上記試験評価においては、より信頼
性の高い特性評価を行うために、試験装置本体側の配線
板端子とICパッケージの電極との間に、ソケットを介し
て接続するのが通例である。しかし、最近、特性評価試
験の高速化のため、ソケットの代りに(ソケットの省
略)、フレキシブル基板(インターボーザ基板)を介挿
する方式が採られている。
【0006】図6は、従来使用されているインターポー
ザ基板の要部構成を示す断面図であり、1は絶縁体層、
2は前記絶縁体層1の一主面に形成・配置された接続用
端子、3は前記各接続用端子2に一端が電気的に接続
し、他端側が絶縁体層1の他主面にそれぞれ貫挿・導出
された外部接続部である。ここで、接続用端子2および
外部接続部3は、絶縁体層1の両面に貼着した銅箔のフ
ォトエッチングで形成され、また、対応する接続用端子
2および外部接続部3同士は、絶縁体層1を貫挿させた
層間導電体4で電気的に接続されている。
【0007】
【発明が解決しようとする課題】しかしながら、上記構
成のインターポーザ基板を使用した場合は、次のような
不都合が認められる。すなわち、インターポーザ基板の
接続用端子2面が平坦であるため、(a) 外界の塵埃など
が付着したりして、たとえばICパッケージ電極との適正
な接続・対接が損なわれ易いこと、(b) たとえばICパッ
ケージ電極との接続・対接の繰り返しに伴い平坦面に、
半田コートされたICの端子の半田5などが付着・堆積し
易く、また、この付着・堆積した半田5がインターボー
ザ基板の端子面に溜まり、必要な電気的接続が得られな
くなる恐れがある。
【0008】このように、従来のインターポーザ基板の
場合は、接続用端子2面の構造ないし形態が原因となっ
て、IC素子もしくはICパッケージの電極との良好な電気
的接続が損なわれ易く、信頼性の高い試験評価ないし適
正な試験評価という期待に対し、十分といえない。特
に、IC素子もしくはICパッケージの電極が微細・微小ピ
ッチ化した場合、もしくは高性能・高信頼性が要求され
る用途の場合など、上記接続用端子2面の構造ないし形
態に起因する試験評価の信頼性は、由々しき問題の提起
といえる。
【0009】本発明は上記事情に対処してなされたもの
で、IC素子もしくはICパッケージを対象とした電気特性
の試験評価を精度よく行うことができるインターポーザ
基板の提供を目的とする。
【0010】
【課題を解決するための手段】請求項1の発明は、絶縁
体層と、前記絶縁体層の一主面に形成・配置された接続
用端子群と、前記各接続用端子に一端が電気的に接続
し、他端側が絶縁体層の他主面にそれぞれ貫挿・導出さ
れた外部接続部とを有するインターポーザ基板であっ
て、前記接続用端子面が凹凸に形成されていることを特
徴とするインターポーザ基板である。
【0011】請求項1の発明において、絶縁体層は、た
とえばエポキシ樹脂、フェノール樹脂、ポリイミド樹
脂、ポリカーボネート樹脂、ホットメルト接着剤、ポリ
ビニルブチラール樹脂、ニトリルラバー、フェノキシ樹
脂、酢酸ビニル樹脂、ポリアミド樹脂、ポリアミドイミ
ド樹脂、液晶ポリマー、ポリエーテルエーテルケトン樹
脂、ポリエーテルイミド樹脂などの1種もしくは2種以
上の混合系、または、前記樹脂とガラスクルスヤやマッ
ト、合成繊維や布などとを組み合わせたシート状(もし
くはフィルム状)のものが挙げられる。そして、これら
樹脂系シートは、たとえば厚さ25〜 150μm 、好ましく
は30〜 120μm 程度である。
【0012】請求項1の発明において、絶縁体層配の一
主面に形成・配置された接続用端子群、および他主面に
導出された外部接続部は、たとえば厚さ10〜35μm 程度
の銅箔、アルミ箔、ニッケル箔、金箔、ステンレス鋼箔
などの導電体層をフォトエッチングして形成されたもの
であり、経済性および加工性の点などから銅箔製が適す
る。また、接続用端子面の凹凸化、好ましくは先端鋭角
な凹凸化は、たとえばブラスト方式、選択エッチング、
または電柱方式によって接触用端子面にメッキバンプを
形成させるなどの手段で行われるが、絶縁体層に貼着す
る導電体箔を予め粗面化しておいてもよい。
【0013】請求項1の発明において、接続用端子と外
部接続部とは、層間絶縁体を貫挿させた接続部により電
気的に接続されている。ここで、接続部は、フォトエッ
チングされて外部接続部を形成する銅箔面に、形設され
た導電性バンプなどの圧入・貫挿で行われる。
【0014】なお、導電性バンプは、たとえばスクリー
ン印刷で、ほぼ一定高さ・形状の導電性組成物、たとえ
ば銀粉末などの導電性粉末およびエポキシ樹脂などのバ
インダー成分で調製された組成物の突起を形成し、これ
を乾燥・硬化させることによって形成される。また、導
電性バンプは、たとえば無電解ニッケルメッキ法、金属
のスパッター、溶融金属の滴下などで形成することもで
きる。
【0015】なお、導電性組成物てしは、たとえば銀,
金,銅,半田粉などの導電性粉末、これらの合金粉末も
しくは複合(混合)金属粉末と、たとえばポリカーボネ
ート樹脂,ポリスルホン樹脂,ポリエステル樹脂,フェ
ノキシ樹脂,フェノール樹脂,ポリイミド樹脂などのバ
インダー成分とを混合して調製された導電性組成物が挙
げられる。
【0016】請求項2の発明は、請求項1記載のインタ
ーポーザ基板において、前記接続用端子面の先端鋭角な
凹凸の高さが 5〜50μm であることを特徴とする。
【0017】請求項2の発明においては、接続用端子面
の凹凸(好ましくは先端鋭角な)高さは、 5〜50μm の
範囲に選択される。つまり、接続用端子面の凹凸状態
は、たとえば図1(a) ,(b) に拡大して断面を示すよう
に、接続用端子6面の平均凹凸6aを 5μm (図1(a) )
もしくは50μm (図1(b) )などのように設定し、安定
した電気的な特性評価を行えたICパッケージの電極との
対接(接触)回数を比較検討した結果、図2に示すよう
な傾向が確認された。
【0018】なお、図2には、接続用端子6面の平均凹
凸6aが 5μm 、10μm 、20μm 、50μm の場合、および
接続用端子6面が平坦面の場合を併せて示してある。図
2から分かるように、接続用端子6面の先端鋭角な高さ
(凹凸6a)を 5〜50μm の範囲にした場合、接続用端子
5面が平坦の場合に比べて、インターボーザ基板の半田
の滞積による寿命回数が増えている。つまり、接触回数
が増えても、所要の電気的な接触が確実に行われる。
【0019】請求項3の発明は、請求項1もしくは請求
項2記載のインターポーザ基板において、外部接続部が
絶縁体層を貫挿する導電性バンプを介して導出されてい
ることを特徴とする。
【0020】請求項4の発明は、請求項1ないし請求項
3いずれか一記載のインターポーザ基板において、絶縁
体層が液晶ポリマーから成ることを特徴とする。
【0021】請求項4の発明において、絶縁体層を成す
液晶ポリマーから成る膜厚は、たとえば厚さ25〜 100μ
m 程度のである。ここで、液晶ポリマーは、たとえばキ
シダール(商品名.Dartco社製)、ベクトラ(商品名.
Clanese 社製)で代表される多軸配向の熱可塑性ポリマ
ーである。なお、液晶ポリマーは、その分子構造によっ
て、その融点なども異なっており、同一の分子構造で
も、結晶構造や添加物によって融点が変動する。たとえ
ばベクトラン Aタイプ(融点, 285℃)、ベクトラン C
タイプ(融点, 325℃)、BIACフィルム(融点, 335
℃)などが例示される。また、この種の液晶ポリマー
は、吸湿性がほとんどなく、誘電率が約 3.0(1MHz)程度
であり、広い周波数領域で安定している。
【0022】請求項5の発明は、請求項1ないし請求項
4いずれか一記載のインターポーザ基板において、接続
用端子面の凹凸はメッキバンプで形成されていることを
特徴とする。
【0023】請求項5の発明において、接続用端子面の
凹凸は、たとえば銅箔製の接続用端子面を選択的にハー
フエッチングし、このハーフエッチングで形成した凹部
領域群に、一端を埋め込んだ形でメッキバンプを設ける
ことで形成できる。ここで、メッキバンプを形成する素
材としては、たとえばニッケル、ロジウムなどの硬質メ
ッキ材が好ましい。
【0024】請求項1の発明では、IC素子やICパッケー
ジの電極に接触する接続用端子の面が凹凸に形成されて
いるので、接続用端子面における塵埃など付着、もしく
は半田などの付着・堆積なども低減される。すなわち、
インターポーザ基板の接続用端子面は、凹凸状面を形成
しているため、塵埃付着や半田の付着・堆積なども低減
される作用効果を有し、常時、清浄性が保持され易い。
したがって、ICパッケージなどの電極とは、良好な電気
的接触が容易に確保され、高い繰り返し回数で、かつ信
頼性の高い試験評価が行われる。
【0025】請求項2の発明では、前記接続用端子面の
凹凸(好ましくは先端鋭角な)高さを 5〜50μm の範囲
に設定したことにより、さらに、信頼性の助長された試
験評価が行われる。
【0026】請求項3の発明では、接続用端子および外
部接続部が絶縁体層を貫挿する導電性バンプで電気的に
接続されているため、微細で微小ピッチの接続用端子お
よび外部接続部を有するインターポーザ基板として機能
する。
【0027】請求項4の発明では、吸湿性がほとんどな
く、また、誘電率も小さい液晶ポリマーを主成分とする
絶縁体層を備えているため、外界の影響などが試験評価
に及ぶ恐れもなく、より信頼性の高い試験評価が可能と
なる。
【0028】請求項5の発明では、一端が各接続用端子
面の凹凸がメッキバンプであるため、良好な電気的な接
触が形成され易く、信頼性の高いインターボーザ基板と
して機能する。
【0029】
【発明の実施の形態】以下図3〜図5を参照して実施例
を説明する。
【0030】実施例1 図3は、第1の実施例に係るインターポーザの要部構成
を示す断面図である。図3において、7は液晶ポリマー
から成る膜厚の薄い絶縁体層、6は前記絶縁体層7の一
主面に形成・配置され、かつIC素子もしくはICパッケー
ジなどの電極が対接ないし接触する接続用端子、8は前
記絶縁体層7を貫挿して接続用端子6に一端が接続する
導電性バンブ(層間導電体)、9は前記導電性バンブ8
に一端が電気的に接続して絶縁体層7面に導出された外
部接続部である。
【0031】ここで、絶縁体層7は、膜厚25〜 100μm
程度の液晶ポリマー層(フィルム)であり、また、接続
用端子6および外部接続部9は、前記絶縁体層7の両主
面にそれぞれ貼着された厚さ18μm の電解銅箔をエッチ
ング加工して形成されたものである。そして、接続用端
子6は、外径 0.5× 0.2mmの凹凸状で、かつ 0.4mm程度
のピッチで、また、接続用端子6に対応する外部接続部
9は、外径 0.5× 0.2mm程度のパッド状で、 0.4mm程度
のピッチで検査基板ボードに対応ように配置されてい
る。
【0032】さらに、前記絶縁体層7を貫挿して、対応
する接続用端子6および外部接続部9間を電気的に接続
する導電性バンプ8は、エポキシ樹脂をバインダー成分
とした銀ペースト系の固形化体である。
【0033】図4は、上記構成のインターポーザ基板の
使用態様を模式的に、かつ拡大して示したもので、イン
ターポーザ基板の接続用端子6の先端が鋭角な凹凸6a面
に、ICパッケージ10のパッド面に一体的に設けられてい
るボール形電極10a が対接される。つまり、通電試験す
るために、前記インターポーザ基板を位置決め配置し、
試験評価装置11の配線端子11a とインターポーザ基板の
外部接続部9を対接・接触させる。一方、前記位置決め
配置したインターポーザ基板の接続用端子6に、ICパッ
ケージ10のボール形電極10a を対応させて位置決め配置
し、電気的な対接・接触を行う。
【0034】この状態において、ICパッケージ10のボー
ル形電極10a は、インターポーザ基板の接続用端子6の
先端が鋭角な凹凸6a面に対接・接触し、導電性バンプ8
を介して外部接続部9に、さらには、試験評価装置11の
配線端子11a に電気的に接続して、所要の電気的特性の
試験評価が行われる。しかも、この試験評価の過程にお
いて、仮想的に平坦面を成しているとはいえ、実質的に
は、先端が凹凸6a面を成しているため、凹凸6aに塵埃や
半田などが付着・堆積し難く、清浄面を保持し易く、IC
パッケージ10のボール形電極10a との接触が行われる。
したがって、他数個のICパッケージ10などの通電試験に
おいて、インターポーザ基板の接続用端子6面の塵埃付
着などに起因する接触異常なとは、全面的に低減するな
ど、信頼性の高い試験評価が行われる。
【0035】次に、上記インターポーザ基板の製造方法
例を説明する。
【0036】先ず、厚さ18μm の電解銅箔に、ポリマー
タイプの銀系の導電性ペーストを印刷・乾燥し、円錐形
の導電性パンブを格子状に形成(形設)する。次に、厚
さ50μm の液晶ポリマーフィルム(シート)を用意し、
前記導電性パンブ群を形成した電解銅箔に対して、液晶
ポリマーフィルムを導電性バンプ対向させて位置決め配
置し、積層体化した。
【0037】その後、前記積層体面に、シヤニー面を配
した電解銅箔を配置し、加熱加圧する。この加熱加圧に
より、導電性のバンプ先端が、液晶ポリマーフィルム中
に圧入し、さらに、裏面側に先端部が貫通して、互いに
絶縁離隔する導電体を備えた両面銅箔張り積層板を作製
する。また、上記銅箔表面の先端が鋭角な凹凸面化は、
たとえば粒径 200μm のシリコンカーバイド粒子を使用
し、ブラスト方式で行った。
【0038】次いで、前記両電解銅箔面にエッチングレ
ジストを印刷し、銅箔を選択的にエッチング除去してか
ら、エッチングレジストをアルカリ水溶液で剥離する。
【0039】この一連の工程により、一主面に先端が鋭
角の凹凸面を成す接続用端子6(外径 0.2× 0.4mm、ピ
ッチ 0.4mm)がICパッケージの端子に対応して配列さ
れ、他主面に外部接続部(外径 0.2× 0.4mm、ピッチ
0.4mm)が導出・配置されたインターポーザ基板を得
る。
【0040】実施例2 図5(a) 〜(c) は、第2の実施例に係るインターポーザ
基板の要部構造、および製造手段の実施態様を模式的に
示す断面図である。
【0041】この実施例に係るインターポーザ基板は、
図5(a) に要部構造を示すように、液晶ポリマーから成
る膜厚の薄い絶縁体層7、前記絶縁体層7の一主面に形
成・配置され、かつIC素子もしくはICパッケージなどの
電極が対接ないし接触する接続用端子6′、前記絶縁体
層7を貫挿して接続用端子6′に一端が接続する導電性
バンブ(層間導電体)8、前記導電性バンブ8に一端が
電気的に接続して絶縁体層7面に導出された外部接続部
9を有している。
【0042】ここで、絶縁体層7は、膜厚25〜 100μm
程度の液晶ポリマー層(フィルム)であり、また、接続
用端子6′および外部接続部9は、前記絶縁体層7の両
主面にそれぞれ貼着された厚さ18μm の電解銅箔をエッ
チング加工して形成されたものである。そして、接続用
端子6′は、外径 0.5× 0.2mmの凹凸状で、かつ 0.4mm
程度のピッチで、かつ接続用端子6′面の凹凸がメッキ
バンプ6a′で形成されている。
【0043】また、接続用端子6′に対応する外部接続
部9は、外径 0.5× 0.2mm程度のパッド状で、 0.4mm程
度のピッチで検査基板ボードに対応ように配置されてい
る。さらに、前記絶縁体層7を貫挿して、対応する接続
用端子6′および外部接続部9間を電気的に接続する導
電性バンプ8は、エポキシ樹脂をバインダー成分とした
銀ペースト系の固形化体である。
【0044】上記構成のインターポーザ基板は、接続用
端子6′の凹凸6a′が良好な規則性(平坦性など)を呈
し、信頼性の高い電気的な接触も容易に採れるので、再
現性よくICパッケージなどの試験評価を行うことができ
る。
【0045】上記インターポーザ基板は、次のような手
段で作製される。すなわち、導電性バンプ8で両面が電
気的に接続された両面銅箔張り積層板を用意し、導電性
バンプ8に対応する領域にエッチングレジスト膜12を設
け、エッチングによって接続用端子6および対応する外
部接続部9をパターニングする。その後、前記パターニ
ング面に、フォトレジストフィルム12をラミネートし、
図5(b) に示すように、接続用端子6面のフォトレジス
トフィルム12を露光・現像処理して、選択的に開口 12a
する。
【0046】次いで、エッチング液にて、前記フォトレ
ジストフィルム12の開口 12aで露出した接続用端子6面
をハーフエッチングし、図5(c) に示すように、接続用
端子6を凹凸面化する。その後、接続用端子6の凹面化
領域およびフォトレジストフィルム12の開口 12a領域
に、たとえばニッケルメッキもしくはロジウムメッキに
よって、ニッケルもしくはロジウム埋め込みないし成長
させて、メッキバンプを形成してから、前記フォトレジ
ストフィルム10を剥離ないし溶解除去することにより、
図5(a) に示すようにメッキバンプで凹凸面化6a′した
接続用端子6′を有するインターポーザ基板が得られ
る。
【0047】本発明は、上記実施例に限定されるもので
なく、発明の趣旨を逸脱しない範囲でいろいろの変形を
採ることができる。
【0048】
【発明の効果】請求項1の発明によれば、接続用端子の
面が凹凸に形成されているので、接続用端子面における
塵埃など付着、もしくは半田などの付着・堆積なども低
減される。すなわち、インターポーザ基板の接続用端子
面は、凹凸状面を形成しているため、塵埃付着や半田の
付着・堆積などの恐れが低減し、常時、清浄性が保持さ
れ易い。したがって、ICパッケージなどの電極とは、良
好な電気的接触が容易に確保され易く、高い繰り返し回
数で、かつ信頼性の高い試験評価が可能となる。請求項
2の発明によれば、接続用端子面の先端鋭角な高さを 5
〜50μm の範囲に設定したことにより、さらに、信頼性
の助長された試験評価が可能となる。
【0049】請求項3の発明によれば、接続用端子およ
び外部接続部が微細で微小ピッチ化できるので、端子数
の多いコンパクトなIC素子もしくはICパッケージなどの
電気的特性の試験評価が可能となる。
【0050】請求項4の発明によれば、絶縁特性のすぐ
れた絶縁体層を備えているため、外界の影響などが試験
評価に及ぶ恐れもなく、より信頼性の高い試験評価が可
能となる。
【0051】請求項5の発明によれば、接続用端子面の
凹凸がメッキバンプであるため、良好な電気的な接触が
形成され易く、信頼性の高い試験評価が可能となる。
【図面の簡単な説明】
【図1】(a) ,(b) は実施例に係るインターポーザ基板
が具備する互いに異なる接続用端子面の構造を拡大して
示す断面図。
【図2】接触用端子面の状態と接触可能回数との関係例
を比較して示す曲線図。
【図3】実施例に係るインターポーザ基板の要部構成を
拡大して示す断面図。
【図4】図3に図示たインターポーザ基板の使用態様例
を模式的に示す拡大断面図。
【図5】(a) は他の実施例に係るインターポーザ基板の
要部構成を示す拡大断面図、(b) および(c) は他の実施
例に係るインターポーザ基板の製造態様例を模式的に示
す拡大断面図。
【図6】従来のインターポーザの要部構成を拡大して示
す断面図。
【符号の説明】
1,7……絶縁体層 2,6,6′……接続用端子 6a……先端が鋭角な凹凸面 3,9……外部接続部 4,8……層間導電体(導電性バンブ) 5……半田 10……ICパッケージ 10a ……ICパッケージの電極 11……試験評価装置 11a ……配線端子 12……フォトレジストフィルム 12a ……開口部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 絶縁体層と、前記絶縁体層の一主面に形
    成・配置された接続用端子群と、前記各接続用端子に一
    端が電気的に接続し、他端側が絶縁体層の他主面にそれ
    ぞれ貫挿・導出された外部接続部とを有するインターポ
    ーザ基板であって、 前記接続用端子面が凹凸に形成されていることを特徴と
    するインターポーザ基板。
  2. 【請求項2】 前記接続用端子面の凹凸の高さが 5〜50
    μm であることを特徴とする請求項1記載のインターポ
    ーザ基板。
  3. 【請求項3】 外部接続部が絶縁体層を貫挿する導電性
    バンプを介して導出されていることを特徴とする請求項
    1もしくは請求項2記載のインターポーザ基板。
  4. 【請求項4】 絶縁体層が液晶ポリマーから成ることを
    特徴とする請求項1ないし請求項3いずれか一記載のイ
    ンターポーザ基板。
  5. 【請求項5】 接続用端子面の凹凸はメッキバンプで形
    成されていることを特徴とする請求項1ないし請求項4
    いずれか一記載のインターポーザ基板。
JP11178594A 1999-06-24 1999-06-24 インターポーザ基板 Pending JP2001004700A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11178594A JP2001004700A (ja) 1999-06-24 1999-06-24 インターポーザ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11178594A JP2001004700A (ja) 1999-06-24 1999-06-24 インターポーザ基板

Publications (1)

Publication Number Publication Date
JP2001004700A true JP2001004700A (ja) 2001-01-12

Family

ID=16051198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11178594A Pending JP2001004700A (ja) 1999-06-24 1999-06-24 インターポーザ基板

Country Status (1)

Country Link
JP (1) JP2001004700A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003010813A2 (en) * 2001-07-23 2003-02-06 Clayton Gary A Grid interposer
JP2003149269A (ja) * 2001-11-07 2003-05-21 Ibiden Co Ltd 半導体ウエハー検査用接触シート
US6881072B2 (en) 2002-10-01 2005-04-19 International Business Machines Corporation Membrane probe with anchored elements
US7159292B2 (en) 2002-05-27 2007-01-09 Yamaichi Electronics Co., Ltd. Recovery processing method of an electrode
CN100382267C (zh) * 2002-05-27 2008-04-16 山一电机株式会社 电极的恢复处理方法
JP2010251630A (ja) * 2009-04-20 2010-11-04 Toppan Printing Co Ltd 情報記録素子及び情報記録装置並びにその製造方法
KR20180043095A (ko) * 2016-10-19 2018-04-27 주식회사 오킨스전자 마이크로 범프 인터포저, 및 이를 포함하는 테스트 소켓

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003010813A2 (en) * 2001-07-23 2003-02-06 Clayton Gary A Grid interposer
WO2003010813A3 (en) * 2001-07-23 2003-09-18 Gary A Clayton Grid interposer
JP2003149269A (ja) * 2001-11-07 2003-05-21 Ibiden Co Ltd 半導体ウエハー検査用接触シート
US7159292B2 (en) 2002-05-27 2007-01-09 Yamaichi Electronics Co., Ltd. Recovery processing method of an electrode
CN100382267C (zh) * 2002-05-27 2008-04-16 山一电机株式会社 电极的恢复处理方法
US6881072B2 (en) 2002-10-01 2005-04-19 International Business Machines Corporation Membrane probe with anchored elements
US7011531B2 (en) 2002-10-01 2006-03-14 International Business Machines Corporation Membrane probe with anchored elements
JP2010251630A (ja) * 2009-04-20 2010-11-04 Toppan Printing Co Ltd 情報記録素子及び情報記録装置並びにその製造方法
KR20180043095A (ko) * 2016-10-19 2018-04-27 주식회사 오킨스전자 마이크로 범프 인터포저, 및 이를 포함하는 테스트 소켓

Similar Documents

Publication Publication Date Title
US6034331A (en) Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet
JP4032439B2 (ja) 接続部材および該接続部材を用いた電極の接続構造並びに接続方法
US20060249856A1 (en) Bumpless semiconductor device
JPH07161400A (ja) 異方性導電膜、その製造方法及びそれを使用するコネ クタ
JP3656768B2 (ja) 接続部材および該接続部材を用いた電極の接続構造並びに接続方法
JP2004288959A (ja) 電子回路装置およびその製造方法
JP3966686B2 (ja) 接続材料
JP2001004700A (ja) インターポーザ基板
JP2715793B2 (ja) 半導体装置及びその製造方法
JP4661914B2 (ja) 電極の接続方法
JPH09198916A (ja) 導電性微粒子
JP2001036245A (ja) 配線板の製造方法
JP3219140B2 (ja) 電気・電子機器
JP3925752B2 (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
JP2004342766A (ja) 回路基板および電子部品実装体
KR100251674B1 (ko) 서로 마주보는 전극들을 상호접속하기 위한 접속시트, 및이 접속시트를 사용하는 전극접속구조 및 접속방법
JPH09147928A (ja) 接続部材
JP2010010142A (ja) 熱硬化性回路接続部材及びそれを用いた電極の接続構造、電極の接続方法
JP4595981B2 (ja) 接続部材および該接続部材を用いた電極の接続構造並びに接続方法
JPH05226430A (ja) プローブカード構造体およびその製法
JPH1074859A (ja) Qfn半導体パッケージ
JP2004127612A (ja) 導電性微粒子、電極端子の相互接続方法及び導電接続構造体
JP3793608B2 (ja) 導電性微粒子
JP2008060084A (ja) 接続部材および該接続部材を用いた電極の接続構造並びに接続方法
JP3654201B2 (ja) インターポーザおよびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020820