JP3654201B2 - インターポーザおよびその製造方法 - Google Patents
インターポーザおよびその製造方法 Download PDFInfo
- Publication number
- JP3654201B2 JP3654201B2 JP2001068021A JP2001068021A JP3654201B2 JP 3654201 B2 JP3654201 B2 JP 3654201B2 JP 2001068021 A JP2001068021 A JP 2001068021A JP 2001068021 A JP2001068021 A JP 2001068021A JP 3654201 B2 JP3654201 B2 JP 3654201B2
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- insulating film
- conduction path
- manufacturing
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、熱応力緩和性に優れるインターポーザおよびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化に伴い、電子部品の搭載密度が高くなり、ＣＳＰ（チップスケールパッケージまたはチップサイズパッケージ）と呼ばれる、半導体チップサイズとほぼ同等なサイズを有する半導体パッケージあるいは半導体のベアチップ実装など新しい形式の実装方法が採用され始めている。
【０００３】
半導体素子をはじめとする各種電子部品を搭載した実装基板のもっとも重要な特性の一つとして、接続信頼性があげられる。その中でも、熱応力に対する接続信頼性は、実装基板を用いた機器の信頼性に直接影響を及ぼすため、非常に重要な要求性能である。
【０００４】
この接続信頼性を低下させる原因として、熱膨張係数の異なる各種材料を用いていることから生じる熱応力が挙げられる。これは、半導体チップ自体の熱膨張係数が約４ppm／℃と小さいのに対し、電子部品を実装する配線板の熱膨張係数が１５ppm／℃以上と大きいことから、電子機器が置かれる雰囲気の温度変化に起因して、繰り返し熱ひずみが発生し、その熱ひずみによって熱応力が発生するものである。温度変化としては、実装時よりも、組み立て後の温度変化の方が、接続信頼性に与える影響が大きい。
【０００５】
ベアチップ実装では、はんだボールを用いて半導体チップの電極と配線板の配線パッドを接続する方式、あるいはバンプと呼ばれる小突起を作製して導電ペーストで接続する方式をとっており、熱応力がこの接続部に集中して接続信頼性を低下させていた。この熱応力を分散させるために、アンダーフィル樹脂をチップと配線板の間に注入させることが有効であることが公知である。しかしこの方法は、実装工程を増加させ、コストアップを招いていた。また、従来のワイヤボンディングを用いて、半導体チップの電極と配線板の配線パッドを接続する方式も提案されているが、ワイヤを保護するために封止用樹脂を用いて被覆しなければならず、同様に実装工程を増加させていた。また、これまでは、穴明けやめっきなどの工程により、基板の両面の導通を得ていたが、工程が複雑になっていた。さらに、バンプを作成し、それを樹脂層に貫通させることで導通を得る方法もあったが、この方式は、導通部分が貫通に耐えるよう堅固であることが必要であり、熱応力緩和性は小さかった。
【０００６】
一方、熱応力緩和性に優れることから、インターポーザが注目されており、たとえば、特開２０００−２９４５７８号公報には、突起電極が配設された半導体素子の発明が開示されている。しかし、同号報に開示されたインターポーザは、電気的接続にバンプを使用しており、この部分に熱応力が集中しやすくなっており、熱応力緩和性の効果は十分とはいえない。
【０００７】
【発明が解決しようとする課題】
本発明は、上記の従来技術が抱える熱応力緩和性の課題を解決し得るインターポーザを提供することを目的とする。特に、ベアチップ実装に使用することができる、低コストで、信頼性の高い導電接続用インターポーザを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明者らは、上記課題の解決を鋭意検討した結果、インターポーザおよび電気導通部分を応力集中しにくい形状にすることにより、信頼性の向上を図った。すなわち本発明は、絶縁フィルムと導電パターンとから形成されるインターポーザにおいて、この絶縁フィルムの一方の面上に形成された平坦な電気導通路と、この絶縁フィルムの他方の面を超えて、または他方の面の表面に接して形成された突起状の電気導通路と、を備えたインターポーザである。
【０００９】
本発明はまた、この突起状の電気導通路の内部長さが、前記絶縁フィルの厚さの１．２〜５倍であるインターポーザ、あるいは、この絶縁フィルムが接着性を有するインターポーザである。
【００１０】
ここで突起状の形状とは、図１（ａ）に示す、下方凸状に突起した形状のみならず、図１（ｂ）に示す、「Ｓ」字形の形状も含む。また、電気導通路の内部長さとは、図１中に示したように、絶縁フィルムの内部での電気導通路の長さＬを意味する。電気導通路の内部長さは、インターポーザの断面を観察し、絶縁フィルムの表面、裏面の延長線（図中の点線）を描き、電気導通路の内表面と接する２点間の長さ、または外表面と接する２点間の長さのいずれか短い方の長さで定められる。
【００１１】
また、本発明のインターポーザの製造方法は、
（１）絶縁フィルムの一方の面に導電体を貼り付ける工程と、
（２）前記導電体に、パターンニングにより１個以上の電気導通路を形成する工程と、
（３）前記電気導通路のそれぞれを、１個以上の凸状部を有する金型に押し付けて、前記電気電通路の一部分が前記絶縁フィルムの他方の面を超えるように、または他方の面の表面に接するように加工して、それにより、それぞれの電気電通路が平坦部および突起部を併有する、１個以上の絶縁フィルムとの接合体を形成する工程と、
（４）前記１個以上の接合体から、前記突起部の電気電通路に接合している絶縁フィルム部分を除去し、突起状の電気導通路を露出させる工程と、
を備えた方法である。
【００１２】
【発明の実施の形態】
本発明に用いるフィルム材料は、エポキシ樹脂、シアネートエステル樹脂、シアネート樹脂、シリコーン樹脂やアクリルゴム、アクリロニトリルブタジエンゴムなど高分子量成分が挙げられる。これらの中で、特にエポキシ樹脂が、硬化後の耐熱性が良いので好ましい。また、フィルムが接着性を有する半硬化エポキシ樹脂および未架橋の各種の高分子材料、たとえばアクリルゴムなどの各種ゴム、未架橋ポリイミド、ポリアミドイミド、ポリエステル、ポリウレタンなどは、電気的な接続と半導体チップの固定を同時に行なえる点で好ましい。これらのフィルム材料は、単独でも使用することができるし、また組み合せて使用することもできる。
【００１３】
本発明に使用する導電パターンを形成する導電体としては、銅、金、ニッケル、スズ、銀など、もしくはそれらの合金、またはめっきにより多層化した複合体が挙げられる。中でも、導電性の点で、銅、金、銀が好ましい。導電体の厚さとしては、２〜１１０μmが好ましく、８〜４０μmがより好ましい。
【００１４】
本発明は、突起状の電気導通路の内部長さが、絶縁フィル厚さの１．２〜５倍の長さを有する、インターポーザの裏面と表面間を接続する電気導通路であることが好ましい。電気導通路の内部長がこの範囲にあると、熱応力緩和性が確保でき断線の問題を回避できるとともに、電気信号の遅延またはノイズの増大の問題も生じない。また、電気導通路は、フィルムの外または表面に露出していても、またはフィルムの中に埋没していてもよい。さらに、電気導通路の形状については、特に限定されるものではないが、導通部が直角に曲がる部分などの応力集中が起こり易い部位を有しないことが好ましい。
【００１５】
本発明のインターポーザは、所定の大きさに分割した後、半導体チップと配線板の接続に使用することが可能である。また、ウエハ状態の半導体に本発明のインターポーザを貼り付けた後、所定の大きさに切り出し、それを配線板と接着して使用することも可能である。
【００１６】
一例として、図２に、本発明のインターポーザを、半導体チップと配線板に接続する方法を示す。インターポーザは、「Ｓ」字形の電気導通路２であり、電気電通路の一端は絶縁フィルム３の一方の面に、他端はその他方の面に備えられ、この一端、他端の電気電通路の表面には、はんだ６が施されている。このインターポーザを、バンプ５を設けた半導体チップ４と、配線板７とで挟み、これらを加熱圧着させて一体成形すると、その圧着温度により、はんだ６が溶融し、バンプ５と配線板の配線とが接続する。
【００１７】
フィルム表面の突起高さ（図１（ａ）におけるｈ）は、絶縁フィルムの厚さに依存するが、特に限定されない。熱応力緩和の効果が確保でき、接続信頼性が良好に維持できるためには、突起高さは、１０μm以上であることが好ましく、３０μm以上であることがより好ましく、５０μm以上であることが特に好ましい。
【００１８】
本発明のインターポーザの製造方法、すなわちインターポーザの裏面と表面間をつなぐ電気導通路を有するフィルムの製造方法を、図３を用いて説明する。本発明の方法において、図３（ｂ）に示す、絶縁フィルムの一方の面に導電体を貼り付ける工程は、従来から行われてきた、プレス、真空プレス、ラミネート、または真空ラミネートなどの公知の方法を用いることができる。次に、この導電体にパターンニングにより電気導通路を形成する工程（図３（ｃ））は、めっきなどで形成した金属層をエッチングなどで除去する方法、スクリーン印刷する方法、またはスキージを用いて導電性ペーストを印刷する方法などの公知の方法を採用することができる。
【００１９】
こうして形成した電気導通路を１個以上有するインターポーザを、図３（ｄ）に示すように、１個以上の凸状部を有する金型に押し付けて、前記電気電通路の一部分が前記絶縁フィルムの他方の面を超えるように、または他方の面の表面に接するように加工して、それにより、それぞれの電気電通路が平坦部および突起部を併有する、１個以上の絶縁フィルムとの接合体を形成する。この工程は、本発明の方法のもっとも重要な工程である。すなわち、片面に回路パターンを設けた絶縁フィルムを、回路パターン側の所定の部位が凹になるように金型を押し付ける。このとき、変形がし易いように、絶縁フィルム側の裏面に、クッション材を置くこともできる。このとき、金型の材質は、金属、無機物、プラスチックまたはこれらの複合体をいずれかを使用することができる。中でも、耐久性が優れる点で、炭素鋼、ステンレス鋼などの金属材料が好ましい。また、必要に応じて、潤滑剤や離型剤を用いることができる。
【００２０】
最後に、図３（ｅ）に示すように、１個以上の接合体から、前記突起部の電気電通路に接合している絶縁フィルム部分を除去し、突起状の電気導通路を露出させる。絶縁フィルムの除去は、機械研磨、レーザ加工、またはエッチングなどのいずれかの方法により行なうことができる。なかでも、機械研磨は、マスクなどが不要であり、容易に絶縁層を除去することができるので好ましい。機械研磨としては、サンドブラスト法、またはロール状の研磨パッドによるロール研磨、平面状の研磨紙、もしくはは研磨パッドを使用した研磨法などを使用することができる。
【００２１】
【実施例】
実施例１
厚さ１８μmの銅箔と厚さ２５μmのポリイミドフィルムからなる柔軟性に富むフレキシブル基板の、パターニングした銅箔を有する面に、凸状部を有するプラスチック金型を押しあて、銅箔がポリイミドフィルムの他方の面の表面に接するように、フレキシブル基板を「Ｓ」字形に変形させて、電気電通路が平坦部および突起部を併有する、絶縁フィルムとの接合体を形成した。次ぎに、この接合体から、突起部の銅箔に接合している絶縁フィルム部分のみを機械研磨で除去し、図４（ａ）に示す突起状の銅箔を露出させた。なお、電気導通路の内部長さは、ポリイミドフィルム厚さの２倍の長さ、５０μmを有していた。また、フィルム表面の突起高さは、０μmであった。
【００２２】
実施例２
厚さ１８μmの銅箔と厚さ１０μmのポリイミドフィルムからなるフレキシブル基板の、パターニングした銅箔を有する面に、凸状部を有するプラスチック金型を押しあて、銅箔がポリイミドフィルムの他方の面の表面に接するように、フレキシブル基板を下方凸形に変形させて、電気電通路が平坦部および突起部を併有する、絶縁フィルムとの接合体を形成した。次ぎに、この接合体から、突起部の銅箔に接合している絶縁フィルム部分のみを炭酸ガスレーザを用いて、熱分解で除去し、図４（ｂ）に示す突起状の銅箔を露出させた。なお、電気導通路の内部長さは、ポリイミドフィルム厚さの２倍の長さ、２０μmを有していた。また、フィルム表面の突起高さは、１０μmであった
【００２３】
比較例１
２５μmのポリイミド絶縁フィルムの両面に、厚さ９μmの銅箔をラミネートした後、所定の形状にパターニングを形成した。次いで、レーザで絶縁フィルムに貫通孔を形成し、めっきを行ない、図４（ｃ）に示すように、両面の回路を接続した。フィルム表面の突起高さは、１５μm、導通路の内部長さ（インタースティシャルバイアホール：ＩＶＨの高さ）は絶縁フィルムの厚さと同じ、２５μmであった。
【００２４】
評価方法
１０mm 角の半導体チップと、実施例１、２および比較例１で製造したインターポーザとを、両面銅張ガラスエポキシ板（日立化成工業株式会社製、商品名：ＭＣＬ−Ｅ６７）に配線加工したプリント配線板に、はんだで接続してサンプルを作成した。
【００２５】
信頼性は、各々のサンプルを、−５５℃雰囲気に３０分間放置し、その後１２５℃の雰囲気に３０分間放置する工程を１サイクルとして、１０００サイクル経過後のサンプルの剥離やクラック等の破壊の発生有無を、超音波顕微鏡を用いて調査した。ここで、剥離やクラック等の破壊が発生していないものを○、発生したものを×とした。
【００２６】
また、取り外し性については、半導体チップを配線板に実装した後、取り外した場合、半導体チップ、フィルム、配線板に破壊箇所のないものを○、あるものを×とした。信頼性および取り外し性の結果を表１に示す。
【００２７】
【表１】
【００２８】
【発明の効果】
以上説明したように、本発明のインターポーザは製造が容易であり、また、応力緩和性に優れるので、信頼性に富むとともに、組み立て後の半導体チップの取り外し性にも優れる。
【図面の簡単な説明】
【図１】本発明の突起状の電気導通路および電気導通路の内部長さを説明する断面図であり、（ａ）は下に凸形に突起した形状、（ｂ）は「Ｓ」字形の形状の電気導通路である。
【図２】本発明のインターポーザを用いて、半導体チップと配線板とに接続する方法を示す断面図であり、（ａ）は接続前、（ｂ）は加熱圧着接続後である。
【図３】本発明のインターポーザを製造する方法を説明する断面図である。
【図４】実施例１、２および比較例１で製造したインターポーザの断面図を示す図であり、（ａ）は実施例１、（ｂ）実施例２および（ｃ）は比較例１である。
【符号の説明】
１ インターポーザ
２ 銅箔（導体）
３ 絶縁フィルム
４ 半導体チップ
５ バンプ
６ はんだ
７ 配線板
８ 導体付きフィルム
９ 金型
１１ ＩＶＨ
１２ めっき層
【発明の属する技術分野】
本発明は、熱応力緩和性に優れるインターポーザおよびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化に伴い、電子部品の搭載密度が高くなり、ＣＳＰ（チップスケールパッケージまたはチップサイズパッケージ）と呼ばれる、半導体チップサイズとほぼ同等なサイズを有する半導体パッケージあるいは半導体のベアチップ実装など新しい形式の実装方法が採用され始めている。
【０００３】
半導体素子をはじめとする各種電子部品を搭載した実装基板のもっとも重要な特性の一つとして、接続信頼性があげられる。その中でも、熱応力に対する接続信頼性は、実装基板を用いた機器の信頼性に直接影響を及ぼすため、非常に重要な要求性能である。
【０００４】
この接続信頼性を低下させる原因として、熱膨張係数の異なる各種材料を用いていることから生じる熱応力が挙げられる。これは、半導体チップ自体の熱膨張係数が約４ppm／℃と小さいのに対し、電子部品を実装する配線板の熱膨張係数が１５ppm／℃以上と大きいことから、電子機器が置かれる雰囲気の温度変化に起因して、繰り返し熱ひずみが発生し、その熱ひずみによって熱応力が発生するものである。温度変化としては、実装時よりも、組み立て後の温度変化の方が、接続信頼性に与える影響が大きい。
【０００５】
ベアチップ実装では、はんだボールを用いて半導体チップの電極と配線板の配線パッドを接続する方式、あるいはバンプと呼ばれる小突起を作製して導電ペーストで接続する方式をとっており、熱応力がこの接続部に集中して接続信頼性を低下させていた。この熱応力を分散させるために、アンダーフィル樹脂をチップと配線板の間に注入させることが有効であることが公知である。しかしこの方法は、実装工程を増加させ、コストアップを招いていた。また、従来のワイヤボンディングを用いて、半導体チップの電極と配線板の配線パッドを接続する方式も提案されているが、ワイヤを保護するために封止用樹脂を用いて被覆しなければならず、同様に実装工程を増加させていた。また、これまでは、穴明けやめっきなどの工程により、基板の両面の導通を得ていたが、工程が複雑になっていた。さらに、バンプを作成し、それを樹脂層に貫通させることで導通を得る方法もあったが、この方式は、導通部分が貫通に耐えるよう堅固であることが必要であり、熱応力緩和性は小さかった。
【０００６】
一方、熱応力緩和性に優れることから、インターポーザが注目されており、たとえば、特開２０００−２９４５７８号公報には、突起電極が配設された半導体素子の発明が開示されている。しかし、同号報に開示されたインターポーザは、電気的接続にバンプを使用しており、この部分に熱応力が集中しやすくなっており、熱応力緩和性の効果は十分とはいえない。
【０００７】
【発明が解決しようとする課題】
本発明は、上記の従来技術が抱える熱応力緩和性の課題を解決し得るインターポーザを提供することを目的とする。特に、ベアチップ実装に使用することができる、低コストで、信頼性の高い導電接続用インターポーザを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明者らは、上記課題の解決を鋭意検討した結果、インターポーザおよび電気導通部分を応力集中しにくい形状にすることにより、信頼性の向上を図った。すなわち本発明は、絶縁フィルムと導電パターンとから形成されるインターポーザにおいて、この絶縁フィルムの一方の面上に形成された平坦な電気導通路と、この絶縁フィルムの他方の面を超えて、または他方の面の表面に接して形成された突起状の電気導通路と、を備えたインターポーザである。
【０００９】
本発明はまた、この突起状の電気導通路の内部長さが、前記絶縁フィルの厚さの１．２〜５倍であるインターポーザ、あるいは、この絶縁フィルムが接着性を有するインターポーザである。
【００１０】
ここで突起状の形状とは、図１（ａ）に示す、下方凸状に突起した形状のみならず、図１（ｂ）に示す、「Ｓ」字形の形状も含む。また、電気導通路の内部長さとは、図１中に示したように、絶縁フィルムの内部での電気導通路の長さＬを意味する。電気導通路の内部長さは、インターポーザの断面を観察し、絶縁フィルムの表面、裏面の延長線（図中の点線）を描き、電気導通路の内表面と接する２点間の長さ、または外表面と接する２点間の長さのいずれか短い方の長さで定められる。
【００１１】
また、本発明のインターポーザの製造方法は、
（１）絶縁フィルムの一方の面に導電体を貼り付ける工程と、
（２）前記導電体に、パターンニングにより１個以上の電気導通路を形成する工程と、
（３）前記電気導通路のそれぞれを、１個以上の凸状部を有する金型に押し付けて、前記電気電通路の一部分が前記絶縁フィルムの他方の面を超えるように、または他方の面の表面に接するように加工して、それにより、それぞれの電気電通路が平坦部および突起部を併有する、１個以上の絶縁フィルムとの接合体を形成する工程と、
（４）前記１個以上の接合体から、前記突起部の電気電通路に接合している絶縁フィルム部分を除去し、突起状の電気導通路を露出させる工程と、
を備えた方法である。
【００１２】
【発明の実施の形態】
本発明に用いるフィルム材料は、エポキシ樹脂、シアネートエステル樹脂、シアネート樹脂、シリコーン樹脂やアクリルゴム、アクリロニトリルブタジエンゴムなど高分子量成分が挙げられる。これらの中で、特にエポキシ樹脂が、硬化後の耐熱性が良いので好ましい。また、フィルムが接着性を有する半硬化エポキシ樹脂および未架橋の各種の高分子材料、たとえばアクリルゴムなどの各種ゴム、未架橋ポリイミド、ポリアミドイミド、ポリエステル、ポリウレタンなどは、電気的な接続と半導体チップの固定を同時に行なえる点で好ましい。これらのフィルム材料は、単独でも使用することができるし、また組み合せて使用することもできる。
【００１３】
本発明に使用する導電パターンを形成する導電体としては、銅、金、ニッケル、スズ、銀など、もしくはそれらの合金、またはめっきにより多層化した複合体が挙げられる。中でも、導電性の点で、銅、金、銀が好ましい。導電体の厚さとしては、２〜１１０μmが好ましく、８〜４０μmがより好ましい。
【００１４】
本発明は、突起状の電気導通路の内部長さが、絶縁フィル厚さの１．２〜５倍の長さを有する、インターポーザの裏面と表面間を接続する電気導通路であることが好ましい。電気導通路の内部長がこの範囲にあると、熱応力緩和性が確保でき断線の問題を回避できるとともに、電気信号の遅延またはノイズの増大の問題も生じない。また、電気導通路は、フィルムの外または表面に露出していても、またはフィルムの中に埋没していてもよい。さらに、電気導通路の形状については、特に限定されるものではないが、導通部が直角に曲がる部分などの応力集中が起こり易い部位を有しないことが好ましい。
【００１５】
本発明のインターポーザは、所定の大きさに分割した後、半導体チップと配線板の接続に使用することが可能である。また、ウエハ状態の半導体に本発明のインターポーザを貼り付けた後、所定の大きさに切り出し、それを配線板と接着して使用することも可能である。
【００１６】
一例として、図２に、本発明のインターポーザを、半導体チップと配線板に接続する方法を示す。インターポーザは、「Ｓ」字形の電気導通路２であり、電気電通路の一端は絶縁フィルム３の一方の面に、他端はその他方の面に備えられ、この一端、他端の電気電通路の表面には、はんだ６が施されている。このインターポーザを、バンプ５を設けた半導体チップ４と、配線板７とで挟み、これらを加熱圧着させて一体成形すると、その圧着温度により、はんだ６が溶融し、バンプ５と配線板の配線とが接続する。
【００１７】
フィルム表面の突起高さ（図１（ａ）におけるｈ）は、絶縁フィルムの厚さに依存するが、特に限定されない。熱応力緩和の効果が確保でき、接続信頼性が良好に維持できるためには、突起高さは、１０μm以上であることが好ましく、３０μm以上であることがより好ましく、５０μm以上であることが特に好ましい。
【００１８】
本発明のインターポーザの製造方法、すなわちインターポーザの裏面と表面間をつなぐ電気導通路を有するフィルムの製造方法を、図３を用いて説明する。本発明の方法において、図３（ｂ）に示す、絶縁フィルムの一方の面に導電体を貼り付ける工程は、従来から行われてきた、プレス、真空プレス、ラミネート、または真空ラミネートなどの公知の方法を用いることができる。次に、この導電体にパターンニングにより電気導通路を形成する工程（図３（ｃ））は、めっきなどで形成した金属層をエッチングなどで除去する方法、スクリーン印刷する方法、またはスキージを用いて導電性ペーストを印刷する方法などの公知の方法を採用することができる。
【００１９】
こうして形成した電気導通路を１個以上有するインターポーザを、図３（ｄ）に示すように、１個以上の凸状部を有する金型に押し付けて、前記電気電通路の一部分が前記絶縁フィルムの他方の面を超えるように、または他方の面の表面に接するように加工して、それにより、それぞれの電気電通路が平坦部および突起部を併有する、１個以上の絶縁フィルムとの接合体を形成する。この工程は、本発明の方法のもっとも重要な工程である。すなわち、片面に回路パターンを設けた絶縁フィルムを、回路パターン側の所定の部位が凹になるように金型を押し付ける。このとき、変形がし易いように、絶縁フィルム側の裏面に、クッション材を置くこともできる。このとき、金型の材質は、金属、無機物、プラスチックまたはこれらの複合体をいずれかを使用することができる。中でも、耐久性が優れる点で、炭素鋼、ステンレス鋼などの金属材料が好ましい。また、必要に応じて、潤滑剤や離型剤を用いることができる。
【００２０】
最後に、図３（ｅ）に示すように、１個以上の接合体から、前記突起部の電気電通路に接合している絶縁フィルム部分を除去し、突起状の電気導通路を露出させる。絶縁フィルムの除去は、機械研磨、レーザ加工、またはエッチングなどのいずれかの方法により行なうことができる。なかでも、機械研磨は、マスクなどが不要であり、容易に絶縁層を除去することができるので好ましい。機械研磨としては、サンドブラスト法、またはロール状の研磨パッドによるロール研磨、平面状の研磨紙、もしくはは研磨パッドを使用した研磨法などを使用することができる。
【００２１】
【実施例】
実施例１
厚さ１８μmの銅箔と厚さ２５μmのポリイミドフィルムからなる柔軟性に富むフレキシブル基板の、パターニングした銅箔を有する面に、凸状部を有するプラスチック金型を押しあて、銅箔がポリイミドフィルムの他方の面の表面に接するように、フレキシブル基板を「Ｓ」字形に変形させて、電気電通路が平坦部および突起部を併有する、絶縁フィルムとの接合体を形成した。次ぎに、この接合体から、突起部の銅箔に接合している絶縁フィルム部分のみを機械研磨で除去し、図４（ａ）に示す突起状の銅箔を露出させた。なお、電気導通路の内部長さは、ポリイミドフィルム厚さの２倍の長さ、５０μmを有していた。また、フィルム表面の突起高さは、０μmであった。
【００２２】
実施例２
厚さ１８μmの銅箔と厚さ１０μmのポリイミドフィルムからなるフレキシブル基板の、パターニングした銅箔を有する面に、凸状部を有するプラスチック金型を押しあて、銅箔がポリイミドフィルムの他方の面の表面に接するように、フレキシブル基板を下方凸形に変形させて、電気電通路が平坦部および突起部を併有する、絶縁フィルムとの接合体を形成した。次ぎに、この接合体から、突起部の銅箔に接合している絶縁フィルム部分のみを炭酸ガスレーザを用いて、熱分解で除去し、図４（ｂ）に示す突起状の銅箔を露出させた。なお、電気導通路の内部長さは、ポリイミドフィルム厚さの２倍の長さ、２０μmを有していた。また、フィルム表面の突起高さは、１０μmであった
【００２３】
比較例１
２５μmのポリイミド絶縁フィルムの両面に、厚さ９μmの銅箔をラミネートした後、所定の形状にパターニングを形成した。次いで、レーザで絶縁フィルムに貫通孔を形成し、めっきを行ない、図４（ｃ）に示すように、両面の回路を接続した。フィルム表面の突起高さは、１５μm、導通路の内部長さ（インタースティシャルバイアホール：ＩＶＨの高さ）は絶縁フィルムの厚さと同じ、２５μmであった。
【００２４】
評価方法
１０mm 角の半導体チップと、実施例１、２および比較例１で製造したインターポーザとを、両面銅張ガラスエポキシ板（日立化成工業株式会社製、商品名：ＭＣＬ−Ｅ６７）に配線加工したプリント配線板に、はんだで接続してサンプルを作成した。
【００２５】
信頼性は、各々のサンプルを、−５５℃雰囲気に３０分間放置し、その後１２５℃の雰囲気に３０分間放置する工程を１サイクルとして、１０００サイクル経過後のサンプルの剥離やクラック等の破壊の発生有無を、超音波顕微鏡を用いて調査した。ここで、剥離やクラック等の破壊が発生していないものを○、発生したものを×とした。
【００２６】
また、取り外し性については、半導体チップを配線板に実装した後、取り外した場合、半導体チップ、フィルム、配線板に破壊箇所のないものを○、あるものを×とした。信頼性および取り外し性の結果を表１に示す。
【００２７】
【表１】
【発明の効果】
以上説明したように、本発明のインターポーザは製造が容易であり、また、応力緩和性に優れるので、信頼性に富むとともに、組み立て後の半導体チップの取り外し性にも優れる。
【図面の簡単な説明】
【図１】本発明の突起状の電気導通路および電気導通路の内部長さを説明する断面図であり、（ａ）は下に凸形に突起した形状、（ｂ）は「Ｓ」字形の形状の電気導通路である。
【図２】本発明のインターポーザを用いて、半導体チップと配線板とに接続する方法を示す断面図であり、（ａ）は接続前、（ｂ）は加熱圧着接続後である。
【図３】本発明のインターポーザを製造する方法を説明する断面図である。
【図４】実施例１、２および比較例１で製造したインターポーザの断面図を示す図であり、（ａ）は実施例１、（ｂ）実施例２および（ｃ）は比較例１である。
【符号の説明】
１ インターポーザ
２ 銅箔（導体）
３ 絶縁フィルム
４ 半導体チップ
５ バンプ
６ はんだ
７ 配線板
８ 導体付きフィルム
９ 金型
１１ ＩＶＨ
１２ めっき層
Claims (4)
- （１）絶縁フィルムの一方の面に導電体を貼り付ける工程と、
（２）前記導電体に、パターンニングにより１個以上の電気導通路を形成する工程と、
（３）前記電気導通路のそれぞれを、１個以上の凸状部を有する金型に押し付けて、前記電気導通路の一部分が前記絶縁フィルムの他方の面を超えるように、または他方の面の表面に接するように加工して、それにより、それぞれの電気導通路が平坦部および突起部を併有する、１個以上の絶縁フィルムとの接合体を形成する工程と、
（４）前記１個以上の接合体から、前記突起部の電気導通路に接合している絶縁フィルム部分を除去し、突起状の電気導通路を露出させる工程と、
を備えたことを特徴とするインターポーザの製造方法。 - 前記平坦部および突起部を併有する電気導通路の突起部の突起高さが１０μｍ以上である、請求項１記載のインターポーザの製造方法。
- 前記平坦部および突起部を併有する電気導通路の内部長さが前記絶縁フィルムの厚さの１．２〜５倍である、請求項１又は２記載のインターポーザの製造方法。
- 前記絶縁フィルムが接着性を有するフィルムである、請求項１〜３のいずれか１項記載のインターポーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001068021A JP3654201B2 (ja) | 2001-03-12 | 2001-03-12 | インターポーザおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001068021A JP3654201B2 (ja) | 2001-03-12 | 2001-03-12 | インターポーザおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270648A JP2002270648A (ja) | 2002-09-20 |
| JP3654201B2 true JP3654201B2 (ja) | 2005-06-02 |
Family
ID=18926273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001068021A Expired - Fee Related JP3654201B2 (ja) | 2001-03-12 | 2001-03-12 | インターポーザおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3654201B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100580329B1 (ko) * | 2004-06-25 | 2006-05-16 | 삼성전자주식회사 | 범프가 형성된 배선 필름, 이를 이용한 필름 패키지 및 그제조 방법 |
-
2001
- 2001-03-12 JP JP2001068021A patent/JP3654201B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002270648A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6653736B2 (en) | Multilayer flexible wiring boards | |
| JP4541753B2 (ja) | 電子部品実装構造の製造方法 | |
| US6600224B1 (en) | Thin film attachment to laminate using a dendritic interconnection | |
| US20020088116A1 (en) | Method of making a CTE compensated chip interposer | |
| WO2001086716A1 (en) | Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same | |
| US20030127725A1 (en) | Metal wiring board, semiconductor device, and method for manufacturing the same | |
| JP4494785B2 (ja) | 異方導電性接着性フィルム、その製造方法、および半導体装置 | |
| US6660942B2 (en) | Semiconductor device with an exposed external-connection terminal | |
| JP3398319B2 (ja) | 半導体装置及びその製造方法 | |
| KR20050033821A (ko) | 반도체장치 및 그 제조 방법 | |
| US6667542B2 (en) | Anisotropic conductive film-containing device | |
| JP3654201B2 (ja) | インターポーザおよびその製造方法 | |
| JP2002151853A (ja) | 多層配線基板とその製造方法 | |
| JPH10335528A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JP5176500B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| JP2008244311A (ja) | 半導体パッケージ基板及び半導体装置 | |
| US6958262B2 (en) | Mounting structure of semiconductor device and mounting method thereof | |
| JP2001004700A (ja) | インターポーザ基板 | |
| JP4711757B2 (ja) | 配線基板 | |
| JP2967560B2 (ja) | フィルムキャリアの接続構造体 | |
| JP2000002746A (ja) | プローブ構造 | |
| JP2010087418A (ja) | 電子装置及びその製造方法 | |
| JP2005251780A (ja) | 半導体回路部品およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |