KR100580329B1 - 범프가 형성된 배선 필름, 이를 이용한 필름 패키지 및 그제조 방법 - Google Patents

범프가 형성된 배선 필름, 이를 이용한 필름 패키지 및 그제조 방법 Download PDF

Info

Publication number
KR100580329B1
KR100580329B1 KR1020040048184A KR20040048184A KR100580329B1 KR 100580329 B1 KR100580329 B1 KR 100580329B1 KR 1020040048184 A KR1020040048184 A KR 1020040048184A KR 20040048184 A KR20040048184 A KR 20040048184A KR 100580329 B1 KR100580329 B1 KR 100580329B1
Authority
KR
South Korea
Prior art keywords
film
base film
wiring
bump
protrusion
Prior art date
Application number
KR1020040048184A
Other languages
English (en)
Other versions
KR20050123500A (ko
Inventor
권용환
강사윤
최경세
이충선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040048184A priority Critical patent/KR100580329B1/ko
Priority to JP2005179983A priority patent/JP2006013496A/ja
Priority to US11/158,164 priority patent/US7190073B2/en
Publication of KR20050123500A publication Critical patent/KR20050123500A/ko
Application granted granted Critical
Publication of KR100580329B1 publication Critical patent/KR100580329B1/ko
Priority to US11/670,847 priority patent/US20070126110A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Abstract

본 발명은 범프가 형성된 배선 필름, 이를 이용한 필름 패키지 및 그 제조 방법에 관한 것이다. 본 발명은 집적회로 칩에 칩 범프를 형성하는 대신에 배선 필름 위에 필름 범프를 형성한다. 필름 범프는 배선 필름의 제조 공정에서 단지 베이스 필름을 부분적으로 식각하여 돌출부를 더 형성하는 것만으로 구현 가능하다. 따라서 본 발명은 배선 필름과 필름 패키지의 제조 공정을 단순화하고 제조 비용을 감소시킬 수 있다. 또한, 본 발명은 베이스 필름을 음각 방식으로 식각하여 범프용 돌출부를 형성하기 때문에 범프의 높이가 배선 필름의 두께보다 높지 않고 범프로 인한 높이 증가가 발생하지 않는다.
배선 필름, 필름 패키지, 필름 범프, 베이스 필름 부분 식각, 레이저 식각

Description

범프가 형성된 배선 필름, 이를 이용한 필름 패키지 및 그 제조 방법 {circuit film with bump, film package using the same, and related fabrication method}
도 1a 내지 도 1c는 종래 기술에 따른 배선 필름 및 그 제조 방법을 나타내는 단면도들이다.
도 2는 종래 기술에 따른 필름 패키지를 나타내는 단면도이다.
도 3a 내지 도 3c는 종래 기술에 따른 칩 범프 제조 방법을 나타내는 단면도들이다.
도 4는 본 발명의 실시예에 따른 배선 필름 및 이를 이용한 필름 패키지를 나타내는 단면도이다.
도 5a 내지 도 8b는 본 발명의 실시예에 따른 배선 필름의 제조 방법을 나타내는 도면들로서,
도 5a와 도 5b는 배선 필름에 범프를 형성하기 위하여 베이스 필름을 부분적으로 식각하는 단계를 나타내는 평면도 및 단면도이고,
도 6은 베이스 필름의 부분 식각에 의하여 형성되는 돌출부의 변형예를 나타내는 평면도이고,
도 7a와 도 7b는 배선 필름에 배선 패턴을 형성하는 단계를 나타내는 평면도 및 단면도이고,
도 8a와 도 8b는 배선 필름에 보호막을 형성하는 단계를 나타내는 평면도 및 단면도이다.
도 9a 내지 도 10b는 본 발명의 실시예에 따른 필름 패키지의 제조 방법을 나타내는 도면들로서,
도 9a와 도 9b는 배선 필름 위에 밀봉 수지를 도포하는 단계를 나타내는 평면도 및 단면도이고,
도 10a와 도 10b는 배선 필름과 집적회로 칩을 접합하는 단계를 나타내는 평면도 및 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 필름 패키지의 구조를 나타내는 단면도이다.
도 12는 본 발명에 따른 필름 패키지의 적용예를 나타내는 사시도이다.
<도면에 사용된 참조 번호의 설명>
10, 40: 배선 필름(circuit film)
11, 41: 베이스 필름(base film)
42, 42a, 42b: 식각 영역(etched area)
43: 돌출부(raised portion)
44: 수지 배출구(resin outlet)
12, 45: 배선 패턴(circuit pattern)
46: 필름 범프(film bump)
13, 47: 금속 피막(metal coating layer)
14, 48: 보호막(protective layer)
20, 50: 집적회로 칩(IC chip)
21, 51: 활성면(active surface)
22, 52: 입출력 패드(input/output pad)
23: 칩 범프(chip bump)
24: 하부 금속막(under bump metal)
25: 감광막 패턴(photoresist pattern)
30, 60: 필름 패키지(film package)
31, 61, 62: 밀봉 수지(sealing resin)
본 발명은 반도체 패키지 기술에 관한 것으로서, 보다 구체적으로는 배선 필름의 구조, 이를 이용한 필름 패키지의 구조, 그 제조 방법에 관한 것이다.
근래 들어 개인 휴대용 통신 제품, 액정 디스플레이(LCD) 제품 등의 급속한 시장 확대에 따라, 이들 제품에 사용되는 반도체 패키지의 소형화, 박형화, 경량화 추세가 이어지고 있다. 이들 제품에 주로 사용되는 반도체 패키지 중의 하나가 배선 필름을 기판으로 이용하는 필름 패키지이다.
도 1a 내지 도 1c는 종래 기술에 따른 배선 필름(10) 및 그 제조 방법을 나 타내는 단면도들이고, 도 2는 종래 기술에 따른 필름 패키지(30)를 나타내는 단면도이다. 예시된 필름 패키지(30)는 칩 온 필름(chip on film; COF) 패키지로 잘 알려져 있다.
도 1a 내지 도 1c를 참조하면, 종래의 배선 필름(10)은 베이스 필름(11) 위에 배선 패턴(12)을 형성하고 그 위에 금속 피막(13)을 형성한 후 보호막(14)을 도포하여 제조한다. 배선 필름(10)의 배선 패턴(12)은 도 2에 도시된 바와 같이 집적회로 칩(20)의 입출력 패드(21)에 형성된 칩 범프(22)와 접합된다. 이 때, 배선 필름(10)과 집적회로 칩(20) 사이에는 밀봉 수지(31)가 형성되어 배선 패턴(12)과 칩 범프(22)를 보호하고 고정한다.
이러한 구조를 가지는 종래의 필름 패키지(30)는 배선 필름(10)과 집적회로 칩(20)을 물리적으로 접합하고 전기적으로 연결시키기 위하여 집적회로 칩(20)의 입출력 패드(22)에 형성된 칩 범프(23)를 필요로 한다. 잘 알려진 바와 같이, 칩 범프(23)는 금(Au), 솔더(solder) 등의 금속으로 제조되며 일정 높이 이상으로 형성되어야 한다.
종래 기술에 따른 칩 범프(23)의 제조 방법이 도 3a 내지 도 3c에 도시되어 있다. 도 3a 내지 도 3c를 참조하면, 먼저 집적회로 칩(20)의 활성면(21) 위에 하부 금속막(24, under bump metal; UBM)을 증착한 후, 입출력 패드(22) 부위만을 노출시키도록 하부 금속막(24) 위에 감광막 패턴(25)을 형성하고 칩 범프(23)를 도금한다. 그리고 나서 감광막 패턴(25)을 제거하고 칩 범프(23) 밖으로 드러난 하부 금속막(24)을 식각한다.
종래의 필름 패키지(30)는 이러한 제조 방법에 의하여 형성된 칩 범프(23)를 요구하기 때문에, 제조 공정이 매우 복잡하고 제조 비용이 높다.
본 발명은 전술한 종래 기술에서의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 배선 필름을 이용하는 필름 패키지에 있어서 제조 공정을 단순화하고 제조 비용을 감소시키기 위한 것이다.
이러한 목적을 달성하기 위하여, 본 발명은 범프가 형성된 배선 필름과 이를 이용한 필름 패키지 및 그 제조 방법을 제공한다.
본 발명에 따른 배선 필름은, 베이스 필름과; 상기 베이스 필름의 소정 부위에 형성된 돌출부와; 상기 베이스 필름의 표면을 따라 형성된 배선 패턴을 포함하며, 상기 배선 패턴은 상기 돌출부의 위쪽까지 형성되고, 상기 돌출부와 그 위의 상기 배선 패턴은 범프를 형성하는 것을 특징으로 한다.
본 발명에 따른 배선 필름에 있어서, 상기 베이스 필름은 부분적으로 식각된 식각 영역을 포함하며, 상기 돌출부는 상기 식각 영역에 비하여 상대적으로 돌출된 부위이고, 상기 돌출부가 형성된 부위의 상기 베이스 필름의 두께는 식각되지 않은 부위의 상기 베이스 필름의 두께보다 크지 않은 것이 바람직하다. 또한, 상기 베이스 필름의 두께는 대략 20㎛ 내지 60㎛이고, 상기 식각 영역으로부터 돌출된 상기 돌출부의 높이는 대략 3㎛ 내지 20㎛인 것이 바람직하다.
본 발명에 따른 배선 필름에 있어서, 상기 배선 패턴은 그 위에 형성된 금속 피막을 포함할 수 있으며, 상기 배선 패턴은 구리로 이루어지고, 상기 금속 피막은 주석 또는 니켈/금으로 이루어질 수 있다.
본 발명에 따른 배선 필름의 제조 방법은, 베이스 필름을 부분적으로 식각하여 소정의 식각 영역을 형성함으로써 상기 식각 영역에 비하여 상대적으로 돌출된 돌출부를 상기 베이스 필름의 소정 부위에 형성하는 단계와; 상기 베이스 필름의 표면을 따라 배선 패턴을 형성하는 단계를 포함하며, 상기 배선 패턴은 상기 돌출부의 위쪽까지 형성되고, 상기 돌출부와 그 위의 상기 배선 패턴은 범프를 형성하는 것을 특징으로 한다.
본 발명에 따른 배선 필름의 제조 방법에 있어서, 상기 베이스 필름의 부분적 식각 단계는 레이저를 이용하여 이루어지는 것이 바람직하다. 상기 레이저는 레이저 빔을 한번 조사할 때마다 상기 베이스 필름을 소정량씩 식각하는 것이 바람직하며, 약 1000mJ/cm2의 에너지와 약 300Hz의 주파수를 갖는 엑시머 레이저일 수 있다.
본 발명에 따른 배선 필름의 제조 방법에 있어서, 상기 배선 패턴의 형성 단계는 상기 배선 패턴 위에 금속 피막을 형성하는 단계를 포함할 수 있고, 상기 배선 패턴의 형성 단계는 전해도금을 이용하여 이루어질 수 있으며, 상기 금속 피막의 형성 단계는 무전해도금을 이용하여 이루어질 수 있다.
본 발명에 따른 필름 패키지는, 베이스 필름의 소정 부위에 형성된 돌출부와, 상기 베이스 필름의 표면을 따라 형성된 배선 패턴을 포함하며, 상기 배선 패 턴이 상기 돌출부의 위쪽까지 형성되어 상기 돌출부와 함께 범프를 형성하는 배선 필름과; 상기 배선 필름의 범프와 접합되는 입출력 패드를 포함하는 집적회로 칩과; 상기 배선 필름과 상기 집적회로 칩 사이를 채우면서 상기 필름 범프와 상기 입출력 패드를 둘러싸는 밀봉 수지를 포함한다.
본 발명에 따른 필름 패키지에 있어서, 상기 베이스 필름은 부분적으로 식각된 식각 영역을 포함하며, 상기 돌출부는 상기 식각 영역에 비하여 상대적으로 돌출된 부위이고, 상기 돌출부가 형성된 부위의 상기 베이스 필름의 두께는 식각되지 않은 부위의 상기 베이스 필름의 두께보다 크지 않은 것이 바람직하다.
본 발명에 따른 필름 패키지에 있어서, 상기 배선 패턴은 그 위에 형성된 금속 피막을 포함할 수 있고, 상기 입출력 패드는 그 위에 형성된 금속 피막을 포함할 수 있다. 또한, 상기 입출력 패드는 그 위에 형성된 칩 범프를 포함할 수도 있다. 상기 밀봉 수지는 비전도성 수지이거나, 비전도성의 수지 안에 전도성을 띠는 미립자들이 다수 함유된 이방성 전도성 수지일 수 있다.
본 발명에 따른 필름 패키지의 제조 방법은, 베이스 필름을 부분적으로 식각하여 소정의 식각 영역을 형성함으로써 상기 식각 영역에 비하여 상대적으로 돌출된 돌출부를 상기 베이스 필름의 소정 부위에 형성하는 단계와, 상기 베이스 필름의 표면을 따라 배선 패턴을 형성함으로써 상기 돌출부와 그 위의 상기 배선 패턴으로 범프를 형성하는 단계를 포함하는 배선 필름의 제조 단계와; 상기 배선 필름 위에 밀봉 수지를 형성하는 단계와; 상기 밀봉 수지를 개재하여 상기 배선 필름의 범프와 집적회로 칩의 입출력 패드를 서로 접합하는 단계를 포함한다.
본 발명에 따른 필름 패키지의 제조 방법에 있어서, 상기 베이스 필름의 부분적 식각 단계는 레이저를 이용하여 이루어질 수 있고, 상기 배선 패턴의 형성 단계는 상기 배선 패턴 위에 금속 피막을 형성하는 단계를 포함할 수 있다. 상기 범프와 상기 입출력 패드 사이의 접합 단계는 상기 입출력 패드를 상기 범프 위에 접촉시키는 단계와, 상기 밀봉 수지가 경화되면서 상기 필름 범프와 상기 입출력 패드를 고정하는 단계를 포함할 수 있으며, 상기 밀봉 수지 안에 함유된 전도성 미립자들에 의하여 이루어질 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 보다 명확히 하기 위함이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 도면을 통틀어 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.
실시예
도 4는 본 발명의 실시예에 따른 배선 필름(40) 및 이를 이용한 필름 패키지(60)를 나타내는 단면도이다.
도 4를 참조하면, 배선 필름(40, circuit film)과 집적회로 칩(50, IC chip) 은 집적회로 칩(50)에 형성된 칩 범프가 아니라 배선 필름(40)에 형성된 필름 범프(46, film bump)에 의하여 서로 물리적으로 접합되고 전기적으로 연결된다. 필름 범프(46)는 배선 필름(40)의 베이스 필름(41, base film)에 형성된 돌출부(43, raised portion)와 그 위에 형성된 배선 패턴(45, circuit pattern)으로 이루어진다. 배선 패턴(45)은 배선 필름(40)에 일반적으로 형성되는 것이므로, 필름 범프(46)는 단지 베이스 필름(41)에 돌출부(43)를 형성하는 것만으로 구현할 수 있다. 즉, 배선 필름(40)의 제조 과정에서 범프(46)를 함께 만들 수 있으므로 필름 패키지(60) 전체의 제조 공정이 매우 단순해지고 제조 비용이 크게 줄어든다.
본 발명의 실시예에 따른 배선 필름(40)의 제조 방법이 도 5a 내지 도 8b에 도시되어 있다. 이하, 필름 범프(46)를 포함하는 배선 필름(40)의 제조 방법이 설명될 것이며, 제조 방법에 대한 이하의 설명으로부터 배선 필름(40)의 구조 또한 보다 명확해질 것이다.
도 5a와 도 5b는 배선 필름(40)에 범프를 형성하기 위하여 베이스 필름(41)을 부분적으로 식각하는 단계를 나타내는 평면도 및 단면도이다. 도 5b는 도 5a의 ⅤB-ⅤB선을 따라 절단한 단면도이다.
도 5a와 도 5b를 참조하면, 먼저 베이스 필름(41)의 한쪽 면을 부분적으로 식각하여 소정의 식각 영역(42, etched area)을 형성한다. 이 때 식각 공정은 식각 영역(42)의 내부에 식각되지 않은 부위, 즉 식각 영역(42)에 비하여 상대적으로 돌출된 부위인 돌출부(43)를 남기도록 진행한다. 이와 같이 베이스 필름(41)을 음각 방식으로 식각하여 형성된 돌출부(43)는 후속 공정을 거치면서 필름 범프(도 4의 46)를 구성하게 된다. 돌출부(43)가 음각 방식의 식각에 의하여 형성되므로 돌출부(43)가 형성된 부위의 베이스 필름 두께(t1)는 식각되지 않은 부위의 베이스 필름 두께(t2)보다 크지 않다. 즉, 범프(46)로 인한 높이 증가가 발생하지 않는다. 베이스 필름(41)은 예컨대 폴리이미드(polyimide) 필름과 같이 유연성이 있는 필름이며, 투명한 재질의 폴리이미드 필름이 사용될 수 있다. 베이스 필름(41)의 두께는 대략 20㎛ 내지 60㎛, 예컨대 약 38㎛이다.
베이스 필름(41)의 부분적 식각 공정은 레이저를 이용한 미세 가공 방법을 이용한다. 이 방법은 베이스 필름(41)의 식각하고자 하는 부분에 레이저 빔을 집중 조사(照射)하여 베이스 필름(41)을 부분적으로 제거하는 방법으로서, 원하는 부위에 원하는 형태로 돌출부(43)를 형성할 수 있다. 여기에 이용되는 레이저는 예를 들어 약 1000mJ/cm2의 에너지와 약 300Hz의 주파수를 갖는 엑시머 레이저(eximer laser)이다. 이 경우, 레이저 빔을 한번 조사할 때마다 베이스 필름(41)이 약 0.45㎛씩 식각된다. 베이스 필름(41)의 부분적 식각 공정에 이용되는 레이저는 여기에 예시된 레이저에 국한되지 않으며, 그밖에도 다양한 종류의 레이저가 이용될 수 있을 것이다.
베이스 필름(41)의 식각량은 돌출부(43)의 높이, 즉 필름 범프(도 4의 46)의 높이를 결정한다. 베이스 필름(41)의 식각량은 대략 3㎛ 내지 20㎛ 정도가 적당하다. 따라서 돌출부(43)의 높이 및 필름 범프(46)의 높이 역시 대략 3~20㎛가 된다. 돌출부(43)가 형성되는 위치는 집적회로 칩(도 4의 50)의 입출력 패드(도 4의 52) 의 위치에 따라 결정된다. 돌출부(43)는 도 5a에 예시된 바와 같이 입출력 패드가 이루는 열에 대응하여 연속적인 형태를 가지거나, 도 6에 예시된 바와 같이 각각의 입출력 패드에 대응하여 불연속적인 형태를 가질 수 있다.
돌출부(43)를 형성할 때는 돌출부(43)로 둘러싸인 안쪽 식각 영역(42a)과 바깥쪽 식각 영역(42b)이 서로 통하도록 수지 배출구(44, resin outlet)를 형성해 주는 것이 바람직하다. 수지 배출구(44)는 후속 공정에서 집적회로 칩을 접합할 때 밀봉 수지(도 4의 61)의 흐름을 용이하게 해 주는 통로로 사용된다.
베이스 필름(41)을 부분적으로 식각하여 돌출부(43)를 형성하고 나면, 배선 패턴을 형성한다. 도 7a와 도 7b는 배선 필름(40)에 배선 패턴(45)을 형성하는 단계를 나타내는 평면도 및 단면도이다. 도 7b는 도 7a의 ⅦB-ⅦB선을 따라 절단한 단면도이다.
도 7a와 도 7b를 참조하면, 돌출부(43)가 형성된 베이스 필름(41)의 한쪽 면 위에 원하는 형태의 배선 패턴(45)을 형성한다. 배선 패턴(45)은 예컨대 구리(Cu)와 같이 전기전도성이 우수한 물질로 형성되며 통상적인 배선 패턴 공정을 통하여 만들어진다. 예를 들어, 배선 패턴(45)은 전해도금(electroplating) 방법으로 두꺼운 구리층을 형성한 후 사진 공정(photolithography)을 통하여 원하는 형태로 제조한다. 이 때, 구리층을 도금하기 전에 먼저 베이스 필름(41) 위에 크롬(Cr), 니켈(Ni)과 같은 얇은 시드(seed) 금속막(도시되지 않음)을 증착하는 것이 바람직하다. 배선 패턴(45)의 두께는 대략 5㎛ 내지 15㎛, 바람직하게는 약 8㎛ 내지 12㎛이며, 시드 금속막의 두께는 1㎛ 이하이다.
배선 패턴(45)은 베이스 필름(41)의 표면을 따라 돌출부(43)의 위쪽까지 형성한다. 따라서 돌출부(43)와 그 위쪽의 배선 패턴(45)은 필름 범프(46)를 형성하게 된다. 이와 같이 필름 범프(46)는 베이스 필름(41)에 단지 돌출부(43)를 더 형성하는 것만으로 구현할 수 있다. 따라서 종래와 같이 칩 범프를 제조하는 것에 비하여 범프 제조 공정을 단순화시킬 수 있을 뿐만 아니라 제조 비용을 감소시킬 수 있다.
배선 패턴(45) 위에는 금속 피막(47, metal coating layer)을 더 형성할 수 있다. 금속 피막(47)은 배선 필름(40)과 집적회로 칩(도 4의 50)을 접합할 때 필름 범프(46)와 입출력 패드(도 4의 52) 사이의 안정적인 접합을 위한 것이다. 금속 피막(47)은 배선 패턴(45)을 형성할 때 구리층 위에 주석(Sn) 또는 니켈/금(Ni/Au)을 수㎛ 이하의 두께로 도금한 후 사진 공정을 통하여 배선 패턴(45)과 동일하게 형성한다. 금속 피막(47)의 도금 방법은 무전해도금(electroless plating)을 사용할 수 있다.
배선 패턴(45)을 형성한 다음에는 보호막(protective layer)을 형성한다. 도 8a와 도 8b는 배선 필름(40)에 보호막(48)을 형성하는 단계를 나타내는 평면도 및 단면도이다. 도 8b는 도 8a의 ⅧB-ⅧB선을 따라 절단한 단면도이다.
도 8a와 도 8b를 참조하면, 보호막(48)은 집적회로 칩이 접합될 영역을 제외한 나머지 영역의 베이스 필름(41) 전면에 형성된다. 보호막(48)은 예컨대 솔더 레지스트(solder resist) 물질이다.
이상 설명한 방법에 따라 필름 범프(46)가 형성된 배선 필름(40)을 제조하 며, 이 배선 필름(40)은 필름 패키지(film package)의 제조에 이용된다. 이어서 도 9a 내지 도 10b를 참조하여 본 발명의 실시예에 따른 필름 패키지(60)의 제조 방법을 설명한다. 제조 방법에 대한 이하의 설명으로부터 필름 패키지(60)의 구조 또한 보다 명확해질 것이다.
도 9a와 도 9b는 배선 필름(40) 위에 밀봉 수지(61)를 도포하는 단계를 나타내는 평면도 및 단면도이다. 도 9b는 도 9a의 ⅨB-ⅨB선을 따라 절단한 단면도이다.
도 9a와 도 9b를 참조하면, 먼저 배선 필름(40) 위에 밀봉 수지(61, sealing resin)를 형성한다. 밀봉 수지(61)는 비전도성 수지(non-conductive resin)로서, 예컨대 에폭시 수지(epoxy resin)와 아크릴레이트 수지(acrylate resin)의 합성물이다. 밀봉 수지(61)는 페이스트(paste)의 형태 또는 필름(film)의 형태를 가질 수 있다. 페이스트 형태의 밀봉 수지는 디스펜싱(dispensing) 방법으로, 필름 형태의 밀봉 수지는 접착 방법으로 형성할 수 있다. 밀봉 수지(61)는 배선 필름(40)과 집적회로 칩(50)의 접합부를 보호하고 고정하는 역할을 한다.
밀봉 수지(61)를 형성하고 나면, 배선 필름(40) 위에 집적회로 칩(50)을 접합한다. 도 10a와 도 10b는 배선 필름(40)과 집적회로 칩(50)을 접합하는 단계를 나타내는 평면도 및 단면도이다. 도 10b는 도 10a의 ⅩB-ⅩB선을 따라 절단한 단면도이다.
도 10a와 도 10b를 참조하면, 배선 필름(40)과 집적회로 칩(50)의 접합은 필름 범프(46)와 입출력 패드(52)를 통하여 이루어진다. 집적회로 칩(50)은 예컨대 LCD 패널(panel)을 구동하는 구동 소자이다. 그러나 집적회로 칩(50)이 반드시 이에 한정되는 것은 아니다. 집적회로 칩(50)의 활성면(51, active surface)에는 다수의 입출력 패드(52, input/output pad)가 형성되어 있다. 입출력 패드(52)는 통상 알루미늄(Al)으로 이루어진다.
필름 범프(46)에 입출력 패드(52)를 접합하는 방법은 다음과 같다. 우선 일정한 온도와 압력을 가하면서 입출력 패드(52)를 필름 범프(46) 위에 접촉시킨다. 이 때, 배선 필름(40) 위에 형성된 밀봉 수지(61)는 배선 필름(40)과 집적회로 칩(50) 사이의 공간을 채우면서 필름 범프(46)와 입출력 패드(52)를 둘러싼다. 아울러, 밀봉 수지(61)는 열에 의하여 경화되면서 서로 접촉하고 있는 필름 범프(46)와 입출력 패드(52)를 고정한다. 따라서 필름 범프(46)와 입출력 패드(52)의 접합이 이루어진다. 이와 같이 밀봉 수지(61)는 필름 범프(46)와 입출력 패드(52)를 보호하는 역할 뿐만 아니라 고정하는 역할도 하게 된다.
배선 필름(40)과 집적회로 칩(50)의 접합에 사용되는 밀봉 수지는 다른 종류의 것도 가능하다. 도 11은 본 발명의 다른 실시예에 따른 필름 패키지(60)의 구조를 나타내는 단면도로서, 전술한 실시예와 다른 밀봉 수지(62)를 사용하는 경우이다.
도 11을 참조하면, 본 실시예에 사용되는 밀봉 수지(62)는 이방성 전도성 수지(anisotropic conductive resin)로서, 비전도성의 수지(62a) 안에 전도성을 띠는 미립자(62b)들이 다수 함유된 것이다. 집적회로 칩(50)을 배선 기판(40) 위에 접합시킬 때, 필름 범프(46)와 입출력 패드(52) 사이에 끼어있는 이방성 전도성 수지(62)의 미립자(62b)들이 전기적인 경로를 제공한다. 이방성 전도성 수지(62) 역시 페이스트나 필름의 형태를 가질 수 있다.
한편, 본 발명의 또 다른 실시예에 따르면, 입출력 패드(52)의 표면에도 배선 패턴(45)의 금속 피막(47)과 같이 주석 또는 니켈/금으로 이루어진 금속 피막(도시되지 않음)을 형성할 수 있다. 또한, 경우에 따라서는 입출력 패드(52)에 금 또는 솔더로 이루어진 약 5㎛ 이하의 칩 범프(도시되지 않음)를 추가로 형성할 수도 있다.
이상 설명한 방법에 따라 필름 패키지(60)를 제조하며, 이 필름 패키지(60)는 일례를 들어 LCD 모듈에 실장되어 사용된다. 도 12는 본 발명에 따른 필름 패키지의 적용예를 나타내는 사시도로서, LCD 모듈에 실장된 예이다. 본 발명에 따른 필름 패키지가 예시된 LCD 모듈 외에 다양한 제품에 다양하게 적용될 수 있음은 자명하다. LCD 모듈의 구성은 이미 잘 알려져 있고 본 발명을 이해하는데 반드시 필요한 것은 아니므로 자세한 도시 및 설명은 생략한다.
도 12를 참조하면, 필름 패키지(60)는 LCD 패널(71)과 인쇄회로 기판(72) 사이에 실장된다. LCD 패널(71)은 두 개의 기판, 예컨대 TFT(thin film transistor) 기판(73)과 컬러 필터(color filter) 기판(74)으로 구성된다. 배선 필름(40)에 형성된 배선 패턴(45)은 패키지(60)의 외부접속 단자로 기능하며 TFT 기판(73)과 인쇄회로 기판(72)에 각각 연결된다. 즉, 패키지(60)의 출력 배선으로 기능하는 배선 패턴(45)은 TFT 기판(73)의 데이터 입력 패드에, 패키지(60)의 입력 배선으로 기능하는 배선 패턴(45)은 인쇄회로 기판(72)의 출력 패드에 각각 연결된다.
이상 실시예들을 통하여 설명한 바와 같이, 본 발명은 집적회로 칩에 칩 범프를 형성하는 대신에 배선 필름 위에 필름 범프를 형성한다. 필름 범프는 배선 필름의 제조 공정에서 단지 베이스 필름을 부분적으로 식각하여 돌출부를 더 형성하는 것만으로 구현 가능하다. 따라서 본 발명은 종래와 같이 칩 범프를 제조하는 것에 비하여 범프 제조 공정을 크게 단순화시킬 수 있을 뿐만 아니라 제조 비용을 대폭 감소시킬 수 있다. 아울러, 필름 범프가 형성된 배선 필름을 이용하면 필름 패키지의 제조 공정도 단순화되고 필름 패키지 전체의 제조 비용도 감소된다.
또한, 본 발명은 베이스 필름을 음각 방식으로 식각하여 범프용 돌출부를 형성하기 때문에 범프의 높이가 배선 필름의 두께보다 높지 않게 된다. 즉, 범프로 인한 높이 증가가 발생하지 않으므로 집적회로 칩과 배선 필름을 접합하여 필름 패키지를 구성할 때 패키지 전체의 두께를 감소시킬 수 있다. 종래 기술에서는 집적회로 칩 표면으로부터 돌출된 칩 범프가 패키지 두께 증가에 영향을 미친다.
본 명세서와 도면에는 본 발명의 바람직한 실시예들에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (27)

  1. 베이스 필름과;
    상기 베이스 필름에 실장되는 집적회로 칩의 입출력 패드에 대응하는 위치의 상기 베이스 필름 소정 부위에 상기 베이스 필름에 대한 식각에 의해 주변 베이스 필름의 표면에 비하여 돌출되게 형성된 돌출부와;
    상기 베이스 필름의 표면을 따라 형성된 배선 패턴을 포함하며,
    상기 배선 패턴은 상기 돌출부의 위쪽까지 형성되고, 상기 돌출부와 그 위의 상기 배선 패턴은 범프를 형성하는 것을 특징으로 하는 배선 필름.
  2. 제1 항에 있어서,
    상기 베이스 필름은 부분적으로 식각된 식각 영역을 포함하며, 상기 돌출부는 상기 식각 영역에 비하여 상대적으로 돌출된 부위인 것을 특징으로 하는 배선 필름.
  3. 제2 항에 있어서,
    상기 돌출부가 형성된 부위의 상기 베이스 필름의 두께는 식각되지 않은 부위의 상기 베이스 필름의 두께보다 크지 않은 것을 특징으로 하는 배선 필름.
  4. 제3 항에 있어서,
    상기 베이스 필름의 두께는 20㎛ 내지 60㎛이고, 상기 식각 영역으로부터 돌출된 상기 돌출부의 높이는 3㎛ 내지 20㎛인 것을 특징으로 하는 배선 필름.
  5. 제1 항 내지 제4 항 중의 어느 한 항에 있어서,
    상기 배선 패턴은 그 위에 형성된 금속 피막을 포함하는 것을 특징으로 하는 배선 필름.
  6. 제5 항에 있어서,
    상기 배선 패턴은 구리로 이루어지는 것을 특징으로 하는 배선 필름.
  7. 제5 항에 있어서,
    상기 금속 피막은 주석 또는 니켈/금으로 이루어지는 것을 특징으로 하는 배선 필름.
  8. 베이스 필름을 부분적으로 식각하여 소정의 식각 영역을 형성함으로써 상기 베이스 필름에 실장되는 집적회로 칩의 입출력 패드에 대응하는 위치의 상기 베이스 필름 소정 부위에 상기 식각 영역의 베이스 필름 표면에 비하여 상대적으로 돌출된 돌출부를 형성하는 단계와;
    상기 베이스 필름의 표면을 따라 배선 패턴을 형성하는 단계를 포함하며,
    상기 배선 패턴은 상기 돌출부의 위쪽까지 형성되고, 상기 돌출부와 그 위의 상기 배선 패턴은 범프를 형성하는 것을 특징으로 하는 배선 필름의 제조 방법.
  9. 제8 항에 있어서,
    상기 베이스 필름의 부분적 식각 단계는 레이저를 이용하여 이루어지는 것을 특징으로 하는 배선 필름의 제조 방법.
  10. 제9 항에 있어서,
    상기 레이저는 레이저 빔을 한번 조사할 때마다 상기 베이스 필름을 소정량씩 식각하는 것을 특징으로 하는 배선 필름의 제조 방법.
  11. 제10 항에 있어서,
    상기 레이저는 1000mJ/cm2의 에너지와 300Hz의 주파수를 갖는 엑시머 레이저인 것을 특징으로 하는 배선 필름의 제조 방법.
  12. 제8 항 내지 제11 항 중의 어느 한 항에 있어서,
    상기 배선 패턴의 형성 단계는 상기 배선 패턴 위에 금속 피막을 형성하는 단계를 포함하는 것을 특징으로 하는 배선 필름의 제조 방법.
  13. 제12 항에 있어서,
    상기 배선 패턴의 형성 단계는 전해도금을 이용하여 이루어지는 것을 특징으로 하는 배선 필름의 제조 방법.
  14. 제12 항에 있어서,
    상기 금속 피막의 형성 단계는 무전해도금을 이용하여 이루어지는 것을 특징으로 하는 배선 필름의 제조 방법.
  15. 베이스 필름과, 상기 베이스 필름에 실장되는 집적회로 칩의 입출력 패드에 대응하는 위치의 상기 베이스 필름 소정 부위에 상기 베이스 필름에 대한 식각에 의해 주변 베이스 필름의 표면에 비하여 돌출되게 형성된 돌출부와, 상기 베이스 필름의 표면을 따라 형성된 배선 패턴을 포함하며, 상기 배선 패턴이 상기 돌출부의 위쪽까지 형성되어 상기 돌출부와 함께 범프를 형성하는 배선 필름과;
    상기 배선 필름의 범프와 접합된 입출력 패드를 포함하는 집적회로 칩; 및
    상기 배선 필름과 상기 집적회로 칩 사이를 채우면서 상기 필름 범프와 상기 입출력 패드를 둘러싸는 밀봉 수지를 포함하는 필름 패키지.
  16. 제15 항에 있어서,
    상기 베이스 필름은 부분적으로 식각된 식각 영역을 포함하며, 상기 돌출부는 상기 식각 영역에 비하여 상대적으로 돌출된 부위인 것을 특징으로 하는 필름 패키지.
  17. 제16 항에 있어서,
    상기 돌출부가 형성된 부위의 상기 베이스 필름의 두께는 식각되지 않은 부위의 상기 베이스 필름의 두께보다 크지 않은 것을 특징으로 하는 필름 패키지.
  18. 제15 항 내지 제17 항 중의 어느 한 항에 있어서,
    상기 배선 패턴은 그 위에 형성된 금속 피막을 포함하는 것을 특징으로 하는 필름 패키지.
  19. 제15 항 내지 제17 항 중의 어느 한 항에 있어서,
    상기 입출력 패드는 그 위에 형성된 금속 피막을 포함하는 것을 특징으로 하는 필름 패키지.
  20. 제15 항 내지 제17 항 중의 어느 한 항에 있어서,
    상기 입출력 패드는 그 위에 형성된 칩 범프를 포함하는 것을 특징으로 하는 필름 패키지.
  21. 제15 항 내지 제17 항 중의 어느 한 항에 있어서,
    상기 밀봉 수지는 비전도성 수지인 것을 특징으로 하는 필름 패키지.
  22. 제15 항 내지 제17 항 중의 어느 한 항에 있어서,
    상기 밀봉 수지는 비전도성의 수지 안에 전도성을 띠는 미립자들이 다수 함유된 이방성 전도성 수지인 것을 특징으로 하는 필름 패키지.
  23. 베이스 필름을 부분적으로 식각하여 소정의 식각 영역을 형성함으로써 상기 베이스 필름에 실장되는 집적회로 칩의 입출력 패드에 대응하는 위치의 상기 베이스 필름 소정 부위에 상기 식각 영역의 베이스 필름 표면에 비하여 상대적으로 돌출된 돌출부를 형성하는 단계와, 상기 베이스 필름의 표면을 따라 배선 패턴을 형성함으로써 상기 돌출부와 그 위의 상기 배선 패턴으로 범프를 형성하는 단계를 포함하는 배선 필름의 제조 단계와;
    상기 배선 필름 위에 밀봉 수지를 형성하는 단계; 및
    상기 밀봉 수지를 개재하여 상기 배선 필름의 범프와 집적회로 칩의 입출력 패드를 서로 접합하는 단계를 포함하는 필름 패키지의 제조 방법.
  24. 제23 항에 있어서,
    상기 베이스 필름의 부분적 식각 단계는 레이저를 이용하여 이루어지는 것을 특징으로 하는 필름 패키지의 제조 방법.
  25. 제23 항 또는 제24 항에 있어서,
    상기 배선 패턴의 형성 단계는 상기 배선 패턴 위에 금속 피막을 형성하는 단계를 포함하는 것을 특징으로 하는 필름 패키지의 제조 방법.
  26. 제23 항 또는 제24 항에 있어서,
    상기 범프와 상기 입출력 패드 사이의 접합 단계는 상기 입출력 패드를 상기 범프 위에 접촉시키는 단계와, 상기 밀봉 수지가 경화되면서 상기 필름 범프와 상 기 입출력 패드를 고정하는 단계를 포함하는 것을 특징으로 하는 필름 패키지의 제조 방법.
  27. 제23 항 또는 제24 항에 있어서,
    상기 범프와 상기 입출력 패드 사이의 접합 단계는 상기 밀봉 수지 안에 함유된 전도성 미립자들에 의하여 이루어지는 것을 특징으로 하는 필름 패키지의 제조 방법.
KR1020040048184A 2004-06-25 2004-06-25 범프가 형성된 배선 필름, 이를 이용한 필름 패키지 및 그제조 방법 KR100580329B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040048184A KR100580329B1 (ko) 2004-06-25 2004-06-25 범프가 형성된 배선 필름, 이를 이용한 필름 패키지 및 그제조 방법
JP2005179983A JP2006013496A (ja) 2004-06-25 2005-06-20 バンプが形成された配線フィルム、これを用いたフィルムパッケージ及びその製造方法
US11/158,164 US7190073B2 (en) 2004-06-25 2005-06-20 Circuit film with bump, film package using the same, and related fabrication methods
US11/670,847 US20070126110A1 (en) 2004-06-25 2007-02-02 Circuit film with bump, film package using the same, and related fabrication methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040048184A KR100580329B1 (ko) 2004-06-25 2004-06-25 범프가 형성된 배선 필름, 이를 이용한 필름 패키지 및 그제조 방법

Publications (2)

Publication Number Publication Date
KR20050123500A KR20050123500A (ko) 2005-12-29
KR100580329B1 true KR100580329B1 (ko) 2006-05-16

Family

ID=35504783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040048184A KR100580329B1 (ko) 2004-06-25 2004-06-25 범프가 형성된 배선 필름, 이를 이용한 필름 패키지 및 그제조 방법

Country Status (3)

Country Link
US (2) US7190073B2 (ko)
JP (1) JP2006013496A (ko)
KR (1) KR100580329B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150089A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 配線基板及びその製造方法ならびに半導体装置
JP4802867B2 (ja) * 2006-05-31 2011-10-26 富士ゼロックス株式会社 電子部品、レーザ装置、光書込み装置及び画像形成装置
US8536718B2 (en) * 2010-06-24 2013-09-17 Stats Chippac Ltd. Integrated circuit packaging system with trenches and method of manufacture thereof
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
US11282717B2 (en) 2018-03-30 2022-03-22 Intel Corporation Micro-electronic package with substrate protrusion to facilitate dispense of underfill between a narrow die-to-die gap
KR102471275B1 (ko) * 2019-01-24 2022-11-28 삼성전자주식회사 칩 온 필름(cof) 및 이의 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4626613A (en) * 1983-12-23 1986-12-02 Unisearch Limited Laser grooved solar cell
KR960011526B1 (ko) 1989-02-15 1996-08-23 슐테-슐라그바움 악티엔게젤샤프트 마그네틱키 작동식 자물쇠
JPH0595027A (ja) 1991-10-02 1993-04-16 Seiko Epson Corp フレキシブル回路基板の形成方法
JPH08292443A (ja) 1995-04-24 1996-11-05 Kyocera Corp 液晶表示装置及びその製造方法
US5814393A (en) * 1995-10-19 1998-09-29 Nitto Denko Corporation Flexible printed circuit
JP3533284B2 (ja) * 1996-04-24 2004-05-31 新光電気工業株式会社 半導体装置用基板及びその製造方法並びに半導体装置
US5789278A (en) * 1996-07-30 1998-08-04 Micron Technology, Inc. Method for fabricating chip modules
JP2954559B2 (ja) * 1997-12-27 1999-09-27 山一電機株式会社 配線基板の電極構造
KR100282393B1 (ko) * 1998-06-17 2001-02-15 구자홍 유기이엘(el)디스플레이소자제조방법
US6426642B1 (en) * 1999-02-16 2002-07-30 Micron Technology, Inc. Insert for seating a microelectronic device having a protrusion and a plurality of raised-contacts
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
US6556030B1 (en) * 1999-09-01 2003-04-29 Micron Technology, Inc. Method of forming an electrical contact
JP3365367B2 (ja) * 1999-09-14 2003-01-08 ソニーケミカル株式会社 Ｃｏｇ実装品および接続材料
JP2002228707A (ja) * 2001-01-31 2002-08-14 Fujikura Ltd 突起状電極、その形成方法及び電子部品の検査装置
JP3654201B2 (ja) * 2001-03-12 2005-06-02 日立化成工業株式会社 インターポーザおよびその製造方法
JP2003243455A (ja) 2002-02-20 2003-08-29 Seiko Epson Corp テープ、その製造方法、半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20070126110A1 (en) 2007-06-07
US7190073B2 (en) 2007-03-13
US20050285277A1 (en) 2005-12-29
KR20050123500A (ko) 2005-12-29
JP2006013496A (ja) 2006-01-12

Similar Documents

Publication Publication Date Title
US7947602B2 (en) Conductive pattern formation method
US7078331B2 (en) Method of forming redistribution bump and semiconductor chip and mount structure fabricated using the same
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
CA2340108C (en) Semiconductor package, semiconductor device, electronic device, and method for producing semiconductor package
US7579692B2 (en) Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
US6548326B2 (en) Semiconductor device and process of producing same
KR20020087975A (ko) 반도체장치, 그 제조방법 및 전자기기
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JPH1064955A (ja) 半導体素子の実装構造
US6100112A (en) Method of manufacturing a tape carrier with bump
KR100654338B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
US7190073B2 (en) Circuit film with bump, film package using the same, and related fabrication methods
US20040099959A1 (en) Conductive bump structure
US8274150B2 (en) Chip bump structure and method for forming the same
KR100837281B1 (ko) 반도체 소자 패키지 및 그 제조 방법
EP1043767A1 (en) Semiconductor device, method of manufacture thereof, circuit board and electronic device
JP2008109024A (ja) 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法
JP2005079379A (ja) 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法
US6700184B1 (en) Lead frame and semiconductor device having the same
JP2008091691A (ja) 半導体装置、電子デバイス、及び、電子デバイスの製造方法
JP2594874Y2 (ja) 液晶表示装置
JP2819747B2 (ja) 半導体装置及びその実装構造及びその実装方法
JPS60126856A (ja) 半導体装置の組立方法
KR20010082818A (ko) 금속리드를 갖는 반도체 칩과 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee