KR20020087975A - 반도체장치, 그 제조방법 및 전자기기 - Google Patents

반도체장치, 그 제조방법 및 전자기기 Download PDF

Info

Publication number
KR20020087975A
KR20020087975A KR1020027013698A KR20027013698A KR20020087975A KR 20020087975 A KR20020087975 A KR 20020087975A KR 1020027013698 A KR1020027013698 A KR 1020027013698A KR 20027013698 A KR20027013698 A KR 20027013698A KR 20020087975 A KR20020087975 A KR 20020087975A
Authority
KR
South Korea
Prior art keywords
film
wiring
semiconductor device
electrode
base
Prior art date
Application number
KR1020027013698A
Other languages
English (en)
Other versions
KR100924510B1 (ko
Inventor
고바야시히로타카
고야마도시키
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20020087975A publication Critical patent/KR20020087975A/ko
Application granted granted Critical
Publication of KR100924510B1 publication Critical patent/KR100924510B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

CSP(칩사이즈패키지) 혹은 BGA(볼 그릴 어레이)타입의 반도체장치의 미세볼전극의 탑재를 가능하게 하고, 전극형성구멍의 소경화, 배선막의 파인패턴화, 외형 정밀도의 고정밀도화, 제조의 용이화를 도모한다. 절연성수지로 이루는 베이스(5)의 한쪽의 표면부에 복수의 배선막(4)을 이 막표면이 이 베이스 표면과 동일 평면상에 위치하고, 적어도 일부의 배선막이 상기 베이스의 전극형성구멍(8)과 겹치도록 형성하고, 각 전극형성구멍(8)을 도전성재료로 채우고 그 반배선막 측면에 돌출하는 외부전극(6)을 형성하고, 베이스(5)의 상기 한쪽의 표면 상에 반도체소자(14)를 플립칩 접속한다.

Description

반도체장치, 그 제조방법 및 전자기기{semiconductor device, its manufacturing method, and electronic apparatus}
최근 반도체소자의 다전극화에 대응하기 위한 CPS(칩사이즈패키지)는 종전에 있어서는, 반도체소자를 펠릿(peiiet) 본딩하고, 반도체소자와 배선기판측의 배선을 와이어 본딩에 의해 행하는 타입의 것이 많았다. 도 14는 그와 같은 와이어 본딩타입의 반도체장치의 일 예를 나타내는 단면도이다. 동 도면에 있어서, (a)는 폴리이미드수지로 이루는 베이스, (b)는 배선막, (c)은 전극형성구멍, (d)는 이 전극형성구멍(c)에 형성된 땜납으로 이루는 미소(微小)볼 전극, (1)은 예를 들면 은(銀)페이스트막에서, 베이스(a)의 표면에 이 은페이스트막(1)을 거쳐서 반도체소자(f)가 본딩되어 있다. (i)는 수지보강과 수지의 넘치기 멈춤용의 링, (m)은 반도체소자(f)의 전극과, 배선막(b)과의 사이를 전기적으로 접속하는 와이어, (n)은, 포팅에 의해 공급된 봉지(封止)수지 이다.
그러나, 최근에는, 반도체소자를 플립칩 접속을 행한 타입의 CSP(칩사이즈패키지)도 나타나고 있다.
도 15는 그와 같은 플립칩 접속타입이라도 FPC(플렉시블 프린트 배선기판)을이용한 CPS의 종래 예의 하나를 나타내는 단면도이다. 동 도면에 있어서, (a)는 폴리이미드 수지로 이루는 베이스, (b)는 이 베이스(a)의 표면에 형성된 예를 들면 동(銅)으로 이루는 배선막, (c)는 이 베이스(a)에 형성된 전극형성구멍, (d)는 이 전극형성구멍(c)에 형성된 땜납으로 이루는 미소(微小)볼 전극, (e)는 베이스(a)표면에 반도체소자(f)를 접착하면서 상기 배선막(b)과 이 반도체소자(f)의 외부인출전극을 이 전극표면의 금속뱀프(g)를 거쳐서 접속하는 이방성도전막(異方性導電膜), (i)는 필름보강링에서, 예를 들면 동(銅) 혹은 니켈로 이룬다. (j)는 이 필름보강링(i)을 베이스(a)에 접착하는 접착제이다. (k)는 상기 배선막(b)의 표면에 피착(被着)된 예를 들면 금(金)으로 이루는 도금 막이다.
그런데, 도 14에 나타내는 타입의 CPS에는, 반도체소자(f)를 그 전극을 위로 향하게 하여 베이스(a)에 탑재하고, 그 전극과 베이스(a)의 배선막(b)과의 사이를 와이어(m)에 의해 접속하므로, 와이어(m)의 휘는 부분이 반도체소자(f)의 상면보다도 위에 위치하는 관계상, 수지봉지 두께를 얇게 하는 것이 어렵고, 나아가서는, 패키지 두께를 얇게 하는 것이 어렵다는 문제가 있었다.
이것에 대하여, 도 15에 나타내는 타입의 CSP는, 와이어(m)를 이용하지 않으므로, 그와 같은 문제가 없다. 그렇지만, 반도체장치의 고집적화, 소형화에 대한 요구는 멈추지 않고, 더욱 패키지의 소형화, 박형화의 요구에 따르는 것이 어렵다라는 문제가 있었다. 라는 것은, 도 15에 나타내는 타입의 패키지의 필름에는, 배선막(b)이 수지로 이루는 베이스(a)의 표면상에 형성되고, 베이스(a)의 표면보다 배선막(b)표면의 높이가 배선막(b)의 두께만큼 높게 되므로, 보다 박형화한다라는 요청에 따르기 어렵기 때문이다.
또한, 필름표면에 배선막이 볼록형으로 형성되기 때문에 배선막과 배선막과의 사이에 수지가 들어가기 어렵고, 보이드(void)되기 쉽다. 이 보이드는 흡습리플로시 보이드에 괴인 수분이 폭발하여 필름상 배선막과 분포의 접속이 벗겨지는 문제도 발생하고 있다.
본 발명은, 이와 같은 문제점을 해결하기 위해 이루어진 것이고, 칩의 탑재의 타이프가 플립칩타입이며, CSP 혹은 BGA타입의 반도체장치의 제조의 용이화, 저코스트화, 패키지 두께의 박형화, 고신뢰도화를 도모하는 것을 목적으로 한다.
본 발명은, 반도체장치, 그 제조방법 및 전자기기에 관한 것이다.
도 1a 내지 도 1e는, 본 발명의 반도체장치의 제조방법의 제 1, 제 2실시예의 공정(A∼E)을 순서로 나타내는 단면도이다.
도 2f 내지 도 2i는, 본 발명의 반도체장치의 제조방법의 제 1, 제 2실시예의 공정(F∼I)을 순서로 나타내는 단면도이다.
도 3a 및 도 3b는, 상기 실시예에 있어서의, 레지스트막으로서 박리체의 것을 이용한 경우 [도 3a에 나타낸다.]와, 영구레지스터타입의 것을 이용한 경우[도3b에 나타낸다.]의 베이스형성 후에 있어서의 상태를 비교하여 나타내는 확대단면도이다.
도 4a 및 도 4b는, 외부전극을 이루는 니켈막 상에 땜납도금막을 형성하고 [도 4a 참조] 그후, 리플로에 의해 정형[도 4b 참조]하도록 한 경우의 각 공정에 있어서의 단면도이다.
도 5a 및 도 5b는, 종래의 경우[도 5a 에 나타낸다.]와 상기 실시예의 경우 [제 5b에 나타낸다.]를 비교하는 단면도이며, 도 5c는, 이 실시예에 있어서의 배선막의 패턴을 나타내는 평면도이다.
도 6a 내지 도 6f는, 본 발명의 반도체장치의 제조방법의 제 3실시예의 공정(A∼F)을 공정순으로 나타내는 단면도이다.
도 7g 내지 도 7i는, 본 발명의 반도체장치의 제조방법의 제 3실시예의 공정(G∼I)을 공정순으로 나타내는 단면도이다.
도 8a 내지 도 8f는, 본 발명의 반도체장치의 다른 각각의 실시예를 나타내는 단면도이다.
도 9a 내지 도 9e는, 본 발명의 반도체장치의 또 다른 바리에이션(variation)을 나타내는 단면도이다.
도 10a 내지 도 10f는, 본 발명의 반도체장치의 또 다른 각각의 바리에이션을 나타내는 단면도이다.
도 11a 내지 도 11f는, 본 발명의 반도체장치의 또 다른 각각의 바리에이션을 나타내는 단면도이다.
도 12a 내지 도 12d는, 본 발명의 반도체장치의 또 다른 각각의 바리에이션을 나타내는 단면도이다.
도 13은, 본 발명의 반도체장치를 탑재한 전자기기를 나타내는 일부 절결사시도이다.
도 14는, 하나의 종래예를 나타내는 단면도이다.
도 15는, 다른 종래예를 나타내는 단면도이다.
청구의 범위 제 1항의 반도체장치는, 배선막의 한쪽의 표면이 절연성수지의 한쪽 표면과 동일면상에 위치하도록 이 절연성수지의 상기 한쪽 표면부에 채워지고, 이 절연성수지의 상기 배선막의 적어도 일부와 서로 겹쳐지는 위치에 구멍이 형성된 배선기판과, 외부인출 전극의 적어도 일부가 뱀프를 거쳐서 상기 배선기판의 배선막에 접속된 반도체소자를 가지는 것을 특징으로 한다.
따라서, 청구의 범위 제 1항의 반도체장치에 의하면, 베이스 한쪽의 표면부에 배선막을 채워넣는 상태로 형성되므로, 표면의 단차를 없앨 수 있고, 또한, 이러한 베이스표면 상에 반도체소자를 플립칩에 의해 탑재하므로, 반도체장치의 두께를 얇게 할 수 있다.
그리고, 전극형성구멍은 베이스의 노광, 현상에 의해 형성할 수 있으므로,미세화, 고집적밀도화를 도모할 수 있고, 나아가서는 반도체장치의 고집적화, 다(多)전극수화를 도모할 수 있다.
청구의 범위 제 14항의 반도체장치의 제조방법은, 복수의 반도체소자가 탑재 가능하게 형성된 배선기판과, 그것에 탑재되고, 외부인출 전극에 뱀프가 형성된 복수의 반도체소자를 준비하고, 이 각 반도체소자의 상기 뱀프와 상기 배선기판의 배선막과의 사이를 초음파 혹은 열가압에 의해 접속하고, 상기 뱀프 근방에 수지를 흘려넣어서 거기를 봉지(封止)하고, 그 후, 상기 배선기판을 분할하여 복수의 반도체장치를 얻는 것을 특징으로 한다.
따라서, 청구의 범위 제 14항의 반도체장치의 제조방법에 의하면, 초음파 혹은 가열압에 의해 배선기판에 반도체소자를 플립칩 접속하고, 수지로 봉지하고, 그 후, 분할함으로써, 박형화한 복수개의 반도체장치를 동시에 얻을 수 있다.
청구의 범위 제 15항의 반도체장치의 제조방법은, 배선기판과, 그것에 탑재되고, 외부인출 전극에 뱀프가 형성된 복수의 반도체소자를 준비하고, 상기 배선기판의 배선막 형성면에 이방성도전막(異方性導電膜)을 접착하고, 상기 배선기판의 상기 이방성도전막 상에 반도체소자를 싣고, 열가열에 의해 상기 반도체소자의 뱀프와 상기 배선막과의 사이를 전기적으로 접속하고, 상기 반도체소자 주변부에 수지를 주입하여 봉지하는 것을 특징으로 한다.
따라서, 청구의 범위 15항의 반도체위치의 제조방법에 의하면, 이방성도전막을 이용하여 배선기판에 반도체소자를 플립칩 접속하고, 수지로 봉지함으로써, 박형화한 반도체장치를 얻을 수 있다. 또, 기판이 플랫(flat)하기 때문에 보이드가 생기기 어렵고, 흡습 리플로시 절연하기 어렵다.
청구의 범위 제 16항의 반도체장치는, 절연성수지로 이루는 베이스의 한쪽의 표면부에 복수의 배선막을 이 막표면이 이 베이스표면과 대략 동일평면 상에 위치하고 적어도 일부의 배선막이 상기 베이스의 전극형성구멍과 겹쳐지도록 형성하고, 이 각 전극형성구멍을 도전성(導電性)재료로 채워서 그 반배선막 측면에 돌출 하는 외부전극을 형성하고, 상기 베이스의 상기 한쪽 표면상에 반도체소자를 플립칩 본딩한 것을 특징으로 한다.
따라서, 청구의 범위 16항의 반도체장치에 의하면, 베이스의 한쪽 표면부에 배선막을 채워넣는 상태로 형성되므로, 표면의 단차를 없앨 수 있고, 이러한 표면상에 반도체소자를 탑재하므로, 반도체소자의 탑재가 용이하게 되고, 반도체장치의 신뢰성을 높일 수 있다. 그리고, 전극형성구멍은 베이스의 노광, 현상에 의해 형성할 수 있으므로, 미세화, 고집적밀도화를 도모할 수 있고, 나아가서는 반도체장치의 고집적화, 다전극수화를 도모할 수 있다.
그리고, 베이스의 배선막형성면에 있어서는 반도체소자의 플립칩 접속부보다도 외측에 금속으로 이루는 링을 접착하는 것으로 한 경우에는, 이 링을 전원의 예를 들면 그랜드 전원으로서 이용할 수 있고, 또한, 반도체소자와 외부를 정전적(靜電的)으로 차폐하는 정전실드로서 활용할 수 있지만, 그것 뿐만아니라, 수지 봉지(封止)시에 봉지용 수지의 외측으로의 새는 것을 방지하는 댐으로서도 이용할 수 있다.
청구의 범위 제 17항의 반도체장치는, 전극형성구멍을 가지는 베이스의 한쪽의 표면부에 복수의 배선막을 이 막표면이 상기 베이스표면과 동일 평면상에 위치하고 적어도 일부의 배선막이 상기 전극형성구멍과 겹치도록 형성되고, 이 각 전극형성구멍이 도전성(導電性)재료로 채워지고 그 반배선막 측면에 돌출하는 외부전극이 형성되고, 상기 베이스의 상기 한쪽 표면상에 절연재료막을 거쳐서 반도체소자가 이 이면에서 접착되어, 상기 반도체소자의 각 전극과, 그것에 대응하는 각 배선막이 플립칩 접속된 것을 특징으로 한다.
따라서, 청구의 범위 17항의 반도체장치에 의하면, 베이스의 한쪽 표면부에 배선막을 채워넣는 형태로 형성하므로, 표면의 단차를 없앨 수 있고, 이러한 표면상에 반도체소자를 탑재하므로, 반도체소자의 플립칩 접속이 용이하게 되고, 반도체장치의 신뢰성을 높일 수 있다. 그리고, 전극형성구멍은 베이스의 노광, 현상에 의해 형성할 수 있으므로, 미세화, 고집적밀도화를 도모할 수 있고, 나아가서는 반도체장치의 고집적화, 다전극수화를 도모할 수 있다.
청구의 범위 제 22항의 반도체장치의 제조방법은, 금속기판의 한쪽 표면에 선택적으로 형성한 마스크막을 마스크로 하는 도금에 의해 배선막을 에칭스톱용 금속막을 하지(下地)로 하여 형성하는 공정과, 상기 금속기판의 배선막 측의 표면에, 전극형성구멍을 가지는 곳의 절연성수지로 이루는 베이스를 형성하는 공정과, 상기 금속기판의 적어도 배선막이 형성된 영역을 이면측에서 적어도 상기 하지(下地)를 이루는 에칭스톱용 금속막이 노출하기까지 에칭하는 공정을, 적어도 가지는 것을 특징으로 한다.
따라서, 청구의 범위 제 22항의 반도체장치의 제조방법에 의하면, 금속기판을 베이스로서 이용하여 마스트막을 마스크하는 도금에 의해 배선막을 형성하고, 그 후, 절연성수지로 이루는 전극형성구멍을 형성하고 나서 도금에 의해 외부전극을 형성하는 것이 가능하므로, 배선막, 외부전극을 전기도금에 의해 형성하는 것을 용이하게 이룰 수 있다. 왜냐하면, 금속기판과 각 배선막이 전기적으로 접속된 상태에 있으므로, 그 금속기판의 전면에 전기도금에 필요한 전위를 부여할 수 있기 때문이다. 그리고, 전기도금에 의하면, 무전해도금에 의하는 것보다도 막질이 양호한 도금막을 얻을 수 있으므로, 양호한 배선막, 외부전극을 간단히 얻을 수 있다. 또, 그러므로, 배선막, 외부전극의 미소화, 설치밀도의 고밀도화를 도모할 있다. 그리고, 배선막의 미세화와 더불어서 외부전극간을 통할 수 있는 배선막의 수를 늘릴수 있고, 나아가서는 외부전극배열 단수를 늘릴수 있다. 이것은, 외부전극수의 증가를 가능하게 할 수 있다.
또, 금속기판상의 절연성 수지의 퍼터닝으로부터 전극형성구멍을 형성할 수 있으므로, 전극형성구멍의 미세화가 가능하며, 종래, FPC타입에서는 0.5㎜이하로, 리드기판타입에서는 0.35㎜이하로 할 수 없었던 전극형성구멍의 지름을 0.22㎜ 혹은 이하로 하는 것도 가능하게 되었다. 그리고, 이러한 전극형성구멍의 미세화를 도모함에 따라서 전극형성구멍의 배치밀도도 보다 높일 수 있다. 전극형성구멍을 절연성 수지의 퍼터닝에 의해 행할 수 있으므로, 리지드기판타입에 있어서와 같은 전극형성구멍을 드릴로 구멍을 뚫는 경우에 비교하여 가공이 번거롭지 않고, 생산성이 높다.
그리고, 금속기판의 적어도 배선막이 형성된 영역을 이면측에서 적어도 상기하지(下地)를 이루는 에칭스톱용 금속막이 노출하기 까지의 에칭을, 외측에 금속기판이 링형태로 잔존하도록 행함으로써 그 잔존하는 부분을 링으로서 이용할 수 있다. 그리고, 그 링을 상술한 바와 같이 그랜드전원단자, 정전실드로서 이용할 수 있지만, 그 링은 반도체장치의 외형을 이루고, 그것은 에칭에 의해 형성하므로, 가공정밀도를 높일 수 있다. 따라서, 반도체장치의 외형정밀도를 높일 수 있다.
또한, 금속기판을 모체로써 제조하므로, 제조중에 휘는 등의 변형이 생길 염려가 없다. 따라서, 반도체장치가 대형으로 되더라도 작업 하기 쉽다. 따라서, 반도체장치의 대형화를 용이하게 할 수 있다.
청구의 범위 제 24항의 반도체장치는, 청구의 범위 제 1항∼제 13항, 제 16항∼제 21항에 기재한 반도체장치의 적어도 어느 것 하나를 내장한 것을 특징으로 한다.
따라서, 청구의 범위 제 24항의 전자기기에 의하면, 상기 이점을 가진 반도체장치를 이용하므로, 그 이점을 향수(享受)할 수 있다.
본 발명의 반도체장치의 하나의 실시형태는, 절연성수지로 이루는 베이스의 한편의 표면부에 복수의 배선막을 이 막표면이 이 베이스표면과 대략 동일 평면상에 위치하고, 적어도 일부의 배선막이 상기 전극형성구멍과 겹치도록 형성하고, 이 각 전극형성구멍을 도전성재료로 채우고 그 반배선막 측면에 외부전극을 형성하고, 또, 반도체소자의 외부전극 상에 뱀프를 형성하고, 이 뱀프와 베이스상의 배선막을 가열가압 혹은 초음파진동을 인가하면서 가압 혹은 초음파진동을 인가히면서 가열 가압함으로써 전기적으로 접속하고, 또한, 베이스·반도체 소자간에 수지를 흘려 넣서, 가열 경화시키고, 또한 분할함으로써 패키지를 얻는 다는 것이다.
또, 본 발명의 반도체장치의 다른 실시형태는, 베이스의 한편의 표면부에 복수의 배선막을 이 막표면이 이 베이스표면과 대략 동일 평면상에 위치하고, 적어도 일부의 배선막이 상기 전극형성구멍과 겹치도록 형성하고, 이 각 전극형성구멍을 도전성(導電性)재료로 채워 그 반배선막 측면에 외부전극을 형성하고, 또, 반도체소자의 외부인출전극 상에 뱀프를 형성하고, 이 뱀프와 베이스상의 배선막을 도전(導電)입자를 거쳐서 전기적으로 접속하고, 또한, 패키지의 외부인출전극 바로 위에 수지를 흘려넣어서, 가영 경화시키고, 또한, 분할함으로써 패키지를 얻는 다는 것이다.
그리고, 이러한 패키지에 반도체소자를 탑재한 반도체장치는, 금속기판의 한쪽 표면에 선택적으로 형성한 마스크막을 마스크로 하는 도금에 의한 배선막을 에칭스톱용 금속막을 하지(下地)로 하여 형성하는 공정과, 상기 금속판의 배선막 측의 표면에, 전극형성구멍을 가지는 곳의 절연성수지로 이루는 베이스를 형성하는 공정과, 상기 금속기판의 적어도 배선막이 형성된 영역을 이면측으로부터 적어도 상기 하지를 이루는 에칭스톱용 금속막이 노출하기까지 에칭하는 공정을 가지는 방법으로 제조할 수 있다.
상기 금속기판은 제조상에 있어서의 모재(母材)로 되는 것이며, 후에, 외주링으로 되는 경우도 있지만, 중요한 것의 하나는 배선막, 외부전극의 도금에 의한 형성에 있어서의 모체가 되고, 또한 도금전류의 경로로 될수 있는 것이며, 도전성이 높은 예를 들면 동(銅) 내지 동계(銅系)의 재료인 것이 바람직하다. 이들은 극히 높은 강성을 가지며, 얇더라도 휘지 않으므로 작업성이 좋다는 이점도 있다. 동(銅) 내지 동계(銅系)의 재료를 이용한 경우, 두께는 예를 들면 30∼150㎛가 호적하다.
또, 배선막을 형성하는 도금에 있어서 마스크로 하는 마스크막에는 아크릴계의 감광성 박리타입의 레지스트를 이용할 수 있고, 이 경우, 노광, 현상에 의해 패터닝하여 마스크막을 형성하고, 그것을 마스크로서 배선막을 형성하는 것은 말할것도 없지만, 그 도금처리 후, 그 마스크막을 박리하는 것으로 된다. 또, 에폭시아크릴계의 감광석 영구레지스트막(두께, 예를 들면 40㎛)을 이용해도 좋다. 이 경우도, 당연히 노광, 감광에 의해 패터닝한 후 이것을 마스크로서 이용하여 도금함으로써 배선막을 형성하지만, 그러나, 그 후는 레지스트막을 제거하지 않고, 영구적으로 잔존시킨 채로 한다. 이 경우에는, 배선막의 표면을 베이스의 표면과 대략 완전히 동일 평면상에 위치하도록 할 수 있는 즉, 표면의 평활화를 도모할 수 있다. 이것은 후에 니켈에 의해 전극을 형성할 때에 그 하지에 단차가 없으므로 단차에 의한 변형이 생기기 어렵다는 이점을 초래한다. 물론, 재료 등은 상술한 것에 한정되는 것은 아니고, 예를 들면 동(銅) 등으로 이루는 금속에 의한 배선막을 형성할 때에 마스크로 될 수 있는 것이라면, 여기서 서술한 것은 한정되지 않는다.
베이스로서는, 예를 들면 폴리아미크산계의 폴리이미드 필름에 감광층을 가진 필름을 라미네이트(raminate)한 것(두께, 예를 들면 12∼25㎛)을 이용할 수 있다. 그리고, 그 패터닝은, 먼저 그 감광층을 노광하고, 현상한 후에 폴리아미크산계의 폴리이미드 필름을, 예를 들면 알칼리액 등의 에칭액에서 에칭함으로써 행할 수 있다. 그 때, 폴리아미크산계의 폴리이미드 필름은 280℃ 30분정도의 열처리로 충분히 경화한다. 그 마스크로하는 레지스트막의 두께는 예를 들면 25㎛ 정도이다. 물론, 마스크로하는 막전체를 감광성의 수지로 형성하고, 그 노광 및 감광에 의해 패터닝하여 전극형성구멍을 형성하도록 하는 것도 가능하다. 물론, 이들은 각각 어디까지나 하나의 예이며, 여러 가지의 바리에이션이 있을 수 있다.
배선막은, 예를 들면 동(銅)에 의해 도금으로 형성하는 것이 호적하지만, 그 경우, 니켈을 하지로 하는 것이 바람직하다. 라는 것은, 배선막은 예를 들면 동으로 이루는 금속기판 상에 도금함으로써 형성할 수 있지만, 동의 위에 직접 도금해도 치밀한 막질의 동(銅)배선막이 성장하기 어렵다는 것과, 후에 그 금속기판을 에칭하여 배선막을 노출시키는 경우, 그 에칭으로부터 동배선막을 보호하는 에칭스톱이 필요하고, 그것에는 니켈이 최적하기 때문이다. 이 니켈막의 두께는 예를 들면 2㎛정도 있으면 좋다. 배선막을 이루는 동은, 예를 들며 10∼25㎛정도가 호적하지만, 반도체장치의 사양, 성능 등에 의해 당연히 다를 수 있다.
전극형성구멍의 베이스의 형성후에 외부전극이 형성되지만, 그 외부전극은 예를 들면 니켈을 예를 들면 1∼150㎛정도 도금함으로써 형성할 수 있다. 또한, 니켈도금를 예를 들면 100㎛정도 행하는 것으로 하고, 그 후, 땜납을 예를 들면 100㎛정도 도금하고, 그 후, 정형용 리플로를 하는 것에 의해서도 형성할 수 있다. 이와 같이, 외부전극의 형성에도 여러 가지의 바리에이션이 있을 수 있다.
상기 금속기판은 그 이면에서 에칭되지만, 그 에칭은 상술한 배선막을 노출시키기 위해 불가결한 것이지만, 전면적으로 행해도 좋고, 선택적으로 행하여도 좋다. 선택적으로 행하는 경우에는, 배선막이 형성된 영역을 에칭하고, 금속기판이 외주링으로서 잔존하도록 하면 좋다. 왜냐하면, 외주링을 보강수단, 전원의 그랜드전극 및 정전실드수단으로서, 더욱이는, 수지봉지 때의 수지 흐름을 저지하는 댐으로서 활용할 수(CSP의 경우) 있기 때문이고, 따라서, 전면적 에칭보다도 선택적 에칭쪽이 좋다고 말할 수 있다. 이러한 에칭은, 예를 들면 알칼리 에천트(암모니아계)에 의해 행할 수 있다. 라는 것은, 이 에천트에 의하면, 동은 에칭할 수 있지만, 니켈은 에칭할 수 없고, 상기 니켈을 에칭스토퍼로서 기능시킬 수 있기 때문이다. 물론, 이것도 어디까지나 실시형태의 일 예에 지나지 않는다.
외부전극은 예를 들면 니켈을 이용하고, 땜납을 형성하지 않은 경우에 있어서는, 니켈도금막 표면을 금으로 도금하는 것이 접속성의 면에서 바람직하다. 또한, 원래, 금도금에는 니켈로 이루는 하지(下地)가 있는 것이 바람직하지만, 이 케이스에서는 원래 외부전극본체가 니켈이며, 또, 에칭스톱용 금속막도 니켈이므로 금도금을 하기 위해 특별히 니켈하지를 형성할 필요는 없고, 양호한 도금을 할 수 있다고 말 할 수 있다. 물론, 외부전극을 니켈 및 땜납의 도금막에 의해 형성한다는 양태라도 본 발명을 실시할 수 있고, 그 이외의 실시양태도 채택할 수 있다.
본 발명은, CPS타입의 반도체장치는 물론이고, BGA타입의 반도체장치에도 적용할 수 있다.
본 발명의 반도체장치는, 각종 전자기기에 이용할 수 있고, 특히 휴대전화 등 소형화가 강하게 요구되는 전자기기에 이용되어서 그 소형화, 신뢰성의 향상에 기여할 수 있다.
이하, 본 발명을 도시한 실시형태에 따라서 상세히 설명한다. 도 1a 내지 도 1e는 본 발명의 반도체장치의 제조방법의 제 1실시예의 공정(A∼E)을 , 도 2f 내지 도 2i는 같으게 공정(F∼I)을 순서로 나타내는 단면도이다. 본 실시예는 본 발명을 CSP타입의 반도체장치에 적용한 하나의 실시예이다.
(A)먼저, 도 1a에 나타내는 바와 같이, 두께 예를 들면 50∼250㎛의 동(銅)내지 동합금으로 이루는 금속기판(1)을 준비하고, 레지스트막(마스크막, 두께 예를 들면 30 내지 60㎛)(2)을 선택적으로 형성한다. 이 형성은 상술과 같이, 예를 들면 아크릴계의 감광성 박리타입 혹은 에폭시 아크릴계의 감광성 영구레지스트막의 레지스트를 이용하고, 노광, 현상에 의해 패터닝하여 레지스트막(2) 으로 한다.
(B)다음에, 도 1b에 나타내는 바와 같이, 상기 레지스트막(2)을 마스크로 하여 금속기판(1)의 표면상에 니켈/금/니켈막(두께는 막의 각각이 0.1∼5㎛정도)(3) 및 동으로 이루는 배선막(두께 1∼30㎛정도)(4)을 형성한다. 이 동으로 이루는 배선막(4)을 니켈/금/니켈막(3)을 하지(下地)로서 형성하는 것은, 후에 금속기판(1)을 이면 측으로부터 에칭하여 배선을 노출시킬 때에 동으로 이루는 배선막(4)의 에칭을 니켈막(3)에 의해 저지하기 때문이다. 즉, 이 니켈막(3)은 에칭스톱용 금속막을 이룬다. 또한, 금속기판으로서 표면에 니켈막(3)을 전면적으로 형성한 것을 이용하고 에칭스톱용 금속막으로서의 역할을 다한 후 배선막(4)간의 쇼트를 회피하기 위해 이 니켈막(3)을 전면적으로 에칭하도록 좋다.
이것은, 후에 서술하는 제 2실시예에 있어서 채용되고 있지만, 본 실시예에 있어서도 채용해도 좋다.
(C)다음에, 상기 레지스트막(2)이 예를 들면, 아크릴계의 감광성 박리타입인 경우에는 그것을 제거한다. 또, 예를 들면, 에폭시 아크릴계의 감광성 영구레지스트의 경우에는 제거하지 않고 그대로 잔존시킨다. 그리고, 예를 들면, 폴리이미드수지로 이루는 베이스(두께, 예를 들면 25㎛)(5)를 형성하고, 각 소정위치에 전극형성구멍(8) 및 그것에서 소경의 가스빼는 구멍(10)을 가지도록 패터닝한다.도 1c는 그 패터닝 후의 상태를 나타낸다. 가스빼는 구멍(10)은 베이스(5)의 하부에 생긴 가스를 피함으로써, 열처리에 의해 팽창하여 베이스(5)를 벗기는 것을 미연에 방지하는 역할을 다한다.
또한, 베이스(5)는 보다 구체적으로는, 예를 들면 폴리아믹산계의 폴리이미드 필름에 감광층을 가진 필름을 라미네이트한 것을 이용할 수 있다. 그리고, 그 패터닝은, 먼저 그 감광층을 노광하고, 현상한 후에 폴리아믹산계의 폴리이미드 필름을 예를 들면 알칼리액 등의 에칭액으로 에칭함으로써 행할 수 있다. 그 때, 폴리아믹산계의 폴리이미드필름은 280℃ 30분정도의 열처리로 충분히 경화한다. 물론, 마스크로 하는 막전체를 감광성의 수지로 형성하고, 그 노광 및 감광에 의해 패터닝하여 전극형성구멍을 형성하도록 하는 것도 가능하다. 물론, 이들은 각각 어디까지나 하나의 예이며, 여러 가지의 바리에이션이 있을 수 있다.
도 3a 및 도 3b는, 레지스트막(2)으로서 박리체의 것을 이용한 경우[도 3a에 나타낸다.]와, 영구레지스트타입의 것을 이용한 경우[도 3b에 나타낸다.]의 베이스(5)형성후에 있어서의 상태를 비교하여 나타내는 확대단면도이다. 그리고, 2a는 영구레지스트타입의 것을 이용한 경우의 레지스트막(2)의 잔존부이다. 이 영구레지스트타입의 것을 이용한 경우에는, 배선막의 표면을 베이스의 표면과 대략 완전히 동일 평면상에 위치하도록 할 수 있고, 즉, 표면의 평활화를 도모할 수 있다. 이것은, 후에 니켈에 의한 전극을 형성할 때에 그 하지에 단차가 없으므로 외부전극(6)에 단차에 의한 변형이 생기기 어렵다는 이점을 초래한다.
(D)다음에, 전기도금에 의해 도 1d에 나타내는 바와 같이, 니켈막(3)을 각전극형성구멍(8)에서 성장시켜서 약간 볼상태의 전극으로 이룩한다. 도금하는 두께는 예를 들면 1∼150㎛ 정도로 한다. 또한, 이 후 도금으로 금막의 형성을 행한다.
(E)다음에, 금속기판(1)을 그 이면측에서 각 반도체장치마다 주연부에 외주링(9)으로서 잔존하도록 선택적으로 에칭함으로써, 외주링(9)을 형성하는 동시에, 배선막(4)을 니켈막(3)을 거쳐서 노출시킨다. 이 에칭은 알칼리 에천트(암모니아계)를 이용하여 행한다. 그 때, 니켈막(3)은 동으로 이루는 배선막(4)의 에칭을 저지한다. 그 후, 니켈막을 에칭하여 금막을 노출시킨다. 또한, 편의상, 도 1e본체 및 도 2f 내지 도 2i에는 금막(7)을 도시하지 않았지만, 도 1e의 하부에 외부전극(6)을 확대하여 나타내고, 그것에는 금막(7)을 나타낸다.
(F)다음에, 도 2f에 나타내는 바와 같이, 베이스(5)의 배선막형성 측의 면에 도전입자를 분산시킨 접착테이프로 이루는 이방성도전막(異方性導電膜)(예를 들면 50㎛)(11)을 접착한다.
(G)다음에, 반도체소자(12)를 플립칩 접속한다. 구체적으로는, 이 반도체소자(12)의 외부인출 전극 상에 도금 혹은 와이어본드 기술을 이용하여 스터드뱀프(13)를 형성하여 놓고, 이 반도체소자(12)의 뱀프(13)와 상기 베이스(5)의 배선막(4)이 맞도록 플립칩 접속을 행하고, 그 후, 반도체소자(12)를 가열 가압함으로써 이방성도전막을 경화시켜서 이 반도체소자(12)의 외부인출 전극과 베이스(5)의 배선막(4)을 전기적으로 접속한다. 도 2g는 그 플립칩 접속후의 상태를 나타낸다.
또한, 반도체소자로의 뱀프(13)의 형성은 통상의 스터드뱀프 본더를 이용하여 행할 수 있다. 그 경우의 하나의 양호한 조건예를 나타내면, 온도: 100∼250℃, 하중:10∼70g(f), US시간:5∼50ms, US(초음파)파워:1∼500mw이다. 뱀프는 도금로 형성해도 좋다.
또, 뱀프를 반도체소자 측이 아니고, 베이스(5)의 배선막(4) 측에 형성하도록 해도 좋다. 배선막(4)으로의 뱀프의 형성은, 통상의 와이어본더에 스터드뱀프 형성소프트를 도입함으로써 행할 수 있다.
(H)다음에, 도 2h에 나타내는 바와 같이, 패키지(PKG) 외부인출 전극 직상에 수지를 흘려넣서 경화시킨다. (14)는, 액상수지이다. 이때, 상기 외주링(9)은, 수지(14)가 외측으로 흘러나오는 것을 방지하는 댐으로서의 역할을 다한다.
(I)다음에, 도 21에 나타내는 바와 같이, 니켈로 이루는 외부전극(6)을 예를 들면 리플로하는 등에 의해 대략 돔형(볼형)으로 정형한다. 또한, 도 4a. 도 4b에 나타내는 바와 같이, 외부전극(6)을 이루는 니켈막(두께, 예를 들면 50∼100㎛)(6) 상에 땜납 도금막(16)을 형성하고 [도 4a 참조], 그후, 리플로에 의해 정형[도 4b 참조]하도록 해도 좋다. 이것에 의해 반도체장치가 완성한다. 이 도 2i에 나타내는 반도체장치가 본 발명의 반도체장치의 제 1실시예이다.
다음에, 동일 도면(도 1a 내지 도 1e, 도 2f 내지 도 2i)을 참조하여 본 발명의 반도체장치의 제조방법의 제 2실시예를 설명한다.
(A)먼저, 도 1a에 나타내는 바와 같이, 두께 예를 들면 50∼250㎛의 동 내지 동합금으로 이루는 금속기판(1)을 준비하고, 레지스트막(마스크막, 두께 예를 들면30∼60㎛)(2)를 선택적으로 형성한다. 이 형성은 상술과 같이, 예를 들면 아크릴계의 감광성 박리타입 혹은 에폭시 아크릴계의 감광성 영구레지스트막의 레지스트를 이용하고, 노광, 현상에 의해 패터닝하여 레지스트막(2)으로 한다.
(B)다음에, 도 1b에 나타내는 바와 같이, 상기 레지스트막(2)을 마스크로서 금속기판(1)의 표면상에 니켈/금/니켈막(두께 각각 0.1∼5㎛정도, 구체적으로는 2.5㎛)(3) 및 동으로 이루는 배선막(두께 1∼30㎛정도)(4)을 형성한다. 이 동으로 이루는 배선막(4)을 니켈/금/니켈막(3)을 하지(下地)로서 형성하는 것은, 후에 금속기판(1)을 이면측에서 에칭하여 배선을 노출시킬 때에 동으로 이루는 배선막(4)의 에칭을 니켈막(3)에 의해 저지하기 때문이다. 즉, 이 니켈막(3)은 에칭스톱용 금속막을 이룬다. 또한, 금속기판으로서 표면에 니켈막(3)을 전면적으로 형성한 것을 이용하고, 에칭스톱용 금속막으로서의 역할을 다한 후 배선막(4) 사이의 쇼트를 회피하기 위해, 이 니켈막(3)을 전면적으로 에칭하도록 해도 좋다. 이것은 후술하는 제 3실시예에 있어서 채용되고 있지만, 본 실시예에 있어서도 채용해도 좋다.
(C)다음에, 상기 레지스트막(2)이 예를 들면 아크릴계의 감광성 박리타입의 것인 경우에는 그것을 제거한다. 또, 예를 들면 에폭시 아크릴계의 감광성 영구레지스트의 경우에는 제거하지 않고 그대로 잔존시킨다. 그리고, 예를 들면 폴리이미드수지로 이루는 베이스(두께, 예를 들면 25㎛)(5)를 형성하고, 각 소정위치에 전극형성구멍(8) 및 그것보다 소경(小徑)의 가스빼기 구멍(10)을 가지도록 패터닝한다. 도 1c는 그 패터닝 후의 상태를 나타낸다. 가스빼기 구멍(10)은 베이스(5)의 하부에 생긴 가스를 방출함으로써, 열처리에 의해 팽창하여 베이스(5)를 벗기는 것을 미연에 방지하는 역할을 다한다.
또한, 베이스(5)는, 보다 구체적으로는, 예를 들면, 폴리아믹산계의 폴리이미드 필름에 의해 감광층을 가진 필름을 라미네이트한 것을 이용할 수 있다. 그리고, 그 패터닝은, 먼저 그 감광층을 노광하고, 현상한 후에 폴리아믹산계의 폴리이미드 필름을 예를 들면 알칼리액 등의 에칭액으로 에칭하도록 행할 수 있다. 그 때, 폴리아믹산계의 폴리이미드 필름은 280℃ 30분정도의 열처리로 충분히 경화한다. 물론, 마스크로하는 막전체를 감광성의 수지로 형성하고, 그 노광 및 감광에 의해 패터닝하여 전극형성구멍을 형성하도록 하는 것도 가능하다. 물론, 이들은 각각 어디까지나 하나의 예이며, 여러 가지의 바리에이션이 있을 수 있다.
도 3a 및 도 3b는 레지스트막(2)으로서 박리체의 것을 이용한 경우[도 3a에 나타낸다.]와, 영구레지스트타입의 것을 이용한 경우[도 3b에 나타낸다.]의 베이스(5) 형성후에 있어서의 상태를 비교하여 나타내는 확대단면도이다. 그리고, 2a는 영구레지스트타입의 것을 이용한 경우의 레지스트막(2)의 잔존부이다. 이 영구레지스트타입의 것을 이용한 경우에는, 배선막의 표면을 베이스의 표면과 대략 완전히 동일 평면상에 위치하도록 할 수 있다. 즉, 표면의 평활화를 도모할 수 있다. 이것은 후에 니켈에 의한 전극을 형성할 때에 그 하지에 단차가 없으므로, 외부전극(6)에 단차에 의한 변형이 생기기 어렵다는 이점을 초래한다.
(D)다음에, 전기도금에 의해 도 1d에 나타내는 바와 같이, 니켈막(3)을 각 전극형성구멍(8)에서 성장시켜서 약간 볼형태의 전극으로 이룩한다. 도금하는두께는 예를 들면 1∼150㎛정도로 한다. 또한, 이 후 도금으로 금도금을 행한다.
(E)다음에, 금속기판(1)을 그 이면측에서 각 반도체장치마다 주연부에 외주링(9)으로서 잔존하도록 선택적으로 에칭함으로써, 외주링(9)을 형성하는 동시에, 배선막(4)을 니켈막(3)을 거쳐서 노출시킨다. 이 에칭은 알칼리 에천트(암모니아계)를 이용하여 행한다. 그 때, 니켈막(3)은 동으로 이루는 배선막(4)의 에칭을 저지한다. 그 후, 니켈막을 에칭하여 금막을 노출시킨다. 또한, 편의상, 도 1e본체 및 도 2f 내지 도 2i에는 금막(7)을 도시하지 않았지만, 도 1e의 하부에 외부전극(6)을 확대하여 나타내고, 그것에는 금막(7)을 나타낸다.
(F)다음에, 도 2f에 나타내는 바와 같이, 베이스(5)의 배선막형성 측면에 도전입자를 분산시킨 접착테이프로 이루는 이방성도전막(예를 들면 50㎛)(11)을 접착한다.
(G)다음에, 반도체소자(12)를 플립칩 접속한다. 구체적으로는, 이 반도체소자(12)의 외부인출 전극 상에 도금 혹은 와이어본드 기술을 이용하여 스터드뱀프(13)를 형성하여 놓고, 이 반도체소자(12)의 뱀프(13)와 상기 베이스(5)의 배선막(4)이 맞도록 플립칩 접속을 행하고, 그 후, 반도체소자(12)를 가열 가압하므로서 이방성도전막을 경화시켜서 이 반도체소자(12)의 외부인출 전극과 베이스(5)의 배선막(4)을 전기적으로 접속한다. 도 2g는 그 플립칩 접속후의 상태를 나타낸다.
또한, 반도체소자로의 뱀프(13)의 형성은 통상의 스터드뱀프본더를 이용하여행할 수 있다. 그 경우의 하나의 양호한 조건예를 나타내면, 온도: 100∼250℃, 하중:10∼70gf, US시간:5∼50ms, US(초음파)파워:1∼500mw이다. 뱀프는 도금으로 형성해도 좋다.
또, 뱀프를 반도체소자 측이 아니고, 베이스(5)의 배선막(4) 측에 형성하도록 해도 좋다. 배선막(4)으로의 뱀프의 형성은, 통상의 와이어 본더에 스터드뱀프 형성소프트를 도입함으로써 행할 수 있다.
(H)다음에, 도 2h에 나타내는 바와 같이, 패키지(PKG) 외부인출전극 직상에 수지를 흘려 넣서 경화시킨다. (14)는, 액상수지이다. 이때, 상기 외주링(9)은, 수지(14)가 외측으로 흘러나오는 것을 방지하는 댐으로서의 역할을 다한다.
(I)이 도 21에 나타내는 반도체장치가 본 발명의 반도체장치의 제 2실시예이다.
도 2i에 나타내는 바와 같이, 반도체장치(제 1실시예인지 제 2실시예인지를 묻지 않는다.)에 의하면, 베이스(5)의 한쪽의 표면부에 배선막(4)을 채워넣는 형태로 형성하므로, 베이스(5)의 배선막형성 측면을 평탄하게 할 수 있다. 그리고, 파인패턴의 배선막형성 측에 배선막(4)을 용이하게 형성할 수 있다. 그리고, 전극형성구멍(8)은, 베이스(5)에 대한 노광, 현상에 의해 형성할 수 있으므로, 미세화, 고집적밀도화를 도모할 수 있고, 나아가서는 반도체장치의 고집적화, 다전극수화를 도모할 수 있다. 또, 베이스(5)에 가스빼기구멍(10)을 설치함으로써 베이스(5)의 팝콘현상에 의해 막등의 벗겨짐이 생기는 것을 방지할 수 있다. 또, 필름과 수지와의 사이에 보이드가 생기기 어렵고, 흡습 리플로시 벗겨지기 어렵다.
그리고, 베이스(5)의 배선막형성면에 있어서 반도체소자(12)의 플립칩 접속부보다도 외측에 금속으로 이루는 링(외주링)(9)을 접착하였으므로, 이 링(9)을 전원의 예를 들면 그랜드전원으로서 이용할 수 있고, 더욱이는, 반도체소자(12)와 외부를 정전적으로 차폐하는 정전실드로서 활용할 수 있지만, 그것 뿐만아니라, 수지봉지 시에 봉지용 수지의 외측으로 새는 것을 방지하는 댐으로서도 이용할 수 있고, 수지봉지불량의 불량률을 낮출 수 있다.
그리고, 도 1a 내지 도 1e및 도 2f 내지 도 2i에 나타내는 반도체장치의 제조방법(제 1실시예인지 제 2 실시예인지를 묻지 않는다.)은, 금속기판(1)의 한쪽의 표면에 선택적으로 형성한 레지스트막(마스크막)(2)을 마스크로 하는 도금에 의해 배선막(4)을 니켈막(에칭스톱용 금속막)(3)을 하지로 하여 형성하고, 상기 금속기판(1)의 배선막측의 표면에, 전극형성구멍(8) 및 가스빼기구멍(10)을 가지는 곳의 절연성수지로 이루는 베이스(5)를 형성하고, 상기 금속기판(1)의 적어도 배선막(4)이 형성된 영역을 이면측에서 적어도 상기 하지를 이루는 곳의 니켈막(에칭스톱용 금속막)(3)이 노출하기 까지 에칭하고, 그 후의 니켈의 에칭, 혹은 금도금형성에 의해 금막을 노출시킨, 혹은 금막을 표면에 생기게 한 부분에 반도체소자(12)를 탑재하고, PKG 외부인출전극 직상에 수지(14)를 흘려 넣어서 경화한다.
이와 같은 제조방법에 의하면, 금속기판(1)을 제조상의 모체로서 이용하여 레지스트막(2)을 마스크로 하는 도금에 의해 배선막(4)을 형성하고, 그 후, 베이스(5)에 전극형성구멍(8)을 형성하고 나서 도금에 의해 외부전극(6)을 형성하는 것이 가능하므로, 배선막(4), 외부전극(6)을 전기도금에 의해 형성하는 것이 용이하게 행할 수 있다. 왜냐하면, 금속기판(1)과 각 배선막(4)이 전기적으로 접속된 형태이므로, 그 금속기판(1)에 전기도금에 필요한 전위를 부여할 수 있기 때문이다. 그리고, 도금에 의하면, 무전해도금에 의하는 것 보다도 막질이 양호한 도금막을 얻을 수 있으므로, 양호한 배선막(4), 외부전극(6)을 간단히 얻을 수 있다. 또, 그러므로, 배선막(4), 외부전극(6)의 미소화, 설치밀도의 고밀도화를 도모할 수도 있다. 그리고, 배선막의 미세화와 더불어 외부전극 사이를 통할 수 있는 배선막의 수를 늘릴수 있고, 나아가서는 외부전극 배열단수를 늘릴수 있다. 이것은, 외부전극수의 증가를 가능하게 한다.
또한, 금속기판을 부분적으로 남기는 것으로 시트의 강도가 올라가고, 변형하기 어렵게 되기 때문에, PKG제작시의 작업이 간단히, 또한 빨리 행할 수 있도록 된다.
또, 시트의 강도가 올라가기 때문에, 베이스의 두께를 5㎛까지 얇게 하는 것이 가능하게 되고, 이 시트를 이용함으로 얇은 PKG를 만드는 것이 가능하게 된다.
도 5a 및 도 5b는 외부전극(6)의 설치피치에 대하여 종래의 경우[도 5a에 나타낸다.]와 본 실시예의 경우[도 5b에 나타낸다.]를 비교하는 단면도, 도 5c는 본 실시예의 경우에 있어서의 외부전극 사이를 통하는 배선막을 늘릴수 있는 것을 나타내는 평면도이다. 파인패턴화의 어려운 종래(FPC타입)의 경우는 배선막의 외부전극이 형성되는 부분의 폭이 500㎛, 외부전극 사이를 통하는 배선막의 폭이 50㎛,, 배선막 사이의 간격이 50㎛로 되고, 외부전극배치 피치를 작게 하려고 한 경우, 외부전극 사이에 통하는 것이 가능한 배선막의 수를 많게 할 수 없다. 그것에 대하여, 본 실시예에 의하면, 파인패턴화가 가능하므로, 도 5c에 나타내는 바와 같이, 외부전극배치 피치를 종래보다 작게해도 외부전극 사이에 통하게하는 것이 가능한 배선막(4a)의 수를 많게 할 수 있고, 다단(多段)볼 배열이 가능하다. 이것은 반도체장치의 다전극화, 고집적화에 크게 기여한다. 4a는 외부전극(6) 사이를 통하는 배선막을 나타낸다.
또, 금속기판(1)상의 베이스(5)의 패터닝에 의해 전극형성구멍(8)을 형성할 수 있으므로, 전극형성구멍(8)의 미세화가 가능하며, 종래, FPC타입에서는 0.5㎜이하로, 리지트 기판타입에서는 0.35㎜이하로 할 수 없었던 전극형성구멍(8)의 지름을 0.22㎜ 혹은 그 이하로 하는 것도 가능하게 되었다. 그리고, 이러한 전극형성구멍(8)의 미세화를 도모하는 것에 수반하여 전극형성구멍(8)의 설치밀도 보다 높일 수 있다. 또, 전극형성구멍(8)을 절연성 수지의 패터닝에 의해 행할 수 있으므로, 리지트 기판타입에 있어서와 같은 전극형성구멍을 드릴로 구멍을 뚫는 경우에 비교하여 가공이 번거롭지 않고, 생산성이 높다.
그리고, 금속기판(1)의 적어도 배선막(4)이 형성된 영역을 이면측에서 적어도 상기 하지(下地)를 이루는 니켈막(에칭스톱용 금속막)(3)이 노출하기까지 에칭을, 외측에 금속기판이 링형태로 잔존하도록 행하므로서, 그 잔존하는 부분을 링(9)으로서 이용하도록 할 수 있다. 그리고, 그 링(9)을 상술한 바와 같이 그랜드 전원단자, 정전실드로서 이용할 수 있지만, 그 링은 반도체장치의 외형을 이루고, 그것은 에칭에 의해 형성하므로, 가공정밀도를 높일 수 있다. 따라서, 반도체장치의 외형정밀도를 높일 수 있다.
또한, 금속기판(1)을 모체로써 제조를 하므로, 제조중에 휘는 등의 변형이 생길 염려가 없다. 따라서, 작업하기 쉽다. 또한, 외주링(9)은, 경우에 따라서는 후에 컷하고, 반도체장치의 소형화를 도모하도록 해도 좋다. 외주링(9)은 보강효과를 가지는 것도 주지봉지 후에는 수지(14)자신이 보강효과를 가지므로, 반드시 절대 불가결이라고 말할 수 없고, 컷해도 좋은 경우도 있다. 이와 같은 경우에는, 외주링(9)을 컷하여 반도체장치의 소형화를 도모하도록 해도 좋다.
도 6a 내지 도 6f 및 도 7g 내지 도 7i는, 본 발명의 반도체장치의 제조방법의 제 3실시예를 공정(A∼I)을 순서로 나타내는 단면도이다. 본 실시예는, 본 발명을 BGA(볼그리드어레이)타입의 반도체장치에 적용한 하나의 실시예이다.
(A)먼저, 도 6a에 나타내는 바와 같이, 두께 예를 들면 150㎛의 동(銅) 내지 동합금으로 이루는 얇은 판의 표면에 에칭스톱용 금속막으로 되는 니켈막(두께 예를 들면 2㎛)(3)을 적층한 것을 금속기판으로서 준비한다.
(B)다음에, 도 6b에 나타내는 바와 같이, 동으로 이루는 배선막(두께 예를 들면 25㎛)(4)을 선택적으로 형성한다. 이 선택적 형성방법은, 니켈막(3)의 표면에 레지스트막을 선택적으로 형성하고, 그것을 마스크로서 니켈막(3)을 하지로 하여 동으로 이루는 배선막(4)을 도금함으로써 행한다. 이 점에서는 제 1, 제 2실시예와 본질적으로 다른 곳은 없다. 제 1, 제 2실시예와 동일한 방법으로 배선막의 선택적 형성을 할 수 있다. 단, 제 1, 제 2실시예에서는 금속기판으로서 동 내지 동합금만으로 이루고, 표면에 니켈막이 없는 것을 이용하고 있으므로, 레지스트막을 마스크로서 도금에 의해 에칭스톱용 금속막을 이루는 니켈막(3)을 형성하고, 그것에 계속하여 동으로 이루는 배선막(4)을 도금에 의해 형성한다는 방법을 채용하고 있었지만, 제 3실시예에서는 금속기판의 표면에 이미 니켈막(3)이 형성되어 있으므로, 여기서 니켈막(3)을 도금에 의해 형성하는 것은 필요로 하지 않는다.
(C)다음에, 도 6c에 나타내는 바와 같이, 예를 들면 폴리이미드로 이루는 베이스(5)를 선택적으로 형성한다. 선택적 형성방법은 제 1실시예의 경우와 동일의 방법으로 좋다. 8은 전극형성구멍, 10은 이 전극형성구멍(8)보다도 상당히 소경의 가스빼기구멍이다.
(D)다음에, 도 6d에 나타내는 바와 같이, 니켈막(3)을 도금함으로써 전극형성구멍(8)내에서 성장시키고, 다시, 전극형성구멍(8)에서 돌출시키고, 다시, 그 니켈막(두께, 예를 들면 40∼150㎛)(6)의 표면에 예를 들면 땜납막(두께, 예를 들면 100㎛정도)(16)을 형성한다.
(E)다음에, 도 6e에 나타내는 바와 같이, 금속기판(1)의 동으로 이루는 부분(도 4a, 및 도 4b 참조)을 선택적으로 에칭함으로써 니켈막(3)의 표면을 노출시킨다. 이 선택적 에칭은 금속기판(1)(의 동 내지 동합금으로 이루는 부분)이 외주부에 링형태로 잔존하고, 그것이 외주링(9)을 이루도록 행한다. 이 에칭에 있어서 니켈막(3)이 동(4)으로 이루는 배선막의 에칭을 저지하는 역할, 즉 에칭스톱용 금속막으로서의 역할을 다하는 것은 말할 것도 없다.
(F)다음에 도 6f에 나타내는 바와 같이, 금속기판(1)의 표면부에 전면적으로 형성되어 있던 에칭스톱용 금속막인 니켈막(3)을 에칭에 의해 제거한다. 이 니켈막(3)은, 전면적으로 형성되어 있었으므로 그대로 남기면 동으로 이루는 배선막(4) 사이를 쇼트하는 것에서 에칭에 의해 제거한다. 또한, 제 1실시예의 경우에는, 니켈막(3)이 배선막과 같은 패턴으로 형성되어 있었으므로, 배선막 사이를 제거할 염려가 없고, 따라서, 제거할 필요가 없으므로 이 공정은 없다.
그 후, 니켈막(3)을 제거한 면에 수지로 이루는 수지봉지할 때에 수지의 흐름을 저지하는 댐(18)을, 예를 들면 스크린 인쇄에 의해 형성한다. 이 댐(18)은 후에 본딩되는 반도체소자의 수지봉지영역의 주연부에 링형태로 형성된다.
(G)다음에, 도 7g에 나타내는 바와 같이, 이방성도전막(11)을 접착한다.
(H)다음에, 도 7h에 나타내는 바와 같이, 상기 이방성도전막(11)을 거쳐서 금속뱀프(13)가 붙은 반도체소자를 배선막(4)(의 니켈막(3))에 전기적으로 접속한다.
(I)다음에, 도 7i에 나타내는 바와 같이, PKG 외부인출 전극 상에 액상수지(14)를 흘려넣어 경화시킨다. 이 도 7i에 나타내는 반도체장치가 본 발명의 반도체장치의 제 3실시예이다.
본 발명의 반도체장치의 제 3실시예도 본 발명의 반도체장치의 제 1, 제 2실시예와 동일한 효과를 향수(享受)하고, 본 발명의 반도체장치의 제조방법의 제 3실시예도 본 발명의 반도체장치의 제조방법의 제 2의, 제 3실시예와 동일의 효과를 향수(享受)한다.
또한, 본 발명의 반도체장치의 제조방법의 제 3실시예에 있어서, 금속기판(1)으로서 표면에 니켈막(3)을 갖지 않은 것을 이용하고, 제 1, 제 2실시예와 동일하게 한다는 바리에이션도 있을 수 있다.
이하에, 또 다른 본 발명의 반도체장치의 다른 각별의 실시예를 설명한다. 도 8a 내지 도 8f, 도 9a 내지 9e, 도 10a 내지 도 10f, 도 11a 내지 도 11f, 도 12a 내지 도 12d는 각각 본 발명의 반도체장치의 상기 제 1∼제 3실시예 이외의 각별의 실시예를 나타내는 단면도이다.
도 8a에 나타내는 반도체장치는, 청구의 범위 제 1항의 가장 소박한 구체예이다. 도면에 있어서, 20은 절연성 수지로 이루고, 배선기판(27)의 모체를 이루는 베이스, 21은 이 베이스(20)의 한쪽 표면에 채워 넣는 상태로 형성된 배선막이고, 예를 들면 동으로 이루고, 그 표면에는, 예를 들면 금등의 도금막(22)이 형성되어 있다. 이 배선막(21)은 그 표면이 베이스(20)의 상기 한쪽 표면과 대략 동일 표면상에 위치 하도록 채워 넣어져 있다. 23은, 이 베이스(20)에 형성된 전극형성구멍으로, 배선막(21)의 이면(다른 쪽의 표면)을 부분적으로 노출시킨다. 그리고, 여기에 외부전극이 형성된다.
25는, 반도체소자에서, 그 각 외부인출 전극에는 뱀프(26)가 형성되어 있다. 그리고, 이 반도체소자(25)는 그 각 뱀프(26)를 배선막(21)에 접속함으로써 배선판(27)에 플립칩 접속되어 있다. 또한, 뱀프(26)는 최초에 반도체소자(25)의 외부인출 전극에 형성해 두어도 좋고, 배선기판(27)의 배선막(21) 측에 형성해 두어도 좋다. 이후의 반도체장치에 있어서도 원칙적으로는 동일하다. 그리고, 뱀프(26)를 거친 반도체소자(25)의 외부인출 전극과 배선기판(27)과의 전기적인 접속은, 예를 들면 열가압, 혹은 초음파진동에 의해 행한다. 후에, 이방성도전막 혹은 이방성도전성수지를 이용하여 반도체소자와 배선막과의 사이의 전기적 접속을 취하는 예에 대하여 설명하지만, 본 반도체장치를 제조하는 경우, 반도체소자의 플립칩 접속은 이방성도전막 혹은 이방성도전성 수지를 이용하지 않고 행하는 것이다.
그 이방성도전막 혹은 이방성 도전성수지를 이용하지 않는 경우에는, 반도체소자의 외부인출 전극상 또는 배선기판의 배선막상에 뱀프를 형성(방법은 스터드뱀프 혹은 도금으로 형성한다)해 두고, 열가압의 경우에는, 가열 가압(200∼400℃로 반도체소자를 가열하고, 기판측을 상온∼150℃정도로 가열하고, 1뱀프당 10∼100gf 가압하고, 1∼수십s(초)에서 접합이 가능)하여 행한다. 또, US(초음파) 진동을 이용하는 경우에는, 가열 가압 초음파의 조건을, 예를 들면, 가압이 1뱀프당 10∼100g, 가열이 상온∼200℃, 시간이 100㎳∼5s, US파워가 50mW∼50W라는 조건으로 한다.
또, 초음파진동에 의해 전기적 접속을 행하는 경우, 배선막(21)을 베이스(20)에 채워 넣는 상태로 형성한 배선기판(27)의 구조가 접속작업의 하기쉬움, 접속성의 향상에 유효하다. 라고 하는 것은, 초음파진동의 진동방향은 배선기판(27)의 평면방향이며, 그 진동을 받는 배선막(21)은 베이스(20)에 채워 넣어져 있는 것에서, 가로방향으로 이동하는 것이 베이스(20)에 의하여 강하게 구속되고, 그 결과, 초음파진동이 유효하게 접속에 기여하기 때문이다.
이와 같은 반도체장치에 의하면, 배선기판(27)의 베이스(20)에 배선막(21)이 이 베이스(20)와 배선막(21)의 한쪽의 표면끼리가 동일 평면상에 위치하도록 되어있고, 배선기판(27)의 두께를 얇게 할 수 있고, 또한, 반도체소자(25)가 플립칩 접속되어 있으므로, 반도체장치를 현저히 박형화할 수 있다.
도 8b에 나타내는 반도체장치는, 도 8a에 나타내는 반도체장치의 상기 배선막(21)의 상기 전극접속구멍(23)에 노출하는 부분에 외부전극(28)을 형성한 것이다.
이 외부전극(28)에서 이 반도체장치가 예를 들면 프린트배선판 등에 탑재된다.
도 8c에 나타내는 반도체장치는, 도 8a에 나타내는 반도체장치의 베이스(20)의 배선막 형성측면의 주연에 금속, 예를 들면 동으로 이루는 링(29)을 형성하여 이루는 것이고, 도 1a 내지 도 1e, 도 2f 내지 도 2i에 나타내는 반도체장치와 같은 방법으로 제조되는 과정으로 이 링(29)이 형성된다. 이 링(29)이 보강과, 봉지수지의 넘치는 것을 막는 댐으로서의 역할을 다한다.
도 8d에 나타내는 반도체장치는, 도 8c에 나타내는 반도체장치의 형성 후, 도 8b의 반도체장치와 동일하게, 외부전극(28)을 형성한 것이다. 도 8e에 나타내는 반도체장치는, 베이스(20)의 배선막(21)이 형성되어 있지 않은 부분에 구멍(30)을 형성한 것이다. 이 구멍(30)은 도 1a 내지 도 1e, 도 2f 내지 도 2i에 나타내는 제조방법으로 제조된 반도체장치의 가스빼기구멍(10)과 같은 역할을 다한다.
도 8f에 나타내는 반도체장치는, 도 8a에 나타내는 반도체장치의 반도체소자(25)와 배선기판(27)과의 사이를 접속하는 각 뱀프(26)의 주위를수지(32)로 봉지하여 이루는 것이고, 이것에 의해 반도체소자(25)와 배선기판(27)과의 사이를 접속하는 뱀프(26)를 봉지(封止)하고, 그 부분의 열화 등을 방지하고, 또 신뢰도의 향상을 도모할 수 있다.
도 9a에 나타내는 반도체장치는, 도 8a에 나타내는 반도체장치에 반도체소자(25)와 배선기판(27)과의 사이의 부분을 봉지하는 수지(32)를 설치하고, 반도체소자(25) 표면을 보호하도록 한 것이다.
또한, 수지(32)의 형성은, 플립칩 접속후, 언더 필름을 이용하는 것으로 흘려 넣는 것이 가능하다. 그 경우, 먼저, 소자와 배선기판과의 사이에 수지를 흘려 넣고, 경화시키고 나서 다른 부분에도, 예를 들면 패키지의 외부인출 전극과 대응하는 부분에도 흘려 넣는 방법이 좋다. 더구나, 한번에 반도체소자·기판사이와, 그 주위에 수지를 공급해도 좋다. 이 도 9a에 나타내는 반도체장치의 제조순서를 나타내면, 반도체소자(25)로서 외부인출 전극에 뱀프를 형성한 것을 준비하고, 초음파 혹은 열가열에 의해 이 반도체소자(25)의 뱀프(26)를 상기 배선막(21)에 전기적 및 기계적으로 접속함으로써 플립칩 접속을 하고, 적어도 뱀프(26) 근망 혹은 반도체소자(25)·배선기판(27) 사이에 흘려 넣고, 그 후, 그 수지를 흘려 넣는다는 순서가 된다. 또한, 하나의 배선기판(27)은, 복수의 반도체장치분 일체에 형성하는 경우가 보통이고, 그 경우에는, 소정의 공정이 끝나면 기판을 다이싱에 의한 컷 혹은 레이저빔 등에 의해 컷함으로써 분할한다.
도 9b에 나타내는 반도체장치는, 수지(32)로 반도체소자(25)와 배선기판(27)과의 사이의 부분을 봉지하고 반도체소자(25)표면을 보호하는 것에 그치지 않고,배선기판(27)의 전극형성구멍(23)(외부인출 전극이 형성되는 부분)과 대응하는 부분 위까지 이 수지(32)로 덮도록 하여 이룬다. 이것에 의해 수지(32)로 봉지하는 영역을 늘리 수 있다.
도 9c에 나타내는 반도체장치는, 도 8c에 나타내는 반도체장치에, 링(29)으로 위요된 영역에 있어서 반도체소자(25)·배선기판(27) 사이를 포함하는 배선기판(27)의 배선막 형성측의 면을 봉지하는 수지(32)를 형성한 것으로, 도 9a 및 도 9b에서 나타내는 반도체장치보다도 보다 유효하게 배선기판(27)의 배선막형성측의 표면을 보호하는 동시에, 수지(32)를 링(29)에서 넘치는 것을 막고, 이 수지(32)가 외측에 밀려나오는 것을 유효하게 방지할 수 있다.
도 9d에 나타내는 바와 같이 반도체장치는, 반도체소자(25)의 외부 인출 전극과 배선기판(27)의 배선막(21)을 이방성도전막 혹은 이방성도전성수지(35)를 거쳐서 전기적으로 접속한 것이다. 초음파진동이나 열가압으로 대신하여 이방성도전막 혹은 이방성도전성수지(35)를 이용해도 플립칩 접속을 할 수 있다.
도 9e에 나타내는 반도체장치는, 도 9d에 나타내는 반도체장치는, 링(29)을 부가하고, 또한, 이방성도전막 혹은 이방성도전성수지(35)에 의해 배선기판(27)에 플립칩 접속된 반도체소자(25)와 링(29)과의 사이에 수지(32)를 봉지한 것이다.
도 10a 에 나타내는 반도체장치는, 배선막(21)의 전극형성구멍(23)에 동으로 이루는 외부전극(28)을 형성하고, 링(29)을 가지고, 반도체소자(25)의 플립칩 접속을 이방성도전막 혹은 이방성도전성수지(35)에 의해 행해진 것이다. 또한, 이방성도전막은, 필름상태의 수지내에 수㎛정도의 미세한 전도성입자를 분산시킨 것이고,이와 같은 이방성도전막을 이용한 반도체소자의 접속은, 먼저, 기판측에 이방성도전막을 접착하고(이 때 50∼150℃정도로 가열하여 가압하면 깨끗하게 접착을 행할 수 있다.),이 위에 뱀프부착의 반도체소자의 위치조정(뱀프와의 사이의 위치조정)하여 가압, 가열하고, 그 후, 이방성도전막의 수지를 경화시키기 위해, 가열(150∼300℃), 가압(단위당 10∼1000g/㎟)을, 20∼60s(초)정도의 시간으로 행한다. 이 때, 뱀프와 기판의 배선막과의 사이에 도전입자를 끼워 넣을 수 있으므로, 도전성을 얻을 수 있는 것이다.
또한, 이방성도전막에 대신하여 이방성도전수지를 이용해도 좋다. 이 경우에는, 기판상에 수지를 발라두고, 이 위에, 뱀프부착의 반도체소자를 그 뱀프와 배선기판 측의 배선막과의 위치조정을 하여 가압, 가열에 의해 배선기판에 플립으로 싣고, 그 후, 그 수지를 경화시키기 위해, 가열(150∼300℃), 가압(단위당10∼1000g/㎟)을, 20∼60s(초)정도의 시간으로 행한다. 이 때, 뱀프와 기판의 배선막과의 사이에 도전입자를 끼워 넣을 수 있으므로, 도전성을 얻을 수 있는 것이다.
또한, 상기의 경우, 이방성도전수지가 아닌 언더필름 등의 수지라도 좋다. 수지 도포후, 초음파로 뱀프와 배선막 사이를 접합하고, 그 후, 수지 경화해도 좋다.
도 10b에 나타내는 반도체장치는, 링(29)을 가지며, 반도체소자(25)의 프립칩 접속을 이방성도전막 혹은 이방성도전수지(35)에 의해 행한 것이고, 도 10a에 나타내는, 도 10a에 나타내는 것과는, 외부전극(28)이 없는 점만 다르다.
도 10c에 나타내는 반도체장치는, 도 10a에 나타내는 반도체장치의 전극형성구멍(23)에 미소(微小)땜납 볼전극(45)을 형성한 것이고, 도 10d에 나타내는 반도체장치는, 도 10b에 나타내는 반도체장치의 전극형성구멍(23)에 미소땜납 볼전극(45)을 형성한 것이다.
도 10e에 나타내는 반도체장치는, 배선기판(27)에 링(29)을 가지며, 반도체소자(25)의 플립칩 접속을 이방성도전막 혹은 이방성도전수지(35)를 이용하여 행하고, 배선막(21)의 전극형성구멍(23)에 동으로 이루는 외부전극(28)을 형성하고, 또한, 상기 반도체소자(25)의 플립칩 접속부를 주위로부터 봉지한 것이다. 구체적으로는, 반도체소자(25)에는 뱀프(26)를 형성하여 놓고, 배선기판(27) 측에 이방성전도막을 접부하여(혹은 이방성전도수지를 도포하고) 두고, 반도체소자(25)의 각 뱀프(26)를 배선기판(27)의 배선막(21)에 위치조정하여 이 반도체소자(25)를 이방성도전막을 거쳐서 배선기판(27)에 열가압함으로써 플립칩 접속을 한다.
도 10f에 나타내는 반도체장치는, 도 10e에 나타내는 반도체장치에 나타내는 반도체장치와는, 외부전극(28)이 없는 점만 다르고, 다른 점에서는 같다.
도 11a에 나타내는 반도체장치는, 도 10e에 나타내는 반도체장치의 전극형성구멍(23)에 미소땜납 볼전극(45)을 형성한 것이고, 도 11b에 나타내는 반도체장치는, 도 10f에 나타내는 반도체장치의 전극형성구멍(23)에 미소땜납 볼전극(45)을 형성한 것이다.
도 11c에 나타내는 반도체장치는, 도 10e에 나타내는 반도체장치와는, 반도체소자(25)를 열가압 혹은 초음파진동에 의해 플립칩 접속을 행하고, 수지(32)를반도체소자(25)와 배선기판과의 사이에도 잔존시켜 소자(25)표면을 수지봉지하도록 한 점만 다르고, 그 이외에서는 같다.
도 11d에 나타내는 반도체장치는, 도 11c에 나타내는 반도체장치와는, 외부전극(28)이 형성되어 있지 않다고 말하는 점만 다르고, 그것 이외에서는 공통이다.
도 11e에 나타내는 반도체장치는, 도 10c에 나타내는 반도체장치의 전극형성구멍(23)에 미소땜납 볼전극(45)을 형성한 것이고, 도 11f에 나타내는 반도체장치는, 도 10d에 나타내는 반도체장치의 전극형성구멍(23)에 미소땜납 볼전극(45)을 형성한 것이다.
도 12a에 나타내는 반도체장치는, 배선기판(27)의 배선막(21)에, 예를 들면 뱀프(26)를 거쳐서 반도체소자(25)의 외부인출 전극을 접속함으로써 반도체소자(25)의 플립칩 접속을 하고, 반도체소자(25)가 플립칩 접속된 부분을 포함하는 배선기판(27)의 배선막형성 측의 표면의 링(29)에서 위요된 영역을 수지봉지한 것이고, 전극형성구멍(23)에 형성된 외부인출 전극(41)은 팬아웃(반도체소자(25)로부터 외측으로 벗어난 곳에 대응한 곳)에 설치되어 있다.
도 12a에 나타내는 반도체장치도 도14에 나타내는 바와 같이 와이어본딩타입이였던 CPS패키지타입의 반도체장치와 비교하여 패키지 두께를 얇게 하기 쉬운 것은 같다.
도 12b에 나타내는 반도체장치는, 도 12a에 나타내는 반도체장치와는, 전극형성구멍(23)에 형성된 외부인출 전극(41)이 팬아웃뿐만 아니라, 팬인(반도체소자(25)와 대응한 영역내)에도 설치되어 있는 점에서 상이하고 있지만, 그것 이외의 점에서 공통하고 있다.
또한, 이 도 12b에 나타내는 반도체장치, 도 12a에 나타내는 반도체장치는, 도 14에 나타내는 종래의 와이어본딩 타입의 반도체장치와 비교하고, 반도체장치의 실시시에 있어서의 랜드부의 땜납접합 파괴 하기 어렵다. 라고 하는 것은, 도 14에 나타내는 반도체장치의 경우, 팬인에도 랜드가 위치하도록 한 경우에는, T/C시험시에 있어서 실장기판의 열팽창변화에 비해, 랜드부의 열변화가 작고(랜드부는 실리콘으로 이루는 반도체소자의 바로 아래에 있기 때문에, 랜드부의 열변화는 실리콘의 열팽창변화에 의존한다. 실리콘의 열팽창율은 1×10-6정도이고, 2×10-5라는 기판의 열팽창율에 비해 작다.), 랜드부의 땜납접합부가 파괴하기 쉽다.
그것에 대해, 도 12a 내지 도 12b에 나타내는 반도체장치(다음에 서술하는 도 12c 내지 도 12d에 나타내는 반도체장치)는, 배선기판(27)과 반도체소자(25)와의 사이에 수지(32)가 게재하고 있기 때문에, 이 수지(32)에 의해 응용완화가 이루어지고, 땜납접합 파괴가 생기지 않는다.
도 12c에 나타내는 반도체장치는, 모든 전극(41)을 팬인에 설치한 것으로, 패키지사이즈를 대략 칩사이즈로 할 수 있다는 이점이 있다.
도 12d에 나타내는 반도체장치는, 배선기판(27)의 링(29)이 형성된 측에, 이 링(29)과 반도체소자(25) 탑재부와의 중간부에 적층용 접속편(42)을 설치한 것이고, 이 접속편(42)의 상면에 도금하면 좋다. 그리고, 이 접속편(42)을 거쳐서 다른 반도체장치(예를 들면, 도 12d에 나타내는 반도체장치)를 접속하고, 복수의 반도체소자를 적층배치를 한 고집적도의 반도체장치를 얻도록 하는 것이 가능하게된다. 구체적으로는, 하나의 반도체장치의 접속편(42)을 다른 반도체장치의 전극(41)에 접속한다는 양태로, 다수 적층하는 것이 가능하다.
또한, 접속편(42)에 대한 도금의 형성방법으로서는, 제 1에 금속베이스재를 선택적으로 에칭하기 전에 마스크를 이용하여 선택적으로 도금하고, 그 후, 마스크막을 형성하고, 그러한 후, 이 마스크막을 마스크로서 이 금속베이스재를 선택적으로 에칭하는 방법, 제 2에, 베이스재를 선택적으로 에칭하기 전에, 마스크막을 선택적으로 형성하고, 이 마스크막을 마스크로서 도금막을 형성하고, 그 후, 이 도금막을 마스크로서 금속베이스재를 선택적으로 에칭하는 방법, 제 3에, 기판완성 후에, 무전해도금에서 전체를 재차 도금하는 방법 등이 있다.
상기 각 반도체장치의 제조에 있어서는, 한개의 배선기판에 복수개분의 반도체장치를 형성하고, 다이싱에 의해 컷이나, 패키지의 각 반도체장치 사이의 연락부를 레이저빔 등에 의해 컷함으로써 개개의 반도체장치에 분할한다는 방법을 채용하여 생산효율을 높이도록 하면 좋다.
상기 각 반도체장치는 각종 전자기기에 이용할 수 있고, 특히, 소형화를 요하는 예를 들면 휴대전화 등에 이용하여 소형화에 크게 기여한다. 그리고, 이와 같은 전자기기는 상기 이점을 가진 반도체장치를 이용하고, 그 반도체장치는 상기 이점을 가진 반도체장치의 제조방법에 의해 제조할 수 있으므로, 그 제조방법의 이점을 향수(享受)할 수 있다. 도 13은 그와 같은 전자기기의 일 예(휴대전화)(A)를 나타내고, 이 내부에는, 머더보드(B)에 탑재된 본 발명에 관계되는 반도체장치(B)가 잔존하고, 전자기기의 내부회로의 적어도 일부를 이루고 있다.
본 발명에 의하면, 베이스의 한쪽 표면부에 배선막을 채워 넣는 형태로 형성하므로, 표면의 단차를 없앨 수 있고, 이러한 표면상에 반도체소자를 플립칩에 의해 탑재하므로, 반도체장치의 두께를 얇게 할 수 있다.
그리고, 전극형성구멍은 베이스의 노광, 형상에 의해 형성할 수 있으므로, 미세화, 고집적밀도화를 도모할 수 있고, 나아가서는 반도체장치의 고집적화, 다전극수화를 도모할 수 있다.

Claims (23)

  1. 배선막의 한쪽의 표면이 절연성수지의 한쪽의 표면과 동일 평면상에 위치하도록 이 절연성수지의 상기 한쪽의 표면부에 채워 넣어지고, 이 절연성수지의 상기 배선막의 적어도 일부와 겹칠 수 있는 위치에 구멍이 형성된 배선기판과, 외부인출 전극의 적어도 일부가 뱀프를 거쳐서 상기 배선기판의 배선막에 접속된 반도체소자를 가지는 것을 특징으로 하는 반도체장치.
  2. 제 1항에 있어서,
    상기 절연성수지의 상기 구멍을 형성한 부분에, 절연성수지의 상기 한쪽의 표면과 반대 측의 표면에 돌출하는 외부전극을 가지는 것을 특징으로 하는 반도체장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 절연성수지의 상기 배선막이 형성된 측면의 외주부에 금속으로 이루는 링이 접착된 것을 특징으로 하는 반도체장치.
  4. 제 1항, 제 2항 또는 제 3항에 있어서,
    상기 반도체소자의 적어도 상기 뱀프 근방을 수지로 봉지한 것을 특징으로 하는 반도체장치.
  5. 제 1항, 제 2항, 제 3항 또는 제 4항에 있어서,
    상기 반도체소자와 상기 배선기판과의 사이의 부분을 수지로 봉지한 것을 특징을 하는 반도체장치.
  6. 제 5항에 있어서,
    상기 배선기판의 상기 배선막형성 측의 외부전극 대응부분 위에도 수지로 봉지한 것을 특징으로 하는 반도체장치.
  7. 제 6항에 있어서,
    상기 절연성수지의 상기 배선막이 형성된 측면의 외주부에 금속으로 이루는 링이 접착되고, 상기 링과, 상기 반도체소자와의 사이의 부분이 수지로 채워 넣어져서 이루는 것을 특징으로 하는 반도체장치.
  8. 제 1항, 제 2항, 제 3항, 제 4항, 제 5항, 제 6항 또는 제 7항에 있어서,
    상기 반도체소자의 외부인출 전극과 상기 배선기판의 배선막과의 사이의 뱀프를 거친 전기적인 접속이, 이방성전도막 또는 이방성전도수지를 거쳐서 이루어 지는 것을 특징으로 하는 반도체장치.
  9. 제 1항, 제 2항, 제 3항, 제 4항, 제 5항, 제 6항 또는 제 7항에 있어서,
    상기 반도체소자의 외부인출 전극과 상기 배선기판의 배선막과의 사이의 뱀프를 거친 전기적인 접속이, 초음파를 이용한 접속에 의해 행해져서 이루어지는 것을 특징으로 하는 반도체장치.
  10. 제 1항, 제 2항, 제 3항, 제 4항, 제 5항, 제 6항 또는 제 7항에 있어서,
    상기 반도체소자의 외부인출 전극과 상기 배선기판의 배선막과의 사이의 뱀프를 거친 전기적인 접속이, 열가압을 이용한 접속에 의해 행해져서 이루어지는 것을 특징으로 하는 반도체장치.
  11. 제 1항, 제 2항, 제 3항, 제 4항, 제 5항, 제 6항 또는 제 7항에 있어서,
    상기 반도체소자의 외부인출 전극과 상기 배선기판의 배선막과의 사이의 뱀프를 거친 전기적인 접속이, 땜납을 거쳐 행해져서 이루어지는 것을 특징으로 하는 반도체장치.
  12. 제 1항, 제 2항, 제 3항, 제 4항, 제 5항, 제 6항 또는 제 7항에 있어서,
    상기 반도체소자의 외부인출 전극과 상기 배선기판의 배선막과의 사이의 뱀프를 거친 전기적인 접속이, 도전수지를 거쳐 행해져서 이루어지는 것을 특징으로 하는 반도체장치.
  13. 복수의 반도체소자가 탑재 가능하게 형성된 배선기판과, 그것에 탑재되고,외부인출 전극에 뱀프가 형성된 복수의 반도체소자를 준비하고, 상기 각 반도체소자의 상기 뱀프와 배선기판의 배선막과의 사이를 초음파 혹은 열가압에 의해 접속하고, 상기 뱀프 근방에 수지를 흘려 넣어서 거기를 봉지하고, 상기 배선기판을 분할하여 복수의 반도체장치를 얻는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 배선기판과, 그것에 탑재되고, 외부인출 전극에 뱀프가 형성된 복수의 반도체소자를 준비하고, 상기 배선기판의 배선막 형성면에 이방성전도막을 접부하고, 상기 배선기판의 상기 이방성전도막 상에 반도체소자를 싣고, 열가열에 의해 상기 반도체소자의 뱀프와 상기 배선막과의 사이를 전기적으로 접속하고, 상기 반도체소자 주변부에 수지를 주입하고 봉지하는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 배선막의 한쪽의 표면이 절연성수지의 한쪽의 표면과 동일 평면상에 위치하도록 이 절연성수지의 상기 한쪽의 표면부에 채워 넣어지고, 이 절연성수지의 상기 배선막의 적어도 일부와 겹쳐지는 위치에 구멍이 형성되고, 이 절연성수지의 상기 표면의 반도체소자 탑재영역의 외측에 적층용 접속편이 형성되고, 이 절연성수지의 다른 쪽의 표면의 상기 구멍에 상기 배선막과 전기적으로 접속된 외부전극이 형성된 배선기판과, 외부인출 전극의 적어도 일부가 뱀프를 거쳐서 상기 배선기판의 외부전극에 접속되어서 상기 반도체소자 탑재영역에 탑재된 반도체소자를 가지는 것을 특징으로 하는 반도체장치.
  16. 절연성수지로 이루고 전극형성구멍을 가지는 베이스의 한쪽의 표면부에 복수의 배선막을 이 막표면이 상기 베이스표면과 동일 평면상에 위치하고 적어도 일부의 배선막이 상기 전극형성구멍과 겹치도록 형성되고, 상기 각 전극형성구멍이 도전성 재료로 채워지고 그 반배선막 측면에 돌출하는 외부전극이 형성되고, 상기 베이스의 상기 한쪽의 표면상에 절연재료막을 거쳐서 반도체소자가 이 이면에서 접착되고, 상기 반도체소자의 각 전극과, 그것에 대응하는 각 배선막이 플립칩 접속된 것을 특징으로 하는 반도체장치.
  17. 제 16항에 있어서,
    베이스의 배선막형성면에 있어서 상기 반도체소자의 플립칩 접속부보다도 외측에, 금속으로 이루는 링이 접착되어서 이루는 것을 특징으로 하는 반도체장치.
  18. 제 16항 또는 제 17항에 있어서,
    칩사이즈 패키지에 의해 반도체장치를 봉지한 CSP구조를 가지는 것을 특징으로 하는 반도체장치.
  19. 제 16항 또는 제 17항에 있어서,
    볼그리드 어레이타입의 패키지에 의해 반도체장치를 봉지한 BGA구조를 가지는 것을 특징으로 하는 반도체장치.
  20. 제 16항, 제 17항, 제 18항 또는 제 19항에 있어서,
    베이스에 가스빼기구멍이 형성되어서 이루는 것을 특징으로 하는 반도체장치.
  21. 금속기판의 한쪽의 표면에 선택적으로 형성한 마스크막을 마스크로 하는 도금에 의해 배선막을 에칭스톱용 금속막을 하지(下地)로서 형성하는 공정과, 상기 금속기판의 상기 배선막이 형성된 측의 표면에, 상기 배선막 중의 적어도 일부의 배선막을 부분적으로 노출시키는 전극형성구멍을 가지는 곳의 절연성수지로 이루는 베이스를 형성하는 공정과, 상기 금속기판의 적어도 배선막이 형성된 영역을 이면 측에서 적어도 상기 하지를 이루는 에칭스톱용 금속막이 노출하기까지 에칭하는 공정과, 반도체소자의 외부인출 전극의 적어도 일부를 뱀프를 거쳐서 상기 배선기판의 배선막에 전기적으로 접속시키는 공정을, 적어도 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  22. 제 21항에 있어서,
    금속기판으로서 그 표면에 에칭스톱용 금속막을 적층한 것을 이용하고, 에칭스톱용 금속막을 하지로 하는 배선막의 형성은 이 에칭스톱용 금속막 상에 마스크막을 선택적으로 형성한 후, 이 마스크막으로서 도금에 의해 행하는 것으로 하고, 상기 금속기판의 적어도 배선막이 형성된 영역의 이면 측으로부터의 상기 에칭스톱용 금속막을 노출시키는 에칭공정이 종료한 후에, 이 에칭스톱용 금속막을 제거하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  23. 청구의 범위 제 1항∼제 12항, 제 15항∼제 20항에 기재한 반도체장치의 적어도 어느 하나를 내장한 것을 특징으로 하는 전자기기.
KR1020027013698A 2001-02-28 2002-02-20 반도체장치, 그 제조방법 및 전자기기 KR100924510B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001054075A JP2002261190A (ja) 2001-02-28 2001-02-28 半導体装置、その製造方法及び電子機器
JPJP-P-2001-00054075 2001-02-28

Publications (2)

Publication Number Publication Date
KR20020087975A true KR20020087975A (ko) 2002-11-23
KR100924510B1 KR100924510B1 (ko) 2009-11-02

Family

ID=18914459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027013698A KR100924510B1 (ko) 2001-02-28 2002-02-20 반도체장치, 그 제조방법 및 전자기기

Country Status (5)

Country Link
US (1) US6794739B2 (ko)
JP (1) JP2002261190A (ko)
KR (1) KR100924510B1 (ko)
TW (1) TW544823B (ko)
WO (1) WO2002069401A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098407B2 (en) 2003-08-23 2006-08-29 Samsung Electronics Co., Ltd. Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
JP3602118B2 (ja) * 2002-11-08 2004-12-15 沖電気工業株式会社 半導体装置
JP4150604B2 (ja) * 2003-01-29 2008-09-17 日立マクセル株式会社 半導体装置
JP2006059992A (ja) * 2004-08-19 2006-03-02 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
US7329951B2 (en) * 2005-04-27 2008-02-12 International Business Machines Corporation Solder bumps in flip-chip technologies
CN1873935B (zh) * 2005-05-31 2010-06-16 新光电气工业株式会社 配线基板的制造方法及半导体器件的制造方法
JP4146864B2 (ja) 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
GB0518613D0 (en) * 2005-09-13 2005-10-19 Eastman Kodak Co Method of forming conductive tracks
JP4852310B2 (ja) * 2006-01-06 2012-01-11 日本オプネクスト株式会社 光伝送モジュール
US7635606B2 (en) * 2006-08-02 2009-12-22 Skyworks Solutions, Inc. Wafer level package with cavities for active devices
DE102007034402B4 (de) 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
WO2008076955A2 (en) * 2006-12-15 2008-06-26 Texas Instruments Incorporated Microball mounting method and mounting device
JP2008153324A (ja) * 2006-12-15 2008-07-03 Texas Instr Japan Ltd マイクロボール搭載方法および搭載装置
JP4301302B2 (ja) * 2007-02-06 2009-07-22 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法及び電子機器
US20080217708A1 (en) * 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
US8324728B2 (en) * 2007-11-30 2012-12-04 Skyworks Solutions, Inc. Wafer level packaging using flip chip mounting
US8900931B2 (en) * 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
CN101924041B (zh) * 2009-06-16 2015-05-13 飞思卡尔半导体公司 用于装配可堆叠半导体封装的方法
JP5046308B2 (ja) * 2009-10-09 2012-10-10 シャープ株式会社 配線シート、配線シート付き太陽電池セル、太陽電池モジュールおよび配線シートロール
JP2011151322A (ja) * 2010-01-25 2011-08-04 Japan Aviation Electronics Industry Ltd フリップチップ実装構造及びフリップチップ実装方法
JP2011165862A (ja) * 2010-02-09 2011-08-25 Sony Corp 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
JP2012146963A (ja) * 2010-12-20 2012-08-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法及び半導体パッケージ
US8828245B2 (en) 2011-03-22 2014-09-09 Industrial Technology Research Institute Fabricating method of flexible circuit board
JP5845855B2 (ja) * 2011-11-30 2016-01-20 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
TWI694557B (zh) * 2012-03-26 2020-05-21 先進封裝技術私人有限公司 半導體基板、半導體封裝件及其製造方法
SG11201505630WA (en) * 2013-01-21 2015-08-28 Amlan Sen Substrate for semiconductor packaging and method of forming same
TWI611523B (zh) * 2014-09-05 2018-01-11 矽品精密工業股份有限公司 半導體封裝件之製法
JP2016122807A (ja) * 2014-12-25 2016-07-07 Ｓｈマテリアル株式会社 半導体装置用基板及びその製造方法
JP2016122808A (ja) * 2014-12-25 2016-07-07 Ｓｈマテリアル株式会社 半導体装置用基板及びその製造方法
JP2016122809A (ja) * 2014-12-25 2016-07-07 Ｓｈマテリアル株式会社 半導体装置用配線部材及びその製造方法
US10276422B2 (en) 2014-12-25 2019-04-30 Ohkuchi Materials Co., Ltd. Semiconductor device substrate, semiconductor device wiring member and method for manufacturing them, and method for manufacturing semiconductor device using semiconductor device substrate
JP6562495B2 (ja) * 2014-12-26 2019-08-21 大口マテリアル株式会社 半導体装置の製造方法
JP6562494B2 (ja) * 2014-12-26 2019-08-21 大口マテリアル株式会社 半導体装置の製造方法
JP6562493B2 (ja) * 2014-12-25 2019-08-21 大口マテリアル株式会社 半導体装置用基板及びその製造方法
JP2016001752A (ja) * 2015-08-25 2016-01-07 日本航空電子工業株式会社 フリップチップ実装構造、フリップチップ実装方法及びフリップチップ実装構造の使用方法
US10249515B2 (en) * 2016-04-01 2019-04-02 Intel Corporation Electronic device package
CN113284855A (zh) * 2020-02-19 2021-08-20 长鑫存储技术有限公司 封装基板及其形成方法、封装结构及其形成方法
US11791281B2 (en) * 2020-03-19 2023-10-17 Advanced Semiconductor Engineering, Inc. Package substrate and method for manufacturing the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306739A (ja) * 1995-05-02 1996-11-22 Nitto Denko Corp 半導体装置の製造方法
US6127735A (en) * 1996-09-25 2000-10-03 International Business Machines Corporation Interconnect for low temperature chip attachment
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
JP3336235B2 (ja) * 1997-08-27 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JPH11135672A (ja) * 1997-10-28 1999-05-21 Matsushita Electric Works Ltd 半導体パッケージ
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
SG111958A1 (en) * 1998-03-18 2005-06-29 Hitachi Cable Semiconductor device
JP3109477B2 (ja) * 1998-05-26 2000-11-13 日本電気株式会社 マルチチップモジュール
JPH11345834A (ja) * 1998-06-01 1999-12-14 Matsushita Electric Ind Co Ltd 半導体素子とそれを用いた半導体装置の製造方法および半導体装置
JP2000022040A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000036518A (ja) * 1998-07-16 2000-02-02 Nitto Denko Corp ウェハスケールパッケージ構造およびこれに用いる回路基板
JP3676590B2 (ja) * 1998-10-16 2005-07-27 ローム株式会社 半導体装置
JP3500995B2 (ja) * 1998-12-18 2004-02-23 株式会社デンソー 積層型回路モジュールの製造方法
JP2001044226A (ja) * 1999-07-27 2001-02-16 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US6365973B1 (en) * 1999-12-07 2002-04-02 Intel Corporation Filled solder
JP2001217354A (ja) * 2000-02-07 2001-08-10 Rohm Co Ltd 半導体チップの実装構造、および半導体装置
JP2002026250A (ja) * 2000-07-12 2002-01-25 Denso Corp 積層回路モジュールの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098407B2 (en) 2003-08-23 2006-08-29 Samsung Electronics Co., Ltd. Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate

Also Published As

Publication number Publication date
US20030111734A1 (en) 2003-06-19
TW544823B (en) 2003-08-01
JP2002261190A (ja) 2002-09-13
KR100924510B1 (ko) 2009-11-02
US6794739B2 (en) 2004-09-21
WO2002069401A1 (fr) 2002-09-06

Similar Documents

Publication Publication Date Title
KR100924510B1 (ko) 반도체장치, 그 제조방법 및 전자기기
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
KR100447035B1 (ko) 반도체 장치의 제조방법
KR100301357B1 (ko) 반도체장치및그제조방법및리드프레임의제조방법
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
US8604348B2 (en) Method of making a connection component with posts and pads
CN100426492C (zh) 微电子封装件及其制造方法
JPH11163022A (ja) 半導体装置、その製造方法及び電子機器
US6949470B2 (en) Method for manufacturing circuit devices
US6989291B2 (en) Method for manufacturing circuit devices
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
JP2002359323A (ja) 半導体装置及び半導体装置の製造方法
US20060049519A1 (en) Semiconductor device and method for manufacturing semiconductor device
US7372167B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2001250876A (ja) 半導体装置及びその製造方法
KR20040069513A (ko) 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법
JP3513983B2 (ja) チップキャリアの製造方法
JP3522403B2 (ja) 半導体装置
JP2002076166A (ja) 樹脂封止型半導体装置及びその製造方法
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3798765B2 (ja) 半導体装置の製造方法
JP2877122B2 (ja) 半導体装置及びリードフレーム
JP2882378B2 (ja) 半導体パッケージ及びリードフレーム
JP2003332491A (ja) 半導体装置
JP2003318357A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee