JP2003318357A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JP2003318357A JP2003318357A JP2002116747A JP2002116747A JP2003318357A JP 2003318357 A JP2003318357 A JP 2003318357A JP 2002116747 A JP2002116747 A JP 2002116747A JP 2002116747 A JP2002116747 A JP 2002116747A JP 2003318357 A JP2003318357 A JP 2003318357A
- Authority
- JP
- Japan
- Prior art keywords
- metal foil
- insulating resin
- semiconductor element
- circuit pattern
- adhesive tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】半導体パッケージの外部接続端子は完全に一様
の高さに揃っておらずわずかながら高さにばらつきがあ
る。よって、絶縁樹脂の表面に平滑な回路パターンが形
成されている半導体パッケージであって小型の半導体パ
ッケージを提供することである。 【解決手段】半導体素子が絶縁樹脂中に封止され絶縁樹
脂の表面に金属箔からなる平滑な回路パターンが形成さ
れている半導体パッケージの製造方法であって、表面に
金属箔が付着した粘着テープの金属箔面に所定の回路パ
ターンを形成し、半導体素子を含む電子部品を金属箔の
上に配置するとともに電子部品を導電体を介して接続す
るかあるいは金属箔面と接続した後、回路パターンが形
成された金属箔とともに接続された電子部品を絶縁樹脂
により封止し、ついで金属箔と粘着テープとを剥離する
ことを特徴とする半導体パッケージの製造方法。
の高さに揃っておらずわずかながら高さにばらつきがあ
る。よって、絶縁樹脂の表面に平滑な回路パターンが形
成されている半導体パッケージであって小型の半導体パ
ッケージを提供することである。 【解決手段】半導体素子が絶縁樹脂中に封止され絶縁樹
脂の表面に金属箔からなる平滑な回路パターンが形成さ
れている半導体パッケージの製造方法であって、表面に
金属箔が付着した粘着テープの金属箔面に所定の回路パ
ターンを形成し、半導体素子を含む電子部品を金属箔の
上に配置するとともに電子部品を導電体を介して接続す
るかあるいは金属箔面と接続した後、回路パターンが形
成された金属箔とともに接続された電子部品を絶縁樹脂
により封止し、ついで金属箔と粘着テープとを剥離する
ことを特徴とする半導体パッケージの製造方法。
Description
【発明の属する技術分野】本発明は、半導体素子が絶縁
樹脂中に封止され絶縁樹脂の表面に金属箔からなる平滑
な回路パターンが形成されている半導体パッケージの製
造方法、半導体パッケージ、及びこれに用いられる回路
基板付き粘着テープに関する。
樹脂中に封止され絶縁樹脂の表面に金属箔からなる平滑
な回路パターンが形成されている半導体パッケージの製
造方法、半導体パッケージ、及びこれに用いられる回路
基板付き粘着テープに関する。
【０００１】
【従来の技術】電子機器は高密度実装、軽量、小型、薄
型を達成するよう要求されている。このため電子部品は
表面実装が可能な構造に改良されてきている。また、製
造コストを低減するためパッケージ材料が安くかつ生産
性が良好なレジンパッケージが多用されている。一般的
なレジンパッケージでは、導電ペースト等によりリード
フレーム上に半導体素子を固着させワイヤボンディング
により所定のリード位置に電気的に接続したのち、エポ
キシ樹脂などによって半導体素子を封止している。レジ
ンパッケージの各リードフレームはトリミング、カッテ
ィング処理後回路基板に取り付けられる。このようなリ
ードフレームを用いた半導体パッケージは、外部端子数
の増加に伴い大型化するため、小型化の要求に対応でき
ない。そこで、近年ではリードフレームの代わりにレジ
ンパッケージの底面にはんだ微粒子などの突起電極（い
わゆるバンプ）が形成されているＢＧＡ（ＢａｌｌＧｒ
ｉｄ Ａｒｒａｙ）方式のパッケージが提案されてい
る。ＢＧＡ方式のパッケージはパッケージの底面に外部
端子を設けることができる。また、リードフレームのよ
うにパッケージの側面から外側に向かって金属端子が延
びていないのでパッケージも小さくできる。また、回路
基板もしくは半導体素子にバンプを形成しておき、半導
体素子を直接回路基板に接続して実装するフリップチッ
プ方式も提案されている。
型を達成するよう要求されている。このため電子部品は
表面実装が可能な構造に改良されてきている。また、製
造コストを低減するためパッケージ材料が安くかつ生産
性が良好なレジンパッケージが多用されている。一般的
なレジンパッケージでは、導電ペースト等によりリード
フレーム上に半導体素子を固着させワイヤボンディング
により所定のリード位置に電気的に接続したのち、エポ
キシ樹脂などによって半導体素子を封止している。レジ
ンパッケージの各リードフレームはトリミング、カッテ
ィング処理後回路基板に取り付けられる。このようなリ
ードフレームを用いた半導体パッケージは、外部端子数
の増加に伴い大型化するため、小型化の要求に対応でき
ない。そこで、近年ではリードフレームの代わりにレジ
ンパッケージの底面にはんだ微粒子などの突起電極（い
わゆるバンプ）が形成されているＢＧＡ（ＢａｌｌＧｒ
ｉｄ Ａｒｒａｙ）方式のパッケージが提案されてい
る。ＢＧＡ方式のパッケージはパッケージの底面に外部
端子を設けることができる。また、リードフレームのよ
うにパッケージの側面から外側に向かって金属端子が延
びていないのでパッケージも小さくできる。また、回路
基板もしくは半導体素子にバンプを形成しておき、半導
体素子を直接回路基板に接続して実装するフリップチッ
プ方式も提案されている。
【０００２】
【発明が解決しようとする課題】これらバンプの配列を
形成する方法として、例えば転写シートの上に配列させ
たバンプ材料を半導体素子の電極に転写する方法、ある
いは電極パターンに対応した穴を有するマスクを半導体
素子に被せてスパッタやはけ等によって各穴にバンプ材
料を挿入する（いわゆるスクイーズする）方法や電解メ
ッキ、無電解メッキによりバンプの配列を形成する方法
などがある。このようにして得られるフリップチップ方
式のパッケージは工程が煩雑で高価である。またＢＧＡ
方式では、一部のフレキシブル基板や樹脂基板では一般
的なレジンパッケージより信頼性が劣るといった問題が
あった。また、半導体端子に形成されたバンプを完全に
一様の高さに揃えることは難しく、わずかながらバンプ
の高さにばらつきがある。そこで近年携帯電話、情報端
末等ではリードレスで信頼性が高く安価なパッケージで
あるＱＦＮ（クワットフワットノンリード）などが使用
されている。しかし、ＱＦＮではフレームを使用するた
め、半導体素子を封止する工程でバリの発生などにより
フレームに離型材や樹脂が付着すると実装時にはんだが
十分に濡れないといった問題点があった。また、フレー
ムの一部がパッケージから突出しており、フレームは完
全に一様の高さに揃っておらずわずかながら高さにばら
つきがある。本発明はこの様な点に鑑みてなされた発明
であり、小型の半導体パッケージであって絶縁樹脂の表
面に平滑な回路パターンが形成されている半導体パッケ
ージを提供することである。
形成する方法として、例えば転写シートの上に配列させ
たバンプ材料を半導体素子の電極に転写する方法、ある
いは電極パターンに対応した穴を有するマスクを半導体
素子に被せてスパッタやはけ等によって各穴にバンプ材
料を挿入する（いわゆるスクイーズする）方法や電解メ
ッキ、無電解メッキによりバンプの配列を形成する方法
などがある。このようにして得られるフリップチップ方
式のパッケージは工程が煩雑で高価である。またＢＧＡ
方式では、一部のフレキシブル基板や樹脂基板では一般
的なレジンパッケージより信頼性が劣るといった問題が
あった。また、半導体端子に形成されたバンプを完全に
一様の高さに揃えることは難しく、わずかながらバンプ
の高さにばらつきがある。そこで近年携帯電話、情報端
末等ではリードレスで信頼性が高く安価なパッケージで
あるＱＦＮ（クワットフワットノンリード）などが使用
されている。しかし、ＱＦＮではフレームを使用するた
め、半導体素子を封止する工程でバリの発生などにより
フレームに離型材や樹脂が付着すると実装時にはんだが
十分に濡れないといった問題点があった。また、フレー
ムの一部がパッケージから突出しており、フレームは完
全に一様の高さに揃っておらずわずかながら高さにばら
つきがある。本発明はこの様な点に鑑みてなされた発明
であり、小型の半導体パッケージであって絶縁樹脂の表
面に平滑な回路パターンが形成されている半導体パッケ
ージを提供することである。
【０００３】
【課題を解決するための手段】請求項１に記載された本
発明の半導体パッケージの製造方法は、半導体素子が絶
縁樹脂中に封止され絶縁樹脂の表面に金属箔からなる平
滑な回路パターンが形成されている半導体パッケージの
製造方法であって、表面に金属箔が付着した粘着テープ
の金属箔面に所定の回路パターンを形成し、半導体素子
を含む電子部品を金属箔の上に配置するとともに電子部
品を導電体を介して接続するかあるいは金属箔面と接続
した後、回路パターンが形成された金属箔とともに接続
された電子部品を絶縁樹脂により封止し、ついで金属箔
と粘着テープとを剥離することを特徴とする半導体パッ
ケージの製造方法である。
発明の半導体パッケージの製造方法は、半導体素子が絶
縁樹脂中に封止され絶縁樹脂の表面に金属箔からなる平
滑な回路パターンが形成されている半導体パッケージの
製造方法であって、表面に金属箔が付着した粘着テープ
の金属箔面に所定の回路パターンを形成し、半導体素子
を含む電子部品を金属箔の上に配置するとともに電子部
品を導電体を介して接続するかあるいは金属箔面と接続
した後、回路パターンが形成された金属箔とともに接続
された電子部品を絶縁樹脂により封止し、ついで金属箔
と粘着テープとを剥離することを特徴とする半導体パッ
ケージの製造方法である。
【０００４】請求項２に記載された本発明の半導体パッ
ケージの製造方法は、半導体素子が絶縁樹脂中に封止さ
れ絶縁樹脂の表面に金属箔からなる平滑な回路パターン
が形成されている半導体パッケージの製造方法であっ
て、表面に金属箔が付着した粘着テープの金属箔面に所
定の回路パターンを形成し、少なくとも１つの半導体素
子を金属箔面と接続した後、回路パターンが形成された
金属箔とともに接続された半導体素子を絶縁樹脂により
封止し、ついで金属箔と粘着テープとを剥離することを
特徴とする半導体パッケージの製造方法である。
ケージの製造方法は、半導体素子が絶縁樹脂中に封止さ
れ絶縁樹脂の表面に金属箔からなる平滑な回路パターン
が形成されている半導体パッケージの製造方法であっ
て、表面に金属箔が付着した粘着テープの金属箔面に所
定の回路パターンを形成し、少なくとも１つの半導体素
子を金属箔面と接続した後、回路パターンが形成された
金属箔とともに接続された半導体素子を絶縁樹脂により
封止し、ついで金属箔と粘着テープとを剥離することを
特徴とする半導体パッケージの製造方法である。
【０００５】請求項３に記載された本発明の半導体パッ
ケージの製造方法は、表面に金属箔が付着した粘着テー
プの金属箔面に所定の回路パターンを形成し、少なくと
も１つの半導体素子を金属箔面と接続した後、回路パタ
ーンを絶縁樹脂で封止するとともに絶縁樹脂を貫通する
複数の導電体を設け、少なくとも１つの導電体の両表面
にそれぞれ半導体素子を接続して回路パターンの上に絶
縁樹脂を挟んで別々の半導体素子を接続した後、接続さ
れた半導体素子を絶縁樹脂により封止し、ついで金属箔
と粘着テープとを剥離することを特徴とする半導体パッ
ケージの製造方法である。
ケージの製造方法は、表面に金属箔が付着した粘着テー
プの金属箔面に所定の回路パターンを形成し、少なくと
も１つの半導体素子を金属箔面と接続した後、回路パタ
ーンを絶縁樹脂で封止するとともに絶縁樹脂を貫通する
複数の導電体を設け、少なくとも１つの導電体の両表面
にそれぞれ半導体素子を接続して回路パターンの上に絶
縁樹脂を挟んで別々の半導体素子を接続した後、接続さ
れた半導体素子を絶縁樹脂により封止し、ついで金属箔
と粘着テープとを剥離することを特徴とする半導体パッ
ケージの製造方法である。
【０００６】請求項４に記載された本発明の半導体パッ
ケージの製造方法は、表面に金属箔が付着した粘着テー
プの金属箔面に所定の回路パターンを形成し、その上に
絶縁樹脂層を設けるとともに絶縁樹脂を貫通する導電体
を設け、少なくとも１つの導電体の一方の表面を金属箔
面に接続し他方の表面を半導体素子に接続して少なくと
も１つの半導体素子を金属箔面と接続し、また、絶縁樹
脂の上に配した少なくとも１つの半導体素子と金属箔の
上に設けられた所定位置の絶縁樹脂を取り除き露出させ
た金属箔面とをワイヤーボンディングにより接続した
後、接続された半導体素子とともに回路パターンが形成
された金属箔を絶縁樹脂により封止し、ついで金属箔と
粘着テープとを剥離することを特徴とする半導体パッケ
ージの製造方法である。
ケージの製造方法は、表面に金属箔が付着した粘着テー
プの金属箔面に所定の回路パターンを形成し、その上に
絶縁樹脂層を設けるとともに絶縁樹脂を貫通する導電体
を設け、少なくとも１つの導電体の一方の表面を金属箔
面に接続し他方の表面を半導体素子に接続して少なくと
も１つの半導体素子を金属箔面と接続し、また、絶縁樹
脂の上に配した少なくとも１つの半導体素子と金属箔の
上に設けられた所定位置の絶縁樹脂を取り除き露出させ
た金属箔面とをワイヤーボンディングにより接続した
後、接続された半導体素子とともに回路パターンが形成
された金属箔を絶縁樹脂により封止し、ついで金属箔と
粘着テープとを剥離することを特徴とする半導体パッケ
ージの製造方法である。
【０００７】請求項５に記載された本発明の半導体パッ
ケージの製造方法は、表面に金属箔が付着した粘着テー
プの金属箔面に所定の回路パターンを形成し、その上に
絶縁樹脂層を設けるとともに絶縁樹脂を貫通する導電体
を設け、導電体の一方の表面を金属箔面に接続し他方の
表面を半導体素子に接続して少なくとも１つの半導体素
子を金属箔面と接続し、また、絶縁樹脂の上に配した少
なくとも１つの半導体素子の上に半導体素子をさらに重
ねて配置し、半導体素子の上に配した半導体素子と金属
箔の上に設けられた所定位置の絶縁樹脂を取り除き露出
させた金属箔面とをワイヤーボンディングにより接続し
た後、接続された半導体素子とともに回路パターンが形
成された金属箔を絶縁樹脂により封止し、ついで金属箔
と粘着テープとを剥離することを特徴とする半導体パッ
ケージの製造方法である。
ケージの製造方法は、表面に金属箔が付着した粘着テー
プの金属箔面に所定の回路パターンを形成し、その上に
絶縁樹脂層を設けるとともに絶縁樹脂を貫通する導電体
を設け、導電体の一方の表面を金属箔面に接続し他方の
表面を半導体素子に接続して少なくとも１つの半導体素
子を金属箔面と接続し、また、絶縁樹脂の上に配した少
なくとも１つの半導体素子の上に半導体素子をさらに重
ねて配置し、半導体素子の上に配した半導体素子と金属
箔の上に設けられた所定位置の絶縁樹脂を取り除き露出
させた金属箔面とをワイヤーボンディングにより接続し
た後、接続された半導体素子とともに回路パターンが形
成された金属箔を絶縁樹脂により封止し、ついで金属箔
と粘着テープとを剥離することを特徴とする半導体パッ
ケージの製造方法である。
【０００８】請求項６に記載された本発明の半導体パッ
ケージは、絶縁樹脂の表面に金属箔からなる平滑な回路
パターンが形成されている半導体パッケージであって、
少なくとも１つの半導体素子が金属箔面と接続されてお
り、回路パターンが形成された金属箔とともに接続され
た半導体素子が絶縁樹脂に封止されていることを特徴と
する半導体パッケージである。
ケージは、絶縁樹脂の表面に金属箔からなる平滑な回路
パターンが形成されている半導体パッケージであって、
少なくとも１つの半導体素子が金属箔面と接続されてお
り、回路パターンが形成された金属箔とともに接続され
た半導体素子が絶縁樹脂に封止されていることを特徴と
する半導体パッケージである。
【０００９】請求項７に記載された本発明の半導体パッ
ケージは、絶縁樹脂の表面に金属箔からなる平滑な回路
パターンが形成されている半導体パッケージであって、
少なくとも１つの半導体素子が金属箔面と接続されてお
り、回路パターンを形成する金属箔は絶縁樹脂で覆われ
ており、絶縁樹脂で封止された半導体素子同士を接続す
る導電体が存在することを特徴とする半導体パッケージ
である。
ケージは、絶縁樹脂の表面に金属箔からなる平滑な回路
パターンが形成されている半導体パッケージであって、
少なくとも１つの半導体素子が金属箔面と接続されてお
り、回路パターンを形成する金属箔は絶縁樹脂で覆われ
ており、絶縁樹脂で封止された半導体素子同士を接続す
る導電体が存在することを特徴とする半導体パッケージ
である。
【００１０】請求項８に記載された本発明の半導体パッ
ケージは、絶縁樹脂の表面に金属箔からなる平滑な回路
パターンが形成されている半導体パッケージであって、
少なくとも１つの半導体素子が金属箔面と接続されてお
り、回路パターンを形成する金属箔は絶縁樹脂で覆われ
ており、絶縁樹脂で封止された半導体素子同士を接続す
る導電体が存在し、また、金属箔面とワイヤーボンディ
ングにより接続された半導体素子が存在することを特徴
とする半導体パッケージである。
ケージは、絶縁樹脂の表面に金属箔からなる平滑な回路
パターンが形成されている半導体パッケージであって、
少なくとも１つの半導体素子が金属箔面と接続されてお
り、回路パターンを形成する金属箔は絶縁樹脂で覆われ
ており、絶縁樹脂で封止された半導体素子同士を接続す
る導電体が存在し、また、金属箔面とワイヤーボンディ
ングにより接続された半導体素子が存在することを特徴
とする半導体パッケージである。
【００１１】請求項９に記載された本発明の半導体パッ
ケージは、絶縁樹脂の表面に金属箔からなる平滑な回路
パターンが形成されている半導体パッケージであって、
少なくとも１つの半導体素子が金属箔面と接続されてお
り、回路パターンを形成する金属箔は絶縁樹脂で覆われ
ており、少なくとも１つの半導体素子の上に半導体素子
が重ねられており、一方の半導体素子は金属箔面と接続
されており、他方の半導体素子はワイヤーボンディング
により金属箔面と接続されていることを特徴とする半導
体パッケージである。
ケージは、絶縁樹脂の表面に金属箔からなる平滑な回路
パターンが形成されている半導体パッケージであって、
少なくとも１つの半導体素子が金属箔面と接続されてお
り、回路パターンを形成する金属箔は絶縁樹脂で覆われ
ており、少なくとも１つの半導体素子の上に半導体素子
が重ねられており、一方の半導体素子は金属箔面と接続
されており、他方の半導体素子はワイヤーボンディング
により金属箔面と接続されていることを特徴とする半導
体パッケージである。
【００１２】請求項１０に記載された本発明の回路基板
付き粘着テープは、粘着テープに付着した金属箔に回路
パターンが形成されており、回路パターンは絶縁樹脂に
より封止されており、少なくとも１つの導電体が絶縁樹
脂を貫通して金属箔と電気的に接続しており導電体の表
面が絶縁樹脂から露出していることを特徴とする回路基
板付き粘着テープである。
付き粘着テープは、粘着テープに付着した金属箔に回路
パターンが形成されており、回路パターンは絶縁樹脂に
より封止されており、少なくとも１つの導電体が絶縁樹
脂を貫通して金属箔と電気的に接続しており導電体の表
面が絶縁樹脂から露出していることを特徴とする回路基
板付き粘着テープである。
【００１３】請求項１１に記載された本発明の回路基板
付き粘着テープは、粘着テープに付着した金属箔に回路
パターンが形成されており、回路パターンは絶縁樹脂に
より封止されており、複数の導電体から構成される少な
くとも１つの導電パスが絶縁樹脂の表面に露出する導電
体と金属箔とを電気的に接続していることを特徴とする
回路基板付き粘着テープである。
付き粘着テープは、粘着テープに付着した金属箔に回路
パターンが形成されており、回路パターンは絶縁樹脂に
より封止されており、複数の導電体から構成される少な
くとも１つの導電パスが絶縁樹脂の表面に露出する導電
体と金属箔とを電気的に接続していることを特徴とする
回路基板付き粘着テープである。
【００１４】請求項１２に記載された本発明の回路基板
付き粘着テープは、導電体が樹脂コアに金属めっきが施
された導電性微粒子であることを特徴とする請求項１０
または１１記載の回路基板付き粘着テープである。
付き粘着テープは、導電体が樹脂コアに金属めっきが施
された導電性微粒子であることを特徴とする請求項１０
または１１記載の回路基板付き粘着テープである。
【００１５】請求項１３に記載された本発明の回路基板
付き粘着テープは、導電体が導電ペーストであることを
特徴とする請求項１０または１１記載の回路基板付き粘
着テープである。
付き粘着テープは、導電体が導電ペーストであることを
特徴とする請求項１０または１１記載の回路基板付き粘
着テープである。
【００１６】請求項１４に記載された本発明の回路基板
付き粘着テープは、導電性ペーストが、弾性を有する導
電体を形成することを特徴とする請求項１３記載の回路
基板付き粘着テープである。
付き粘着テープは、導電性ペーストが、弾性を有する導
電体を形成することを特徴とする請求項１３記載の回路
基板付き粘着テープである。
【００１７】請求項１５に記載された本発明の回路基板
付き粘着テープは、絶縁樹脂は粘着性を有し、エポキシ
変性されたアクリル樹脂とエポキシ樹脂を主成分とする
熱硬化性樹脂であることを特徴とする請求項１０から１
４記載の回路基板付き粘着テープである。
付き粘着テープは、絶縁樹脂は粘着性を有し、エポキシ
変性されたアクリル樹脂とエポキシ樹脂を主成分とする
熱硬化性樹脂であることを特徴とする請求項１０から１
４記載の回路基板付き粘着テープである。
【００１８】請求項１６に記載された本発明の回路基板
付き粘着テープは、粘着テープの表面に付着した金属箔
の少なくとも一部は熱膨張係数が異なる２層の金属層か
ら形成されており、金属箔表面の金属層は内部の金属層
よりも熱膨張係数が小さいバイメタル構造であることを
特徴とする回路パターン付き粘着テープである。
付き粘着テープは、粘着テープの表面に付着した金属箔
の少なくとも一部は熱膨張係数が異なる２層の金属層か
ら形成されており、金属箔表面の金属層は内部の金属層
よりも熱膨張係数が小さいバイメタル構造であることを
特徴とする回路パターン付き粘着テープである。
【００１９】請求項１７に記載された本発明の回路基板
付き粘着テープは、内部の金属層は銅であり金属箔表面
の金属層はニッケルであることを特徴とする請求項１６
記載の回路パターン付き粘着テープである。
付き粘着テープは、内部の金属層は銅であり金属箔表面
の金属層はニッケルであることを特徴とする請求項１６
記載の回路パターン付き粘着テープである。
【００２０】
【発明の実施の形態】表面に金属箔が付着した粘着テー
プの金属箔面に所定の回路パターンを形成する方法とし
ては、例えば、金属箔面をレジストマスクを用いて露
光、現像し、所定の回路パターンをエッチングにて作成
する方法などが挙げられる。本発明の半導体パッケージ
の製造方法においては、半導体素子や他の電子部品を金
属箔の上に配置するとともに導電体を介して接続する
か、金属箔面と直接接続する。なお、フリップチップ接
合を行う場合は必要に応じて回路パターンにニッケルメ
ッキを施してもよい。また、半導体素子をフリップチッ
プ接合する場合は、回路パターンの隙間に絶縁樹脂を充
填した後半導体素子を載せおくことが好ましい。また、
半導体素子をワイヤボンディングする場合は、ペースト
接着剤を用いて半導体素子をフェイスアップで固定する
ことが好ましい。ついで、半導体素子などの電子部品と
ともに回路パターンが形成された金属箔を樹脂封止した
あと、金属箔と粘着シートを剥離することで所望の半導
体パッケージを得ることができる。また、回路パターン
を封止した絶縁樹脂に貫通孔を形成する方法としては、
例えば、ＣＯ2レーザー、ＹＡＧレーザー、エキシマレ
ーザー、電子ビームなどを照射する方法や、エンドミル
型ドリル、パンチングなどを用いる方法などが挙げられ
る。なお、これらの方法により絶縁樹脂が取り除かれ金
属箔面が露出する。表面に金属箔が付着した粘着テープ
は、例えば、粘着テープの片面に銅、アルミニウム、金
などの金属箔を付着させたテープなどが挙げられる。金
属箔の少なくとも一部は金属箔表面の金属層（クラッド
層）は内部の金属層よりも熱膨張係数が小さいバイメタ
ル構造となっていてもよい。好ましくは、内部の金属層
は銅であり金属箔表面の金属層（クラッド層）はニッケ
ルである。なお、二層構造の金属箔は銅とニッケルに限
らず、表層が内層よりも熱膨張係数が小さい金属材料で
あれば特に限定されない。例えば、銅箔、ニッケル箔、
ステンレス箔、チタン箔、アルミニウム箔、４２アロイ
膜、タングステン膜、導電性セラミクス膜、タンタル
膜、パラジウム膜などを熱膨張係数を考慮して積層すれ
ばよい。このようなバイメタル構造の金属箔は熱膨張係
数の大きい配線基板が熱ストレスにより大きく変形して
も接続部分の変形が小さく接続不良を起しにくい。ま
た、導電体に弾性を持たせた場合も接続部分の変形に追
随するため接続不良を起しにくい。なお、弾性を有する
バイメタル構造であるとより好ましい。
プの金属箔面に所定の回路パターンを形成する方法とし
ては、例えば、金属箔面をレジストマスクを用いて露
光、現像し、所定の回路パターンをエッチングにて作成
する方法などが挙げられる。本発明の半導体パッケージ
の製造方法においては、半導体素子や他の電子部品を金
属箔の上に配置するとともに導電体を介して接続する
か、金属箔面と直接接続する。なお、フリップチップ接
合を行う場合は必要に応じて回路パターンにニッケルメ
ッキを施してもよい。また、半導体素子をフリップチッ
プ接合する場合は、回路パターンの隙間に絶縁樹脂を充
填した後半導体素子を載せおくことが好ましい。また、
半導体素子をワイヤボンディングする場合は、ペースト
接着剤を用いて半導体素子をフェイスアップで固定する
ことが好ましい。ついで、半導体素子などの電子部品と
ともに回路パターンが形成された金属箔を樹脂封止した
あと、金属箔と粘着シートを剥離することで所望の半導
体パッケージを得ることができる。また、回路パターン
を封止した絶縁樹脂に貫通孔を形成する方法としては、
例えば、ＣＯ2レーザー、ＹＡＧレーザー、エキシマレ
ーザー、電子ビームなどを照射する方法や、エンドミル
型ドリル、パンチングなどを用いる方法などが挙げられ
る。なお、これらの方法により絶縁樹脂が取り除かれ金
属箔面が露出する。表面に金属箔が付着した粘着テープ
は、例えば、粘着テープの片面に銅、アルミニウム、金
などの金属箔を付着させたテープなどが挙げられる。金
属箔の少なくとも一部は金属箔表面の金属層（クラッド
層）は内部の金属層よりも熱膨張係数が小さいバイメタ
ル構造となっていてもよい。好ましくは、内部の金属層
は銅であり金属箔表面の金属層（クラッド層）はニッケ
ルである。なお、二層構造の金属箔は銅とニッケルに限
らず、表層が内層よりも熱膨張係数が小さい金属材料で
あれば特に限定されない。例えば、銅箔、ニッケル箔、
ステンレス箔、チタン箔、アルミニウム箔、４２アロイ
膜、タングステン膜、導電性セラミクス膜、タンタル
膜、パラジウム膜などを熱膨張係数を考慮して積層すれ
ばよい。このようなバイメタル構造の金属箔は熱膨張係
数の大きい配線基板が熱ストレスにより大きく変形して
も接続部分の変形が小さく接続不良を起しにくい。ま
た、導電体に弾性を持たせた場合も接続部分の変形に追
随するため接続不良を起しにくい。なお、弾性を有する
バイメタル構造であるとより好ましい。
【００２１】導電体の形状は限定されない。例えば、球
状、真球状、円柱状、多面体などが挙げられる。また導
電体は特に限定されず、はんだ、金、銀、銅等の単体の
金属、合金、めっきを施したポリマー粒子、めっきを施
した金属粒子などが挙げられる。なお、めっきは金、
銀、銅、はんだ、合金などの金属に限らず、カーボン等
の導電性無機物や導電性高分子であってもよい。また、
はんだ、銀、金、スズ、ニッケルなど含む熱硬化性樹脂
ペーストなどからなる導電性ペーストなどが挙げられ
る。なお、弾性を有する導電体を形成することができる
導電性ペーストがより好ましく、例えば、シリコーン樹
脂ペーストなどが好ましい。適度な弾性や柔軟性、回復
性を有し球状のものが得やすいという点から高分子量体
をコアとして表面に導電層を形成しためっきを施した樹
脂微粒子が好ましい。
状、真球状、円柱状、多面体などが挙げられる。また導
電体は特に限定されず、はんだ、金、銀、銅等の単体の
金属、合金、めっきを施したポリマー粒子、めっきを施
した金属粒子などが挙げられる。なお、めっきは金、
銀、銅、はんだ、合金などの金属に限らず、カーボン等
の導電性無機物や導電性高分子であってもよい。また、
はんだ、銀、金、スズ、ニッケルなど含む熱硬化性樹脂
ペーストなどからなる導電性ペーストなどが挙げられ
る。なお、弾性を有する導電体を形成することができる
導電性ペーストがより好ましく、例えば、シリコーン樹
脂ペーストなどが好ましい。適度な弾性や柔軟性、回復
性を有し球状のものが得やすいという点から高分子量体
をコアとして表面に導電層を形成しためっきを施した樹
脂微粒子が好ましい。
【００２２】絶縁樹脂は、例えば、室温で粘着性を有す
る熱硬化性樹脂を主成分とする絶縁樹脂などが挙げられ
る。絶縁シートとしては、例えば、エポキシ変性された
アクリル樹脂とエポキシ樹脂を主成分とするシートが挙
げられる。なお、導電体が絶縁シートを貫通しているフ
リップチップシートであってもよい。
る熱硬化性樹脂を主成分とする絶縁樹脂などが挙げられ
る。絶縁シートとしては、例えば、エポキシ変性された
アクリル樹脂とエポキシ樹脂を主成分とするシートが挙
げられる。なお、導電体が絶縁シートを貫通しているフ
リップチップシートであってもよい。
【００２３】絶縁樹脂に貫通孔をあけ導電ペーストや導
電性微粒子などの導電体を挿入あるいは充填すると導電
体表面が露出したフリップチップシートが得られる。
電性微粒子などの導電体を挿入あるいは充填すると導電
体表面が露出したフリップチップシートが得られる。
【００２４】本発明の半導体パッケージは、例えば、金
属箔付き粘着テープの金属箔に回路パターンを形成した
後、回路パターンの隙間と回路パターンの表面を絶縁樹
脂で封止する。ついで、絶縁樹脂に貫通孔をあけ金属箔
表面を露出させたあと、必要に応じて金属微粒子を埋め
込んだりまた導電性ぺーストを充填するなどにより絶縁
樹脂を貫通する導電体を形成する。そして、形成された
導電体や露出した金属箔表面と半導体素子などの電子部
品を接続する。図１に半導体素子が接続された回路基板
が粘着テープの上に形成されている概念図の一例を示
す。なお、半導体素子は導電性微粒子が埋め込まれたフ
リップチップシートにより金属箔と接続されていてもよ
い。また、半導体素子は積み重ねられていてもよく積み
重ねた半導体素子をワイヤーボンディングにより金属箔
と接続してもよい。図２に概念図の一例を示す。つい
で、全体を絶縁樹脂で封止する。図３に概念図の一例を
示す。
属箔付き粘着テープの金属箔に回路パターンを形成した
後、回路パターンの隙間と回路パターンの表面を絶縁樹
脂で封止する。ついで、絶縁樹脂に貫通孔をあけ金属箔
表面を露出させたあと、必要に応じて金属微粒子を埋め
込んだりまた導電性ぺーストを充填するなどにより絶縁
樹脂を貫通する導電体を形成する。そして、形成された
導電体や露出した金属箔表面と半導体素子などの電子部
品を接続する。図１に半導体素子が接続された回路基板
が粘着テープの上に形成されている概念図の一例を示
す。なお、半導体素子は導電性微粒子が埋め込まれたフ
リップチップシートにより金属箔と接続されていてもよ
い。また、半導体素子は積み重ねられていてもよく積み
重ねた半導体素子をワイヤーボンディングにより金属箔
と接続してもよい。図２に概念図の一例を示す。つい
で、全体を絶縁樹脂で封止する。図３に概念図の一例を
示す。
【００２５】全体を絶縁樹脂で封止したあと粘着テープ
を剥がし金属箔表面を露出させる。図４及び図５に得ら
れた半導体パッケージの概念図例を示す。
を剥がし金属箔表面を露出させる。図４及び図５に得ら
れた半導体パッケージの概念図例を示す。
【００２６】
【発明の効果】本発明の半導体パッケージの製造方法に
よれば、絶縁樹脂の表面に平滑な回路パターンが形成さ
れている半導体パッケージを得ることができる。また、
半導体パッケージを製造する過程で回路パターン表面が
汚染される恐れがない。また、半導体パッケージを小型
にすることができる。
よれば、絶縁樹脂の表面に平滑な回路パターンが形成さ
れている半導体パッケージを得ることができる。また、
半導体パッケージを製造する過程で回路パターン表面が
汚染される恐れがない。また、半導体パッケージを小型
にすることができる。
【図１】 半導体素子が接続された回路基板が粘着テー
プの上に形成されている概念図。
プの上に形成されている概念図。
【図２】 半導体素子が接続された回路基板が粘着テー
プの上に形成されている別の概念図。
プの上に形成されている別の概念図。
【図３】 全体が絶縁樹脂で封止された回路基板が粘着
テープの上に形成されている概念図。
テープの上に形成されている概念図。
【図４】 半導体パッケージの概念図。
【図５】 半導体パッケージの別の概念図。
半導体素子 １
絶縁樹脂 ２
封止樹脂 ３
粘着テープ ４
銅箔 ５
ニッケル箔 ６
導電体 ７
導電性微粒子 ８
外部接続電極 ９
ワイヤー １０
コイル １１
Claims (17)
- 【請求項１】半導体素子が絶縁樹脂中に封止され絶縁樹
脂の表面に金属箔からなる平滑な回路パターンが形成さ
れている半導体パッケージの製造方法であって、表面に
金属箔が付着した粘着テープの金属箔面に所定の回路パ
ターンを形成し、半導体素子を含む電子部品を金属箔の
上に配置するとともに電子部品を導電体を介して接続す
るかあるいは金属箔面と接続した後、回路パターンが形
成された金属箔とともに接続された電子部品を絶縁樹脂
により封止し、ついで金属箔と粘着テープとを剥離する
ことを特徴とする半導体パッケージの製造方法。 - 【請求項２】半導体素子が絶縁樹脂中に封止され絶縁樹
脂の表面に金属箔からなる平滑な回路パターンが形成さ
れている半導体パッケージの製造方法であって、表面に
金属箔が付着した粘着テープの金属箔面に所定の回路パ
ターンを形成し、少なくとも１つの半導体素子を金属箔
面と接続した後、回路パターンが形成された金属箔とと
もに接続された半導体素子を絶縁樹脂により封止し、つ
いで金属箔と粘着テープとを剥離することを特徴とする
半導体パッケージの製造方法。 - 【請求項３】表面に金属箔が付着した粘着テープの金属
箔面に所定の回路パターンを形成し、少なくとも１つの
半導体素子を金属箔面と接続した後、回路パターンを絶
縁樹脂で封止するとともに絶縁樹脂を貫通する複数の導
電体を設け、少なくとも１つの導電体の両表面にそれぞ
れ半導体素子を接続して回路パターンの上に絶縁樹脂を
挟んで別々の半導体素子を接続した後、接続された半導
体素子を絶縁樹脂により封止し、ついで金属箔と粘着テ
ープとを剥離することを特徴とする半導体パッケージの
製造方法。 - 【請求項４】表面に金属箔が付着した粘着テープの金属
箔面に所定の回路パターンを形成し、その上に絶縁樹脂
層を設けるとともに絶縁樹脂を貫通する導電体を設け、
少なくとも１つの導電体の一方の表面を金属箔面に接続
し他方の表面を半導体素子に接続して少なくとも１つの
半導体素子を金属箔面と接続し、また、絶縁樹脂の上に
配した少なくとも１つの半導体素子と金属箔の上に設け
られた所定位置の絶縁樹脂を取り除き露出させた金属箔
面とをワイヤーボンディングにより接続した後、接続さ
れた半導体素子とともに回路パターンが形成された金属
箔を絶縁樹脂により封止し、ついで金属箔と粘着テープ
とを剥離することを特徴とする半導体パッケージの製造
方法。 - 【請求項５】表面に金属箔が付着した粘着テープの金属
箔面に所定の回路パターンを形成し、その上に絶縁樹脂
層を設けるとともに絶縁樹脂を貫通する導電体を設け、
導電体の一方の表面を金属箔面に接続し他方の表面を半
導体素子に接続して少なくとも１つの半導体素子を金属
箔面と接続し、また、絶縁樹脂の上に配した少なくとも
１つの半導体素子の上に半導体素子をさらに重ねて配置
し、半導体素子の上に配した半導体素子と金属箔の上に
設けられた所定位置の絶縁樹脂を取り除き露出させた金
属箔面とをワイヤーボンディングにより接続した後、接
続された半導体素子とともに回路パターンが形成された
金属箔を絶縁樹脂により封止し、ついで金属箔と粘着テ
ープとを剥離することを特徴とする半導体パッケージの
製造方法。 - 【請求項６】絶縁樹脂の表面に金属箔からなる平滑な回
路パターンが形成されている半導体パッケージであっ
て、少なくとも１つの半導体素子が金属箔面と接続され
ており、回路パターンが形成された金属箔とともに接続
された半導体素子が絶縁樹脂に封止されていることを特
徴とする半導体パッケージ。 - 【請求項７】絶縁樹脂の表面に金属箔からなる平滑な回
路パターンが形成されている半導体パッケージであっ
て、少なくとも１つの半導体素子が金属箔面と接続され
ており、回路パターンを形成する金属箔は絶縁樹脂で覆
われており、絶縁樹脂で封止された半導体素子同士を接
続する導電体が存在することを特徴とする半導体パッケ
ージ。 - 【請求項８】絶縁樹脂の表面に金属箔からなる平滑な回
路パターンが形成されている半導体パッケージであっ
て、少なくとも１つの半導体素子が金属箔面と接続され
ており、回路パターンを形成する金属箔は絶縁樹脂で覆
われており、絶縁樹脂で封止された半導体素子同士を接
続する導電体が存在し、また、金属箔面とワイヤーボン
ディングにより接続された半導体素子が存在することを
特徴とする半導体パッケージ。 - 【請求項９】絶縁樹脂の表面に金属箔からなる平滑な回
路パターンが形成されている半導体パッケージであっ
て、少なくとも１つの半導体素子が金属箔面と接続され
ており、回路パターンを形成する金属箔は絶縁樹脂で覆
われており、少なくとも１つの半導体素子の上に半導体
素子が重ねられており、一方の半導体素子は金属箔面と
接続されており、他方の半導体素子はワイヤーボンディ
ングにより金属箔面と接続されていることを特徴とする
半導体パッケージ。 - 【請求項１０】粘着テープに付着した金属箔に回路パタ
ーンが形成されており、回路パターンは絶縁樹脂により
封止されており、少なくとも１つの導電体が絶縁樹脂を
貫通して金属箔と電気的に接続しており導電体の表面が
絶縁樹脂から露出していることを特徴とする回路基板付
き粘着テープ。 - 【請求項１１】粘着テープに付着した金属箔に回路パタ
ーンが形成されており、回路パターンは絶縁樹脂により
封止されており、複数の導電体から構成される少なくと
も１つの導電パスが絶縁樹脂の表面に露出する導電体と
金属箔とを電気的に接続していることを特徴とする回路
基板付き粘着テープ。 - 【請求項１２】導電体が樹脂コアに金属めっきが施され
た導電性微粒子であることを特徴とする請求項１０また
は１１記載の回路基板付き粘着テープ。 - 【請求項１３】導電体が導電ペーストであることを特徴
とする請求項１０または１１記載の回路基板付き粘着テ
ープ。 - 【請求項１４】導電性ペーストが、弾性を有することを
特徴とする請求項１３記載の回路基板付き粘着テープ。 - 【請求項１５】絶縁樹脂は粘着性を有し、エポキシ変性
されたアクリル樹脂とエポキシ樹脂を主成分とする熱硬
化性樹脂であることを特徴とする請求項１０から１４記
載の回路基板付き粘着テープ。 - 【請求項１６】粘着テープの表面に付着した金属箔の少
なくとも一部は熱膨張係数が異なる２層の金属層から形
成されており、金属箔表面の金属層は内部の金属層より
も熱膨張係数が小さいバイメタル構造であることを特徴
とする回路パターン付き粘着テープ。 - 【請求項１７】内部の金属層は銅であり金属箔表面の金
属層はニッケルであることを特徴とする請求項１６記載
の回路パターン付き粘着テープ。 【０００１】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116747A JP2003318357A (ja) | 2002-04-18 | 2002-04-18 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116747A JP2003318357A (ja) | 2002-04-18 | 2002-04-18 | 半導体パッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003318357A true JP2003318357A (ja) | 2003-11-07 |
Family
ID=29534191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002116747A Withdrawn JP2003318357A (ja) | 2002-04-18 | 2002-04-18 | 半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003318357A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109998A (ja) * | 2005-10-17 | 2007-04-26 | Omron Corp | センサ機器 |
| KR20190065998A (ko) * | 2016-10-05 | 2019-06-12 | 도레이 카부시키가이샤 | 수지 조성물, 경화막, 반도체 장치 및 그들의 제조 방법 |
-
2002
- 2002-04-18 JP JP2002116747A patent/JP2003318357A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109998A (ja) * | 2005-10-17 | 2007-04-26 | Omron Corp | センサ機器 |
| KR20190065998A (ko) * | 2016-10-05 | 2019-06-12 | 도레이 카부시키가이샤 | 수지 조성물, 경화막, 반도체 장치 및 그들의 제조 방법 |
| KR102380068B1 (ko) * | 2016-10-05 | 2022-03-31 | 도레이 카부시키가이샤 | 수지 조성물, 경화막, 반도체 장치 및 그들의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6388340B2 (en) | Compliant semiconductor chip package with fan-out leads and method of making same | |
| JP3152180B2 (ja) | 半導体装置及びその製造方法 | |
| US8222747B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
| KR101193416B1 (ko) | 3차원 실장 반도체 장치 및 그의 제조 방법 | |
| US20050284658A1 (en) | Components with posts and pads | |
| JP3436159B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US6420787B1 (en) | Semiconductor device and process of producing same | |
| JP2002057241A (ja) | 移植性導電パターンを含む半導体パッケージ及びその製造方法 | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| EP0948814A1 (en) | Chip scale ball grid array for integrated circuit package | |
| KR20020087975A (ko) | 반도체장치, 그 제조방법 및 전자기기 | |
| JP2002026198A (ja) | 半導体装置及びその製造方法 | |
| JP2000138313A (ja) | 半導体装置及びその製造方法 | |
| JP5406572B2 (ja) | 電子部品内蔵配線基板及びその製造方法 | |
| WO2006004672A1 (en) | Components with posts and pads | |
| KR20040030302A (ko) | 회로 장치의 제조 방법 | |
| JPH10199924A (ja) | 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ | |
| US6708398B2 (en) | Substrate for use in package of semiconductor device, semiconductor package using the substrate, and methods for manufacturing the substrate and the semiconductor package | |
| JP3574026B2 (ja) | 回路装置およびその製造方法 | |
| US6432748B1 (en) | Substrate structure for semiconductor package and manufacturing method thereof | |
| JP2003273280A (ja) | チップパッケージ及びその製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP3513983B2 (ja) | チップキャリアの製造方法 | |
| JP3912445B2 (ja) | 半導体装置 | |
| JP3691335B2 (ja) | 回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070124 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070305 |