CN113284855A - 封装基板及其形成方法、封装结构及其形成方法 - Google Patents
封装基板及其形成方法、封装结构及其形成方法 Download PDFInfo
- Publication number
- CN113284855A CN113284855A CN202010102444.1A CN202010102444A CN113284855A CN 113284855 A CN113284855 A CN 113284855A CN 202010102444 A CN202010102444 A CN 202010102444A CN 113284855 A CN113284855 A CN 113284855A
- Authority
- CN
- China
- Prior art keywords
- substrate
- chip
- package substrate
- holes
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 201
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004033 plastic Substances 0.000 claims abstract description 34
- 229920003023 plastic Polymers 0.000 claims abstract description 34
- 238000001746 injection moulding Methods 0.000 claims abstract description 13
- 239000005022 packaging material Substances 0.000 claims abstract description 11
- 238000003466 welding Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 22
- 238000002161 passivation Methods 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 22
- 238000004806 packaging method and process Methods 0.000 abstract description 21
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- 238000000465 moulding Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 239000002699 waste material Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 230000003631 expected effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002572 peristaltic effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000013022 venting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明涉及一种封装基板及其形成方法以及一种封装结构及其形成方法,所述封装基板包括:基板,具有相对的第一表面和第二表面;至少一个排气孔,贯穿所述基板的第一表面和第二表面,所述排气孔至少包括一长条状孔洞。所述封装基板有利于提高注塑过程的塑封料的填充效果,提高形成的封装结构的可靠性。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种封装基板及其形成方法,一种封装结构及其形成方法。
背景技术
芯片在封装完成后,需要通过注塑将封装完成后的芯片进行包裹,从而对芯片进行保护。
对于通过倒装工艺(Flip chip)封装的芯片,芯片与基板之间通过焊球与基板上的电路连接。塑封过程,需要将塑封料包裹整个芯片,填充满芯片与基板之间的间隙。由于芯片与基板之间直接通过焊球或其他焊接凸点连接,间隙较小,连接点之间间隔距离也较小,因此,塑封料在填充时空气不易排出,容易出现封装结构不可靠的问题。
现有技术中,为了便于在注塑过程中有利于气体的排出,会在封装基板上设置气孔,从而在注塑过程中,随着塑封料的填充,气体自基板上的气孔排出,从而提高塑封料流体的填充效果,降低未填充气孔与冲丝等现象。然而,现有的芯片通常以非正方形尺寸设计,而单一排气孔在芯片短边方向上易于达到预期效果,然而在芯片的长边方向上,往往很难达到预期效果,依旧会存在较多气孔,塑封料填充效果较差,影响产品的可靠性。
如何进一步提高注塑过程中塑封料的填充效果,是目前亟待解决的问题。
发明内容
本发明所要解决的技术问题是,提供一种封装基板及其形成方法、封装结构及其形成方法,提高封装注塑过程中,塑封料的填充效果。
为了解决上述问题,本发明提供了一种封装基板,包括:基板,具有相对的第一表面和第二表面;至少一个排气孔,贯穿所述基板的第一表面和第二表面,所述排气孔至少包括一长条状孔洞。
可选的,所述排气孔包括两个以上交叉连通的所述长条状孔洞。
可选的,包括两个以上所述排气孔,在所述封装基板的长度方向上均匀分布。
可选的,所述排气孔关于所述封装基板的对称轴对称。
可选的,所述排气孔的平行于基板表面的横截面边缘为平滑线条。
可选的,所述长条状孔洞由若干连续圆孔相连而成。
可选的,所述排气孔内壁具有一钝化表面。
可选的,所述长条状孔洞的宽长比范围为1:1.3~1:15。
可选的,还包括:至少一个圆形孔洞,分布于所述基板的中轴线上。
为了解决上述问题,本发明的具体实施方式还提供一种封装基板的形成方法,包括:提供基板,所述基板具有第一表面和第二表面;形成至少一个排气孔,所述排气孔贯穿所述基板的第一表面和第二表面,所述排气孔至少包括一长条状孔洞。
可选的,所述排气孔包括两个以上交叉连通的所述长条状孔洞。
可选的,包括两个以上所述排气孔,在所述封装基板的长度方向上均匀分布。
可选的,所述排气孔关于所述封装基板的对称轴对称。
可选的,使得所述排气孔的平行于基板表面的横截面边缘为平滑线条。
可选的,所述长条状孔洞的形成方法包括:形成贯穿所述基板的若干连续圆孔,且所述若干连续圆孔相互连通构成所述长条状孔洞。
可选的,还包括:对所述排气孔的内壁表面进行钝化处理。
可选的,所述长条状孔洞的宽长比范围为1:1.3~1:15。
可选的,还包括:形成至少一个圆形孔洞,所述圆形孔洞分布于所述基板的中轴线上。
本发明的技术方案还提供一种封装结构,包括:如上述任一项所述的封装基板;芯片,所述芯片通过焊接凸点倒装固定于所述基板的第一表面上,通过所述焊接凸点与所述基板之间形成电连接,所述排气孔位于所述芯片在所述基板上的投影内;塑封料,包裹所述芯片,并填充满所述芯片与所述基板的第一表面之间的间隙以及所述排气孔。
本发明的技术方案还提供一种封装结构的形成方法,包括:提供上述任一项所述的封装基板;通过倒装工艺,将芯片通过焊接凸点倒装固定于所述基板的第一表面上,所述焊接凸点与所述基板之间形成电连接,所述基板内的排气孔位于所述芯片在所述基板上的投影内;对倒装于所述基板上的芯片进行注塑处理,将塑封料包裹所述芯片,并填充满所述芯片与基板第一表面之间的间隙以及所述排气孔。
本发明的封装基板具有贯穿基板的排气孔,所述排气孔包括长条形的孔洞,能够提高排气效果,并且减少注塑过程中排气孔被堵塞的风险。并且,在提高排气效果的同时,减少排气孔的数量,使得基板与芯片的焊接区域较为集中,避免浪费设计面积。
附图说明
图1为基板上气孔被杂质堵塞的示意图;
图2a至图2e为本发明一具体实施方式的封装基板的结构示意图;
图3为本发明一具体实施方式的封装基板的结构示意图;
图4a为本发明一具体实施方式的封装基板的结构示意图;
图4b为本发明一具体实施方式的封装基板的结构示意图;
图5为本发明一具体实施方式的封装基板的结构示意图;
图6为本发明一具体实施方式的封装基板的结构示意图;
图7为本发明一具体实施方式的封装基板的结构示意图;
图8a至图8c为本发明一具体实施方式的封装基板的结构示意图;
图9为本发明一具体实施方式的封装结构的结构示意图。
具体实施方式
如背景技术中所述,现有技术中基板上形成气孔,有利于注塑过程中,芯片短边方向上的气体排出,提高短边方向上的塑封料填充效果。但是,在芯片长边方向上,依旧会存在气泡等填充问题。
发明人研究发现,在芯片长边方向上,由于塑封料需要流经较多的焊接凸点区域,而会产生更明显的蠕动流(peristaltic flow,流体力学中Re<<1,或称低雷诺数流动),造成含有更多气泡的塑封料乱流涌入,因此经由单一圆孔来排气的效果较差;可以通过在芯片长边方向上排布更多的气孔,能够改善上述问题,但是,气孔增多,会占据芯片与基板之间的焊接区域面积,使得焊接区域分散,浪费设计面积。
发明人进一步还发现,现有气孔均设置为圆形,在塑封料中含有固态或半固态杂质时,会难以通过,或者导致气孔被堵塞,从而造成更大的填充异常。请参考图1,基板100中心设置有气孔101,塑封料中的杂质102大于所述气孔101直径或与所述气孔101直径相当时,无论所述杂质102如何改变位置,均很难从所述气孔101中排出或脱离,极易被卡在所述气孔101内,继而导致气体无法排除。虽然可以直接把气孔孔径扩大来改善气泡与堵塞等问题,但是同样会过度占据芯片的焊接凸点与基板的焊接区域,并且,塑封料可能会从大口径的气孔内直接垂坠流出,造成气孔周围范围反而存在塑封料填充不满的情况发生。
发明人基于上述研究,提出了一种新的封装基板及其形成方法以及基于该封装基板的封装结构及其形成方法,以解决上述问题。
下面结合附图对本发明提供的封装基板及其形成方法、封装结构及其形成方法的具体实施方式做详细说明。
请参考图2a至2c,为本发明一具体实施方式的封装基板的结构示意图。其中图2a为所述基板200的俯视示意图,图2b为与沿图2a中割线AA’的剖面示意图;图2c为沿图2a中割线BB’的剖面示意图。
所述封装基板包括:基板200,以及贯穿所述基板200的排气孔210。
所述基板200,具有相对的第一表面201和第二表面202。所述基板200可以为电路板,所述基板200表面和/或内部形成有互连电路、焊垫等电连接结构,用于与芯片形成电连接,向芯片输入电信号或输出芯片产生的电信号。所述基板200的形状通常与待封装的芯片的形状对应,为正方形或长方形。该具体实施方式中,所述基板200为长方形,长度方向沿Y方向,宽度方向沿X方向。
所述排气孔210为长条状孔洞,贯穿所述基板200的第一表面201和第二表面202。所述基板200的第一表面201在所述排气孔210以外区域为焊接区域,形成有金属连接层,用于与待封装芯片进行焊接。在其他具体实施方式中,所述排气孔210包括至少一个长条状孔洞,以及与所述长条状孔洞连通的其他孔洞结构。该具体实施方式中,所述排气孔210为长直线形状,在其他具体实施方式中,所述排气孔210还可以为折线或曲线,具体可以根据焊接凸点的分布设置排气孔的形状。在提高排气效果的同时,避免使得所述基板200上的焊接区域过于分散,可以减少面积的浪费。
所述排气孔210为长条状时,孔径面积较大,排气效果较好;并且,如果塑封料内含有固态或半固态杂质时,随着塑封料的流动,杂质不易卡在排气孔内,从而减少排气孔210被堵塞的情形;并且,即便杂质被卡在排气孔210内,由于所述排气孔210为长条状,气体还可以从杂质的两侧排出,从而防止排气孔被完全堵塞的可能。
该具体实施方式中,所述排气孔210的长度方向与所述基板200的长度方向一致。由于注塑过程中,塑封料在基板200的Y轴方向上流经的距离比较长,会经过较多的焊接凸点,所述排气孔210在Y方向上长度较长,能够提高Y方向上的排气效果。且所述排气孔210沿所述基板200的对称轴设置,关于所述对阵轴对称,由于在注塑过程中,塑封料通常自基板200的边缘向中心处流动,所述排气孔210设置于对称轴处,可以提高排气的均匀性。
所述排气孔210的宽长比范围为1:1.3~1:15,以获得较好的排气效果。优选的,所述排气孔210的宽长比范围为1:2~1:7,既能起到较好的排气效果,又避免占据较多的基板面积。
在其他具体实施方式中,所述基板200内还可以形成有两个或两个以上的排气孔。
请参考图3,为本发明另一具体实施方式的封装基板的俯视示意图。该具体实施方式中,所述基板300内形成有两个排气孔310,所述排气孔310均为长条状孔洞,所述排气孔310长度方向与所述基板300的长度方向一致,且沿对称轴分布。
请参考图4a,为本发明另一具体实施方式的封装基板的俯视示意图。该具体实施方式中,所述基板400内形成有3个排气孔410,所述排气孔410的长度方向可以与所述基板400的宽度方向一致,且在所述基板400的宽度方向上均匀分布。
请参考图4b,为另一具体实施方式的封装基板的俯视示意图,其中两个排气孔420倾斜设置。
在其他具体实施方式中,可以根据所述基板200上焊接区域的分布,以及对于塑封料流体的流速等模拟效果,合理设置所述基板200上排气孔410、排气孔420的数量、分布。所述排气孔410、420的长条状孔洞的长宽比为1:1.3~1:15,具有较好的排气以及避免杂质堵塞的效果。
在其他具体实施方式中,所述基板上还可以形成有至少一个圆形孔洞,贯穿所述基板的第一表面和第二表面。所述圆形孔洞,可以分布于基板的中轴线上,较佳的,分布于沿基板长度方向的中轴线上。
请参考图5,为本发明另一具体实施方式的封装基板的俯视示意图。
该具体实施方式中,所述基板500内的排气孔510包括两个交叉连通的长条状的孔洞510和孔洞520,呈十字交叉状。该具体实施方式中,所述孔洞501和所述孔洞502的尺寸相同,两个孔洞的长度方向分别与基板500的长度和宽度方向一致。且所述孔洞510位于所述基板500的中心位置处。在另一具体实施方式中,所述孔洞501和所述孔洞502的尺寸还可以不同,优选的,沿所述基板500的长边延伸的所述孔洞501的长度大于沿基板500短边延伸的孔洞502的长度。
在其他具体实施方式中,所述排气孔还可以包括三个或三个以上交叉连通的长条状孔洞,交叉角度可以相互垂直或倾斜均可以,交叉位置可以位于中部,也可以位于端部,在此不作限定。
请继续参考图2a,所述排气孔210具有光滑的内壁边缘。具体的,所述排气孔210的平行于基板200表面的横截面边缘为平滑线条,在长宽转角位置处为弧形衔接,以避免排气孔210内部具有尖锐凸起导致气体或流体通过时形成扰流,影响塑封料的填充效果。可以通过钻孔、激光蚀刻或刻蚀等方式,形成所述排气孔210。进一步,还可以对所述排气孔210内壁表面进行钝化处理,使得所述排气孔210内壁表面具有一钝化表面,以确保所述排气孔210具有光滑的内壁边缘。所述钝化表面可以为覆盖所述排气孔210侧壁的钝化层表面。
该具体实施方式中,所述排气孔210的侧壁垂直于基板200的表面。在其他具体实施方式中,所述排气孔210还可能具有倾斜侧壁(请参考图2d中排气孔210a),或者中部尺寸较大,两端尺寸较小(请参考图2e中排气孔210b),在此不作限定。
请参考图6,为本发明一具体实施方式的封装基板的俯视示意图。
所述封装基板的基板600内的排气孔610由若干连续圆孔601相连而成。每个圆孔601的尺寸均相同,可以通过控制圆孔601的数量及排布方式,调整所述排气孔610的尺寸及形状,便于实现。
该具体实施方式中,所述排气孔610由若干圆孔连通而成,在相邻圆孔的边缘交汇处会具有一凸出的尖角,使得排气孔610的平滑度有待提高。
请参考图7,为本发明另一具体实施方式的封装基板的示意图。
在图6所示的封装基板的基础上,所述排气孔610的内壁表面还形成有一钝化层710,所述钝化层710使得所述排气孔610内壁凸出的尖角角度平缓,表面成弧形,降低了气体或流体通过所述排气孔610时产生扰流的风险。
所述钝化层710可以通过金属化工艺形成。在一些具体实施方式中,所述钝化层710可以为通过溅射工艺形成的金属层,例如Cu层、W层等。
在其他具体实施方式中,也可以通过化学沉积方式,在所述排气孔610内壁表面形成所述钝化层710。所述钝化层710也可以选择其他易于覆盖排气孔内壁的材料。
在其他具体实施方式中,也可以通过对所述排气孔610内壁进行研磨,去除凸出的尖角,使得所述排气孔610的内壁平滑,无尖锐凸起。
上述具体实施方式中的封装基板,具有长条形的排气孔,能够提高排气效果,并且减少注塑过程中排气孔被堵塞的风险。并且,在提高排气效果的同时,减少排气孔的数量,使得基板与芯片的焊接区域较为集中,避免浪费设计面积。
本发明的具体实施方式还提供一种上述封装基板的形成过程的结构示意图。
以图2a所示的封装基板作为示例。
首先,提供一基板200,所述基板200,具有相对的第一表面201和第二表面202。所述基板200可以为电路板,所述基板200表面和/或内部形成有互连电路、焊垫等电连接结构,用于与芯片形成电连接,向芯片输入电信号或输出芯片产生的电信号。所述基板200的形状通常与待封装的芯片的形状对应,为正方形或长方形。
然后,在所述基板200内形成排气孔210,所述排气孔210贯穿所述基板200的第一表面201和第二表面202,所述排气孔210为长条状孔洞。
所述基板200的第一表面201在所述排气孔210以外区域为焊接区域,形成有金属连接层,用于与待封装芯片进行焊接。在其他具体实施方式中,所述排气孔210包括至少一个长条状孔洞,以及与所述长条状孔洞连通的其他孔洞结构。该具体实施方式中,所述排气孔210为长直线形状,在其他具体实施方式中,所述排气孔210还可以为折线或曲线。在提高排气效果的同时,避免使得所述基板200上的焊接区域过于分散,可以减少面积的浪费。
该具体实施方式中,所述排气孔210的长度方向与所述基板200的长度方向一致。在其他具体实施方式中,所述排气孔210的长度方向还可以与基板200的宽度方向一致,或者倾斜设置。
在其他具体实施方式中,所述基板200内还可以形成有两个或两个以上的排气孔。所述排气孔还包括两个以上交叉连通的长条状孔洞。
所述长条状孔洞的宽长比为1:1.3~1:15,较佳的,可以为1:2~1:7。
在其他具体实施方式中,还可以在所述基板上形成至少一个圆形孔洞,贯穿所述基板的第一表面和第二表面。所述圆形孔洞,可以分布于基板的中轴线上,较佳的,分布于沿基板长度方向的中轴线上。
本领域技术人员可以根据需要合理设置形成的排气孔的数量、位置、形状以及尺寸,在此不作限定。
请参考图8a至图8c,为本发明一具体实施方式的排气孔的形成过程示意图。
请参考图8a,基板800上形成圆孔801,图8a中包括通过钻孔形成圆孔801后的俯视示意图,以及沿俯视示意图中割线CC’的剖面示意图;
请参考图8b,在圆孔801的边缘继续通过钻孔形成相同尺寸的圆孔802,所述圆孔802与所述圆孔801之间有交叠,使得所述圆孔802与所述圆孔801连通。
请参考图8c,继续沿同一直线形成圆孔803和圆孔804,所述圆孔801~804相互连通构成长条状的排气孔810。
后续还可以对所述排气孔810的内壁表面进行钝化处理,例如形成钝化层或进行研磨层处理,使得所述排气孔810内壁表面更为平滑,无尖锐凸起。
所述钝化处理可以为金属化处理。在一个具体实施方式中,所述金属化处理包括:在形成的所述排气孔810内壁表面以及基板800表面通过溅镀(Sputter)、电镀(Plating)或有机金属气相沉积(MOCVD)工艺等方式形成金属层;再通过研磨或刻蚀等方法去除基板800表面的金属层,仅留下覆盖排气孔810内壁的金属层作为钝化层。如果研磨或刻蚀后,排气孔810内覆盖的金属层厚度过大,可以以较小孔径的钻头将其重新钻孔开,仅留下较薄的金属层作为钝化层。其中,所述金属层的材料可以为W或Cu等半导体工艺中常用的金属材料。
本发明的具体实施方式,还提供一种采用上述封装基板的封装结构。
请参考图9,为本发明一具体实施方式的封装结构的结构示意图。
该具体实施方式中,以图2b中所述的封装基板作为示例。
所述封装结构包括:封装基板,所述封装基板包括基板200以及贯穿所述基板200的排气孔210;芯片900,所述芯片900通过焊接凸点901倒装固定于所述基板200的第一表面201上,通过所述焊接凸点901与所述基板200之间形成电连接,所述排气孔210位于所述芯片900在所述基板200上的投影内;塑封料910,包裹所述芯片900,并填充满所述芯片900与所述基板200的第一表面201之间的间隙以及所述排气孔210。
所述封装内的排气孔210为长条状孔洞,贯穿所述基板200的第一表面201和第二表面202。
所述封装结构还包括焊球920,形成于所述基板200的第二表面202上。
上述封装结构中,由于封装基板内形成有长条状的排气孔,因此能够有效在各个方向上提高塑封料910的填充效果,使得所述塑封料910充分填充所述芯片900与基板200之间的间隙,减少气孔等填充不良的问题,提高封装结构的可靠性。
所述封装结构的封装基板内的排气孔还可以采用其他结构,具体请参考前述具体实施方式中的描述,在此不再赘述。
本发明的具体实施方式还提供一种上述封装结构的形成方法。
所述封装结构的形成方法包括如下步骤:
步骤1:提供封装基板,所述封装基板具有相对的第一表面和第二表面;至少一个排气孔,贯穿所述基板的第一表面和第二表面,所述排气孔至少包括一长条状孔洞。
步骤2:通过倒装工艺,将芯片通过焊接凸点倒装固定于所述基板的第一表面上,所述焊接凸点与所述基板之间形成电连接,所述基板内的排气孔位于所述芯片在所述基板上的投影内。
步骤3:对倒装于所述基板上的芯片进行注塑处理,将塑封料包裹所述芯片,并填充满所述芯片与基板第一表面之间的间隙以及所述排气孔。
可以将表面具有倒装芯片的基板置于注塑模具的腔体内,基板的第二表面位于腔体底部表面上;然后向所述腔体内注入液态塑封料后固化处理,塑封料填充满所述腔体,包裹所述芯片以及填充芯片与基板表面间隙。
在注入塑封料的过程中,腔体内的气体通过至少部分所述排气孔排出。所述腔体底部可以有与所述基板内排气孔连通的凹槽,所述凹槽与封装模具外部连通,以便将气体排出腔体外。
由于所述排气孔包括长条形孔洞,不易被堵塞,且具有较大孔径,提高排气效率。因此,在塑封料完全填充满腔体之前,可以持续作为气体排出通道,提高塑封料的填充效果。
步骤4:在所述基板的第二表面上形成焊球。
完成注塑处理后,再在所述基板的第二表面上形成焊球,所述焊球可以为焊铅锡球或无铅锡球等。后续可以通过回流焊工艺,通过所述焊球将封装结构贴装于其他电路板等其他电子元件上。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (20)
1.一种封装基板,其特征在于,包括:
基板,具有相对的第一表面和第二表面;
至少一个排气孔,贯穿所述基板的第一表面和第二表面,所述排气孔至少包括一长条状孔洞。
2.根据权利要求1所述的封装基板,其特征在于,所述排气孔包括至少两个以上交叉连通的所述长条状孔洞。
3.根据权利要求1所述的封装基板,其特征在于,包括两个以上所述排气孔,在所述封装基板的长度方向上均匀分布。
4.根据权利要求1所述的封装基板,其特征在于,所述排气孔关于所述封装基板的对称轴对称。
5.根据权利要求1所述的封装基板,其特征在于,所述排气孔的平行于基板表面的横截面边缘为平滑线条。
6.根据权利要求1所述的封装基板,其特征在于,所述长条状孔洞由若干连续圆孔相连而成。
7.根据权利要求1所述的封装基板,其特征在于,所述排气孔内壁具有一钝化表面。
8.根据权利要求1所述的封装基板,其特征在于,所述长条状孔洞的宽长比范围为1:1.3~1:15。
9.根据权利要求1所述的封装基板,其特征在于,还包括:至少一个圆形孔洞,分布于所述基板的中轴线上。
10.一种封装基板的形成方法,其特征在于,包括:
提供基板,所述基板具有第一表面和第二表面;
形成至少一个排气孔,所述排气孔贯穿所述基板的第一表面和第二表面,所述排气孔至少包括一长条状孔洞。
11.根据权利要求10所述的封装基板的形成方法,其特征在于,所述排气孔包括两个以上交叉连通的所述长条状孔洞。
12.根据权利要求10所述的封装基板的形成方法,其特征在于,包括两个以上所述排气孔,在所述封装基板的长度方向上均匀分布。
13.根据权利要求10所述的封装基板的形成方法,其特征在于,所述排气孔关于所述封装基板的对称轴对称。
14.根据权利要求10所述的封装基板的形成方法,其特征在于,使得所述排气孔的平行于基板表面的横截面边缘为平滑线条。
15.根据权利要求10所述的封装基板的形成方法,其特征在于,所述长条状孔洞的形成方法包括:形成贯穿所述基板的若干连续圆孔,且所述若干连续圆孔相互连通构成所述长条状孔洞。
16.根据权利要求10或15所述的封装基板的形成方法,其特征在于,还包括:
对所述排气孔的内壁表面进行钝化处理。
17.根据权利要求10所述的封装基板的形成方法,其特征在于,所述长条状孔洞的宽长比范围为1:1.3~1:15。
18.根据权利要求10所述的封装基板的形成方法,其特征在于,还包括:形成至少一个圆形孔洞,所述圆形孔洞分布于所述基板的中轴线上。
19.一种封装结构,其特征在于,包括:
如权利要求1至9中任一项所述的封装基板;
芯片,所述芯片通过焊接凸点倒装固定于所述基板的第一表面上,通过所述焊接凸点与所述基板之间形成电连接,所述排气孔位于所述芯片在所述基板上的投影内;
塑封料,包裹所述芯片,并填充满所述芯片与所述基板的第一表面之间的间隙以及所述排气孔。
20.一种封装结构的形成方法,其特征在于,包括:
提供如权利要求1至9中任一项所述的封装基板;
通过倒装工艺,将芯片通过焊接凸点倒装固定于所述基板的第一表面上,所述焊接凸点与所述基板之间形成电连接,所述基板内的排气孔位于所述芯片在所述基板上的投影内;
对倒装于所述基板上的芯片进行注塑处理,将塑封料包裹所述芯片,并填充满所述芯片与基板第一表面之间的间隙以及所述排气孔。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010102444.1A CN113284855A (zh) | 2020-02-19 | 2020-02-19 | 封装基板及其形成方法、封装结构及其形成方法 |
US17/433,789 US12027379B2 (en) | 2020-02-19 | 2020-11-12 | Package substrate and method of forming the same, package structure and method of forming the same |
EP20919808.4A EP3933910B1 (en) | 2020-02-19 | 2020-11-12 | Package substrate and forming method therefor, and package structure and forming method therefor |
PCT/CN2020/128342 WO2021164337A1 (zh) | 2020-02-19 | 2020-11-12 | 封装基板及其形成方法、封装结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010102444.1A CN113284855A (zh) | 2020-02-19 | 2020-02-19 | 封装基板及其形成方法、封装结构及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113284855A true CN113284855A (zh) | 2021-08-20 |
Family
ID=77275072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010102444.1A Pending CN113284855A (zh) | 2020-02-19 | 2020-02-19 | 封装基板及其形成方法、封装结构及其形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US12027379B2 (zh) |
EP (1) | EP3933910B1 (zh) |
CN (1) | CN113284855A (zh) |
WO (1) | WO2021164337A1 (zh) |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03157944A (ja) * | 1989-11-15 | 1991-07-05 | Sony Corp | 半導体パッケージ |
US5581038A (en) * | 1994-04-04 | 1996-12-03 | Sentir, Inc. | Pressure measurement apparatus having a reverse mounted transducer and overpressure guard |
US6239385B1 (en) * | 1998-02-27 | 2001-05-29 | Agilent Technologies, Inc. | Surface mountable coaxial solder interconnect and method |
US6383846B1 (en) | 2000-03-20 | 2002-05-07 | Chi-Chih Shen | Method and apparatus for molding a flip chip semiconductor device |
JP4454792B2 (ja) * | 2000-05-18 | 2010-04-21 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
US6617682B1 (en) * | 2000-09-28 | 2003-09-09 | Intel Corporation | Structure for reducing die corner and edge stresses in microelectronic packages |
US6451625B1 (en) * | 2001-01-13 | 2002-09-17 | Siliconware Precision Industries, Co., Ltd. | Method of fabricating a flip-chip ball-grid-array package with molded underfill |
US6772512B2 (en) * | 2001-01-13 | 2004-08-10 | Siliconware Precision Industries Co., Ltd. | Method of fabricating a flip-chip ball-grid-array package without causing mold flash |
JP2002261190A (ja) * | 2001-02-28 | 2002-09-13 | Sony Corp | 半導体装置、その製造方法及び電子機器 |
JP4581301B2 (ja) * | 2001-06-29 | 2010-11-17 | ソニー株式会社 | 半導体パッケージ |
KR20110092045A (ko) * | 2010-02-08 | 2011-08-17 | 삼성전자주식회사 | 휨 및 보이드를 억제하는 몰디드 언더필 플립칩 패키지 |
KR101902996B1 (ko) * | 2012-07-09 | 2018-10-01 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
GB2504343A (en) | 2012-07-27 | 2014-01-29 | Ibm | Manufacturing an semiconductor chip underfill using air vent |
WO2014030760A1 (en) * | 2012-08-23 | 2014-02-27 | Ps4 Luxco S.A.R.L. | Device and method of manufacturing the same |
KR101965127B1 (ko) * | 2012-10-29 | 2019-04-04 | 삼성전자 주식회사 | 반도체 패키지 및 그 제조 방법 |
CN203590586U (zh) * | 2013-08-15 | 2014-05-07 | 青岛海信电器股份有限公司 | 电路板 |
CN104669221A (zh) * | 2015-03-17 | 2015-06-03 | 合肥京东方光电科技有限公司 | 一种绝缘机台、设备及消除静电的方法 |
CN105914155A (zh) * | 2016-04-29 | 2016-08-31 | 南通富士通微电子股份有限公司 | 一种倒装芯片及其封装方法 |
CN209419980U (zh) * | 2018-08-24 | 2019-09-20 | 珠海格力电器股份有限公司 | 印刷线路板和控制器件 |
CN211404481U (zh) * | 2020-02-19 | 2020-09-01 | 长鑫存储技术有限公司 | 封装基板以及封装结构 |
-
2020
- 2020-02-19 CN CN202010102444.1A patent/CN113284855A/zh active Pending
- 2020-11-12 WO PCT/CN2020/128342 patent/WO2021164337A1/zh unknown
- 2020-11-12 EP EP20919808.4A patent/EP3933910B1/en active Active
- 2020-11-12 US US17/433,789 patent/US12027379B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US12027379B2 (en) | 2024-07-02 |
US20220351984A1 (en) | 2022-11-03 |
EP3933910B1 (en) | 2023-06-21 |
EP3933910A4 (en) | 2022-07-06 |
WO2021164337A1 (zh) | 2021-08-26 |
EP3933910A1 (en) | 2022-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7674655B2 (en) | Semiconductor assemblies and methods of manufacturing such assemblies including forming trenches in a first side of the molding material | |
US8518747B2 (en) | Stackable semiconductor assemblies and methods of manufacturing such assemblies | |
US20040012099A1 (en) | Semiconductor device and manufacturing method for the same, circuit board, and electronic device | |
CN211404481U (zh) | 封装基板以及封装结构 | |
US8120149B2 (en) | Integrated circuit package system | |
US8541891B2 (en) | Semiconductor device | |
US20070141761A1 (en) | Method for fabricating semiconductor packages, and structure and method for positioning semiconductor components | |
US11145637B2 (en) | Semiconductor package including a substrate having two silicon layers formed on each other | |
CN113276359B (zh) | 注塑模具及注塑方法 | |
US10607905B2 (en) | Package substrate for a semiconductor package having landing pads extending toward a through-hole in a chip mounting region | |
JP2005150670A (ja) | 半導体モジュールの製造方法及びそれに用いられる印刷回路基板 | |
US11820058B2 (en) | Injection mould and injection moulding method | |
JP2009152503A (ja) | 半導体装置及びその製造方法 | |
US6825567B1 (en) | Face-to-face multi-chip flip-chip package | |
CN112992849B (zh) | 封装基板及具有其的半导体结构 | |
CN113284855A (zh) | 封装基板及其形成方法、封装结构及其形成方法 | |
JP2007515068A (ja) | ウェーハーレベルチップスケールパッケージ用の各種構造と高さを有するバンプ構造体 | |
CN113394118A (zh) | 封装结构及其形成方法 | |
JP2008177345A (ja) | Bga型パッケージ | |
JP2008034452A (ja) | 電子部品の実装構造、及びその実装方法 | |
US20080116587A1 (en) | Conductor polymer composite carrier with isoproperty conductive columns | |
CN100539108C (zh) | 电子部件的安装构造以及其安装方法 | |
TWI839810B (zh) | 半導體封裝載板結構及其製法 | |
US20240063109A1 (en) | Flip chip semiconductor packages | |
KR100345162B1 (ko) | 볼 그리드 어레이 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |