CN100539108C - 电子部件的安装构造以及其安装方法 - Google Patents
电子部件的安装构造以及其安装方法 Download PDFInfo
- Publication number
- CN100539108C CN100539108C CN 200610146402 CN200610146402A CN100539108C CN 100539108 C CN100539108 C CN 100539108C CN 200610146402 CN200610146402 CN 200610146402 CN 200610146402 A CN200610146402 A CN 200610146402A CN 100539108 C CN100539108 C CN 100539108C
- Authority
- CN
- China
- Prior art keywords
- electronic unit
- epithelium
- substrate
- substrate filler
- installation constitution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
提供一种加工率和生产率高,衬底填充剂没有气泡(空隙)的电子部件的安装构造极其安装方法。在本发明的电子部件的安装构造中,由于没有必要在设置了多个端子的绝缘基板(1)上设置用于吸引的贯通孔,因此开孔加工和由贯通孔引起的死区消失,可以实现绝缘基板的小型化,并且由于绝缘皮膜(3)具有:在避开了端子(2)的状态下设置的第一皮膜除去部(4)、和连接于该第一皮膜除去部并向电子部件(7)的本体部(7a)的周缘延伸的第二皮膜除去部(5),所以设置于绝缘基板和电子部件之间的衬底填充剂(8),由于呈液状的衬底填充剂,所以存在于第一皮膜除去部的空气被挤出向第二皮膜除去部侧,可得到没有气泡(空隙)的衬底填充剂。
Description
技术领域
本发明涉及适合用于各种电气设备或电子电路单元等的电子部件的安装构造以及其安装方法。
背景技术
说明现有的电子部件的安装构造以及其安装方法的附图,图19是表示现有的电子部件的安装构造以及其安装方法的说明图,接着,基于图19说明现有的电子部件的安装构造的结构,其构成为,在具有贯通孔51a的绝缘基板51上,在与贯通孔51a相对的状态下安装有电子部件52,在该绝缘基板51和电子部件52之间,设置有由树脂构成的衬底填充剂(under-fill)53。
另外,现有的电子部件的安装方法,如图19所示,在安装于绝缘基板51的电子部件52的周缘配置分配器(dispenser)54,并且在贯通孔51a的下部配置吸引装置55,首先,利用分配器54将液状的衬底填充剂53注入到电子部件52的全周,然后,通过吸引装置55,从贯通孔51a将衬底填充剂53吸引到电子部件53的中央部侧。
但是,在现有的电子部件的安装构造中,由于在绝缘基板51设置有贯通孔51a,所以需要对绝缘基板51实施开孔加工,而且贯通孔51a的部位成为死区,无法实现小型化,另外,在该安装方法中,由于利用分配器54将液状的衬底填充剂53注入到电子部件52的全周,然后通过吸引装置55,从贯通孔51a将衬底填充剂53吸引到电子部件53的中央部侧,所以需要进行将衬底填充剂53注入到电子部件52的全周,并利用吸引装置55吸引衬底填充剂53的作业,该作业较繁琐,存在生产率下降的问题。
发明内容
本发明是鉴于这样的现有技术的实际情况而提出的发明,其目的在于提供一种加工性和生产率好,在衬底填充剂没有气泡(空隙)的电子部件的安装构造以及其安装方法。
为了达成上述目的,本发明的特征在于,具备:设置有多个端子的绝缘基板;在避开了端子的状态下在绝缘基板上设置的绝缘皮膜;设置在本体部的下面的电极与所述端子连接的电子部件;以及在绝缘皮膜和电子部件之间、及在绝缘基板和电子部件之间设置的由树脂构成的衬底填充剂,
绝缘皮膜具有:在避开了端子的状态下沿着端子的排列而设置的第一皮膜除去部;和连接于该第一皮膜除去部、并向本体部的周缘延伸的第二皮膜除去部。
这样构成的本发明,没有必要在设置了多个端子的绝缘基板上设置用于吸引的贯通孔,因此,不需要开孔加工,并且消除了由贯通孔引起的死区,能够实现绝缘基板的小型化,并且由于绝缘皮膜具有:在避开了端子的状态下沿着端子的排列而设置的第一皮膜除去部;和连接于该第一皮膜除去部、并向本体部的周缘延伸的第二皮膜除去部,所以在第二皮膜除去部的部分,衬底填充剂的填充速度变慢,其结果是在周缘填充衬底填充剂的时刻推迟,得到在内侧没有气泡(空隙)的衬底填充剂。
另外,本发明的特征在于,在上述发明中,绝缘皮膜的厚度形成得比端子厚。这样构成的本发明,相比于在绝缘被膜和电子部件的本体部之间因毛细管现象而流动的液状的衬底填充剂,在绝缘基板和电子部件的本体部之间(第一皮膜除去部)因毛细管现象而流动的液状的衬底填充剂变慢,因此,存在于第一皮膜除去部的空气可以被可靠地挤出到第二皮膜除去部侧,可以得到没有气泡(空隙)的衬底填充剂。
另外,本发明的特征在于,在上述发明中,第一皮膜除去部形成为带状,并且绝缘皮膜在与本体部的下面中央部相对的位置设置有被膜部。这样构成的本发明,在绝缘被膜和电子部件的本体部之间因毛细管现象而流动的液状的衬底填充剂,变得比在绝缘基板和电子部件的本体部之间(第一皮膜除去部)因毛细管现象而流动的液状的衬底填充剂流得块,能够将存在于本体部的中央部的空气尽快地挤出到外周侧,可以得到没有本体部的中央部的气泡(空隙)的衬底填充剂。
另外,本发明的特征在于,在上述发明中,端子在从绝缘皮膜露出了的状态下还设置于皮膜部的位置,并与电极连接。这样构成的本发明,即使在电子部件的本体部的中央部的位置也可以连接于端子,还可增加连接数目。
另外,本发明的特征在于,在上述发明中,第二皮膜除去部向本体部的周缘的外侧延伸而形成。这样构成的本发明,存在于本体部的下面侧的空气被第二皮膜除去部可靠地排出到本体部外,可以得到没有气泡(空隙)的衬底填充剂。
另外,本发明的特征在于,在上述发明中,端子沿着四角线配置成四角状,第一皮膜除去部具有:位于相互平行的第一线的第一削除部;和连接于该第一削除部、位于相互平行的第二线的第二削除部。这样构成的本发明,通过连接第一、第二削除部,可以得到在具有呈四角状(口字状)配置的端子的部件中没有气泡(空隙)的衬底填充剂。
另外,本发明的特征在于,在上述发明中,具有与一方的第一削除部连接的第二皮膜除去部,第二皮膜除去部从一方的第一削除部的中央附近向本体部的周缘的外侧延伸而形成。这样构成的本发明,通过在一方的第一削除部的中央附近设置第二皮膜除去部,可以将存在于第一皮膜除去部的最后的空气排出到本体部外,可以得到没有气泡(空隙)的衬底填充剂。
另外,本发明的特征在于,在上述发明中,第二皮膜除去部,在连接于第一削除部的两端的状态下,直线状地向本体部的周缘的外侧延伸而形成。这样构成的本发明,通过设置与第一削除部的两端部连接的第二皮膜除去部,可以将存在于第一皮膜除去部的空气可靠地排出到本体部外,可以得到没有气泡(空隙)的衬底填充剂。
另外,本发明的特征在于,在上述发明中,第二皮膜除去部,在连接于第二削除部的状态下,向本体部的周缘的外侧延伸而形成。这样构成的本发明,由于存在与第二削除部连接的第二皮膜除去部,所以在衬底填充剂的湿润性好(流动性好)的情况下,可以控制(延缓)本体部的下面外周部处的衬底填充剂的流动,可以可靠地排出本体部的下面中央部的空气。
另外,本发明的特征在于,在上述发明中,绝缘皮膜具有以包围本体部的方式形成的第三皮膜除去部,在该第三皮膜除去部连接设置有第二皮膜除去部。这样构成的本发明,利用第三皮膜除去部,可以抑制衬底填充剂的扩散,并且由于衬底填充剂被第三皮膜除去部的缘部阻止,所以可以使第三皮膜除去部形成得浅、宽度窄,可以实现小型化。
为了达成上述目的,本发明的特征在于,具备技术方案1所述的电子部件的安装构造,并且具有配置在电子部件的周缘,用于注入衬底填充剂的分配器,该分配器在被配置于与第一皮膜除去部正交的位置的状态下,注入衬底填充剂。
这样构成的本发明,不需要利用分配器将衬底填充剂注入电子部件的周围,或利用吸引装置吸引衬底填充剂的作业,作业性好,生产率高,并且由于分配器在被配置于与第一皮膜除去部正交的位置的状态下,注入衬底填充剂,所以可以将存在于第一皮膜除去部的空气可靠地挤压向第二皮膜除去部侧,可以得到没有气泡(空隙)的衬底填充剂。
另外,本发明的特征在于,在上述发明中,具有技术方案6所述的电子部件的安装构造,并且具有配置于电子部件的周缘、用于注入衬底填充剂的分配器,该分配器在被配置于与第一、第二削除部中的一个正交的位置的状态下,注入衬底填充剂。
这样构成的本发明,不需要利用分配器将衬底填充剂注入电子部件的周围,或利用吸引装置吸引衬底填充剂的作业,作业性好,生产率高,并且由于分配器在被配置于与第一、第二削除部中的一个正交的位置的状态下,注入衬底填充剂,所以通过连接第一、第二削除部,可以得到在具有呈四角状(口字状)配置的端子的部件中没有气泡(空隙)的衬底填充剂。
另外,本发明的特征在于,在上述发明中,具备技术方案7所述的电子部件的安装构造,并且具有配置于电子部件的周缘、用于注入衬底填充剂的分配器,该分配器在被配置于如下的位置的状态下注入衬底填充剂,该位置是:垂直于与在中央附近设置了所述第二皮膜除去部的所述一方的第一削除部平行的另一方的所述第一削除部的位置。
这样构成的本发明,不需要利用分配器将衬底填充剂注入电子部件的周围,或利用吸引装置吸引衬底填充剂的作业,作业性好,生产率高,并且由于该分配器在被配置于如下的位置的状态下注入衬底填充剂,该位置是:垂直于与所述一方的第一削除部平行的另一方的所述第一削除部的位置,所以可以将存在于第一皮膜除去部的最后的空气排出到本体部外,可以得到没有气泡(空隙)的衬底填充剂。
本发明,由于在绝缘基板上设置了:沿着端子排列而设置的第一皮膜除去部;和连接于该第一皮膜除去部、并向电子部件的本体部的周缘延伸的第二皮膜除去部,所以不用在绝缘基板上设置贯通孔,可以得到没有气泡(空隙)的衬底填充剂。
附图说明
图1是本发明的电子部件的安装构造的主要部分剖面图;
图2是本发明的电子部件的安装构造的绝缘基板的俯视图;
图3是图1的A部分的放大图;
图4是表示本发明的电子部件的安装方法的主视图;
图5是表示本发明的电子部件的安装方法的俯视图;
图6是表示本发明的电子部件的安装方法的、液状的衬底填充剂的第一流动状态的说明图;
图7是表示本发明的电子部件的安装方法的、液状的衬底填充剂的第二流动状态的说明图;
图8是表示本发明的电子部件的安装方法的、液状的衬底填充剂的第三流动状态的说明图;
图9是表示本发明的电子部件的安装方法的、液状的衬底填充剂的第四流动状态的说明图;
图10是本发明的电子部件的安装构造的其他实施方式的主要部分剖面图;
图11是本发明的电子部件的安装构造的其他实施方式的绝缘基板的俯视图;
图12是表示本发明的电子部件的安装方法的其他实施方式的主视图;
图13是表示本发明的电子部件的安装方法的其他实施方式的俯视图;
图14是表示本发明的电子部件的安装方法的其他实施方式的、液状的衬底填充剂的第一流动状态的说明图;
图15是表示本发明的电子部件的安装方法的其他实施方式的、液状的衬底填充剂的第二流动状态的说明图;
图16是表示本发明的电子部件的安装方法的其他实施方式的、液状的衬底填充剂的第三流动状态的说明图;
图17是表示本发明的电子部件的安装方法的其他实施方式的、液状的衬底填充剂的第四流动状态的说明图;
图18是表示本发明的电子部件的安装方法的其他实施方式的、液状的衬底填充剂的第五流动状态的说明图;
图19是表示现有的电子部件的安装构造以及其安装方法的说明图。
符号说明:
1—绝缘基板;2—端子;2a—端子;3—绝缘皮膜;3a—皮膜部;4—第一皮膜除去部;4a—第一削除部;4b—第二削除部;5—第二皮膜除去部;6—第三皮膜除去部;7—电子部件;7a—本体部;7b—电极;8—衬底填充剂;9—分配器
具体实施方式
参考附图对于发明的实施方式进行说明,图1是本发明的电子部件的安装构造的主要部分剖面图,图2是本发明的电子部件的安装构造的绝缘基板的俯视图,图3是图1的A部分的放大图,图4是表示本发明的电子部件的安装方法的主视图,图5是表示本发明的电子部件的安装方法的俯视图,图6是表示本发明的电子部件的安装方法的、液状的衬底填充剂的第一流动状态的说明图,图7是表示本发明的电子部件的安装方法的、液状的衬底填充剂的第二流动状态的说明图,图8是表示本发明的电子部件的安装方法的、液状的衬底填充剂的第三流动状态的说明图,图9是表示本发明的电子部件的安装方法的、液状的衬底填充剂的第四流动状态的说明图。
另外,图10是本发明的电子部件的安装构造的其他实施方式的主要部分剖面图,图11是本发明的电子部件的安装构造的其他实施方式的绝缘基板的俯视图,图12是表示本发明的电子部件的安装方法的其他实施方式的主视图,图13是表示本发明的电子部件的安装方法的其他实施方式的俯视图,图14是表示本发明的电子部件的安装方法的其他实施方式的、液状的衬底填充剂的第一流动状态的说明图,图15是表示本发明的电子部件的安装方法的其他实施方式的、液状的衬底填充剂的第二流动状态的说明图,图16是表示本发明的电子部件的安装方法的其他实施方式的、液状的衬底填充剂的第三流动状态的说明图,图17是表示本发明的电子部件的安装方法的其他实施方式的、液状的衬底填充剂的第四流动状态的说明图,图18是表示本发明的电子部件的安装方法的其他实施方式的、液状的衬底填充剂的第五流动状态的说明图,
接着,基于图1~图3说明本发明的电子部件的安装构造的结构,在由层叠基板等构成的绝缘基板1上设置有作为配线图案一部分的多个端子2,该端子2沿着四角线呈四角状(口字状)地排列成两列。
另外,在该绝缘基板1上,在避开了端子2的状态下设置有由环氧系树脂构成的抗焊剂等的绝缘皮膜3,该绝缘皮膜3具有沿着端子2的排列而设置的带状的第一皮膜除去部4,该第一皮膜除去部4呈四角状(口字状),并具有:位于四角状的相互平行的第一线的第一削除部4a、和连接于该第一削除部4a并位于四角状的相互平行的第二线的第二削除部4b。
进而,绝缘皮膜3具有在由第一皮膜除去部4围绕的位置设置的岛状的皮膜部3a,并且具有:从第一削除部4a的端部与第一削除部4a成直线状延伸的第二皮膜削除部5、以及从一方的第一削除部4a的中央附近直角地向外侧延伸的第二皮膜除去部5;和连接于该第二皮膜除去部5的环状的第三皮膜除去部6。
而且,绝缘皮膜3具有25μm左右的厚度,比端子2的厚度(10μm)厚,另外,第一、第二皮膜除去部4、5的宽度形成在10μm以上。
由半导体芯片等构成的长方体状的电子部件7,具有:本体部7a、和设置在本体部7a的下表面并排列成四角状(口字状)的多个电极7b,该电子部件7是通过利用焊剂或球栅阵列(ball grid array)等将电极7连接于端子2而被安装的。
此时,皮膜部3a位于本体部7a的中央部,第二皮膜除去部5从本体部7a的周缘向外侧突出,第三皮膜除去部6被配置成围绕在本体部7a的附近,并且绝缘基板1和本体部7a的下表面之间留有约为50~80μm的尺寸的间隙。
由环氧系树脂构成的衬底填充剂8设置在:绝缘皮膜3和本体部7a的下表面之间、绝缘基板1和本体部7a的下表面之间、以及本体部7a的周缘部,加强电子部件7的安装,而且从本体部7a的周缘部露出,露出了的衬底填充剂8,在其缘部被抑制扩散用的第三皮膜除去部6抑制扩散,第三皮膜除去部6的缘部的液状的衬底填充剂8,如图3所示,由绝缘皮膜3和衬底填充剂8所成的接触角在90度~135度的范围。
若该液状的衬底填充剂8的接触角不足90度,则衬底填充剂8的流动性变高,成为衬底填充剂8较大地流出的状态,另外,若液状的衬底填充剂8的接触角超过135度,则衬底填充剂8的流动性变低,衬底填充剂8的流动变差,而且,若接触角在90度~135度的范围,则成为绝缘皮膜3和衬底填充剂8不容易受潮的状态。
接着,基于图4~图9说明本发明的电子部件的安装方法,首先,如图4、图5所示,用于注入液状的衬底填充剂8的分配器9被配置在如下位置:在电子部件7的周缘,垂直于与在中央附近设置了第二皮膜除去部5的一方的第一削除部4a相对的另一个的另一方的第一削除部4a的位置。
在该状态下,若利用分配器9注入液状的衬底填充剂8,则如图6所示,由于绝缘皮膜3和本体部7a之间的间隙小,所以衬底填充剂8由于毛细管现象而流入它们之间,接着,在该绝缘皮膜3和本体部7a之间溢出的衬底填充剂8,由于毛细管现象而流入接近于分配器9的第一削除部4a。
然后,从第一削除部4a溢出的衬底填充剂8流入间隙小的皮膜部3a和本体部7a之间,并且位于第二皮膜除去部5的缘部的衬底填充剂8,由于其量少,所以因衬底填充剂8的粘性而止住于第二皮膜除去部5的缘部,成为不会流入第二皮膜除去部5内的状态。
进一步地,若注入液状的衬底填充剂8,则如图7所示,衬底填充剂8先流入间隙小的绝缘皮膜3和本体部7a之间,同时逐渐地间隙大的第二削除部4b被衬底填充剂8填埋,成为残留下位于远离分配器9的位置的第一削除部4a和第二削除部4b的一部分的状态,并且在此期间,空气从第二皮膜除去部5排出。
进一步地,若注入液状的衬底填充剂8,则如图8所示,成为残留下位于远离分配器9的位置的第一削除部4a的一部分和第二皮膜除去部5的状态,接着若注入液状的衬底填充剂8,则存在于处于远离分配器9的位置的第一削除部4a的一部分的空气从第二皮膜除去部5排出,成为图9所示的状态。
然后,在图9的状态下,从本体部7a的下面溢出的衬底填充剂8,埋住本体部7a的周缘,并且一部分流出到第三皮膜除去部6侧,该第三皮膜除去部6成为衬底填充剂8的堤堰,保持如图3所示那样的接触角,阻止衬底填充剂8进一步流出,完成本发明的电子部件的安装。
另外,图10、图11表示本发明的电子部件的安装构造的其他实施方式,说明该其他实施方式的结构,除了配置成口字状的端子2以外,还有多个端子2a在从绝缘皮膜3露出了的状态下被设置于皮膜部3a的位置,与电极7b连接,另外,第二皮膜除去部5除了形成在一方的第一削除部4a的中央附近以及双方的第一削除部4a的两端部之外,还形成为在呈直角地连接于第二削除部4b的状态下向本体部7a的周缘外侧延伸。
如此,由于存在与第二削除部4b连接的第二皮膜除去部5,在衬底填充剂8的湿润性良好(流动性良好)的情况下,控制(延缓)本体部7a的下表面外周部处的衬底填充剂8的流动,能够可靠地排出本体部7a的下表面中央部的空气。
其他的结构具有与上述实施例相同的结构,对于同一部件标注相同符号,在此省略其说明。
接着,基于图12~图18说明本发明的电子部件的安装方法的其他实施例,首先,如图12、图13所示,用于注入液状的衬底填充剂8的分配器9被配置在如下位置:在电子部件7的周缘,垂直于与在中央附近设置了第二皮膜除去部5的一方的第一削除部4a相对的另一个的另一第一削除部4a的位置。
在该状态下,若利用分配器9注入液状的湿润性好(流动性好)的衬底填充剂8,则如图14所示,由于绝缘皮膜3和本体部7a之间的间隙小,所以衬底填充剂8由于毛细管现象而流入它们之间,接着,在该绝缘皮膜3和本体部7a之间溢出的衬底填充剂8由于毛细管现象而流入接近于分配器9的第一削除部4a和第二皮膜除去部5,由此,排除绝缘皮膜3和本体部7a之间或第一削除部4a和第二皮膜除去部5的空气。
然后,从第一削除部4a和第二皮膜除去部5溢出的湿润性好的衬底填充剂8,如图14所示,流入间隙小的本体部7a的下面中央部、以及下面外周部和绝缘被膜3之间。
若进一步注入液状的衬底填充剂8,则如图15所示,衬底填充剂8先流入间隙小的绝缘皮膜3和本体部7a之间,同时逐渐地间隙大的第二削除部4b被衬底填充剂8填埋,并且在呈直角地与第二削除部4b连接的第二皮膜除去部5的位置,湿润性好的衬底填充剂8的流动被控制(减缓)。
通过控制该衬底填充剂8,本体部7a的下面中央部和第二削除部4b的空气通过呈直角地与第二削除部4b连接的第二皮膜除去部5而被可靠地排出。
若进一步注入液状的衬底填充剂8,则如图16所示,衬底填充剂8填埋呈直角地与第二削除部4b连接的第二皮膜除去部5,且溢出,并且衬底填充剂8先流入间隙小的绝缘皮膜3和本体部7a之间,同时逐渐地间隙大的第二削除部4b被衬底填充剂8填埋,成为只残留下位于远离分配器9的位置的第一削除部4a和第二削除部4b的一部分的状态,并且在该期间,从第二皮膜除去部5排出空气。
若进一步注入液状的衬底填充剂8,则如图17所示,成为残留下位于远离分配器9的位置的第一削除部4a的一部分和第二皮膜除去部5的状态,接着,若注入液状的衬底填充剂8,则存在于位于远离分配器9的位置的第一削除部4a的一部分的空气被从第二皮膜除去部5排出,成为图18所示的状态。
然后,在图18的状态下,从本体部7a的下面溢出的衬底填充剂8填埋本体部7a的周缘,并且一部分流出向第三皮膜除去部6侧,但该第三皮膜除去部6成为衬底填充剂8的堤堰,具有图3所示的接触角,阻止衬底填充剂8继续流出,完成本发明电子部件的安装。
Claims (13)
1.一种电子部件的安装构造,其特征在于,
具备:设置了多个端子的绝缘基板;在避开了所述端子的状态下在所述绝缘基板上设置的绝缘皮膜;设置在本体部的下面的电极与所述端子连接的电子部件;以及在所述绝缘皮膜和所述电子部件之间、以及所述绝缘基板和所述电子部件之间设置的由树脂构成的衬底填充剂,
所述绝缘皮膜具有:在避开了所述端子的状态下沿着所述端子的排列而设置的第一皮膜除去部;和连接于该第一皮膜除去部、并向所述本体部的周缘延伸的第二皮膜除去部。
2.根据权利要求1所述的电子部件的安装构造,其特征在于,
所述绝缘皮膜的厚度比所述端子更厚地形成。
3.根据权利要求1或2所述的电子部件的安装构造,其特征在于,
所述第一皮膜除去部形成为带状,并且所述绝缘皮膜在与所述本体部的下面中央部相对的位置设置有皮膜部。
4.根据权利要求3所述的电子部件的安装构造,其特征在于,
所述端子在从所述绝缘皮膜露出了的状态下还设置于所述皮膜部的位置,并与所述电极连接。
5.根据权利要求1所述的电子部件的安装构造,其特征在于,
所述第二皮膜除去部向所述本体部的周缘的外侧延伸而形成。
6.根据权利要求5所述的电子部件的安装构造,其特征在于,
所述端子沿着四角线配置成四角状,所述第一皮膜除去部具有:位于相互平行的第一线的所述第一削除部;和连接于该第一削除部、位于相互平行的第二线的所述第二削除部。
7.根据权利要求6所述的电子部件的安装构造,其特征在于,
具有与一方的所述第一削除部连接的所述第二皮膜除去部,所述第二皮膜除去部从所述一方的第一削除部的中央附近向所述本体部的周缘的外侧延伸而形成。
8.根据权利要求7所述的电子部件的安装构造,其特征在于,
所述第二皮膜除去部,在连接于所述第一削除部的两端的状态下,直线状地向所述本体部的周缘的外侧延伸而形成。
9.根据权利要求7所述的电子部件的安装构造,其特征在于,
所述第二皮膜除去部,在连接于所述第二削除部的状态下,向所述本体部的周缘的外侧延伸而形成。
10.根据权利要求5所述的电子部件的安装构造,其特征在于,
所述绝缘皮膜具有以包围所述本体部的方式而形成的第三皮膜除去部,
在该第三皮膜除去部连接设置有所述第二皮膜除去部。
11.一种电子部件的安装方法,其特征在于,
具备权利要求1所述的电子部件的安装构造,并且具有配置在所述电子部件的周缘,用于注入所述衬底填充剂的分配器,该分配器在被配置于与所述第一皮膜除去部正交的位置的状态下,注入所述衬底填充剂。
12.一种电子部件的安装方法,其特征在于,
具备权利要求6所述的电子部件的安装构造,并且具有配置于所述电子部件的周缘、用于注入所述衬底填充剂的分配器,该分配器在被配置于与所述第一、第二削除部中的一个正交的位置的状态下,注入所述衬底填充剂。
13.一种电子部件的安装方法,其特征在于,
具备权利要求7所述的电子部件的安装构造,并且具有配置于所述电子部件的周缘、用于注入所述衬底填充剂的分配器,该分配器在被配置于如下的位置的状态下注入所述衬底填充剂,该位置是垂直于与所述一方的第一削除部平行的另一方的所述第一削除部的位置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005331830 | 2005-11-16 | ||
JP2005331830 | 2005-11-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1967830A CN1967830A (zh) | 2007-05-23 |
CN100539108C true CN100539108C (zh) | 2009-09-09 |
Family
ID=38076493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200610146402 Expired - Fee Related CN100539108C (zh) | 2005-11-16 | 2006-11-13 | 电子部件的安装构造以及其安装方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN100539108C (zh) |
TW (1) | TW200737468A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009048097A1 (ja) * | 2007-10-10 | 2009-04-16 | Nec Corporation | 半導体装置 |
-
2006
- 2006-10-27 TW TW095139743A patent/TW200737468A/zh unknown
- 2006-11-13 CN CN 200610146402 patent/CN100539108C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1967830A (zh) | 2007-05-23 |
TW200737468A (en) | 2007-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101431867B (zh) | 安装结构体 | |
US9406600B2 (en) | Printed circuit board and stacked semiconductor device | |
JP2006108588A (ja) | 半導体装置の製造方法 | |
CN1950939B (zh) | 半导体装置 | |
CN111383927B (zh) | 芯片的封装结构及封装方法 | |
KR20040080955A (ko) | 반도체 모듈의 몰딩에 관한 제조 방법 및 이에 사용되는인쇄회로기판 | |
JP4180622B2 (ja) | 電子部品の実装構造、及びその実装方法 | |
GB2368719A (en) | Electrode structure of a carrier substrate of a semiconductor device | |
US11820058B2 (en) | Injection mould and injection moulding method | |
CN100539108C (zh) | 电子部件的安装构造以及其安装方法 | |
CN211404481U (zh) | 封装基板以及封装结构 | |
CN100550362C (zh) | 一种晶圆级芯片尺寸封装的线路及其制作方法 | |
JP4176792B2 (ja) | 電子部品の実装構造、及びその実装方法 | |
JP4203513B2 (ja) | 電子部品の実装構造 | |
US8488331B2 (en) | Electrical connection interfaces and methods for adjacently positioned circuit components | |
US11508652B2 (en) | Semiconductor package | |
CN100463159C (zh) | 电子部件的安装构造 | |
US20180042112A1 (en) | Electronic device | |
US20200381320A1 (en) | Semiconductor device with a dielectric between portions | |
US11158556B2 (en) | Electronic chip package having a support and a conductive layer on the support | |
KR100821029B1 (ko) | 수지 토출 노즐, 수지 밀봉 방법 및 전자 부품 조립체 | |
US7005322B2 (en) | Process for encapsulating semiconductor components using through-holes in the semiconductor components support substrates | |
CN100511663C (zh) | 电子部件的安装结构 | |
CN219085963U (zh) | 半导体封装件和电子设备 | |
JP2000082762A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: Tokyo, Japan, Japan Patentee after: Alpine Alpine Company Address before: Tokyo, Japan, Japan Patentee before: Alps Electric Co., Ltd. |
|
CP01 | Change in the name or title of a patent holder | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090909 Termination date: 20201113 |
|
CF01 | Termination of patent right due to non-payment of annual fee |