JP4176792B2 - 電子部品の実装構造、及びその実装方法 - Google Patents

電子部品の実装構造、及びその実装方法 Download PDF

Info

Publication number
JP4176792B2
JP4176792B2 JP2006203280A JP2006203280A JP4176792B2 JP 4176792 B2 JP4176792 B2 JP 4176792B2 JP 2006203280 A JP2006203280 A JP 2006203280A JP 2006203280 A JP2006203280 A JP 2006203280A JP 4176792 B2 JP4176792 B2 JP 4176792B2
Authority
JP
Japan
Prior art keywords
electronic component
underfill
film
main body
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006203280A
Other languages
English (en)
Other versions
JP2008034452A (ja
Inventor
和夫 千尋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2006203280A priority Critical patent/JP4176792B2/ja
Publication of JP2008034452A publication Critical patent/JP2008034452A/ja
Application granted granted Critical
Publication of JP4176792B2 publication Critical patent/JP4176792B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、種々の電気機器や電子回路ユニット等に使用して好適な電子部品の実装構造、及びその実装方法に関するものである。
従来の電子部品の実装構造、及びその実装方法に係る図面を説明すると、図12は従来の電子部品の実装構造、及びその実装方法を示す説明図であり、次に、従来の電子部品の実装構造の構成を図12に基づいて説明すると、貫通孔51を有する絶縁基板51には、貫通孔51aに対向した状態で、電子部品52が取り付けられ、この絶縁基板51と電子部品52との間には、樹脂からなるアンダーフィル53が設けられた構成となっている(例えば、特許文献1参照)。
また、従来の電子部品の実装方法は、図12に示すように、絶縁基板51に取り付けられた電子部品52の周縁にディスペンサ54を配置すると共に、貫通孔51aの下部に吸引装置55を配置し、先ず、ディスペンサ54によって、液状のアンダーフィル53が電子部品52の全周に注入され、しかる後、吸引装置55によって、貫通孔51aからアンダーフィル53を電子部品53の中央部側に吸引するようになっている(例えば、特許文献1参照)。
特開平10−261661号公報
しかし、従来の電子部品の実装構造にあっては、絶縁基板51に貫通孔51aを設けられるため、絶縁基板51に孔開け加工が必要で、しかも、貫通孔51aの箇所がデッドスペースとなって、小型化が図れず、また、その実装方法にあっては、ディスペンサ54によって、液状のアンダーフィル53が電子部品52の全周に注入され、しかる後、吸引装置55によって、貫通孔51aからアンダーフィル53を電子部品53の中央部側に吸引するようになっているため、電子部品52の全周にアンダーフィル53を注入し、吸引装置55によってアンダーフィル53を吸引する作業が必要で、その作業が面倒で、生産性が悪くなるという問題がある。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、加工性と生産性が良く、アンダーフィルに気泡(ボイド)の無い電子部品の実装構造、及びその実装方法を提供することにある。
上記の目的を達成するために、本発明は、複数の端子が設けられた絶縁基板と、端子を避けた状態で絶縁基板上に設けられた絶縁皮膜と、本体部の下面に設けられた電極が端子に接続された電子部品と、絶縁皮膜と電子部品との間、及び絶縁基板と電子部品との間に設けられた樹脂からなるアンダーフィルとを備え、絶縁皮膜は、本体部の外周部の近傍に位置する端子を避けた状態で端子の配列に沿って設けられた第1の皮膜除去部と、この第1の皮膜除去部に繋がり、本体部の中央側に向かって延びる第2の皮膜除去部を有したことを特徴としている。
このように構成した本発明は、複数の端子が設けられた絶縁基板には吸引のための貫通孔を必要とせず、従って、孔開け加工が不要となる上に、貫通孔によるデッドスペースが無くなって、絶縁基板の小型化を図ることができると共に、絶縁皮膜は、端子を避けた状態で端子の配列に沿って設けられた第1の皮膜除去部と、この第1の皮膜除去部に繋がり、本体部の中央側に向かって延びる第2の皮膜除去部を有したため、第2の皮膜除去部の部分でアンダーフィルの充填速度が遅くなる結果、中央側にアンダーフィルが充填されるタイミングが遅くなり、内側に気泡(ボイド)の無いアンダーフィルが得られ、吸引装置を用いることなく、生産性の良好なものが得られる。
また、本発明は、上記発明において、絶縁皮膜の厚みが端子よりも厚く形成されたことを特徴としている。
このように構成した本発明は、絶縁被膜と電子部品の本体部間で毛細管現象によって流れる液状のアンダーフィルよりも、絶縁基板と電子部品の本体部間(第2の皮膜除去部)で毛細管現象によって流れる液状のアンダーフィルが遅くなり、このため、本体部の中央側に存在した空気が第1の皮膜除去部側に確実に押し出すことができて、気泡(ボイド)の無いアンダーフィルが得られる。
また、本発明は、上記発明において、第1、第2の皮膜除去部が帯状に形成されたことを特徴としている。
このように構成した本発明は、第1、第2の皮膜除去部の形成が簡単で、帯状の第2の皮膜除去部によって、アンダーフィルが充填されるタイミングを容易に調整できる。
また、本発明は、上記発明において、端子は、本体部の外周部の近傍に位置する第1の端子と、この第1の端子よりも本体部の中央側に位置する第2の端子を有し、第2の被膜除去部が第2の端子に跨って形成されたことを特徴としている。
このように構成した本発明は、第2の端子の位置における空気が第2の被膜除去部を介して第1の皮膜除去部側に確実に押し出すことができて、気泡(ボイド)の無いアンダーフィルが得られる。
また、本発明は、上記発明において、第1の端子は、四角線に沿って四角状に配設されて、第1の皮膜除去部は、互いに平行な第1の線に位置する第1の削除部と、この第1の削除部に繋がり、互いに平行な第2の線に位置する第2の削除部を有したことを特徴としている。
このように構成した本発明は、第1,第2の削除部が繋げられたことによって、四角状(ロ字状)に配設された第1の端子を有したものにおいて、気泡(ボイド)の無いアンダーフィルが得られる。
また、本発明は、上記発明において、第2の被膜除去部は、第2の削除部に繋がって、本体部の中央側に向かって延びたことを特徴としている。
このように構成した本発明は、第2の被膜除去部における空気が第2の削除部を通って逃がすことができて、気泡(ボイド)の無いアンダーフィルが得られる。
また、本発明は、上記発明において、第1の被膜除去部に繋がる第3の被膜除去部を有し、この第3の皮膜除去部が本体部の周縁に向かって延びたことを特徴としている。
このように構成した本発明は、本体部の下面側や第1の被膜除去部に存在する空気が第3の皮膜除去部によって確実に本体部外に排出できて、気泡(ボイド)の無いアンダーフィルが得られる。
また、本発明は、上記発明において、第3の皮膜除去部は、本体部の周縁よりも外側に延びて形成されたことを特徴としている。
このように構成した本発明は、本体部の下面側に存在する空気が第3の皮膜除去部によって確実に本体部外に排出できて、気泡(ボイド)の無いアンダーフィルが得られる。
また、本発明は、上記発明において、第3の被膜除去部は、第2の削除部に対して直角方向に延びて形成されたことを特徴としている。
このように構成した本発明は、第2の削除部に対して直角方向に延びる第3の被膜除去部の存在によって、本体部の周縁側における液状のアンダーフィルの流れをコントロール(遅く)できて、本体部の中央側における液状のアンダーフィルとの間の流れのバランスを調整できる。
また、本発明は、上記発明において、第3の被膜除去部は、第1の削除部の一方の中央近傍に繋がった状態で本体部の周縁よりも外側に延びて形成されたことを特徴としている。
このように構成した本発明は、一方の第1の削除部の中央近傍に第3の皮膜除去部を設けることによって、第1の皮膜除去部に存在する最後の空気を本体部外に排出できて、気泡(ボイド)の無いアンダーフィルが得られる。
上記の目的を達成するために、本発明は、請求項に記載の電子部品の実装構造を備えると共に、電子部品の周縁に配置され、アンダーフィルを注入するためのディスペンサを有し、このディスペンサは、第1の皮膜除去部と直交する位置に配置された状態で、アンダーフィルを注入するようにしたことを特徴としている。
このように構成した本発明は、ディスペンサによってアンダーフィルを電子部品の周囲に注入したり、吸引装置によってアンダーフィルを吸引したりする作業が不要となって、作業性が良く、生産性が良好になる上に、ディスペンサは、第1の皮膜除去部と直交する位置に配置された状態で、アンダーフィルを注入するため、第2の皮膜除去部に存在した空気が第1の皮膜除去部側に確実に押し出すことができて、気泡(ボイド)の無いアンダーフィルが得られる。
上記の目的を達成するために、本発明は、請求項、又はに記載の電子部品の実装構造を備えると共に、電子部品の周縁に配置され、アンダーフィルを注入するためのディスペンサを有し、このディスペンサは、第1の削除部と直交する位置に配置された状態で、アンダーフィルを注入するようにしたことを特徴としている。
このように構成した本発明は、ディスペンサによってアンダーフィルを電子部品の周囲に注入したり、吸引装置によってアンダーフィルを吸引したりする作業が不要となって、作業性が良く、生産性が良好になる上に、第2の被膜除去部がディスペンサと直交した状態となっているため、第2の皮膜除去部の部分でアンダーフィルの充填速度が遅くなる結果、中央側にアンダーフィルが充填されるタイミングが遅くなり、内側に気泡(ボイド)の無いアンダーフィルが得られる。
上記の目的を達成するために、本発明は、請求項からの何れかに記載の電子部品の実装構造を備えると共に、電子部品の周縁に配置され、アンダーフィルを注入するためのディスペンサを有し、このディスペンサは、第1の削除部と直交する位置に配置された状態で、アンダーフィルを注入するようにしたことを特徴としている。
このように構成した本発明は、ディスペンサによってアンダーフィルを電子部品の周囲に注入したり、吸引装置によってアンダーフィルを吸引したりする作業が不要となって、作業性が良く、生産性が良好になる上に、ディスペンサが第1の削除部と直交する位置に配置された状態で、アンダーフィルを注入するため、第1の皮膜除去部に存在した空気が第3の皮膜除去部側に確実に押し出すことができて、気泡(ボイド)の無いアンダーフィルが得られる。
上記の目的を達成するために、本発明は、請求項に記載の電子部品の実装構造を備えると共に、電子部品の周縁に配置され、アンダーフィルを注入するためのディスペンサを有し、このディスペンサは、第3の皮膜除去部が設けられた一方の第1の削除部と対向するもう一つの他方の第1の削除部と直交する位置に配置された状態で、アンダーフィルを注入するようにしたことを特徴としている。
このように構成した本発明は、ディスペンサによってアンダーフィルを電子部品の周囲に注入したり、吸引装置によってアンダーフィルを吸引したりする作業が不要となって、作業性が良く、生産性が良好になる上に、ディスペンサは、第3の皮膜除去部が中央近傍に設けられた一方の第1の削除部と対向するもう一つの他方の第1の削除部と直交する位置に配置された状態で、アンダーフィルを注入するため、第1の皮膜除去部に存在する最後の空気を第3の被膜除去部を通って本体部外に排出できて、気泡(ボイド)の無いアンダーフィルが得られる。
本発明は、絶縁皮膜が端子を避けた状態で端子の配列に沿って設けられた第1の皮膜除去部と、この第1の皮膜除去部に繋がり、本体部の中央側に向かって延びる第2の皮膜除去部を有したため、第2の皮膜除去部の部分でアンダーフィルの充填速度が遅くなる結果、中央側にアンダーフィルが充填されるタイミングが遅くなり、内側に気泡(ボイド)の無いアンダーフィルが得られる。
発明の実施の形態について図面を参照して説明すると、図1は本発明の電子部品の実装構造に係る要部断面図、図2は本発明の電子部品の実装構造に係る絶縁基板の平面図、図3は図1のA部分の拡大図、図4は本発明の電子部品の実装方法を示す正面図、図5は本発明の電子部品の実装方法を示す平面図、図6は本発明の電子部品の実装方法に係り、液状のアンダーフィルの第1の流れ状態を示す説明図である。
また、図7は本発明の電子部品の実装方法に係り、液状のアンダーフィルの第2の流れ状態を示す説明図、図8は本発明の電子部品の実装方法に係り、液状のアンダーフィルの第3の流れ状態を示す説明図、図9は本発明の電子部品の実装方法に係り、液状のアンダーフィルの第4の流れ状態を示す説明図、図10は本発明の電子部品の実装方法に係り、液状のアンダーフィルの第5の流れ状態を示す説明図、図11は本発明の電子部品の実装方法に係り、液状のアンダーフィルの第6の流れ状態を示す説明図である。
次に、本発明の電子部品の実装構造に係る構成を図1〜図3に基づいて説明すると、積層基板等からなる絶縁基板1上には、配線パターンの一部である複数の第1,第2の端子2a、2bが設けられ、この第1の端子2aは、四角線に沿って四角状(ロ字状)に例えば一列に配列され、また、第2の端子2bは、第1の端子2a群の中央側に配置されている。
この絶縁基板1上には、第1,第2の端子2a、2bを避けた状態で、エポキシ系の樹脂からなる半田レジスト等の絶縁皮膜3が設けられ、この絶縁皮膜3は、第1の端子2aの配列に沿って設けられた帯状の第1の皮膜除去部4を有し、この第1の皮膜除去部4は、四角状(ロ字状)をなし、四角状の互いに平行な第1の線に位置する第1の削除部4aと、この第1の削除部4aに繋がり、四角状の互いに平行な第2の線に位置する第2の削除部4bを有する。
また、絶縁皮膜3は、第1の皮膜除去部4で囲まれた位置に設けられた島状の部分を有し、この島状の部分に位置する絶縁被膜3には、第2の削除部4に繋がって略直角方向に延び、第2の端子2bに跨るように形成された複数の第2の被膜除去部5が設けられている。
更に、絶縁被膜3は、第1の削除部4aの端部から第1の削除部4aと一直線状(第2の削除部4bに対して直角)に延びる第3の皮膜削除部6,一方の第1の削除部4aの中央近傍から直角に外方に延びる第3の皮膜除去部6、及び第2の削除部4bから直角に外方に延びる第3の被膜除去部6と、この第3の皮膜除去部6に繋がる環状の第4の皮膜除去部7を有する。
そして、絶縁皮膜3は、25μ程度の厚さを有し、端子2の厚さ(10μm)よりも厚く、また、第1,第2、第3の皮膜除去部4,5、6の幅は、10μm以上で形成されている。
半導体チップ等からなる直方体状の電子部品8は、本体部9と、本体部9の下面に設けられた第1,第2の電極10a、10bを有し、第1の電極10aは、本体部9の周縁近傍で四角状(ロ字状)に配列され、また、第2の電極10bは、第1の電極10aよりも本体部9の中央側に配置されており、この電子部品8は、第1,第2の電極10a、10bが半田やボールグリッドアレイ等によって第1,第2の端子2a、2bに接続して取り付けられている。
この時、絶縁被膜3の島状の部分は、本体部9の中央部に位置した状態になって、第1,第2の皮膜除去部4,5が本体部9の下部に位置し、また、第3の被膜除去部6が本体部9の周縁から外側に突出し、第4の皮膜除去部7は、本体部9の近傍を囲むように配置されると共に、絶縁基板1と本体部9の下面間は、50〜80μm程度の寸法となっている。
エポキシ系の樹脂からなるアンダーフィル11は、絶縁皮膜3と本体部9の下面間、絶縁基板1と本体部9の下面間、及び本体部9の周縁部に設けられて、電子部品8の取付を強固にするようになっており、そして、本体部9の周縁部からはみ出し、はみ出したアンダーフィル11は、広がり抑制用の第4の皮膜除去部7によってその縁部で広がりが抑制されていて、第4の皮膜除去部7の縁部における液状のアンダーフィル11は、図3に示すように、絶縁皮膜3とアンダーフィル11とで作られる接触角が90度〜135度の範囲になっている。
この液状のアンダーフィル11の接触角が90度未満になると、アンダーフィル11の流動性が高くなって、アンダーフィル11が広く流れ出る状態となり、また、液状のアンダーフィル11の接触角が135度を越えると、アンダーフィル11の流動性が低くなって、アンダーフィル11の流れが悪くなり、そして、接触角が90度〜135度の範囲にすると、絶縁皮膜3とアンダーフィル11とが濡れにくい状態となる。
次に、本発明の電子部品の実装方法について図4〜図11に基づいて説明すると、先ず、図4,図5に示すように、液状のアンダーフィル11を注入するためのディスペンサ12が電子部品7の周縁で、中央近傍に第3の皮膜除去部6が設けられた一方の第1の削除部4aと対向するもう一つの他方の第1の削除部4aと直交する位置に配置される。
この時、ディスペンサ12は、第2の被膜除去部5と略直交した状態になり、この状態で、ディスペンサ12によって液状のアンダーフィル11が注入されると、図6に示すように、アンダーフィル11は、絶縁皮膜3と本体部9間のギャップが小さいため、その間に毛細管現象によって流れ込み、次に、この絶縁皮膜3と本体部9間で溢れたアンダーフィル11がディスペンサ12に近い第1の削除部4aに毛細管現象によって流れ込む。
そして、第1の削除部4aから溢れたアンダーフィル11は、ギャップの小さい絶縁被膜3の島状の部分と本体部9間に流れ込むようになると共に、第3の皮膜除去部6の縁部に位置したアンダーフィル11は、その量が少ないために、アンダーフィル11の粘性によって第3の皮膜除去部6の縁部に止まって、第3の皮膜除去部6内に流入しない状態にある。
更に、液状のアンダーフィル11を注入すると、図7に示すように、ギャップの小さい絶縁皮膜3の島状の部分と本体部9間でアンダーフィル11の流入が先行し、第2の被膜除去部5の位置に到達すると、アンダーフィル11が第2の被膜除去部5の縁部で一旦留まって、アンダーフィル11の充填(流動)速度が遅くなり、また、他方では、漸次ギャップの大きな第2の削除部4bがアンダーフィル11によって埋められるようになると共に、アンダーフィル11は、ディスペンサ12に近い位置にある第3の被膜除去部6を乗り越えて、本体部9の周縁に対向する絶縁被膜3と本体部9との間に流入する。
更に、液状のアンダーフィル11を注入すると、図8に示すように、本体部9の中央部では、1番目の第2の被膜除去部5内に流入したアンダーフィル11が溢れて、そのアンダーフィル11が絶縁被膜3と本体部9との間に流入して2番目の第2の被膜除去部5の縁部で留まるようになるが、その間において、第2の被膜除去部5に位置する空気が第1の被膜除去部4に押し出されるようになる。
また、本体部9の周縁側では、アンダーフィル11が第2の削除部4bの略中央部に設けられた第3の被膜除去部6の縁部で一旦留まって、アンダーフィル11の充填(流動)速度が遅くなり、そして、この第3の被膜除去部6内に流入したアンダーフィル11が溢れて、そのアンダーフィル11が絶縁被膜3と本体部9の周縁との間に流入するようになるが、その間において、第1の被膜除去部4に位置する空気が第3の被膜除去部6に押し出されるようになる。
更に、液状のアンダーフィル11を注入すると、図9に示すように、本体部9の中央部では、2番目の第2の被膜除去部5内に流入したアンダーフィル11が溢れて、そのアンダーフィル11が絶縁被膜3と本体部9との間に流入して、ディスペンサ12から遠い第1の削除部4aの縁部で留まるようになるが、その間において、2番目の第2の被膜除去部5に位置する空気が第1の被膜除去部4に押し出されるようになる。
また、本体部9の周縁側では、アンダーフィル11がディスペンサ12から遠い第3の被膜除去部6の縁部で一旦留まって、アンダーフィル11の充填(流動)速度が遅くなり、そして、本体部9の下面では、第3の被膜除去部6の幅が第1の削除部4aよりも小さいため、一部のアンダーフィル11が第3の被膜除去部6内に流入するが、その間において、第1の被膜除去部4に位置する空気が第3の被膜除去部6に押し出されるようになる。
更に、液状のアンダーフィル11を注入すると、図10に示すように、ディスペンサ12に遠い位置にある第1の削除部4aの一部とこの第1の削除部4aに直角に繋がった第3の皮膜除去部6が残された状態になり、続いて、液状のアンダーフィル11を注入すると、ディスペンサ12に遠い位置にある第1の削除部4aの一部に存在する空気が第3の皮膜除去部6から排出されて、図11に示すような状態となる。
そして、この図11の状態では、本体部9の下面から溢れたアンダーフィル11は、本体部9の周縁を埋めると共に、一部は第4の皮膜除去部7側に流出するが、この第4の皮膜除去部7がアンダーフィル11の堰となり、図3に示すような接触角を持って、アンダーフィル11のそれ以上の流出が阻止され、本発明の電子部品の実装が完了する。
このように、第2の削除部4bに繋がった第2の被膜除去部5の存在によって、アンダーフィル11の濡れ性が良好(流動性が良い)である場合、本体部9の下面中央部におけるアンダーフィル11の流れを制御(遅らせる)して、本体部9の下面中央部における空気の排出を確実にできる。
本発明の電子部品の実装構造に係る要部断面図である。 本発明の電子部品の実装構造に係る絶縁基板の平面図である。 図1のA部分の拡大図である。 本発明の電子部品の実装方法を示す正面図である。 本発明の電子部品の実装方法を示す平面図である 本発明の電子部品の実装方法に係り、液状のアンダーフィルの第1の流れ状態を示す説明図である。 本発明の電子部品の実装方法に係り、液状のアンダーフィルの第2の流れ状態を示す説明図である。 本発明の電子部品の実装方法に係り、液状のアンダーフィルの第3の流れ状態を示す説明図である。 本発明の電子部品の実装方法に係り、液状のアンダーフィルの第4の流れ状態を示す説明図である。 本発明の電子部品の実装方法に係り、液状のアンダーフィルの第5の流れ状態を示す説明図である。 本発明の電子部品の実装方法に係り、液状のアンダーフィルの第6の流れ状態を示す説明図である。 従来の電子部品の実装構造、及びその実装方法を示す説明図である。
符号の説明
1 絶縁基板
2a 第1の端子
2b 第2の端子
3 絶縁皮膜
4 第1の皮膜除去部
4a 第1の削除部
4b 第2の削除部
5 第2の皮膜除去部
6 第3の皮膜除去部
7 第4の被膜除去部
8 電子部品
9 本体部
10a 第1の電極
10b 第2の電極
11 アンダーフィル
12 ディスペンサ

Claims (11)

  1. 複数の端子が設けられた絶縁基板と、前記端子を避けた状態で前記絶縁基板上に設けられた絶縁皮膜と、本体部の下面に設けられた電極が前記端子に接続された電子部品と、前記絶縁皮膜と前記電子部品との間、及び前記絶縁基板と前記電子部品との間に設けられた樹脂からなるアンダーフィルとを備え、前記端子は、前記本体部の外周部の近傍に位置する第1の端子と、この第1の端子よりも前記本体部の中央側に位置する第2の端子を有し、前記絶縁皮膜は、前記本体部の外周部の近傍に位置する前記第1の端子の配列に沿って設けられた帯状の第1の皮膜除去部と、この第1の皮膜除去部に繋がり、前記本体部の中央側に向かって延びる帯状の第2の皮膜除去部とを有し、前記第2の被膜除去部が前記第2の端子に跨って形成されるとともに、前記絶縁皮膜の厚みが前記端子よりも厚く形成されたことを特徴とする電子部品の実装構造。
  2. 前記第1の端子は、四角線に沿って四角状に配設されて、前記第1の皮膜除去部は、互いに平行な第1の線に位置する前記第1の削除部と、この第1の削除部に繋がり、互いに平行な第2の線に位置する前記第2の削除部を有したことを特徴とする請求項1記載の電子部品の実装構造。
  3. 前記第2の被膜除去部は、前記第2の削除部に繋がって、前記本体部の中央側に向かって延びたことを特徴とする請求項2記載の電子部品の実装構造。
  4. 前記第1の被膜除去部に繋がる第3の被膜除去部を有し、この第3の皮膜除去部が前記本体部の周縁に向かって延びたことを特徴とする請求項2,又は3記載の電子部品の実装構造。
  5. 前記第3の皮膜除去部は、前記本体部の周縁よりも外側に延びて形成されたことを特徴とする請求項記載の電子部品の実装構造。
  6. 前記第3の被膜除去部は、前記第2の削除部に対して直角方向に延びて形成されたことを特徴とする請求項4、又は5記載の電子部品の実装構造。
  7. 前記第3の被膜除去部は、前記第1の削除部の一方の中央近傍に繋がった状態で前記本体部の周縁よりも外側に延びて形成されたことを特徴とする請求項5,又は6記載の電子部品の実装構造。
  8. 請求項1に記載の電子部品の実装構造を備えると共に、前記電子部品の周縁に配置され、前記アンダーフィルを注入するためのディスペンサを有し、このディスペンサは、前記第1の皮膜除去部と直交する位置に配置された状態で、前記アンダーフィルを注入するようにしたことを特徴とする電子部品の実装方法。
  9. 請求項2、又は3に記載の電子部品の実装構造を備えると共に、前記電子部品の周縁に配置され、前記アンダーフィルを注入するためのディスペンサを有し、このディスペンサは、前記第1の削除部と直交する位置に配置された状態で、前記アンダーフィルを注入するようにしたことを特徴とする電子部品の実装方法。
  10. 請求項4から6の何れかに記載の電子部品の実装構造を備えると共に、前記電子部品の周縁に配置され、前記アンダーフィルを注入するためのディスペンサを有し、このディスペンサは、前記第1の削除部と直交する位置に配置された状態で、前記アンダーフィルを注入するようにしたことを特徴とする電子部品の実装方法。
  11. 請求項7に記載の電子部品の実装構造を備えると共に、前記電子部品の周縁に配置され、前記アンダーフィルを注入するためのディスペンサを有し、このディスペンサは、前記第3の皮膜除去部が設けられた前記一方の第1の削除部と対向するもう一つの他方の前記第1の削除部と直交する位置に配置された状態で、前記アンダーフィルを注入するようにしたことを特徴とする電子部品の実装方法。


JP2006203280A 2006-07-26 2006-07-26 電子部品の実装構造、及びその実装方法 Expired - Fee Related JP4176792B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006203280A JP4176792B2 (ja) 2006-07-26 2006-07-26 電子部品の実装構造、及びその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006203280A JP4176792B2 (ja) 2006-07-26 2006-07-26 電子部品の実装構造、及びその実装方法

Publications (2)

Publication Number Publication Date
JP2008034452A JP2008034452A (ja) 2008-02-14
JP4176792B2 true JP4176792B2 (ja) 2008-11-05

Family

ID=39123594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006203280A Expired - Fee Related JP4176792B2 (ja) 2006-07-26 2006-07-26 電子部品の実装構造、及びその実装方法

Country Status (1)

Country Link
JP (1) JP4176792B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5335286B2 (ja) * 2008-05-29 2013-11-06 キヤノン株式会社 半導体装置の製造方法及び半導体装置
JP5437681B2 (ja) * 2009-03-30 2014-03-12 リンテック株式会社 粘着シートおよび半導体装置の製造方法
JP5809685B2 (ja) * 2013-12-12 2015-11-11 リンテック株式会社 粘着シートおよび半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008034452A (ja) 2008-02-14

Similar Documents

Publication Publication Date Title
JP5528114B2 (ja) 半導体実装構造の樹脂封止方法および実装構造体
JP4180622B2 (ja) 電子部品の実装構造、及びその実装方法
US9966518B2 (en) Package substrate and LED flip chip package structure
JP5331303B2 (ja) 半導体装置の製造方法
WO2015029219A1 (ja) 電気機器およびその製造方法、並びに電気機器の設計方法
JP6193085B2 (ja) 電気機器の製造方法、および電気機器
JP4176792B2 (ja) 電子部品の実装構造、及びその実装方法
TW201034134A (en) Semiconductor device and manufacturing method of the semiconductor device
US10325783B2 (en) Semiconductor device including structure to control underfill material flow
KR20130122218A (ko) 언더필 플립칩 패키지 제조방법
JP2009087964A (ja) 電子部品
JP4203513B2 (ja) 電子部品の実装構造
JP2005085931A (ja) 半導体チップ及びその実装回路基板
JP2009206154A (ja) 配線基板、及びその製造方法
JP2010212421A (ja) 半導体装置
JP5536975B2 (ja) 回路装置およびその製造方法
KR100884038B1 (ko) 전자부품의 실장구조
KR101504955B1 (ko) 양면 실장형 반도체 패키지
JP2020188174A (ja) 配線基板、電子機器及び配線基板の設計方法
CN104752336A (zh) 用于迹线上凸块(bot)组件的迹线设计
JP6565167B2 (ja) 実装構造体
TW200819016A (en) Packaging structure of electronic part, and its packaging method
JP2010021471A (ja) 半導体装置および半導体装置の製造方法
JP5498836B2 (ja) 電子機器の製造方法
JP2018098284A (ja) 回路基板、回路基板の製造方法及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071213

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20071213

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20080131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees