JP4176792B2 - 電子部品の実装構造、及びその実装方法 - Google Patents
電子部品の実装構造、及びその実装方法 Download PDFInfo
- Publication number
- JP4176792B2 JP4176792B2 JP2006203280A JP2006203280A JP4176792B2 JP 4176792 B2 JP4176792 B2 JP 4176792B2 JP 2006203280 A JP2006203280 A JP 2006203280A JP 2006203280 A JP2006203280 A JP 2006203280A JP 4176792 B2 JP4176792 B2 JP 4176792B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- underfill
- film
- main body
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
2a 第1の端子
2b 第2の端子
3 絶縁皮膜
4 第1の皮膜除去部
4a 第1の削除部
4b 第2の削除部
5 第2の皮膜除去部
6 第3の皮膜除去部
7 第4の被膜除去部
8 電子部品
9 本体部
10a 第1の電極
10b 第2の電極
11 アンダーフィル
12 ディスペンサ
Claims (11)
- 複数の端子が設けられた絶縁基板と、前記端子を避けた状態で前記絶縁基板上に設けられた絶縁皮膜と、本体部の下面に設けられた電極が前記端子に接続された電子部品と、前記絶縁皮膜と前記電子部品との間、及び前記絶縁基板と前記電子部品との間に設けられた樹脂からなるアンダーフィルとを備え、前記端子は、前記本体部の外周部の近傍に位置する第1の端子と、この第1の端子よりも前記本体部の中央側に位置する第2の端子を有し、前記絶縁皮膜は、前記本体部の外周部の近傍に位置する前記第1の端子の配列に沿って設けられた帯状の第1の皮膜除去部と、この第1の皮膜除去部に繋がり、前記本体部の中央側に向かって延びる帯状の第2の皮膜除去部とを有し、前記第2の被膜除去部が前記第2の端子に跨って形成されるとともに、前記絶縁皮膜の厚みが前記端子よりも厚く形成されたことを特徴とする電子部品の実装構造。
- 前記第1の端子は、四角線に沿って四角状に配設されて、前記第1の皮膜除去部は、互いに平行な第1の線に位置する前記第1の削除部と、この第1の削除部に繋がり、互いに平行な第2の線に位置する前記第2の削除部を有したことを特徴とする請求項1記載の電子部品の実装構造。
- 前記第2の被膜除去部は、前記第2の削除部に繋がって、前記本体部の中央側に向かって延びたことを特徴とする請求項2記載の電子部品の実装構造。
- 前記第1の被膜除去部に繋がる第3の被膜除去部を有し、この第3の皮膜除去部が前記本体部の周縁に向かって延びたことを特徴とする請求項2,又は3記載の電子部品の実装構造。
- 前記第3の皮膜除去部は、前記本体部の周縁よりも外側に延びて形成されたことを特徴とする請求項4記載の電子部品の実装構造。
- 前記第3の被膜除去部は、前記第2の削除部に対して直角方向に延びて形成されたことを特徴とする請求項4、又は5記載の電子部品の実装構造。
- 前記第3の被膜除去部は、前記第1の削除部の一方の中央近傍に繋がった状態で前記本体部の周縁よりも外側に延びて形成されたことを特徴とする請求項5,又は6記載の電子部品の実装構造。
- 請求項1に記載の電子部品の実装構造を備えると共に、前記電子部品の周縁に配置され、前記アンダーフィルを注入するためのディスペンサを有し、このディスペンサは、前記第1の皮膜除去部と直交する位置に配置された状態で、前記アンダーフィルを注入するようにしたことを特徴とする電子部品の実装方法。
- 請求項2、又は3に記載の電子部品の実装構造を備えると共に、前記電子部品の周縁に配置され、前記アンダーフィルを注入するためのディスペンサを有し、このディスペンサは、前記第1の削除部と直交する位置に配置された状態で、前記アンダーフィルを注入するようにしたことを特徴とする電子部品の実装方法。
- 請求項4から6の何れかに記載の電子部品の実装構造を備えると共に、前記電子部品の周縁に配置され、前記アンダーフィルを注入するためのディスペンサを有し、このディスペンサは、前記第1の削除部と直交する位置に配置された状態で、前記アンダーフィルを注入するようにしたことを特徴とする電子部品の実装方法。
- 請求項7に記載の電子部品の実装構造を備えると共に、前記電子部品の周縁に配置され、前記アンダーフィルを注入するためのディスペンサを有し、このディスペンサは、前記第3の皮膜除去部が設けられた前記一方の第1の削除部と対向するもう一つの他方の前記第1の削除部と直交する位置に配置された状態で、前記アンダーフィルを注入するようにしたことを特徴とする電子部品の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006203280A JP4176792B2 (ja) | 2006-07-26 | 2006-07-26 | 電子部品の実装構造、及びその実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006203280A JP4176792B2 (ja) | 2006-07-26 | 2006-07-26 | 電子部品の実装構造、及びその実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008034452A JP2008034452A (ja) | 2008-02-14 |
JP4176792B2 true JP4176792B2 (ja) | 2008-11-05 |
Family
ID=39123594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006203280A Expired - Fee Related JP4176792B2 (ja) | 2006-07-26 | 2006-07-26 | 電子部品の実装構造、及びその実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4176792B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5335286B2 (ja) * | 2008-05-29 | 2013-11-06 | キヤノン株式会社 | 半導体装置の製造方法及び半導体装置 |
JP5437681B2 (ja) * | 2009-03-30 | 2014-03-12 | リンテック株式会社 | 粘着シートおよび半導体装置の製造方法 |
JP5809685B2 (ja) * | 2013-12-12 | 2015-11-11 | リンテック株式会社 | 粘着シートおよび半導体装置の製造方法 |
-
2006
- 2006-07-26 JP JP2006203280A patent/JP4176792B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008034452A (ja) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5528114B2 (ja) | 半導体実装構造の樹脂封止方法および実装構造体 | |
JP4180622B2 (ja) | 電子部品の実装構造、及びその実装方法 | |
US9966518B2 (en) | Package substrate and LED flip chip package structure | |
JP5331303B2 (ja) | 半導体装置の製造方法 | |
WO2015029219A1 (ja) | 電気機器およびその製造方法、並びに電気機器の設計方法 | |
JP6193085B2 (ja) | 電気機器の製造方法、および電気機器 | |
JP4176792B2 (ja) | 電子部品の実装構造、及びその実装方法 | |
TW201034134A (en) | Semiconductor device and manufacturing method of the semiconductor device | |
US10325783B2 (en) | Semiconductor device including structure to control underfill material flow | |
KR20130122218A (ko) | 언더필 플립칩 패키지 제조방법 | |
JP2009087964A (ja) | 電子部品 | |
JP4203513B2 (ja) | 電子部品の実装構造 | |
JP2005085931A (ja) | 半導体チップ及びその実装回路基板 | |
JP2009206154A (ja) | 配線基板、及びその製造方法 | |
JP2010212421A (ja) | 半導体装置 | |
JP5536975B2 (ja) | 回路装置およびその製造方法 | |
KR100884038B1 (ko) | 전자부품의 실장구조 | |
KR101504955B1 (ko) | 양면 실장형 반도체 패키지 | |
JP2020188174A (ja) | 配線基板、電子機器及び配線基板の設計方法 | |
CN104752336A (zh) | 用于迹线上凸块(bot)组件的迹线设计 | |
JP6565167B2 (ja) | 実装構造体 | |
TW200819016A (en) | Packaging structure of electronic part, and its packaging method | |
JP2010021471A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5498836B2 (ja) | 電子機器の製造方法 | |
JP2018098284A (ja) | 回路基板、回路基板の製造方法及び電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071213 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20071213 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080820 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |