JP2010021471A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010021471A JP2010021471A JP2008182713A JP2008182713A JP2010021471A JP 2010021471 A JP2010021471 A JP 2010021471A JP 2008182713 A JP2008182713 A JP 2008182713A JP 2008182713 A JP2008182713 A JP 2008182713A JP 2010021471 A JP2010021471 A JP 2010021471A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- resin
- semiconductor element
- flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Abstract
【課題】フェイスダウン実装方式において、樹脂の毛細管現象による移動距離を長距離化させ、樹脂の流動を促進させることで、基板と半導体素子との間隙において、樹脂充填率を向上させ、かつ、半導体素子と基板との密着力を向上させる効果が大きい半導体装置を実現する。
【解決手段】基板6と向かい合っている半導体素子1の素子面には、樹脂3の流動を促進する流動補助パターン10が形成されている。また、基板6における、半導体素子1と対向する領域である半導体素子搭載領域7、および、外周部樹脂塗布領域8には、樹脂3の流動を促進する流動補助パターン9が形成されている。
【選択図】図1
【解決手段】基板6と向かい合っている半導体素子1の素子面には、樹脂3の流動を促進する流動補助パターン10が形成されている。また、基板6における、半導体素子1と対向する領域である半導体素子搭載領域7、および、外周部樹脂塗布領域8には、樹脂3の流動を促進する流動補助パターン9が形成されている。
【選択図】図1
Description
本発明は、配線パターンを形成した基板と、半導体素子と、を、互いに向かい合わせて接続する、半導体装置および半導体装置の製造方法に関する。
半導体素子と基板とを接続するための実装技術には、フリップチップ実装方式に代表されるフェイスダウン実装方式がある。
フェイスダウン実装方式では、半導体素子の素子面(素子が搭載された面)を基板側に向け、該素子面に設けられた電極と、基板に形成された配線パターンと、を、互いに向かい合わせて、電気的に接続している。
ここで、フェイスダウン実装方式による上記接続のみでは、接続信頼性に欠けるため、一般的に、フェイスダウン実装方式により実装された、基板と半導体素子との間隙は、樹脂により封止される。
封止に使用する樹脂としては、寸法安定性、耐水性、耐薬品性、耐熱性に優れており、かつ、電気絶縁性に優れていることから、エポキシ樹脂に代表される樹脂が使用されている。また、接続部分に加わる応力を、分散および減少させるため、樹脂には、8GPa以上の曲げ弾性率を確保するという目的で、絶縁性のフィラーを混入させている。
ところで、フィラーを混入させた樹脂は、粘度が高くなっている。このため、基板と半導体素子との間隙に樹脂を充填させた場合、樹脂の密度は、半導体素子に設けられた電極等の突起部分の位置に応じて変化する。
樹脂の密度が小さい部分においては、樹脂の密度が大きい部分と比較して、樹脂の毛細管現象による移動距離が小さくなる(即ち、樹脂の流動が促進されない)ことで、樹脂の充填が不完全になるという問題が発生する。
また、実装信頼性の観点から、半導体素子と基板との接続状態は、密着力を十分に高くする必要がある。しかしながら、従来は、たとえ樹脂による封止が良好である(即ち、充填が不完全になっている部分が存在しない)場合であっても、十分な密着力が得られず、基板から樹脂が剥離する、または、半導体素子から樹脂が剥離するという問題が発生していた。
そこで、特許文献1には、上記の問題を解決するための技術として、基板における半導体素子の搭載領域に、樹脂の流動を促進する粗面化領域を設ける技術が開示されている。粗面化領域は例えば、配線およびヴィアホールである。また、粗面化領域の形成方法としては、以下の(A)〜(C)が挙げられる。
(A)基板の表面にプラズマ等を照射して粗面化する(さらに、保護膜を被覆する)。
(B)基板の表面を研磨することで粗面化する。
(C)金型を使用して、基板の表面に所定物質を注入する。
特開平08‐335604号公報(1996年12月17日公開)
特開平09‐162238号公報(1997年6月20日公開)
特許文献1に開示されている技術は、基板における半導体素子の搭載領域に、樹脂の流動を促進する粗面化領域を設けることで、基板の表面張力を向上させ、樹脂の毛細管現象による移動距離の長距離化に係る効果を得るものである。
しかしながら、毛細管現象に影響を及ぼす表面張力としては、基板の表面張力だけでなく、樹脂の表面張力、さらには、基板と樹脂との間の表面張力がある。そのため、基板の表面張力を向上させるだけで、全体の表面張力を大幅に上昇させることは容易でない。また、樹脂の表面張力、および、基板と樹脂との間の表面張力は、樹脂および基板の材質により決定されるものであり、人為的に変更することは困難である。
結果、特許文献1に開示されている技術は、延長樹脂の毛細管現象による移動距離を長距離化させる効果を高めるのが困難であるという問題が発生する。
また、表面張力は、樹脂の流動状態に応じて、即ち、流動中の樹脂の表面積に応じて、連続的に変化する力であるため、所望の表面張力を得ることは、容易でない。
結果、特許文献1に開示されている技術は、樹脂の毛細管現象による移動をどの程度まで許容するのかに鑑みて、該移動距離を適宜決定するのが困難である。このため、特許文献1に開示されている技術では、フェイスダウン実装方式により実装される半導体装置における、設計自由度が低下するという問題が発生する。
本発明は、上記の問題に鑑みて為されたものであり、その目的は、フェイスダウン実装方式において、樹脂の毛細管現象による移動距離を長距離化させ、樹脂の流動を促進させることで、基板と半導体素子との間隙において、樹脂充填率を向上させ、かつ、半導体素子と基板との密着力を向上させる効果が大きい半導体装置および半導体装置の製造方法を提供することにある。
また、本発明のもう1つの目的は、フェイスダウン実装方式により実装される半導体装置における設計自由度を向上させることができる半導体装置および半導体装置の製造方法を提供することにある。
本発明に係る半導体装置は、上記の問題を解決するために、基板に形成された配線パターンと、半導体素子に形成された電極と、が、フェイスダウン実装方式により接続されていると共に、該基板と該半導体素子との間隙に、フィラーを含む樹脂が充填される半導体装置であって、上記基板と向かい合っている上記半導体素子の面に、上記のフィラーを含む樹脂の流動を促進する流動補助突起部が形成されていることを特徴としている。
また、本発明に係る半導体装置は、上記の問題を解決するために、基板に形成された配線パターンと、半導体素子に形成された電極と、が、フェイスダウン実装方式により接続されていると共に、該基板と該半導体素子との間隙に、フィラーを含む樹脂が充填される半導体装置であって、上記基板における、上記半導体素子と対向する領域である素子搭載領域、および、該素子搭載領域の近傍に、上記のフィラーを含む樹脂の流動を促進する流動補助突起部が形成されていることを特徴としている。
なお、ここで素子搭載領域に該当する「基板における、半導体素子と対向する領域」とは、半導体素子との間隔(直線距離)が最短となる基板部分を意味する。
基板と半導体素子との間隙において、樹脂充填率および密着力を向上させるためには、樹脂の毛細管現象による移動距離を長距離化することで、樹脂の流動を促進するのが好ましい。
ここで、樹脂の毛細管現象による移動距離(液体の、毛細管現象による界面上昇度合)“h”は、以下の数式(1)で表される。
h=2・T・cosθ/ρ・g・r ・・・(1)
但し、“T”は表面張力、“θ”は接触角、“ρ”は液体(樹脂)の密度、“g”は重力加速度である。また、“r”は通常、管の内径であるが、ここでは、基板と半導体素子との間隙の大きさであると換言できる。
但し、“T”は表面張力、“θ”は接触角、“ρ”は液体(樹脂)の密度、“g”は重力加速度である。また、“r”は通常、管の内径であるが、ここでは、基板と半導体素子との間隙の大きさであると換言できる。
上記の数式(1)からも分かるとおり、樹脂の毛細管現象による移動距離は、基板と半導体素子との間隙の大きさに反比例する。
そこで、上記の構成によれば、本発明に係る半導体装置には、流動補助突起部が形成されている。この流動補助突起部は、基板と半導体素子との間隙を狭小化することで、樹脂の毛細管現象による移動距離を長距離化する、即ち、樹脂の流動を促進するものである。
基板と向かい合っている半導体素子の面、および、素子搭載領域とその近傍は、充填された樹脂の密度が小さくなりやすく、樹脂の毛細管現象による移動距離が小さくなりやすいが、流動補助突起部が形成されていることにより、樹脂の流動が促進されることで、樹脂の毛細管現象による移動距離は長距離化され、該密度が大きい部分と同程度の、樹脂充填率が得られる。
なお、流動補助突起部を大きくするほどに、基板と半導体素子との間隙は狭小化できる。そのため、流動補助突起部を十分大きくすることで、樹脂の毛細管現象による移動距離を大きく長距離化させ、樹脂充填率および密着力を向上させる効果として、大きな効果を、比較的簡単に得ることができる。
また、流動補助突起部の形成後における、基板と半導体素子との間隙の大きさは、一定となるため、所望の大きさとすることが簡単であり、樹脂の毛細管現象による移動をどの程度まで許容するのかに鑑みて、該移動距離を適宜決定することができるため、フェイスダウン実装方式により実装される半導体装置における、設計自由度が向上する。
また、本発明に係る半導体装置は、上記半導体素子と向かい合っている上記基板の面に、上記流動補助突起部がさらに形成されていることを特徴としている。
上記の構成によれば、基板と半導体素子との両方に、流動補助突起部を形成することで、さらに高い、樹脂充填率および密着力の向上に係る効果を得ることができる。
また、本発明に係る半導体装置は、上記半導体素子に形成された流動補助突起部は、有機物からなる、薄膜または樹脂により形成されていることを特徴としている。
上記の構成によれば、半導体素子に形成された流動補助突起部は、有機物からなる、薄膜または樹脂により形成されているため、半導体装置に充填されるフィラーを含む樹脂と、半導体素子と、の密着性が向上するという効果を奏する。
また、本発明に係る半導体装置は、上記基板に形成された流動補助突起部は、該基板に形成された導電体に、有機物からなる、薄膜または樹脂を被覆して形成されていることを特徴としている。
上記の構成によれば、基板に形成された流動補助突起部は、導電体に、有機物からなる、薄膜または樹脂を被覆して形成されているため、半導体素子で発生した熱を、導電体へと放熱させることができる。または、上記の構成によれば、基板に形成された流動補助突起部は、導電体に、有機物からなる、薄膜または樹脂を被覆して形成されているため、該導電体を接地することにより、EMI(Electro Magnetic Interference:電磁干渉)を低減することができる。
また、本発明に係る半導体装置は、上記基板に形成された流動補助突起部は、上記配線パターンとしての機能をさらに有していることを特徴としている。
上記の構成によれば、基板に形成された流動補助突起部を、基板と半導体素子とを電気的に接続するための配線パターンとして使用することができるため、省スペース化および低コスト化が可能となる。
また、本発明に係る半導体装置は、上記基板に形成された流動補助突起部は、上記半導体素子と絶縁されていることを特徴としている。
上記の構成によれば、基板に形成された流動補助突起部は、半導体素子との電気的接続とは無関係なパターンとして設けることも可能となる。
また、本発明に係る半導体装置は、上記基板に形成された配線パターンと、上記半導体素子に形成された電極と、が、金属接合により接続されていることを特徴としている。
上記の構成によれば、基板に形成された配線パターンと、半導体素子に形成された電極と、が、金属接合により接続されているため、高い実装信頼性を得ることが可能であり、かつ、ファインピッチ化された半導体装置の実現が可能となる。
また、本発明に係る半導体装置は、上記半導体素子に形成された電極の材料は、金、銅、ニッケル、および鉛フリーはんだのいずれかであるのが好ましい。またこのとき、上記半導体素子に形成された電極は、めっき法、ワイヤボンディング法、および堆積法のいずれかにより形成されたものであるのが好ましい。
また、本発明に係る半導体装置は、上記基板に形成された配線パターンの表面の材料は、錫、金、銅、ニッケル、鉛フリーはんだ、およびプリフラックスのいずれかであるのが好ましい。またこのとき、上記基板に形成された配線パターンの表面は、めっき法、塗布法、および堆積法のいずれかにより処理されたものであるのが好ましい。
さらに、本発明に係る半導体装置は、上記のフィラーを含む樹脂は、エポキシ系樹脂、シリコン系樹脂、アクリル系樹脂、ウレタン系樹脂、および不飽和ポリエステル系樹脂のいずれかであるのが好ましい。
また、本発明に係る半導体装置は、1個の上記基板に対して、2個以上の上記半導体素子が接続されていることを特徴としている。
上記の構成によれば、間隙に流動補助突起部を有する半導体装置において、半導体素子を基板に複数個搭載することが可能となる。なおこのとき、複数個の半導体素子はそれぞれ、互いに異なる機能を有するものであっても当然構わない。
また、本発明に係る半導体装置は、電子部品をさらに備え、該電子部品と上記基板とが、電気的に接続されていることを特徴としている。
上記の構成によれば、基板には、半導体素子に加え、抵抗またはコンデンサ等の電子部品を搭載することができる。
また、本発明に係る半導体装置は、上記間隙は、全ての方向における寸法が、フィラーの直径の2倍を超える寸法であることを特徴としている。
また、本発明に係る半導体装置は、上記半導体素子に形成された電極は、複数個配列されており、上記のフィラーを含む樹脂は、上記の複数個の電極の配列に沿って流動するものであり、上記半導体素子に形成された流動補助突起部は、全ての方向における上記間隙の寸法が、フィラーの直径の2倍を超える寸法となるように形成されていることを特徴としている。
本発明に係る半導体装置は、基板と半導体素子との間隙に、流動補助突起部を形成して、該間隙を小さくすることで、効果を得るものであり、該間隙は、小さければ小さいほどに、その効果が大きくなる。
しかしながら、上記間隙は、小さくしすぎると、充填すべき樹脂に混入されたフィラーの動きを制限してしまい、これにより、本発明に係る半導体装置では、フィラーを含む樹脂の充填が不完全となる虞があると共に、所望の曲げ弾性率を得ることができず、接続部分に加わる応力を、分散および減少させることが困難となる虞がある。
そこで、上記間隙は、全ての方向における寸法が、フィラーの直径の2倍を超える寸法とすることで、フィラーの動きに制限を与えることなく、樹脂の充填を行うことができるため、結果的に、本発明に係る半導体装置では、樹脂充填率をさらに向上させることができる。
とりわけ、半導体装置へ充填される、フィラーを含む樹脂は、半導体素子に複数個配列された電極に沿って流動する。ここで、流動補助突起部を基板のみに形成する場合には、基板と半導体素子との接続時に、接続位置のズレが発生する虞がある。そして、この接続位置のズレに起因して、基板に形成された流動補助突起部、および、半導体素子の電極、の近傍では、所望の間隙の寸法を確保することができなくなる虞がある。そこで、半導体素子に流動補助突起部をさらに形成すると、基板と半導体素子との接続による接続位置の上記ズレに拘らず、所望の間隙の寸法を確保することが可能となるため、都合が良い。
また、本発明に係る半導体装置は、上記流動補助突起部が形成されていることで、上記基板および半導体素子の少なくとも一方における上記間隙との界面には、凹凸が形成されており、上記の凹凸は、上記間隙に上記のフィラーを含む樹脂が充填されることで、アンカー効果を発生させるものであることを特徴としている。
上記の構成によれば、流動補助突起部は、自身の凹凸により、基板または半導体素子と、樹脂と、の密着面積を増加させると共に、アンカー効果と呼ばれる、物理的な密着力に起因して、耐せん断力が向上するため、基板または半導体素子と、樹脂と、の密着力を向上させることができる。これにより、半導体装置は、長寿命化させることができる。
また、本発明に係る半導体装置の製造方法は、上記の半導体装置の製造方法であって、上記半導体素子に、有機物からなる、薄膜または樹脂を被覆して、上記流動補助突起部を形成する工程を有することを特徴としている。
上記の構成によれば、半導体素子に流動補助突起部が形成された半導体装置を、簡単な工程により製造することができる。
また、本発明に係る半導体装置の製造方法は、上記の半導体装置の製造方法であって、上記基板に、有機物からなる、薄膜または樹脂を被覆して、上記流動補助突起部を形成する工程を有することを特徴としている。
また、本発明に係る半導体装置の製造方法は、上記の半導体装置の製造方法であって、上記基板に、ソルダーレジストを被覆して、上記流動補助突起部を形成する工程を有することを特徴としている。
上記の構成によれば、基板に流動補助突起部が形成された半導体装置を、簡単な工程により製造することができる。
さらに、本発明に係る半導体装置の製造方法は、上記の半導体装置の製造方法であって、上記基板に形成された導電体に、有機物からなる、薄膜または樹脂を被覆して、上記流動補助突起部を形成する工程を有することを特徴としている。
上記の構成によれば、基板に流動補助突起部が形成された半導体装置を、より簡単な工程により製造することができる。
即ち、特許文献1に係る製造方法、即ち、上述の粗面化領域の形成方法(イ)〜(ハ)では、所定形状の溝をソルダーレジストに形成し、該ソルダーレジストにより配線パターンを被覆して、基板の粗面化領域としている。
一方、本発明に係る製造方法では、基板に形成された配線パターンの凹凸に応じて形成されることとなる、ソルダーレジストの凹凸を、基板に形成された流動補助突起部として利用することができるため、ソルダーレジストに所定形状の溝を形成する必要がなくなり、結果、簡単な工程により製造することができる。
以上のとおり、本発明に係る半導体装置は、基板に形成された配線パターンと、半導体素子に形成された電極と、が、フェイスダウン実装方式により接続されていると共に、該基板と該半導体素子との間隙に、フィラーを含む樹脂が充填される半導体装置であって、上記基板と向かい合っている上記半導体素子の面に、上記のフィラーを含む樹脂の流動を促進する流動補助突起部が形成されている構成である。
また、本発明に係る半導体装置は、基板に形成された配線パターンと、半導体素子に形成された電極と、が、フェイスダウン実装方式により接続されていると共に、該基板と該半導体素子との間隙に、フィラーを含む樹脂が充填される半導体装置であって、上記基板における、上記半導体素子と対向する領域である素子搭載領域、および、該素子搭載領域の近傍に、上記のフィラーを含む樹脂の流動を促進する流動補助突起部が形成されている構成である。
従って、フェイスダウン実装方式において、樹脂の毛細管現象による移動距離を長距離化させ、樹脂の流動を促進させることで、基板と半導体素子との間隙において、樹脂充填率を向上させ、かつ、半導体素子と基板との密着力を向上させる効果が大きいという効果を奏する。また、フェイスダウン実装方式により実装される半導体装置における設計自由度を向上させることができるという効果を奏する。
〔前提となる技術〕
図36は、本発明に係る半導体装置に対する前提となる、従来技術に係る半導体装置の構成を示す断面図である。
図36は、本発明に係る半導体装置に対する前提となる、従来技術に係る半導体装置の構成を示す断面図である。
図36に示す半導体装置は、基板6に形成された配線パターン4に、電極2を介して、半導体素子1が、フェイスダウン実装方式により接続されている構成である。
基板6の縁の近傍に設けられたソルダーレジスト5上には、例えば図示しないディスペンサーにより、フィラーを混入した樹脂が滴下される。滴下された、フィラーを混入した樹脂は、毛細管現象により、基板6と半導体素子1との間隙に充填された後、加熱により硬化される。そして、加熱により硬化された、フィラーを混入した樹脂は、図36に示す樹脂3として、基板6と半導体素子1との間隙を封止する。
本発明に係る半導体装置は、図36に示すフェイスダウン実装方式の半導体装置において、樹脂の毛細管現象による移動距離を長距離化させ、樹脂の流動を促進させることで、基板と半導体素子との間隙において、樹脂充填率を向上させ、かつ、半導体素子と基板との密着力を向上させる効果を大きくすることを目的とするものである。
以下、本発明を実施するための最良の形態について、図1〜図35を参照して説明する。なお、説明の便宜上、既に図面を用いて説明した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。
〔本発明の実施の形態〕
図2は、本発明の一実施形態に係る半導体装置の構成を示す断面図である。
図2は、本発明の一実施形態に係る半導体装置の構成を示す断面図である。
なお、便宜上、図2、および後述する図6および図8に示す断面図では、本発明に係る半導体装置の断面を、紙面右半分のみ図示している。但し、実際の、本発明に係る半導体装置の断面は、図2、および後述する図6および図8のそれぞれに示す断面図と線対称となるような、図示しない、本発明に係る半導体装置の紙面左半分をさらに含む断面となる。
図2に示す半導体装置は、基板6に形成された配線パターン4に、電極2を介して、半導体素子1が、例えば金属接合を利用したフェイスダウン実装方式により接続されている構成である。また、基板6と半導体素子1との間隙40には、樹脂3が充填される。
半導体素子1は、例えば、半導体チップである。
電極2は、半導体素子1に形成されており、基板6に形成された配線パターン4と導通することで、半導体素子1を基板6と電気的に接続させるためのものである。なお、電極2の材料としては、金、銅、ニッケル、および鉛フリーはんだ等が挙げられる(図37の符号17参照)。また、電極2は、周知のめっき法、周知のワイヤボンディング法、および周知の堆積法等により形成するのが好ましい。
樹脂3としては、例えば、エポキシ系樹脂、シリコン系樹脂、アクリル系樹脂、ウレタン系樹脂、および不飽和ポリエステル系樹脂のいずれかが好適に用いられる。また、基板6と半導体素子1との接続部分に加わる応力を、分散および減少させるため、樹脂3には、8GPa以上の曲げ弾性率を確保するという目的で、絶縁性のフィラーを混入させている。
配線パターン4は、基板6に形成されており、半導体素子1に形成された電極2と導通することで、基板6を半導体素子1と電気的に接続させるためのものである。なお、配線パターン4の表面の材料としては、錫、金、銅、ニッケル、鉛フリーはんだ、およびプリフラックス等が挙げられる(図37の符号18参照)。また、配線パターン4は、周知のめっき法、周知の塗布法、および周知の堆積法等により表面処理するのが好ましい。
基板6は、例えば、セラミック基板、有機基板、およびシリコンインターポーザ基板のいずれかであるが、これに限定されず、周知の半導体基板を使用することができる。
また、ソルダーレジスト5は、絶縁性材料からなり、基板6における配線パターン4と電極2との接続部分、および半導体素子1を除く部分に塗布されている。このソルダーレジスト5は、導電性異物が、直接、配線パターン4に付着することによるショートを防止するものである。
ここで、図2に示す半導体装置は、流動補助パターン(流動補助突起部)9および10をさらに備える構成である。
流動補助パターン9および10は、基板6と半導体素子1との間隙40を狭小化する突起である。流動補助パターン9および/または10が、基板6と半導体素子1との間隙40を狭小化することで、本発明に係る半導体装置では、樹脂3の毛細管現象による移動距離を長距離化する、即ち、樹脂3の流動を促進することができる。
図1(a)は、本発明に係る半導体装置の構成要素となる、図2に示す基板6の構成を示す平面図である。図1(b)は、本発明に係る半導体装置の構成要素となる、図2に示す半導体素子1の構成を示す平面図である。
なお、図1(a)および後述する図5(a)および図7(a)は、基板6に形成された配線パターン4と、半導体素子1に形成された電極2と、が、フェイスダウン実装方式により接続された場合に、半導体素子1と向かい合う、基板6の面を図示している。また、図1(b)および後述する図5(b)および図7(b)はそれぞれ、図1(a)および後述する図5(a)および図7(a)と同様の接続が行なわれた場合に、基板6と向かい合う、半導体素子1の面を図示している。また、樹脂3が封入される方向は、図1(a)および後述する図5(a)および図7(a)に示す基板6における、紙面上方向から下方向への方向となる。
図1(a)に示す、本発明に係る半導体装置の基板6は、半導体素子1と向かい合っている面に、流動補助パターン9を備える構成である。
流動補助パターン9は、具体的に、基板6における、半導体素子1と対向する領域である半導体素子搭載領域(素子搭載領域)7、および、半導体素子搭載領域7の近傍の領域に該当する外周部樹脂塗布領域8に形成されている。即ち、流動補助パターン9は、図3に示す網掛け部分に形成することが可能である。
一方、図1(b)に示す、本発明に係る半導体装置の半導体素子1は、基板6と向かい合っている面(以下、「素子面」と称する)に、流動補助パターン10を備える構成である。
図1(b)において、流動補助パターン10は、半導体素子1の素子面における、電極2よりも中心側となる領域に形成されているが、これに限定されず、電極2よりも縁側となる領域に形成されていてもよい。即ち、流動補助パターン10は、図4に示す網掛け部分に適宜形成することが可能である。
ここで、流動補助パターン9および10は例えば、樹脂吐出方向(間隙40に滴下された樹脂3が、流動する方向)に対して略平行に延びる、複数の突起として構成するのが好ましい。さらにこのとき、複数の該突起の、該樹脂吐出方向における端部付近は、該樹脂吐出方向に対して平行となる基板6の縁(基板6における、紙面左右の端辺)のうち、該突起自身との距離が近いほうの縁へと向かって、若干湾曲するように構成するのがさらに好ましい(図1(a)および(b)参照)。
こうした流動補助パターン9および10の構成は、樹脂3による巻き込み気泡の発生防止に効果があるという点において有利である。
即ち、図2に示す半導体装置の間隙40に樹脂3を充填する場合、図1(a)に示す基板6では、樹脂吐出方向に対して略平行に配列された(紙面右側および左側において、それぞれ紙面上下方向に配列された)配線パターン4に沿って、樹脂3が流動する。その後、樹脂3は、樹脂吐出方向に対して略垂直に配列されており、かつ、樹脂3が封入される部分から最も遠い(紙面下側において、紙面左右方向に配列された)配線パターン4へと流動する。ここで、基板6に流動補助パターン9が形成されていない場合は、樹脂3が封入される部分から最も遠い配線パターン4周辺、中でも、紙面左右方向において、基板6の中央付近に配された配線パターン4周辺において、樹脂3の流動が遅れ、この遅れにより、樹脂3の充填後において、間隙40に気泡が閉じ込められてしまう虞がある。そこで、本発明に係る半導体装置では、図1(a)に示す構成の流動補助パターン9を、基板6に形成することで、樹脂3の流動を促進し、樹脂3の流動の上記遅れを低減することができるため、間隙40に気泡が閉じ込められてしまう虞を低減することができる。
同様に、図2に示す半導体装置の間隙40に樹脂3を充填する場合、図1(b)に示す半導体素子1では、樹脂吐出方向に対して略平行に配列された電極2に沿って、樹脂3が流動する。その後、樹脂3は、樹脂吐出方向に対して略垂直に配列されており、かつ、樹脂3が封入される部分から最も遠い電極2へと流動する。ここで、半導体素子1に流動補助パターン10が形成されていない場合は、樹脂3が封入される部分から最も遠い電極2周辺、中でも、紙面左右方向において、半導体素子1の中央付近に配された電極2周辺において、樹脂3の流動が遅れ、この遅れにより、樹脂3の充填後において、間隙40に気泡が閉じ込められてしまう虞がある。そこで、本発明に係る半導体装置では、図1(b)に示す構成の流動補助パターン10を、半導体素子1に形成することで、樹脂3の流動を促進し、樹脂3の流動の上記遅れを低減することができるため、間隙40に気泡が閉じ込められてしまう虞を低減することができる。
図6は、本発明の別の実施形態に係る半導体装置の構成を示す断面図である。
図6に示す半導体装置は、図2に示す半導体装置の構成において、半導体素子1の流動補助パターン10が省略された構成である。即ち、図6に示す半導体装置は、本発明に係る流動補助突起部として、基板6における、半導体素子搭載領域7、および、半導体素子搭載領域7の近傍の領域に該当する外周部樹脂塗布領域8に形成された、流動補助パターン9のみを備える構成であると解釈することができる。
図5(a)は、本発明に係る半導体装置の構成要素となる、図6に示す基板6の構成を示す平面図である。図5(b)は、本発明に係る半導体装置の構成要素となる、図6に示す半導体素子1の構成を示す平面図である。
図5(a)に示す基板6の構成は、図1(a)に示す基板6の構成と同じである一方、図5(b)に示す半導体素子1の構成は、図1(b)に示す半導体素子1の構成において、流動補助パターン10が省略されている。
ここで、厳密に言えば、基板6と半導体素子1との間隙40に位置していない、基板6の外周部樹脂塗布領域8に、流動補助パターン9を形成する意味について説明する。
上述したとおり、外周部樹脂塗布領域8は、充填された樹脂3の密度が小さくなりやすく、樹脂3の毛細管現象による移動距離が小さくなりやすい。
ここで、外周部樹脂塗布領域8において、樹脂3の毛細管現象による移動距離が小さいまま放置する(即ち、外周部樹脂塗布領域8に流動補助パターン9を形成しない)場合を考える。この場合には、たとえ、基板6と半導体素子1との間隙40に位置する、半導体素子搭載領域7において、該移動距離を長距離化したとしても、その近傍となる外周部樹脂塗布領域8において、該移動距離が小さくなってしまうことで、半導体素子搭載領域7における樹脂3の流動(移動距離)が制限されてしまう。結果、半導体素子1と向かい合っている基板6の面全体では、十分大きな該移動距離の長距離化に係る効果が得られなくなってしまうという問題が発生する。
そこで、本発明に係る半導体装置では、この問題に鑑みて、基板6と半導体素子1との間隙40に位置していない、外周部樹脂塗布領域8においても、流動補助パターン9を形成している。これにより、半導体素子1と向かい合っている基板6の面全体において、上記移動距離を長距離化することで、十分大きな該移動距離の長距離化に係る効果を得ることができる。
図8は、本発明のさらに別の実施形態に係る半導体装置の構成を示す断面図である。
図8に示す半導体装置は、図2に示す半導体装置の構成において、基板6の流動補助パターン9が省略された構成である。即ち、図8に示す半導体装置は、本発明に係る流動補助突起部として、半導体素子1における、基板6と向かい合っている面に形成された、流動補助パターン10のみを備える構成であると解釈することができる。
図7(a)は、本発明に係る半導体装置の構成要素となる、図8に示す基板6の構成を示す平面図である。図7(b)は、本発明に係る半導体装置の構成要素となる、図8に示す半導体素子1の構成を示す平面図である。
図7(a)に示す基板6の構成は、図1(a)に示す基板6の構成において、流動補助パターン9が省略されている一方、図7(b)に示す半導体素子1の構成は、図1(b)に示す半導体素子1の構成と同じである。
素子面、および、半導体素子搭載領域7および外周部樹脂塗布領域8は、充填された樹脂3の密度が小さくなりやすく、樹脂3の毛細管現象による移動距離が小さくなりやすいが、流動補助パターン9および/または10が形成されていることにより、樹脂3の流動が促進されることで、樹脂3の毛細管現象による移動距離は長距離化され、該密度が大きい部分と同程度の、樹脂充填率が得られる。
なお、流動補助パターン9および/または10は、自身の凹凸により、基板6または半導体素子1と、樹脂3と、の密着面積を増加させると共に、アンカー効果と呼ばれる、物理的な密着力に起因して、耐せん断力が向上する(詳細については後述する)ため、基板6または半導体素子1と、樹脂3と、の密着力をそれぞれ向上させることができる。
また、流動補助パターン9および/または10を大きくするほどに、基板6と半導体素子1との間隙40は狭小化できる。そのため、流動補助パターン9および/または10を十分大きくすることで、樹脂3の毛細管現象による移動距離を大きく長距離化させ、樹脂充填率および密着力を向上させる効果として、大きな効果を、比較的簡単に得ることができる。
さらに、流動補助パターン9および/または10の形成後における、基板6と半導体素子1との間隙40の大きさは、一定となるため、所望の大きさとすることが簡単であり、樹脂3の毛細管現象による移動をどの程度まで許容するのかに鑑みて、該移動距離を適宜決定することができるため、フェイスダウン実装方式により実装される半導体装置における、設計自由度が向上する。
ここからは、本発明に係る半導体装置の製造方法について説明する。
図9〜図11は、本発明の一実施形態に係る半導体装置の製造方法(第一製造方法)を示す図である。
なお、図9(a)、図10(a)、および図11(a)はいずれも、基板6に形成された配線パターン4と、半導体素子1に形成された電極2と、が、フェイスダウン実装方式により接続された場合に、半導体素子1と向かい合う、基板6の面を図示している平面図である。また、図9(b)、図10(b)、および図11(b)はいずれも、同図(a)の、A−A´線における矢視断面図である。
図9〜図11に示す半導体装置の製造方法では、まず、基板6に、所望の配線パターン4を形成し(図9(a)および図9(b)参照)、基板6における、配線パターン4と半導体素子1に形成された電極2との接続部分を露出させるように、ソルダーレジスト5を被覆し(図10(a)および図10(b)参照)、流動補助パターン9として、有機物からなる樹脂を塗布する、または、有機物からなる薄膜を貼り付ける(図11(a)および図11(b)参照)。
図13および図14は、本発明の他の実施形態に係る半導体装置の製造方法(第二製造方法)を示す図である。
なお、図13(a)および図14(a)はいずれも、基板6に形成された配線パターン4と、半導体素子1に形成された電極2と、が、フェイスダウン実装方式により接続された場合に、半導体素子1と向かい合う、基板6の面を図示している平面図である。また、図13(b)および図14(b)はいずれも、同図(a)の、B−B´線における矢視断面図である。
図13および図14に示す半導体装置の製造方法では、まず、基板6に、所望の配線パターン4を形成し(図13(a)および図13(b)参照)、基板6における、配線パターン4と半導体素子1に形成された電極2との接続部分を露出させるように、ソルダーレジスト5を被覆する。ここで、流動補助パターン9を形成すべき部分には、ソルダーレジスト5をさらに貼り付ける(塗布する)。即ち、図13および図14に示す半導体装置の製造方法では、流動補助パターン9として、ソルダーレジスト5を、塗布する、または貼り付ける(図14(a)および図14(b)参照)。
図15および図16は、本発明のさらに他の実施形態に係る半導体装置の製造方法(第三製造方法)を示す図である。
なお、図15(a)および図16(a)はいずれも、基板6に形成された配線パターン4と、半導体素子1に形成された電極2と、が、フェイスダウン実装方式により接続された場合に、半導体素子1と向かい合う、基板6の面を図示している平面図である。また、図15(b)および図16(b)はいずれも、同図(a)の、C−C´線における矢視断面図である。
図15および図16に示す半導体装置の製造方法では、まず、基板6に、所望の配線パターン4を形成する。ここで、流動補助パターン9を形成すべき部分には、配線パターン4の表面の材料として使用可能な材料(錫、金、銅、ニッケル、鉛フリーはんだ、およびプリフラックス等)を用いて、基板6上に流動補助パターン9と略同一のパターン9´を形成する(図15(a)および図15(b)参照)。そして、基板6における、配線パターン4と半導体素子1に形成された電極2との接続部分を露出させるように、ソルダーレジスト5を被覆する(図16(a)および図16(b)参照)。即ち、図16(a)および図16(b)に示す工程では、上記のパターン9´に、有機物からなる、樹脂または薄膜、例えばソルダーレジスト5を被覆して、流動補助パターン9とする。
図17および図18は、本発明のさらに他の実施形態に係る半導体装置の製造方法(第四製造方法)を示す図である。
なお、図17(a)および図18(a)はいずれも、基板6に形成された配線パターン4と、半導体素子1に形成された電極2と、が、フェイスダウン実装方式により接続された場合に、半導体素子1と向かい合う、基板6の面を図示している平面図である。また、図17(b)および図18(b)はいずれも、同図(a)の、D−D´線における矢視断面図である。
図17および図18に示す半導体装置の製造方法では、まず、基板6に、所望の配線パターン4を形成する。ここで、流動補助パターン9を形成すべき部分には、配線パターン4として使用可能な材料(錫、金、銅、ニッケル、鉛フリーはんだ、およびプリフラックス等)を用いて、基板6上に流動補助パターン9と略同一のパターン9´を形成するが、このときパターン9´は、配線パターン4と一体的に形成されている(図17(a)および図17(b)参照)。そして、基板6における、配線パターン4と半導体素子1に形成された電極2との接続部分を露出させるように、有機物からなる、樹脂または薄膜、例えばソルダーレジスト5を被覆する(図18(a)および図18(b)参照)。
図17および図18に示す半導体装置の製造方法より製造された半導体装置において、基板6に形成された流動補助パターン9は、配線パターン4を兼ねる、即ち、配線パターン4としての機能をさらに有している。この構成によれば、流動補助パターン9は、半導体素子1と機能上必要とする電気的接続用の配線パターン4として使用することができるため、省スペース化および低コスト化が可能となる。
ここで、図12(a)に示すとおり、流動補助パターン9の幅aと長さbとが同一の長さでない場合、流動補助パターン9の長辺(図12(a)の場合、長さb)は、樹脂3の流動方向に対して直交しないように(即ち、樹脂3の流動方向に対する角度をnとする場合、n=90°、または、n=270°とならないように)配置するのが好ましい。これにより、本発明に係る半導体装置では、樹脂3の流動方向と、流動補助パターン9と、が直交することに起因して、樹脂3の流動がせき止められることを防止することができる。
基板6の流動補助パターン9を、パターン9´に、ソルダーレジスト5を被覆して形成することで、本発明に係る半導体装置では、半導体素子1で発生した熱を、パターン9´へと放熱させることができる。またはこの場合、パターン9´を接地することにより、本発明に係る半導体装置では、EMIを低減することができる。
図15および図16、または、図17および図18に示す製造方法では、基板6に形成された配線パターン4の凹凸に応じて形成されることとなる、ソルダーレジスト5の凹凸を、流動補助パターン9として利用することができるため、ソルダーレジスト5に所定形状の溝を形成する必要がなくなり、結果、簡単な工程により製造することができる。
ここからは、上述した方法とは異なる、本発明に係る半導体装置の製造方法について説明する。
図19〜図22は、本発明のさらに他の実施形態に係る半導体装置の製造方法(第五製造方法)を示す図である。
なお、図19(a)、図20(a)、図21(a)および、図22(a)はいずれも、半導体素子1の素子面を図示している平面図である。また、図19(b)、図20(b)、図21(b)および、図22(b)はいずれも、同図(a)の、E−E´線における矢視断面図である。
図19〜図22に示す半導体装置の製造方法では、まず、半導体素子1の素子面に、所望の電極2を形成し(図19(a)および図19(b)参照)、該素子面における、電極2と基板6の配線パターン4との接続部分および流動補助パターン10を形成すべき部分を露出させるように、樹脂塗布用マスク11を配置し(図20(a)および図20(b)参照)、該流動補助パターン10を形成すべき部分に対して、樹脂塗布ノズル13で樹脂12を塗布し(図21(a)および図21(b)参照)、樹脂12を硬化させた後に、樹脂塗布用マスク11を除去する(図22(a)および図22(b)参照)。これにより、半導体素子1の素子面における、電極2と基板6の配線パターン4との接続部分を除く所望の領域に、有機物からなる樹脂12により、流動補助パターン10を形成することができる。
図23〜図26は、本発明のさらに他の実施形態に係る半導体装置の製造方法(第六製造方法)を示す図である。
なお、図23(a)、図24(a)、図25(a)および、図26(a)はいずれも、半導体素子1の素子面を図示している平面図である。また、図23(b)、図24(b)、図25(b)および、図26(b)はいずれも、同図(a)の、F−F´線における矢視断面図である。
図23〜図26に示す半導体装置の製造方法では、まず、半導体素子1の素子面に、所望の電極2を形成し(図23(a)および図23(b)参照)、該素子面における、電極2と基板6の配線パターン4との接続部分を露出させるように、有機物からなる薄膜14を被覆し(図24(a)および図24(b)参照)、流動補助パターン10を形成すべき部分にマスク15を配置した後、該マスク15が配置されていない部分の薄膜14を除去し(図25(a)および図25(b)参照)、続いて該マスク15を除去する(図26(a)および図26(b)参照)。これにより、半導体素子1の素子面における、電極2と基板6の配線パターン4との接続部分を除く所望の領域に、有機物からなる薄膜14により、流動補助パターン10を形成することができる。
ここで、図12(a)に示すとおり、流動補助パターン10の幅aと長さbとが同一の長さでない場合、流動補助パターン10の長辺(図12(a)の場合、長さb)は、樹脂3の流動方向に対して直交しないように(即ち、樹脂3の流動方向に対する角度をnとする場合、n=90°、または、n=270°とならないように)配置するのが好ましい。これにより、本発明に係る半導体装置では、樹脂3の流動方向と、流動補助パターン10と、が直交することに起因して、樹脂3の流動がせき止められることを防止することができる。
半導体素子1の流動補助パターン10を、有機物からなる樹脂12、または、有機物からなる薄膜14により形成することで、本発明に係る半導体装置では、充填される樹脂3と、半導体素子1と、の密着性が向上する。
図27は、本発明のさらに別の実施形態に係る半導体装置(半導体装置モジュールの形態)の構成を示す断面図である。
図27に示す半導体装置は、1個の基板6に対して、複数個(ここでは、2個)の半導体素子1と電子部品16とが、フェイスダウン実装方式により接続(電気的接続)されている、いわゆる半導体装置のモジュールである。
電子部品16は、例えば、抵抗またはコンデンサ等、所望の電子部品を適宜組み合わせて構成した電子回路である。
図27に示す半導体装置は、基板6に形成された配線パターン4に、各半導体素子1の電極2を介して、各半導体素子1が、フェイスダウン実装方式により接続されている構成である。
ここで、複数個の半導体素子1のそれぞれと、基板6と、の間隙40にはそれぞれ、流動補助パターン9および/または流動補助パターン10が形成されており、さらにこの各間隙40に樹脂3が充填される。
図27に示す半導体装置のモジュールでは、間隙40に、流動補助パターン9および/または流動補助パターン10を有する半導体装置において、半導体素子1を基板6に複数個搭載することが可能となる。なおこのとき、複数個の半導体素子1はそれぞれ、互いに異なる機能を有するものであっても当然構わない。
また、図27に示す半導体装置では、基板6に、半導体素子1に加え、抵抗またはコンデンサ等の電子部品を搭載することができるようになる。
なお、図27に係る実施の形態では、基板6に複数個の半導体素子1を接続する一例として、半導体素子1が2個である場合について説明を行ったが、これに限定されることなく、基板6に3個以上の半導体素子1を接続する構成であってもよい。即ち、基板6に接続する半導体素子1の個数は、所望する半導体装置の構成に応じて、任意の個数を適宜決定することが可能である。
図28は、本発明のさらに別の実施形態に係る半導体装置(基板と半導体装置との、金属接合による接続)の構成を示す断面図である。
流動補助パターン9を有している基板6に形成された配線パターン4と、流動補助パターン10を有している半導体素子1に形成された電極2と、を接続する手法としては、例えば図28に示す、金属接合による接続が挙げられる。
上記金属接合では例えば、接合用ステージ20上に配置された基板6に形成された配線パターン4に対して、接合用ツール19を使用して、半導体素子1に形成された電極2を押圧することで、基板6と半導体素子1とを接合(電気的接続)している。
また、他の接合要領に係る上記金属接合では例えば、接合用ステージ20上に配置された基板6に形成された配線パターン4と、半導体素子1に形成された電極2とを、接合用ツール19を使用して、加熱しながら接合することで、基板6と半導体素子1とを接合(電気的接続)している。
また、さらに他の接合要領に係る上記金属接合では例えば、接合用ステージ20上に配置された基板6に形成された配線パターン4と、半導体素子1に形成された電極2とを、接合用ツール19を使用して、超音波振動を与えながら接合することで、基板6と半導体素子1とを接合(電気的接続)している。
さらに、上記金属接合では、加圧(押圧)による上記接合要領と、加熱による上記接合要領と、超音波による上記接合要領と、を組み合わせて、接合(電気的接続)を行っても良い。
なお、図28に示す半導体装置では、流動補助パターン9および10の両方が形成されているが、流動補助パターン9および10のいずれかのみが形成されている構成であっても当然構わない。
図29(a)〜(d)は、本発明に係る流動補助パターン9および10の、形状の一例を示す平面図である。
流動補助パターン9および10は、特にその形状が限定されるものではなく、任意の形状を有し得る突起部である。そして、その形状の一例としては、四角形(図29(a)参照)または三角形(図29(b)参照)といった多角形、略楕円形(図29(c)参照)、または円形(図29(d)参照)等が挙げられる。
ここで、図29(a)〜(d)に示す、流動補助パターン9および10の形状においては、樹脂吐出方向に対して、垂直となる壁部が存在しない。即ち、図29(a)〜(d)に示す、流動補助パターン9および10の形状は、図30(a)〜(d)に示す斜線部分が省略された形状となっている。なお、図30(a)〜(d)は、図29(a)〜(d)に示す流動補助突起部において、樹脂吐出方向に対して、垂直となる壁部が存在しないことを説明する図であり、図29(a)〜(d)における1個の流動補助パターン9または10にそれぞれ対応する。
これにより、本発明に係る半導体装置では、樹脂3の流動方向と、流動補助パターン9および/または10と、が直交することに起因して、樹脂3の流動がせき止められることを防止することができる。
図31(a)は、図2に示す半導体装置の別の断面図である。
即ち、図31(a)の断面図は、図2に示す、本発明に係る半導体装置を、別の断面(図2の断面、および、半導体装置の上面と直交する断面)から見た図である。
図1(a)に示す基板6と、図1(b)に示す半導体素子1と、を、フェイスダウン実装方式により接続した場合、基板6と半導体素子1との間隙40には、流動補助パターン9および10による、凹凸41が形成されることとなる。この凹凸41により、基板6および半導体素子1と、樹脂3と、の境界となる部分の面積は上昇する。即ち、基板6および半導体素子1と、樹脂3と、の密着面積は、上昇する。
また、図31(b)は、同図(a)に示す半導体装置における、間隙40および凹凸41を含む領域310の拡大図である。
流動補助パターン9および10により形成される凹凸41における凹部41´には、間隙40に充填された樹脂3が入り込む。これにより、間隙40の近傍では、アンカー効果と呼ばれる、物理的な密着力が発生する。このアンカー効果は、樹脂3の硬化後において、半導体素子1に伸長方向の力21を発生させると共に、基板6およびソルダーレジスト5に発生する圧縮方向の力22に起因する、せん断応力による剥離を、基板6及びソルダーレジスト5と、樹脂3と、の境界、さらには、半導体素子1と樹脂3との境界に発生させるが、凹凸41が形成されることで、各境界となる部分の面積増加による密着面積増加、および、横方向(伸長方向の力21および圧縮方向の力22に対して平行となる方向)の力に対する耐力が向上するため、基板6およびソルダーレジスト5と、樹脂3と、の境界、および、半導体素子1と樹脂3との境界における上記剥離を防止することができる。結果、半導体装置は、長寿命化させることができる。
図32(a)は、本発明に係る半導体装置の構成要素となる、別の基板6の構成を示す平面図である。図32(b)は、本発明に係る半導体装置の構成要素となる、別の半導体素子1の構成を示す平面図である。図32(c)は、同図(a)の領域320および同図(b)の領域321の拡大図であり、本発明に係る間隙40の寸法を説明する図である。
図33は、図2に示す半導体装置の断面図において、本発明に係る間隙40の寸法を説明する図である。
図32(a)に示す基板6に形成された流動補助パターン9、および、図32(b)に示す半導体素子1に形成された流動補助パターン10は、基板6に形成された配線パターン4と、半導体素子1に形成された電極2と、が、フェイスダウン実装方式により接続されたときに、全ての方向における間隙40の寸法が、樹脂3に混入されているフィラーの直径の2倍を超える寸法となるように形成されている。
換言すれば、間隙40の寸法は、少なくとも以下のX方向、Y方向、およびZ方向の3方向において、フィラーの直径の2倍を超える寸法となるように形成されている。
・半導体装置の上面に平行であるX方向(図32(c)および図33参照)。
・半導体装置の上面に平行であり、かつ、X方向と直交するY方向(図32(c)参照)。
・半導体装置の上面に対して垂直となるZ方向(図33参照)。
なお、具体的に、X方向またはY方向に係る間隙40の寸法としては、隣り合う複数個の流動補助パターン9同士の間隔、隣り合う複数個の流動補助パターン10同士の間隔、流動補助パターン9と流動補助パターン10との間隔、流動補助パターン9と配線パターン4との間隔、流動補助パターン9とソルダーレジスト5との間隔、流動補助パターン9または10と電極2間との間隔等が挙げられる。
また、具体的に、Z方向に係る間隙40の寸法としては、流動補助パターン9と流動補助パターン10との間隔、流動補助パターン10と基板6との間隔、流動補助パターン10と配線パターン4との間隔、流動補助パターン9または10とソルダーレジスト5との間隔、流動補助パターン9と半導体素子1との間隔等が挙げられる。
ここで、流動補助パターン9および10は例えば、樹脂吐出方向に対して略平行に延びる複数の突起が、X方向およびY方向に関して、行列をなすように構成するのが好ましい(図32(a)および(b)参照)。
本発明に係る半導体装置は、間隙40に、流動補助パターンを9および/または10を形成して、間隙40を狭小化することで、効果を得るものであり、間隙40は、小さければ小さいほどに、その効果が大きくなる。
しかしながら、間隙40は、小さくしすぎると、充填すべき樹脂3に混入されたフィラーの動きを制限してしまい、これにより、本発明に係る半導体装置では、樹脂3の充填が不完全となる虞があると共に、所望の曲げ弾性率を得ることができず、接続部分に加わる応力を、分散および減少させることが困難となる虞がある。
そこで、間隙40は、全ての方向における寸法(特に、X方向、Y方向、およびZ方向)が、フィラーの直径の2倍を超える寸法とすることで、フィラーの動きに制限を与えることなく、樹脂3の充填を行うことができるため、結果的に、本発明に係る半導体装置では、樹脂充填率をさらに向上させることができる。
下記〔表1〕には、X方向、Y方向、およびZ方向において、間隙40の寸法を適宜設定した場合における、樹脂3の未充填発生率(間隙40において、充填が不完全である部分が発生する可能性)を示している。
〔表1〕に示すとおり、間隙40の寸法が、X方向、Y方向、およびZ方向において、フィラーの直径と同一である場合、樹脂3の未充填発生率は90%以上(93.7%)と、非常に高くなっている。
一方、間隙40の寸法が、X方向、Y方向、およびZ方向において、フィラーの直径の2倍である場合、樹脂3の未充填発生率は2.8%と、大幅に低減される。
さらに、間隙40の寸法が、X方向、Y方向、およびZ方向において、フィラーの直径の3倍以上(〔表1〕では、3倍および4倍の場合のみ示している)である場合、樹脂3の未充填発生率は0%となっている。即ち、間隙40の寸法が、X方向、Y方向、およびZ方向において、フィラーの直径の3倍以上である場合、間隙40において、充填が不完全である部分が発生していないことが分かる。
図34は、図2に示す半導体装置において、基板6と半導体素子1との両方に流動補助パターン9および10を形成することによる作用効果を説明する図であり、図34(a)は、半導体素子1の平面図、図34(b)は、同図(a)における、流動補助パターン10と電極2とが近接している部分340の拡大図である。
図2に示す半導体装置では、基板6に流動補助パターン9を、半導体素子1に流動補助パターン10を、それぞれ形成している。
ここで、基板6に形成された流動補助パターン9は、上述したとおり、基板6と半導体素子1との間隙40に位置していない領域23(図35参照)、即ち、半導体素子搭載領域7の近傍の領域に該当する外周部樹脂塗布領域8で、樹脂3の流動を促進することできる。
ところで、樹脂3は、複数個の電極2の配列に沿って流動することとなる。但し、基板6に流動補助パターン9を形成した場合において、流動補助パターン9と電極2との間隔は、半導体素子1と基板6との実装段階における位置ズレに起因して、その寸法が変動する虞があり、この結果、該間隔は、フィラーの直径の2倍を超える寸法を確保することが困難になる虞がある。
一方、半導体素子1に流動補助パターン10を形成した場合において、流動補助パターン10と半導体素子1の電極2との間隔である、間隔X(X方向)およびY(Y方向)は、位置ズレの影響をうけない(即ち、位置ズレに拘らず、これらの間隔は一定となる)ため、所望の間隙40の寸法を確実に設定することが可能となる。
従って、流動補助パターン9または10のいずれか一方のみを形成するよりも、樹脂3の流動を更に促進することができ、樹脂3の充填が不完全である部分が発生しなくなる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、配線パターンを形成した基板と、半導体素子と、を、互いに向かい合わせて接続する、半導体装置および半導体装置の製造方法として、好適に利用できるものである。
1 半導体素子
2 電極
3 樹脂
4 配線パターン
6 基板
7 半導体素子搭載領域(素子搭載領域)
8 外周部樹脂塗布領域
9 流動補助パターン(流動補助突起部)
10 流動補助パターン(流動補助突起部)
12 樹脂
14 薄膜
16 電子部品
17 金、銅、ニッケル、および鉛フリーはんだのいずれかで形成された電極
18 錫、金、銅、ニッケル、鉛フリーはんだ、およびプリフラックスのいずれかで形成された配線パターン
40 間隙
2 電極
3 樹脂
4 配線パターン
6 基板
7 半導体素子搭載領域(素子搭載領域)
8 外周部樹脂塗布領域
9 流動補助パターン(流動補助突起部)
10 流動補助パターン(流動補助突起部)
12 樹脂
14 薄膜
16 電子部品
17 金、銅、ニッケル、および鉛フリーはんだのいずれかで形成された電極
18 錫、金、銅、ニッケル、鉛フリーはんだ、およびプリフラックスのいずれかで形成された配線パターン
40 間隙
Claims (22)
- 基板に形成された配線パターンと、半導体素子に形成された電極と、が、フェイスダウン実装方式により接続されていると共に、該基板と該半導体素子との間隙に、フィラーを含む樹脂が充填される半導体装置であって、
上記基板と向かい合っている上記半導体素子の面に、上記のフィラーを含む樹脂の流動を促進する流動補助突起部が形成されていることを特徴とする半導体装置。 - 上記半導体素子と向かい合っている上記基板の面に、上記流動補助突起部がさらに形成されていることを特徴とする請求項1に記載の半導体装置。
- 基板に形成された配線パターンと、半導体素子に形成された電極と、が、フェイスダウン実装方式により接続されていると共に、該基板と該半導体素子との間隙に、フィラーを含む樹脂が充填される半導体装置であって、
上記基板における、上記半導体素子と対向する領域である素子搭載領域、および、該素子搭載領域の近傍に、上記のフィラーを含む樹脂の流動を促進する流動補助突起部が形成されていることを特徴とする半導体装置。 - 上記半導体素子に形成された流動補助突起部は、有機物からなる、薄膜または樹脂により形成されていることを特徴とする請求項1または2に記載の半導体装置。
- 上記基板に形成された流動補助突起部は、該基板に形成された導電体に、有機物からなる、薄膜または樹脂を被覆して形成されていることを特徴とする請求項2または3に記載の半導体装置。
- 上記基板に形成された流動補助突起部は、上記配線パターンとしての機能をさらに有していることを特徴とする請求項5に記載の半導体装置。
- 上記基板に形成された流動補助突起部は、上記半導体素子と絶縁されていることを特徴とする請求項2、3、5のいずれか1項に記載の半導体装置。
- 上記基板に形成された配線パターンと、上記半導体素子に形成された電極と、が、金属接合により接続されていることを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。
- 上記半導体素子に形成された電極の材料は、金、銅、ニッケル、および鉛フリーはんだのいずれかであることを特徴とする請求項1〜8のいずれか1項に記載の半導体装置。
- 上記半導体素子に形成された電極は、めっき法、ワイヤボンディング法、および堆積法のいずれかにより形成されたものであることを特徴とする請求項9に記載の半導体装置。
- 上記基板に形成された配線パターンの表面の材料は、錫、金、銅、ニッケル、鉛フリーはんだ、およびプリフラックスのいずれかであることを特徴とする請求項1〜10のいずれか1項に記載の半導体装置。
- 上記基板に形成された配線パターンの表面は、めっき法、塗布法、および堆積法のいずれかにより処理されたものであることを特徴とする請求項11に記載の半導体装置。
- 上記のフィラーを含む樹脂は、エポキシ系樹脂、シリコン系樹脂、アクリル系樹脂、ウレタン系樹脂、および不飽和ポリエステル系樹脂のいずれかであることを特徴とする請求項1〜12のいずれか1項に記載の半導体装置。
- 1個の上記基板に対して、2個以上の上記半導体素子が接続されていることを特徴とする請求項1〜13のいずれか1項に記載の半導体装置。
- 電子部品をさらに備え、該電子部品と上記基板とが、電気的に接続されていることを特徴とする請求項1〜14のいずれか1項に記載の半導体装置。
- 上記間隙は、全ての方向における寸法が、上記フィラーの直径の2倍を超える寸法であることを特徴とする請求項1〜15のいずれか1項に記載の半導体装置。
- 上記流動補助突起部が形成されていることで、上記基板および半導体素子の少なくとも一方における上記間隙との界面には、凹凸が形成されており、
上記の凹凸は、上記間隙に上記のフィラーを含む樹脂が充填されることで、アンカー効果を発生させるものであることを特徴とする請求項1〜16のいずれか1項に記載の半導体装置。 - 上記半導体素子に形成された電極は、複数個配列されており、
上記のフィラーを含む樹脂は、上記の複数個の電極の配列に沿って流動するものであり、
上記半導体素子に形成された流動補助突起部は、全ての方向における上記間隙の寸法が、上記フィラーの直径の2倍を超える寸法となるように形成されていることを特徴とする請求項2に記載の半導体装置。 - 請求項1または2に記載の半導体装置の製造方法であって、
上記半導体素子に、有機物からなる、薄膜または樹脂を被覆して、上記流動補助突起部を形成する工程を有することを特徴とする半導体装置の製造方法。 - 請求項2または3に記載の半導体装置の製造方法であって、
上記基板に、有機物からなる、薄膜または樹脂を被覆して、上記流動補助突起部を形成する工程を有することを特徴とする半導体装置の製造方法。 - 請求項2または3に記載の半導体装置の製造方法であって、
上記基板に、ソルダーレジストを被覆して、上記流動補助突起部を形成する工程を有することを特徴とする半導体装置の製造方法。 - 請求項5または6に記載の半導体装置の製造方法であって、
上記基板に形成された導電体に、有機物からなる、薄膜または樹脂を被覆して、上記流動補助突起部を形成する工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008182713A JP2010021471A (ja) | 2008-07-14 | 2008-07-14 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008182713A JP2010021471A (ja) | 2008-07-14 | 2008-07-14 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010021471A true JP2010021471A (ja) | 2010-01-28 |
Family
ID=41706043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008182713A Pending JP2010021471A (ja) | 2008-07-14 | 2008-07-14 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010021471A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103681536A (zh) * | 2012-09-21 | 2014-03-26 | 索尼公司 | 半导体装置及其制造方法 |
WO2017159174A1 (ja) * | 2016-03-15 | 2017-09-21 | ソニー株式会社 | 固体撮像装置、及び、固体撮像装置の製造方法 |
-
2008
- 2008-07-14 JP JP2008182713A patent/JP2010021471A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103681536A (zh) * | 2012-09-21 | 2014-03-26 | 索尼公司 | 半导体装置及其制造方法 |
JP2014063888A (ja) * | 2012-09-21 | 2014-04-10 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
WO2017159174A1 (ja) * | 2016-03-15 | 2017-09-21 | ソニー株式会社 | 固体撮像装置、及び、固体撮像装置の製造方法 |
US10770493B2 (en) | 2016-03-15 | 2020-09-08 | Sony Corporation | Solid-state imaging apparatus with high handling reliability and method for manufacturing solid-state imaging apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
JP2006128455A (ja) | 半導体装置およびその製造方法 | |
JP2007103431A (ja) | 配線基板、及び半導体装置 | |
JP2011166081A (ja) | 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法 | |
JP3722223B2 (ja) | 半導体装置及びその製造方法、電子モジュール並びに電子機器 | |
JP6109078B2 (ja) | リードクラックが強化された電子素子用テープ | |
JP2007165832A (ja) | 電子部品の実装構造、及びその実装方法 | |
JP4976673B2 (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
JP6607441B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2006229018A (ja) | テープキャリア基板およびその製造方法および半導体装置 | |
JP2010021471A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2019091922A (ja) | 半導体装置 | |
TWI378546B (en) | Substrate and package for micro bga | |
JP2009099816A (ja) | 半導体装置とその製造方法および半導体装置の実装方法 | |
KR100671808B1 (ko) | 반도체 장치 | |
JP2017199897A (ja) | 半導体装置 | |
JP2020188174A (ja) | 配線基板、電子機器及び配線基板の設計方法 | |
JP2005167072A (ja) | 半導体装置およびその製造方法 | |
JP6028908B2 (ja) | 半導体装置 | |
JP2008028115A (ja) | 半導体装置及びその製造方法、並びに、配線基板 | |
JP2005159235A (ja) | 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器 | |
JP2016143805A (ja) | フローはんだ付け表面実装部品の実装不良を抑制するプリント配線板 | |
JP3687674B2 (ja) | 半導体装置、半導体チップ、電子モジュール並びに電子機器 | |
JP2005340451A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2009016599A (ja) | 配線基板 |