JP2009016599A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2009016599A
JP2009016599A JP2007177244A JP2007177244A JP2009016599A JP 2009016599 A JP2009016599 A JP 2009016599A JP 2007177244 A JP2007177244 A JP 2007177244A JP 2007177244 A JP2007177244 A JP 2007177244A JP 2009016599 A JP2009016599 A JP 2009016599A
Authority
JP
Japan
Prior art keywords
chip
conductor pattern
wiring board
bonding
bonding portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007177244A
Other languages
English (en)
Inventor
Shinsuke Ko
真祐 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2007177244A priority Critical patent/JP2009016599A/ja
Publication of JP2009016599A publication Critical patent/JP2009016599A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】チップを接着するための接着剤がボンディング部に付着することを防止するようにした配線基板を提供する。
【解決手段】チップ２を実装するチップ実装部３と、ボンディング部５とを含む導体パターン１０が形成されている配線基板１において、チップ実装部３は、チップ２を接着剤４で接着して実装するチップ接着部３ａを、非導体パターン部３ｂを介して取り囲むように、導体パターンよりなる堰部３ｃを突設させるとともに、チップ接着部３ａに実装されたチップ２の上面と、ボンディング部６とが、堰部３ｃを飛び越すようにして、ワイヤ５で接続されている。
【選択図】図１

Description

本発明は、チップを実装したチップ実装部と、ボンディング部とを含む導体パターンが形成されている配線基板に関するものである。
電子機器に使用される、ＩＣチップを実装した配線基板として、導体パターンが形成された基板上にチップを固定し、そのチップの上面に形成された電極と、導体パターンが施されているボンディング部（外部電極）とをワイヤで圧着等により接続したものがある。
図５は、この種の配線基板の構造を示す縦断面図である。この配線基板１０１は、絶縁材１０１ａの表面に銅箔による導体パターン１１０を形成したもので、導体パターン１１０は、チップ１０２を実装するチップ実装部１０３と、外部電極であるボンディング部１０６とを備えており、チップ実装部１０３に銀ペースト１０４で接着したチップ１０２と、ボンディング部１０６とはワイヤ１０５でボンディング接続されている。
また、このような配線基板１０１では、チップ実装部１０３の上に接着剤である銀ペースト１０４を供給し、チップ１０２をその接着剤１０４に載せ置いてから加熱硬化させ、その後、チップ１０２の上面に形成されている電極と、外部電極であるボンディング部１０６とをワイヤ１０５でボンディング接続する方法が採られている。
特開２００２−３５３２４９号公報
しかしながら、上記のような配線基板１０１では、銀ペースト１０４が、その低粘性により、あるいは加熱による一時的な粘性低下により、図５に示すようにチップ実装部１０３より溢れ出て、ボンディング部１０６にまで流れ込んでくるため、ワイヤボンディングができないか、できたとしてもその後にボンディング接続が外れるボンディング不良を起こすことがあった。
本発明は、このような問題を解決するために提案されたもので、チップを接着するための接着剤がボンディング部に付着することを防止するようにした配線基板を提供することを目的としている。
上記目的を達成するために、請求項１に記載の配線基板は、チップを実装するチップ実装部と、ボンディング部とを含む導体パターンが形成されている配線基板において、チップ実装部は、チップを接着剤で接着して実装するチップ接着部を、非導体パターン部を介して取り囲むように、導体パターンよりなる堰部を突設させた構造とするとともに、チップ接着部に実装されたチップの上面と、ボンディング部とが、堰部を飛び越すようにして、ワイヤで接続されている。
請求項２に記載の配線基板は、接着剤は導電ペーストであり、チップ接着部と堰部とはいずれも導体パターンで形成され、その一部が橋絡部で接続された構造にしている。
請求項３に記載の配線基板は、チップ接着部には、チップ接着部の外周よりも外側に張り出した寸法形状のチップが載せられた構造にしている。
本発明の配線基板によれば、堰部をチップ接着部の周囲に設けた構造であるため、チップを接着するための接着剤が流れても、堰部によってせき止められて、接着剤がボンディング部に到達して付着することを防止できる。
以下に、本発明の実施の形態について、図面を参照しながら説明する。
図１は、チップ実装した本発明の配線基板の一例で、（ａ）は平面図、（ｂ）はＡ−Ａ線断面図である。図２は、チップ実装前を示す図で、（ａ）は平面図、（ｂ）はＢ−Ｂ線縦断面図である。
まず、チップを実装する前の配線基板を示した図２を参照しながら説明する。
配線基板１は、平板状の絶縁板１ａの表面に銅箔による導体パターン１０を形成したもので、基板１上には導体パターン１０と、銅箔を施さない非導体パターン１１とが形成されている。
導体パターン１０として、チップ２（図１参照）を実装するためのチップ実装部３と、チップ２と接続される外部電極（パッド）として設けられた２つのボンディング部６とがすくなくとも形成されている。
チップ実装部３には、略中央に銅箔により導体パターン１０が施されたチップ接着部３ａが形成され、（導体パターン１０が形成されていない）非導体パターン１１による非導体パターン部３ｂを介して、チップ接着部３ａを取り巻くように、導体パターン１０よりなる堰部３ｃが形成されている。
すなわちチップ実装部３は、図２（ａ）、（ｂ）に示すように、非導体パターン部３ｂを介して、外周部に導体パターン１０を備えた構造となっており、その外周部の導体パターン１０は、上方に突出した堰部３ｃを構成している。
ボンディング部６は、チップ実装部３から分離された導体パターン１０よりなるものと、チップ実装部３の、導体パターン１０よりなる堰部３ｃから延設されものとを含んでいる。
ついで、チップ実装後の配線基板について、図１を参照しながら説明する。
チップ２は、銀ペーストなどの接着剤４によってチップ接着部３ａに接着されており、そのチップ２の上面の２つの電極（パッド）２ａと、２つのボンディング部６とがそれぞれ、ワイヤ５によって、非導体パターン部３ｂと堰部３ｃを飛び越すようにして、ボンディング接続されている。
銀ペースト４は粘性が低いため、チップ２を載せ置いた際、外方に流れてしまい、図１に示すように、チップ２の外周側にも溢れ出ている。しかし、濠のごとく形成された非導体パターン部３ｂを介して、堰部３ｃが形成されているため、溢れ出た液状のペースト４は非導体パターン部３ｂに溜まり込み、堰部３ｃを越えてボンディング部６に到達することはない。
また、接着剤４の流れ出しが抑止されているため、銀ペースト４のような導電性を有する接着剤を用いた場合であっても、チップ実装部３とボンディング部６との絶縁性が損なわれることはない。
なお本例では、チップ接着部３ａに導体パターン１０が形成されているが、本例で示したチップ２のように上面に２つの電極２ａを有し裏面に導電部を有さないものでは、チップ接着部３ａは導体パターンが形成されていなくてもよい。つまり、そのチップ実装部は、その外周のみに導体パターンよりなる堰部が形成され、その内方は、チップ接着部を含むすべてが非導体パターンとなっている。またその場合、銀ペーストなどの導電ペーストの代わりに、エポキシ系などの絶縁性の接着剤を使用してもよい。なお、裏面に導電部を有さないチップを実装する場合でも、接着剤のチップ上面への這い上がりを防止するために、チップ接着部３ａを銅箔を施すことで高い位置に形成するほうが望ましい。
図３は、本発明の配線基板の別の実施例を示す平面図である。なお本図は、チップを実装する前のもので、実装するチップを２点鎖線で示している。
この配線基板のチップ実装部３は、チップ接着部３ａと、堰部３ｃとがともに導体パターン１０で形成されており、それらが、導体パターン１０よりなる橋絡部３ｄによって接続されている。つまり、チップ接着部３ａを取り巻く非導体パターン部３ｂは、橋絡部３ｄによって分断されている。
このように、チップ接着部３ａを導体パターン１０で形成したものでも、有効に導体パターン１０よりなる堰部３ｃが形成され、そのため、チップ２をチップ接着部３ａに銀ペースト（本図には不図示）で接着した場合には、ペーストは堰部３ｃでせき止められて、４つに分断された非導体パターン部３ｂに溜まり込むため、ペーストがボンディング部６を侵すことはない。
図４は、本発明の配線基板のさらに別の実施例を示す縦断面図である。
この配線基板１のチップ実装部３は、チップ接着部３ａが、その上に載せるチップ２の外形サイズよりも小さく形成されている。つまり、チップ接着部３ａには、その外側に、外周を張り出させたチップ２が載せられる。なお、平面視では、チップ２がチップ接着部３ａの外形を完全に包含するものが望ましいが、チップ接着部３ａの外形が一部はみ出すものでもよく、すくなくともチップ２の外周部の下方の一部に、銀ペースト４の入り込む空間が形成されるものであればよい。
チップ接着部３ａの外周よりも外側に張り出した寸法形状のチップ２をチップ接着部３ａに載せ置いた構造にしているため、接着剤４のチップ２上への這い上がりを抑えることができる。したがって、非導体パターン部３ｂと堰部３ｃによる、ボンディング部６へのペースト付着防止効果とあいまって、ワイヤ５の両端のボンディング箇所がともに、ペースト４により侵されることを防止できる。また、銀ペースト４のチップ２上への這い上がりを防ぐ構成であるため、チップ２上面に形成されている電極等の回路部内の短絡を防止できる。
チップ実装した本発明の配線基板の一例を示す図で、（ａ）は平面図、（ｂ）はＡ−Ａ線縦断面図である。 同配線基板におけるチップ実装前を示す図で、（ａ）は平面図、（ｂ）はＢ−Ｂ線縦断面図である。 本発明の配線基板の別の実施例の説明図（平面図）である。 本発明の配線基板のさらに別の実施例の説明図（縦断面図）である。 従来のチップを実装した配線基板の縦断面図である。
符号の説明
配線基板
１ 配線基板
１ａ 絶縁基板
２ チップ
２ａ 電極
３ チップ実装部
３ａ チップ接着部
３ｂ 非導体パターン部
３ｃ 堰部
３ｄ 橋絡部
４ 銀（導電）ペースト（接着剤）
５ ワイヤ
６ ボンディング部
１０ 導体パターン
１１ 非導体パターン

Claims (3)

  1. チップを実装するチップ実装部と、ボンディング部とを含む導体パターンが形成されている配線基板において、
    上記チップ実装部は、チップを接着剤で接着して実装するチップ接着部を、非導体パターン部を介して取り囲むように、導体パターンよりなる堰部を突設させた構造とするともに、
    上記チップ接着部に実装されたチップの上面と、上記ボンディング部とは、上記堰部を飛び越すようにして、ワイヤで接続されていることを特徴とする配線基板。
  2. 請求項１において、
    上記接着剤は導電ペーストであり、
    上記チップ接着部と上記堰部とはいずれも導体パターンで形成され、その一部が橋絡部で接続された構造にしている配線基板。
  3. 請求項１において、
    上記チップ接着部には、該チップ接着部の外周よりも外側に張り出した寸法形状のチップが載せられた構造にしている配線基板。
JP2007177244A 2007-07-05 2007-07-05 配線基板 Withdrawn JP2009016599A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007177244A JP2009016599A (ja) 2007-07-05 2007-07-05 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007177244A JP2009016599A (ja) 2007-07-05 2007-07-05 配線基板

Publications (1)

Publication Number Publication Date
JP2009016599A true JP2009016599A (ja) 2009-01-22

Family

ID=40357143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007177244A Withdrawn JP2009016599A (ja) 2007-07-05 2007-07-05 配線基板

Country Status (1)

Country Link
JP (1) JP2009016599A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366162A (zh) * 2021-01-13 2021-02-12 四川晶辉半导体有限公司 一种贴片二极管一体化封装装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366162A (zh) * 2021-01-13 2021-02-12 四川晶辉半导体有限公司 一种贴片二极管一体化封装装置

Similar Documents

Publication Publication Date Title
KR19990072580A (ko) 반도체장치,반도체장치용기판및이들의제조방법및전자기기
US20100319974A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
JP2009188086A (ja) 回路基板、これを用いた電子機器及び回路基板の製造方法
CN105489580B (zh) 半导体衬底及半导体封装结构
JP2011061175A (ja) 半田ボール及び半導体パッケージ
JP2009016599A (ja) 配線基板
CN105244327A (zh) 电子装置模块及其制造方法
JP2008198916A (ja) 半導体装置及びその製造方法
JP2007258197A (ja) 半導体装置用テープキャリア及びその製造方法
JP2011003818A (ja) モールドパッケージ
JP2006237367A (ja) プリント配線板
US20150027977A1 (en) Method of manufacturing wiring board
KR20150116605A (ko) 전자 소자 모듈 및 그 제조 방법
JP7491209B2 (ja) 電気部品
KR101351188B1 (ko) 볼 그리드 어레이 패키지용 인쇄회로기판 및 그 제조 방법
JP2010021471A (ja) 半導体装置および半導体装置の製造方法
JP2009123781A (ja) 回路モジュール
JP2009238804A (ja) 半導体装置
JP2007067317A (ja) 半導体装置の実装構造、及び半導体装置の実装方法
JP4419656B2 (ja) 半導体装置用基板及びその製造方法
JP4844735B2 (ja) 半導体装置の製造方法
JP5544950B2 (ja) 半導体装置の製造方法及び半導体装置の実装方法
JP2007180078A (ja) プリント基板
KR20100123941A (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
JP2010067850A (ja) 回路装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100907