JP2007067317A - 半導体装置の実装構造、及び半導体装置の実装方法 - Google Patents

半導体装置の実装構造、及び半導体装置の実装方法 Download PDF

Info

Publication number
JP2007067317A
JP2007067317A JP2005254572A JP2005254572A JP2007067317A JP 2007067317 A JP2007067317 A JP 2007067317A JP 2005254572 A JP2005254572 A JP 2005254572A JP 2005254572 A JP2005254572 A JP 2005254572A JP 2007067317 A JP2007067317 A JP 2007067317A
Authority
JP
Japan
Prior art keywords
semiconductor device
precursor liquid
resin
circuit board
viscosity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005254572A
Other languages
English (en)
Inventor
Toshiaki Kori
利明 郡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005254572A priority Critical patent/JP2007067317A/ja
Publication of JP2007067317A publication Critical patent/JP2007067317A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

【課題】 前記回路基板上に実装した半導体装置を封止を膜厚を抑えるとともに、安価で確実に封止する半導体装置の実装構造、及びその実装方法を提供する。
【解決手段】 回路基板11上に半導体装置12を実装する半導体装置12の実装方法である。回路基板11上に半導体装置12を設け、半導体装置12の第1導電部22と回路基板11の第2導電部25とを配線14により電気的に接続する。そして、半導体装置12の周辺部となる回路基板11上の少なくとも一部に、第1の樹脂16の前駆体である第1前駆体液16aを配設する。その後、半導体装置12と第1前駆体液16aとの間に、半導体装置12及び配線14を覆うようにして、第2の樹脂15の前駆体であり、第1前駆体液16aより粘度が低い第2前駆体液15aを配設する。そして、第1前駆体液16a及び第2前駆体液15aを一括して硬化させることで、第1の樹脂16及び第2の樹脂15とする。
【選択図】 図3

Description

本発明は、半導体装置の実装構造、及び半導体装置の実装方法に関する。
従来より、半導体チップを回路基板上に実装するCOB(Chip On Board)技術においては、ワイヤボンディングと呼ばれる手法を用いて半導体チップの上面に設けられた端子と回路基板上の端子とを電気的に配線接続する技術が一般的になっている。
前記半導体チップ及び前記配線による接続部は、絶縁性を備えた封止樹脂によって封止された構造となっている。そして、前記封止樹脂により封止された半導体チップの周辺には、他の部品が実装されている。
ところで、近年、半導体装置の実装構造の小型化が望まれており、そのためには回路基板上に実装される他の部品を半導体チップの直近に配置することが好ましい。そこで、硬化処理前の前駆体液の状態で粘度の高い樹脂材料を用いることで拡がりを抑えて、硬化処理後の、半導体チップの実装構造の小型化を図ることが考えられる。
しかしながら、粘度の高い樹脂材料によって半導体チップを覆うと、半導体チップを覆う樹脂の膜厚が必要以上に大きくなってしまい、結果として実装構造が大型化してしまう。
一方、膜厚を抑えるために粘度の低い樹脂材料を用いると、樹脂材料が回路基板上で拡がり、半導体チップ又は配線が露出することで絶縁性を低下させるおそれがある。
そこで、回路基板上に別部材として、例えばダム片、又はダムシルクを形成し、この別部材によって樹脂材料の拡がりを抑えることで、粘度の低い樹脂材料を用いて半導体チップを封止することを可能とし、封止部分の膜厚を押さえることで実装構造の小型化を図る技術がある(例えば、特許文献1,2)。
特開平6−21115号公報 特開2001−230346号公報
また、回路基板に直接ザグリ(穴)を設け、ザグリにより回路基板に生じた凹部に半導体チップを実装し、半導体チップ(半導体装置)を封止する際に低粘度の樹脂材料を用いた際の樹脂材料の拡がりを前記凹部によって防止する方法が考えられる。しかしながら、同様に、回路基板にザグリを設ける工程が必要となることから、半導体チップを実装する際のコストが高くなるという、改善すべき課題がある。
本発明は上記事情に鑑みてなされたもので、その目的とするところは、前記回路基板上に実装した半導体装置を封止を膜厚を抑えるとともに、安価で確実に封止する半導体装置の実装構造、及びその実装方法を提供することにある。
本発明の実装方法は、回路基板上に半導体装置を実装する半導体装置の実装方法において、前記回路基板上に前記半導体装置を設ける工程と、前記半導体装置に設けられた第1導電部と前記回路基板に設けられた第2導電部とを配線により電気的に接続する工程と、前記半導体装置の周辺部となる回路基板上の少なくとも一部に、第1の樹脂の前駆体であり所定の粘度の第1前駆体液を配設する工程と、該第1前駆体液を配設した後、前記半導体装置と前記第1前駆体液との間に、前記半導体装置及び前記配線を覆うようにして、第2の樹脂の前駆体であり、前記第1前駆体液より粘度が低い第2前駆体液を配設する工程と、前記第1前駆体液及び前記第2前駆体液を一括して硬化させることで、第1の樹脂及び第2の樹脂とする工程と、を備えたことを特徴とする。
本発明の半導体装置の実装方法によれば、半導体装置の周辺部となる回路基板上の少なくとも一部に第1前駆体液を配設しているので、半導体装置と前記第1前駆体液との間に配設された第2前駆体液は、相対的に粘度の高い前記第1前駆体液によって機械的に堰き止められる。さらに、第2前駆体液と第1前駆体液との接触面は互いに引き付け合うことで、前記第2前駆体液が回路基板上で拡がるのを防止する。すなわち、前記第1前駆体液が第2前駆体液を堰きとめるダム構造として機能するようになる。
このように、第1前駆体液により第2前駆体液の拡がりを防止することで、前記半導体装置を封止する樹脂の前駆体液として、粘度の低いもの(第2前駆体液)を採用できる。よって、低粘度の前駆体液によって半導体装置を封止することで、硬化処理後の第2の樹脂の膜厚を抑えることができる。
ここで、前記第1の樹脂、及び前記第2の樹脂は、例えばディスペンサを用いることで、それぞれの前駆体液を回路基板上の所定の位置に配設できるので、樹脂配置及び一括硬化処理によって回路基板上に実装した半導体装置を封止できる。
よって、この実装方法によれば、粘度の低い樹脂を用いて半導体装置を封止する場合にも、封止樹脂の拡がりを防止するための別部材を回路基板上に別途設ける必要が無いので、コストの低減を図った実装構造を提供することができる。
また、上記半導体装置の実装方法においては、前記配線接続は、ワイヤーボンディングにより行われていることが好ましい。
このようにすれば、半導体装置の上面と回路基板の上面との間に段差が生じているが、ワイヤーボンディングを用いることで、段差を介した配線接続を良好に行うことができる。
また、上記半導体装置の実装方法においては、前記第1前駆体液及び前記第2前駆体液は、ディスペンサによってそれぞれ所定の位置に配設されることが好ましい。
このようにすれば、ディスペンサを用いることで第1前駆体液、及び第2前駆体液を所定の位置への配置を同一工程により行うことができ、半導体装置を実装する工程を簡略化できる。
また、上記半導体装置の実装方法においては、前記半導体装置が平面視した形状が角形である場合には、前記第1前駆体液を前記半導体装置の各辺のそれぞれに対応する回路基板上に設けることが好ましい。
ここで、半導体装置上に設けられた第2前駆体液は、各辺から回路基板上に拡がるようになる。そこで、本構成では、前記各辺に対応する回路基板上にそれぞれ第1の樹脂を配置しているので、前記第2前駆体液の拡がりを複数の第1前駆体液によって良好に防止することが可能となる。
さらに、前記第1前駆体液を、半導体装置の各辺の中心部に対応する回路基板上に配設することがより好ましい。
ここで、平面視した形状が角形の半導体装置上に設けられた第2前駆体液は、特に各辺の中央部から回路基板上に拡がりやすくなっている。そこで、本構成では、前記各辺の中央部に対応する回路基板上に前記第1前駆体液を配置しているので、前記第2前駆体液の拡がりをより良好に防止できる。
また、上記半導体装置の実装方法においては、前記第1前駆体液を、前記半導体装置の周辺を環状に覆うように、前記回路基板上に配設することが好ましい。
このようにすれば、第1前駆体液が前記半導体装置の周辺を環状に覆った状態に配設されているので、この第1前駆体液によって囲まれる領域内にのみ、第2前駆体液の拡がりを規制することができ、該第2前駆体液を硬化させることで第2の樹脂により半導体装置を良好に封止できる。
本発明の半導体装置の実装構造は、回路基板上に半導体装置が実装されてなる半導体装置の実装構造において、前記半導体装置に設けられた第1導電部と前記回路基板に設けられた第2導電部とを電気的に接続する配線と、前記半導体装置の周辺部となる回路基板上の少なくとも一部に設けられた第1の樹脂と、前記半導体装置及び前記配線を覆い、かつ前記半導体装置と前記第1の樹脂との間に設けられた第2の樹脂と、を備えてなり、前記第2の樹脂の硬化処理前の前駆体液の粘度は、前記第1の樹脂の硬化処理前の前駆体液の粘度よりも低くなっていて、前記第1の樹脂と前記第2の樹脂とは一括して硬化処理されてなることを特徴とする。
本発明の半導体装置の実装構造によれば、例えば半導体装置の周辺部となる回路基板上の少なくとも一部に、硬化処理前の第1の樹脂の前駆体液を設けた後、前記半導体装置と前記第1の樹脂の前駆体液との間に硬化処理前の第2の樹脂の前駆体液を設けた場合、相対的に粘度の高い第1の樹脂の前駆体液によって前記第2の樹脂の前駆体液が機械的に堰き止められる。よって、硬化処理後、前記第2の樹脂は半導体装置及び配線を覆う、封止樹脂として機能している。
このように、前記半導体装置を封止する樹脂として、前駆体液の状態で粘度が低い第2の樹脂を採用しているので、半導体装置及び配線を封止する樹脂の膜厚が抑えられたものとなる。また、半導体装置を封止する際に、回路基板上に封止樹脂の拡がりを防止するための別部材を設ける必要が無いので、低コスト化が図られた実装構造となる。
以下に、本発明の半導体装置の実装構造、及び半導体装置の実装方法における一実施形態について図面を参照し説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
図1は、本発明の半導体装置の実装構造の一実施形態を示す図であって、図2のA−A線矢視による側断面図である。図2は、前記実装構造を説明する平面図である。
図1に示すように、実装構造10とは、回路基板11、該回路基板11上に搭載される半導体チップ(半導体装置)12、該半導体チップ12と前記回路基板11とを電気的に接続する配線14、及び前記半導体チップ12と前記配線14を封止する樹脂を含んで構成されるものである。
前記回路基板11には、後述する本発明の半導体装置の実装方法によって半導体チップ12が実装されている。本実施形態では、前記半導体チップ12は平面視した形状が角形(具体的には、四角形)となっている。
前記回路基板11は、基体が樹脂やセラミックなどの絶縁材から構成されたもので、図示されない配線パターンが形成されている。ここで、前記配線パターンは、半導体チップ12の搭載面11aに形成される露出部としての端子(第2導電部)22を含んでいる。配線パターンは、ランド(ラインよりも幅の広い部分)を有していてもよい。また、回路基板11は、多層基板(両面基板を含む。)であってもよい。この場合、多層基板は、多層(2層以上)の導体パターンを含む。また、配線パターンは、回路基板11に内蔵される導体パターンを含んでもよいし、部品内蔵型回路基板でもよい。詳しくは、回路基板11の内部で、抵抗器、キャパシタ、インダクタ等の受動部品又は集積回路部品等の能動部品が導体パターンに電気的に接続されていてもよい。あるいは、導体パターンの一部を高抵抗値の材料で形成することで、抵抗器を形成してもよい。また、回路基板11は、搭載する半導体チップ12に比べて大きい別のチップであってもよい。
前記半導体チップ12には、例えば集積回路が形成されている。ここで、半導体チップ12における、回路基板11に対向配置される側の面を裏面12aとし、該裏面12aの反対側の面を能動面12bとする。
半導体チップ12の裏面12aは、図示しない集積回路と電気的に接続されていてもよいし、接続されていなくてもよい。裏面12aには、パッシベーション膜(電気的絶縁膜)が形成されていてもよいし、形成されていなくてもよい。裏面12aは、半導体(あるいは導体)で形成されていてもよい。
また、半導体チップ12の裏面12aと回路基板11との間には、接着層24が介在している。接着層24は、例えば接着剤からなる。接着層24が導電性を有していれば、回路基板11の端子22と半導体チップ12の裏面12aとを電気的に接続することができる。また、接着層24が電気的絶縁性を有していれば、回路基板11の端子22と半導体チップ12の裏面12aとを電気的に絶縁することができる。
そして、半導体チップ12の能動面12bには、複数の端子(第1導電部)25が形成されている。複数の端子25は、能動面12bの周縁部(端部)に形成されていてもよい。
なお、能動面12bに、少なくとも1層からなる図示しない電気的絶縁膜であるパッシベーション膜が形成されていてもよい。パッシベーション膜は、樹脂でない材料(例えばSiO又はSiN)のみで形成してもよいし、その上に樹脂(例えばポリイミド樹脂)からなる膜をさらに含んでもよい。この場合、パッシベーション膜には、複数の端子25の少なくとも一部(例えば中央部)を露出させる開口が形成されている。
そして、前記半導体チップ12の能動面12b側に設けられた前記端子25と、前記回路基板11上に設けられた端子22とが配線14により電気的に接続されている。本実施形態では、前記配線14として、ワイヤーボンディング技術によって、金属ワイヤー14を用いて接続している。ここで、半導体チップ12の上面(能動面12b)と回路基板11の上面に設けられた端子22との間に段差が生じているが、このようにワイヤーボンディングにより、段差を介した配線接続を良好に行うことが可能となっている。
図2に示すように、前記実装構造10には、前記半導体チップ12の周辺部となる回路基板11上の少なくとも一部に高粘度樹脂(第1の樹脂)16が設けられている。
また、前記半導体チップ12と前記高粘度樹脂16との間には、図2中2点鎖線で示される低粘度樹脂(第2の樹脂)15が設けられていて、この低粘度樹脂15は、半導体チップ12及び金属ワイヤー14を覆っている。前記高粘度樹脂16及び低粘度樹脂15の前駆体液は、後述するように、例えばディスペンサにより所定の位置に塗布した後、一括して硬化処理されることで形成されたものである。
ここで、前記高粘度樹脂16、及び前記低粘度樹脂15における粘度とは、以下の意味を含んでいる。前記低粘度樹脂15は、後述する製造工程における硬化処理前の前駆体液(第2前駆体液)の状態での粘度が、前記高粘度樹脂16の硬化処理前の前駆体液(第1前駆体液)の粘度よりも低くなっている。
このように、低粘度樹脂15の前駆体液は粘度が低いため、硬化するまでに回路基板111上で拡がってしまい、前記半導体チップ12及び前記金属ワイヤー14を露出させ、短絡が生じさせるおそれがある。
そこで、本実施形態の実装構造10は、回路基板11上に設けられている高粘度樹脂16の前駆体液が低粘度樹脂15の前駆体液の拡がりを防止し、硬化処理の後に、低粘度樹脂15によって半導体チップ12を覆った状態とする構成を備えている。なお、前記高粘度樹脂16の前駆体液と前記低粘度樹脂15の前駆体液とは、後述するように、一括して硬化処理されている。
具体的に、本実施形態では、平面視四角形の形状の半導体チップ12を回路基板11上に実装しているので、前記高粘度樹脂16が前記半導体チップ12の四辺のそれぞれに対応する前記回路基板11上の位置に設けられている。ここで、対応する位置とは、半導体チップ12上に設けた低粘度樹脂15の前駆体液が回路基板11上に拡がりやすい位置を意味しており、具体的には半導体チップ12の各辺の中央部である。
このような構成により、低粘度樹脂15の前駆体液を配置した際に、高粘度樹脂16の前駆体液によって、低粘度樹脂15の前駆体液が回路基板11上に拡がってしまい、半導体チップ12及び金属ワイヤー14を露出させてしまうのを防止している。また、本半導体チップ12の実装構造10では、半導体チップ12を封止している低粘度樹脂15の前駆体液が低粘度となっているので、半導体チップ12を封止する樹脂の膜厚が抑えられたものとなっている。
本実施形態における半導体チップ12の実装構造10によれば、前記半導体チップ12を封止する樹脂として、前駆体の状態で粘度が低粘度樹脂15を採用しているので、半導体チップ12及び金属ワイヤー14を封止する樹脂の膜厚が抑えられたものとなる。
また、前記高粘度樹脂16、及び前記低粘度樹脂15は、例えばディスペンサを用いることでそれぞれの前駆体液を回路基板11上に配設して構成されたものであり、樹脂の塗布、硬化工程により、半導体チップ12を低粘度樹脂15によって封止することができる。よって、低粘度樹脂15の拡がりを防止するための別部材を回路基板11上に設ける工程が不要となるので、低コスト化が図られた実装構造10となる。
なお、本実施形態では、前記低粘度樹脂15は半導体チップ12の全面を覆った状態に設けているが、前記低粘度樹脂15は、前記半導体チップ12の端子25と回路基板11の端子22と該端子22,25間を接続する金属ワイヤー14とを少なくとも覆っていれば封止樹脂として機能する。
また、前記端子22,25間を接続する配線としては、金属ワイヤー14(ワイヤーボンディング)に限定されることはなく、例えば半導体チップ12の能動面12bから、側面を通って、回路基板11の上面を通るように配線を引き回し、前記端子22,25間を接続するようにしてもよい。
(半導体チップの実装方法)
次に、本発明の半導体装置の実装方法の一実施形態として、前記半導体チップ12の実装構造10を例に挙げ、回路基板11上に半導体チップ12を実装する実装方法について説明する。図3は、前記回路基板11上に半導体チップ12を実装する方法を示す図である。なお、図3(a)〜(d)に示される工程図は、図2のA−A線矢視による実装構造10の側断面形状に対応するもので、後述する高粘度樹脂16、及び低粘度樹脂15が配置される位置は、図2における平面図に対応するものとなっている。
まず始めに、図3(a)に示すように、回路基板11上に、平面視した形状が角形、具体的には四角形となる半導体チップ12を搭載する。詳しくは、半導体チップ12は、その裏面12aが回路基板11に対向し、かつ能動面12bが回路基板11に対して非対向になるように搭載される(フェイスアップ搭載)。また、本実施形態では、接着層24を、回路基板11及び半導体チップ12の間に介在させている。
続いて、図3(b)に示すように、前記半導体チップ12に設けられた端子(第1導電部)25と前記回路基板11に設けられた端子(第2導電部)22とを、ワイヤーボンディング技術を用いて、金属ワイヤー(配線)14によって電気的に接続する。よって、半導体チップ12の端子25と回路基板11の端子22とが金属ワイヤー14によって電気的に接続し、回路基板11上に半導体チップ12が実装される。なお、上述したように、前記端子22,25間を配線接続する方法としてはワイヤーボンディングに限られず、例えばスパッタ法を用いることで、半導体チップ12の能動面12bから側面を通って、回路基板11の上面を通る配線を引き回し、前記端子22,25間を接続するようにしてもよい。
続いて、図3(c)に示すように、前記半導体チップ12の周辺部となる回路基板11上の少なくとも一部にディスペンサ(図示せず)等を用いて、例えばエポキシ系の材料から構成される所定の粘度を有する高粘度前駆体液(第1前駆体液)16aを塗布する。なお、この高粘度前駆体液16aは、図1及び図2に示した高粘度樹脂16の後述する硬化処理前の前駆体液である。
具体的には、回路基板11上に搭載した半導体チップ12の形状が平面視角形(本実施形態では、四角形)となっているので、前記半導体チップ12の四辺のそれぞれに対応する回路基板11上に前記高粘度前駆体液16aを配置する。
その理由として、半導体チップ12上に樹脂の前駆体液を塗布すると、半導体チップ12が角形であると各辺の中央部から回路基板11上に前駆体液が拡がりやすいということが実験等により求められているためである。
そこで、本実装方法では、平面視した状態で、図2に示したように、前記半導体チップ12の四辺のそれぞれ中央部に対応する回路基板11上に高粘度前駆体液16aを配置した。このとき、高粘度前駆体液16aは、相対的に粘度が高いことから回路基板11上に塗布された位置から大きく拡がることはない。なお、前駆体液の粘度は、含有する溶媒の量を調整することで調整可能となっている。
前記回路基板11上に高粘度前駆体液16aを配設した後、図3(d)に示すように、半導体チップ12及び高粘度前駆体液16aとの間に、前記金属ワイヤー14、及びこの金属ワイヤー14と前記端子22,25との接続部分を覆うようにして、前記高粘度前駆体液16aよりも粘度が低い、低粘度前駆体液15aをディスペンサにより配置する。なお、この低粘度前駆体液15aは、図1及び図2に示した低粘度樹脂15の後述する硬化処理前の前駆体液である。
すなわち、前記高粘度前駆体液16a、及び前記低粘度前駆体液15aは、それぞれディスペンサを用いた樹脂塗布工程によって回路基板11上に配置している。このように、ディスペンサを用いることで前記高粘度前駆体液16a、及び前記低粘度前駆体液15aを所定の位置に配置するのを同じ工程内で行うことができ、半導体チップ12を実装する工程を簡略化できる。
具体的には、前記金属ワイヤー14及び半導体チップ12の全面を覆うように低粘度前駆体液15aを配設する(図2参照)。
このとき、低粘度前駆体液15aよりも粘度の高い高粘度前駆体液16aを、前記半導体チップ12上の低粘度前駆体液15aが拡がりやすい位置(各辺の中央部)に対応する回路基板11上に設けているので、低粘度前駆体液15aは高粘度前駆体液16aによって機械的に堰き止られる。
また、高粘度前駆体液16aと低粘度前駆体液15aとはそれぞれ粘度が異なるため、低粘度前駆体液15aと回路基板11上の高粘度樹脂との接触面は、お互いを引き付け合うようになっている。すなわち、前記高粘度前駆体液16aが前記低粘度前駆体液15aを堰きとめるダム構造として機能するようになる。したがって、低粘度前駆体液15aは、前記半導体チップ12及び前記金属ワイヤー14等を良好に覆った状態となる。
その後、高粘度前駆体液16aと低粘度前駆体液15aとを一括に処理して硬化する。このとき、例えば高粘度前駆体液16a及び低粘度前駆体液15aが共に熱硬化性を有する場合には、加熱することで回路基板11上に実装された半導体チップ12を、前記低粘度樹脂15によって封止することができる。
このような工程により、前記実装構造10を製造することができる。
上述した半導体チップ12の実装方法によれば、半導体チップ12と高粘度前駆体液16aとの間に配設された低粘度前駆体液15aは、高粘度前駆体液16aによって機械的に堰き止められる。さらに、低粘度前駆体液15aは、高粘度前駆体液16aに引き付けられることにより回路基板11上での拡がりが防止される。すなわち、高粘度前駆体液16aが低粘度前駆体液15aを堰きとめるダム構造として機能している。
このように、高粘度前駆体液16aにより低粘度前駆体液15aの拡がりを防止することで、低粘度樹脂15によって半導体チップ12を封止することができる。よって、回路基板11上に半導体チップ12を実装した際の封止樹脂による厚みを抑えて、小型な実装構造10を提供できる。
本実施形態では、前記高粘度樹脂16、及び前記低粘度樹脂15をディスペンサにより、回路基板11上のそれぞれ所定の位置に配設しているので、樹脂を配置する工程、及び該前駆体液の一括硬化処理で半導体チップ12を良好に封止できる。
この実装方法によれば、粘度の低い低粘度樹脂15を用いて半導体チップ12を封止する際にも、樹脂の前駆体液が回路基板11上での拡がりを防止するために、別部材を別途設ける必要が無いので、コストが低減された実装構造10を提供することができる。
なお、本発明は上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、半導体チップ12の各辺のそれぞれに対応する回路基板11上にのみ高粘度樹脂16を設けていたが、前記半導体チップ12の周辺を環状に覆うように、前記回路基板11上に前記高粘度樹脂16を配設するようにしてもよい。このように高粘度樹脂16が前記半導体チップ12の周辺を環状に覆った状態に配設すれば、高粘度樹脂16によって囲まれる領域内にのみ、低粘度樹脂15の拡がりを規制することができ、拡がりを抑えた低粘度樹脂15によって半導体チップ12を確実に封止できる。
半導体装置の実装構造を含む半導体装置を示す側断面図である。 半導体装置の平面図を示す図ある。 回路基板上に半導体チップを実装する方法を示す工程説明図である。
符号の説明
10…実装構造、11…回路基板、12…半導体チップ(半導体装置)、14…金属ワイヤー(配線)、15…低粘度樹脂(第2の樹脂)、15a…低粘度前駆体液(第2前駆体液)、16…高粘度樹脂(第1の樹脂)、16a…高粘度前駆体液(第1前駆体液)、22…端子(第2導電部)、25…端子(第1導電部)

Claims (7)

  1. 回路基板上に半導体装置を実装する半導体装置の実装方法において、
    前記回路基板上に前記半導体装置を設ける工程と、
    前記半導体装置に設けられた第1導電部と前記回路基板に設けられた第2導電部とを配線により電気的に接続する工程と、
    前記半導体装置の周辺部となる回路基板上の少なくとも一部に、第1の樹脂の前駆体であり所定の粘度の第1前駆体液を配設する工程と、
    該第1前駆体液を配設した後、前記半導体装置と前記第1前駆体液との間に、前記半導体装置及び前記配線を覆うようにして、第2の樹脂の前駆体であり、前記第1前駆体液より粘度が低い第2前駆体液を配設する工程と、
    前記第1前駆体液及び前記第2前駆体液を一括して硬化させることで、第1の樹脂及び第2の樹脂とする工程と、を備えたことを特徴とする半導体装置の実装方法。
  2. 前記配線接続は、ワイヤーボンディングにより行われていることを特徴とする請求項1に記載の半導体装置の実装方法。
  3. 前記第1前駆体液及び前記第2前駆体液は、ディスペンサによってそれぞれ所定の位置に配設されることを特徴とする請求項1又は2に記載の半導体装置の実装方法。
  4. 前記半導体装置が平面視した形状が角形である場合には、
    前記第1前駆体液を前記半導体装置の各辺のそれぞれに対応する回路基板上に設けることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置の実装方法。
  5. 前記第1前駆体液を、半導体装置の各辺の中心部に対応する回路基板上に配設することを特徴とする請求項4に記載の半導体装置の実装方法。
  6. 前記第1前駆体液を、前記半導体装置の周辺を環状に覆うように、前記回路基板上に配設することを特徴とする請求項1〜3のいずれか一項に記載の半導体装置の実装方法。
  7. 回路基板上に半導体装置が実装されてなる半導体装置の実装構造において、
    前記半導体装置に設けられた第1導電部と前記回路基板に設けられた第2導電部とを電気的に接続する配線と、
    前記半導体装置の周辺部となる回路基板上の少なくとも一部に設けられた第1の樹脂と、
    前記半導体装置及び前記配線を覆い、かつ前記半導体装置と前記第1の樹脂との間に設けられた第2の樹脂と、を備えてなり、
    前記第2の樹脂の硬化処理前の前駆体液の粘度は、前記第1の樹脂の硬化処理前の前駆体液の粘度よりも低くなっていて、
    前記第1の樹脂と前記第2の樹脂とは一括して硬化処理されてなることを特徴とする半導体装置の実装構造。

JP2005254572A 2005-09-02 2005-09-02 半導体装置の実装構造、及び半導体装置の実装方法 Withdrawn JP2007067317A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005254572A JP2007067317A (ja) 2005-09-02 2005-09-02 半導体装置の実装構造、及び半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005254572A JP2007067317A (ja) 2005-09-02 2005-09-02 半導体装置の実装構造、及び半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JP2007067317A true JP2007067317A (ja) 2007-03-15

Family

ID=37929129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005254572A Withdrawn JP2007067317A (ja) 2005-09-02 2005-09-02 半導体装置の実装構造、及び半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP2007067317A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461082B2 (en) 2013-07-19 2016-10-04 Sony Corporation Solid state imaging apparatus and method of producing the same
CN110892525A (zh) * 2017-08-18 2020-03-17 纳美仕有限公司 半导体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461082B2 (en) 2013-07-19 2016-10-04 Sony Corporation Solid state imaging apparatus and method of producing the same
US10461111B2 (en) 2013-07-19 2019-10-29 Sony Corporation Solid state imaging apparatus and method of producing the same
CN110892525A (zh) * 2017-08-18 2020-03-17 纳美仕有限公司 半导体装置
CN110892525B (zh) * 2017-08-18 2023-04-25 纳美仕有限公司 半导体装置

Similar Documents

Publication Publication Date Title
US10714822B2 (en) Wireless module and method for manufacturing wireless module
JP2004023101A (ja) 半導体素子パッケージおよびその製造方法
WO2018198856A1 (ja) 回路モジュールおよびその製造方法
JP2015154032A (ja) 配線基板とそれを用いた半導体装置
JP2007095739A (ja) 半導体装置
US20170221829A1 (en) Electronic component integrated substrate
US10062649B2 (en) Package substrate
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
JP2004327851A (ja) 電子回路装置
US10154597B2 (en) Component mount board
JPH11204699A (ja) 半導体装置とその製造方法と電子装置
JP2007067317A (ja) 半導体装置の実装構造、及び半導体装置の実装方法
CN105244327A (zh) 电子装置模块及其制造方法
JP2008198916A (ja) 半導体装置及びその製造方法
JP2007067318A (ja) 半導体装置の実装構造、及び半導体装置の実装方法
JP2011003818A (ja) モールドパッケージ
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JP4353131B2 (ja) 電子装置
JP2004214255A (ja) 電子部品の接続構造
JP2011187497A (ja) 半導体装置の実装構造およびその実装方法
JPH1092968A (ja) 半導体ベアチップ実装基板
JP2003249743A (ja) 配線基板及びその製造方法、半導体装置並びに電子機器
JP2008028115A (ja) 半導体装置及びその製造方法、並びに、配線基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081104