KR20100123941A - 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지 - Google Patents

Abstract

본 발명은 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지에 관한 것으로서, 더욱 상세하게는 전도성 범프패드의 전체 면적 중 일부에 솔더마스크를 지그재그 형태로 도포하여, 서로 인접하는 범프와 범프패드간의 전기적 쇼트 현상을 방지할 수 있는 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지에 관한 것이다.

이를 위해, 본 발명은 소정길이의 전도성 범프패드가 사방 테두리 영역에 외부로 노출되며 일정한 파인 피치로 순차 배열된 반도체 패키지 제조용 기판에 있어서,

상기 전도성 범프패드의 전체 면적 중 일부에 솔더마스크로 도포하되, 상기 솔더마스크를 지그 재그 배열로 도포하여, 상기 솔더마스크가 미도포된 전도성 범프패드의 나머지 면적을 반도체 칩에 부착된 범프가 부착되는 영역이 되도록 지그재그로 노출시킨 것을 특징으로 하는 반도체 패키지 제조용 기판을 제공한다.

반도체 패키지, 범프, 전도성 범프패드, 솔더마스크

Description

반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지{Substrate for manufacturing semiconductor package and semiconductor package using it}

본 발명은 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지에 관한 것으로서, 더욱 상세하게는 인접하는 범프와 범프패드 간의 전기적 쇼트(short) 현상을 방지할 수 있도록 한 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지에 관한 것이다.

일반적으로 인쇄회로기판(Printed Circuit Board)을 이용한 반도체 패키지는 와이어를 이용하여 반도체 칩의 본딩패드와 기판의 본딩영역을 전기적으로 연결하는 구조로 이루어져 있으나, 상기 와이어로 연결되는 경우 반도체 칩과 인쇄회로기판 간의 전기적 신호 전달 길이가 길고, 본딩패드가 파인 피치(fine pitch)로 배열되는 반도체 칩에 와이어 본딩을 적용하는 데 불리한 단점이 있다.

이에, 반도체 칩과 인쇄회로기판 간의 전기적 신호 전달 경로를 최소화시킬 목적으로, 범프(Bump)를 이용한 일종의 플립칩 패키지 구조가 제안되었다.

상기 플립 칩 패키지는 칩의 본딩패드 상에 형성시킨 범프에 의해 상기 반도체 칩이 인쇄회로기판에 접착되게 함과 동시에 반도체 칩과 인쇄회로기판 간의 전기적 접속이 이루어지도록 한 구조로서, 상기 반도체 칩과 인쇄회로기판 간의 전기적 신호 전달이 단지 범프에 의해서만 이루어지므로 신호 전달 경로가 매우 짧으며, 따라서, 전기적 특성 측면에서 장점을 갖는다.

최근 들어, 반도체 칩이 소형화 및 고집적화되면서 인쇄회로기판상의 범프패드의 간격 및 반도체 칩의 본딩패드의 간격이 점점 좁아짐에 따라 기판과 반도체칩을 전기적으로 연결하는 다수의 범프들을 서로 엇갈리게(staggered), 즉 지그재그 형태로 배열시킨 플립 칩 패키지가 개발되고 있다.

도 1 및 도 2는 종래기술에 따른 반도체 칩과 기판을 나타내는 평면도이고, 도 3은 도 1의 반도체 칩이 도 2의 기판에 탑재된 종래의 반도체 패키지를 보여주는 평면도이고, 도 4은 도 3에서 A부를 확대하여 솔더마스크가 도포된 모습을 보여주는 사시도이고, 도 5는 도 3에서 A부를 확대하여 솔더마스크 미도포영역을 보여주는 평면도이다.

기판(11)의 상면에는 소정의 배선라인을 이루는 전도성 패턴(12)과 전도성 범프패드(13)가 구리 박막으로 도금되어 있고, 이때 상기 전도성 범프패드(13)는 기판(11)의 가장자리에 일정한 피치로 조밀하게 형성되어 있다.

그리고, 상기 전도성 패턴(12)과 범프패드(13)에는 절연재질의 솔더마스크(170)가 도포되어 외부환경으로부터 전도성 패턴(12)과 범프패드(13)를 보호하게 된다.

특히, 상기 범프패드(13)는 칩과의 전기적 연결을 위해 일부영역이 솔더마스크로 도포되지 않는다. 즉, 상기 범프패드(13)에 반도체 칩(14)과의 전기적 연결수단인 범프(15)가 통전가능하게 본딩되도록 기판의 가운데 영역에 걸쳐 솔더마스크(170)가 도포되지 않는 솔더마스크 미도포영역(미도시)이 형성되고, 특히 기판(110)의 가장자리에는 직사각틀 형태의 솔더마스크 미도포영역(160)이 형성된다.

또한, 상기 반도체 칩(14)에는 도 1에 도시된 바와 같이 상기 솔더마스크 미도포영역(160) 내의 범프패드(13)와 대응되는 본딩패드(15)가 형성되어 있으며, 이 본딩패드(15)는 칩(14)의 사방 테두리쪽에 지그재그 형태로 배열되어 있다.

이에, 상기 반도체 칩(14)의 본딩패드(18)와 기판(110)의 범프패드(13)를 범프(15)를 이용하여 반도체 칩(14)과 기판(110) 간의 전기적 연결이 이루어진다.

참고로, 도 2 내지 도 3에서 중앙부가 빈공간 처럼 도시되었지만, 각 범프패드(13)와 일체로 연결되는 소정의 전도성 패턴들이 복잡하게 배선되어 있다.

그러나, 상기 범프가 지그재그로 서로 엇갈리게 배치되었음에도 불구하고, 반도체 패키지가 점점 소형화되고 있음에 따라 범프패드 간의 이격거리가 더욱 줄어들고 있기 때문에, 범프패드에 부착되는 범프와 바로 인접한 범프패드가 서로 접촉되어 전기적 쇼트가 발생되는 문제점이 있다.

예를 들어, 상기 반도체 칩을 인쇄회로기판에 실장시 범프를 리플로우(reflow)시킬 때, 반도체 칩과 인쇄회로기판의 본딩력에 의해 상기 범프가 눌리면서 바로 인접한 범프패드에 연결(bridging)되어 전기적 쇼트가 발생되는 문제점이 있다.

본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 전도성 범프패드의 전체 면적 중 일부에 솔더마스크를 지그재그 형태로 도포하여 전도성 범프패드도 지그재그 배열을 이루며 외부로 노출되도록 함으로써, 서로 인접하는 범프와 범프패드간의 전기적 쇼트를 방지할 수 있는 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지를 제공하는데 그 목적이 있다.

상기한 목적은 소정길이의 전도성 범프패드가 사방 테두리 영역에 외부로 노출되며 일정한 파인 피치로 순차 배열된 반도체 패키지 제조용 기판에 있어서,

상기 전도성 범프패드의 전체 면적 중 일부에 솔더마스크로 도포하되, 상기 솔더마스크를 지그 재그 배열로 도포하여, 상기 솔더마스크가 미도포된 전도성 범프패드의 나머지 면적을 반도체 칩에 부착된 범프가 부착되는 영역이 되도록 지그재그로 노출시킨 것을 특징으로 하는 반도체 패키지 제조용 기판에 의해 달성된다.

상기 과제 해결 수단에 따른 본 발명의 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지에 의하면, 전도성 범프패드의 전체 면적 중 일부에 솔더마스크가 지그재그 형태로 도포되고, 상기 솔더마스크가 미도포된 범프패드의 전체 면 적 중 나머지 일부에 범프가 지그재그 형태로 부착됨으로써, 범프가 솔더마스크에 의해 인접한 범프패드로부터 절연되어 서로 인접하는 범프와 범프패드간의 전기적인 쇼트를 방지할 수 있다.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명한다.

첨부한 도 6은 본 발명의 일실시예에 따른 플립칩 패키지를 보여주는 평면도이고, 도 7은 도 6에서 B부를 확대하여 솔더마스크가 도포된 모습을 보여주는 사시도이고, 도 8은 도 7에서 솔더마스크가 기판에 도포되기 전 모습을 나타내는 사시도이고, 도 9는 도 6에서 B부를 확대하여 솔더마스크 미도포영역을 보여주는 도면이다.

본 발명은 범프(15)를 이용해서 반도체 칩(14)을 인쇄회로기판(11) 상에 플립 칩 본딩하여 구성하는 반도체 패키지에 관한 것이다. 특히, 서로 인접하는 범프(15)와 범프패드(13) 간의 전기적 쇼트를 방지할 수 있는 반도체 패키지에 관한 것이다.

상기 인쇄회로기판(11) 상에는 소정의 배선라인을 이루는 전도성 패턴(12) 및 범프패드(13)가 구리 박막으로 도금되어 있고(도 8 참조), 이때 상기 전도성 범프패드(13)는 기판(11)의 사방 테두리 영역에 외부로 노출되며 파인 피치로 순차 배열되어 있다.

그리고, 상기 전도성 패턴(12)과 범프패드(13)에는 절연재질의 솔더마스 크(17)가 도포되어 외부환경으로부터 전도성 패턴(12)과 범프패드(13)를 보호하게 된다.

특히, 상기 범프패드(13)는 칩(14)과의 전기적 연결을 위해 일부영역이 솔더마스크(17)로 도포되지 않는다. 즉, 상기 범프패드(13)에 반도체 칩(14)과의 전기적 연결수단인 범프(15)가 통전가능하게 본딩되도록 기판(11)의 가운데 영역 및 사방 테두리 영역에 걸쳐 솔더마스크(17)가 도포되지 않는 솔더마스크 미도포영역(16)이 형성된다.

여기서, 상기 기판(11)의 사방 테두리에는 솔더마스크(17)가 지그재그 형태로 도포된다.

보다 상세하게는, 상기 기판(11)의 사방 테두리 영역에 솔더마스크(17)가 도포되는 솔더마스크 도포영역과 솔더마스크(17)가 도포되지 않는 솔더마스크 미도포영역(16)이 서로 대응되게 지그재그 형태로 배열된다.

즉, 상기 기판(11)의 사방 테두리 영역에는 전도성 범프패드(13)의 전체 면적 중 일부에 솔더마스크(17)가 지그재그 형태로 도포되는 솔더마스크 도포영역과, 상기 전도성 범프패드(13)의 전체 면적 중 나머지 영역에 솔더마스크(17)가 지그재그 형태로 도포되지 않는 솔더마스크 미도포영역(16)이 형성된다.

또한, 상기 반도체 칩(14)에는 도 1에 도시된 바와 같이 상기 미도포영역(16) 내의 범프패드(13)와 대응되는 본딩패드(18)가 형성되어 있으며, 이 본딩패드(18)는 사방 테두리 영역에 지그재그 형태로 배열되어 있으며, 상기 본딩패드(18)에 범프(15)가 부착된다.

이에, 상기 반도체 칩(14)의 본딩패드(18)에 부착된 범프(15)가 기판(11)의 범프패드(13)에 본딩되어 반도체 칩(14)과 기판(11) 간의 전기적 연결이 이루어진다.

따라서, 상기 반도체 칩(14)에 부착된 범프(15)가 지그재그로 노출된 솔더마스크 미도포영역(16) 내의 범프패드(13)에 본딩됨에 따라, 상기 범프(15)가 솔더마스크(17)에 의해 인접한 범프패드(13)로부터 절연되어 전기적인 쇼트를 방지하게 되는 것이다.

도 1은 종래기술에 따른 반도체 칩을 나타내는 평면도

도 2는 종래기술에 따른 기판을 나타내는 평면도

도 3은 도 1의 반도체 칩이 도 2의 기판에 탑재된 종래의 플립칩 패키지를 보여주는 평면도

도 4는 도 3에서 A부를 확대하여 솔더마스크가 도포된 모습을 보여주는 사시도

도 5는 도 3에서 A부를 확대하여 솔더마스크 미도포영역을 보여주는 평면도

도 6은 본 발명의 일실시예에 따른 플립칩 패키지를 보여주는 평면도

도 7은 도 6에서 B부를 확대하여 솔더마스크가 도포된 모습을 보여주는 사시도

도 8은 도 7에서 솔더마스크가 기판에 도포되기 전 모습을 나타내는 사시도

도 9는 도 6에서 B부를 확대하여 솔더마스크 미도포영역을 보여주는 평면도

<도면의 주요부분에 대한 부호의 설명>

11 : 기판 12 : 전도성 패턴

13 : 범프패드 14 : 반도체 칩

15 : 범프 16 : 솔더마스크 미도포영역

17 : 솔더마스크 18 : 본딩패드

Claims (2)

1. 소정길이의 전도성 범프패드(13)가 사방 테두리 영역에 외부로 노출되며 일정한 파인 피치로 순차 배열된 반도체 패키지 제조용 기판(11)에 있어서,

   상기 전도성 범프패드(13)의 전체 면적 중 일부에 솔더마스크(17)로 도포하되, 상기 솔더마스크(17)를 지그 재그 배열로 도포하여, 상기 솔더마스크(17)가 미도포된 전도성 범프패드(13)의 나머지 면적을 반도체 칩(14)에 부착된 범프(15)가 부착되는 영역이 되도록 지그재그로 노출시킨 것을 특징으로 하는 반도체 패키지 제조용 기판.
2. 소정길이의 전도성 범프패드(13)가 사방 테두리 영역에 외부로 노출되며 일정한 파인 피치로 순차 배열된 기판(11);

   상기 전도성 범프패드(13)가 지그재그 배열을 이루며 외부로 노출되도록 상기 기판(11)의 표면에 걸쳐 도포되되, 상기 전도성 범프패드(13)에 지그재그 배열로 도포되는 솔더마스크(17);

   전도성 본딩패드(18)가 상기 범프패드(13)와 대응되게 지그재그 형태로 배열된 반도체 칩(14); 및

   상기 본딩패드(18)에 부착되어 기판(11)과 반도체 칩(14)을 전기적으로 연결하는 범프(15);를 포함하고, 상기 솔더마스크(17)가 미도포된 범프패드(13)에 범 프(15)가 지그재그 형태로 부착된 것을 특징으로 하는 반도체 패키지.

Images