CN105826299B - 封装基板、包含其的半导体封装和包含其的电子系统 - Google Patents

封装基板、包含其的半导体封装和包含其的电子系统 Download PDF

Info

Publication number
CN105826299B
CN105826299B CN201510333240.8A CN201510333240A CN105826299B CN 105826299 B CN105826299 B CN 105826299B CN 201510333240 A CN201510333240 A CN 201510333240A CN 105826299 B CN105826299 B CN 105826299B
Authority
CN
China
Prior art keywords
core layer
region
substrate core
bonding
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510333240.8A
Other languages
English (en)
Other versions
CN105826299A (zh
Inventor
金承知
郑源德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN105826299A publication Critical patent/CN105826299A/zh
Application granted granted Critical
Publication of CN105826299B publication Critical patent/CN105826299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

封装基板、包含其的半导体封装和包含其的电子系统。一种封装基板包含核心层；在所述核心层的顶表面上的第一外部的互连线；以及内部的互连线。所述第一外部的互连线包含在所述核心层的边缘上的第一最外侧的外部的互连线，并且所述内部的互连线包含在所述核心层的边缘中的最外侧的内部的互连线。第一接合焊盘是被设置在所述第一最外侧的外部的互连线上，并且在所述核心层的第一接合区域中被露出。第二接合焊盘是被设置在所述最外侧的内部的互连线上，并且在所述核心层的第二接合区域中被露出。所述第一接合区域和芯片附接区域间隔开第一距离，并且所述第二接合区域和所述芯片附接区域间隔开大于所述第一距离的第二距离。

Description

封装基板、包含其的半导体封装和包含其的电子系统
相关申请的交互引用
本申请案要求2015年1月22日向韩国知识产权局申请的韩国专利申请案号10-2015-0010833的优先权，所述韩国专利申请案是以其整体被纳入在此作为参考。
技术领域
各种的实施例是大致有关于半导体封装，并且更具体而言是有关于封装基板、包含其的半导体封装、包含其的电子系统以及包含其的存储卡。
背景技术
近来，具有高容量的先进的半导体封装或是先进的系统级封装(SiP)在需求上随着移动电话、个人数字助理(PDA)以及移动产品的发展而渐增。响应于此种需求，半导体封装已经被缩小以提供薄而小型的半导体封装。
为了实现具有高容量的高效能的半导体封装，多层的基板已经被广泛地使用作为封装基板。所述多层的基板的每一个可被配置为包含多个被设置在不同高度的电路互连线，并且所述被设置在不同高度的电路互连线可以通过贯孔(via)来彼此电连接。在多个芯片被附接至所述多层的基板的情形中，因为最上面的电路互连线所占用的区域或空间的限制，所述贯孔应该被设置在所述多层的基板的边缘中。此可能会导致在所述半导体封装的尺寸或平面面积上的增加。
发明内容
根据一实施例，其可以提出一种封装基板。所述封装基板可包含基板核心层；多个第一外部的电路互连线，其被设置在所述基板核心层的顶表面上；以及多个内部的电路互连线，其被设置在所述基板核心层中。所述多个第一外部的电路互连线可包含位于所述基板核心层上并且相邻所述基板核心层的边缘的第一最外侧的外部的电路互连线，并且所述多个内部的电路互连线可包含位于所述基板核心层中并且相邻所述基板核心层的所述边缘的最外侧的内部的电路互连线。第一接合焊盘可被设置在所述第一最外侧的外部的电路互连线上并且在所述基板核心层的第一接合区域中被露出。第二接合焊盘可被设置在所述最外侧的内部的电路互连线上并且在所述基板核心层的第二接合区域中被露出。所述第一接合区域可以和芯片附接区域间隔开第一距离，并且所述第二接合区域可以和所述芯片附接区域间隔开第二距离，所述第二距离是大于所述第一距离。
其中所述最外侧的内部的电路互连线中的至少两个位于所述基板核心层中并且相邻所述基板核心层的所述边缘，以及
其中所述最外侧的内部的电路互连线从介于所述基板核心层的侧壁与所述第二接合区域之间的区域延伸到介于所述芯片附接区域与所述第一接合区域之间的区域。
其中所述第三贯孔中的至少两个被设置在所述基板核心层中，以分别电连接所述最外侧的内部的电路互连线至所述多个第二外部的电路互连线中的另一个，
其中所述第三贯孔沿着与所述第一接合区域平行的方向，以曲折方式交替地排列，并且被设置在所述芯片附接区域与所述第二接合区域之间。
其中所述第三贯孔的每一个至少部分位于所述第一接合区域之内，以及
其中所述最外侧的内部的电路互连线完全重叠所述第三贯孔。
所述封装基板进一步包括第一绝缘层，所述第一绝缘层被设置在所述基板核心层的顶表面上以覆盖所述多个第一外部的电路互连线，其中所述第一绝缘层具有第一开口以及第二开口。
其中所述第一开口以及所述第二开口分别露出在所述第一接合区域中的所述第一接合焊盘、以及在所述第二接合区域中的所述第二接合焊盘。
其中所述第一开口的深度对应于所述第一绝缘层的顶表面到所述第一接合焊盘的顶表面，并且小于所述第一绝缘层的厚度。
其中所述第二开口的深度是对应于所述第一绝缘层的顶表面到所述第二接合焊盘的顶表面，并且大于所述第一绝缘层的所述厚度。
其中所述基板核心层具有与所述第二开口垂直地对齐的沟槽，所述第二开口贯穿在所述第二接合区域中的所述第一绝缘层。
其中所述第二接合焊盘通过所述第二开口以及所述沟槽而被露出。
其中所述沟槽的深度实质等于第一高度，所述第一高度对应于在所述内部的电路互连线的顶表面以及所述第一外部的电路互连线的底表面之间的高度差。
所述封装基板进一步包括第二绝缘层，所述第二绝缘层被设置在所述基板核心层的底表面上以覆盖所述多个第二外部的电路互连线，其中所述第二绝缘层包含第三开口，所述第三开口被配置为露出所述多个第二外部的电路互连线中的任一个的一部分。
其中所述第三开口被配置为允许焊料球被设置在所述多个第二外部的电路互连线的所述露出的部分上。
根据一实施例，其可以提出一种半导体封装。所述半导体封装可包含基板核心层；多个第一外部的电路互连线，其被设置在所述基板核心层的顶表面上；以及多个内部的电路互连线，其被设置在所述基板核心层中。所述多个第一外部的电路互连线可包含位于所述基板核心层上并且相邻所述基板核心层的边缘的第一最外侧的外部的电路互连线，并且所述多个内部的电路互连线可包含位于所述基板核心层中并且相邻所述基板核心层的所述边缘的最外侧的内部的电路互连线。第一接合焊盘可被设置在所述第一最外侧的外部的电路互连线上并且在所述基板核心层的第一接合区域中被露出。第二接合焊盘可被设置在所述最外侧的内部的电路互连线上并且在所述基板核心层的第二接合区域中被露出。第一芯片以及第二芯片可以依序地被堆叠在所述基板核心层的芯片附接区域上。第一导线可以电连接所述第一芯片的第一芯片焊盘至所述第一接合焊盘，并且第二导线可以电连接所述第二芯片的第二芯片焊盘至所述第二接合焊盘。所述第一接合区域可以和芯片附接区域间隔开第一距离，并且所述第二接合区域可以和所述芯片附接区域间隔开第二距离，所述第二距离大于所述第一距离。
根据一实施例，其可以提出一种包含半导体封装的电子系统。所述半导体封装可包含基板核心层；多个第一外部的电路互连线，其被设置在所述基板核心层的顶表面上；以及多个内部的电路互连线，其被设置在所述基板核心层中。所述多个第一外部的电路互连线可包含位于所述基板核心层上并且相邻所述基板核心层的边缘的第一最外侧的外部的电路互连线，并且所述多个内部的电路互连线可包含位于所述基板核心层中并且相邻所述基板核心层的所述边缘的最外侧的内部的电路互连线。第一接合焊盘可被设置在所述第一最外侧的外部的电路互连线上并且在所述基板核心层的第一接合区域中被露出。第二接合焊盘可被设置在所述最外侧的内部的电路互连线上并且在所述基板核心层的第二接合区域中被露出。第一芯片以及第二芯片可以依序地被堆叠在所述基板核心层的芯片附接区域上。第一导线可以电连接所述第一芯片的第一芯片焊盘至所述第一接合焊盘，并且第二导线可以电连接所述第二芯片的第二芯片焊盘至所述第二接合焊盘。所述第一接合区域可以和芯片附接区域间隔开第一距离，并且所述第二接合区域可以和所述芯片附接区域间隔开第二距离，所述第二距离大于所述第一距离。
根据一实施例，其可以提出一种包含半导体封装的存储卡。所述半导体封装可包含基板核心层；多个第一外部的电路互连线，其被设置在所述基板核心层的顶表面上；以及多个内部的电路互连线，其被设置在所述基板核心层中。所述多个第一外部的电路互连线可包含位于所述基板核心层上并且相邻所述基板核心层的边缘的第一最外侧的外部的电路互连线，并且所述多个内部的电路互连线可包含位于所述基板核心层中并且相邻所述基板核心层的所述边缘的最外侧的内部的电路互连线。第一接合焊盘可被设置在所述第一最外侧的外部的电路互连线上并且在所述基板核心层的第一接合区域中被露出。第二接合焊盘可被设置在所述最外侧的内部的电路互连线上并且在所述基板核心层的第二接合区域中被露出。第一芯片以及第二芯片可以依序地被堆叠在所述基板核心层的芯片附接区域上。第一导线可以电连接所述第一芯片的第一芯片焊盘至所述第一接合焊盘，并且第二导线可以电连接所述第二芯片的第二芯片焊盘至所述第二接合焊盘。所述第一接合区域可以和芯片附接区域间隔开第一距离，并且所述第二接合区域可以和所述芯片附接区域间隔开第二距离，所述第二距离大于所述第一距离。
附图说明
图1是描绘根据一实施例的一种封装基板的一个例子的一表示的立体图。
图2是沿着图1的线I-I'所取的视图的一个例子的横截面表示。
图3是描绘内含在根据一实施例的一种封装基板中的第一贯孔的位置的一个例子的一表示的平面图。
图4是描绘内含在根据一实施例的一种封装基板中的第三贯孔的位置的一个例子的一表示的平面图。
图5是描绘用以描述在图1中所描绘的一种封装基板的优点的一般的封装基板的一个例子的一表示的平面图。
图6是描绘根据一实施例的一种半导体封装的一个例子的一表示的立体图。
图7是沿着图6的一线II-II'所取的视图的一个例子的横截面表示。
图8是描绘一种包含根据某些实施例的半导体封装中的至少一个的电子系统的一个例子的一表示的方块图。
图9是描绘一种包含根据某些实施例的半导体封装中的至少一个的电子系统的一个例子的一表示的方块图。
具体实施方式
将会了解到的是，尽管第一、第二、第三等等的术语可能在此被使用来描述各种的组件，但是这些组件不应该受限于这些术语。这些术语只是被用来区别一组件与另一组件而已。因此，在某些实施例中的第一组件可能在其它实施例中被称为第二组件，而不脱离本揭露内容的教示。
同样将会理解到的是，当一组件被称为位于另一组件"上"、"之上"、"上面"、"下"、"之下"或是"下面"时，其可以直接接触所述另一组件、或是至少介于中间的组件可以存在于两者之间。于是，在此所用的例如是"上"、"之上"、"上面"、"下"、"之下"、"下面"与类似者的术语只是为了描述特定实施例的目的而已，因而并不欲限制本揭露内容的范畴。
进一步将会理解到的是，当一组件被称为"连接"或"耦接"至另一组件时，其可以直接连接或耦接至所述另一组件、或是介于中间的组件可以存在。相对地，当一组件被称为"直接连接"或是"直接耦接"至另一组件时，则没有介于中间的组件存在。其它被用来描述在组件或层之间的关系的字应该以一种类似的方式来加以解释(例如，"在…之间"相对于"直接在…之间"、"相邻的"相对于"紧邻的"、"上方"相对于"正上方")。半导体芯片或是芯片可以藉由利用一种晶粒锯开工艺来将电子电路被整合于其中的半导体基板或是晶圆分开成为多片而获得。在此使用的术语"芯片"可以对应于存储器芯片，例如是动态随机存取存储器(DRAM)芯片、静态随机存取存储器(SRAM)芯片、闪存芯片、磁性随机存取存储器(MRAM)芯片、电阻性随机存取存储器(ReRAM)芯片、铁电式随机存取存储器(FeRAM)芯片、或是相变式随机存取存储器(PcRAM)芯片。或者是，在此使用的术语"芯片"可以对应于逻辑芯片，例如是非存储器的芯片。
如同在此所用的，所述术语"及/或"是包含相关所表列的项目中的一或多个的任一个以及所有的组合。
各种的实施例可以是针对于封装基板、包含其的半导体封装、包含其的电子系统以及包含其的存储卡。
图1是描绘根据一实施例的一种封装基板100的一个例子的一表示的立体图。参照图1，所述封装基板100可包含第一绝缘层120、第二绝缘层130、以及基板核心层110。所述基板核心层110可以位于所述第一及第二绝缘层120及130之间。所述封装基板100可以具有芯片附接区域101、一对第一接合区域102、以及一对第二接合区域103。所述芯片附接区域101可以被配置在所述封装基板100的中央区域内。所述一对第一接合区域102中的一个以及所述一对第二接合区域103中的一个可被设置在所述封装基板100的第一边缘，以相邻所述芯片附接区域101的第一侧边。所述一对第一接合区域102的另一个以及所述一对第二接合区域103的另一个可被设置在所述封装基板100的第二边缘，以相邻所述芯片附接区域101的与所述封装基板100的第一边缘相对的第二侧边。
所述第一接合区域102可以和所述芯片附接区域101间隔开第一距离D1。所述第二接合区域103可以和所述芯片附接区域101间隔开第二距离D2。位于所述芯片附接区域101的第一侧边的第一接合区域102以及第二接合区域103可以彼此间隔开第三距离D3。类似地，位于所述芯片附接区域101的第二侧边的第一接合区域102以及第二接合区域103亦可以彼此间隔开所述第三距离D3。所述基板核心层110可以是单一绝缘层。在某些实施例中，所述基板核心层110可以是单一层的玻璃环氧树脂材料。或者是，所述基板核心层110可以是具有一种多层的结构的绝缘层。在此种例子中，构成所述基板核心层110的多个绝缘层可包含相同的材料。多个芯片(例如，第一芯片以及第二芯片)可被安装在所述芯片附接区域101上。在此种例子中，连接至所述第一芯片的接合线可被接合至所述一对第一接合区域102，使得所述第一芯片电连接至所述基板核心层110中的电路互连线；并且连接至所述第二芯片的接合线可被接合至所述一对第二接合区域103，使得所述第二芯片电连接至所述基板核心层110中的电路互连线。所述芯片附接区域101可以位于所述封装基板100的中央区域内。尽管图1是描绘一个其中所述芯片附接区域101在一平面图中是具有一种四角形的形状的例子，但是本揭露内容并不限于此。例如，在某些实施例中，除了四角形的形状之外，所述芯片附接区域101在一平面图中可以根据被附接至其的芯片的平面形状而具有一种多边形的形状。
介于所述芯片附接区域101与每一个第一接合区域102之间的第一距离D1可以对应于在最靠近彼此的第一接合区域102以及芯片附接区域101的侧边之间的间隙或是间隔。所述第一接合区域102的每一个在一平面图中可以具有条带图案，并且可包含多个被排列于其中的第一接合焊盘141。在某些实施例中，所述第一接合区域102的每一个可被设置成与所述芯片附接区域101的任一侧边平行或是实质平行的。介于所述芯片附接区域101以及每一个第二接合区域103之间的第二距离D2可以对应于在最靠近彼此的第二接合区域103以及芯片附接区域101的侧边之间的间隙或是一间隔。所述第二距离D2可以是大于所述第一距离D1。例如，所述第二接合区域103可被设置在比第一接合区域102距离芯片附接区域101更远处。所述第二接合区域103的每一个在一平面图中可以具有条带图案，并且可包含多个被排列于其中的第二接合焊盘142。在某些实施例中，所述第二接合区域103可以和第一接合区域102间隔开所述第三距离D3，并且可被设置成与所述第一接合区域102平行或是实质平行的。
所述第一绝缘层120可被设置在基板核心层110的顶表面110a上。在某些实施例中，所述第一绝缘层120可包含阻焊剂层。所述第二绝缘层130可被设置在基板核心层110的底表面110b上。在某些实施例中，所述第二绝缘层130可包含阻焊剂层。所述第一绝缘层120可以具有多个位于第一接合区域102中的第一开口121、以及多个位于第二接合区域103中的第二开口122。所述第一接合焊盘141可以分别藉由贯穿第一绝缘层120的第一开口121而被露出。所述第二接合焊盘142可以分别藉由贯穿第一绝缘层120的第二开口122而被露出。
在所述第一开口121中，从所述第一绝缘层120的顶表面至所述第一接合焊盘141的顶表面的深度H1可以实质小于所述第一绝缘层120的厚度。在所述第二开口122中，从所述第一绝缘层120的顶表面至所述第二接合焊盘142的顶表面的深度H2+H3可以是大于所述第一绝缘层120的厚度。所述第一开口121的每一个可以露出所述第一绝缘层120的一部分的侧壁。所述第二开口122的每一个可以露出所述第一绝缘层120的一部分的侧壁以及所述基板核心层110的一部分的侧壁。所述第一接合焊盘141的顶表面可以位于高度高于所述第二接合焊盘142的顶表面的高度。
图2是沿着图1的一线I-I'所取的横截面视图的一个代表范例。参照图2，所述封装基板100可包含外部的电路互连线151a、151b、153a、153b及153c、以及内部的电路互连线152a、152b及152c。例如，所述外部的电路互连线151a、151b、153a、153b及153c的多个第一外部的电路互连线151a及151b可被设置在所述基板核心层110的顶表面110a上。所述第一外部的电路互连线151a及151b可以彼此电性隔离、或是可以彼此电连接。所述第一外部的电路互连线151a及151b的数目及/或形状可以根据所述封装基板100的信号处理设计以及配置而被设定为不同的。所述多个第一外部的电路互连线151a及151b可以位于实质相同的高度处(亦即，相同的垂直高度处)。所述第一外部的电路互连线151a可以对应于所述多个第一外部的电路互连线151a及151b的最外侧的外部的电路互连线。所述第一最外侧的外部的电路互连线151a的一部分可以位于所述第一接合区域102中的一个内。
所述内部的电路互连线152a、152b及152c可被设置在基板核心层110中。所述内部的电路互连线152a、152b及152c在基板核心层110中可以位于实质相同的高度处(亦即，相同的垂直高度处)。所述内部的电路互连线152a、152b及152c中的至少两个可以是彼此电性隔离、或是可以彼此电连接。所述内部的电路互连线152a、152b及152c的数目及/或形状可以根据所述封装基板100的信号处理设计以及配置而被设定为不同的。所述内部的电路互连线152a可以对应于所述多个内部的电路互连线152a、152b及152c的最外侧的内部的电路互连线。所述内部的电路互连线152a的一部分可以位于所述第二接合区域103中的一个内。对应于在垂直的方向上的第一高度HV1的高度差可以存在于所述内部的电路互连线152a、152b及152c的顶表面与所述第一外部的电路互连线151a及151b的底表面之间。所述第一高度HV1可以根据所述封装基板100的工艺而被设定为不同的。
所述外部的电路互连线151a、151b、153a、153b及153c的多个第二外部的电路互连线153a、153b及153c可被设置在所述基板核心层110的底表面110b上。所述多个第二外部的电路互连线153a、153b及153c可以位于实质相同的高度处(亦即，相同的垂直高度处)。所述第二外部的电路互连线153a、153b及153c中的至少两个可以彼此电性隔离、或是可以彼此电连接。所述第二外部的电路互连线153a、153b及153c的数目及/或形状可以根据所述封装基板100的信号处理设计以及配置而被设定为不同的。
所述第一外部的电路互连线151a及151b中的至少一个可以通过被设置在所述基板核心层110中的第一贯孔161，而被电连接至所述内部的电路互连线152a、152b及152c中的至少一个。所述第一贯孔161的底表面以及顶表面分别可以接触所述内部的电路互连线152a、152b及152c中的一个(例如，所述内部的电路互连线152b)的顶表面以及所述第一外部的电路互连线151a及151b中的一个(例如，所述第一外部的电路互连线151a)的底表面。所述内部的电路互连线152a、152b及152c中的一个可以通过第二贯孔162或是第三贯孔163而被电连接至所述第二外部的电路互连线153a、153b及153c中的一个。例如，所述第二或第三贯孔162或163的一底表面以及顶表面分别可以接触所述第二外部的电路互连线153a、153b及153c中的一个(例如，所述第二外部的电路互连线153b或153a)的顶表面以及所述内部的电路互连线152a、152b及152c中的一个(例如，所述内部的电路互连线152b或152a)的底表面。所述第一、第二及第三贯孔161、162及163的配置可以根据所述封装基板100的用途而为不同的。例如，所述实施例提供只有所述贯孔161、162及163连接至所述最外侧的电路互连线151a、152a及153a的配置，但是其并不限于实施例的这些例子。
所述第一绝缘层120可被设置在基板核心层110的顶表面110a上，以覆盖所述第一外部的电路互连线151a及151b。所述第一绝缘层120可以具有某一厚度H2。例如，所述第一绝缘层120直接接触基板核心层110的顶表面110a的部分可以具有均匀或实质均匀的厚度H2。如同参考图1所述的，第一绝缘层120可以具有位于第一接合区域102中的第一开口121、以及位于第二接合区域103中的第二开口122。所述第一开口121中的一个可以露出第一外部的电路互连线151a的一部分，并且所述第一接合焊盘141中的一个可被设置在第一外部的电路互连线151a的所述露出的部分上。所述第一接合焊盘141的顶表面亦可以藉由位于第一接合区域102中的第一开口121而被露出。在所述第一开口121中，从所述第一绝缘层120的顶表面到第一接合焊盘141的顶表面的所述深度H1可以具有在从所述第一绝缘层120的厚度H2减去所述第一外部的电路互连线151a的厚度以及所述第一接合焊盘141的厚度之后所剩余的一个值。
所述基板核心层110可以具有位于第二接合区域103中的沟槽T1，并且可以是与所述第二开口122垂直地对齐。所述沟槽T1的深度可以实质等于所述第一高度HV1，所述第一高度HV1对应于在所述内部的电路互连线152a、152b及152c的顶表面与所述第一外部的电路互连线151a及151b的底表面之间的高度差。所述内部的电路互连线152a的一部分可以藉由彼此垂直地对齐的第二开口122以及沟槽T1而被露出，并且所述第二接合焊盘142中的一个可被设置在内部的电路互连线152a的所述露出的部分上。所述第二接合焊盘142的顶表面亦可以藉由在所述第二接合区域103中的第二开口122以及沟槽T1而被露出。在所述第二开口122中，从所述第一绝缘层120的顶表面到所述第二接合焊盘142的顶表面的深度H2+H3可以实质等于在从所述第一绝缘层120的厚度H2以及所述沟槽T1的深度HV1的总和减去所述第二接合焊盘142的厚度之后所剩余的一个值。
所述第二绝缘层130可被设置在基板核心层110的底表面110b上，以覆盖所述第二外部的电路互连线153a、153b及153c。所述第二绝缘层130可以具有第三开口131，其分别露出所述第二外部的电路互连线153a、153b及153c的部分。尽管未描绘在图2中，例如是焊料球的外部的连接端子分别可被设置在所述第二外部的电路互连线153a、153b及153c的所述露出的部分上。
所述第一外部的电路互连线151a及151b中的第一外部的电路互连线151a可以通过被设置在所述基板核心层110中的第一贯孔161，而被电连接至所述内部的电路互连线152b。所述内部的电路互连线152b可以通过被设置在所述基板核心层110中的第二贯孔162，而被电连接至所述第二外部的电路互连线153b。包含所述第一外部的电路互连线151a、第一贯孔161、内部的电路互连线152b、以及第二贯孔162的信号传输路径可被设置在所述第一接合焊盘141与第二外部的电路互连线153b之间。
所述内部的电路互连线152a、152b及152c中的内部的电路互连线152a可以通过被设置在所述基板核心层110中的第三贯孔163，而被电连接至所述第二外部的电路互连线153a。所述第三贯孔163可以位于和所述第二贯孔162相同的高度处。包含所述内部的电路互连线152a以及第三贯孔163的信号传输路径可被设置在所述第二接合焊盘142与第二外部的电路互连线153a之间。在所述第一接合焊盘141以及第二外部的电路互连线153b之间的信号传输路径可包含两个贯孔，例如是第一及第二贯孔161及162。在所述第二接合焊盘142与第二外部的电路互连线153a之间的信号传输路径可包含单一贯孔，例如是所述第三贯孔163。在此种例子中，所述第一及第二贯孔161及162可被设置在芯片附接区域101中及/或在介于所述芯片附接区域101与第一接合区域102之间的接口区域中，并且所述第三贯孔163可被设置在所述芯片附接区域101与第二接合区域103之间。在一实施例中，所有的第一、第二及第三贯孔161、162及163都可被设置在所述封装基板100的中央部分与所述第二接合区域103之间。在一实施例中，甚至将所述贯孔中的至少一个设置在介于所述封装基板100的第二接合区域103与侧壁之间的最外侧的边缘中可以是不必要的。
图3是描绘内含在根据一实施例的一种封装基板中的第一贯孔161的位置的一个例子的一表示的平面图。图4是描绘内含在根据一实施例的一种封装基板中的第三贯孔163的位置的一个例子的一表示的平面图。在图3及4中，和在图1及2中所用的相同的组件符号是表示相同的组件。在图2中所描绘的组件中的某些个在图3及4中是被省略。
首先，如同在图3中所绘，被设置在所述基板核心层110的顶表面上的第一外部的电路互连线151a的每一个可以具有延伸在一方向上(例如是在所述图的水平方向上)的条带形状。所述第一外部的电路互连线151a的每一个可包含相邻所述基板核心层110的边缘的第一端、以及相邻所述基板核心层110的中央部分的第二端。在此种例子中，所述第一外部的电路互连线151a的第一端可以是位于相邻所述基板核心层110的边缘的第一及第二接合区域102及103之间。所述第一外部的电路互连线151a可以从其第一端延伸通过所述第一接合区域102，并且到达所述芯片附接区域101。在此种例子中，所述第一外部的电路互连线151a的第二端可被设置在所述芯片附接区域101中。尽管图3是描绘一个其中所述第一外部的电路互连线151a延伸到所述芯片附接区域101中的例子，但是本揭露内容并不限于此。例如，在某些实施例中，所述第一外部的电路互连线151a的第二端可以是位于介于所述芯片附接区域101与第一接合区域102之间的区域中。如同由在图3中的虚线圆所描绘的，所述第一贯孔161可包含被设置在所述芯片附接区域101与第一接合区域102之间的第一贯孔161a、以及被设置在所述芯片附接区域101中的第一贯孔161b，并且所述第一贯孔161a以及第一贯孔161b可以沿着与所述第一接合区域102平行的方向，以一种曲折(zigzag)方式交替地加以排列。所述第一贯孔161a可被设置以和奇数编号的第一外部的电路互连线151a重叠，并且所述第一贯孔161b可被设置以和偶数编号的第一外部的电路互连线151a重叠。如同图3的实施例，在图1及2中所描绘的第一贯孔161在一平面图中亦可以是用一种曲折方式来加以排列。如上所述，第一贯孔161a可被设置在所述芯片附接区域101与第一接合区域102之间，并且所述第一贯孔161b可被设置在所述芯片附接区域101中。例如，所有的第一贯孔161都可被设置在所述基板核心层110的中央部分与第一接合区域102之间，以因此避免封装基板的平面面积由于所述第一贯孔161而增加。
参照图4，被设置在所述基板核心层110中的内部的电路互连线152a的每一个可以具有延伸在一方向上(例如，在所述图的水平方向上)的条带形状。所述内部的电路互连线152a的每一个可包含相邻所述基板核心层110的边缘的第一端、以及相邻所述基板核心层110的中央部分的第二端。在此种例子中，所述内部的电路互连线152a的第一端可以是位于所述基板核心层110的第二接合区域103与侧壁之间。所述内部的电路互连线152a可以从其第一端延伸通过所述第一及第二接合区域102及103，并且到达介于所述芯片附接区域101与第一接合区域102之间的区域。如同由在图4中的虚线圆所描绘的，所述第三贯孔163可包含第三贯孔163a以及第三贯孔163b，并且所述第三贯孔163a以及第三贯孔163b可以沿着与所述第一接合区域102平行的方向，以一种曲折方式交替地加以排列。如同图4的实施例，在图1及2中所描绘的第三贯孔163在一平面图中亦可以用一种曲折方式来加以排列。所述第三贯孔163可被设置在所述第二接合区域103与芯片附接区域101之间，以和所述内部的电路互连线152a重叠。介于所述第一接合区域102与每个第三贯孔163a的中央点之间的距离可以小于介于所述第一接合区域102与每个第三贯孔163b的中央点之间的距离。就此而论，所有的第三贯孔163a及163b都可被设置在所述基板核心层110的第二接合区域103与芯片附接区域101之间。所述内部的电路互连线152a的每一个可以充分地朝向所述芯片附接区域101延伸，以具有充分的长度。所述内部的电路互连线152a可以和所述第三贯孔163完全地重叠。
图5是描绘用以描述在图1及2中所描绘的封装基板100的优点的一般的封装基板的一个例子的一表示的平面图。在图5中和在图3中所用的相同的组件符号表示相同的组件。参照图5，在一般的封装基板的情形中，第一外部的电路互连线151a'可被设置以和所述第一接合区域102重叠，并且对应于所述第一外部的电路互连线的最外侧的第一外部的电路互连线151d'可被设置以和所述第二接合区域103重叠。在所述一般的封装基板中，所述第一外部的电路互连线151a'及151d'可以位于相同的高度处。换言之，所有的第一外部的电路互连线151a'及151d'可被设置在基板核心层110'的顶表面上。在此种例子中，用于电连接所述第一外部的电路互连线151a'到被设置在所述基板核心层110'中的内部的电路互连线的贯孔161a'及161b'可被排列在和参考图3所述的贯孔161a及161b相同的位置处。然而，用于电连接所述第一外部的电路互连线151d'到被设置在所述基板核心层110'中的内部的电路互连线的第四贯孔165的位置可能不同于参考图4所述的第三贯孔163的位置。明确地说，由于所述第一外部的电路互连线151a'被排列成具有不足的间距，因此所述第一外部的电路互连线151d'可能难以朝向所述芯片附接区域101延伸，因而所述第一外部的电路互连线151d'的延伸被设置在所述第一外部的电路互连线151a'之间。此外，延伸所述第一外部的电路互连线151d'以绕过所述第一接合区域102以及第一外部的电路互连线151a'可能不是较佳的，因为包含所述第一外部的电路互连线151d'的信号传输路径会变成较长的，并且需要额外的区域以设置所述第一外部的电路互连线151d'的绕道路径。因为以上的限制，可能难以将用于电连接所述第一外部的电路互连线151d'至所述基板核心层110'的内部的电路互连线的第四贯孔165设置在介于所述第二接合区域103与芯片附接区域101之间的区域中。于是，将所述第四贯孔165设置在介于所述基板核心层110'的第二接合区域103与侧壁之间的最外侧的边缘区域中可能是不可避免的。甚至在此情形中，用于设置所述第四贯孔165的额外的区域亦可能必须是在所述基板核心层110'的最外侧的边缘区域中。因此，在缩减所述一般的封装基板的平面面积上可能会有一些限制。相对地，根据所述实施例，如同参考图4所述的，第三贯孔163可被设置在所述芯片附接区域101与第二接合区域之间。因此，用于设置所述第三贯孔163的额外的平面面积可能不是必要的。
图6是描绘根据一实施例的一种半导体封装300的一个例子的一表示的立体图。图7是沿着图6的线II-II'所取的视图的一个例子的横截面表示。参照图6及7，所述半导体封装300可包含第一芯片310以及第二芯片320。所述第一芯片310以及第二芯片320可以依序地被堆叠在多层的基板200的表面上。所述多层的基板200可包含具有顶表面210a以及底表面210b的基板核心层210。所述基板核心层210可以是由单一绝缘层所构成的。在某些实施例中，所述基板核心层210可以是玻璃环氧树脂层。或者是，所述基板核心层210可以是具有一种多层的结构的绝缘层。在此种例子中，多个构成所述基板核心层210的绝缘层可包含相同的材料。第一绝缘层220可被设置在所述基板核心层210的顶表面210a上。第二绝缘层230可被设置在所述基板核心层210的底表面210b上。在某些实施例中，所述第一及第二绝缘层220及230的每一个可以是阻焊剂层。
所述多层的基板200可以具有芯片附接区域201、一对第一接合区域202、以及一对第二接合区域203。所述芯片附接区域201可以被配置在所述多层的基板200的中央区域内。所述一对第一接合区域202中的一个以及所述一对第二接合区域203中的一个可被设置在所述多层的基板200的第一边缘，以相邻所述芯片附接区域201的第一侧边。所述一对第一接合区域202的另一个以及所述一对第二接合区域203的另一个可被设置在所述多层的基板200的第二边缘，以相邻所述芯片附接区域201的与所述多层的基板200的第一边缘相对的第二侧边。尽管图7是描绘一个其中所述芯片附接区域201在一平面图中具有一种四角形的形状的例子，但是本揭露内容并不限于此。例如，在某些实施例中，根据所述第一及第二芯片310及320的平面形状，所述芯片附接区域201在一平面图中可以具有一种除了四角形的形状之外的多边形的形状。所述第一接合区域202可以和所述芯片附接区域201间隔开第一距离D1。介于所述芯片附接区域201与每一个第一接合区域202之间的第一距离D1可以对应于在最靠近彼此的第一接合区域202以及芯片附接区域201的侧边之间的间隙或是间隔。所述第一接合区域202的每一个在一平面图中可以具有条带形状，并且可包含多个被排列于其中的第一接合焊盘241。在某些实施例中，所述第一接合区域202的每一个可被设置成与所述芯片附接区域201的任一侧边或是多个侧边平行。所述第二接合区域203可以和所述芯片附接区域201间隔开第二距离D2。介于所述芯片附接区域201与每一个第二接合区域203之间的第二距离D2可以对应于在最靠近彼此的第二接合区域203以及芯片附接区域201的侧边之间的间隙或是间隔。所述第二距离D2可以大于所述第一距离D1。例如，所述第二接合区域203可被设置在比所述第一接合区域202距离所述芯片附接区域201更远处。所述第二接合区域203的每一个在一平面图中可以具有条带形状，并且可包含多个被排列于其中的第二接合焊盘242。在某些实施例中，所述第二接合区域203可以和所述第一接合区域202间隔开某一距离，并且可被设置成与所述第一接合区域202平行。
所述第一及第二芯片310及320可被堆叠在所述基板核心层210上，其中所述第一绝缘层220被设置在第一芯片310与基板核心层210之间。所述第一芯片310的底表面可以利用黏着剂301而被附接至所述第一绝缘层220的顶表面。所述第一芯片310的顶表面可被附接至包含黏着剂的中间的结构302的底表面。所述第二芯片320的底表面可被附接至所述中间的结构302的顶表面。多个第一芯片焊盘312可被设置在所述第一芯片310的顶表面上。所述第一芯片焊盘312可以在所述第一芯片310的边缘以及所述第二芯片320的边缘之间的间隔被露出。多个第二芯片焊盘322可被设置在所述第二芯片320的顶表面上。所述第二芯片焊盘322可以在所述第二芯片320的顶表面被露出。尽管图6及7是描绘一个其中所述第一或第二芯片焊盘312或322被设置在所述第一或第二芯片310或320的两个边缘上的例子，但是本揭露内容并不限于此。例如，在某些实施例中，根据所述第一及第二芯片310及320的功能，所述第一及第二芯片焊盘312及322的阵列设计可以是不同的。
多个第一外部的电路互连线251a及251b可被设置在所述基板核心层210的顶表面210a上，并且可以利用所述第一绝缘层220来被覆盖。所述第一外部的电路互连线251a及251b可以彼此电性隔离、或是可以彼此电连接。根据所述封装基板200的信号处理设计以及配置，所述第一外部的电路互连线251a及251b的数目可被设定为不同的。所述多个第一外部的电路互连线251a及251b可以位于实质相同的高度处(亦即，相同的垂直高度处)。所述第一外部的电路互连线251a可以对应于所述多个第一外部的电路互连线251a及251b的最外侧的电路互连线。所述第一外部的电路互连线251a的一部分可以位于所述第一接合区域202中的一个内。
多个内部的电路互连线252a、252b及252c可被设置在所述基板核心层210中。所述内部的电路互连线252a、252b及252c可以位于所述基板核心层210中的实质相同的高度处(亦即，相同的垂直高度处)。所述内部的电路互连线252a、252b及252c可以彼此电性隔离、或是可以彼此电连接。所述内部的电路互连线252a可以对应于所述多个内部的电路互连线252a、252b及252c的最外侧的电路互连线。所述内部的电路互连线252a的一部分可以位于所述第二接合区域203中的一个内。
多个第二外部的电路互连线253a、253b及253c可被设置在所述基板核心层210的底表面210b上，并且所述第二外部的电路互连线253a、253b及253c可以利用所述第二绝缘层230来被覆盖。所述多个第二外部的电路互连线253a、253b及253c可以位于实质相同的高度处(亦即，相同的垂直高度处)。所述第二外部的电路互连线253a、253b及253c中的至少两个可以彼此电性隔离、或是可以彼此电连接。所述第二外部的电路互连线253a、253b及253c的数目可以根据所述封装基板200的信号处理设计及配置而被设定为不同的。
所述第一外部的电路互连线251a及251b中的至少一个可以通过被设置在所述基板核心层210中的第一贯孔261，而被电连接至所述内部的电路互连线252a、252b及252c中的至少一个。所述第一贯孔261的底表面以及顶表面分别可以接触所述内部的电路互连线252a、252b及252c中的一个(例如，所述内部的电路互连线252b)的顶表面以及所述第一外部的电路互连线251a及251b中的一个(例如，所述第一外部的电路互连线251a)的底表面。所述内部的电路互连线252a、252b及252c中的一个可以通过第二贯孔262或是第三贯孔263，而被电连接至所述第二外部的电路互连线253a、253b及253c中的一个。例如，所述第二或第三贯孔262或263的底表面以及顶表面分别可以接触所述第二外部的电路互连线253a、253b及253c中的一个(例如，所述第二外部的电路互连线253b或253a)的顶表面以及所述内部的电路互连线252a、252b及252c中的一个(例如，所述内部的电路互连线252b或252a)的底表面。所述第一、第二及第三贯孔261、262及263的配置可以根据所述封装基板200的用途而为不同的。例如，一实施例是提供只有连接至所述最外侧的电路互连线251a、252a及253a的贯孔261、262及263的配置。
所述第一绝缘层220可以具有多个位于所述第一接合区域202中的第一开口221。所述第一绝缘层220可以具有多个位于所述第二接合区域203中的第二开口222。所述第一开口221中的一个可以露出所述第一外部的电路互连线251a的一部分，并且所述第一接合焊盘241中的一个可被设置在所述第一外部的电路互连线251a的所述露出的部分上。所述第一接合焊盘241的顶表面亦可以藉由位于所述第一接合区域202中的第一开口221而被露出。所述第一接合焊盘241可以分别藉由贯穿所述第一绝缘层220的第一开口221而被露出。尽管未描绘在图式中，在某些其它实施例中，线状沟槽而不是所述多个第一开口221可被设置，以露出在每一个第一接合区域202中的多个第一接合焊盘241以及在所述第一接合焊盘241之间的第一绝缘层220。在所述第一开口221中，从所述第一绝缘层220的顶表面到所述第一接合焊盘241的顶表面的深度可以具有在从所述第一绝缘层220的厚度减去所述第一外部的电路互连线251a的厚度以及所述第一接合焊盘241的厚度之后所剩余的一个值。
所述基板核心层210可以具有沟槽T2，所述沟槽T2位于第二接合区域203中并且与所述第二开口222垂直地对齐。所述沟槽T2的深度可以实质等于在所述内部的电路互连线252a、252b及252c的顶表面与所述第一外部的电路互连线251a及251b的底表面之间的高度差。所述内部的电路互连线252a的一部分可以藉由彼此垂直地对齐的第二开口222以及沟槽T2而被露出，并且所述第二接合焊盘242中的一个可被设置在所述内部的电路互连线252a的所述露出的部分上。所述第二接合焊盘242的顶表面亦可以藉由在所述第二接合区域203中的第二开口222以及沟槽T2而被露出。尽管本实施例描绘一个其中所述第二开口222中的一个以及所述沟槽T2中的一个仅露出所述第二接合焊盘242中的一个的例子，但是本揭露内容并不限于此。例如，在某些实施例中，所述多个第二接合焊盘242以及介于所述多个第二接合焊盘242之间的第一绝缘层220可以藉由彼此垂直地对齐的单一线状第二开口以及单一线状沟槽而被露出。在每个第二开口222中，从所述第一绝缘层220的顶表面到所述第二接合焊盘242的顶表面的深度可以实质等于在从所述第一绝缘层220的厚度以及所述沟槽T2的深度的总和减去所述第二接合焊盘242的厚度之后所剩余的一个值。
所述第二绝缘层230可以具有第三开口231，所述第三开口231分别露出所述第二外部的电路互连线253a、253b及253c的部分。尽管未描绘在图式中，例如是焊料球的外部的连接端子分别可被设置在所述第二外部的电路互连线253a、253b及253c的所述露出的部分上。
所述第一外部的电路互连线251a及251b的第一外部的电路互连线251a可以通过被设置在所述基板核心层210中的第一贯孔261，而被电连接至所述内部的电路互连线252b。所述内部的电路互连线252b可以通过被设置在所述基板核心层210中的第二贯孔262，而被电连接至所述第二外部的电路互连线253b。包含所述第一外部的电路互连线251a、第一贯孔261、内部的电路互连线252b、以及第二贯孔262的信号传输路径可被设置在所述第一接合焊盘241与第二外部的电路互连线253b之间。
所述内部的电路互连线252a、252b及252c的内部的电路互连线252a可以通过被设置在所述基板核心层210中的第三贯孔263，而被电连接至所述第二外部的电路互连线253a。所述第三贯孔263可以位于和所述第二贯孔262相同的高度处。例如，包含所述内部的电路互连线252a以及第三贯孔263的信号传输路径可被设置在所述第二接合焊盘242与第二外部的电路互连线253a之间。在所述第一接合焊盘241与第二外部的电路互连线253b之间的信号传输路径可包含两个贯孔，例如是所述第一及第二贯孔261及262。在所述第二接合焊盘242与第二外部的电路互连线253a之间的信号传输路径可包含单一贯孔，例如是所述第三贯孔263。在此种例子中，所述第一及第二贯孔261及262可被设置在所述芯片附接区域201中以及在介于所述芯片附接区域201与第一接合区域202之间的接口区域中，并且所述第三贯孔263可被设置在所述芯片附接区域201与第二接合区域203之间。就此而论，所有的第一、第二及第三贯孔261、262及263都可被设置在所述封装基板200的中央部分与所述第二接合区域203之间。于是，甚至将所述贯孔中的至少一个设置在介于所述封装基板200的第二接合区域203与侧壁之间的最外侧的边缘中可以是不必要的。
所述第一芯片310的第一芯片焊盘312可以通过第一导线331而被电连接至所述第一接合焊盘241。信号可以从所述第一芯片焊盘312，通过第一导线331、第一接合焊盘241、第一外部的电路互连线251a、第一贯孔261、内部的电路互连线252b以及第二贯孔262而被发送至所述第二外部的电路互连线253b。所述第二芯片320的第二芯片焊盘322可以通过第二导线332而被电连接至所述第二接合焊盘242。因此，信号可以从所述第二芯片焊盘322，通过第二导线332、第二接合焊盘242、内部的电路互连线252a以及第三贯孔263而被发送至所述第二外部的电路互连线253a。
上述的半导体封装可被应用到各种的电子系统。
参照图8，根据一实施例的内嵌式封装可被应用到电子系统1710。所述电子系统1710可包含一控制器1711、一输入/输出单元1712、以及一存储器1713。所述控制器1711、输入/输出单元1712以及存储器1713可以通过一总线1715来彼此耦接，所述总线1715是提供数据被发送所通过的路径。
用于举例但不用于限定，则所述控制器1711可包含至少一微处理器、至少一数字信号处理器、至少一微控制器、以及能够执行和这些构件相同的功能的逻辑设备中的至少任一个。所述控制器1711以及存储器1713中的至少一个可包含根据本揭露内容的实施例的半导体封装中的至少任一个。所述输入/输出单元1712可包含在小型键盘、键盘、显示设备、触控屏幕等等中所选的至少一个。所述存储器1713是用于储存数据的装置。所述存储器1713可以储存数据及/或命令，以供所述控制器1711与类似者来加以执行。
所述存储器1713可包含例如是DRAM的挥发性(volatile)存储器装置及/或例如是闪存的非挥发性存储器装置。例如，闪存可被安装到例如是移动终端或桌面计算机的信息处理系统。所述闪存可以构成固态硬盘(SSD)。在此例子中，所述电子系统1710可以在闪存系统中稳定地储存大量的数据。
所述电子系统1710可以进一步包含接口1714，所述接口1714是被配置为往返于通信网络来发送及接收数据。所述接口1714可以是一种有线或无线的类型。例如，所述接口1714可包含天线、或是有线或无线的收发器。
所述电子系统1710可被实现为执行各种功能的移动系统、个人计算机、工业计算机或是逻辑系统。例如，所述移动系统可以是个人数字助理(PDA)、便携计算机、平板计算机、移动电话、智能型手机、无线电话、膝上型计算机、存储卡、数字音乐系统以及信息发送/接收系统中的任一个。
在其中所述电子系统1710是能够执行无线通信的设备的实施例中，所述电子系统1710可被用在通信系统中，例如但不限于CDMA(分码多址)、GSM(全球行动通讯系统)、NADC(北美数字移动电话)、E-TDMA(加强型分时多址)、WCDMA(宽带分码多址)、CDMA2000、LTE(长期演进技术)以及Wibro(无线宽带因特网)。
参照图9，根据所述实施例的内嵌式封装可以用存储卡1800的形式来加以提供。例如，所述存储卡1800可包含例如是非挥发性存储器装置的存储器1810以及存储器控制器1820。所述存储器1810以及存储器控制器1820可以储存数据、或是读取所储存的数据。
所述存储器1810可包含本揭露内容的实施例的封装技术所应用到的非挥发性存储器装置中的至少任一个。所述存储器控制器1820可以响应于来自主机1830的读取/写入请求以控制存储器1810，使得所储存的数据被读出、或是数据被储存。
所述实施例已经在以上为了举例说明的目的来加以揭露。本领域技术人员将会体认到各种的修改、添加及替代都是可能的，而不脱离本揭露内容如同包含所附的权利要求的范畴及精神。

Claims (20)

1.一种封装基板，该封装基板包括：
基板核心层；
多条第一外部的电路互连线，其被设置在所述基板核心层的顶表面上，所述多条第一外部的电路互连线包含位于所述基板核心层上并且与所述基板核心层的边缘相邻的第一最外侧的外部的电路互连线；
多条内部的电路互连线，其被完全嵌入到所述基板核心层中，所述多条内部的电路互连线包含位于所述基板核心层中并且与所述基板核心层的所述边缘相邻的最外侧的内部的电路互连线；
第一接合焊盘，其被设置在所述第一最外侧的外部的电路互连线上并且在所述基板核心层的第一接合区域中被露出；
第二接合焊盘，其被设置在所述最外侧的内部的电路互连线上并且在所述基板核心层的第二接合区域中被露出；
多条第二外部的电路互连线，所述多条第二外部的电路互连线被设置在所述基板核心层的底表面上；
第一贯孔，其被配置为将所述第一最外侧的外部的电路互连线电连接至所述多条内部的电路互连线中的除了所述最外侧的内部的电路互连线之外的一条；
第二贯孔，其被配置为将被连接至所述第一贯孔的内部的电路互连线电连接至所述多条第二外部的电路互连线中的一条；以及
第三贯孔，其被配置为将所述最外侧的内部的电路互连线电连接至所述多条第二外部的电路互连线中的另一条，
其中，所述第一接合区域和芯片附接区域间隔开第一距离，并且所述第二接合区域和所述芯片附接区域间隔开第二距离，所述第二距离大于所述第一距离，并且
其中，所述第一贯孔、所述第二贯孔和所述第三贯孔只位于所述第二接合区域与所述封装基板的中央部分之间。
2.如权利要求1所述的封装基板，其中，所述第一接合区域和所述第二接合区域间隔开第三距离。
3.如权利要求1所述的封装基板，其中，所述第一贯孔、所述第二贯孔和所述第三贯孔被设置在所述基板核心层中。
4.如权利要求3所述的封装基板，其中，所述第一贯孔和所述第二贯孔被设置在所述芯片附接区域中和/或介于所述芯片附接区域与所述第一接合区域之间的接口区域中。
5.如权利要求3所述的封装基板，
其中，所述第一最外侧的外部的电路互连线中的至少两条位于所述基板核心层上并且与所述基板核心层的所述边缘相邻，并且
其中，所述第一最外侧的外部的电路互连线从所述芯片附接区域延伸至位于所述第一接合区域与所述第二接合区域之间的区域。
6.如权利要求5所述的封装基板，
其中，所述第一贯孔中的至少两个被设置在所述基板核心层中，以分别将所述第一最外侧的外部的电路互连线电连接至所述多条内部的电路互连线中的除了所述最外侧的内部的电路互连线之外的一条，
其中，所述第一贯孔包含位于所述芯片附接区域与所述第一接合区域之间的偶数第一贯孔以及位于所述芯片附接区域中的奇数第一贯孔，并且
其中，所述偶数第一贯孔和所述奇数第一贯孔被配置为形成曲折图案。
7.如权利要求3所述的封装基板，其中，所述第三贯孔被设置在所述芯片附接区域与所述第二接合区域之间。
8.如权利要求3所述的封装基板，其中，所述最外侧的内部的电路互连线中的至少两条位于所述基板核心层中并且与所述基板核心层的所述边缘相邻，并且
其中，所述最外侧的内部的电路互连线从介于所述基板核心层的侧壁与所述第二接合区域之间的区域延伸到介于所述芯片附接区域与所述第一接合区域之间的区域。
9.如权利要求8所述的封装基板，其中，所述第三贯孔中的至少两个被设置在所述基板核心层中，以分别将所述最外侧的内部的电路互连线电连接至所述多条第二外部的电路互连线中的另一条，
其中，所述第三贯孔沿着与所述第一接合区域平行的方向以曲折方式交替地排列，并且被设置在所述芯片附接区域与所述第二接合区域之间。
10.如权利要求9所述的封装基板，其中，所述第三贯孔的每一个至少部分地位于所述第一接合区域之内，并且
其中，所述最外侧的内部的电路互连线与所述第三贯孔完全交叠。
11.如权利要求1所述的封装基板，该封装基板还包括第一绝缘层，所述第一绝缘层被设置在所述基板核心层的顶表面上以覆盖所述多条第一外部的电路互连线，
其中，所述第一绝缘层具有第一开口和第二开口。
12.如权利要求11所述的封装基板，其中，所述第一开口和所述第二开口分别使所述第一接合区域中的所述第一接合焊盘和所述第二接合区域中的所述第二接合焊盘露出。
13.如权利要求12所述的封装基板，其中，所述第一开口的深度与所述第一绝缘层的顶表面到所述第一接合焊盘的顶表面对应，并且小于所述第一绝缘层的厚度。
14.如权利要求13所述的封装基板，其中，所述第二开口的深度与所述第一绝缘层的顶表面到所述第二接合焊盘的顶表面对应，并且大于所述第一绝缘层的厚度。
15.如权利要求11所述的封装基板，其中，所述基板核心层具有与所述第二开口在垂直方向上对齐的沟槽，所述第二开口贯穿所述第二接合区域中的所述第一绝缘层。
16.如权利要求15所述的封装基板，其中，所述第二接合焊盘通过所述第二开口和所述沟槽而露出。
17.如权利要求16所述的封装基板，其中，所述沟槽的深度大体上等于第一高度，所述第一高度与所述内部的电路互连线的顶表面和所述第一外部的电路互连线的底表面之间的高度差对应。
18.如权利要求11所述的封装基板，该封装基板还包括第二绝缘层，所述第二绝缘层被设置在所述基板核心层的底表面上以覆盖所述多条第二外部的电路互连线，
其中，所述第二绝缘层包含第三开口，所述第三开口被配置为使所述多条第二外部的电路互连线中的任一条的一部分露出。
19.如权利要求18所述的封装基板，其中，所述第三开口被配置为允许焊料球被设置在所述多条第二外部的电路互连线的所露出的部分上。
20.一种半导体封装，该半导体封装包括：
基板核心层；
多条第一外部的电路互连线，其被设置在所述基板核心层的顶表面上，所述多条第一外部的电路互连线包含位于所述基板核心层上并且与所述基板核心层的边缘相邻的第一最外侧的外部的电路互连线；
多条内部的电路互连线，其被完全嵌入到所述基板核心层中，所述多条内部的电路互连线包含位于所述基板核心层中并且与所述基板核心层的所述边缘相邻的最外侧的内部的电路互连线；
第一接合焊盘，其被设置在所述第一最外侧的外部的电路互连线上并且在所述基板核心层的第一接合区域中被露出；
第二接合焊盘，其被设置在所述最外侧的内部的电路互连线上并且在所述基板核心层的第二接合区域中被露出；
多条第二外部的电路互连线，所述多条第二外部的电路互连线被设置在所述基板核心层的底表面上；
第一贯孔，其被配置为将所述第一最外侧的外部的电路互连线电连接至所述多条内部的电路互连线中的除了所述最外侧的内部的电路互连线之外的一条；
第二贯孔，其被配置为将被连接至所述第一贯孔的内部的电路互连线电连接至所述多条第二外部的电路互连线中的一条；
第三贯孔，其被配置为将所述最外侧的内部的电路互连线电连接至所述多条第二外部的电路互连线中的另一条；
第一芯片和第二芯片，其被依序地堆叠在所述基板核心层的芯片附接区域上；
第一导线，其将所述第一芯片的第一芯片焊盘电连接至所述第一接合焊盘；以及
第二导线，其将所述第二芯片的第二芯片焊盘电连接至所述第二接合焊盘，
其中，所述第一接合区域和芯片附接区域间隔开第一距离，并且所述第二接合区域和所述芯片附接区域间隔开第二距离，所述第二距离大于所述第一距离，并且
其中，所述第一贯孔、所述第二贯孔和所述第三贯孔只位于所述第二接合区域与所述半导体封装的封装基板的中央部分之间。
CN201510333240.8A 2015-01-22 2015-06-16 封装基板、包含其的半导体封装和包含其的电子系统 Active CN105826299B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150010833A KR20160090705A (ko) 2015-01-22 2015-01-22 패키지 기판 및 이를 이용한 반도체 패키지
KR10-2015-0010833 2015-01-22

Publications (2)

Publication Number Publication Date
CN105826299A CN105826299A (zh) 2016-08-03
CN105826299B true CN105826299B (zh) 2020-04-28

Family

ID=55920277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510333240.8A Active CN105826299B (zh) 2015-01-22 2015-06-16 封装基板、包含其的半导体封装和包含其的电子系统

Country Status (4)

Country Link
US (1) US9345136B1 (zh)
KR (1) KR20160090705A (zh)
CN (1) CN105826299B (zh)
TW (1) TWI643306B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102554415B1 (ko) * 2016-11-18 2023-07-11 삼성전자주식회사 반도체 패키지
KR102374066B1 (ko) * 2017-03-20 2022-03-14 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20190014993A (ko) * 2017-08-04 2019-02-13 에스케이하이닉스 주식회사 지시 패턴을 포함하는 반도체 패키지
KR102509050B1 (ko) * 2018-06-26 2023-03-13 에스케이하이닉스 주식회사 전자기 밴드갭 구조를 갖는 패키지 기판 및 이를 이용한 반도체 패키지
CN108831861A (zh) * 2018-08-09 2018-11-16 苏州晶方半导体科技股份有限公司 堆叠式芯片封装方法及封装结构
KR20210045876A (ko) * 2019-10-17 2021-04-27 에스케이하이닉스 주식회사 반도체 패키지
US11282811B2 (en) * 2020-05-13 2022-03-22 Micron Technology, Inc. Integrated circuit wire bonded to a multi-layer substrate having an open area that exposes wire bond pads at a surface of the inner layer
JP7423462B2 (ja) * 2020-07-13 2024-01-29 新光電気工業株式会社 実装基板及び半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536950A (zh) * 2003-04-03 2004-10-13 ���µ�����ҵ��ʽ���� 布线板、布线板的制造方法和电子设备
CN1674277A (zh) * 2004-03-26 2005-09-28 三洋电机株式会社 电路装置
KR20100123941A (ko) * 2009-05-18 2010-11-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
CN101911284A (zh) * 2007-12-28 2010-12-08 富士通半导体股份有限公司 半导体器件及其制造方法
CN101958292A (zh) * 2009-07-15 2011-01-26 三星电子株式会社 印刷电路板、封装件及其制造方法
TW201342550A (zh) * 2011-12-27 2013-10-16 Intel Corp 嵌入式矽穿孔

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906414B2 (en) 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
KR20090022433A (ko) 2007-08-30 2009-03-04 삼성전자주식회사 반도체 패키지
KR100992344B1 (ko) * 2008-10-23 2010-11-04 삼성전기주식회사 반도체 멀티칩 패키지
US9530714B2 (en) * 2012-12-13 2016-12-27 Nvidia Corporation Low-profile chip package with modified heat spreader
JP5991915B2 (ja) * 2012-12-27 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536950A (zh) * 2003-04-03 2004-10-13 ���µ�����ҵ��ʽ���� 布线板、布线板的制造方法和电子设备
CN1674277A (zh) * 2004-03-26 2005-09-28 三洋电机株式会社 电路装置
CN101911284A (zh) * 2007-12-28 2010-12-08 富士通半导体股份有限公司 半导体器件及其制造方法
KR20100123941A (ko) * 2009-05-18 2010-11-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
CN101958292A (zh) * 2009-07-15 2011-01-26 三星电子株式会社 印刷电路板、封装件及其制造方法
TW201342550A (zh) * 2011-12-27 2013-10-16 Intel Corp 嵌入式矽穿孔

Also Published As

Publication number Publication date
TWI643306B (zh) 2018-12-01
TW201628154A (zh) 2016-08-01
CN105826299A (zh) 2016-08-03
US9345136B1 (en) 2016-05-17
KR20160090705A (ko) 2016-08-01

Similar Documents

Publication Publication Date Title
CN105826299B (zh) 封装基板、包含其的半导体封装和包含其的电子系统
CN108933110B (zh) 包括层叠的芯片的半导体封装
CN111490029B (zh) 包括桥接管芯的半导体封装
CN108022915B (zh) 具有不对称芯片堆叠结构的半导体封装
US9985002B2 (en) Thin stack packages
US9153557B2 (en) Chip stack embedded packages
CN104576546B (zh) 半导体封装件及其制造方法
CN111081648A (zh) 包括支承上芯片层叠物的支承块的半导体封装件
US9343439B2 (en) Stack packages and methods of manufacturing the same
CN112397486B (zh) 包括层叠的半导体芯片的半导体封装
US10497671B2 (en) Semiconductor packages including chip stacks
CN111524879B (zh) 具有层叠芯片结构的半导体封装
US20190043833A1 (en) Semiconductor packages including a plurality of stacked dies
CN111668180B (zh) 包括混合布线接合结构的层叠封装件
CN112103283B (zh) 包括支撑基板的层叠封装件
CN110931469B (zh) 包括层叠的半导体晶片的层叠封装
CN112687652B (zh) 半导体封装
CN114156257A (zh) 包括无源器件的叠层封装
US20220208648A1 (en) Semiconductor chip including through electrode, and semiconductor package including the same
CN115719737A (zh) 半导体封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant