CN101911284A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101911284A
CN101911284A CN2007801020640A CN200780102064A CN101911284A CN 101911284 A CN101911284 A CN 101911284A CN 2007801020640 A CN2007801020640 A CN 2007801020640A CN 200780102064 A CN200780102064 A CN 200780102064A CN 101911284 A CN101911284 A CN 101911284A
Authority
CN
China
Prior art keywords
mentioned
outside terminal
row
semiconductor device
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2007801020640A
Other languages
English (en)
Other versions
CN101911284B (zh
Inventor
筬岛亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101911284A publication Critical patent/CN101911284A/zh
Application granted granted Critical
Publication of CN101911284B publication Critical patent/CN101911284B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

提供半导体器件及其制造方法。第一列(2)的第一外部连接用端子(14)在第一I/O单元(12)上方，第二列(3)的第二外部连接用端子(15)在相邻两个第一I/O单元(12)边界部位上方。第一外部连接用端子(14)和第二外部连接用端子(15)，为了不具有重叠部位而相距规定距离，并形成在同一层内。据此，尽可能缩短在第一列(2)和第二列(3)中相邻第一外部连接用端子(14)与第二外部连接用端子(15)间的距离，能充分确保电性检查时探针与第一外部连接用端子(14)及第二外部连接用端子(15)间的电连接，能实现半导体芯片(1)更高集成化、更高性能化，防止半导体集成电路特性恶化、电性检查精度恶化等不良情况。

Description

半导体器件及其制造方法
技术领域
本发明涉及在表面上并排设置I/O单元及外部连接用端子而形成的半导体器件及其制造方法，特别以在表面上并设多个上述元件而形成的半导体器件为对象。
背景技术
以前，在半导体芯片上，沿着其表面的外周配置有多个焊盘(bondingpad)，其中，上述焊盘用于使半导体芯片的内部电路与外部建立电连接。
在规定的装配(assembly)工序，例如通过金制的焊丝(bonding wire)将引线框架(1ead frame)等外部端子连接在这些焊盘上。
另外，焊盘除了发挥用于连接焊丝的垫片的功能之外，在进行该半导体芯片的特性检查等电性检查时还发挥接触部位的功能，其中上述接触部位是用于使测试器(taster)的探针接触的部位。在这种情况下，在进行电性检查时使测试器的探针接触焊盘之际，将在焊盘的表面残留称为探针痕的伤痕。
近年来，在半导体器件上更高集成化、更高性能化的要求有所提高，要求半导体芯片的小型化，并且在半导体芯片上逐渐设置更多的电极。为了对应这种情况，需要在半导体芯片表面的有限的区域内设置更多的焊盘。
可是，在这种情况下，如果焊盘的区域缩小，会产生以下问题：焊盘的表面的探针痕从焊盘露出，并且探针与焊盘之间的电连接变得不充分。
为了处理该问题，例如专利文献1那样，采用以下对策：在电路区域的输入输出电路区域配置焊盘，从而确保焊盘的足够的区域。并且，也有如专利文献2那样的对策：使焊盘的一部分超出输入输出电路区域地形成焊盘，进而确保焊盘的区域。
专利文献1：日本特开平11-307601号公报；
专利文献2：WO2004/93191号公报；
专利文献3：日本特开平9-246314号公报。
发明内容
最近，半导体器件的高集成化、高性能化的要求越发提高，例如专利文献3那样，提出了将焊盘并列成两列来形成焊盘。附带说明一下，在专利文献1中，用图3例示了形成一列焊盘的情况，用图5及图6例示了将一列焊盘交替排列的情况。
考虑以下方法：将公开了如上所述各种结构的专利文献1应用于专利文献2(或3)，并且将配置了焊盘的I/O单元在输入输出电路区域并列成两列。可是，在这种情况下，用于连接的焊丝的长度在各列变得非常不均一，由于该焊丝的该距离差将会发生半导体芯片的集成电路的特性恶化。另外，在这种情况下，测试器的探针的配置状态也在各列变得不均一，因该不均一而会导致探针产生特性差(L、R、C的差异)，因而存在不能得到正确检查结果的问题。
本发明是鉴于上述问题而做出的，其目的在于，提供一种高可靠性的半导体器件及其制造方法，在将配置了外部连接用端子的I/O单元并列成两列的结构的半导体器件中，尽可能地缩短在第一列和第二列相邻的外部连接用端子之间的距离，以此来确保在电性检查时探针和外部连接用端子之间的充分的电连接，并且能够实现半导体器件的更高集成化、更高性能化，而且能够防止半导体集成电路的特性恶化、电性检查的精度恶化等的不适当情况。
本发明的半导体器件，包括：半导体基板，形成在上述半导体基板的上方的第一列和第二列；上述第一列是将多个第一I/O单元和多个第一外部连接用端子并列配置在表面外周而成的列，上述第二列是将多个第二I/O单元和多个第二外部连接用端子并列配置在上述第一列的内侧而成的列。这里，将各上述第二外部连接用端子配置成其一部分位于上述第一I/O单元的上方。
本发明的半导体器件的制造方法，包括在半导体基板的上方形成第一列和第二列的工序，其中，上述第一列是将多个第一I/O单元和多个第一外部连接用端子并列配置在表面外周而成的列，上述第二列是将多个第二I/O单元和多个第二外部连接用端子并列配置在上述第一列的内侧而成的列。这里，将各上述第二外部连接用端子配置成其一部分位于上述第一列的第一I/O单元的上方。
根据本发明，在将配置了外部连接用端子的I/O单元并列成两列的结构的半导体器件中，尽可能地缩短在第一列和第二列相邻的外部连接用端子之间的距离，以此来实现高可靠性的半导体器件，该半导体器件充分地确保在电性检查时探针和外部连接用端子之间的电连接，并且能够实现半导体器件的更高集成化、更高性能化，而且能够防止半导体集成电路的特性恶化、电性检查的精度恶化等的不适当情况。
附图说明
图1是示出了作为本实施方式的半导体器件的构成要素的半导体芯片的外观的俯视图。
图2是放大作为本实施方式的半导体器件的构成要素的半导体芯片的表面的一部分来示出的概略结构的俯视图。
图3是放大第一比较例的半导体芯片的表面的一部分来示出的概略结构的俯视图。
图4是放大第二比较例的半导体芯片的表面的一部分来示出的概略结构的俯视图。
图5A是按照工序顺序示出了本实施方式的半导体器件的制造方法的概略图。
图5B是按照工序顺序示出了本实施方式的半导体器件的制造方法的概略图。
图5C是按照工序顺序示出了本实施方式的半导体器件的制造方法的概略图。
图5D是按照工序顺序示出了本实施方式的半导体器件的制造方法的概略图。
图5E是按照工序顺序示出了本实施方式的半导体器件的制造方法的概略图。
图6A是示出了对第二比较例的半导体芯片进行引线接合(wire bonding)的状态的侧视图。
图6B是示出了对第二比较例的半导体芯片进行引线接合的状态的俯视图。
图7是示出了在该电性检查中使用的检查装置(探测(probing)装置)的概略结构的示意图。
图8是放大作为第一实施方式的第一变形例的半导体器件的构成要素的半导体芯片的表面的一部分来示出的概略结构的俯视图。
图9是放大作为第一实施方式的第二变形例的半导体器件的构成要素的半导体芯片的表面的一部分来示出的概略结构的俯视图。
图10是示出了对第二比较例的半导体芯片设置功能集合元件(functionmacro)的状态的俯视图。
图11是放大作为第一实施方式的第三变形例的半导体器件的构成要素的半导体芯片的表面的一部分来示出的概略结构的俯视图。
图12是放大作为第一实施方式的第四变形例的半导体器件的构成要素的半导体芯片的表面的一部分来示出的概略结构的俯视图。
图13A是示出了将第一实施方式的第二变形例与第三变形例进行组合的状态的俯视图。
图13B是示出了将第一实施方式的第二变形例与第四变形例进行组合的状态的俯视图。
图14是放大作为第二实施方式的半导体器件的构成要素的半导体芯片的表面的一部分来示出的概略结构的俯视图。
具体实施方式
下面，参照附图来详细说明应用本发明的具体的诸实施方式。
(第一实施方式)
半导体器件的结构
图1是示出了作为本实施方式的半导体器件的构成要素的半导体芯片的外观的俯视图。图2是放大作为本实施方式的半导体器件的构成要素的半导体芯片的表面的一部分来示出的概略结构的俯视图。另外，为了便于图示，在图1中仅仅示出了输入输出电路区域的外部轮廓。
如图1所示，在半导体基板上以矩阵(matrix)形状形成多个作为本实施方式的半导体器件的构成要素的半导体芯片1，并且沿着划片线(scribeline)SL从该半导体基板中切割而形成上述半导体芯片1。因此，半导体芯片1的边缘与划片线SL相当。
半导体芯片1形成在硅基板(未图示)的上方，电路形成区域11几乎占满该半导体芯片1的表面区域的状态，其中，上述电路形成区域11包括半导体集成电路等，该半导体集成电路具有各种晶体管(transistor)(MOS晶体管、场效应晶体管等)、各种半导体存储器(NMOS晶体管、闪存器、DRAM等存储电容器等)等的规定功能。电路形成区域11具有内部电路形成区域11a和输入输出电路区域11b，其中，上述内部电路形成区域11a为了进行实质的处理而由如上所述半导体元件构成，上述输入输出电路区域11b作为I/O单元的形成区域。
在输入输出电路区域11b中，设置有多个I/O单元，其中，上述I/O单元具有TTL(Transistor-Transistor Logic：晶体管-晶体管逻辑)电路等半导体集成电路。在本实施方式中，如图2所示，在输入输出电路区域11b中，配置有第一列2和第二列3，其中，上述第一列2是将多个第一I/O单元12并列配置在输入输出电路区域11b的外周(离划片线SL近的位置)而成的列，上述第二列3是指将多个第二I/O单元13并列配置在第一列2的内侧(离内部电路形成区域11a近的位置)而成的列。
在各第一I/O单元12上设置有第一外部连接用端子14，而在各第二I/O单元13上设置有第二外部连接用端子15。第一外部连接用端子14及第二外部连接用端子15发挥外部连接用的垫片的功能，在这里发挥用于连接焊丝的焊盘(焊接部)的功能，并且在进行该半导体芯片的特性检查等电性检查时还发挥接触垫片(被检查部)的功能，其中，上述接触垫片用于使测试器的探针接触。
在本实施方式中，如图2所示，第一外部连接用端子14被配置成至少一部分(在图示的例中是全部)位于第一I/O单元12的上方，并且第二外部连接用端子15被配置成至少一部分(在图示的例中除了下端部的部分)位于第一I/O单元12的上方。具体来说，第二外部连接用端子15形成在相邻的两个第一I/O单元12的边界部位的上方。这里，第一外部连接用端子14和第二外部连接用端子15形成在同一层内，并且为了使两者没有互相重叠部位而使两者相距规定距离。
本实施方式中，在第一列2及第二列3，尽可能接近地配置第一外部连接用端子14和第二外部连接用端子15，如图所示，两者的间距为y1，在这里两者的间距是指，从第一外部连接用端子14的焊丝的连接预定部位到第二外部连接用端子15的焊丝的连接预定部位的间距。
这里，示出了本实施方式的半导体芯片1的比较例。
(第一比较例)
图3是放大第一比较例的半导体芯片的表面的一部分来示出的概略结构的俯视图。
在本例的半导体芯片101中，在输入输出电路区域111b配置有第一列102和第二列103，其中，上述第一列102是将多个第一I/O单元112并列地配置在输入输出电路区域111b的外周(离划片线SL近的位置)而成的列，上述第二列103是将多个第二I/O单元113并列地配置在第一列102的内侧(离内部电路形成区域111a近的位置)而成的列。
在各第一I/O单元112分别设置有第一外部连接用端子114，而在各第二I/O单元113分别设置有第二外部连接用端子115。
在本例中，在第一列102配置有第一外部连接用端子114，而在第二列103配置有第二外部连接用端子115，其中，上述第一外部连接用端子114连接在第一I/O单元112的一端而位于第一I/O单元112的外侧(划片线SL侧)，上述第二外部连接用端子115连接在第二I/O单元113的一端而位于第二I/O单元113的外侧(划片线SL侧)。
如图所示，第一外部连接用端子114与第二外部连接用端子115之间的间距为y2，在这里，该间距是指，从第一外部连接用端子114的焊丝的连接预定部位到第二外部连接用端子115的焊丝的连接预定部位的间距。
(第二比较例)
图4是放大第二比较例的半导体芯片的表面的一部分来示出的概略结构的俯视图。
本例的半导体芯片201中，在输入输出电路区域211b配置有第一列202和第二列203，其中，上述第一列202是将多个第一I/O单元212并列配置在输入输出电路区域211b的外周(离划片线SL近的位置)而成的列，上述第二列203是将多个第二I/O单元213并列地配置在第一列202的内侧(离内部电路形成区域211a近的位置)而成的列。
在各第一I/O单元212上设置有第一外部连接用端子214，而在各第二I/O单元213上设置有第二外部连接用端子215。
在本例中，在第一列202配置有第一外部连接用端子214，而在第二列203配置有第二外部连接用端子215，其中，上述第一外部连接用端子214连接在第一I/O单元212的一端而位于第一I/O单元212的上方，上述第二外部连接用端子215连接在第二I/O单元213的一端而位于第二I/O单元213的上方。
如图所示，第一外部连接用端子214和第二外部连接用端子215之间的间距为y3，这里，该间距是指，从第一外部连接用端子214的焊丝的连接预定部位到第二外部连接用端子215的焊丝的连接预定部位的间距。
如第一比较例、第二比较例那样，由于y3＜y2，所以与第一比较例的半导体芯片101相比，第二比较例的半导体芯片201的间距被缩短。可是，只要第一列的结构中的I/O单元及外部连接用端子的配置状态与第二列的结构中的I/O单元及外部连接用端子的配置状态相同，则该间距不能比y3再缩短。
本实施方式的半导体芯片1中的间距y1为y1＜y3＜y2。与第一比较例、第二比较例相比，本实施方式的半导体芯片1能够大幅缩短该间距。
半导体器件的制造方法
下面，说明具有上述结构的半导体器件的制造方法。
图5A～图5E是按照工序顺序示出了本实施方式的半导体器件的制造方法的概略图。这里，图5A、图5B及图5C的下图与沿着图5C的上图中的虚线m-n的剖面相对应。另外，在图5C的下图，将嵌入各层的各层间绝缘膜总括记为“层间绝缘膜21”。另外，图5D为侧视图，图5E为俯视图。
首先，在半导体基板10上形成用于构成电路形成区域11的各种半导体集成电路等。具体来说，在内部电路形成区域11a形成由规定的晶体管、半导体存储器等构成的半导体集成电路，在输入输出电路区域11b形成TTL电路等。
这里，如图5A所示，图中仅示出了输入输出电路区域11b，并且例示了作为其TTL电路的构成要素之一的MOS晶体管20(仅示出了栅极(gete)部分)。
接着，形成用于构成电路形成区域11的各种布线结构。布线结构由布线及用于连接上下布线等的导通(via)部构成。具体来说，在内部电路形成区域11a形成与由规定的晶体管、半导体存储器等构成的半导体集成电路相连接的多层的布线，在输入输出电路区域11b形成与TTL电路等相连接的多个层的布线。这里，以层为单位，分别在同一工序中形成电路形成区域11a一侧的同一层的布线及导通部，以及输入输出电路区域11b一侧的同一层的布线及导通部。
这里，如图5B所示，图中仅示出了输入输出电路区域11b，并且例示了与作为其TTL电路的构成要素之一的MOS晶体管20适当连接的多层布线结构，这里，例示了4层布线W1～W4及4层导通部V1～V4。
首先，在内部电路形成区域11a形成导通部V1，其中，该导通部V1与由规定的晶体管、半导体存储器等构成的半导体集成电路相连接(若是MOS晶体管则与源/漏区域(source/drain area)、栅电极连接)。
详细来说，在层间绝缘膜21上形成使源/漏区域等的表面的一部分露出的接触孔(未图示)，并且为了覆盖该接触孔的内壁面而堆积Ti(钛)、TiN(锡)，并形成胶膜(未图示)。然后，为了经由胶膜来埋入接触孔而利用CVD(Chemical Vapor Deposition：化学气相沉积)法等来堆积导电物，在这里堆积钨(W)。之后，例如通过CMP(Chemical Mechanical Planarization：化学机械研磨)来使钨(W)表面平坦化，并形成导通部V3，其中，导通部V3是用钨(W)填充接触孔而形成的。
接着，例如，使用Cu(铜)或铜合金作为材料，利用所谓的单金属镶嵌法或双金属镶嵌法如下所述那样适当形成Cu(铜)层，来作为布线W1～布线W3及导通部V2、V3。
在单金属镶嵌法中，在层间绝缘膜21上形成布线槽及开口等，并且为了埋入该布线槽及开口等而利用电解法埋入形成Cu(铜)或铜合金。然后，例如利用化学机械研磨(CMP)来使其表面平坦化，并形成Cu(铜)层，其中，该Cu(铜)层是用Cu(铜)或铜合金填充布线槽及开口等而形成的。
在双金属镶嵌法中，在层间绝缘膜21上同时形成布线槽、开口等以及与它们成为一体的导通孔，并利用电镀法埋入形成Cu(铜)或铜合金来填埋入该布线槽、开口等和导通孔。然后，例如利用CMP(Chemical MechanicalPlanarization：化学机械研磨)对其表面进行平坦化处理，并形成Cu(铜)层，其中，上述Cu(铜)层是用Cu(铜)或铜合金填充布线槽及开口等而形成的。
接着，形成导通部V4，该导通部V4与布线W3相连接。
详细来说，在层间绝缘膜21上形成使布线W3的表面的一部分露出的导通孔(未图示)，并且堆积Ti或TiN来覆盖该导通孔的内壁面，形成胶膜(未图示)。然后，为了经由胶膜来埋入接触孔，利用CVD法等来堆积导电物，在这里堆积钨(W)。之后，例如通过CMP来对钨(W)表面进行平坦化处理，并形成导通部V4，其中，导通部V4是用钨(W)填充导通孔而形成的。
接着，形成布线W4，该布线W4与导通部V4相连接。
详细来说，利用溅射法等在露出导通部V4的上表面的层间绝缘膜21上堆积铝或铝合金，从而形成Al(铝)膜(未图示)。然后，利用光刻法(lithography)及干刻法(dry etching)来加工该Al膜。由此，在层间绝缘膜21上形成与导通部V4相连接的布线W4。
这里用虚线的圆C来包围的布线W1～W4及V2～V4的部分构成第一外部连接用端子14及第二外部连接用端子15的下部结构。
接着，如图5C所示，形成导通部V5、第一外部连接用端子14及第二外部连接用端子15、保护膜22及PI(polyimide：聚酰亚胺)膜23。
首先，形成导通部V5，其中，该导通部V5与布线W4中的作为第一外部连接用端子14及第二外部连接用端子15的下部结构的构成要素的布线W4连接。
详细来说，在层间绝缘膜21上形成使该布线W4的表面的一部分露出的导通孔(未图示)，并且堆积Ti或TiN来覆盖该导通孔的内壁面，并形成胶膜(未图示)。然后，为了经由胶膜来埋入导通孔，利用CVD法等来堆积导电物，这里，堆积钨(W)。之后，例如通过CMP来对钨(W)的表面进行平坦化处理，从而形成导通部V5，其中，上述导通部V5是用钨(W)填充导通孔来形成的。
接着，形成与导通部V5相连接的第一外部连接用端子14及第二外部连接用端子15。
详细来说，利用溅射法等在露出导通部V5的上表面的层间绝缘膜21上堆积铝或铝合金，从而形成Al(铝)膜(未图示)。然后，利用光刻法及干刻法来加工该Al(铝)膜。该加工是为了形成为上述的第一列2及第二列3的形状而执行的。由此，在层间绝缘膜21上形成分别与导通部V5连接的第一外部连接用端子14及第二外部连接用端子15。
接着，利用CVD法等在整个表面上堆积绝缘膜，来覆盖第一外部连接用端子14及第二外部连接用端子15，这里为硅氧化膜。然后，利用光刻法及干刻法将该硅氧化膜加工成规定形状，以覆盖第一外部连接用端子14及第二外部连接用端子15的从表面到侧面的部分，并形成保护膜22。
接着，在整个表面上形成覆盖(cover)膜，这里形成PI膜23，并利用光刻法及干刻法加工PI膜23及保护膜22，以便使第一外部连接用端子14及第二外部连接用端子15的表面的一部分露出，并形成开口24。
由此，完成了第一列2和第二列3，其中，上述第一列2由第一I/O单元12及与之连接的第一外部连接用端子14构成，上述第二列3由第二I/O单元13及与之连接的第二外部连接用端子15构成，其中，上述第一I/O单元12及第一外部连接用端子14在输入输出电路区域11b内分别被划分为TTL电路等半导体集成电路的占有区域，上述第二I/O单元13及第二外部连接用端子15在输入输出电路区域11b内分别被划分为TTL电路等半导体集成电路的占有区域。
接着，沿着划片线从半导体基板10中切割出各半导体芯片1。
接着，如图5D及图5E所示，在装配工序中，将半导体芯片1的第一外部连接用端子14及第二外部连接用端子15与引线框架(未图示)进行电连接。
详细而言，将半导体芯片1的第一外部连接用端子14和第二外部连接用端子15交替地与引线框架的焊指部(bonding finger)31相连接，即，通过金制等的焊丝32将半导体芯片1的第一外部连接用端子14和引线框架的焊指部31相连接，并通过金制等的焊丝33将第二外部连接用端子15和引线框架的焊指部31相连接(引线接合)。
此时，尽可能地缩短焊丝32的俯视的长度和焊丝33的俯视的长度之间的差(上述的间距)，在图示的例中间距为y1。
作为本实施方式的参照对象，在图6A、图6B(图6A为侧视图，图6B为俯视图)中示出了对第二比较例的半导体芯片201进行引线接合的状态。
在图6A、图6B中，焊丝32的俯视的长度与焊丝33的俯视的长度之间的差(上述的间距)为y3。此时，间距y1、y3的关系为y1＜y3，示出了相对于本实施方式的比较例的优势。
然后，利用铸型树脂对半导体芯片1进行铸型处理等，并且经过各种后续工序来制成本实施方式的半导体器件。
但是，对该半导体器件进行的电特性等的电性检查，在例如图5C的状态(在将半导体芯片1从半导体基板10中切割出来之前，并且在半导体基板10上已形成了多个半导体芯片1的状态)下执行。
下面，说明半导体芯片1的电特性的检查方法。
图7是示出了该电性检查中使用的检查装置(探测装置)的概略结构的示意图。
电性检查的对象是形成有多个半导体芯片1的半导体基板10。在该电性检查中使用的探针卡(probe card)43是在矩形状的底座上设置多个探针夹持器(probe holder)44而构成的。在探针夹持器44上设置有多个探针45，该探针45与半导体芯片1的第一外部连接用端子14及第二外部连接用端子15接触。
该探测装置具有晶片台架(wafer stage)41，其承载固定半导体基板10；检查部42，其例如设置在晶片台架41的下部，与探针卡43的探针44电连接而进行电性检查。
在对半导体芯片10进行电性检查时，使探针44与垂直于多个第一外部连接用端子14及第二外部连接用端子15的端子表面的方向相倾斜，从而接触各端子表面，以此来确保导通，并通过检查部42来测定电特性。
如上述说明，根据本实施方式，在将配置了外部连接用端子的I/O单元并列成两列而构成的半导体器件中，尽可能地缩短在第一列2和第二列3中相邻的第一外部连接用端子14和第二外部连接用端子15间的距离，从而能够实现高可靠性的半导体器件，该半导体器件能够充分确保在电性检查时探针与第一外部连接用端子14及第二外部连接用端子15之间的电连接，并且能够实现半导体芯片1的更高集成化、更高性能化，而且能够防止半导体集成电路的特性恶化及电性检查的精度恶化等的不适合的情况。
下面，说明第一实施方式的诸变形例。这些变形例中的半导体器件采用与第一实施方式的半导体器件相同的结构及制造方法而制作出来，其与第一实施方式的不同点在于具有一部分附加结构。
另外，在这些变形例中，对于与在第一实施方式中已经进行说明的结构部件等，对同一构成部件标注同一附图标记并省略详细说明。
(第一变形例)
图8是放大作为第一实施方式的第一变形例的半导体器件的构成要素的半导体芯片的表面的一部分来示出的概略结构的俯视图。
在本例的半导体芯片30中，与第一实施方式中的半导体芯片1同样地形成有第一列2及第二列3。
在半导体芯片30中，在半导体芯片1上的第一列2及第二列3的结构的基础上，在第一外部连接用端子14的各表面上，将连接焊丝的焊接部14a和被检查部14b规定在该表面上的不同部位，其中，上述被检查部14b是在进行半导体芯片30的电性检查时探针所接触的部位。同样地，在第二外部连接用端子15的各表面上，将连接焊丝的焊接部15a和被检查部15b规定在该表面上的不同部位，其中，上述被检查部15b是在进行半导体芯片30的电性检查时探针所接触的部位。
这里，在第一外部连接用端子14的各表面上，焊接部14a被设置在第一外部连接用端子14上的距离与第一I/O单元12相连接的连接部位近的部位，并且被检查部14b被设置在第一外部连接用端子14上的距离与第一I/O单元12相连接的连接部位远的部位。同样地，在第二外部连接用端子15的各表面上，焊接部15a被设置在第二外部连接用端子15上的距离与第二I/O单元13相连接的连接部位近的部位，并且被检查部15b被设置在第二外部连接用端子15上的距离与第二I/O单元13相连接的连接部位远的部位。
即，在第一列2中，焊接部14a被设置在外侧(离划片线SL近的位置)，被检查部14b被设置在内侧(离划片线SL远的位置)。另一方面，在第二列3中，焊接部15a被设置在内侧(离划片线SL远的位置)，被检查部15b被设置在外侧(离划片线SL近的位置)。
一般来说，当在外部连接用端子上不区别焊接部和被检查部(不在意)时，由于在电性检查时接触探针，因此外部连接用端子的表面会受损，在这种状态下进行引线接合，有时会产生以下问题：电流密度降低、焊丝的粘接强度降低。由于探针使外部连接用端子的与I/O单元相连接的连接部位受损，因此电流密度的降低将变得特别明显。
在本例中，通过如上所述地构成第一外部连接用端子14及第二外部连接用端子15，能够达到以下效果：避免在电性检查时由于探针的接触而引起的不良影响，从而确保足够的电流密度，并且提高第一外部连接用端子14及第二外部连接用端子15与焊丝之间的粘接强度。
如上述说明，根据本例，在将配置了外部连接用端子的I/O单元并列成两列而构成的半导体器件中，尽可能地缩短在第一列2和第二列3相邻的第一外部连接用端子14与第二外部连接用端子15之间的距离，从而能够实现高可靠性的半导体器件，该半导体器件能够充分确保在电性检查时探针与第一外部连接用端子14及第二外部连接用端子15之间的电连接，并且能够实现半导体芯片30的更高集成化、更高性能化，而且能够防止半导体集成电路的特性恶化、电性检查的精度恶化等的不适当的情况，且能够防止由电性检查的探针触碰引起的不适当的情况。
(第二变形例)
图9是放大作为第一实施方式的第二变形例的半导体器件的构成要素的半导体芯片的表面的一部分来示出的概略结构的俯视图。
在本例的半导体芯片40中，与第一实施方式中的半导体芯片1同样地形成有第一列2及第二列3。
在半导体芯片40中，在半导体芯片1中的第一列2及第二列3的结构的基础上，在第二列3的第二I/O单元13的区域(在图示的例子中，相邻的两个第二I/O单元13的区域)中埋入形成功能集合元件51。
功能集合元件51是由特定的电路或元件集成而成，所述特定的电路或元件是指，在连接焊丝时及电性检查时的探针触碰时，元件特性容易因外加压力而发生变动的电路或元件，例如A/D变换器(converter)、D/A变换器、PLL电路等。
作为本例的参照对象，在图10中示出了在第二比较例的半导体芯片201设置功能集合元件221的状态。
在半导体芯片201的第二列203中，在第二I/O单元213上设置有第二外部连接用端子215。因此，功能集合元件221不能设置在第二I/O单元213上，其中，上述功能集合元件221具有在连接焊丝时及电性检查时的探针触碰时元件特性因外加的压力而容易变动的电路或元件。因此，需要例如图示那样在脱离第二I/O单元213的部位设置功能集合元件221，并且在半导体芯片201的表面上需要功能集合元件221的专有区域。
与之相对，在本例的半导体芯片40中，能够进行设置以便使功能集合元件51与第二I/O单元13共有占有区域。因此，不需要功能集合元件51的专有区域，能够提高布局的自由度，并且能够应对半导体集成电路的更高集成化、更高性能化的要求。
如上述说明，根据本例，在将配置了外部连接用端子的I/O单元并列成两列而构成的半导体器件中，尽可能地缩短在第一列2和第二列3中相邻的第一外部连接用端子14与第二外部连接用端子15之间的距离，从而能够实现高可靠性的半导体器件，该半导体器件能够充分确保在电性检查时探针与第一外部连接用端子14及第二外部连接用端子15之间的电连接，并且能够实现半导体芯片40的更高集成化、更高性能化，而且能够确保布局的自由度，能够防止半导体集成电路的特性恶化、电性检查的精度恶化等的不适当的情况。
(第三变形例)
图11是放大作为第一实施方式的第三变形例的半导体器件的构成要素的半导体芯片的表面的一部分来示出的概略结构的俯视图。
在本例的半导体芯片50中，与第一实施方式中的半导体芯片1同样地形成有第一列2及第二列3。
在半导体芯片50中，在半导体芯片1中的第一列2及第二列3的结构的基础上，在第二列3的第二I/O单元13的区域的上方至少配置用于构成I/O环(ring)的电源线52及接地线53中的一个(在图示的例中为两者)。
电源线52对构成电路形成区域11的各种半导体集成电路等供给电源(VDD)，接地线53提供接地电位(VSS)。
通常认为，只要是配置了第一列2及第二列3的半导体芯片，则电源线及接地线就要设置在例如在第二I/O单元的内侧脱离第二I/O单元的部位。
在本例的半导体芯片50中，在第二列3中，利用相邻的第二I/O单元13的区域来设置电源线52及接地线53，使它们与第二I/O单元13共有占有区域。因此，不需要电源线52及接地线53的专有区域，能够提高布局的自由度，并且能够应对半导体集成电路的更高集成化、更高性能化的要求。
如上述说明，根据本例，在将配置了外部连接用端子的I/O单元并列成两列而构成的半导体器件中，尽可能地缩短在第一列2和第二列3中相邻的第一外部连接用端子14与第二外部连接用端子15之间的距离，从而能够实现高可靠性的半导体器件，该半导体器件能够充分确保在电性检查时探针与第一外部连接用端子14及第二外部连接用端子15之间的电连接，并且能够实现半导体芯片50的更高集成化、更高性能化，而且能够确保布局的自由度，能够防止半导体集成电路的特性恶化及电性检查的精度恶化等的不适当的情况。
(第四变形例)
图12是放大作为第一实施方式的第四变形例的半导体器件的构成要素的半导体芯片的表面的一部分来示出的概略结构的俯视图。
在本例的半导体芯片60中，与第一实施方式中的半导体芯片1相同样地形成有第一列2及第二列3。
在半导体芯片60中，在半导体芯片1中的第一列2及第二列3的结构的基础上的方式，形成有电性测试专用的测试用垫片61，该测试用垫片61与第一外部连接用端子14连接并向第一列2的外侧(与第一列2相比离划片线SL近的位置)突出。
这种情况下，第一外部连接用端子14及第二外部连接用端子15作为专门的连接焊丝的焊盘来使用。另一方面，电性测试中使用测试用垫片61，探针与测试用垫片61接触。因此，在半导体芯片60中，并不针对第二列3进行电性测试。
一般来说，当将外部连接用端子作为焊接部及被检查部共用时，担心在电性检查时由于探针的接触而对外部连接用端子下的集成电路等带来不良影响。另外，此时，由于探针的接触会使得外部连接用端子的表面受损，在此状态下采用引线接合，有时会产生以下问题：电流密度降低，焊丝的粘接强度降低。
在本例中，严格区别焊接部和被检查部，并且通过将前者作为第一外部连接用端子14，将后者作为测试用垫片61，达到了以下效果：避免在电性检查时因探针接触导致不良影响，从而确保足够的电流密度，提高第一外部连接用端子14及第二外部连接用端子15与焊丝之间的粘接强度。
如上述说明，根据本例，在将配置了外部连接用端子的I/O单元并列成两列而构成的半导体器件中，尽可能地缩短在第一列2和第二列3中相邻的第一外部连接用端子14与第二外部连接用端子15之间的距离，从而能够实现高可靠性的半导体器件，该半导体器件能够充分地确保在电性检查时探针与第一外部连接用端子14及第二外部连接用端子15之间的电连接，并且能够实现半导体芯片60的更高集成化、更高性能化，而且能够防止半导体集成电路的特性恶化、电性检查的精度恶化等的不适当的情况，能够防止由电性检查的探针触碰引起的不适当的情况。
上面说明了第一实施方式的第一变形例～第四变形例，但作为变形例并不仅仅限定于这些。例如，可以将第一变形例～第四变形例进行适当的组合。
具体来说，能够进行如下的各种组合：如图13A所示，将第二变形例和第三变形例进行组合，在半导体芯片40中，在包括功能集合元件51的上方的第二I/O单元13的区域的上方配置电源线52及接地线53，或者如图13B所示，将第二变形例和第四变形例进行组合，在半导体芯片40中，在第二列3的第二I/O单元13的区域埋入形成功能集合元件51，并且配置专用的测试用垫片61。
(第二实施方式)
下面，说明第二实施方式。这些本实施方式中的半导体器件，采用与第一实施方式的半导体器件相同的结构及制造方法制作出来，但与第一实施方式的相异点在于第一列及第二列的排列不同。
另外，在本实施方式中，对于与在第一实施方式中已经进行说明的结构部件等，对同一结构部件标注同一附图标记并省略详细说明。
图14是放大作为第二实施方式的半导体器件的构成要素的半导体芯片的表面的一部分来示出的概略结构的俯视图。
在半导体芯片70中，与第一实施方式中的半导体芯片1同样地，在输入输出电路区域11b配置有第一列71和第二列72，其中，上述第一列71是将多个第一I/O单元12及第一外部连接用端子14并列配置在输入输出电路区域11b的外周(离划片线SL近的位置)而成的列，上述第二列72是将多个第二I/O单元13及第二外部连接用端子15并列配置在第一列71的内侧(离内部电路形成区域11a近的位置)而成的列。
在本实施方式中，将第一外部连接用端子14配置成至少一部分(在图示的例中是全部)位于第一I/O单元12的上方，并且将第二外部连接用端子15配置成至少一部分(图示的例中除了下端部的部分)位于第一I/O单元12的上方。具体来说，所谓的第一外部连接用端子14和第二外部连接用端子15互相对置地并列，形成在对应的第一I/O单元12的上方。这里，第一外部连接用端子14和第二外部连接用端子15，为了不具有互相重叠部位而相距规定距离，并形成在同一层内。
此时，在第一列2及第二列3中，尽可能接近地配置第一外部连接用端子14和第二外部连接用端子15，两者的间距与第一实施方式中的半导体芯片1同样地为如图所示的y1，这里，两者的间距是指，从第一外部连接用端子14的焊丝的连接预定部位到第二外部连接用端子15的焊丝的连接预定部位的间距。
如上述说明，根据本实施方式，在将配置了外部连接用端子的I/O单元并列成两列而构成的半导体器件中，尽可能地缩短在第一列71和第二列73相邻的第一外部连接用端子14与第二外部连接用端子15之间的距离，从而能够实现高可靠性的半导体器件，该半导体器件能够充分确保在电性检查时探针与第一外部连接用端子14及第二外部连接用端子15之间的电连接，并且能够实现半导体芯片60的更高集成化、更高性能化，而且能够防止半导体集成电路的特性恶化、电性检查的精度恶化等的不适当的情况。
上面，说明了第一实施方式及第二实施方式，但作为实施方式并不仅限定于这些。例如，可以在第二实施方式中应用第一实施方式的第一变形例～第四变形例，或适当组合第一变形例～第四变形例来应用于第二实施方式。
工业上的实用性
根据本发明，在将配置了外部连接用端子的I/O单元并列成两列而构成的半导体器件中，尽可能地缩短在第一列和第二列相邻的外部连接用端子之间的距离，从而能够实现高可靠性的半导体器件，该半导体器件能够充分地确保在电性检查时探针与外部连接用端子之间的电连接，并且能够实现半导体器件的更高集成化、更高性能化，而且能够防止半导体集成电路的特性恶化、电性检查的精度恶化等的不适当的情况。

Claims (19)

1.一种半导体器件，其特征在于，包括：
半导体基板，
形成在上述半导体基板的上方的第一列和第二列；
上述第一列是将多个第一I/O单元和多个第一外部连接用端子并列配置在表面外周而成的列，
上述第二列是将多个第二I/O单元和多个第二外部连接用端子并列配置在上述第一列的内侧而成的列，
各上述第二外部连接用端子配置成至少一部分位于上述第一I/O单元的上方。
2.根据权利要求1记载的半导体器件，其特征在于，
上述第一外部连接用端子和上述第二外部连接用端子形成在同一层内。
3.根据权利要求2记载的半导体器件，其特征在于，
在上述第一列中，在上述第一I/O单元的上方配置有上述第一外部连接用端子。
4.根据权利要求3记载的半导体器件，其特征在于，
上述第二外部连接用端子形成在相邻的两个上述第一I/O单元的边界部位的上方。
5.根据权利要求4记载的半导体器件，其特征在于，
各上述第一外部连接用端子和各上述第二外部连接用端子互相对置地并列。
6.根据权利要求5记载的半导体器件，其特征在于，
各上述第一外部连接用端子及各上述第二外部连接用端子，分别在不同的部位具有外部连接用的焊接部和电性检查用的被检查部，上述第一列的上述焊接部配置在外侧，上述第二列的上述焊接部配置在内侧。
7.根据权利要求6记载的半导体器件，其特征在于，
功能集合元件配置在上述第二I/O单元之间。
8.根据权利要求7记载的半导体器件，其特征在于，
在上述第二I/O单元的上方配置有电源布线及/或接地布线。
9.根据权利要求8记载的半导体器件，其特征在于，
各上述第一外部连接用端子及各上述第二外部连接用端子分别发挥焊接部的功能，
在上述第一列的外侧配置有测试用垫片，该测试用垫片与上述第一外部连接用端子相连接。
10.一种半导体器件的制造方法，其特征在于，
包括在半导体基板的上方形成第一列和第二列的工序，其中，上述第一列是将多个第一I/O单元和多个第一外部连接用端子并列配置在表面外周而成的列，上述第二列是将多个第二I/O单元和多个第二外部连接用端子并列配置在上述第一列的内侧而成的列；
将各上述第二外部连接用端子配置成至少一部分位于上述第一列的第一I/O单元的上方。
11.根据权利要求10记载的半导体器件的制造方法，其特征在于，
将上述第一外部连接用端子和上述第二外部连接用端子形成在同一层内。
12.根据权利要求11记载的半导体器件的制造方法，其特征在于，
在上述第一列中，在上述第一I/O单元的上方配置上述第一外部连接用端子。
13.根据权利要求12记载的半导体器件的制造方法，其特征在于，
在相邻的两个上述第一I/O单元的边界部位的上方形成上述第二外部连接用端子。
14.根据权利要求13记载的半导体器件的制造方法，其特征在于，
使各上述第一外部连接用端子和各上述第二外部连接用端子互相对置地并列。
15.根据权利要求14记载的半导体器件的制造方法，其特征在于，
在形成上述第一列及上述第二列的工序之后，还包括如下工序：
从上述表面的外侧，将上述第一外部连接用端子及上述第二外部连接用端子交替地与外部端子电连接。
16.根据权利要求15记载的半导体器件的制造方法，其特征在于，
各上述第一外部连接用端子及各上述第二外部连接用端子分别在不同的部位具有外部连接用的焊接部和电性检查用的被检查部，将上述第一列的上述焊接部配置在外侧，将上述第二列的上述焊接部配置在内侧。
17.根据权利要求16记载的半导体器件的制造方法，其特征在于，
将功能集合元件配置在上述第二I/O单元之间。
18.根据权利要求17记载的半导体器件的制造方法，其特征在于，
在上述第二I/O单元的上方配置电源布线及/或接地布线。
19.根据权利要求18记载的半导体器件的制造方法，其特征在于，
各上述第一外部连接用端子及各上述第二外部连接用端子分别发挥焊接部的功能，
在上述第一列的外侧配置测试用垫片，该测试用垫片与上述第一外部连接用端子相连接。
CN2007801020640A 2007-12-28 2007-12-28 半导体器件及其制造方法 Active CN101911284B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/075249 WO2009084100A1 (ja) 2007-12-28 2007-12-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101911284A true CN101911284A (zh) 2010-12-08
CN101911284B CN101911284B (zh) 2013-08-21

Family

ID=40823840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007801020640A Active CN101911284B (zh) 2007-12-28 2007-12-28 半导体器件及其制造方法

Country Status (7)

Country Link
US (1) US8519551B2 (zh)
EP (1) EP2242095B1 (zh)
JP (1) JP5012908B2 (zh)
KR (1) KR101224426B1 (zh)
CN (1) CN101911284B (zh)
TW (1) TW200929401A (zh)
WO (1) WO2009084100A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576605A (zh) * 2013-10-17 2015-04-29 辛纳普蒂克斯显像装置株式会社 显示装置驱动用半导体集成电路装置
CN104600043A (zh) * 2013-10-30 2015-05-06 瑞萨电子株式会社 半导体器件和用于制造半导体器件的方法
CN105826299A (zh) * 2015-01-22 2016-08-03 爱思开海力士有限公司 封装基板、包含其的半导体封装和包含其的电子系统
CN106373975A (zh) * 2015-07-22 2017-02-01 瑞萨电子株式会社 半导体器件
CN113791335A (zh) * 2021-10-09 2021-12-14 南通芯盟测试研究院运营管理有限公司 不同排列组合的探针卡

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8242613B2 (en) * 2010-09-01 2012-08-14 Freescale Semiconductor, Inc. Bond pad for semiconductor die
JP6118652B2 (ja) * 2013-02-22 2017-04-19 ルネサスエレクトロニクス株式会社 半導体チップ及び半導体装置
JP6767789B2 (ja) * 2016-06-29 2020-10-14 ローム株式会社 半導体装置
US9899324B1 (en) * 2016-11-28 2018-02-20 Globalfoundries Inc. Structure and method of conductive bus bar for resistive seed substrate plating
US10867894B2 (en) * 2018-10-11 2020-12-15 Asahi Kasei Microdevices Corporation Semiconductor element including encapsulated lead frames
JP7208543B2 (ja) * 2018-10-19 2023-01-19 株式会社ソシオネクスト 半導体チップ
JP2022112593A (ja) * 2021-01-22 2022-08-03 キヤノン株式会社 半導体素子、機器、チップ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3504421B2 (ja) * 1996-03-12 2004-03-08 株式会社ルネサステクノロジ 半導体装置
JP2910724B2 (ja) * 1997-04-09 1999-06-23 日本電気株式会社 入出力バッファ
JPH11307601A (ja) 1998-04-16 1999-11-05 Mitsubishi Electric Corp 半導体装置
US6242814B1 (en) * 1998-07-31 2001-06-05 Lsi Logic Corporation Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly
TW442945B (en) * 1998-11-20 2001-06-23 Sony Computer Entertainment Inc Integrated circuit chip, integrated circuit device, printed circuit board and electronic machine
JP3407025B2 (ja) * 2000-06-08 2003-05-19 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2002299567A (ja) * 2001-04-02 2002-10-11 Sony Corp 半導体素子
TW495940B (en) * 2001-07-20 2002-07-21 Via Tech Inc Method for forming a grid array packaged integrated circuit
JP4025044B2 (ja) * 2001-09-27 2007-12-19 株式会社東芝 半導体集積回路装置
US6858945B2 (en) * 2002-08-21 2005-02-22 Broadcom Corporation Multi-concentric pad arrangements for integrated circuit pads
US6856022B2 (en) * 2003-03-31 2005-02-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
WO2004093191A1 (ja) 2003-04-11 2004-10-28 Fujitsu Limited 半導体装置
US6953997B1 (en) * 2004-06-04 2005-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with improved bonding pad connection and placement
US7071561B2 (en) * 2004-06-08 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture thereof with two or more bond pad connections for each input/output cell
JP4370215B2 (ja) 2004-07-29 2009-11-25 オリンパス株式会社 投影表示装置
US20070111376A1 (en) * 2005-04-29 2007-05-17 Stats Chippac Ltd. Integrated circuit package system
JP4708865B2 (ja) * 2005-06-01 2011-06-22 川崎マイクロエレクトロニクス株式会社 半導体装置
US7829983B2 (en) * 2005-08-01 2010-11-09 Panasonic Corporation Semiconductor device
JP2007305822A (ja) * 2006-05-12 2007-11-22 Kawasaki Microelectronics Kk 半導体集積回路
WO2007136932A2 (en) * 2006-05-16 2007-11-29 Freescale Semiconductor Inc. Integrated circuit having pads and input/output (i/o) cells

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576605A (zh) * 2013-10-17 2015-04-29 辛纳普蒂克斯显像装置株式会社 显示装置驱动用半导体集成电路装置
CN104576605B (zh) * 2013-10-17 2019-06-04 辛纳普蒂克斯日本合同会社 显示装置驱动用半导体集成电路装置
CN104600043A (zh) * 2013-10-30 2015-05-06 瑞萨电子株式会社 半导体器件和用于制造半导体器件的方法
CN105826299A (zh) * 2015-01-22 2016-08-03 爱思开海力士有限公司 封装基板、包含其的半导体封装和包含其的电子系统
CN105826299B (zh) * 2015-01-22 2020-04-28 爱思开海力士有限公司 封装基板、包含其的半导体封装和包含其的电子系统
CN106373975A (zh) * 2015-07-22 2017-02-01 瑞萨电子株式会社 半导体器件
CN113791335A (zh) * 2021-10-09 2021-12-14 南通芯盟测试研究院运营管理有限公司 不同排列组合的探针卡

Also Published As

Publication number Publication date
US20100252830A1 (en) 2010-10-07
CN101911284B (zh) 2013-08-21
WO2009084100A1 (ja) 2009-07-09
EP2242095B1 (en) 2021-05-19
JPWO2009084100A1 (ja) 2011-05-12
KR20100087222A (ko) 2010-08-03
JP5012908B2 (ja) 2012-08-29
TW200929401A (en) 2009-07-01
EP2242095A4 (en) 2013-06-05
EP2242095A1 (en) 2010-10-20
KR101224426B1 (ko) 2013-01-22
US8519551B2 (en) 2013-08-27

Similar Documents

Publication Publication Date Title
CN101911284B (zh) 半导体器件及其制造方法
JP4837560B2 (ja) 検査パッド構造を有する集積回路およびその製造方法
KR100690922B1 (ko) 반도체 소자 패키지
US20190265273A1 (en) 3d chip testing through micro-c4 interface
CN101281893B (zh) 半导体装置
US20050218916A1 (en) Semiconductor device and inspection method
US8072076B2 (en) Bond pad structures and integrated circuit chip having the same
US6136620A (en) Method of manufacture for an integrated circuit having a BIST circuit and bond pads incorporated therein
KR20040093738A (ko) 본드 패드를 구비한 반도체 디바이스 및 그를 위한 방법
CN101339946A (zh) 半导体集成电路器件及其制造方法
KR20010090556A (ko) 반도체 장치 및 그 제조 방법
JP2005236277A (ja) 半導体集積回路
KR100340116B1 (ko) 반도체 장치
US20180286766A1 (en) Manufacturing method of semiconductor device, semiconductor device, and inspection apparatus for semiconductor device
JP2005159195A (ja) 半導体装置
JP2006210631A (ja) 半導体装置
US20200303268A1 (en) Semiconductor device including residual test pattern
US8482002B2 (en) Semiconductor device including bonding pads and semiconductor package including the semiconductor device
CN100426481C (zh) 半导体装置及其制造方法
US8669555B2 (en) Semiconductor device
KR100787547B1 (ko) 반도체 장치와 삼차원 실장 반도체 장치 및 반도체 장치의제조 방법
JPS62183134A (ja) 半導体装置
TW201820577A (zh) 半導體結構及其製造方法
US7199460B2 (en) Semiconductor device and method of manufacturing the same
CN101114626B (zh) 晶片结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150519

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150519

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Kanagawa

Patentee before: Fujitsu Semiconductor Co., Ltd.