JP2022112593A - 半導体素子、機器、チップ - Google Patents

半導体素子、機器、チップ Download PDF

Info

Publication number
JP2022112593A
JP2022112593A JP2021008441A JP2021008441A JP2022112593A JP 2022112593 A JP2022112593 A JP 2022112593A JP 2021008441 A JP2021008441 A JP 2021008441A JP 2021008441 A JP2021008441 A JP 2021008441A JP 2022112593 A JP2022112593 A JP 2022112593A
Authority
JP
Japan
Prior art keywords
voltage
electrodes
semiconductor device
chip
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021008441A
Other languages
English (en)
Inventor
旬史 岩田
Junji Iwata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2021008441A priority Critical patent/JP2022112593A/ja
Priority to US17/579,082 priority patent/US20220238470A1/en
Publication of JP2022112593A publication Critical patent/JP2022112593A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/1446Devices controlled by radiation in a repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05548Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0616Random array, i.e. array with no symmetry
    • H01L2224/06164Random array, i.e. array with no symmetry covering only portions of the surface to be connected
    • H01L2224/06165Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091Disposition
    • H01L2224/0918Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】 アバランシェフォトダイオードに供給される電圧に対応するとともに、アバランシェフォトダイオードの個数が増加しても、複数のアバランシェフォトダイオードに供給される電源電圧の安定化を高める。【解決手段】 複数のアバランシェフォトダイオードが配されたアレイを備える半導体素子であって、半導体素子は、複数のアバランシェフォトダイオードに使用される第1電圧が外部から供給される複数の第1電極と、外部から前記第1電圧とは異なる第2電圧が供給される第2電極とを有し、複数の第1電極と第2電極は、アレイの外部に配されており、第2電極は、複数の第1電極の1つと他の1つとの間に配されていることを特徴とする半導体素子である。【選択図】 図6

Description

本発明は、半導体素子、機器、チップに関する。
アバランシェ(電子なだれ)増倍を利用し、単一光子レベルの微弱光を検出可能な光電変換素子が知られている。特許文献1は、アバランシェフォトダイオードと、アバランシェフォトダイオードに電圧を供給するためのパッド電極が設けられた構成が記載されている。
特開2020-96158号公報
特許文献1では、パッド電極の配置に関しての検討が不十分である。アバランシェフォトダイオードには、アバランシェ増倍を生じさせるのに必要な大きな電圧の供給が必要である。また、アバランシェフォトダイオードの個数が増加すると、複数のアバランシェフォトダイオードに供給される電圧に差異が生じやすくなる。供給される電圧に差異が生じると、複数のアバランシェフォトダイオード同士で信号のリニアリティ(入射光量に対する出力信号値)に差異が生じることがある。
本開示は、アバランシェフォトダイオードに供給される電圧に対応するとともに、アバランシェフォトダイオードの個数が増加しても、複数のアバランシェフォトダイオードに供給される電源電圧の安定化を高める技術に関する。
本開示の一の態様は、複数のアバランシェフォトダイオードが配されたアレイを備える半導体素子であって、前記半導体素子は、前記複数のアバランシェフォトダイオードに使用される第1電圧が外部から供給される複数の第1電極と、外部から前記第1電圧とは異なる第2電圧が供給される第2電極とを有し、前記複数の第1電極と前記第2電極は、前記アレイの外部に配されており、前記第2電極は、前記複数の第1電極の1つと他の1つとの間に配されていることを特徴とする半導体素子である。
本開示により、アバランシェフォトダイオードに供給される電圧に対応するとともに、アバランシェフォトダイオードの個数が増加しても、複数のアバランシェフォトダイオードに供給される電源電圧の安定化に貢献できる。
半導体素子の全体図 半導体素子の平面図 半導体素子の全体図 画素の構成図 画素の構成図および動作を示す図 半導体素子の平面図 半導体素子の断面図 半導体素子の平面図 半導体素子の平面図 半導体素子の平面図 半導体素子の平面図 半導体素子の平面図 半導体素子の平面図 半導体素子の平面図 半導体素子の平面図 機器の構成を示す図
以下に示す形態は、本発明の技術思想を具体化するためのものであって、本発明を限定するものではない。各図面が示す部材の大きさや位置関係は、説明を明確にするために誇張していることがある。以下の説明において、同一の構成については同一の番号を付して説明を省略することがある。
なお、以下は半導体素子に関する説明が中心である。半導体素子は、画像を生成するための撮像素子(イメージセンサ)に使うことができる。また、半導体素子の他の例として例えば、測距素子(焦点検出やTOF(Time Of Flight)を用いた距離測定等のセンサ)、測光素子(入射光量の測定等のセンサ)、LiDARセンサなどがある。以下に述べる形態は半導体素子一般に適用できる。
図1乃至図4を用いて、各実施形態における半導体素子に共通する構成を説明する。半導体素子はアバランシェフォトダイオードを含むSPAD(Single Photon Avalanche Diode)画素を有する。アバランシェフォトダイオードで生じる電荷対のうち信号電荷として用いられる電荷の極性に対応する導電型を第1導電型と呼ぶ。第1導電型とは、信号電荷と同じ極性の電荷を多数キャリアとする導電型を指す。また、第1導電型と反対の導電型を第2導電型と呼ぶ。以下では、信号電荷が電子であり、第1導電型がN型、第2導電型がP型である例を説明するが、信号電荷が正孔であり、第1導電型がP型、第2導電型がN型であってもよい。
本明細書において、「平面視」とは、後述する半導体基板の光入射面に対して垂直な方向から視ることを指す。また、断面とは、センサ基板11の半導体層302の光入射面と垂直な方向における面を指す。なお、微視的に見て半導体層の光入射面が粗面である場合は、巨視的に見たときの半導体層の光入射面を基準として平面視を定義する。
本明細書において、深さ方向は、半導体層302の光入射面(第1面)から回路基板21が配される側の面(第2面)に向かう方向である。
まず、各実施形態に共通する構成を説明する。
図1は、本実施形態に係る積層型の半導体素子100の構成を示す図である。半導体素子100では、センサ基板11と、回路基板21の2つの基板が積層され、且つ電気的に接続されている。センサ基板11は、後述する光電変換素子102を有する第1半導体層と、第1配線構造と、を有する。回路基板21は、後述する信号処理部103等の回路を有する第2半導体層と、第2配線構造と、を有する。半導体素子100は、第2半導体層、第2配線構造、第1配線構造、第1半導体層の順に積層されている。各実施形態に記載の半導体素子は、第1面から光が入射し、第2面に回路基板が配される、いわゆる裏面照射型の半導体素子である。
以下では、センサ基板11と回路基板21とは、ダイシングされたチップで説明するが、チップに限定されない。例えば、各基板はウエハであってもよい。また、各基板はウエハ状態で積層した後にダイシングされていてもよいし、チップ化した後にチップを積層して接合してもよい。
センサ基板11には、画素領域12が配され、回路基板21には、画素領域12で検出された信号を処理する回路領域22が配される。
図2は、センサ基板11の配置例を示す図である。アバランシェフォトダイオード(以下、APD)を含む光電変換素子102を有する画素101が平面視で二次元アレイ状に配列され、画素領域12を形成する。
画素101は、典型的には、画像を形成するための画素であるが、TOF(Time of Flight)に用いる場合には、必ずしも画像を形成しなくてもよい。すなわち、画素101は、光が到達した時刻と光量を測定するための画素であってもよい。
図3は、回路基板21の構成図である。図2の光電変換素子102で光電変換された電荷を処理する信号処理部103、読み出し回路112、制御パルス生成部115、水平走査回路部111、信号線113、垂直走査回路部110を有している。
図2の光電変換素子102と、図3の信号処理部103は、画素毎に設けられた接続配線を介して電気的に接続される。
垂直走査回路部110は、制御パルス生成部115から供給された制御パルスを受け、各画素に制御パルスを供給する。垂直走査回路部110にはシフトレジスタやアドレスデコーダといった論理回路が用いられる。
画素の光電変換素子102から出力された信号は、信号処理部103で処理される。信号処理部103は、カウンタやメモリなどが設けられており、メモリにはデジタル値が保持される。
水平走査回路部111は、デジタル信号が保持された各画素のメモリから信号を読み出すために、各列を順次選択する制御パルスを信号処理部103に入力する。
信号線113には、選択されている列について、垂直走査回路部110により選択された画素の信号処理部103から信号が出力される。
信号線113に出力された信号は、出力回路114を介して、半導体素子100の外部の記録部または信号処理部に出力する。
図2において、画素領域における光電変換素子の配列は1次元状に配されていてもよい。信号処理部の機能は、必ずしも全ての光電変換素子に1つずつ設けられる必要はなく、例えば、複数の光電変換素子によって1つの信号処理部が共有され、順次信号処理が行われてもよい。
図2および図3に示すように、平面視で画素領域12に重なる領域に、複数の信号処理部103が配される。そして、平面視で、センサ基板11の端と画素領域12の端との間に重なるように、垂直走査回路部110、水平走査回路部111、列回路112、出力回路114、制御パルス生成部115が配される。言い換えると、センサ基板11は、画素領域12と画素領域12の周りに配された非画素領域とを有し、平面視で非画素領域に重なる領域に、垂直走査回路部110、水平走査回路部111、列回路112、出力回路114、制御パルス生成部115が配される。
図4は、図2及び図3の等価回路を含むブロック図の一例である。
図2において、APD201を有する光電変換素子102は、センサ基板11に設けられており、その他の部材は、回路基板21に設けられている。
APD201は、光電変換により入射光に応じた電荷対を生成する。APD201のアノードには、電圧VL(第1電圧)が供給される。また、APD201のカソードには、アノードに供給される電圧VLよりも高い電圧VH(第2電圧)が供給される。アノードとカソードには、APD201がアバランシェ増倍動作をするような逆バイアス電圧が供給される。このような電圧を供給した状態とすることで、入射光によって生じた電荷がアバランシェ増倍を起こし、アバランシェ電流が発生する。
尚、逆バイアスの電圧が供給される場合において、アノードおよびカソードの電位差が降伏電圧より大きいな電位差で動作させるガイガーモードと、アノードおよびカソードの電位差が降伏電圧近傍、もしくはそれ以下の電圧差で動作させるリニアモードがある。
ガイガーモードで動作させるAPDをSPADと呼ぶ。例えば、電圧VL(第1電圧)は、-30V、電圧VH(第2電圧)は、1Vである。このようにAPDでは、アバランシェ増倍を行わないフォトダイオードに比べて、大きな電圧を必要とする。なお、APD201は、リニアモードで動作させてもよいし、ガイガーモードで動作させてもよい。SPADの場合はリニアモードのAPDに比べて電位差が大きくなり耐圧の効果が顕著となるため、SPADであることが好ましい。
クエンチ素子202は、電圧VHを供給する電源とAPD201に接続される。クエンチ素子202は、アバランシェ増倍による信号増倍時に負荷回路(クエンチ回路)として機能し、APD201に供給する電圧を抑制して、アバランシェ増倍を抑制する働きを持つ(クエンチ動作)。また、クエンチ素子202は、クエンチ動作で電圧降下した分の電流を流すことにより、APD201に供給する電圧を電圧VHへと戻す働きを持つ(リチャージ動作)。
信号処理部103は、波形整形部210、カウンタ回路211、選択回路212を有する。本明細書において、信号処理部103は、波形整形部210、カウンタ回路211、選択回路212のいずれかを有していればよい。
波形整形部210は、光子検出時に得られるAPD201のカソードの電位変化を整形して、パルス信号を出力する。波形整形部210としては、例えば、インバータ回路が用いられる。図4では、波形整形部210としてインバータを一つ用いた例を示したが、複数のインバータを直列接続した回路を用いてもよいし、波形整形効果があるその他の回路を用いてもよい。
カウンタ回路211は、波形整形部210から出力されたパルス信号をカウントし、カウント値を保持する。また、駆動線213を介して制御パルスpRESが供給されたとき、カウンタ回路211に保持された信号がリセットされる。
選択回路212には、図3の垂直走査回路部110から、図4の駆動線214(図3では不図示)を介して制御パルスpSELが供給され、カウンタ回路211と信号線113との電気的な接続、非接続を切り替える。選択回路212には、例えば、信号を出力するためのバッファ回路などを含む。
クエンチ素子202とAPD201との間や、光電変換素子102と信号処理部103との間にトランジスタ等のスイッチを配して、電気的な接続を切り替えてもよい。同様に、光電変換素子102に供給される電圧VHまたは電圧VLの供給をトランジスタ等のスイッチを用いて電気的に切り替えてもよい。
本実施形態では、カウンタ回路211を用いる構成を示した。しかし、カウンタ回路211の代わりに、時間・デジタル変換回路(Time to Digital Converter:以下、TDC)、メモリを用いて、パルス検出タイミングを取得する半導体素子100としてもよい。このとき、波形整形部210から出力されたパルス信号の発生タイミングは、TDCによってデジタル信号に変換される。TDCには、パルス信号のタイミングの測定に、図1の垂直走査回路部110から駆動線を介して、制御パルスpREF(参照信号)が供給される。TDCは、制御パルスpREFを基準として、波形整形部210を介して各画素から出力された信号の入力タイミングを相対的な時間としたときの信号をデジタル信号として取得する。
図5は、APDの動作と出力信号との関係を模式的に示した図である。
図5(a)は、図4のAPD201、クエンチ素子202、波形整形部210を抜粋した図である。ここで、波形整形部210の入力側をnodeA、出力側をnodeBとする。図5(b)は、図5(a)のnodeAの波形変化を、図5(c)は、図5(a)のnodeBの波形変化をそれぞれ示す。
時刻t0から時刻t1の間において、図5(a)のAPD201には、VH-VLの電位差が印加されている。時刻t1において光子がAPD201に入射すると、APD201でアバランシェ増倍が生じ、クエンチ素子202にアバランシェ増倍電流が流れ、nodeAの電圧は降下する。電圧降下量がさらに大きくなり、APD201に印加される電位差が小さくなると、時刻t2のようにAPD201のアバランシェ増倍が停止し、nodeAの電圧レベルはある一定値以上降下しなくなる。その後、時刻t2から時刻t3の間において、nodeAには電圧VLから電圧降下分を補う電流が流れ、時刻t3においてnodeAは元の電位レベルに静定する。このとき、nodeAにおいて出力波形がある閾値を越えた部分は、波形整形部210で波形整形され、nodeBで信号として出力される。
なお、出力線113の配置、列回路112、出力回路114の配置は図3に限定されない。例えば、出力線113が行方向に延びて配されており、列回路112が出力線113が延びる先に配されていてもよい。
以下では、各実施形態の半導体素子について説明する。
(第1実施形態)
本実施形態について説明する。
図6は、本実施形態の半導体素子が備える第1チップ301と、パッケージ20の構成を示す図である。第1チップ301は長辺と短辺を備える形状を持つ。第1チップ301は複数の画素100が複数行および複数列に渡って配された画素アレイ110を備える。画素アレイ110の外周を囲むように配された電源配線130が、第1チップに設けられている。電源配線130は、画素アレイ110の外部であって、第1チップ301の端部に画素アレイ110よりも近い領域に配された、第1電極の一例である複数のパッド電極352に接続されている。複数のパッド電極352は、画素アレイ110の外部であって、第1チップ301の長辺の領域150~154に配されている。より具体的には、第1チップ301が備える、画素アレイ100を挟んで対向する2つの長辺の領域に、電源配線130が接続された複数のパッド電極352が設けられている。この画素アレイ100を挟んで2つの長辺の領域が対向する関係とは、領域150と領域152の関係と、領域151と領域153の関係を指す。電源配線130は、画素100に電源電圧VHを供給する配線である。複数のパッド電極352のそれぞれは、パッケージ20が備えるピン(パッケージ接続端子)102に接続されている。ピン102は、半導体素子の外部から供給される第1電圧である電源電圧VHを受ける。さらに第1チップ301の長辺の領域には、複数のパッド電極352の他に、パッド電極120、パッド電極122が設けられている。第2電極の一例であるパッド電極120は、電源電圧VHとは別の電圧であって、画素100に供給される第2電圧である電源電圧VLを受ける電極である。第1電圧である電源電圧VHは、本実施形態では1.1Vである。また、第2電圧である電源電圧VLは、本実施形態では―30Vである。パッド電極122は、電源電圧VH、電源電圧VLとは異なる第3電圧(たとえば接地電圧)を受ける第3電極の一例である。領域150~153のそれぞれは、複数のパッド電極352の間にパッド電極120が配された構成を備える。また、別の見方では、複数のパッド電極120の間にパッド電極352が配された構成を備える。また、別の見方では、パッド電極352とパッド電極120とが交互に並んだ構成を備える。このパッド電極352とパッド電極120が交互に配された2つの領域140、141の間に、パッド電極122が設けられている。また、パッド電極122は、パッド電極352とパッド電極120との間に設けられている。
また、第1チップ301の短辺の領域160、161には、第4電極の一例であるパッド電極354が設けられている。パッド電極354は、後述する第2チップの回路素子が使用する電源電圧である第4電圧を受ける。領域160、161には、パッド電極120、パッド電極122、パッド電極354が設けられている。パッド電極352、120、122のそれぞれは、対応するピン102から、半導体素子の外部から供給される電源電圧を受けている。
図7は、図6に示したA-B線の位置に対応する断面図である。図7では、図6に示した部材と同じ部材には、図6で付した符号と同じ符号が付されている。
第1チップ301は、第1半導体層302、第1配線層303を有する。第1半導体層302には、画素100が備える半導体領域が設けられている。画素100が備える半導体領域として、マイクロレンズ344を透過した光が入射する位置に、第1導電型の第1半導体領域311、第2導電型の第2半導体領域312、第1導電型の第3半導体領域313が設けられている。信号電荷が電子の場合、第1導電型はp型であり、第2導電型はn型である。正孔を信号電荷として用いる場合には、第1導電型はn型であり、第2導電型はp型である。本実施形態では、信号電荷は電子であるとする。第1半導体領域311、第2半導体領域312によって、図5(a)で示したアバランシェフォトダイオード201に対応する、アバランシェフォトダイオード331が形成される。
第1チップ301を上面から俯瞰した平面視において、マイクロレンズ344に対して第1半導体領域311、第2半導体領域312のそれぞれの少なくとも一部の領域は重なる関係にある。
第3半導体領域313は第1半導体領域312の両端部に設けられており、第1半導体領域312への電界集中を緩和する。このとき、第3半導体領域313の不純物濃度は、第1半導体領域312の不純物濃度よりも低くする。例えば、第1半導体領域312の不純物濃度が6.0×1018[atoms/cm]以上の場合に、第3半導体領域313の不純物濃度は1.0×1016[atoms/cm]以上、1.0×1018[atoms/cm]以下とする。
第2半導体領域312よりも深部(入射面側)の面350側の領域には、第2導電型の第4半導体領域316が配される。さらに、隣接画素間には、画素間分離領域として第2導電型の第5半導体領域314を配し、第4半導体領域316よりも深部の面350側の領域には、第2導電型の第6半導体領域315が配される。
ここで、第4半導体領域316の不純物濃度よりも、第5半導体領域314、第6半導体領域315の不純物濃度の方が高くなるようにする。これにより、第4半導体領域316で光電変換によって生じた電荷は、隣接画素へ漏れ込むよりも、アバランシェフォトダイオード324に収集されやすくなる。よって、第4半導体領域316で生じた電荷が効率的にアバランシェ増倍される。
第6半導体領域315の上面にはピニング膜341が設けられている。これにより、半導体層302の表面付近で生じる暗電流を低減することができる。
ピニング膜341の上部には平坦化層342が設けられている。平坦化層342の上部には、カラーフィルタ層343、マイクロレンズ344が設けられている。
第1チップ301には配線層303が設けられている。配線層303には第1配線層321、第2配線層324が設けられている。第1配線層321と第5半導体領域314はコンタクトプラグ322によって接続されている。第1配線層321と第2配線層324は、ビア323によって接続されている。
第1チップ301には、パッド電極352を露出させるための開口部351が設けられている。開口部351の底面にパッド電極352が設けられている。第1チップ301の面350(第1面)と面370(第2面)との間に設けられている。面370は後述するが、第1チップ301と第2チップ401との接合面である。パッド電極352は、開口部351に設けられたワイヤによって、図6に示したピン102に接続されている。配線層303の最上層をパッド電極352とする場合、配線層303の最上層をアルミ配線で構成し、それ以外の配線層を銅配線で構成してもよい。
第1チップ301には、パッド電極354を露出させるための開口部353が設けられている。開口部353の底面にパッド電極354が設けられている。第1チップ301の面350(第1面)と面370(第2面)との間に設けられている。面370は後述するが、第1チップ301と第2チップ401との接合面である。パッド電極354は、開口部353に設けられたワイヤによって、図6に示したピン102に接続されている。配線層331の最上層をパッド電極354とする場合、配線層331の最上層をアルミ配線で構成し、それ以外の配線層を銅配線で構成してもよい。
パッド電極354は、複数の接合部380を介して第2チップ401に設けられた配線414に接続されている。配線414は、配線層403に設けられた他の配線に、ビアを介して接続されている。第2チップ401は、第1チップ301から出力される信号を処理する回路を備える。第2チップ401は、半導体層402を有する。半導体層402は、第6半導体領域411を有する。第6半導体領域411はコンタクトプラグ421と、配線層403が備える多層配線と、接合部381と、配線層303が備える多層配線とを介して第1チップ301の第1半導体領域311に接続される。第2チップ401には、さらに不図示のゲート電極、ソース・ドレイン領域が配され、一つのMOSトランジスタを形成する。第2チップ401に配するMOSトランジスタの一例としては、クエンチ素子が挙げられる。クエンチ素子は、図2の素子202に相当し、光電変換された電荷がアバランシェ増倍する際の負荷回路として機能する。アバランシェフォトダイオード324に供給する電圧を抑制して、アバランシェ増倍を抑制するクエンチ動作としての働きを持つ。
隣接するMOSトランジスタの間には、素子分離領域412が配される。素子分離領域412は、例えばLOCOS(Local Oxidation of Silicon)、STI(Shallow Trench Isolation)などが挙げられる。
第2チップ401の配線層403に配される接合部384は、第1チップ301のアバランシェフォトダイオード331の出力を、第2チップ401へ送る役割を有する。この接合部は、銅配線などの金属配線である。
第2チップ401の配線層403には、多層配線層431(第2多層配線層)が配される。この多層配線層431は、例えば、第1チップ301から送られる信号を第2チップ401の処理回路へ伝えるための配線や、第2チップ401に搭載する信号処理部102を駆動するための電源配線や接地配線である。
第2チップ401の半導体層411には不図示の接地領域が配されるものがある。接地領域への接地電位の電圧(接地電圧;第3電圧)の供給は、図6に示したパッド電極122から供給される。なお、パッド電極122から印加される電圧が供給される接地領域を設けなくてもよい。この場合、パッド電極122から印加される電圧は、直接的に他の回路素子に供給される。
また、第2チップ401に配される半導体領域411には、開口部353の底部に配されるパッド電極354と不図示のクエンチ素子とを通じて電源電圧VHが供給される。
本実施形態の効果を説明する。図6に示したように、画素100に供給する第1電圧を受けるパッド電極352は、第1チップ301の長辺の領域に配されている。一例として、図6に画素100-1を示している。画素100-1において、短辺の領域にあるパッド電極までの距離Aよりも長辺の領域にあるパッド電極までの距離Bの方が短い。このように、短辺の領域にあるパッド電極よりも、長辺の領域にあるパッド電極までの距離の方が短い関係になる画素100は、一点鎖線で囲った領域Xの範囲となる。したがって、複数行および複数列に渡って配された画素100に対して電源電圧を供給するパッド電極を長辺の領域に置くことが、電源電圧の伝送距離の短縮につながる。この電源電圧の伝送距離の短縮は、アバランシェ増倍によって電源電圧が変動しやすい半導体素子において、電源電圧の降下量を低減し、電源電圧を安定化させるという有利な効果を得ることができる。
また、本実施形態では、第1チップ301に設けられたパッド電極352の個数は、第3電圧を受けるパッド電極122の個数よりも多い。このようにパッド電極352を多く配することにより、1つのパッド電極352が受け持つ画素100の個数を減らすことができる。これにより、画素100のアバランシェ増倍によってパッド電極352に流れる電流を、複数のパッド電極352の間で平準化することができる。これにより、ある画素100がアバランシェ増倍を生じたことによって別の画素100に供給される電源電圧の変動を低減することができ、クロストークを低減できる。典型的には、1つのパッド電極352に対して、10~200列の列数の画素100が対応するようにさせると良い。より好ましくは、50~100列の列数の画素100が1つのパッド電極352に対応させると良い。同様に、第2電圧を受けるパッド電極120についても、第1チップ301の長辺の領域に設けている。また、パッド電極120の個数は、パッド電極122の個数よりも多い。これにより、パッド電極352と同様に、電源電圧の変動の低減(安定化)と、クロストークの低減の有利な効果を得ている。また、複数のパッド電極352の間にパッド電極120を配置する領域を設けることにより、パッド電極352とパッド電極120とを位置の偏りを少なくして配置することができる。別の見方をすれば、複数のパッド電極120の間にパッド電極352を配しているともいえる。仮に、領域150には複数のパッド電極352のみを配置し、領域151には複数のパッド電極120のみを配置したとすると、第1電圧は領域140から供給され、第2電圧は領域151から供給されることとなる。よって、電源電圧の供給に関し、画素アレイ110における画素100の位置によって偏りが生じる。本実施形態では、この偏りを低減することができる。さらに言えば、長辺の領域のうち、画素アレイ110の短辺に沿った中心線よりも、一方の短辺に近い領域である領域150と、当該中心線よりも他方の短辺に近い領域である領域151とがある。その領域150、151のそれぞれにおいて、複数のパッド電極352の間にパッド電極120を配置する領域を設けていると言える。別の見方をすれば、複数のパッド電極120の間にパッド電極352を配しているともいえる。これにより、第1電圧と第2電圧の供給の、画素アレイ110の位置による偏りをより生じにくくすることができる。
このように、本実施形態に記載の半導体素子は、電源電圧の安定化、クロストーク低減に有利な効果を有する。
(他の実施例)
第1実施形態では複数のパッド352の間にパッド120が配された例を示したが、この例に限られるものではなく、例えば、複数のパッド352の間にパッド122あるいはパッド354が配されても良い。このような場合も、複数の第1電極の間に第2電極が配された形態と言える。また、複数のパッド120の間にパッド122あるいはパッド354が配されても良い。
また、短辺の領域にも、さらにパッド352を配しても良い。この場合、短辺の領域のパッド352もまた、電源配線130に接続される。
第1実施形態では、パッド電極354が第1チップ301に設けられている例を説明したが、図8に示すように、パッド電極354が第2チップ401に設けられていても良い。パッド電極354は第2チップ401に設けられた回路が使用する電源電圧を受ける電極であるため、第2チップ401に設けることにより電源電圧の供給経路を短縮することができる。
また、図9に記載するように、半導体層402、配線層403を貫通する埋め込み電極441、442を設けて電源電圧を半導体素子の外部から受けるようにしても良い。この場合には、パッド開口部を設ける必要がなくなるため、電源電圧を受ける電極部の面積を低減することができる。よって、半導体素子の小型化に有利である。
また、第1実施形態では、パッド電極120とパッド電極352の間に、第3電圧を受けるパッド122が設けられていたが、図10に示すように、パッド122が設けられていない構成としても良い。
また、第1実施形態では、パッド電極352とパッド電極120が交互に配されていたが、図11に示すように、複数のパッド電極352が隣り合って配された組と、複数のパッド電極120が隣り合って配された組とが組単位で交互になるようにしても良い。図11の例では、1つのピンに対し、複数のパッド電極が接続されるダブルボンディングの形態としている。また、図12に示すように、その組の各々が、3つ以上のパッド電極を含むようにしても良い。この図12の形態では、1つのピンに対し、3つ以上のパッド電極が接続されるトリプルボンディングの形態としている。また、シングルボンディング、ダブルボンディング、トリプルボンディングが適宜組み合わされても良い。
また、第1実施形態では、パッド電極352とパッド電極120が交互に配されていたが、図13に示すように、複数のパッド電極352が隣り合って配された組と、複数のパッド電極120が隣り合って配された組とが組単位で交互になるようにしても良い。そして図13では、複数の組の間に、第3電圧が供給されるパッド122が配されている。
また図14に示したように、1つのピンに対し、複数のパッド電極352が接続された形態において、互いに異なるピンに接続されたパッド電極352が隣り合うようにしても良い。この形態のいても、パッド352とパッド120が隣り合う領域を備えている。
また、図15に示したように、ダミーのパッド電極500が長辺の領域に配されていても良い。ダミーのパッド電極500には、ピンが接続されていても良いし、接続されていなくても良い。パッド電極500の電位はフローティングでも良いし、所定の電圧が供給されていても良い。
第2チップ401には、画素アレイ110から出力される信号を処理する回路の他に、画像処理、信号演算処理、適宜アップデートされるニューラルネットワークを用いた演算などを行う演算素子をさらに配してもよい。
また、本実施形態では第1チップ301、第2チップ401とが積層された半導体素子を説明したが、単一のチップに画素アレイ110と、画素アレイ110が出力する信号を処理する回路とが設けられた、非積層のチップであっても良い。
また、本実施形態では第1チップ301、第2チップ401とが積層された半導体素子を説明したが、さらに別のチップを積層しても良い。このチップには、メモリ素子などの記憶部材を配したり、画像処理、信号演算処理、適宜アップデートされるニューラルネットワークを用いた演算などを行う演算素子を配してもよい。
このように、本実施形態および他の実施例で説明した半導体素子は、電源電圧の安定化、クロストークの低減という有利な効果を備えるものである。
(第2実施形態)
本実施形態は第1実施形態および他の実施例に記載したいずれの半導体素子にも適用可能である。図16(a)は本実施形態の半導体装置930を備えた機器9191を説明する模式図である。半導体装置930を備える機器9191について詳細に説明する。半導体装置930は、上述のように、半導体デバイス910のほかに、半導体デバイス910を収容するパッケージ920を含む。パッケージ920は、半導体デバイス910が固定された基体と、半導体デバイス910に対向するガラスなどの蓋体と、を含むことができる。パッケージ920は、さらに、基体に設けられた端子と半導体デバイス910に設けられた端子とを接続するボンディングワイヤやバンプなどの接合部材を含むことができる。第1実施形態および他の実施例に記載した半導体素子として半導体デバイス910、パッケージ920が適用できる。
機器9191は、光学装置940、制御装置950、処理装置960、表示装置970、記憶装置980、機械装置990の少なくともいずれかを備えることができる。光学装置940は、半導体装置930に対応する。光学装置940は、例えばレンズやシャッター、ミラーである。制御装置950は、半導体装置930を制御する。制御装置950は、例えばASICなどの半導体装置である。
処理装置960は、半導体装置930から出力された信号を処理する。処理装置960は、AFE(アナログフロントエンド)あるいはDFE(デジタルフロントエンド)を構成するための、CPUやASICなどの半導体装置である。表示装置970は、半導体装置930で得られた情報(画像)を表示する、EL表示装置や液晶表示装置である。記憶装置980は、半導体装置930で得られた情報(画像)を記憶する、磁気デバイスや半導体デバイスである。記憶装置980は、SRAMやDRAMなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。
機械装置990は、モーターやエンジンなどの可動部あるいは推進部を有する。機器9191では、半導体装置930から出力された信号を表示装置970に表示したり、機器9191が備える通信装置(不図示)によって外部に送信したりする。そのために、機器9191は、半導体装置930が有する記憶回路や演算回路とは別に、記憶装置980や処理装置960をさらに備えることが好ましい。機械装置990は、半導体装置930から出力され信号に基づいて制御されてもよい。
また、機器9191は、撮影機能を有する情報端末(例えばスマートフォンやウエアラブル端末)やカメラ(例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ)などの電子機器に適する。カメラにおける機械装置990はズーミングや合焦、シャッター動作のために光学装置940の部品を駆動することができる。あるいは、カメラにおける機械装置990は防振動作のために半導体装置930を移動することができる。
また、機器9191は、車両や船舶、飛行体などの輸送機器であり得る。輸送機器における機械装置990は移動装置として用いられうる。輸送機器としての機器9191は、半導体装置930を輸送するものや、撮影機能により運転(操縦)の補助および/または自動化を行うものに好適である。運転(操縦)の補助および/または自動化のための処理装置960は、半導体装置930で得られた情報に基づいて移動装置としての機械装置990を操作するための処理を行うことができる。あるいは、機器9191は内視鏡などの医療機器や、測距センサなどの計測機器、電子顕微鏡のような分析機器、複写機などの事務機器、ロボットなどの産業機器であってもよい。
上述した実施形態によれば、良好な画素特性を得ることが可能となる。従って、半導体装置の価値を高めることができる。ここでいう価値を高めることには、機能の追加、性能の向上、特性の向上、信頼性の向上、製造歩留まりの向上、環境負荷の低減、コストダウン、小型化、軽量化の少なくともいずれかが該当する。
従って、本実施形態に係る半導体装置930を機器9191に用いれば、機器の価値をも向上することができる。例えば、半導体装置930を輸送機器に搭載して、輸送機器の外部の撮影や外部環境の測定を行う際に優れた性能を得ることができる。よって、輸送機器の製造、販売を行う上で、本実施形態に係る半導体装置を輸送機器へ搭載することを決定することは、輸送機器自体の性能を高める上で有利である。特に、半導体装置で得られた情報を用いて輸送機器の運転支援および/または自動運転を行う輸送機器に半導体装置930は好適である。
以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、本明細書の開示内容は、本明細書に記載したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。また本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「AはBよりも大きい」旨の記載があれば、「AはBよりも大きくない」旨の記載を省略しても、本明細書は「AはBよりも大きくない」旨を開示していると云える。なぜなら、「AはBよりも大きい」旨を記載している場合には、「AはBよりも大きくない」場合を考慮していることが前提だからである。
100 画素
102 ピン(パッケージ接続端子)
110 画素アレイ
120、122、352、354 パッド電極(電極)
301 第1チップ
401 第2チップ

Claims (20)

  1. 複数のアバランシェフォトダイオードが配されたアレイを備える半導体素子であって、
    前記半導体素子は、前記複数のアバランシェフォトダイオードに使用される第1電圧が外部から供給される複数の第1電極と、外部から前記第1電圧とは異なる第2電圧が供給される第2電極とを有し、
    前記複数の第1電極と前記第2電極は、前記アレイの外部に配されており、
    前記第2電極は、前記複数の第1電極の1つと他の1つとの間に配されていることを特徴とする半導体素子。
  2. 前記半導体素子は長辺と短辺とを外周に備える形状であり、
    前記複数の第1電極と前記第2電極は、前記アレイの外部であって前記長辺の領域に配されていることを特徴とする請求項1に記載の半導体素子。
  3. 前記長辺の領域において、前記アレイの中心を前記短辺に沿って通る線よりも、前記短辺に近い領域である第1領域と、前記線よりも別の短辺に近い第2領域とがあり、
    前記第1領域と前記第2領域のそれぞれにおいて、前記第2電極は、前記複数の第1電極の1つと他の1つとの間に配されていることを特徴とする請求項2に記載の半導体素子。
  4. 前記半導体素子は2つの前記長辺と2つの前記短辺とを外周に備える形状であり、
    前記複数の第1電極と前記第2電極は、前記2つの長辺のそれぞれの領域に配されていることを特徴とする請求項2または3に記載の半導体素子。
  5. 前記アレイの外周に沿って配された配線を備え、
    前記2つの長辺のうちの1つの長辺の領域の前記複数の第1電極と、別の1つの長辺の領域の前記複数の第1電極が前記配線に接続されていることを特徴とする請求項4に記載の半導体素子。
  6. 複数の前記第2電極を有し、
    前記複数の第1電極と前記複数の第2電極を、各々が備える複数の組が、前記長辺の領域に設けられていることを特徴とする請求項2~5のいずれか1項に記載の半導体素子。
  7. 前記複数の組の1つと他の1つの間に、前記第1電圧および前記第2電圧とは異なる第3電圧が外部から供給される第3電極が配されていることを特徴とする請求項6に記載の半導体素子。
  8. 前記複数の組の各々は、隣り合う複数の第1電極と、隣り合う複数の第2電極とを有し、前記隣り合う複数の第1電極の1つと、前記隣り合う複数の第2電極の1つとが、隣り合うことを特徴とする請求項6または7に記載の半導体素子。
  9. 前記第1電圧、前記第2電圧とは異なる第4電圧が供給される第4電極を備え、前記第4電極は前記短辺の領域に配されていることを特徴とする請求項2~8のいずれか1項に記載の半導体素子。
  10. 前記半導体素子は、前記アレイを備える第1チップと、前記第1チップから出力される信号を処理する回路を有する第2チップとが積層された構造であることを特徴とする請求項1~8のいずれか1項に記載の半導体素子。
  11. 前記複数の第1電極と、前記第2電極が前記第1チップに配されていることを特徴とする請求項10に記載の半導体素子。
  12. 前記第1チップと前記第2チップとが電気的に接続される複数の接合部を備え、
    前記第2チップはクエンチ素子が配された半導体領域を備え、前記半導体領域は前記複数の接合部の1つによって前記アバランシェフォトダイオードに接続され、
    前記第2電圧と接地電圧との差は、前記第1電圧と前記接地電圧よりも小さく、前記第2電圧は、前記第2電極と前記複数の接合部の別の1つの接合部とを介して前記半導体領域に供給され、
    前記半導体領域から前記接合部を介して前記アバランシェフォトダイオードに前記第2電圧が供給されることを特徴とする請求項10または11に記載の半導体素子。
  13. 前記第1電圧、前記第2電圧とは異なる第4電圧が供給される第4電極を備え、前記第4電極は前記複数の接合部のうちの1つを介して前記第2チップの前記回路に接続されることを特徴とする請求項10~12のいずれか1項に記載の半導体素子。
  14. 前記第1電圧、前記第2電圧とは異なる第4電圧が供給される第4電極を前記第2チップに備え、前記第4電極は前記第2チップの前記回路に接続されることを特徴とする請求項10~12のいずれか1項に記載の半導体素子。
  15. 前記第1電極はワイヤを介してピンに接続されており、前記ピンに外部から前記第1電圧が供給されることを特徴とする請求項1~14のいずれか1項に記載の半導体素子。
  16. 前記複数の第1電極の各々に、複数のワイヤの対応する1つが接続されており、前記複数のワイヤが1つの前記ピンに接続されていることを特徴とする請求項15に記載の半導体素子。
  17. 複数のピンを備え、前記複数の第1電極の各々に、複数のワイヤの対応する1つが接続されており、前記複数のワイヤが互いに異なるピンに接続されていることを特徴とする請求項15に記載の半導体素子。
  18. 前記第2電圧が、前記複数のアバランシェフォトダイオードに供給される電圧であることを特徴とする請求項1~17のいずれか1項に記載の半導体素子。
  19. 請求項1~18のいずれか1項に記載の半導体素子を備える機器であって、
    前記半導体素子に対応した光学装置、
    前記半導体素子を制御する制御装置、
    前記半導体素子から出力された信号を処理する処理装置、
    前記半導体素子で得られた情報を表示する表示装置、
    前記半導体素子で得られた情報を記憶する記憶装置、および、
    前記半導体素子で得られた情報に基づいて動作する機械装置、の少なくともいずれかを更に備えることを特徴とする機器。
  20. 複数のアバランシェフォトダイオードが配されたアレイを備えるチップであり、
    前記チップは、前記複数のアバランシェフォトダイオードに使用される第1電圧が外部から供給される複数の第1電極と、外部から前記第1電圧とは異なる第2電圧が供給される第2電極とを有し、
    前記複数の第1電極と前記第2電極は、前記アレイの外部に配されており、
    前記第2電極は、前記複数の第1電極の1つと他の1つとの間に配されており、
    他のチップと積層されるためのチップであることを特徴とするチップ。
JP2021008441A 2021-01-22 2021-01-22 半導体素子、機器、チップ Pending JP2022112593A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021008441A JP2022112593A (ja) 2021-01-22 2021-01-22 半導体素子、機器、チップ
US17/579,082 US20220238470A1 (en) 2021-01-22 2022-01-19 Semiconductor element, apparatus, and chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021008441A JP2022112593A (ja) 2021-01-22 2021-01-22 半導体素子、機器、チップ

Publications (1)

Publication Number Publication Date
JP2022112593A true JP2022112593A (ja) 2022-08-03

Family

ID=82494815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021008441A Pending JP2022112593A (ja) 2021-01-22 2021-01-22 半導体素子、機器、チップ

Country Status (2)

Country Link
US (1) US20220238470A1 (ja)
JP (1) JP2022112593A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022119375A (ja) * 2021-02-04 2022-08-17 キヤノン株式会社 光電変換装置

Also Published As

Publication number Publication date
US20220238470A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
US20220320166A1 (en) Solid-state imaging device and electronic apparatus
US20220285418A1 (en) Image sensor and electronic apparatus including the same
JP6779825B2 (ja) 半導体装置および機器
US11411034B2 (en) Solid-state imaging device and electronic apparatus
US7482570B2 (en) Solid-state imaging device
JP5696081B2 (ja) 固体撮像装置
JP5369505B2 (ja) 固体撮像装置、及び電子機器
KR20100096003A (ko) 고체 촬상 장치 및 전자 기기
CN110678984B (zh) 成像器件和电子装置
KR20180112766A (ko) 반도체 장치 및 반도체 장치의 제조 방법 및 고체 촬상 소자 및 전자 기기
US10438989B2 (en) Stack-type image sensor
KR20100059702A (ko) 고체 촬상 장치 및 전자 기기
WO2022209681A1 (ja) 光検出装置及び電子機器
TWI496467B (zh) 固態攝像裝置
WO2021106748A1 (ja) 半導体装置および機器
JP2022112593A (ja) 半導体素子、機器、チップ
US9991308B2 (en) Image sensor
KR102590053B1 (ko) 반도체 장치 및 전자 기기
JP6813971B2 (ja) 光電変換装置及び撮像システム
US20140110771A1 (en) Solid-state imaging device and semiconductor device
CN113016071A (zh) 摄像装置
US20230420468A1 (en) Photoelectric conversion device
JP7414791B2 (ja) 光電変換装置、機器
US20240038816A1 (en) Photoelectric conversion device and apparatus
WO2024117027A1 (ja) 光電変換装置、機器

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20231213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231227