WO2024117027A1 - 光電変換装置、機器 - Google Patents

光電変換装置、機器 Download PDF

Info

Publication number
WO2024117027A1
WO2024117027A1 PCT/JP2023/042138 JP2023042138W WO2024117027A1 WO 2024117027 A1 WO2024117027 A1 WO 2024117027A1 JP 2023042138 W JP2023042138 W JP 2023042138W WO 2024117027 A1 WO2024117027 A1 WO 2024117027A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoelectric conversion
conversion device
semiconductor region
dielectric
region
Prior art date
Application number
PCT/JP2023/042138
Other languages
English (en)
French (fr)
Inventor
大幹 加納
和浩 森本
大貴 白髭
寛 関根
Original Assignee
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノン株式会社 filed Critical キヤノン株式会社
Publication of WO2024117027A1 publication Critical patent/WO2024117027A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Definitions

  • the present invention relates to photoelectric conversion devices and equipment.
  • Patent Document 1 describes a configuration that includes multiple pixels, each of which includes an avalanche photodiode. An isolation region that includes a dielectric is formed in the region between each of the multiple pixels.
  • the isolation region containing a dielectric material described in Patent Document 1 is intended to reduce crosstalk that occurs between multiple pixels, but there is insufficient consideration given to improving the characteristics of the avalanche photodiode.
  • the technology disclosed herein relates to a photoelectric conversion device having an avalanche photodiode that performs avalanche multiplication operation by applying a first voltage and a second voltage, and a semiconductor layer having a first surface on which light is incident and a second surface facing the first surface, the avalanche photodiode having a first semiconductor region of a first conductivity type provided at a first depth from the first surface in the semiconductor layer, a second semiconductor region of a second conductivity type located closer to the second surface than the first semiconductor region, a third semiconductor region of the first conductivity type located closer to the second surface than the second semiconductor region and provided at a predetermined depth in the semiconductor layer to which the first voltage is applied, a region to which the second voltage is applied, and a fourth semiconductor region of the first conductivity type provided between the region and the third semiconductor region, and having a dielectric located at a portion that overlaps at least the fourth semiconductor region in a plan view with respect to the second surface and that extends at least from the second surface into the semiconductor layer
  • a photoelectric conversion device having a plurality of avalanche photodiodes each performing an avalanche multiplication operation by applying a first voltage and a second voltage, and a semiconductor layer having a first surface on which light is incident and a second surface facing the first surface, each of the plurality of avalanche photodiodes has a first semiconductor region of a first conductivity type provided at a first depth from the first surface in the semiconductor layer, a second semiconductor region of a second conductivity type located closer to the second surface than the first semiconductor region, a third semiconductor region of the first conductivity type located closer to the second surface than the second semiconductor region and to which the first voltage is applied and provided at a predetermined depth position in the semiconductor layer, a region to which the second voltage is applied, and a dielectric, and an isolation region is provided to isolate the plurality of avalanche diodes, and the dielectric is located between the isolation region and the third semiconductor region in a plan view relative to the second surface, and has a portion extending at
  • the technology disclosed herein can improve the photoelectric conversion efficiency of avalanche photodiodes.
  • FIG. 1 is a plan view of a photoelectric conversion device according to a first embodiment
  • FIG. 1 is a plan view of a photoelectric conversion device according to a first embodiment
  • Manufacturing process diagram of a photoelectric conversion device (first embodiment) Manufacturing process diagram of a photoelectric conversion device (first embodiment) Manufacturing process diagram of a photoelectric conversion device (first embodiment) Manufacturing process diagram of a photoelectric conversion device (first embodiment) Manufacturing process diagram of a photoelectric conversion device (first embodiment)
  • Manufacturing process diagram of a photoelectric conversion device (first embodiment) 1 is a cross-sectional view of a photoelectric conversion device according to a second embodiment
  • FIG. 11 is a plan view of a photoelectric conversion device (second embodiment); 11 is a cross-sectional view of a photoelectric conversion device (third embodiment);
  • FIG. 13 is a plan view of a photoelectric conversion device according to a third embodiment; 11 is a cross-sectional view of a photoelectric conversion device (fourth embodiment); FIG. 13 is a plan view of a photoelectric conversion device (fourth embodiment); FIG. 13 is a plan view of a photoelectric conversion device (fifth embodiment); FIG. 13 is a plan view of a photoelectric conversion device (fifth embodiment); FIG. 13 is a plan view of a photoelectric conversion device (fifth embodiment); 13 is a cross-sectional view of a photoelectric conversion device (sixth embodiment); 13 is a cross-sectional view of a photoelectric conversion device (seventh embodiment); FIG. 13 is a plan view of a photoelectric conversion device (seventh embodiment); 13 is a cross-sectional view of a photoelectric conversion device (seventh embodiment); FIG. 13 is a plan view of a photoelectric conversion device (seventh embodiment); 13 is a cross-sectional view of a photoelectric conversion device (seventh
  • FIG. 13 is a plan view of a photoelectric conversion device (seventh embodiment); FIG. 13 is a plan view of a photoelectric conversion device (seventh embodiment); 13 is a cross-sectional view of a photoelectric conversion device (eighth embodiment); FIG. 13 is a plan view of a photoelectric conversion device (eighth embodiment); 13 is a cross-sectional view of a photoelectric conversion device (eighth embodiment); 13 is a cross-sectional view of a photoelectric conversion device (eighth embodiment); 13 is a cross-sectional view of a photoelectric conversion device (eighth embodiment); 13 is a cross-sectional view of a photoelectric conversion device (ninth embodiment); FIG. 13 is a plan view of a photoelectric conversion device (ninth embodiment); 13 is a cross-sectional view of a photoelectric conversion device (ninth embodiment); Equipment configuration diagram Equipment configuration diagram Equipment configuration diagram Equipment configuration diagram
  • an image pickup device will be mainly described as an example of a photoelectric conversion device.
  • each of the embodiments is not limited to an image pickup device, and can also be applied to other examples of photoelectric conversion devices.
  • there are distance measurement devices devices that measure distance using focus detection or TOF (Time Of Flight)
  • photometry devices devices that measure the amount of incident light, etc.
  • the conductivity types of the semiconductor regions and wells and the dopants to be implanted described in the embodiments below are merely examples, and are not limited to the conductivity types and dopants described in the embodiments.
  • the conductivity types and dopants described in the embodiments can be changed as appropriate, and the potentials of the semiconductor regions and wells will be changed as appropriate in accordance with these changes.
  • the conductivity types of the transistors described in the embodiments below are merely examples, and are not limited to the conductivity types described in the examples.
  • the conductivity types described in the embodiments can be changed as appropriate, and the potentials of the gate, source, and drain of the transistors will be changed as appropriate in accordance with this change.
  • the low and high levels of the potential supplied to the gate can be reversed in accordance with the change in conductivity type compared to that described in the examples.
  • the conductivity types of the semiconductor regions described in the examples below are also merely examples, and are not limited to the conductivity types described in the examples.
  • the conductivity types can be changed as appropriate from those described in the examples, and the potential of the semiconductor regions can be changed as appropriate in accordance with this change.
  • FIG. 1 is a diagram showing the configuration of a stacked photoelectric conversion device 100 according to an embodiment of the present invention.
  • the photoelectric conversion device 100 is a structure in which two substrates, a sensor substrate 11 (one substrate) and a circuit substrate 21 (the other substrate), are stacked.
  • the sensor substrate 11 and the circuit substrate 21 are electrically connected to each other to form the photoelectric conversion device 100.
  • the sensor substrate 11 has a first semiconductor layer having a photoelectric conversion element 102 described later, and a first wiring structure.
  • the circuit substrate 21 has a second semiconductor layer having circuits such as a signal processing portion 103 described later, and a second wiring structure.
  • the photoelectric conversion device 100 is configured by stacking the second semiconductor layer, the second wiring structure, the first wiring structure, and the first semiconductor layer in this order.
  • the photoelectric conversion device described in each embodiment is a back-illuminated photoelectric conversion device in which light is incident from the first surface and a circuit substrate is disposed on the second surface.
  • each substrate may be a wafer.
  • each substrate may be stacked in the wafer state and then diced, or the substrates may be chipped and then the chips may be stacked and bonded.
  • a pixel area 12 is arranged on the sensor substrate 11, and a circuit area 22 that processes signals detected in the pixel area 12 is arranged on the circuit substrate 21.
  • FIG. 2 is a diagram showing an example of the arrangement of the sensor substrate 11.
  • Pixels 101 each having a photoelectric conversion element 102 including an avalanche photodiode (hereinafter, APD) are arranged in a two-dimensional array in a plan view to form a pixel region 12.
  • APD avalanche photodiode
  • Pixel 101 is typically a pixel for forming an image, but when used for TOF (Time of Flight), it does not necessarily have to form an image. In other words, pixel 101 may be a pixel for measuring the time when light arrives and the amount of light.
  • TOF Time of Flight
  • FIG. 3 is a diagram showing the configuration of the circuit board 21. It has a signal processing unit 103 that processes the electric charges photoelectrically converted by the photoelectric conversion element 102 in FIG. 2, a readout circuit 112, a control pulse generating unit 115, a horizontal scanning circuit unit 111, a signal line 113, and a vertical scanning circuit unit 110.
  • the photoelectric conversion element 102 in FIG. 2 and the signal processing unit 103 in FIG. 3 are electrically connected via connection wiring provided for each pixel.
  • the vertical scanning circuit unit 110 receives a control pulse supplied from the control pulse generating unit 115 and supplies a control pulse to each pixel.
  • the vertical scanning circuit unit 110 uses logic circuits such as a shift register and an address decoder.
  • the signal output from the photoelectric conversion element 102 of the pixel is processed by the signal processing unit 103.
  • the signal processing unit 103 is provided with a counter, memory, etc., and digital values are stored in the memory.
  • the horizontal scanning circuit unit 111 inputs a control pulse to the signal processing unit 103 to sequentially select each column in order to read out the signal from the memory of each pixel in which the digital signal is stored.
  • a signal is output to the signal line 113 from the signal processing unit 103 of the pixel selected by the vertical scanning circuit unit 110 for the selected column.
  • the signal output to the signal line 113 is output to a recording unit or signal processing unit outside the photoelectric conversion device 100 via the output circuit 114.
  • the photoelectric conversion elements in the pixel region may be arranged one-dimensionally.
  • the effect of the present invention can be obtained even if there is only one pixel, and the case where there is only one pixel is also included in the present disclosure.
  • the function of the signal processing unit does not necessarily need to be provided for each photoelectric conversion element; for example, one signal processing unit may be shared by multiple photoelectric conversion elements, and signal processing may be performed sequentially.
  • a plurality of signal processing units 103 are arranged in an area overlapping the pixel area 12 in a planar view. Then, the vertical scanning circuit unit 110, the horizontal scanning circuit unit 111, the column circuits 112, the output circuits 114, and the control pulse generating unit 115 are arranged so as to overlap between the edge of the sensor substrate 11 and the edge of the pixel area 12 in a planar view.
  • the sensor substrate 11 has the pixel area 12 and a non-pixel area arranged around the pixel area 12, and the vertical scanning circuit unit 110, the horizontal scanning circuit unit 111, the column circuits 112, the output circuits 114, and the control pulse generating unit 115 are arranged in an area overlapping the non-pixel area in a planar view.
  • FIG. 4 is an example of a block diagram including the equivalent circuits of FIGS. 2 and 3.
  • the photoelectric conversion element 102 having the APD 201 is provided on the sensor substrate 11, and the other components are provided on the circuit substrate 21.
  • APD201 generates pairs of charges according to the incident light through photoelectric conversion.
  • a voltage VL first voltage
  • a voltage VH second voltage higher than the voltage VL supplied to the anode is supplied to the cathode of APD201.
  • a reverse bias voltage is supplied to the anode and cathode such that APD201 performs avalanche multiplication. By supplying such a voltage, the charges generated by the incident light undergo avalanche multiplication, generating an avalanche current.
  • An APD operated in Geiger mode is called a SPAD.
  • the voltage VL (first voltage) is -30 V
  • the voltage VH (second voltage) is 1 V.
  • the APD 201 may be operated in either linear mode or Geiger mode.
  • a SPAD is preferable because the potential difference is larger than that of a linear mode APD, making the effect of withstanding voltage more pronounced.
  • the quench element 202 is connected to a power supply that supplies voltage VH and to the APD 201.
  • the quench element 202 functions as a load circuit (quench circuit) during signal multiplication by avalanche multiplication, suppressing the voltage supplied to the APD 201 and suppressing avalanche multiplication (quench operation).
  • the quench element 202 also has the function of returning the voltage supplied to the APD 201 to voltage VH by passing a current equivalent to the voltage drop caused by the quench operation (recharge operation).
  • the signal processing unit 103 has a waveform shaping unit 210, a counter circuit 211, and a selection circuit 212.
  • the signal processing unit 103 may have any one of the waveform shaping unit 210, the counter circuit 211, and the selection circuit 212.
  • the waveform shaping unit 210 shapes the potential change of the cathode of the APD 201 obtained when photons are detected, and outputs a pulse signal.
  • an inverter circuit is used as the waveform shaping unit 210.
  • FIG. 4 an example is shown in which one inverter is used as the waveform shaping unit 210, but a circuit in which multiple inverters are connected in series may be used, or other circuits that have a waveform shaping effect may be used.
  • the counter circuit 211 counts the pulse signal output from the waveform shaping unit 210 and holds the count value. In addition, when a control pulse pRES is supplied via the drive line 213, the signal held in the counter circuit 211 is reset.
  • the selection circuit 212 receives a control pulse pSEL from the vertical scanning circuit unit 110 in FIG. 3 via a drive line 214 (not shown in FIG. 3) in FIG. 4, and switches between electrical connection and non-connection between the counter circuit 211 and the signal line 113.
  • the selection circuit 212 includes, for example, a buffer circuit for outputting a signal.
  • a switch such as a transistor may be disposed between the quench element 202 and the APD 201, or between the photoelectric conversion element 102 and the signal processing unit 103, to switch the electrical connection.
  • the supply of the voltage VH or voltage VL supplied to the photoelectric conversion element 102 may be electrically switched using a switch such as a transistor.
  • the photoelectric conversion device 100 may be configured to acquire the pulse detection timing using a time-to-digital converter (TDC) and a memory.
  • TDC time-to-digital converter
  • the generation timing of the pulse signal output from the waveform shaping unit 210 is converted into a digital signal by the TDC.
  • a control pulse pREF reference signal
  • the TDC acquires, as a digital signal, a signal when the input timing of the signal output from each pixel via the waveform shaping unit 210 is converted into a relative time based on the control pulse pREF.
  • Figure 5 is a diagram showing the relationship between the operation of the APD and the output signal.
  • FIG. 5(a) is a diagram of the APD 201, quench element 202, and waveform shaping unit 210 of FIG. 4.
  • the input side of the waveform shaping unit 210 is called nodeA
  • the output side is called nodeB.
  • FIG. 5(b) shows the waveform change of nodeA in FIG. 5(a)
  • FIG. 5(c) shows the waveform change of nodeB in FIG. 5(a).
  • a potential difference of VH-VL is applied to the APD201 in FIG. 5(a).
  • a photon is incident on the APD201 at time t1
  • avalanche multiplication occurs in the APD201
  • an avalanche multiplication current flows through the quench element 202, and the voltage of nodeA drops.
  • the amount of voltage drop becomes larger and the potential difference applied to the APD201 becomes smaller
  • the avalanche multiplication of the APD201 stops as shown at time t2, and the voltage level of nodeA does not drop below a certain value.
  • the arrangement of the signal lines 113, the column circuits 112, and the output circuits 114 is not limited to that shown in FIG. 3.
  • the signal lines 113 may be arranged to extend in the row direction, and the column circuits 112 may be arranged at the ends of the signal lines 113.
  • FIG. 6 is a cross-sectional view showing the structure of the APD of this embodiment.
  • This cross-sectional view shows the APD 201 for two pixels.
  • the two APDs 201 have the same structure. For convenience of illustration, each part of the configuration of the two APDs 201 is given a reference number, but the configuration is provided in both APDs 201.
  • the semiconductor substrate 301 has a first surface F1, which is the surface on which light is incident, and a second surface F2 corresponding to the first surface F1.
  • the upper side of the second surface F2 (the opposite side to the surface on which light is incident) has a wiring layer 303.
  • the sensor substrate 11 shown in FIG. 1 is configured as the semiconductor substrate 301, including the semiconductor layer 302 and the wiring layer 303.
  • the semiconductor substrate 301 is an N-type semiconductor layer that contains donors overall.
  • the APD 201 has an N-type semiconductor region 311, a P-type semiconductor region 312, a P-type semiconductor region 313, an N-type semiconductor region 314, an N-type semiconductor region 316, and an N-type semiconductor region 317.
  • the semiconductor region 316 may have the donor concentration that the semiconductor layer 302 originally has, or the donor impurity concentration may be increased by further ion implantation.
  • the impurity concentrations of the semiconductor regions 311, 314, 316, and 317, which are N-type semiconductor regions, have the following relationship: 311>317>314>316.
  • the semiconductor region 311 has a cathode contact 333.
  • a first voltage (positive voltage) is supplied to the cathode contact 333 from the wiring 333 via a contact plug.
  • the first voltage is about 3V.
  • the APD 201 has a region that functions as inter-pixel isolation and as a region for applying a second voltage.
  • this region is a P-type semiconductor region.
  • This region can also be called an isolation region in that it functions as inter-pixel isolation.
  • the semiconductor region 315 and the semiconductor region 319, which are provided at multiple depths, are all P-type semiconductor regions.
  • the semiconductor region 319 has an anode contact 334.
  • a second voltage (negative voltage) is supplied to the anode contact 334 from the wiring 332 via a contact plug.
  • the second voltage is a voltage of about -30V.
  • the multiple-stage P-type semiconductor region 315 is provided at each of four depth stages, but is not limited to this example.
  • a second voltage is supplied to semiconductor region 312 from semiconductor region 315.
  • a voltage exceeding the avalanche breakdown voltage is applied to the PN junction formed between semiconductor region 317 and semiconductor region 312. This realizes avalanche multiplication.
  • This PN junction becomes the avalanche multiplication region APDR.
  • This avalanche multiplication occurs when electrons (seed electrons) generated in semiconductor region 316 or semiconductor region 314 pass through the avalanche multiplication region APDR.
  • far more electrons than the seed electrons generated in semiconductor region 316 or semiconductor region 314 are transported to semiconductor region 311.
  • APD201 further has a P-type semiconductor region 313.
  • This semiconductor region 313 serves to reduce the dark current components that are mainly caused by defects on the surface of the semiconductor layer F1 from entering the semiconductor region 316.
  • the first face F1 has a pinning film (fixed charge film) 321 on the incident surface side.
  • the pinning film 321 is a film having a negative fixed charge. This pinning film 321 generates a positive charge in the region inside the semiconductor layer 302 near the first face F1. As a result, together with the P-type semiconductor region 313, it plays a role in reducing the entry of dark current components caused mainly by defects on the surface of the semiconductor layer F1 into the semiconductor region 316.
  • the pinning film is typically an aluminum oxide film, but can be a film containing at least one of aluminum oxide and tantalum oxide. When a laminated film of an aluminum oxide film and a tantalum oxide film is used, it is preferable to laminate the aluminum oxide film and the tantalum oxide film in this order from the side closer to the first face F1.
  • a planarization film 322 is formed on the upper part of the pinning film 321.
  • the planarization film 322 can be a film including at least one of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film, and may be configured as a laminated film of multiple films.
  • a microlens 323 is provided on the upper part of the planarization film 322. The microlens 323 directs light to enter the APD 201.
  • the optical layer 380 includes the pinning film 321, the planarization layer 322, and the microlens 323.
  • a color filter may be further provided between the microlens 323 and the planarization layer 322. It is also possible to obtain color information by providing color filters of different colors for multiple pixels.
  • a film having a different function may be provided between the pinning film 321 and the planarization film 322, and the sensitivity of the APD 201 may be further increased by providing, for example, an anti-reflection film.
  • the semiconductor layer 302 has a dielectric 344.
  • This dielectric 344 can be formed by a LOCOS (short for Local Oxidation of Silicon) process, an STI (short for Shallow Trench Isolation) process, or the like.
  • a structure formed by the STI process is shown.
  • the dielectric 344 typically mainly contains silicon oxide. Whether formed by the LOCOS process or the STI process, the dielectric 344 has a portion that extends into the semiconductor layer 302.
  • FIG. 7 shows a case where a conductive couple 344 is formed by the LOCOS process.
  • the dielectric 344 in FIG. 7 also has a portion that extends into the semiconductor layer 302.
  • the dielectric 344 in FIG. 6 extends to a position deeper than the semiconductor region 311 from the second face F2.
  • the dielectric 344 in FIG. 7 extends from the second face F2 to a position shallower than the semiconductor region 311.
  • the dielectric 344 in each of FIG. 6 and FIG. 7 has in common that it extends from the second face F2 to a position shallower than the semiconductor region 312.
  • the N type is the first conductivity type
  • the P type is the second conductivity type.
  • the first semiconductor region of the first conductivity type provided at the first depth from the first face F1 is the semiconductor region 314.
  • the second semiconductor region of the second conductivity type located closer to the second face than the first semiconductor region is the semiconductor region 312.
  • the third semiconductor region of the first conductivity type located closer to the second face than the second semiconductor region and to which the first voltage is applied is the semiconductor region 311.
  • the region to which a second voltage different from the first voltage is applied is the semiconductor region 319.
  • the fourth semiconductor region of the first conductivity type provided between this region and the third semiconductor region is at least one of the semiconductor region 317 and the portion of the semiconductor region 316 at the depth where the semiconductor region 319 is provided.
  • the dielectric that is located at least in the portion overlapping with the fourth semiconductor region in a plan view of the second face F2 and has at least a portion extending from the second face into the semiconductor layer is the dielectric 344.
  • FIG. 6 illustrates a part of the path of the incident light.
  • the electrons generated in the path of the incident light shown in FIG. 6 do not pass through the avalanche multiplication region APDR and therefore do not contribute to the sensitivity of the APD 201.
  • the dielectric 344 is not provided, the incident light through this path does not contribute to the sensitivity of the APD 201, and the sensitivity is reduced.
  • the incident light that is incident on this path can be reflected to the semiconductor region 314. This allows the reflected incident light to generate a signal charge (electrons) in the semiconductor region 314.
  • the electrons generated in this semiconductor region 314 can pass through the avalanche multiplication region APDR. Therefore, by providing the dielectric 344, the sensitivity of the APD 201 can be improved. Also, if the dielectric 344 is not provided, a semiconductor region will be located in this portion. In this semiconductor region, even if a seed charge is generated, this seed charge is unlikely to be incident on the avalanche multiplication region APDR. In other words, this semiconductor region becomes an insensitive region that does not contribute to avalanche multiplication even if light is incident on it. Furthermore, the seed charge generated in the semiconductor region 311 and the semiconductor region 312 may be incident on the semiconductor region that exists instead when the dielectric 344 is not provided.
  • the incident seed charge does not contribute to avalanche multiplication.
  • Providing the dielectric 344 instead of the semiconductor region that is an insensitive region is less likely to cause a decrease in sensitivity.
  • FIG. 8 is a plan view of the structure shown in FIG. 6 from the second surface F2.
  • the same components as those shown in FIG. 6 are given the same reference numerals as those in FIG. 6.
  • FIG. 8 also shows APD201 for four pixels in two rows and two columns.
  • FIG. 6 is also a cross-sectional view taken along the line A1-A2 shown in FIG. 8.
  • the dielectric 344 is arranged in a ring shape to surround the semiconductor region 311. This shape allows light incident on the microlens 323 at various angles to be appropriately reflected to the semiconductor region 314.
  • FIG. 9 omits the reference numerals of some of the components in FIG. 8 and instead shows an opening 332B which is an opening of the wiring 332.
  • the end of the opening 332B is located at the same position as the end of the center of the dielectric 344 in a plan view from the second face F2.
  • the area other than the opening 332B is the area in which the wiring 332 is located. That is, in a plan view from the second face F2, the wiring 332 and the dielectric 344 have overlapping portions.
  • the wiring 332 can reflect light that has passed through the dielectric 344 and cause it to enter the semiconductor region 314. This can further improve the sensitivity of the APD 201.
  • the entire area of the dielectric 344 is arranged to overlap the wiring 332 in a planar view.
  • FIGS. 10A to 10C show some steps in the manufacturing method for the photoelectric conversion device of this embodiment.
  • a silicon wafer is prepared having an N-type semiconductor layer 302 with donors introduced throughout.
  • a mask pattern MP1 is formed by photolithography, and then trench portion 344T is formed by reactive ion etching such as dry etching. Trench portion 344T is formed in the location where dielectric 344 is to be provided.
  • silicon oxide is deposited in the trench portion 344T in FIG. 10C by CVD (short for Chemical Vapor Deposition). Then, excess silicon oxide is removed by CMP (short for Chemical Mechanical Polishing) to form the dielectric 344.
  • the dielectric 344 is formed before the other semiconductor regions 311-315, 319 are formed. Therefore, the annealing process can be performed sufficiently after the dielectric 344 is formed. If the dielectric 344 is formed after the semiconductor regions 311-315, 319 are formed, the impurities in each semiconductor region will diffuse when the annealing process is performed, making it difficult to fabricate a device with an appropriate concentration distribution, and therefore it is difficult to perform a sufficient annealing process.
  • the dielectric 344 is formed prior to the formation of each semiconductor region, so that a sufficient annealing process can be performed. This reduces the dark current caused by defects in the semiconductor layer 302 that are likely to occur due to the formation of the dielectric 344.
  • each of the semiconductor regions 311-315, 319 is formed by ion implantation.
  • damage to the semiconductor layer 302 caused by ion implantation can be reduced.
  • a wiring layer 303 is formed, which includes a cathode contact 333, an anode contact 334, wiring 333, wiring 332, and a planarization layer 322. This process forms a semiconductor substrate 301A before it is made into a stacked sensor (structure).
  • the semiconductor substrate 301A (one substrate) is bonded to the circuit substrate 21 (the other substrate) in FIG. 1 to form a stacked sensor.
  • This bonding can be performed in various bonding forms.
  • a silicon oxide film is formed on the bonding surfaces of the semiconductor substrate 301A and the circuit substrate 21.
  • a recess is formed in a part of the silicon oxide film of each of the semiconductor substrate 301A and the circuit substrate 21, and a conductive member is embedded in the recess.
  • This conductive member is electrically connected to the wiring layer located below it through a via plug. Metal materials such as copper, aluminum, and tungsten are used for this conductive member.
  • the conductive members of the semiconductor substrate 301A and the circuit substrate 12 are bonded to each other.
  • the silicon oxide films of the bonding surfaces of the semiconductor substrate 301A and the circuit substrate 21 are bonded to each other.
  • the bonding surfaces are bonded to the silicon oxide films and to the conductive members. This is also called a hybrid bond. This bonding allows the semiconductor substrate 301A to be bonded and electrically connected to the circuit substrate 21.
  • FIG. 11C shows the process for semiconductor substrate 301A after bonding. Unlike FIG. 11B, FIG. 11C shows first surface F1 on the upper side and second surface F2 on the lower side. As shown in FIG. 11C, pinning film 321 is formed by ALD (short for Atomic Layer Deposition) on first surface F1, which is the incident surface side of semiconductor substrate 301A after bonding. Thereafter, planarization layer 322 and microlens 323 are formed, thereby manufacturing a photoelectric conversion device having the structure shown in FIG. 6.
  • ALD short for Atomic Layer Deposition
  • Second Embodiment The present embodiment will be described focusing on the differences from the first embodiment.
  • the structure of the dielectric 344 is different.
  • FIG. 12 A cross-sectional view of the photoelectric conversion device of this embodiment is shown in FIG. 12. Not limited to this embodiment, in FIG. 12 and subsequent figures, members having the same functions as the members described in the first embodiment are illustrated using the same reference numerals as the reference numerals of the members used in the first embodiment.
  • the dielectric 344C of this embodiment includes a first portion 344A and a second portion 344B.
  • the second portion 344B is provided inside the first portion 344A.
  • Each of the first portion 344A and the second portion 344B is made of a dielectric material.
  • the first portion 344A is a silicon nitride film or a silicon oxynitride film
  • the second portion 344B is a silicon oxide film or a silicon oxynitride film.
  • the nitrogen element content may be made different between the first portion 344A and the second portion 344B.
  • the first portion 344A may be greater than the second portion 344B. This configuration makes it easier for incident light to be reflected at the interface between the first member 344A and the second member 344B. This allows more light to be guided to the semiconductor region 314, improving the sensitivity of the APD 201.
  • the refractive index of the film increases. The difference in refractive index caused by this difference in nitrogen element content makes it possible to favorably reflect incident light.
  • FIG. 13 is a plan view of this embodiment as viewed from the second surface F2.
  • the cross-sectional view of FIG. 12 is a cross-sectional view of line A1-A2 shown in FIG. 13.
  • Both the first member 344A and the second member 344B are formed in a ring shape.
  • the first member 344A is disposed on the outermost periphery of the dielectric 344C.
  • the second member 344B is disposed on its inner periphery.
  • the first member 344A is disposed on the innermost periphery.
  • FIG. 14 is a cross-sectional view of the photoelectric conversion device of this embodiment.
  • the dielectric 344G has a third member 344E and a fourth member 344F formed inside the third member 344E.
  • the third member 344E is an insulating film, such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film.
  • the fourth member 344F is a metal member, and can be made of a metal material such as tungsten, cobalt, or ruthenium. Any metal material that reflects light can be suitably used for the fourth member 344F. This allows the fourth member 344, which is a metal member, to suitably reflect the incident light to the semiconductor region 314.
  • FIG. 15 is a plan view of this embodiment as viewed from the second surface F2.
  • the cross-sectional view of FIG. 14 is a cross-sectional view of line A1-A2 shown in FIG. 15.
  • the third member 344E and the fourth member 344F are both formed in a ring shape. When viewed from the cathode contact 333, the third member 344E is disposed on the outermost periphery of the dielectric 344G. The fourth member 344F is disposed on its inner periphery. The third member 344E is disposed on the innermost periphery.
  • FIG. 16 is a cross-sectional view of the photoelectric conversion device of this embodiment. This cross-sectional view is taken along line A3-A4 in the plan view of FIG. 17.
  • the dielectric 344J is formed across multiple APDs 201. With this configuration, the area that reflects incident light can be provided over a wider area than in the first embodiment, further improving the sensitivity of the APDs 201.
  • FIG. 17 is a plan view of this embodiment as viewed from the second surface F2.
  • the cross-sectional view of FIG. 16 is a cross-sectional view of line A3-A4 shown in FIG. 17.
  • the diagram shows that the dielectric 344 is formed across two rows and two columns of APDs 201. In reality, it may be formed across all APDs 201 that function as effective pixels and are provided in the semiconductor layer 302. With this structure, as described above, incident light can be favorably reflected to the semiconductor region 314.
  • FIG. 18 is a plan view seen from the second surface F2, showing the arrangement of the dielectric 344K, which is one of the modified examples.
  • the dielectric 344K is arranged in a lattice shape. Note that in this figure, the lattice-shaped dielectric 344K is arranged inside one APD 201. As an alternative embodiment, the lattice-shaped dielectric 344K may be formed continuously across multiple APDs 201, without being separated between them.
  • FIG. 19 is a plan view from the second face F2 showing the arrangement of the dielectric 344L, which is another modified example.
  • the circular dielectric 344L is arranged on a circumference centered on the cathode contact 334.
  • the incident light can be reflected and appropriately guided to the semiconductor region 314, improving the sensitivity of the APD 201.
  • FIG. 20 is a cross-sectional view of the photoelectric conversion device of this embodiment.
  • the cross-sectional position is the same as the line A1-A2 shown in the first embodiment.
  • An N-type semiconductor region 1814 is provided inside a P-type semiconductor region 1816. Photoelectric conversion is performed centered around the region of the N-type semiconductor region 1814.
  • the N-type semiconductor region 1820 has a higher impurity concentration (donor concentration) than the semiconductor region 1814.
  • the APD 201 has a P-type semiconductor region 1812 and an N-type semiconductor region 1811.
  • a cathode contact 333 is connected to the N-type semiconductor region 1811.
  • an anode electrode 1819 is embedded in a groove provided inside the semiconductor layer 302.
  • a silicon oxide film 1841 is formed so as to surround the outer periphery of this anode electrode 1819.
  • the anode electrode 1819 is in contact with an anode contact 1825.
  • a light shielding portion 1850 is provided from the first surface F1 side to shield light between the multiple APDs 201.
  • An insulating film 1815 is provided so as to surround this light shielding portion 1850.
  • This insulating film 1815 may include a pinning film 321.
  • the charge generated by photoelectric conversion moves from semiconductor region 1814 to semiconductor region 1820 and reaches semiconductor region 1812.
  • a voltage applied to anode contact 1825 is supplied to semiconductor region 1812 via P-type semiconductor region 1816. Therefore, avalanche multiplication occurs at the PN junction between semiconductor region 1812 and semiconductor region 1811.
  • the anode electrode 1819 corresponds to the region to which a second voltage different from the first voltage applied to the semiconductor region 1811 is applied.
  • a dielectric 344 is formed. This dielectric 344 is provided between the anode electrode 1819 and the semiconductor region 1811. In this configuration as well, the dielectric 344 can reflect the incident light and guide it to the semiconductor region 1814. This can improve the sensitivity of the APD 201.
  • the light shielding portion 1850 and the anode contact 1825 are not connected, but they may be connected.
  • the second voltage is also supplied to the light shielding portion 1850, making it easier to supply a voltage corresponding to the second voltage to the semiconductor region 1816.
  • FIG. 21 is a cross-sectional view showing the structure of the APD of this embodiment.
  • This cross-sectional view shows APD201 for two pixels.
  • the two APD201 have the same structure.
  • the same reference numerals are given to each part of the configuration of the two APD201, but the configuration is provided in both APD201.
  • the same reference numerals used in FIG. 6 are given to each component in FIG. 21.
  • the APD of this embodiment has a trench portion 822.
  • the trench portion 822 has a shallow trench isolation (STI) structure.
  • the trench portion 822 contains a silicon compound. Typically, it contains a silicon oxide film.
  • the trench portion 822 extends from the second face F2 toward the first face F1.
  • the end of the trench portion 822 closest to the first face F1 is located closer to the second face F2 than the semiconductor region 312. In other words, the end of the trench portion 822 closest to the first face F1 is located at a depth between the semiconductor region 312 and the second face F2.
  • the trench portion 822 may extend from the second face F2 to a depth position inside the semiconductor region 312.
  • the APD 201 may also be configured without the semiconductor region 312. By providing this trench portion 822, the incident light can be reflected and guided back to the semiconductor layer 302 by reflection from the wiring 332. This improves the sensitivity of the APD.
  • FIG. 22 is a plan view showing the structure of an APD.
  • the cross-sectional view in FIG. 21 is a cross-sectional view taken along the line A1-A2 shown in FIG. 22.
  • the trench portion 822 is provided at a position between the semiconductor region 317 and the semiconductor region 319.
  • the trench portion 822 is provided in a rectangular shape so as to surround the circular semiconductor region 317.
  • the trench portion 822 is provided between the respective semiconductor regions 317 of two APDs 201 adjacent to each other in the row direction.
  • the trench portion 822 is also provided between the respective semiconductor regions 317 of two APDs 201 adjacent to each other in the column direction. This allows the trench portion 822 to appropriately reflect incident light to the wiring layer 332.
  • the wiring 332 is arranged so as to overlap the trench portion 822 in a planar view (planar view seen from the second face F2).
  • the wiring 333 may be arranged so as to overlap the trench portion 822 in a planar view. In this case, the light reflected by the trench portion 822 enters the semiconductor layer 302 via the wiring 333.
  • the trench portion 822 is arranged in a rectangular shape so as to surround the semiconductor region 317.
  • a trench portion 822 is provided between the semiconductor regions 317 of two APDs 201 adjacent to each other in the row direction.
  • a trench portion 822 is also provided between the semiconductor regions 317 of two APDs 201 adjacent to each other in the column direction.
  • no trench portion 822 is provided at the position where the diagonal of the APD 201 passes, and a semiconductor region 316 is provided at that depth. Even with this configuration, it is possible to obtain the effect of improving the sensitivity of the APD.
  • another trench portion 824 may be provided so as to further surround the rectangular trench portion 822. Also, as shown in FIG. 24, the trench portions 822, 824 may not be provided at the position of the line passing through the diagonal of the APD 201, and a semiconductor region 316 may be provided at that depth position.
  • the APD of this embodiment has a trench portion 880 extending from the first face F1 toward the second face F2.
  • This trench portion 880 has a deep trench isolation (DTI) structure.
  • the inside of this trench portion 880 may be filled with a silicon compound or may contain air.
  • a metal may be embedded inside the trench portion 880. When a metal is embedded, the light blocking performance of the trench portion 880 can be improved, and crosstalk from one APD to the other APD can be reduced. This crosstalk occurs when avalanche light generated in one APD enters the other APD.
  • the trench portion 880 can suppress the entry of this avalanche light into the other APD.
  • the trench portion 880 is provided inside the semiconductor region 315, which is a sixth semiconductor region.
  • the semiconductor region 315 is a semiconductor region provided between a plurality of APDs.
  • the trench portion 828 (dielectric) is provided inside the semiconductor region 319.
  • the trench portion 939 further has a portion that is disposed inside the semiconductor region 315.
  • FIG. 27 is a plan view of the APD shown in FIG. 26, as viewed from the second surface F2.
  • FIG. 26 is a cross-sectional view taken along the line A1-A2 in FIG. 27.
  • Trench portion 828 is disposed so as to surround semiconductor region 316 in plan view.
  • Trench portion 880 is also provided so as to surround trench portion 828.
  • the trench portion 880 penetrates the semiconductor layer 302, but as shown in FIG. 28, the trench portion 880 may extend from the first surface F1 to a depth partway through the semiconductor layer 302. In this configuration, the end of the trench portion 880 on the second surface F2 side contacts the semiconductor region inside the semiconductor layer 302. With this configuration, the distance between two adjacent trench portions 828 can be narrowed more than in the configuration shown in FIG. 26, making it easier to miniaturize pixels.
  • a trench portion 830 extending from the second surface F2 and a trench portion 880 may be connected inside the semiconductor layer 302.
  • the width of the trench portion 830 can be made wider than the width of the trench portion 880. This makes it easier for the trench portion 830 to reflect incident light.
  • a metal may be embedded inside the trench portion 830. In this case, the reflection of incident light can be further strengthened compared to when the inside of the trench portion 830 is filled with at least one of a silicon compound and air. Also, by making the trench portion 830 into a tapered shape, the reflection of incident light can be further strengthened.
  • the trench portion 882 extending from the first face F1 may have a portion with a tapered shape.
  • the tapered portion of the trench portion 882 is first formed as an STI structure.
  • a DTI structure is formed from the bottom surface of the STI structure toward the inside of the semiconductor layer 302. This allows the trench portion 882 and the trench portion 830 to provide an STI structure on each of the first face F1 and the second face F2.
  • the inside of each STI structure may be filled with at least one of a silicon compound and air, or may be filled with a metal. This structure makes it easier to guide incident light into the inside of the APD more suitably, improving sensitivity.
  • FIG. 31 is a cross-sectional view of the APD of this embodiment.
  • the first face F1 which is the incident face of the APD, is provided with a diffractive structure 850 (formed from a dielectric material).
  • This diffractive structure 850 can be formed as an STI structure or a DTI structure.
  • This diffractive structure 850 can lengthen the optical path length from when the incident light enters the APD until it is photoelectrically converted. This can improve the sensitivity to light in the long wavelength band (especially near infrared light).
  • FIG. 32 is a plan view of the first face F1 of the APD of this embodiment.
  • the diffraction structure 850 is arranged in a lattice pattern on the first face F1. This lattice-like diffraction structure 850 is arranged so as to overlap the semiconductor region 314 in a plan view.
  • the APD of this embodiment has a dielectric on each of the first face F1 and the second face F2. This makes it possible to further improve the sensitivity to near-infrared light.
  • This embodiment can be applied in combination with other embodiments.
  • it may be combined with the structure of the seventh embodiment.
  • it may be combined with the second to sixth embodiments and the eighth embodiment.
  • the distance between the dielectrics on the first surface F1 is narrower than the distance between the dielectrics on the second surface F2. This allows the diffraction structure 850 to diffract the incident light more effectively.
  • FIG. 34A is a schematic diagram for explaining an apparatus 9191 including a semiconductor device 930 of this embodiment.
  • the photoelectric conversion device (imaging device) of each of the above-mentioned embodiments can be used for the semiconductor device 930.
  • the apparatus 9191 including the semiconductor device 930 will be explained in detail.
  • the semiconductor device 930 can include a package 920 that houses the semiconductor device 910 in addition to the semiconductor device 910 having the semiconductor layer 10.
  • the package 920 can include a base to which the semiconductor device 910 is fixed and a cover such as glass that faces the semiconductor device 910.
  • the package 920 can further include a bonding member such as a bonding wire or a bump that connects a terminal provided on the base and a terminal provided on the semiconductor device 910.
  • the device 9191 can include at least one of an optical device 940, a control device 950, a processing device 960, a display device 970, a storage device 980, and a mechanical device 990.
  • the optical device 940 corresponds to the semiconductor device 930.
  • the optical device 940 is, for example, a lens, a shutter, or a mirror.
  • the control device 950 controls the semiconductor device 930.
  • the control device 950 is, for example, a semiconductor device such as an ASIC.
  • the processing device 960 processes the signal output from the semiconductor device 930.
  • the processing device 960 is a semiconductor device such as a CPU or ASIC for configuring an AFE (analog front end) or a DFE (digital front end).
  • the display device 970 is an EL display device or a liquid crystal display device that displays the information (image) obtained by the semiconductor device 930.
  • the storage device 980 is a magnetic device or a semiconductor device that stores the information (image) obtained by the semiconductor device 930.
  • the storage device 980 is a volatile memory such as an SRAM or a DRAM, or a non-volatile memory such as a flash memory or a hard disk drive.
  • the mechanical device 990 has a moving part or a propulsion part such as a motor or an engine.
  • the signal output from the semiconductor device 930 is displayed on the display device 970, or transmitted to the outside by a communication device (not shown) provided in the device 9191.
  • the device 9191 further includes a memory device 980 and a processing device 960 in addition to the memory circuit and arithmetic circuit provided in the semiconductor device 930.
  • the mechanical device 990 may be controlled based on the signal output from the semiconductor device 930.
  • the device 9191 is also suitable for electronic devices such as information terminals with a photographing function (e.g., smartphones and wearable devices) and cameras (e.g., interchangeable lens cameras, compact cameras, video cameras, and surveillance cameras).
  • the mechanical device 990 in the camera can drive components of the optical device 940 for zooming, focusing, and shutter operation.
  • the mechanical device 990 in the camera can move the semiconductor device 930 for vibration isolation operations.
  • the device 9191 may also be transportation equipment such as a vehicle, ship, or aircraft.
  • the mechanical device 990 in the transportation equipment may be used as a moving device.
  • the device 9191 as transportation equipment is suitable for transporting the semiconductor device 930, or for assisting and/or automating driving (piloting) using a photographing function.
  • the processing device 960 for assisting and/or automating driving (piloting) can perform processing for operating the mechanical device 990 as a moving device based on information obtained by the semiconductor device 930.
  • the device 9191 may be a medical device such as an endoscope, a measuring device such as a distance sensor, an analytical device such as an electron microscope, office equipment such as a copier, or industrial equipment such as a robot.
  • the value of the semiconductor device can be increased.
  • Increasing value here refers to at least one of the following: adding functions, improving performance, improving characteristics, improving reliability, improving manufacturing yield, reducing environmental impact, reducing costs, making the device smaller, and reducing weight.
  • the semiconductor device 930 according to this embodiment is used in the equipment 9191, the value of the equipment can also be improved. For example, by mounting the semiconductor device 930 on a transport equipment, excellent performance can be obtained when photographing the outside of the transport equipment and measuring the external environment. Therefore, when manufacturing and selling transport equipment, deciding to mount the semiconductor device according to this embodiment on the transport equipment is advantageous in terms of improving the performance of the transport equipment itself.
  • the semiconductor device 930 is suitable for transport equipment that uses information obtained by the semiconductor device to assist in and/or automatically drive the transport equipment.
  • FIG. 34A shows an example of a photoelectric conversion system related to an in-vehicle camera.
  • the photoelectric conversion system 8 has a photoelectric conversion device 80.
  • the photoelectric conversion device 80 is a photoelectric conversion device (imaging device) described in any of the above embodiments.
  • the photoelectric conversion system 8 has an image processing unit 801 that performs image processing on multiple image data acquired by the photoelectric conversion device 80, and a parallax acquisition unit 802 that calculates parallax (phase difference of parallax images) from the multiple image data acquired by the photoelectric conversion system 8.
  • the photoelectric conversion system 8 also has a distance acquisition unit 803 that calculates the distance to an object based on the calculated parallax, and a collision determination unit 804 that determines whether or not there is a possibility of a collision based on the calculated distance.
  • the parallax acquisition unit 802 and the distance acquisition unit 803 are examples of distance information acquisition means that acquire distance information to the object.
  • the distance information is information related to the parallax, the defocus amount, the distance to the object, etc.
  • the collision determination unit 804 may determine the possibility of a collision using any of these distance information.
  • the distance information acquisition means may be realized by dedicated hardware or a software module. It may also be realized by a field programmable gate array (FPGA) or an application specific integrated circuit (ASIC), or a combination of these.
  • FPGA field programmable gate array
  • ASIC application specific integrated circuit
  • the photoelectric conversion system 8 is connected to a vehicle information acquisition device 810, and can acquire vehicle information such as vehicle speed, yaw rate, and steering angle.
  • the photoelectric conversion system 8 is also connected to a control ECU 820 (control unit), which is a control device that outputs a control signal to generate a braking force for the vehicle based on the judgment result of the collision judgment unit 804.
  • the photoelectric conversion system 8 is also connected to an alarm device 830 that issues an alarm to the driver based on the judgment result of the collision judgment unit 804.
  • the control ECU 820 applies the brakes, releases the accelerator, suppresses engine output, and performs other vehicle control to avoid a collision and reduce damage.
  • the alarm device 830 warns the user by sounding an alarm, displaying alarm information on the screen of a car navigation system, etc., or vibrating the seat belt or steering wheel.
  • Figure 34C shows a photoelectric conversion system for imaging the area in front of the vehicle (imaging range 850).
  • the vehicle information acquisition device 810 sends instructions to the photoelectric conversion system 8 or the photoelectric conversion device 80. This configuration can further improve the accuracy of distance measurement.
  • the photoelectric conversion system is not limited to vehicles such as the vehicle itself, but can be applied to moving bodies (moving devices) such as ships, aircraft, and industrial robots.
  • the system can be applied not only to moving bodies, but also to a wide range of equipment that uses object recognition, such as intelligent transport systems (ITS).
  • ITS intelligent transport systems
  • Fig. 35 is a block diagram showing an example of the configuration of a range image sensor, which is the photoelectric conversion system of this embodiment.
  • the distance image sensor 401 is configured to include an optical system 407, a photoelectric conversion device 408, an image processing circuit 404, a monitor 405, and a memory 406.
  • the photoelectric conversion device of each of the above-mentioned embodiments can be applied to the photoelectric conversion device 408.
  • the distance image sensor 401 can obtain a distance image according to the distance to the subject by receiving light (modulated light or pulsed light) that is projected from a light source device 409 toward the subject and reflected from the surface of the subject.
  • the optical system 407 is composed of one or more lenses, and guides image light (incident light) from the subject to the photoelectric conversion device 408, forming an image on the light receiving surface (sensor section) of the photoelectric conversion device 408.
  • the photoelectric conversion device 408 is one of the photoelectric conversion devices according to the above-mentioned embodiments, and a distance signal indicating the distance determined from the light receiving signal output from the photoelectric conversion device 408 is supplied to the image processing circuit 404.
  • the image processing circuit 404 performs image processing to construct a distance image based on the distance signal supplied from the photoelectric conversion device 408.
  • the distance image (image data) obtained by this image processing is then supplied to the monitor 405 for display, or supplied to the memory 406 for storage (recording).
  • the distance image sensor 401 configured in this way, by applying the photoelectric conversion device described above, it is possible to obtain, for example, a more accurate distance image as the pixel characteristics improve.
  • the embodiments of the present disclosure also include examples in which some configuration of one embodiment is added to another embodiment, or examples in which some configuration of another embodiment is replaced with another embodiment.
  • the devices shown in the seventh and eighth embodiments above are examples of photoelectric conversion systems to which the photoelectric conversion device can be applied, and the devices and photoelectric conversion systems to which the photoelectric conversion device of the present invention can be applied are not limited to the configurations shown in Figures 34A to 34C and 35.
  • This disclosure has the following configuration:
  • the semiconductor layer includes an avalanche photodiode that performs an avalanche multiplication operation by applying a first voltage and a second voltage, and has a first surface on which light is incident and a second surface opposite to the first surface,
  • the avalanche photodiode is a first semiconductor region of a first conductivity type provided in the semiconductor layer at a first depth from the first surface; a second semiconductor region of a second conductivity type located closer to the second surface than the first semiconductor region; a third semiconductor region of the first conductivity type located closer to the second surface than the second semiconductor region, to which the first voltage is applied, and provided at a predetermined depth in the semiconductor layer; a region to which the second voltage is applied; a fourth semiconductor region of the first conductivity type provided between the region and the third semiconductor region, a dielectric body that is located at least in a portion overlapping with the fourth semiconductor region in a plan view with respect to the second surface and has at least a portion extending from the second surface into the semiconductor layer;
  • (Configuration 2) a fifth semiconductor region of the first conductivity type between the third semiconductor region and the fourth semiconductor region;
  • (Configuration 7) The photoelectric conversion device according to any one of configurations 1 to 6, wherein a contact plug is connected to the third semiconductor region, and the first voltage is applied from the contact plug.
  • a semiconductor layer having a first surface on which light is incident and a second surface opposed to the first surface, the semiconductor layer including a plurality of avalanche photodiodes each performing an avalanche multiplication operation in response to a first voltage and a second voltage applied thereto;
  • Each of the plurality of avalanche photodiodes includes: a first semiconductor region of a first conductivity type provided in the semiconductor layer at a first depth from the first surface; a second semiconductor region of a second conductivity type located closer to the second surface than the first semiconductor region; a third semiconductor region of the first conductivity type located closer to the second surface than the second semiconductor region, to which the first voltage is applied, and provided at a predetermined depth in the semiconductor layer; a region to which the second voltage is applied; a dielectric; an isolation region is provided to isolate the plurality of avalanche diodes;
  • a photoelectric conversion device characterized in that the dielectric is located between the isolation region and the third semiconductor region in a planar view with respect to the second
  • (Configuration 16) a plurality of the dielectric bodies each having the portion;
  • the diffractive structure includes a plurality of dielectric materials.
  • (Configuration 17) a trench portion extending from the first surface to the second surface;
  • (Configuration 20) a plurality of avalanche photodiodes, each of which is the avalanche photodiode; a sixth semiconductor region of the second conductivity type is disposed between the first and second avalanche photodiodes; 20.
  • the photoelectric conversion device according to any one of configurations 1 to 19, wherein the dielectric is provided inside the sixth semiconductor region.
  • (Configuration 21) a trench portion extending from the first surface to the second surface; the trench portion is disposed so as to surround the dielectric in a plan view with respect to the second surface, 21.
  • (Configuration 23) A structure in which a plurality of substrates are stacked, one of the substrates includes a wiring layer and the semiconductor layer, and the second surface is located between the first surface and the wiring layer, 23.
  • the photoelectric conversion device according to any one of structures 1 to 22, wherein the other substrate of the plurality of substrates and the one substrate are stacked.
  • (Configuration 24) A photoelectric conversion device according to any one of configurations 1 to 23, and a signal processing unit that generates an image using a signal output from the photoelectric conversion device.
  • a moving object including the photoelectric conversion device according to any one of configurations 1 to 23,
  • a moving body comprising: a control unit that controls the movement of the moving body using a signal output from the photoelectric conversion device.
  • An apparatus including the photoelectric conversion device according to any one of configurations 1 to 23, an optical device corresponding to the photoelectric conversion device; A control device for controlling the photoelectric conversion device; a processing device that processes a signal output from the photoelectric conversion device; a display device that displays information obtained by the photoelectric conversion device; a storage device that stores information obtained by the photoelectric conversion device; and and a mechanical device that operates based on information obtained by the photoelectric conversion device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

アバランシェフォトダイオードの特性の向上を実現する。印加される第１電圧および第２電圧によってアバランシェ増倍動作を行うアバランシェフォトダイオードを有するとともに、第１面および第２面を有する半導体層を備え、アバランシェフォトダイオードは、第１導電型の第１半導体領域と、第１半導体領域よりも第２面の側に位置する、第２導電型の第２半導体領域と、半導体層の所定の深さ位置に設けられた第１導電型の第３半導体領域と、前記第２電圧が与えられる領域と、領域と第３半導体領域の間に設けられた、第１導電型の第４半導体領域とを有し、第２面に対する平面視において少なくとも第４半導体領域と重なる部分に位置するとともに、少なくとも第２面から半導体層の内部に延在する部分を有する誘電体を有し、部分は所定の深さ位置に設けられていることを特徴とする光電変換装置。

Description

光電変換装置、機器
　本発明は光電変換装置、機器に関する。
　近年、アバランシェ増倍を伴うアバランシェフォトダイオードを用いた光電変換装置が提案されている。
　特許文献１には、各々がアバランシェフォトダイオードを備える複数の画素を備えた構成が記載されている。この複数の画素のそれぞれの間の領域には、誘電体を含んだ分離領域が形成されている。
特開２０２２－５５２１４号公報
　特許文献１に記載の誘電体を含んだ分離領域は、複数の画素の間で生じるクロストークを低減するものであって、アバランシェフォトダイオードの特性の向上に関する検討が十分ではない。
　本開示に関する技術は、印加される第１電圧および第２電圧によってアバランシェ増倍動作を行うアバランシェフォトダイオードを有するとともに、光が入射する第１面および前記第１面に対向する第２面を有する半導体層を備え、前記アバランシェフォトダイオードは、前記半導体層において前記第１面から第１の深さに設けられた第１導電型の第１半導体領域と、前記第１半導体領域よりも前記第２面の側に位置する、第２導電型の第２半導体領域と、前記第２半導体領域よりも前記第２面の側に位置し、前記第１電圧が印加され、前記半導体層の所定の深さ位置に設けられた前記第１導電型の第３半導体領域と、前記第２電圧が与えられる領域と、前記領域と前記第３半導体領域の間に設けられた、前記第１導電型の第４半導体領域とを有し、前記第２面に対する平面視において少なくとも前記第４半導体領域と重なる部分に位置するとともに、少なくとも前記第２面から前記半導体層の内部に延在する部分を有する誘電体を有し、前記部分は前記所定の深さ位置に設けられていることを特徴とする光電変換装置に関する。
　また、別の技術は、印加される第１電圧および第２電圧によってアバランシェ増倍動作を各々が行う複数のアバランシェフォトダイオードを有するとともに、光が入射する第１面および前記第１面に対向する第２面を有する半導体層を備え、前記複数のアバランシェフォトダイオードの各々は、前記半導体層において前記第１面から第１の深さに設けられた第１導電型の第１半導体領域と、前記第１半導体領域よりも前記第２面の側に位置する、第２導電型の第２半導体領域と、前記第２半導体領域よりも前記第２面の側に位置し、前記第１電圧が印加され、前記半導体層の所定の深さ位置に設けられた前記第１導電型の第３半導体領域と、前記第２電圧が与えられる領域と、誘電体とを有し、前記複数のアバランシェダイオードを分離する分離領域が設けられており、前記誘電体は、前記第２面に対する平面視において前記分離領域と前記第３半導体領域との間に位置し、少なくとも前記第２面から前記所定の深さ位置を越えて延在する部分を有することを特徴とする光電変換装置である。
　本開示の技術は、アバランシェフォトダイオードの光電変換効率の向上を実現することができる。
光電変換装置の全体図 センサ基板の全体図 回路基板の全体図 画素回路を示す図 画素回路の駆動を示す図 光電変換装置の断面図（第１実施形態） 光電変換装置の断面図（第１実施形態） 光電変換装置の平面図（第１実施形態） 光電変換装置の平面図（第１実施形態） 光電変換装置の製造工程図（第１実施形態） 光電変換装置の製造工程図（第１実施形態） 光電変換装置の製造工程図（第１実施形態） 光電変換装置の製造工程図（第１実施形態） 光電変換装置の製造工程図（第１実施形態） 光電変換装置の製造工程図（第１実施形態） 光電変換装置の断面図（第２実施形態） 光電変換装置の平面図（第２実施形態） 光電変換装置の断面図（第３実施形態） 光電変換装置の平面図（第３実施形態） 光電変換装置の断面図（第４実施形態） 光電変換装置の平面図（第４実施形態） 光電変換装置の平面図（第５実施形態） 光電変換装置の平面図（第５実施形態） 光電変換装置の断面図（第６実施形態） 光電変換装置の断面図（第７実施形態） 光電変換装置の平面図（第７実施形態） 光電変換装置の断面図（第７実施形態） 光電変換装置の平面図（第７実施形態） 光電変換装置の平面図（第７実施形態） 光電変換装置の断面図（第８実施形態） 光電変換装置の平面図（第８実施形態） 光電変換装置の断面図（第８実施形態） 光電変換装置の断面図（第８実施形態） 光電変換装置の断面図（第８実施形態） 光電変換装置の断面図（第９実施形態） 光電変換装置の平面図（第９実施形態） 光電変換装置の断面図（第９実施形態） 機器の構成を示す図 機器の構成を示す図 機器の構成を示す図 機器の構成を示す図
　以下、図面を参照しながら各実施例を説明する。
　以下に述べる各実施形態では、光電変換装置の一例として、撮像装置を中心に説明する。ただし、各実施形態は、撮像装置に限られるものではなく、光電変換装置の他の例にも適用可能である。例えば、測距装置（焦点検出やＴＯＦ（Ｔｉｍｅ　Ｏｆ　Ｆｌｉｇｈｔ）を用いた距離測定等の装置）、測光装置（入射光量の測定等の装置）などがある。
　また、以下に述べる実施形態中に記載される半導体領域、ウエルの導電型や注入されるドーパントは一例であって、実施形態中に記載された導電型、ドーパントのみに限定されるものでは無い。実施形態中に記載された導電型、ドーパントに対して適宜変更できるし、この変更に伴って、半導体領域、ウエルの電位は適宜変更される。
　なお、以下に述べる実施形態に記載されるトランジスタの導電型は一例のものであって、実施例中に記載された導電型のみに限定されるものでは無い。実施形態中に記載された導電型に対し、導電型は適宜変更できるし、この変更に伴って、トランジスタのゲート、ソース、ドレインの電位は適宜変更される。
　例えば、スイッチとして動作させるトランジスタであれば、ゲートに供給する電位のローレベルとハイレベルとを、導電型の変更に伴って、実施例中の説明に対し逆転させるようにすればよい。また、以下に述べる実施例中に記載される半導体領域の導電型についても一例のものであって、実施例中に記載された導電型のみに限定されるものでは無い。実施例中に記載された導電型に対し、導電型は適宜変更できるし、この変更に伴って、半導体領域の電位は適宜変更される。
　＜第１実施形態＞
　図１は、本発明の実施形態に係る積層型の光電変換装置１００の構成を示す図である。光電変換装置１００は、センサ基板１１（一方の基板）と、回路基板２１（他方の基板）の２つの基板が積層された構造体である。また、センサ基板１１と回路基板２１が電気的に接続されることにより、光電変換装置１００が構成される。センサ基板１１は、後述する光電変換素子１０２を有する第１半導体層と、第１配線構造と、を有する。回路基板２１は、後述する信号処理部１０３等の回路を有する第２半導体層と、第２配線構造と、を有する。光電変換装置１００は、第２半導体層、第２配線構造、第１配線構造、第１半導体層の順に積層して構成される。各実施形態に記載の光電変換装置は、第１面から光が入射し、第２面に回路基板が配される、裏面照射型の光電変換装置である。
　以下では、センサ基板１１と回路基板２１とは、ダイシングされたチップで説明するが、チップに限定されない。例えば、各基板はウエハであってもよい。また、各基板はウエハ状態で積層した後にダイシングされていてもよいし、チップ化した後にチップを積層して接合してもよい。
　センサ基板１１には、画素領域１２が配され、回路基板２１には、画素領域１２で検出された信号を処理する回路領域２２が配される。
　図２は、センサ基板１１の配置例を示す図である。アバランシェフォトダイオード（以下、ＡＰＤ）を含む光電変換素子１０２を有する画素１０１が平面視で二次元アレイ状に配列され、画素領域１２を形成する。
　画素１０１は、典型的には、画像を形成するための画素であるが、ＴＯＦ（Ｔｉｍｅ　ｏｆ　Ｆｌｉｇｈｔ）に用いる場合には、必ずしも画像を形成しなくてもよい。すなわち、画素１０１は、光が到達した時刻と光量を測定するための画素であってもよい。
　図３は、回路基板２１の構成図である。図２の光電変換素子１０２で光電変換された電荷を処理する信号処理部１０３、読み出し回路１１２、制御パルス生成部１１５、水平走査回路部１１１、信号線１１３、垂直走査回路部１１０を有している。
　図２の光電変換素子１０２と、図３の信号処理部１０３は、画素毎に設けられた接続配線を介して電気的に接続される。
　垂直走査回路部１１０は、制御パルス生成部１１５から供給された制御パルスを受け、各画素に制御パルスを供給する。垂直走査回路部１１０にはシフトレジスタやアドレスデコーダといった論理回路が用いられる。
　画素の光電変換素子１０２から出力された信号は、信号処理部１０３で処理される。信号処理部１０３は、カウンタやメモリなどが設けられており、メモリにはデジタル値が保持される。
　水平走査回路部１１１は、デジタル信号が保持された各画素のメモリから信号を読み出すために、各列を順次選択する制御パルスを信号処理部１０３に入力する。
　信号線１１３には、選択されている列について、垂直走査回路部１１０により選択された画素の信号処理部１０３から信号が出力される。
　信号線１１３に出力された信号は、出力回路１１４を介して、光電変換装置１００の外部の記録部または信号処理部に出力する。
　図２において、画素領域における光電変換素子の配列は１次元状に配されていてもよい。また、画素が１つでもあっても本発明の効果を得ることは可能であり、画素が１つの場合も本開示に含まれる。信号処理部の機能は、必ずしも全ての光電変換素子に１つずつ設けられる必要はなく、例えば、複数の光電変換素子によって１つの信号処理部が共有され、順次信号処理が行われてもよい。
　図２および図３に示すように、平面視で画素領域１２に重なる領域に、複数の信号処理部１０３が配される。そして、平面視で、センサ基板１１の端と画素領域１２の端との間に重なるように、垂直走査回路部１１０、水平走査回路部１１１、列回路１１２、出力回路１１４、制御パルス生成部１１５が配される。言い換えると、センサ基板１１は、画素領域１２と画素領域１２の周りに配された非画素領域とを有し、平面視で非画素領域に重なる領域に、垂直走査回路部１１０、水平走査回路部１１１、列回路１１２、出力回路１１４、制御パルス生成部１１５が配される。
　図４は、図２及び図３の等価回路を含むブロック図の一例である。
　図２において、ＡＰＤ２０１を有する光電変換素子１０２は、センサ基板１１に設けられており、その他の部材は、回路基板２１に設けられている。
　ＡＰＤ２０１は、光電変換により入射光に応じた電荷対を生成する。ＡＰＤ２０１のアノードには、電圧ＶＬ（第１電圧）が供給される。また、ＡＰＤ２０１のカソードには、アノードに供給される電圧ＶＬよりも高い電圧ＶＨ（第２電圧）が供給される。アノードとカソードには、ＡＰＤ２０１がアバランシェ増倍動作をするような逆バイアス電圧が供給される。このような電圧を供給した状態とすることで、入射光によって生じた電荷がアバランシェ増倍を起こし、アバランシェ電流が発生する。
　尚、逆バイアスの電圧が供給される場合において、アノードおよびカソードの電位差が降伏電圧より大きいな電位差で動作させるガイガーモードと、アノードおよびカソードの電位差が降伏電圧近傍、もしくはそれ以下の電圧差で動作させるリニアモードがある。
　ガイガーモードで動作させるＡＰＤをＳＰＡＤと呼ぶ。例えば、電圧ＶＬ（第１電圧）は、－３０Ｖ、電圧ＶＨ（第２電圧）は、１Ｖである。ＡＰＤ２０１は、リニアモードで動作させてもよいし、ガイガーモードで動作させてもよい。ＳＰＡＤの場合はリニアモードのＡＰＤに比べて電位差が大きくなり耐圧の効果が顕著となるため、ＳＰＡＤであることが好ましい。
　クエンチ素子２０２は、電圧ＶＨを供給する電源とＡＰＤ２０１に接続される。クエンチ素子２０２は、アバランシェ増倍による信号増倍時に負荷回路（クエンチ回路）として機能し、ＡＰＤ２０１に供給する電圧を抑制して、アバランシェ増倍を抑制する働きを持つ（クエンチ動作）。また、クエンチ素子２０２は、クエンチ動作で電圧降下した分の電流を流すことにより、ＡＰＤ２０１に供給する電圧を電圧ＶＨへと戻す働きを持つ（リチャージ動作）。
　信号処理部１０３は、波形整形部２１０、カウンタ回路２１１、選択回路２１２を有する。本明細書において、信号処理部１０３は、波形整形部２１０、カウンタ回路２１１、選択回路２１２のいずれかを有していればよい。
　波形整形部２１０は、光子検出時に得られるＡＰＤ２０１のカソードの電位変化を整形して、パルス信号を出力する。波形整形部２１０としては、例えば、インバータ回路が用いられる。図４では、波形整形部２１０としてインバータを一つ用いた例を示したが、複数のインバータを直列接続した回路を用いてもよいし、波形整形効果があるその他の回路を用いてもよい。
　カウンタ回路２１１は、波形整形部２１０から出力されたパルス信号をカウントし、カウント値を保持する。また、駆動線２１３を介して制御パルスｐＲＥＳが供給されたとき、カウンタ回路２１１に保持された信号がリセットされる。
　選択回路２１２には、図３の垂直走査回路部１１０から、図４の駆動線２１４（図３では不図示）を介して制御パルスｐＳＥＬが供給され、カウンタ回路２１１と信号線１１３との電気的な接続、非接続を切り替える。選択回路２１２には、例えば、信号を出力するためのバッファ回路などを含む。
　クエンチ素子２０２とＡＰＤ２０１との間や、光電変換素子１０２と信号処理部１０３との間にトランジスタ等のスイッチを配して、電気的な接続を切り替えてもよい。同様に、光電変換素子１０２に供給される電圧ＶＨまたは電圧ＶＬの供給をトランジスタ等のスイッチを用いて電気的に切り替えてもよい。
　本実施形態では、カウンタ回路２１１を用いる構成を示した。しかし、カウンタ回路２１１の代わりに、時間・デジタル変換回路（Ｔｉｍｅ　ｔｏ　Ｄｉｇｉｔａｌ　Ｃｏｎｖｅｒｔｅｒ：以下、ＴＤＣ）、メモリを用いて、パルス検出タイミングを取得する光電変換装置１００としてもよい。このとき、波形整形部２１０から出力されたパルス信号の発生タイミングは、ＴＤＣによってデジタル信号に変換される。ＴＤＣには、パルス信号のタイミングの測定に、図１の垂直走査回路部１１０から駆動線を介して、制御パルスｐＲＥＦ（参照信号）が供給される。ＴＤＣは、制御パルスｐＲＥＦを基準として、波形整形部２１０を介して各画素から出力された信号の入力タイミングを相対的な時間としたときの信号をデジタル信号として取得する。
　図５は、ＡＰＤの動作と出力信号との関係を模式的に示した図である。
　図５（ａ）は、図４のＡＰＤ２０１、クエンチ素子２０２、波形整形部２１０を抜粋した図である。ここで、波形整形部２１０の入力側をｎｏｄｅＡ、出力側をｎｏｄｅＢとする。図５（ｂ）は、図５（ａ）のｎｏｄｅＡの波形変化を、図５（ｃ）は、図５（ａ）のｎｏｄｅＢの波形変化をそれぞれ示す。
　時刻ｔ０から時刻ｔ１の間において、図５（ａ）のＡＰＤ２０１には、ＶＨ－ＶＬの電位差が印加されている。時刻ｔ１において光子がＡＰＤ２０１に入射すると、ＡＰＤ２０１でアバランシェ増倍が生じ、クエンチ素子２０２にアバランシェ増倍電流が流れ、ｎｏｄｅＡの電圧は降下する。電圧降下量がさらに大きくなり、ＡＰＤ２０１に印加される電位差が小さくなると、時刻ｔ２のようにＡＰＤ２０１のアバランシェ増倍が停止し、ｎｏｄｅＡの電圧レベルはある一定値以上降下しなくなる。その後、時刻ｔ２から時刻ｔ３の間において、ｎｏｄｅＡには電圧ＶＬから電圧降下分を補う電流が流れ、時刻ｔ３においてｎｏｄｅＡは元の電位レベルに静定する。このとき、ｎｏｄｅＡにおいて出力波形がある閾値を越えた部分は、波形整形部２１０で波形整形され、ｎｏｄｅＢで信号として出力される。
　なお、信号線１１３の配置、列回路１１２、出力回路１１４の配置は図３に限定されない。例えば、信号線１１３はが行方向に延びて配されており、列回路１１２が信号線１１３の延びる先に配されていてもよい。
　以下では、各実施形態の光電変換装置について説明する。
　図６は、本実施形態のＡＰＤの構造を示した断面図である。この断面図では、２画素分のＡＰＤ２０１を示している。２つのＡＰＤ２０１の構造は同一である。符号図示の都合上、２つのＡＰＤ２０１の構成の一部ずつに符号を付しているが、２つのＡＰＤ２０１の両方に備わる構成である。
　半導体基板３０１は、光が入射する面である第１面Ｆ１と、第１面Ｆ１に対応する第２面Ｆ２を備える。第２面Ｆ２の上側（光が入射する面とは反対方向）には、配線層３０３を有する。図１に示したセンサ基板１１は、この半導体層３０２と、配線層３０３とを含んだ、半導体基板３０１の構成である。
　半導体基板３０１は、全体的にドナーを含むＮ型の半導体層としている。
　ＡＰＤ２０１は、Ｎ型の半導体領域３１１、Ｐ型の半導体領域３１２、Ｐ型の半導体領域３１３、Ｎ型の半導体領域３１４、Ｎ型の半導体領域３１６、Ｎ型の半導体領域３１７を有する。半導体領域３１６は、半導体層３０２が本来備えるドナー濃度であっても良いし、さらにイオン注入を行って、ドナーの不純物濃度を高めても良い。Ｎ型の半導体領域である、半導体領域３１１、３１４、３１６、３１７の不純物濃度は、３１１＞３１７＞３１４＞３１６の関係となっている。半導体領域３１１は、カソードコンタクト３３３を有する。カソードコンタクト３３３は、配線３３３からコンタクトプラグを介して第１電圧（正の電圧）が供給される。例えば、第１電圧は３Ｖ程度の電圧である。
　ＡＰＤ２０１は、画素間分離としての機能と、第２電圧を印加する機能とを持つ領域を備える。この領域を、本実施形態ではＰ型の半導体領域としている。この領域は、画素間分離としての機能を持つ点で分離領域ともいえる。複数段の深さに設けられた半導体領域３１５と、半導体領域３１９は、すべてＰ型の半導体領域である。半導体領域３１９は、アノードコンタクト３３４を有する。アノードコンタクト３３４は、コンタクトプラグを介して、配線３３２から第２電圧（負の電圧）が供給される。例えば、第２電圧は－３０Ｖ程度の電圧である。
　複数段のＰ型の半導体領域３１５は、４段の深さのそれぞれに設けられている例を示しているが、この例に限定されるものではない。
　半導体領域３１２は、半導体領域３１５から第２電圧が供給される。よって、半導体領域３１７と半導体領域３１２との間で生じるＰＮ接合に対して、アバランシェ降伏電圧を越える電圧が印加される。これにより、アバランシェ増倍が実現される。このＰＮ接合がアバランシェ増倍領域ＡＰＤＲとなる。このアバランシェ増倍は、半導体領域３１６あるいは半導体領域３１４で生じた電子（種電子）が、アバランシェ増倍領域ＡＰＤＲを通過することによって、アバランシェ増倍が生じる。よって、半導体領域３１６あるいは半導体領域３１４で生じた種電子よりも遥かに多い電子が、半導体領域３１１に運ばれる。
　ＡＰＤ２０１は、さらにＰ型の半導体領域３１３を有する。この半導体領域３１３は、半導体層Ｆ１の表面の欠陥が主な起因となって生じる暗電流成分が半導体領域３１６に入ることを低減する役割を持つ。
　第１面Ｆ１の入射面側には、ピニング膜（固定電荷膜）３２１を有する。ピニング膜３２１は、負の固定電荷を有する膜である。このピニング膜３２１により、半導体層３０２の内部の第１面Ｆ１の近傍の領域には、正の電荷が生じる。これにより、Ｐ型の半導体領域３１３とともに、半導体層Ｆ１の表面の欠陥が主な起因となって生じる暗電流成分が半導体領域３１６に入ることを低減する役割を持つ。ピニング膜は、典型的には酸化アルミニウム膜であるが、酸化アルミニウム、酸化タンタルの少なくとも一方を含む膜とすることができる。酸化アルミニウム膜、酸化タンタル膜の積層膜とする場合には、第１面Ｆ１に近い側から酸化アルミニウム膜、酸化タンタル膜の順に積層するとよい。
　ピニング膜３２１の上部には、平坦化膜３２２が形成されている。平坦化膜３２２は酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜の少なくとも１つを含む膜とすることができ、複数の膜の積層膜の構成としても良い。平坦化膜３２２の上部には、マイクロレンズ３２３が設けられている。マイクロレンズ３２３は、光を就航してＡＰＤ２０１に入射させる。光学層３８０は、ピニング膜３２１、平坦化層３２２、マイクロレンズ３２３を含む。なお、マイクロレンズ３２３と平坦化層３２２の間に、カラーフィルタをさらに設けても良い。複数の画素で異なる色のカラーフィルタを設けることによって、色情報を取得することも可能である。また、ピニング膜３２１と平坦化膜３２２の間には別の機能を持つ膜が設けられていても良く、例えば反射防止膜を設けることによって、ＡＰＤ２０１の感度をさらに高めても良い。
　半導体層３０２は、誘電体３４４を有する。この誘電体３４４は、ＬＯＣＯＳ（ＬＯＣａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎの略）プロセス、ＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎの略）プロセスなどで形成することができる。ここでは、ＳＴＩプロセスで形成した構造を示している。誘電体３４４は、典型的には酸化シリコンを主に含む。ＬＯＣＯＳプロセスおよびＳＴＩプロセスのどちらで形成した場合においても、誘電体３４４は半導体層３０２の内部に延在する部分を有している。また、ＬＯＣＯＳプロセスで通電対３４４を形成した場合を図７として示す。図７の誘電体３４４においても、半導体層３０２の内部に延在する部分を有する。また、図７の誘電体３４４は、さらに第２面Ｆ２よりも配線層側に延在する部分を有する点がＳＴＩプロセスの場合と異なる。また、図６の誘電体３４４は、第２面Ｆ２からの深さが半導体領域３１１よりも深い位置まで延在している。一方で、図７の誘電体３４４は、第２面Ｆ２からの深さが半導体領域３１１よりも浅い位置までの延在となっている。なお、図６、図７のそれぞれの誘電体３４４は、第２面Ｆ２からの深さが半導体領域３１２よりも浅い位置までの延在となっている点は共通している。
　ここまで説明してきた各半導体領域を整理する。本実施形態ではＮ型を第１導電型、Ｐ型を第２導電型としている。第１面Ｆ１からの第１の深さに設けられた第１導電型の第１半導体領域は、半導体領域３１４である。この第１半導体領域よりも第２面の側に位置し、第２導電型の第２半導体領域は、半導体領域３１２である。第２半導体領域よりも前記第２面の側に位置し、第１電圧が印加される前記第１導電型の第３半導体領域は、半導体領域３１１である。第１電圧とは別の第２電圧が与えられる領域は、半導体領域３１９である。この領域と、第３半導体領域の間に設けられた、第１導電型の第４半導体領域は、半導体領域３１６のうち、半導体領域３１９が設けられた深さの部分と半導体領域３１７との少なくとも一方である。第２面Ｆ２に対する平面視において少なくとも第４半導体領域と重なる部分に位置するとともに、少なくとも第２面から半導体層の内部に延在する部分を有する誘電体は、誘電体３４４である。
　図６に説明を戻す。図６では、入射光の一部の経路を図示している。図６に示した入射光の経路で生じた電子は、アバランシェ増倍領域ＡＰＤＲを通らないため、ＡＰＤ２０１の感度に寄与しない。誘電体３４４が設けられていない場合、この経路による入射光がＡＰＤ２０１の感度に寄与せず、感度が低下していた。一方、本実施形態では誘電体３４４を設けることにより、当該経路で入射した入射光を、半導体領域３１４に反射させることができる。これにより、この反射した入射光によって半導体領域３１４で信号電荷（電子）を生じさせることができる。この半導体領域３１４で生じた電子はアバランシェ増倍領域ＡＰＤＲを経由することができる。よって、誘電体３４４を設けることにより、ＡＰＤ２０１の感度を向上させることができる。また、誘電体３４４が設けられていない場合には、この部分に半導体領域が位置することとなる。この半導体領域では、種電荷が生じてもアバランシェ増倍領域ＡＰＤＲに、この種電荷が入射しにくい。つまり、この半導体領域は光が入射してもアバランシェ増倍には寄与しない不感領域となる。また、半導体領域３１１、半導体領域３１２で生じた種電荷が、誘電体３４４が設けられていない場合に代わりの存在する半導体領域に入射することがある。この場合においても、この入射した種電荷はアバランシェ増倍には寄与しない。このような不感領域である半導体領域の代わりに誘電体３４４を設けることは、感度の低下を生じさせにくい。また、不感領域を減らすことにより、半導体領域３１１、半導体領域３１２で生じた種電荷が不感領域に入射することを低減することができる。つまり、この不感領域に入射する種電荷を低減でき、アバランシェ増倍領域ＡＰＤＲに導きやすくすることができることから、感度の向上に寄与する。
　図８は、図６に示した構造に関する、第２面Ｆ２からの平面図である。図８では、図６に示した部材と同じ部材には、図６で付した符号と同じ符号が付されている。また、図８では２行２列の４つの画素のＡＰＤ２０１を示している。また、図６は、図８に示したＡ１－Ａ２の線の断面図である。
　図８に示す通り、誘電体３４４は、半導体領域３１１を囲むようにリング状に設けられている。この形状により、マイクロレンズ３２３に入射する様々な角度の光を好適に半導体領域３１４に反射させることが出来る。
　図９は、図８の一部の部材の符号を省略し、代わりに配線３３２の開口部である開口３３２Ｂを示している。開口３３２Ｂの端部は、第２面Ｆ２から見た平面視において、誘電体３４４の中央側の端部と同じ位置に配されている。換言すれば、開口３３２Ｂを除く部位については、配線３３２が配されている領域である。つまり、第２面Ｆ２からの平面視において、配線３３２と誘電体３４４は重なる部分を互いに有している。誘電体３４４に対して配線３３２が平面視で重なる位置に設けられていることにより、誘電体３４４を透過してきた光を配線３３２が反射させて半導体領域３１４に入射させることができる。これにより、さらにＡＰＤ２０１の感度を向上させることができる。
　なお、図９の例では、誘電体３４４の全ての領域が配線３３２に対して平面視で重なる配置となっている。この例に限定されるものではなく、誘電体３４４の少なくとも一部に対し、配線３３２が平面視で重なることによって、ＡＰＤ２０１の感度の向上の効果を得ることができる。
　次に、本実施形態のうち、図６、図８で説明した光電変換装置の製造方法を説明する。
　図１０Ａ～図１０Ｃは、本実施形態の光電変換装置の製造方法の一部の工程を示した図である。
　図１０Ａのように、全体的にドナーが導入されたＮ型の半導体層３０２を有するシリコンウエハを用意する。
　図１０Ｂのように、フォトリソグラフィーによって、マスクパターンＭＰ１を形成した後、ドライエッチングなどの反応性イオンエッチングによってトレンチ部３４４Ｔを形成する。トレンチ部３４４Ｔは、誘電体３４４を設ける場所に形成される。
　マスクパターンＭＰ１を除去した後、図１０Ｃこのトレンチ部３４４Ｔに、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎの略）によってシリコン酸化物を堆積させる。そして、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇの略）によって余分なシリコン酸化物を除去して、誘電体３４４を形成する。ここでは、他の半導体領域３１１～３１５、３１９を形成する前に、誘電体３４４を形成している。このため、誘電体３４４を形成した後にアニール処理を十分に行うことができる。仮に、半導体領域３１１～３１５、３１９を形成した後に誘電体３４４を形成した場合には、アニール処理を行うと各半導体領域の不純物が拡散してしまい、適切な濃度分布のデバイスの作製が困難となることから、充分なアニール処理を行うことが難しい。本実施形態では、誘電体３４４を各半導体領域の形成に先んじて形成することにより、充分なアニール処理を行うことができる。これにより、誘電体３４４の形成によって生じやすい半導体層３０２の欠陥による暗電流を低減することができる。
　図１１Ａのように、各半導体領域３１１～３１５、３１９をイオン注入によって形成する。この場合、先にシリコン酸化膜３４１を形成してから、各半導体領域３１１～３１５、３１９のイオン注入を行うことが好ましい。この方法とすることにより、イオン注入による半導体層３０２のダメージを低減することができる。
　図１１Ｂのように、シリコン窒化膜３４２を形成した後、カソードコンタクト３３３、アノードコンタクト３３４、配線３３３、配線３３２、平坦化層３２２を備える配線層３０３を形成する。この工程により、積層センサ（構造体）とする前の半導体基板３０１Ａが形成される。
　この工程の後、半導体基板３０１Ａ（一方の基板）を、図１の回路基板２１（他方の基板）と接合させることで、積層センサを形成する。この接合は、種々の接合形態を採用することができる。例えば、半導体基板３０１Ａと回路基板２１の接合面にシリコン酸化膜を形成する。この半導体基板３０１Ａと回路基板２１のそれぞれのシリコン酸化膜の一部にくぼみを形成し、このくぼみに導電部材を埋め込む。この導電部材は、ビアプラグを介して、その下層に位置する配線層と電気的に接続される。この導電部材には、銅、アルミニウム、タングステンなどの金属材料が用いられる。この半導体基板３０１Ａと回路基板１２のそれぞれの導電部材を接合させる。また、半導体基板３０１Ａ、回路基板２１の接合面のそれぞれのシリコン酸化膜を接合させる。つまり、接合面には、シリコン酸化膜同士の接合と、導電部材との接合とが形成される。これは、ハイブリッド接合とも呼ばれる。この接合により、半導体基板３０１Ａと、回路基板２１の接合および電気的接続が為される。
　図１１Ｃは接合後の半導体基板３０１Ａの工程である。図１１Ｃでは、図１１Ｂと異なり、上側に第１面Ｆ１、下側に第２面Ｆ２となるように記載している。図１１Ｃのように、接合後の半導体基板３０１Ａの入射面側の面である第１面Ｆ１にピニング膜３２１がＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎの略）によって形成される。その後、平坦化層３２２、マイクロレンズ３２３を形成することにより、図６に示した構造の光電変換装置を製造することができる。
　＜第２実施形態＞
　本実施形態について、第１実施形態と異なる点を中心に説明する。本実施形態は、誘電体３４４の構造が異なる。
　本実施形態の光電変換装置の断面図を図１２として示す。本実施形態に限らず、図１２以降の図では、第１実施形態で説明した部材と同じ機能を有する部材については、第１実施形態で使用した部材の符号と同じ符号を用いて図示している。本実施形態の誘電体３４４Ｃは、第１部分３４４Ａと第２部分３４４Ｂを備える。第２部分３４４Ｂは、第１部分３４４Ａの内部に設けられている。第１部分３４４Ａ、第２部分３４４Ｂのそれぞれは誘電体材料で構成されている。例えば、第１部分３４４Ａをシリコン窒化膜もしくはシリコン酸窒化膜とし第２部分３４４Ｂをシリコン酸化膜もしくはシリコン酸窒化膜とする。第１部分３４４Ａと第２部分３４４Ｂをともにシリコン酸窒化膜とする場合には、窒素元素の含有量を第１部分３４４Ａと第２部分３４４Ｂで異ならせるようにすればよい。例えば、第１部分３４４Ａ＞第２部分３４４Ｂとすると良い。このような構成とすることによって、第１部材３４４Ａと第２部材３４４Ｂの界面で入射光の反射を生じやすくすることができる。よって、さらに半導体領域３１４に光を多く導くことができるため、ＡＰＤ２０１の感度を向上させることができる。また、窒素元素の含有量が増えるに従い、膜の屈折率は高くなる。この窒素元素の含有量の差による屈折率差から、入射光を好適に反射させることが可能である。
　図１３は、本実施形態における、第２面Ｆ２から見た平面図である。図１２の断面図は、図１３に示した線Ａ１―Ａ２の断面図である。第１部材３４４Ａ、第２部材３４４Ｂはともにリング状に形成されている。カソードコンタクト３３３から見て、誘電体３４４Ｃにおける最外周に第１部材３４４Ａが配される。その内周には第２部材３４４Ｂが配される。最内周には第１部材３４４Ａが配される。この構造とすることにより、上述した通り、入射光を好適に半導体領域３１４に反射することができる。
　＜第３実施形態＞
　本実施形態について、第１実施形態と異なる部分を中心に説明する。
　図１４は、本実施形態の光電変換装置の断面図である。本実施形態では誘電体３４４Ｇは、第３部材３４４Ｅと、第３部材３４４Ｅの内部に形成された第４部材３４４Ｆを有する。第３部材３４４Ｅは、絶縁膜であり、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などの絶縁膜である。一方。第４部材３４４Ｆは金属部材であり、例えばタングステン、コバルト、ルテニウムなどの金属材料とすることができる。第４部材３４４Ｆについては、光を反射する金属材料であれば好適に採用することができる。これにより、入射光を金属部材である第４部材３４４が好適に半導体領域３１４に反射させることができる。
　図１５は、本実施形態における、第２面Ｆ２から見た平面図である。図１４の断面図は、図１５に示した線Ａ１―Ａ２の断面図である。第３部材３４４Ｅ、第４部材３４４Ｆはともにリング状に形成されている。カソードコンタクト３３３から見て、誘電体３４４Ｇにおける最外周に第３部材３４４Ｅが配される。その内周には第４部材３４４Ｆが配される。最内周には第３部材３４４Ｅが配される。この構造とすることにより、上述した通り、入射光を好適に半導体領域３１４に反射することができる。
　＜第４実施形態＞
　本実施形態について、第１実施形態と異なる点を中心に説明する。
　図１６は、本実施形態の光電変換装置の断面図である。この断面図は、図１７に示す平面図の線Ａ３―Ａ４の位置における断面図である。本実施形態では誘電体３４４Ｊが複数のＡＰＤ２０１に渡って形成されている。この構成とすることにより、入射光を反射させる領域を、第１実施形態よりも広範囲に設けることができるため、さらにＡＰＤ２０１の感度を向上させることができる。
　図１７は、本実施形態における、第２面Ｆ２から見た平面図である。図１６の断面図は、図１７に示した線Ａ３―Ａ４の断面図である。誘電体３４４は、２行２列のＡＰＤ２０１に渡って形成されている図を示している。実際には、半導体層３０２に設けられた、有効画素として機能する全てのＡＰＤ２０１に渡って形成するようにしてもよい。この構造とすることにより、上述した通り、入射光を好適に半導体領域３１４に反射することができる。
　＜第５実施形態＞
　本実施形態では、第１実施形態の誘電体３４４の配置の変形例を説明する。
　図１８は、変形例の１つである、誘電体３４４Ｋの配置を示した、第２面Ｆ２から見た平面図である。この配置は、格子状に誘電体３４４Ｋを設けた形態である。なお、この図では、格子状の誘電体３４４Ｋは、１つのＡＰＤ２０１の内部に設けられた形態としている。別の形態として、格子状の誘電体３４４Ｋを複数のＡＰＤ２０１の間で分断せず、複数のＡＰＤ２０１に渡って連続して形成するようにしても良い。
　図１９は、別の変形例である、誘電体３４４Ｌの配置を示した、第２面Ｆ２から見た平面図である。この配置は、円形の誘電体３４４Ｌを、カソードコンタクト３３４を中心とした円周上に設けた形態である。
　これらの形態においても、入射光を反射させて好適に半導体領域３１４に導くことができ、ＡＰＤ２０１の感度を向上させることができる。
　＜第６実施形態＞
　本実施形態では、特許文献１に開示されている構成に、本開示を適用した構成を説明する。第１実施形態と異なる点を中心に説明する。
　図２０は本実施形態の光電変換装置の断面図である。断面位置は、第１実施形態で示した線Ａ１－Ａ２と同様の位置である。
　Ｐ型の半導体領域１８１６の内部に、Ｎ型の半導体領域１８１４が設けられている。Ｎ型の半導体領域１８１４の領域を中心として、光電変換が行われる。Ｎ型の半導体領域１８２０は、半導体領域１８１４よりも高い不純物濃度（ドナー濃度）を有する。ＡＰＤ２０１は、Ｐ型の半導体領域１８１２、Ｎ型の半導体領域１８１１を有する。Ｎ型の半導体領域１８１１にカソードコンタクト３３３が接続される。アノード部分は、半導体層３０２の内部に設けられた溝に、アノード電極１８１９が埋め込まれている。このアノード電極１８１９の外周を囲うように、シリコン酸化膜１８４１が形成されている。アノード電極１８１９は、アノードコンタクト１８２５に接触している。また、複数のＡＰＤ２０１の間を遮光するため、第１面Ｆ１の側から遮光部１８５０が設けられている。この遮光部１８５０を囲うように絶縁膜１８１５が設けられている。この絶縁膜１８１５は、ピニング膜３２１を含んでいても良い。
　光電変換によって生じた電荷は、半導体領域１８１４から半導体領域１８２０に移動して半導体領域１８１２に至る。アノードコンタクト１８２５に与えられる電圧が、Ｐ型の半導体領域１８１６を介して半導体領域１８１２に供給される。よって、半導体領域１８１２と半導体領域１８１１とのＰＮ接合においてアバランシェ増倍が生じる。
　本実施形態では、半導体領域１８１１に与えられる第１電圧とは別の第２電圧が与えられる領域として、アノード電極１８１９が対応している。
　この構成においても、誘電体３４４を形成している。この誘電体３４４は、アノード電極１８１９と半導体領域１８１１の間に設けられている。この構成においても、入射光を誘電体３４４が反射させて半導体領域１８１４に導くことができる。これにより、ＡＰＤ２０１の感度を向上させることができる。
　なお、本実施形態では、遮光部１８５０とアノードコンタクト１８２５が接続されていない例を示したが、接続するようにしても良い。この構成とすると、遮光部１８５０にも第２電圧が供給されるため、半導体領域１８１６に、第２電圧に対応した電圧を供給しやすくすることができる。
　＜第７実施形態＞
　本実施形態について、第１実施形態と異なる点を中心に説明する。
　図２１は、本実施形態のＡＰＤの構造を示した断面図である。この断面図では、２画素分のＡＰＤ２０１を示している。２つのＡＰＤ２０１の構造は同一である。符号図示の都合上、２つのＡＰＤ２０１の構成の一部ずつに符号を付しているが、２つのＡＰＤ２０１の両方に備わる構成である。図６に示した部材と同じ機能を有する部材については、図６で使用した符号と同じ符号を図２１の各部材に対して付している。
　本実施形態のＡＰＤは、トレンチ部８２２を有する。トレンチ部８２２はＳｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ（ＳＴＩ）の構造を有する。トレンチ部８２２は、シリコン化合物を含む。典型的には、シリコン酸化膜を含む。トレンチ部８２２は、第２面Ｆ２から第１面Ｆ１に向かって延在している。トレンチ部８２２が備える、第１面Ｆ１に最も近接する端部は、半導体領域３１２よりも第２面Ｆ２の側に位置している。つまり、トレンチ部８２２の第１面Ｆ１に最も近接する端部は、半導体領域３１２と、第２面Ｆ２との間の深さに位置している。なお、この形態に限定されるものではなく、半導体領域３１２の内部の深さ位置までトレンチ部８２２が第２面Ｆ２から延在していても良い。また、ＡＰＤ２０１は、半導体領域３１２を有しない構成としても良い。このトレンチ部８２２を備えることにより、入射光を反射させ、配線３３２による反射で再度、半導体層３０２に導くことができる。これにより、ＡＰＤの感度を向上させることができる。
　図２２は、ＡＰＤの構造を示した平面図である。図２１の断面図は、図２２に示したＡ１－Ａ２の線の断面図である。
　トレンチ部８２２は、半導体領域３１７と半導体領域３１９との間の位置に設けられている。また、トレンチ部８２２は、円形状の半導体領域３１７を囲むように矩形状に設けられている。行方向で隣り合う２つのＡＰＤ２０１のそれぞれの半導体領域３１７の間にトレンチ部８２２が設けられている。また、列方向で隣り合う２つのＡＰＤ２０１のそれぞれの半導体領域３１７の間においてもまた、トレンチ部８２２が設けられている。これにより、トレンチ部８２２は、入射光を好適に配線層３３２に反射させることができる。
　なお、本実施形態では図２１に示したように、配線３３２がトレンチ部８２２と平面視（第２面Ｆ２から見た平面視）で重なるように配置していた。他の例として、図２３に示すように、配線３３３がトレンチ部８２２と平面視で重なるように配置されていても良い。この場合には、トレンチ部８２２で反射された光は、配線３３３を介して半導体層３０２に入射する。
　また、本実施形態では、図２２に示したように、トレンチ部８２２は、半導体領域３１７を囲うように矩形状に配されている例を示した。この例に限定されるものではなく、図２４に示した例であってもよい。行方向で隣り合う２つのＡＰＤ２０１のそれぞれの半導体領域３１７の間にトレンチ部８２２が設けられている。また、列方向で隣り合う２つのＡＰＤ２０１のそれぞれの半導体領域３１７の間においてもまた、トレンチ部８２２が設けられている。一方、ＡＰＤ２０１の対角線が通る位置にはトレンチ部８２２は設けられておらず、その深さの位置には半導体領域３１６が設けられている。この構成においても、ＡＰＤの感度を向上させることができる効果を得ることができる。
　また、別の形態として、図２５に示すように、矩形状のトレンチ部８２２をさらに囲うように、別のトレンチ部８２４が設けられていても良い。また、このトレンチ部８２２、８２４は、図２４に示したように、ＡＰＤ２０１の対角線を通る線の位置においては、トレンチ部８２２、８２４が設けられず、その深さ位置には半導体領域３１６が設けられた構成としても良い。
　＜第８実施形態＞
　本実施形態について、第７実施形態と異なる点を中心に説明する。
　図２６は、本実施形態のＡＰＤの断面図である。本実施形態のＡＰＤは、第１面Ｆ１から第２面Ｆ２に向かって延在するトレンチ部８８０を有する。このトレンチ部８８０は、Ｄｅｅｐ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ（ＤＴＩ）構造を有する。このトレンチ部８８０の内部は、シリコン化合物で充填されていても良いし、空気が含まれていても良い。また、トレンチ部８８０の内部に金属を埋め込むようにしても良い。金属を埋め込んだ場合には、トレンチ部８８０による遮光性能を高めることができ、一方のＡＰＤから他方のＡＰＤへのクロストークを低減することができる。このクロストークは、一方のＡＰＤで生じたアバランシェ発光が他方のＡＰＤに入射することによって生じる。このアバランシェ発光の他方のＡＰＤへの入射を、トレンチ部８８０が抑制することができる。トレンチ部８８０は、第６半導体領域である半導体領域３１５の内部に設けられている。半導体領域３１５は複数のＡＰＤの間に設けられた半導体領域である。また、トレンチ部８２８（誘電体）は、半導体領域３１９の内部に設けられている。本実施形態では、トレンチ部９３９はさらに、半導体領域３１５の内部に配された部分も有している。
　図２７は、図２６に示したＡＰＤに関し、第２面Ｆ２から見た平面図である。図２６は、図２７のＡ１―Ａ２の線における断面図である。トレンチ部８２８は、平面視で半導体領域３１６を囲うように配置されている。また、トレンチ部８８０は、そのトレンチ部８２８を囲うように設けられている。この構成により、トレンチ部８８０、トレンチ部８２８による入射光の反射によってＡＰＤの感度を向上させることができる。また、複数のＡＰＤの間でのクロストークを低減することができる。
　なお、本実施形態では、トレンチ部８８０が半導体層３０２を貫通していたが、図２８のように、トレンチ部８８０は第１面Ｆ１から、半導体層３０２の途中の深さまでの延在としても良い。この構成は、トレンチ部８８０の第２面Ｆ２側の端部が、半導体層３０２の内部の半導体領域と接する形態である。この構成とすることで、図２６に示した形態よりも、隣り合う２つのトレンチ部８２８の間隔を狭めることができるため、画素の微細化をしやすくすることができる。
　また、図２９のように、第２面Ｆ２から延在するトレンチ部８３０と、トレンチ部８８０とが半導体層３０２の内部において接続する形態であってもよい。この構成とする場合、トレンチ部８３０の幅を、トレンチ部８８０の幅よりも太くすることができる。これにより、トレンチ部８３０による入射光の反射をさらに行いやすくすることができる。また、このトレンチ部８３０の内部に金属を埋め込むようにしても良い。この場合、トレンチ部８３０の内部をシリコン化合物、空気の少なくとも一方で満たす場合に比べて、さらに入射光の反射を強めることができる。また、トレンチ部８３０をテーパー形状とすることによって、さらに入射光の反射を強めることもできる。
　また、図３０のように、第１面Ｆ１から延在するトレンチ部８８２が、テーパー形状を備える部分を有しても良い。この構成の場合、トレンチ部８８２は、まずテーパー形状の部分をＳＴＩ構造として形成する。その後、ＳＴＩ構造の底面から半導体層３０２の内部に向かってＤＴＩ構造を形成する。これにより、トレンチ部８８２とトレンチ部８３０とによって、第１面Ｆ１と第２面Ｆ２のそれぞれにＳＴＩ構造を設けることができる。そのそれぞれのＳＴＩ構造の内部は、シリコン化合物と空気の少なくとも一方で充填しても良いし、金属で充填しても良い。この構造とすることにより、入射光をより好適にＡＰＤの内部に導きやすくすることができ、感度を向上させることができる。
　＜第９実施形態＞
　本実施形態について、第１実施形態と異なる部分を中心に説明する。
　図３１は本実施形態のＡＰＤの断面図である。本実施形態では、ＡＰＤの入射面である第１面Ｆ１に、回折構造８５０（誘電体によって形成される）を備える。この回折構造８５０はＳＴＩ構造として形成することもできるし、ＤＴＩ構造として形成することも出来る。
　この回折構造８５０により、入射光がＡＰＤに入射してから光電変換されるまでの光路長を長くすることができる。これにより、長波長帯域（特に近赤外線）の光の感度を向上させることができる。
　図３２は、本実施形態のＡＰＤの第１面Ｆ１に対する平面視である。回折構造８５０は、第１面Ｆ１において格子状に設けられている。この格子状の回折構造８５０は、半導体領域３１４と平面視で重なるように配置されている。
　このように、本実施形態のＡＰＤでは第１面Ｆ１と第２面Ｆ２のそれぞれに誘電体を備える。これにより、近赤外線に対する感度の向上をさらに実現することができる。
　なお、本実施形態は他の実施形態と組み合わせて適用することが可能である。例えば、図３２に示すように、第７実施形態の構造と組み合わせた構造としても良い。そのほか、第２～第６実施形態、第８実施形態とも組み合わせた構造としても良い。
　これらの実施形態の場合、第１面Ｆ１に設けられる誘電体同士の間隔は、第２面Ｆ２に設けられる誘電体同士の間隔よりも狭い間隔となる。これにより、回折構造８５０は、より好適に入射光を回折させることができる。
　＜第１０実施形態＞
　本実施形態は上述した各実施形態のいずれにも適用可能である。図３４Ａは本実施形態の半導体装置９３０を備えた機器９１９１を説明する模式図である。半導体装置９３０には上記した各実施形態の光電変換装置（撮像装置）を用いることができる。半導体装置９３０を備える機器９１９１について詳細に説明する。半導体装置９３０は、上述のように、半導体層１０を有する半導体デバイス９１０のほかに、半導体デバイス９１０を収容するパッケージ９２０を含むことができる。パッケージ９２０は、半導体デバイス９１０が固定された基体と、半導体デバイス９１０に対向するガラスなどの蓋体と、を含むことができる。パッケージ９２０は、さらに、基体に設けられた端子と半導体デバイス９１０に設けられた端子とを接続するボンディングワイヤやバンプなどの接合部材を含むことができる。
　機器９１９１は、光学装置９４０、制御装置９５０、処理装置９６０、表示装置９７０、記憶装置９８０、機械装置９９０の少なくともいずれかを備えることができる。光学装置９４０は、半導体装置９３０に対応する。光学装置９４０は、例えばレンズやシャッター、ミラーである。制御装置９５０は、半導体装置９３０を制御する。制御装置９５０は、例えばＡＳＩＣなどの半導体装置である。
　処理装置９６０は、半導体装置９３０から出力された信号を処理する。処理装置９６０は、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの半導体装置である。表示装置９７０は、半導体装置９３０で得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置９８０は、半導体装置９３０で得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置９８０は、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。
　機械装置９９０は、モーターやエンジンなどの可動部あるいは推進部を有する。機器９１９１では、半導体装置９３０から出力された信号を表示装置９７０に表示したり、機器９１９１が備える通信装置（不図示）によって外部に送信したりする。そのために、機器９１９１は、半導体装置９３０が有する記憶回路や演算回路とは別に、記憶装置９８０や処理装置９６０をさらに備えることが好ましい。機械装置９９０は、半導体装置９３０から出力され信号に基づいて制御されてもよい。
　また、機器９１９１は、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器に適する。カメラにおける機械装置９９０はズーミングや合焦、シャッター動作のために光学装置９４０の部品を駆動することができる。あるいは、カメラにおける機械装置９９０は防振動作のために半導体装置９３０を移動することができる。
　また、機器９１９１は、車両や船舶、飛行体などの輸送機器であり得る。輸送機器における機械装置９９０は移動装置として用いられうる。輸送機器としての機器９１９１は、半導体装置９３０を輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置９６０は、半導体装置９３０で得られた情報に基づいて移動装置としての機械装置９９０を操作するための処理を行うことができる。あるいは、機器９１９１は内視鏡などの医療機器や、測距センサなどの計測機器、電子顕微鏡のような分析機器、複写機などの事務機器、ロボットなどの産業機器であってもよい。
　上述した実施形態によれば、良好な画素特性を得ることが可能となる。従って、半導体装置の価値を高めることができる。ここでいう価値を高めることには、機能の追加、性能の向上、特性の向上、信頼性の向上、製造歩留まりの向上、環境負荷の低減、コストダウン、小型化、軽量化の少なくともいずれかが該当する。
　従って、本実施形態に係る半導体装置９３０を機器９１９１に用いれば、機器の価値をも向上することができる。例えば、半導体装置９３０を輸送機器に搭載して、輸送機器の外部の撮影や外部環境の測定を行う際に優れた性能を得ることができる。よって、輸送機器の製造、販売を行う上で、本実施形態に係る半導体装置を輸送機器へ搭載することを決定することは、輸送機器自体の性能を高める上で有利である。特に、半導体装置で得られた情報を用いて輸送機器の運転支援および／または自動運転を行う輸送機器に半導体装置９３０は好適である。
　また、本実施形態の光電変換システム及び移動体について、図３４Ａ～図３４Ｃを用いて説明する。
　図３４Ａは、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム８は、光電変換装置８０を有する。光電変換装置８０は、上記のいずれかの実施形態に記載の光電変換装置（撮像装置）である。光電変換システム８は、光電変換装置８０により取得された複数の画像データに対し、画像処理を行う画像処理部８０１と、光電変換システム８により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部８０２を有する。また、光電変換システム８は、算出された視差に基づいて対象物までの距離を算出する距離取得部８０３と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部８０４と、を有する。ここで、視差取得部８０２や距離取得部８０３は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部８０４はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
　光電変換システム８は車両情報取得装置８１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム８は、衝突判定部８０４での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ８２０（制御部）が接続されている。また、光電変換システム８は、衝突判定部８０４での判定結果に基づいて、ドライバーへ警報を発する警報装置８３０とも接続されている。例えば、衝突判定部８０４の判定結果として衝突可能性が高い場合、制御ＥＣＵ８２０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置８３０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
　本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム８で撮像する。図３４Ｃに、車両前方（撮像範囲８５０）を撮像する場合の光電変換システムを示した。車両情報取得装置８１０が、光電変換システム８ないしは光電変換装置８０に指示を送る。このような構成により、測距の精度をより向上させることができる。
　上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
　＜第１１実施形態＞
　本実施形態の機器の一例である、光電変換システムについて、図３５を用いて説明する。図３５は、本実施形態の光電変換システムである距離画像センサの構成例を示すブロック図である。
　図３５に示すように、距離画像センサ４０１は、光学系４０７、光電変換装置４０８、画像処理回路４０４、モニタ４０５、およびメモリ４０６を備えて構成される。光電変換装置４０８には、上述した各実施形態の光電変換装置を適用することができる。そして、距離画像センサ４０１は、光源装置４０９から被写体に向かって投光され、被写体の表面で反射された光（変調光やパルス光）を受光することにより、被写体までの距離に応じた距離画像を取得することができる。
　光学系４０７は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を光電変換装置４０８に導き、光電変換装置４０８の受光面（センサ部）に結像させる。
　光電変換装置４０８としては、上述した各実施形態の光電変換装置が適用され、光電変換装置４０８から出力される受光信号から求められる距離を示す距離信号が画像処理回路４０４に供給される。
　画像処理回路４０４は、光電変換装置４０８から供給された距離信号に基づいて距離画像を構築する画像処理を行う。そして、その画像処理により得られた距離画像（画像データ）は、モニタ４０５に供給されて表示されたり、メモリ４０６に供給されて記憶（記録）されたりする。
　このように構成されている距離画像センサ４０１では、上述した光電変換装置を適用することで、画素の特性向上に伴って、例えば、より正確な距離画像を取得することができる。
　［変形実施形態］
　本開示は、上記実施形態に限らず種々の変形が可能である。
　例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本開示の実施形態に含まれる。
　また、上記第７実施形態、第８実施形態に示した機器は、光電変換装置を適用しうる光電変換システム例を示したものであって、本発明の光電変換装置を適用可能な機器、光電変換システムは図３４Ａ～図３４Ｃ及び図３５に示した構成に限定されるものではない。
　なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
　以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、本明細書の開示内容は、本明細書に記載したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。また本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「ＡはＢよりも大きい」旨の記載があれば、「ＡはＢよりも大きくない」旨の記載を省略しても、本明細書は「ＡはＢよりも大きくない」旨を開示していると云える。なぜなら、「ＡはＢよりも大きい」旨を記載している場合には、「ＡはＢよりも大きくない」場合を考慮していることが前提だからである。
　本開示は、以下の構成を有する。
　（構成１）
　印加される第１電圧および第２電圧によってアバランシェ増倍動作を行うアバランシェフォトダイオードを有するとともに、光が入射する第１面および前記第１面に対向する第２面を有する半導体層を備え、
　前記アバランシェフォトダイオードは、
　前記半導体層において前記第１面から第１の深さに設けられた第１導電型の第１半導体領域と、
　前記第１半導体領域よりも前記第２面の側に位置する、第２導電型の第２半導体領域と、
　前記第２半導体領域よりも前記第２面の側に位置し、前記第１電圧が印加され、前記半導体層の所定の深さ位置に設けられた前記第１導電型の第３半導体領域と、
　前記第２電圧が与えられる領域と、
　前記領域と前記第３半導体領域の間に設けられた、前記第１導電型の第４半導体領域とを有し、
　前記第２面に対する平面視において少なくとも前記第４半導体領域と重なる部分に位置するとともに、少なくとも前記第２面から前記半導体層の内部に延在する部分を有する誘電体を有し、
　前記部分は前記所定の深さ位置に設けられていることを特徴とする光電変換装置。
　（構成２）
　前記第３半導体領域と前記第４半導体領域との間に前記第１導電型の第５半導体領域を有し、
　前記誘電体は、前記第４半導体領域と重なる前記部分から前記平面視において前記第５半導体領域に重なる部分に延在していることを特徴とする構成１に記載の光電変換装置。
　（構成３）
　前記誘電体は、前記平面視において、前記第１半導体領域と重なる位置に配されていることを特徴とする構成１または２に記載の光電変換装置。
　（構成４）
　前記誘電体は、前記平面視において、前記第２半導体領域と重なる位置に配されていることを特徴とする構成１～３のいずれか１つに記載の光電変換装置。
　（構成５）
　前記誘電体の深さ方向の延在は、前記第２面からの深さにおいて、前記第２半導体領域よりも浅い位置までであることを特徴とする構成１～４のいずれか１つに記載の光電変換装置。
　（構成６）
　前記誘電体は、前記平面視において、前記第３半導体領域を囲むようにリング状に設けられていることを特徴とする構成１～５のいずれか１つに記載の光電変換装置。
　（構成７）
　前記第３半導体領域にコンタクトプラグが接続され、前記コンタクトプラグから前記第１電圧が印加されることを特徴とする構成１～６のいずれか１つに記載の光電変換装置。
　（構成８）
　前記領域に前記第２電圧を印加するコンタクトプラグと、前記コンタクトプラグに接続された配線とを有し、
　前記誘電体は、前記平面視において前記配線と重なる部分を有することを特徴とする構成１～７のいずれか１つに記載の光電変換装置。
　（構成９）
　前記領域に前記第２電圧を印加するコンタクトプラグと、前記コンタクトプラグに接続された配線とを有し、
　前記平面視において、前記誘電体は、前記平面視において前記配線と重なる部分を有し、
　前記平面視において、前記配線は、前記誘電体および前記第５半導体領域と重なる部分を有することを特徴とする構成７に記載の光電変換装置。
　（構成１０）
　印加される第１電圧および第２電圧によってアバランシェ増倍動作を各々が行う複数のアバランシェフォトダイオードを有するとともに、光が入射する第１面および前記第１面に対向する第２面を有する半導体層を備え、
　前記複数のアバランシェフォトダイオードの各々は、
　前記半導体層において前記第１面から第１の深さに設けられた第１導電型の第１半導体領域と、
　前記第１半導体領域よりも前記第２面の側に位置する、第２導電型の第２半導体領域と、
　前記第２半導体領域よりも前記第２面の側に位置し、前記第１電圧が印加され、前記半導体層の所定の深さ位置に設けられた前記第１導電型の第３半導体領域と、
　前記第２電圧が与えられる領域と、
　誘電体とを有し、
　前記複数のアバランシェダイオードを分離する分離領域が設けられており、
　前記誘電体は、前記第２面に対する平面視において前記分離領域と前記第３半導体領域との間に位置し、少なくとも前記第２面から前記所定の深さ位置を越えて延在する部分を有することを特徴とする光電変換装置。
　（構成１１）
　前記領域が、前記第２導電型の半導体領域であることを特徴とする構成１～１０のいずれか１つに記載の光電変換装置。
　（構成１２）
　前記領域が、前記半導体層の内部に埋め込まれた金属部材であることを特徴とする構成１～１０のいずれか１つに記載の光電変換装置。
　（構成１３）
　前記第１電圧が正の電圧であり、前記第２電圧が負の電圧であることを特徴とする構成１～１２のいずれか１つに記載の光電変換装置。
　（構成１４）
　前記第１導電型がＮ型であり、前記第２導電型がＰ型であることを特徴とする構成１３に記載の光電変換装置。
　（構成１５）
　前記第１面に入射光を回折させる回折構造を有することを特徴とする構成１～１４のいずれか１つに記載の光電変換装置。
　（構成１６）
　前記部分をそれぞれが有する複数の前記誘電体を有し、
　前記回折構造は、複数の誘電体を有し、
　前記回折構造が有する前記複数の誘電体の一方と他方との間隔が、前記部分をそれぞれが有する前記複数の誘電体の一方と他方との間隔よりも狭いことを特徴とする構成１５に記載の光電変換装置。
　（構成１７）
　前記第１面から前記第２面に向かって延在するトレンチ部を有し、
　前記トレンチ部は、前記第２面に対する平面視において、前記誘電体を囲うように配置されていることを特徴とする構成１～１６のいずれか１つに記載の光電変換装置。
　（構成１８）
　前記トレンチ部は、前記半導体層を貫通することを特徴とする構成１７に記載の光電変換装置。
　（構成１９）
　前記トレンチ部において前記第２面に最も近接する端部が、前記半導体層の内部の半導体領域と接することを特徴とする構成１７または１８に記載の光電変換装置。
　（構成２０）
　各々が前記アバランシェフォトダイオードである複数のアバランシェフォトダイオードを有し、
　前記複数のアバランシェフォトダイオードの一方と他方の間には、前記第２導電型の第６半導体領域が配されており、
　前記誘電体は、前記第６半導体領域の内部に設けられていることを特徴とする構成１～１９のいずれか１つに記載の光電変換装置。
　（構成２１）
　前記第１面から前記第２面に向かって延在するトレンチ部を有し、
　前記トレンチ部は、前記第２面に対する平面視において、前記誘電体を囲うように配置されており、
　前記トレンチ部が、前記第６半導体領域の内部に設けられていることを特徴とする構成２０に記載の光電変換装置。
　（構成２２）
　前記トレンチ部と前記誘電体が接続されていることを特徴とする構成２１に記載の光電変換装置。
　（構成２３）
　複数の基板が積層された構造体であって、前記複数の基板の一方の基板は配線層と前記半導体層を備え、前記第１面と前記配線層との間に前記第２面が位置しており、
　前記複数の基板の他方の基板と、前記一方の基板が積層されていることを特徴とする構成１～２２のいずれか１つに記載の光電変換装置。
　（構成２４）
　構成１～２３のいずれか１項に記載の光電変換装置と、
　前記光電変換装置が出力する信号を用いて画像を生成する信号処理部とを有することを特徴とする光電変換システム。
　（構成２５）
　構成１～２３のいずれか１項に記載の光電変換装置を備える移動体であって、
　前記光電変換装置が出力する信号を用いて前記移動体の移動を制御する制御部を有することを特徴とする移動体。
　（構成２６）
　構成１～２３のいずれか１項に記載の光電変換装置を備える機器であって、
　前記光電変換装置に対応した光学装置、
　前記光電変換装置を制御する制御装置、
　前記光電変換装置から出力された信号を処理する処理装置、
　前記光電変換装置で得られた情報を表示する表示装置、
　前記光電変換装置で得られた情報を記憶する記憶装置、および、
　前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかを更に備えることを特徴とする機器。
　本発明は上記実施の形態に制限されるものではなく、本発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、本発明の範囲を公にするために、以下の請求項を添付する。
　本願は、２０２２年１１月３０日提出の日本国特許出願特願２０２２－１９２４８３と２０２３年９月２８日提出の日本国特許出願特願２０２３－１６８６１７を基礎として優先権を主張するものであり、その記載内容の全てを、ここに援用する。
　３０１　半導体基板
　３０２　半導体層
　３１１、３１４、３１６、３１７　第１導電型の半導体領域
　３１２、３１３、３１５、３１９　第２導電型の半導体領域
　３４４　誘電体

Claims (47)

  1. 　印加される第１電圧および第２電圧によってアバランシェ増倍動作を行うアバランシェフォトダイオードを有するとともに、光が入射する第１面および前記第１面に対向する第２面を有する半導体層を備え、
    　前記アバランシェフォトダイオードは、
    　前記半導体層において前記第１面から第１の深さに設けられた第１導電型の第１半導体領域と、
    　前記第１半導体領域よりも前記第２面の側に位置する、第２導電型の第２半導体領域と、
    　前記第２半導体領域よりも前記第２面の側に位置し、前記第１電圧が印加され、前記半導体層の所定の深さ位置に設けられた前記第１導電型の第３半導体領域と、
    　前記第２電圧が与えられる領域と、
    　前記領域と前記第３半導体領域の間に設けられた、前記第１導電型の第４半導体領域とを有し、
    　前記第２面に対する平面視において少なくとも前記第４半導体領域と重なる部分に位置するとともに、少なくとも前記第２面から前記半導体層の内部に延在する部分を有する誘電体を有し、
    　前記部分は前記所定の深さ位置に設けられていることを特徴とする光電変換装置。
  2. 　前記第３半導体領域と前記第４半導体領域との間に前記第１導電型の第５半導体領域を有し、
    　前記誘電体は、前記第４半導体領域と重なる前記部分から前記平面視において前記第５半導体領域に重なる部分に延在していることを特徴とする請求項１に記載の光電変換装置。
  3. 　前記誘電体は、前記平面視において、前記第１半導体領域と重なる位置に配されていることを特徴とする請求項１に記載の光電変換装置。
  4. 　前記誘電体は、前記平面視において、前記第１半導体領域と重なる位置に配されていることを特徴とする請求項２に記載の光電変換装置。
  5. 　前記誘電体は、前記平面視において、前記第２半導体領域と重なる位置に配されていることを特徴とする請求項１に記載の光電変換装置。
  6. 　前記誘電体は、前記平面視において、前記第２半導体領域と重なる位置に配されていることを特徴とする請求項２に記載の光電変換装置。
  7. 　前記誘電体は、前記平面視において、前記第２半導体領域と重なる位置に配されていることを特徴とする請求項３に記載の光電変換装置。
  8. 　前記誘電体は、前記平面視において、前記第２半導体領域と重なる位置に配されていることを特徴とする請求項４に記載の光電変換装置。
  9. 　前記誘電体の深さ方向の延在は、前記第２面からの深さにおいて、前記第２半導体領域よりも浅い位置までであることを特徴とする請求項１に記載の光電変換装置。
  10. 　前記誘電体の深さ方向の延在は、前記第２面からの深さにおいて、前記第２半導体領域よりも浅い位置までであることを特徴とする請求項２に記載の光電変換装置。
  11. 　前記誘電体の深さ方向の延在は、前記第２面からの深さにおいて、前記第２半導体領域よりも浅い位置までであることを特徴とする請求項８に記載の光電変換装置。
  12. 　前記誘電体は、前記平面視において、前記第３半導体領域を囲むようにリング状に設けられていることを特徴とする請求項１に記載の光電変換装置。
  13. 　前記誘電体は、前記平面視において、前記第３半導体領域を囲むようにリング状に設けられていることを特徴とする請求項８に記載の光電変換装置。
  14. 　前記誘電体は、前記平面視において、前記第３半導体領域を囲むようにリング状に設けられていることを特徴とする請求項１１に記載の光電変換装置。
  15. 　前記第３半導体領域にコンタクトプラグが接続され、前記コンタクトプラグから前記第１電圧が印加されることを特徴とする請求項１に記載の光電変換装置。
  16. 　前記第３半導体領域にコンタクトプラグが接続され、前記コンタクトプラグから前記第１電圧が印加されることを特徴とする請求項１４に記載の光電変換装置。
  17. 　前記領域に前記第２電圧を印加するコンタクトプラグと、前記コンタクトプラグに接続された配線とを有し、
    　前記誘電体は、前記平面視において前記配線と重なる部分を有することを特徴とする請求項１に記載の光電変換装置。
  18. 　前記領域に前記第２電圧を印加するコンタクトプラグと、前記コンタクトプラグに接続された配線とを有し、
    　前記平面視において、前記誘電体は、前記平面視において前記配線と重なる部分を有し、
    　前記平面視において、前記配線は、前記誘電体および前記第５半導体領域と重なる部分を有することを特徴とする請求項２に記載の光電変換装置。
  19. 　前記領域に前記第２電圧を印加するコンタクトプラグと、前記コンタクトプラグに接続された配線とを有し、
    　前記平面視において、前記誘電体は、前記平面視において前記配線と重なる部分を有し、
    　前記平面視において、前記配線は、前記誘電体および前記第５半導体領域と重なる部分を有することを特徴とする請求項１６に記載の光電変換装置。
  20. 　印加される第１電圧および第２電圧によってアバランシェ増倍動作を各々が行う複数のアバランシェフォトダイオードを有するとともに、光が入射する第１面および前記第１面に対向する第２面を有する半導体層を備え、
    　前記複数のアバランシェフォトダイオードの各々は、
    　前記半導体層において前記第１面から第１の深さに設けられた第１導電型の第１半導体領域と、
    　前記第１半導体領域よりも前記第２面の側に位置する、第２導電型の第２半導体領域と、
    　前記第２半導体領域よりも前記第２面の側に位置し、前記第１電圧が印加され、前記半導体層の所定の深さ位置に設けられた前記第１導電型の第３半導体領域と、
    　前記第２電圧が与えられる領域と、
    　誘電体とを有し、
    　前記複数のアバランシェダイオードを分離する分離領域が設けられており、
    　前記誘電体は、前記第２面に対する平面視において前記分離領域と前記第３半導体領域との間に位置し、少なくとも前記第２面から前記所定の深さ位置を越えて延在する部分を有することを特徴とする光電変換装置。
  21. 　前記領域が、前記第２導電型の半導体領域であることを特徴とする請求項１に記載の光電変換装置。
  22. 　前記領域が、前記第２導電型の半導体領域であることを特徴とする請求項１９に記載の光電変換装置。
  23. 　前記領域が、前記第２導電型の半導体領域であることを特徴とする請求項２０に記載の光電変換装置。
  24. 　前記領域が、前記半導体層の内部に埋め込まれた金属部材であることを特徴とする請求項１に記載の光電変換装置。
  25. 　前記領域が、前記半導体層の内部に埋め込まれた金属部材であることを特徴とする請求項２０に記載の光電変換装置。
  26. 　前記第１電圧が正の電圧であり、前記第２電圧が負の電圧であることを特徴とする請求項１に記載の光電変換装置。
  27. 　前記第１電圧が正の電圧であり、前記第２電圧が負の電圧であることを特徴とする請求項２０に記載の光電変換装置。
  28. 　前記第１導電型がＮ型であり、前記第２導電型がＰ型であることを特徴とする請求項２６に記載の光電変換装置。
  29. 　前記第１導電型がＮ型であり、前記第２導電型がＰ型であることを特徴とする請求項２７に記載の光電変換装置。
  30. 　前記第１面に入射光を回折させる回折構造を有することを特徴とする請求項１に記載の光電変換装置。
  31. 　前記第１面に入射光を回折させる回折構造を有することを特徴とする請求項２０に記載の光電変換装置。
  32. 　前記部分をそれぞれが有する複数の前記誘電体を有し、
    　前記回折構造は、複数の誘電体を有し、
    　前記回折構造が有する前記複数の誘電体の一方と他方との間隔が、前記部分をそれぞれが有する前記複数の誘電体の一方と他方との間隔よりも狭いことを特徴とする請求項３０に記載の光電変換装置。
  33. 　前記部分をそれぞれが有する複数の前記誘電体を有し、
    　前記回折構造は、複数の誘電体を有し、
    　前記回折構造が有する前記複数の誘電体の一方と他方との間隔が、前記部分をそれぞれが有する前記複数の誘電体の一方と他方との間隔よりも狭いことを特徴とする請求項３１に記載の光電変換装置。
  34. 　前記第１面から前記第２面に向かって延在するトレンチ部を有し、
    　前記トレンチ部は、前記第２面に対する平面視において、前記誘電体を囲うように配置されていることを特徴とする請求項１に記載の光電変換装置。
  35. 　前記第１面から前記第２面に向かって延在するトレンチ部を有し、
    　前記トレンチ部は、前記第２面に対する平面視において、前記誘電体を囲うように配置されていることを特徴とする請求項２０に記載の光電変換装置。
  36. 　前記トレンチ部は、前記半導体層を貫通することを特徴とする請求項３４に記載の光電変換装置。
  37. 　前記トレンチ部は、前記半導体層を貫通することを特徴とする請求項３５に記載の光電変換装置。
  38. 　前記トレンチ部において前記第２面に最も近接する端部が、前記半導体層の内部の半導体領域と接することを特徴とする請求項３４に記載の光電変換装置。
  39. 　各々が前記アバランシェフォトダイオードである複数のアバランシェフォトダイオードを有し、
    　前記複数のアバランシェフォトダイオードの一方と他方の間には、前記第２導電型の第６半導体領域が配されており、
    　前記誘電体は、前記第６半導体領域の内部に設けられていることを特徴とする請求項１に記載の光電変換装置。
  40. 　各々が前記アバランシェフォトダイオードである複数のアバランシェフォトダイオードを有し、
    　前記複数のアバランシェフォトダイオードの一方と他方の間には、前記第２導電型の第６半導体領域が配されており、
    　前記誘電体は、前記第６半導体領域の内部に設けられていることを特徴とする請求項２０に記載の光電変換装置。
  41. 　前記第１面から前記第２面に向かって延在するトレンチ部を有し、
    　前記トレンチ部は、前記第２面に対する平面視において、前記誘電体を囲うように配置されており、
    　前記トレンチ部が、前記第６半導体領域の内部に設けられていることを特徴とする請求項３９に記載の光電変換装置。
  42. 　前記トレンチ部と前記誘電体が接続されていることを特徴とする請求項４１に記載の光電変換装置。
  43. 　複数の基板が積層された構造体であって、前記複数の基板の一方の基板は配線層と前記半導体層を備え、前記第１面と前記配線層との間に前記第２面が位置しており、
    　前記複数の基板の他方の基板と、前記一方の基板が積層されていることを特徴とする請求項１に記載の光電変換装置。
  44. 　複数の基板が積層された構造体であって、前記複数の基板の一方の基板は配線層と前記半導体層を備え、前記第１面と前記配線層との間に前記第２面が位置しており、
    　前記複数の基板の他方の基板と、前記一方の基板が積層されていることを特徴とする請求項２０に記載の光電変換装置。
  45. 　請求項１～４４のいずれか１項に記載の光電変換装置と、
    　前記光電変換装置が出力する信号を用いて画像を生成する信号処理部とを有することを特徴とする光電変換システム。
  46. 　請求項１～４５のいずれか１項に記載の光電変換装置を備える移動体であって、
    　前記光電変換装置が出力する信号を用いて前記移動体の移動を制御する制御部を有することを特徴とする移動体。
  47. 　請求項１～４５のいずれか１項に記載の光電変換装置を備える機器であって、
    　前記光電変換装置に対応した光学装置、
    　前記光電変換装置を制御する制御装置、
    　前記光電変換装置から出力された信号を処理する処理装置、
    　前記光電変換装置で得られた情報を表示する表示装置、
    　前記光電変換装置で得られた情報を記憶する記憶装置、および、
    　前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかを更に備えることを特徴とする機器。
PCT/JP2023/042138 2022-11-30 2023-11-24 光電変換装置、機器 WO2024117027A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022-192483 2022-11-30
JP2022192483 2022-11-30
JP2023168617 2023-09-28
JP2023-168617 2023-09-28

Publications (1)

Publication Number Publication Date
WO2024117027A1 true WO2024117027A1 (ja) 2024-06-06

Family

ID=91324019

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/042138 WO2024117027A1 (ja) 2022-11-30 2023-11-24 光電変換装置、機器

Country Status (1)

Country Link
WO (1) WO2024117027A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020170841A1 (ja) * 2019-02-21 2020-08-27 ソニーセミコンダクタソリューションズ株式会社 アバランシェフォトダイオードセンサ及び測距装置
JP2021027084A (ja) * 2019-07-31 2021-02-22 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
JP2021034559A (ja) * 2019-08-23 2021-03-01 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
WO2022065131A1 (ja) * 2020-09-28 2022-03-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、電子機器および固体撮像装置の製造方法
JP2022146231A (ja) * 2021-03-22 2022-10-05 キヤノン株式会社 光電変換装置、光電変換システム、および移動体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020170841A1 (ja) * 2019-02-21 2020-08-27 ソニーセミコンダクタソリューションズ株式会社 アバランシェフォトダイオードセンサ及び測距装置
JP2021027084A (ja) * 2019-07-31 2021-02-22 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
JP2021034559A (ja) * 2019-08-23 2021-03-01 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
WO2022065131A1 (ja) * 2020-09-28 2022-03-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、電子機器および固体撮像装置の製造方法
JP2022146231A (ja) * 2021-03-22 2022-10-05 キヤノン株式会社 光電変換装置、光電変換システム、および移動体

Similar Documents

Publication Publication Date Title
US11024660B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
US10714515B2 (en) Solid-state image sensing apparatus, electronic device, and transportation equipment
CN108369951B (zh) 图像传感器、图像采集系统和图像传感器的制造方法
KR102600673B1 (ko) 이미지 센서
US11056519B2 (en) Photoelectric conversion device, imaging system, and mobile apparatus
TWI837162B (zh) 固態攝像裝置及電子機器
JP2019140252A (ja) 光電変換装置および機器
US20220285410A1 (en) Semiconductor apparatus and device
US10692915B2 (en) Imaging device and method of manufacturing imaging device
JP7286445B2 (ja) 撮像装置および機器
US11631712B2 (en) Photoelectric conversion device, imaging system, and moving body with upper electrode and conductive layer at same potential or connected to each other
JP2019212737A (ja) 固体撮像素子及び固体撮像素子の製造方法、撮像システム
WO2024117027A1 (ja) 光電変換装置、機器
US20230038959A1 (en) Photoelectric conversion device
JP2020088293A (ja) 光電変換装置、光電変換システム、移動体
JP2022112593A (ja) 半導体素子、機器、チップ
JP2020088291A (ja) 光電変換装置、光電変換システム、移動体
US11810937B2 (en) Image sensor and method for fabricating the same
US20220238588A1 (en) Photoelectric conversion device, method for producing the same, and appliance
US20240006451A1 (en) Photoelectric conversion apparatus, equipment, layered structure
US20240006447A1 (en) Photoelectric conversion apparatus, method for manufacturing the same, and equipment
JP2023174187A (ja) 光電変換装置、光電変換装置の製造方法、撮像システム、移動体、および機器
US10490678B2 (en) Photoelectric conversion element and imaging system
US20230420468A1 (en) Photoelectric conversion device
US20230060602A1 (en) Photoelectric conversion apparatus, photoelectric conversion system using photoelectric conversion apparatus, and moving object