JP7286445B2 - 撮像装置および機器 - Google Patents
撮像装置および機器 Download PDFInfo
- Publication number
- JP7286445B2 JP7286445B2 JP2019122101A JP2019122101A JP7286445B2 JP 7286445 B2 JP7286445 B2 JP 7286445B2 JP 2019122101 A JP2019122101 A JP 2019122101A JP 2019122101 A JP2019122101 A JP 2019122101A JP 7286445 B2 JP7286445 B2 JP 7286445B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- pixel
- shielded
- transfer transistor
- isolation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 128
- 238000002955 isolation Methods 0.000 claims description 151
- 238000012546 transfer Methods 0.000 claims description 102
- 239000004065 semiconductor Substances 0.000 claims description 55
- 239000012535 impurity Substances 0.000 claims description 42
- 239000012212 insulator Substances 0.000 claims description 23
- 238000012545 processing Methods 0.000 claims description 21
- 230000003287 optical effect Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 description 67
- 230000003321 amplification Effects 0.000 description 32
- 238000003199 nucleic acid amplification method Methods 0.000 description 32
- 238000009792 diffusion process Methods 0.000 description 26
- 238000012937 correction Methods 0.000 description 18
- 239000000758 substrate Substances 0.000 description 17
- 238000009825 accumulation Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 10
- 230000005856 abnormality Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000002598 diffusion tensor imaging Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000003705 background correction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000009416 shuttering Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
- H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
Description
本発明は、撮像装置および機器に関する。
特許文献１には、開口画素領域、オプティカルブラック領域および黒基準画素領域を有する固体撮像素子が記載されている。開口画素領域の画素は、入射光に応じて発生した電荷を蓄積して出力する。オプティカルブラック領域の画素（以下、ＯＢ画素）は、開口画素領域の画素と同様の構造を有するが、遮光されている。黒基準画素領域の画素（以下、ＮＵＬＬ画素）は、電荷を蓄積するための不純物領域が有しない画素であり、それ以外は開口画素領域の画素と同様の構成を有する。
ＯＢ画素の信号とＮＵＬＬ画素の信号とを利用して開口画素領域の画素の信号を補正することができる。しかしながら、ＯＢ画素およびＮＵＬＬ画素の設計によっては、ＯＢ画素の信号とＮＵＬＬ画素の信号との間に有効な差を得ることができず、ＯＢ画素およびＮＵＬＬ画素の信号を開口画素領域の画素の信号の補正に使用することができない。例えば、ＮＵＬＬ画素の信号中の暗電流成分が大きいと、ＯＢ画素の信号とＮＵＬＬ画素の信号とが同等のレベルとなってしまい、この場合、ＯＢ画素およびＮＵＬＬ画素の信号を使って開口画素領域の画素の信号を補正するための情報を得ることができない。そのため、画質の向上が十分でない。
本発明は、撮像装置で得られる画像の画質を向上するために有利な技術を提供することを目的とする。
本発明の１つの側面は、受光画素、第１遮光画素および第２遮光画素を有する撮像装置に係り、前記撮像装置は、前記第１遮光画素の出力に応じた信号と前記第２遮光画素の出力に応じた信号とに基づいて前記受光画素の出力に応じた信号を処理する処理部を備え、前記第１遮光画素は、第１素子分離構造を含み、前記第２遮光画素は、前記第１素子分離構造とは異なる構造を有する第２素子分離構造を含む。
本発明によれば、撮像装置で得られる画像の画質を向上するために有利な技術が提供される。
以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
図１は、第１実施形態の撮像装置ＩＳの構成を示す模式的な平面図である。平面図は、撮像装置ＩＳの撮像面の法線に垂直な面に対する撮像装置ＩＳを正射影であり、平面視とも呼ばれる。撮像装置ＩＳは、第１半導体チップＩＳＳを備え、第１半導体チップＩＳＳは、画素領域１を備えている。画素領域１は、受光画素領域２と、遮光画素領域３とを含みうる。受光画素領域２は、複数の受光画素１２０を有し、各受光画素１２０は、それに入射した光を光電変換し、該光の量に応じた電気信号を発生する。
遮光画素領域３は、第１遮光画素領域３１と、第２遮光画素領域３２とを含みうる。第１遮光画素領域３１は、１又は複数の第１遮光画素１３１を含む。各第１遮光画素１３１は、遮光された画素であり、かつ、電荷蓄積領域を有しない画素、または、光電変換素子を有しない画素として定義されうる。第２遮光画素領域３２は、１又は複数の第２遮光画素１３２を含み、各第２遮光画素１３２は、遮光された画素であり、かつ、電荷蓄積領域を含む光電変換素子を有する画素として定義されうる。一例において、第１遮光画素１３１はＮＵＬＬ画素、第２遮光画素１３２はＯＢ画素と呼ばれうる。他の例において、第１遮光画素１３１は第１ＯＢ画素、第２遮光画素１３２は第２ＯＢ画素と呼ばれうる。
第１遮光画素１３１および第２遮光画素１３２は、それらの間の特性の違いによって相対的に定義されてもよい。例えば、第１遮光画素１３１は、第１転送トランジスタを含み、第２遮光画素１３２は、第２転送トランジスタを含み、第１転送トランジスタのソースの不純物濃度が第２転送トランジスタのソースの不純物濃度より低い関係を満たすものとして定義されうる。
受光画素１２０は、第３転送トランジスタを含む。一例において、第１転送トランジスタのソースの不純物濃度と第２転送トランジスタのソースの不純物濃度との差は、第３転送トランジスタのソースの不純物濃度と第２転送トランジスタのソースの不純物濃度との差より大きい。あるいは、第３転送トランジスタのソースの不純物濃度は、第２転送トランジスタのソースの不純物濃度と同じでありうる。第１遮光画素１３１の第１転送トランジスタのソースの不純物濃度は第１遮光画素１３１の第１転送トランジスタのドレインの不純物濃度よりも低い関係を満たしうる。第２遮光画素１３２の第２転送トランジスタのソースの不純物濃度は第２遮光画素１３２の第２転送トランジスタのドレインの不純物濃度よりも高い関係を満たしうる。受光画素１２０の第３転送トランジスタのソースの不純物濃度は受光画素１２０の第３転送トランジスタのドレインの不純物濃度よりも高い関係を満たしうる。一例において、第１転送トランジスタのソースの不純物濃度と第２転送トランジスタのソースの不純物濃度との差は、第１転送トランジスタのドレインの不純物濃度と第２転送トランジスタのドレインの不純物濃度との差より大きい。あるいは、第１転送トランジスタのドレインの不純物濃度は、第２転送トランジスタのドレインの不純物濃度と同じでありうる。このように、第１遮光画素１３１において、第１転送トランジスタのソースの不純物濃度を相対的に低くすることによって、第１転送トランジスタのソースに取り込まれるノイズ成分（ノイズ電荷、暗電流）を低減し、第１転送トランジスタのドレインに転送されるノイズ成分（ノイズ電荷）を低減できる。そのため、第１遮光画素１３１の出力に応じた信号のノイズ成分を低減できる。その結果、第１遮光画素１３１の出力に応じた信号に基づく補正の精度を高めることができる、第２遮光画素１３２は、遮光されている点のみにおいて、受光画素１２０と異なる画素でありうる。詳しくは、後述するが、第１遮光画素１３１は、第１素子分離構造を含み、第２遮光画素１３２は、該第１素子分離構造とは異なる構造を有する第２素子分離構造を含む。
第１遮光画素領域３１には、複数の第１遮光画素１３１が複数の行（図１では、ｘ行（ｘは２以上の自然数））および複数の列（図１では、ｎ列（ｎは２以上の自然数））を構成するように配置されうる。第２遮光画素領域３２には、複数の第２遮光画素１３２が複数の行（図１では、ｙ行（ｙは２以上の自然数））および複数の列（図１では、ｎ列（ｎは２以上の自然数））を構成するように配置されうる。受光画素領域２には、複数の受光画素１２０が複数の行（図１では、ｚ列（ｚは２以上の自然数））および複数の列（図１では、ｎ列（ｎは２以上の自然数））を構成するように配置されうる。第１遮光画素領域３１は、受光画素１２０が配置されていない列に配置された第１遮光画素１３１を有してもよい。第２遮光画素領域３２は、受光画素１２０が配置されていない列に配置された第２遮光画素１３２を有してもよい。第１遮光画素領域３１および／または第２遮光画素領域３２は、受光画素領域２を取り囲むように配置されてもよい。
撮像装置ＩＳの第１半導体チップＩＳＳは、画素領域１の受光画素１２０、第１遮光画素１３１、第２遮光画素１３２から信号を読み出すための読出回路の構成要素として、垂直駆動回路８を備えうる。垂直駆動回路８は、ｘ個の行を構成するように配置された第１遮光画素１３１を制御する行制御線Ｐｎ１～Ｐｎｘ、ｙ個の行を構成するように配置された第２遮光画素１３２を制御する行制御線Ｐｏ１～Ｐｏｘを制御（駆動）しうる。また、垂直駆動回路８は、ｚ個の行を構成するように配置された受光画素１２０を制御する行制御線Ｐｖ１～Ｐｖｚを制御（駆動）しうる。
複数の第１遮光画素１３１、複数の第２遮光画素１３２および複数の受光画素１２０は、ｎ列を構成するように配置されうる。第１遮光画素領域３１、第２遮光画素領域３２および受光画素領域２を横切るように複数の列信号線Ｖ１～Ｖｎが配置されうる。各列信号線に対して、複数の第１遮光画素１３１のうちの該当する第１遮光画素１３１が接続され、複数の第２遮光画素１３２のうち該当する第２遮光画素１３２が接続され、複数の受光画素１２０のうち該当する受光画素１２０が接続される。
受光画素１２０、第１遮光画素１３１、第２遮光画素１３２は、少なくとも、電荷電圧変換部（フローティングディフュージョン）、転送トランジスタ、増幅トランジスタおよびリセットトランジスタを含みうる。受光画素１２０および第２遮光画素１３２は、電荷蓄積領域を含む光電変換素子を有し、該電荷蓄積領域は、転送トランジスタのソースを構成しうる。転送トランジスタのドレインは、電荷電圧変換部を構成し、増幅トランジスタのゲートに電気的に接続されうる。あるいは、転送トランジスタのドレインは、電荷保持部を構成し、電荷保持部の電荷は、第２転送トランジスタによって電荷電圧変換部に転送されうる。電荷電圧変換部は、増幅トランジスタのゲートに電気的に接続されうる。リセットトランジスタは、電荷電圧変換部の電圧（電位）をリセットするように構成されうる。電荷電圧変換部の電圧がリセットされた状態で受光画素１２０、第１遮光画素１３１、第２遮光画素１３２から列信号線に出力される信号は、ノイズ信号（Ｎ信号）と呼ばれうる。電荷電圧変換部に対して電荷が転送された状態で受光画素１２０、第１遮光画素１３１、第２遮光画素１３２から列信号線に出力される信号は、光信号（Ｓ信号）と呼ばれうる。
撮像装置ＩＳの半導体チップＩＳＳは、画素領域１の受光画素１２０、第１遮光画素１３１、第２遮光画素１３２から信号を読み出すための読出回路の構成要素として、上記の垂直駆動回路８の他、種々の回路を含みうる。該回路は、例えば、列アンプ回路４、列コンパレータ回路５、列メモリ回路６、水平駆動回路７、列アンプ駆動回路９、列コンパレータ駆動回路１０、列メモリ駆動回路１１、タイミングジェネレータ１２、データ信号演算回路１３および出力回路１４を含みうる。列コンパレータ駆動回路１０と列メモリ駆動回路１１によって列ＡＤ変換回路が構成されうる。出力回路１４は低電圧差動信号（ＬＶＤＳ）出力回路でありうる。
画素領域１から列毎の列信号線Ｖ（ｉ）（ｉ＝１～ｎ）を通して出力される信号（Ｎ信号、Ｓ信号）は、列アンプ回路４に供給され、列アンプ回路４で増幅された後、列コンパレータ回路５に供給され、列コンパレータ回路５でデジタル信号に変換される。該デジタル信号（Ｎ信号、Ｓ信号）は、列メモリ回路６に格納される。列メモリ回路６に格納されたデジタル信号は、水平駆動回路７から供給される駆動制御信号に従って、順次にデータ信号演算回路１３に出力される。データ信号演算回路１３は、それに供給されるデジタル信号を処理する。出力回路１４は、データ信号演算回路１３によって処理された信号を第１半導体チップＩＳＳの外部に出力する。タイミングジェネレータ１２は、水平駆動回路７、垂直駆動回路８に制御信号を供給する。列アンプ駆動回路９、列コンパレータ駆動回路１０、列メモリ駆動回路１１は、それぞれ列アンプ回路４、列コンパレータ回路５、列メモリ回路６に対して、駆動信号およびバイアス電圧などを供給する。
図２に模式的に示されるように、撮像装置ＩＳは、第１半導体チップＩＳＳと第２半導体チップＩＰＳとが積層された構成を含みうる。第１半導体チップＩＳＳは、図１に模式的に示される構成を有しうる。第２半導体チップＩＳＳは、第１半導体チップＩＳＳ（より具体的には、出力回路１４）から出力される信号を処理する処理部ＤＳＰ（デジタルシグナルプロセッサ）を備えうる。処理部ＤＳＰは、第１遮光画素１３１の信号と第２遮光画素１３２の信号とに基づいて受光画素１２０の信号を処理しうる。詳細には、処理部ＤＳＰは、第１遮光画素１３１の出力に応じた信号と第２遮光画素１３２の出力に応じた信号とに基づいて、受光画素１２０の信号に応じた信号を処理しうる。処理部ＤＳＰは、例えば、第１遮光画素１３１の信号と第２遮光画素１３２の信号との差に基づいて、補正パラメータ（補正情報）を決定し、その補正パラメータを使って、受光画素１２０の信号を処理しうる。補正パラメータは、例えば、シェーディングを補正するための情報を含みうる。シェーディングは、例えば、温度に依存し、第１遮光画素１３１の出力に応じた信号と第２遮光画素１３２の出力に応じた信号との差は、温度に対して相関を有しうる。したがって、第１遮光画素１３１の出力に応じた信号と第２遮光画素１３２の出力に応じた信号との差に基づいて、シェーディング補正のための補正パラメータを決定することによって、温度に依存するシェーディングを補正することができる。なお、補正等の処理に用いられる第１遮光画素１３１や第２遮光画素１３２の出力に応じた信号は、第１遮光画素１３１や第２遮光画素１３２から列信号線に出力されたアナログ画素信号でありうるが、これに限らない。例えば、補正に用いられる第１遮光画素１３１や第２遮光画素１３２の出力に応じた信号は、アナログ画素信号をＡＤ変換して得られるデジタル画素信号でもよいし、デジタル画素信号をデジタル処理した画素データであってもよい。補正パラメータによる補正は、シェーディング補正のような不均一性を補正するものに限らず、ホワイトバランス調整や明るさ調整、ガンマ補正など、画像を構成する各画素データを一様にあるいは部分的に補正してもよい。第１遮光画素１３１の出力に応じた信号と第２遮光画素１３２の出力に応じた信号との差について、温度との相関を利用した補正に限らず、半導体チップの歪みとの相関や、画素回路や周辺回路を駆動する電源電圧の変動との相関を利用した補正であってもよい。
第１遮光画素１３１および第２遮光画素１３２の構造によっては、第１遮光画素１３１の信号と第２遮光画素１３２の信号との間に有意な差を得ることができず、そのために、補正パラメータを適切に決定できない可能性がある。第１実施形態は、第１遮光画素１３１の信号と第２遮光画素１３２の信号との間に有意な差を得るために有利な第１遮光画素１３１および第２遮光画素１３２の構造を提供する。
図３には、受光画素１２０の平面図が示されている。図３には、４つの受光画素１２０が示されている。受光画素１２０は、光電変換素子２０１、転送トランジスタ２０２、画素電源２０３、リセットトランジスタ２０４、電荷電圧変換部２０５、増幅トランジスタ２０６、行選択トランジスタ２０７、列信号線２０８、素子分離構造２５０を含みうる。光電変換素子２０１は、電荷蓄積領域を有し、光電変換によって発生し電荷蓄積領域に蓄積された電荷は、転送トランジスタ２０２を介して、電荷電圧変換部２０５に転送される。電荷蓄積領域は、転送トランジスタ２０２のソースとして機能し、電荷電圧変換部２０５は、転送トランジスタ２０２のドレインを構成する。電荷電圧変換部２０５は、増幅トランジスタ２０６のゲートに電気的に接続されている。増幅トランジスタ２０６のソースは、行選択トランジスタ２０７を介して列信号線２０８に電気的に接続される。素子分離構造２５０は、光電変換素子２０１、転送トランジスタ２０２、画素電源２０３、リセットトランジスタ２０４、電荷電圧変換部２０５、増幅トランジスタ２０６、行選択トランジスタ２０７等の素子を相互に電気的に分離する。また、受光画素１２０の素子分離構造２５０は、受光画素１２０と他の画素（第１遮光画素１３１、第２遮光画素１３２、受光画素１２０）とを電気的に分離する。
図４には、第２遮光画素（ＯＢ画素）１３２の平面図が示されている。図４には、４つの第２遮光画素１３２が示されている。第２遮光画素１３２は、光電変換素子２０１、転送トランジスタ２０２、画素電源２０３、リセットトランジスタ２０４、電荷電圧変換部２０５、増幅トランジスタ２０６、行選択トランジスタ２０７、列信号線２０８、素子分離構造２５２を含みうる。光電変換素子２０１は、電荷蓄積領域を有し、暗電流等のノイズ要因によって発生し電荷蓄積領域に蓄積された電荷は、転送トランジスタ２０２を介して、電荷電圧変換部２０５に転送される。電荷蓄積領域は、転送トランジスタ２０２のソースとして機能し、電荷電圧変換部２０５は、転送トランジスタ２０２のドレインを構成する。電荷電圧変換部２０５は、増幅トランジスタ２０６のゲートに電気的に接続されている。増幅トランジスタ２０６のソースは、行選択トランジスタ２０７を介して列信号線２０８に電気的に接続される。素子分離構造２５２は、光電変換素子２０１、転送トランジスタ２０２、画素電源２０３、リセットトランジスタ２０４、電荷電圧変換部２０５、増幅トランジスタ２０６、行選択トランジスタ２０７等の素子を相互に電気的に分離する。また、第２遮光画素１３２の素子分離構造２５２は、第２遮光画素１３２と他の画素（第１遮光画素１３１、第２遮光画素１３２、受光画素１２０）とを電気的に分離する。第２遮光画素１３２は、遮光膜によって光電変換素子２０１が覆われていること以外は、受光画素１２０と同じ構造を有しうる。
図５には、第１遮光画素（ＮＵＬＬ画素）１３１の平面図が示されている。図５には、４つの第１遮光画素１３１が示されている。第１遮光画素１３１は、転送トランジスタ２０２、画素電源２０３、リセットトランジスタ２０４、電荷電圧変換部（フローティングディフュージョン）２０５、増幅トランジスタ２０６、行選択トランジスタ２０７、列信号線２０８、素子分離構造２５１を備えうる。転送トランジスタ２０２のソース２００は、暗電流等のノイズ要因によって発生した電荷を蓄積しうる。ソース２００に蓄積された電荷は、転送トランジスタ２０２を介して、電荷電圧変換部２０５に転送される。電荷電圧変換部２０５は、増幅トランジスタ２０６のゲートに電気的に接続されている。増幅トランジスタ２０６のソースは、行選択トランジスタ２０７を介して列信号線２０８に電気的に接続される。素子分離構造２５１は、転送トランジスタ２０２（ソース２００を含む）、画素電源２０３、リセットトランジスタ２０４、電荷電圧変換部２０５、増幅トランジスタ２０６、行選択トランジスタ２０７等の素子を相互に電気的に分離する。また、第１遮光画素１３１の素子分離構造２５１は、第１遮光画素１３１と他の画素（第１遮光画素１３１、第２遮光画素１３２、受光画素１２０）とを電気的に分離する。第１遮光画素１３１は、素子分離構造２５１の構造が第２遮光画素１３２の素子分離構造２５２と異なる以外は、第２遮光画素１３２と同様の構造を有しうる。
図６には、図３のＡ－Ａ’線における受光画素１２０の断面図が示されている。受光画素１２０の素子分離構造２５０は、ＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）３２０を含みうる。ＤＴＩ３２０は、半導体基板３０２に形成された高アスペクト比の縦溝に半導体基板３０２とは異なる屈折率を有する材料（絶縁体）を充填して構成されうる。ＤＴＩ３２０は、例えば、縦溝内に化学気相成長（ＣＶＤ）法等によって酸化シリコン等の絶縁体を堆積することによって形成されうる。受光画素１２０にＤＴＩ３２０を設けることで、光電変換素子２０１で発生した電荷が光電変換素子２０１に隣接する素子に流入してノイズ要因となることや、隣接する画素に流入して混色を発生させること抑制することができる。
光電変換素子２０１、電荷電圧変換部２０５、トランジスタ２０２、２０４、２０６、２０７の拡散領域（ソース、ドレイン）、および、素子分離構造２５０（ＤＴＩ３２０）は、半導体基板３０２の中に配置される。転送トランジスタ２０２は、ゲート３１３と、ゲート３１３と半導体基板３０２との間に配置されたゲート絶縁膜３１４とを有し、光電変換素子２０１の電荷蓄積領域をソース、電荷電圧変換部２０５をドレインとするトランジスタで構成されている。ゲート絶縁膜３１４は、例えば、酸化シリコンで構成されうる。一例において、半導体基板３０２の２つの面のうち一方の面の側には、配線構造３０１が配置され、半導体基板３０２の２つの面のうち他方の面の側には、遮光膜３１８、絶縁膜３０３、カラーフィルタ３０４およびオンチップレンズ３１７が配置されうる。遮光膜３１８は、光電変換素子２０１に光を入射させるための開口を有する。遮光膜３１８は、光電変換素子２０１以外の素子に光が入射することを防止するように配置されうる。
配線構造３０１は、配線層（配線パターン）３１１と、層間絶縁膜３１２とを含みうる。配線層３１１は、例えば、アルミニウムまたは銅を主成分とする導電材料によって構成されうる。層間絶縁膜３１２は、酸化シリコン、窒化シリコンまたは酸窒化シリコンで構成されうる。
図７には、図４のＡ－Ａ’線における第２遮光画素１３２（ＯＢ画素）の断面図が示されている。第２遮光画素１３２の素子分離構造２５２は、ＤＴＩ３２０を含みうる。第２遮光画素１３２は、遮光膜３１８によって光電変換素子２０１が覆われていること以外は、受光画素１２０と同じ構造を有しうる。
図８には、図５のＡ－Ａ’線における第１遮光画素１３１（ＮＵＬＬ画素）の断面図が示されている。第１遮光画素１３１の素子分離構造２５１は、拡散分離領域３２１を含みうる。第１遮光画素１３１の素子分離構造２５１は、拡散分離領域３２１で構成されている点で、ＤＴＩ３２０で構成された第２遮光画素１３２の素子分離構造２５２と異なる。例えば、ソース２００および電荷電圧変換部２０５が第１導電型を有する場合において、拡散分離領域３２１は、第２導電型を有しうる。ここで、第１導電型と第２導電型とは互いに異なる導電型であり、一方がｐ型であれば、他方はｎ型である。
第１遮光画素１３１は、遮光された画素であり、かつ、電荷蓄積領域を有しない画素、または、光電変換素子を有しない画素として定義されうる。第１遮光画素１３１および第２遮光画素１３２は、それらの間の特性の違いによって相対的に定義されてもよい。例えば、第１遮光画素１３１の転送トランジスタ２０２のソース２００の不純物濃度が第２遮光画素１３２（ＯＢ画素）の転送トランジスタ２０２のソース（光電変換素子２０１の電荷蓄積領域）の不純物濃度より低い。
素子分離構造としてＤＴＩを用いた場合、半導体領域（例えば、ソース２００）とＤＴＩとの界面で暗電流が発生しうる。この暗電流が大きいと、第１遮光画素１３１の信号と第２遮光画素１３２の信号との間に有意な差を得ることができない。これは、第１遮光画素１３１の信号と第２遮光画素１３２の信号との差に基づいて受光画素１２０の信号を補正するための補正パラメータを適正に決定することを困難にする。第１実施形態では、第１遮光画素１３１の素子分離構造２５１を拡散分離領域３２１で構成することによって、ＤＴＩの存在による暗電流ノイズを低減する。これにより、転送トランジスタ２０２を介して列信号線に出力される信号に含まれる暗電流成分を低減ることができる。したがって、第１遮光画素１３１の信号と第２遮光画素１３２の信号との差に基づいて受光画素１２０の信号を補正するための補正パラメータを適正に決定することができる。これは、高品位の画像を得ることを可能にする。
第１遮光画素１３１の素子分離構造２５１を拡散分離領域３２１で構成し、第２遮光画素１３２の素子分離構造２５２をＤＴＩ３２０で構成した構造は、第１遮光画素１３１から出力されるノイズが第２遮光画素１３２から出力されるノイズより小さくしうる。ここで、第１遮光画素１３１の素子分離構造２５１を拡散分離領域３２１で構成し、第２遮光画素１３２の素子分離構造２５２をＤＴＩ３２０で構成した構造は、第１素子分離構造２５１が絶縁体を含まず、第２素子分離構造２５２が絶縁体を含む構造の一例である。
第１遮光画素１３１における半導体領域と絶縁体の界面の面積は、第２遮光画素１３２における半導体領域と絶縁体との界面の面積より小さいことが望ましい。あるいは、第１遮光画素１３１における半導体領域の体積は、第２遮光画素１３２における半導体領域の体積より大きいことが望ましい。ここで、半導体領域は、半導体基板３０２のうち半導体で構成された部分を意味する。また、絶縁体は、絶縁膜３０３、配線構造３０１の層間絶膜、ゲート絶縁膜３１４、ＤＴＩ３２０等を意味する。半導体領域と絶縁体との界面は、暗電流を発生させる原因となりうる。したがって、半導体領域と絶縁体を小さくすることは、暗電流によるノイズを低減するために有利である。
第１実施形態では、第１遮光画素１３１の素子分離構造２５１は、互いに隣接する第１遮光画素１３１を相互に電気的に分離する第１素子分離（拡散分離領域３２１）を含む。また、第２遮光画素１３２の素子分離構造２５２は、互いに隣接する第２遮光画素１３２を相互に電気的に分離する第２素子分離（ＤＴＩ３２０）を含む。ここで、該第１素子分離と該第２素子分離とが互いに異なる構造を有する。
図６、図７、図８には、裏面照射型として構成された撮像装置ＩＳの断面が示されているが、撮像装置ＩＳは、表面照射型として構成されてもよい。以下で説明する全ての実施形態についても同様である。
以下、図９、図１０を参照しながら第２実施形態の撮像装置ＩＳについて説明する。第２実施形態として言及しない事項は、第１実施形態に従いうる。図９には、図３のＡ－Ａ’線における受光画素１２０の断面図が示されている。受光画素１２０の素子分離構造２５０は、ＤＴＩ３２０およびＳＴＩ３２３を有する。図１０には、図４のＡ－Ａ’線における第２遮光画素１３２（ＯＢ画素）の断面図が示されている。第２遮光画素１３２は、遮光膜によって光電変換素子２０１が覆われていること以外は、受光画素１２０と同じ構造を有しうる。第２実施形態の第１遮光画素１３１は、第１実施形態の第１遮光画素１３１と同じ構成を有しうる。
第２実施形態では、受光画素１２０の素子分離構造２５０および第２遮光画素１３２の素子分離構造２５２がＤＴＩ３２０およびＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）３２３を有する。ＳＴＩ３２３は、半導体基板３０２に形成された低アスペクト比の縦溝に半導体基板３０２とは異なる屈折率を有する材料（絶縁体）を充填して構成されうる。半導体基板３０２の厚さ方向におけるＳＴＩ３２３の寸法は、半導体基板３０２の厚さの１／２以下でありうる。
一例において、受光画素１２０の素子分離構造２５０のＤＴＩ３２０（第１素子分離）は、受光画素１２０と他の画素（第１遮光画素１３１、第２遮光画素１３２、受光画素１２０）とを電気的に分離する。また、一例において、受光画素１２０の素子分離構造２５０のＳＴＩ３２３（第２素子分離）は、受光画素１２０における複数の素子を相互に電気的に分離する。該複数の素子は、光電変換素子２０１、転送トランジスタ２０２、画素電源２０３、リセットトランジスタ２０４、電荷電圧変換部２０５、増幅トランジスタ２０６、行選択トランジスタ２０７等でありうる。
第２実施形態は、第１実施形態の効果の他、隣り合う受光画素１２０の間の混色を防止しつつ暗電流をより低減することができるという効果を有する。第２実施形態では、素子分離構造２５０、２５２がＤＴＩおよびＳＴＩの双方を有するが、これは一例に過ぎない。例えば、受光画素１２０および第２遮光画素１３２の素子分離構造２５０、２５２は、ＳＴＩのみで構成されてもよい。
以下、図１１を参照しながら第３実施形態の撮像装置ＩＳについて説明する。第３実施形態として言及しない事項は、第１実施形態に従いうる。図１１には、図５のＡ－Ａ’線における第１遮光画素１３１（ＮＵＬＬ画素）の断面図が示されている。第３実施形態は、第１遮光画素１３１の素子分離構造２５１が拡散分離領域３２１およびＳＴＩ３２３を有する点で第１実施形態と異なる。一例において、第１遮光画素１３１の素子分離構造２５１の拡散分離領域３２１は、第１遮光画素１３１と他の画素（第１遮光画素１３１、第２遮光画素１３２、受光画素１２０）とを電気的に分離する。また、一例において、第１遮光画素１３１の素子分離構造２５１のＳＴＩ３２３は、第１遮光画素１３１０における複数の素子を相互に電気的に分離する。該複数の素子は、光電変換素子２０１、転送トランジスタ２０２、画素電源２０３、リセットトランジスタ２０４、電荷電圧変換部２０５、増幅トランジスタ２０６、行選択トランジスタ２０７等でありうる。電荷電圧変換部２０５と拡散分離領域３２１との間に転送トランジスタ２０２のソース２００が配置され、拡散分離領域３２１とソース２００との間にＳＴＩ３２３が配置されうる。拡散分離領域３２１の幅は温度依存性を有し、ＳＴＩ３２３の幅の温度依存性よりも大きい。そのため、拡散分離領域３２１の幅の温度依存性は、暗電流の温度依存性をもたらす。
第３実施形態では、第１遮光画素１３１の素子分離構造２５１は、第１遮光画素１３１における複数の素子を相互に電気的に分離するする第１素子分離（ＳＴＩ３２３）を含む。また、第２遮光画素１３２の素子分離構造２５２は、第２遮光画素１３２における複数の素子を相互に電気的に分離する第２素子分離（ＳＴＩ３２３）を含む。該複数の素子は、光電変換素子２０１、転送トランジスタ２０２、画素電源２０３、リセットトランジスタ２０４、電荷電圧変換部２０５、増幅トランジスタ２０６、行選択トランジスタ２０７等でありうる。該第１素子分離と該第２素子分離とが互いに異なる構造を有する。
第３実施形態は、第１実施形態の効果の他、第１遮光画素１３１の暗電流の温度依存性を低減することができるという効果を有する。更に、第３実施形態は、第１遮光画素１３１ごとの活性領域の寸法のばらつきを抑制することができるという効果を有する。その結果、第１遮光画素１３１の信号と第２遮光画素１３２の信号との差をより正確に得ることができ、これにより受光画素１２０の信号をより正確に補正することができる。
以下、図１２を参照しながら第４実施形態の撮像装置ＩＳについて説明する。第４実施形態として言及しない事項は、第１実施形態に従いうる。第４実施形態は、第１遮光画素１３１の素子分離構造２５１がＳＴＩ３２３で構成されている点が、第１実施形態と異なる。図１２には、図５のＡ－Ａ’線における第１遮光画素１３１（ＮＵＬＬ画素）の断面図が示されている。第１遮光画素１３１の素子分離構造２５１は、ＳＴＩ３２３で構成されている。第１遮光画素１３１の素子分離構造２５１のＳＴＩ３２３は、第１遮光画素１３１と他の画素（第１遮光画素１３１、第２遮光画素１３２、受光画素１２０）とを電気的に分離する。また、一例において、第１遮光画素１３１の素子分離構造２５１のＳＴＩ３２３は、第１遮光画素１３１における複数の素子を相互に電気的に分離する。該複数の素子は、光電変換素子２０１、転送トランジスタ２０２、画素電源２０３、リセットトランジスタ２０４、電荷電圧変換部２０５、増幅トランジスタ２０６、行選択トランジスタ２０７等でありうる。
拡散分離領域の幅は温度依存性を有し、ＳＴＩ３２３の幅の温度依存性よりも大きい。そのため、拡散分離領域の幅の温度依存性は、暗電流の温度依存性をもたらす。第４実施形態は、第１実施形態の効果の他、第１遮光画素１３１の暗電流の温度依存性を低減することができるという効果を有する。更に、第４実施形態は、第１遮光画素１３１ごとの活性領域の寸法のばらつきを抑制することができるという効果を有する。その結果、第１遮光画素１３１の信号と第２遮光画素１３２の信号との差をより正確に得ることができ、これにより受光画素１２０の信号をより正確に補正することができる。
以下、図１３～図１５を参照しながら第５実施形態の撮像装置ＩＳについて説明する。第５実施形態として言及しない事項は、第１実施形態に従いうる。図１３には、図３のＡ－Ａ’線における受光画素１２０の断面図が示されている。図１４には、図４のＡ－Ａ’線における第２遮光画素１３２（ＯＢ画素）の断面図が示されている。図１５には、図５のＡ－Ａ’線における第１遮光画素１３１（ＮＵＬＬ画素）の断面図が示されている。第５実施形態は、受光画素１２０の素子分離構造２５０および第２遮光画素１３２の素子分離構造２５２が拡散分離領域３２１で構成され、第１遮光画素１３１の素子分離構造２５１がＤＴＩ３２０で構成されている点で第１実施形態と異なる。
第５実施形態では、例えば、迷光が第１遮光画素１３１に入った場合でも、第１遮光画素１３１に設けられたＤＴＩ３２０の屈折率と半導体基板３０２の屈折率との差によって迷光が屈折する。したがって、転送トランジスタ２０２のソース２００に入射することを抑制することができる。これにより、第１遮光画素１３１の感光による暗電流ノイズを抑制することができる。その結果、第１遮光画素１３１の信号と第２遮光画素１３２の信号との差を正確に得ることができ、これにより受光画素１２０の信号を正確に補正することができる。
第５実施形態では、受光画素１２０の素子分離構造２５０および第２遮光画素１３２の素子分離構造２５２が拡散分離領域３２１で構成されているが、これに代えて、素子分離構造２５０および素子分離構造２５２がＳＴＩで構成されてもよい。
以下、図１６～図２１を参照しながら第６実施形態の撮像装置ＩＳについて説明する。第６施形態として言及しない事項は、第１実施形態に従いうる。第６実施形態では、受光画素１２０、第１遮光画素１３１および第２遮光画素１３２の光電変換素子が２つの光電変換素子２０１、２１０に分割されている。各画素の光電変換素子の分割数（１つの画素の光電変換素子の個数）は、２つ限定されるものではなく、任意の個数に分割されうる。
図１６には、第６実施形態の受光画素１２０の平面図が示されている。図１６には、４つの受光画素１２０が示されている。第６実施形態の受光画素１２０は、２つの光電変換素子２０１、２１１と、光電変換素子２０１、２１１から電荷電圧変換部２０５に電荷を転送するための２つの転送トランジスタ２０２、２１２とを有する点で第１実施形態の受光画素１２０と異なる。光電変換素子２０１、２１１は、例えば、焦点検出のために使用されうる。図１７には、第６実施形態の第２遮光画素１３２（ＯＢ画素）の平面図が示されている。図１７には、４つの第２遮光画素１３２が示されている。第６実施形態の第２遮光画素１３２は、２つの光電変換素子２０１、２１１と、光電変換素子２０１、２１１から電荷電圧変換部２０５に電荷を転送するための２つの転送トランジスタ２０２、２１２とを有する点で第１実施形態の第２遮光画素１３２と異なる。図１８には、第６実施形態の第１遮光画素１３１の平面図が示されている。図１８には、４つの第１遮光画素１３１が示されている。第６実施形態の第１遮光画素１３１は、２つの転送トランジスタ２０２、２１２を有する点で第１実施形態の第１遮光画素１３１と異なる。
図１９には、図１６のＣ－Ｃ’線における受光画素１２０の断面図が示されている。受光画素１２０の素子分離構造２５０は、ＤＴＩ３２０を含みうる。図２０には、図１７のＣ－Ｃ’線における第２遮光画素１３２（ＯＢ画素）の断面図が示されている。第２遮光画素１３２の素子分離構造２５２は、ＤＴＩ３２０を含みうる。第２遮光画素１３２は、遮光膜によって光電変換素子２０１が覆われていること以外は、受光画素１２０と同じ構造を有しうる。図２１には、図１８のＣ－Ｃ’線における第１遮光画素１３１（ＮＵＬＬ画素）の断面図が示されている。第１遮光画素１３１の素子分離構造２５１は、ＤＴＩ３２０、３３０を含みうる。
ＤＴＩ３２０、３３０は、半導体基板３０２に形成された高アスペクト比の縦溝に半導体基板３０２とは異なる屈折率を有する材料（絶縁体）を充填して構成されうる。ＤＴＩ３２０、３３０は、例えば、縦溝内に化学気相成長（ＣＶＤ）法等によって酸化シリコン等の絶縁体を堆積することによって形成されうる。ＤＴＩ３２０は、受光画素１２０と他の画素（第１遮光画素１３１、第２遮光画素１３２、受光画素１２０）とを電気的に分離する。ＤＴＩ３２０は、光電変換素子２０１、２１１を相互に電気的に分離する。各画素の光電変換素子を複数の光電変換素子に分割した場合においても、第１遮光画素１３１の信号と第２遮光画素１３２の信号との差に基づいて受光画素１２０の信号を補正するための補正パラメータを適正に決定することができる。これは、高品位の画像を得ることを可能にする。
以下、図２２～図２５を参照しながら第７実施形態の撮像装置ＩＳを説明する。第７実施形態として言及しない事項は、第６実施形態に従いうる。第７実施形態は、光電変換素子２０１と光電変換素子２１１とが拡散分離領域２５５によって電気的に分離される点で、第６実施形態と異なる。図２２には、第７実施形態の受光画素１２０の平面図が示されている。図２２には、４つの受光画素１２０が示されている。図２３には、第７実施形態の第２遮光画素１３２の平面図が示されている。図２３には、４つの第２遮光画素１３２が示されている。図２４には、図２２のＣ－Ｃ’線における受光画素１２０の断面図が示されている。図２５には、図２３のＣ－Ｃ’線における第２遮光画素１３２の断面図が示されている。受光画素１２０および第２遮光画素１３２において、光電変換素子２０１と光電変換素子２１１とが拡散分離領域２５５によって電気的に分離されている。第７実施形態の第１遮光画素１３１は、第６実施形態の第１遮光画素１３１の構成と同じ構成を有しうる。
以下、図２６～図３１を参照しながら第８実施形態の撮像装置ＩＳについて説明する。第８実施形態の撮像装置ＩＳは、電荷保持部２１４および第２転送トランジスタ２１５を有する点で第１実施形態と異なりうる。また、第８実施形態の撮像装置ＩＳは、第１遮光画素１３１の素子分離構造２５１がＳＴＩ３２３および拡散分離領域３２１を含む点で第１実施形態と異なりうる。
図２６には、受光画素１２０の平面図が示されている。図２６には、４つの受光画素１２０が示されている。受光画素１２０は、光電変換素子２０１、転送トランジスタ２０２、画素電源２０３、リセットトランジスタ２０４、電荷電圧変換部２０５、増幅トランジスタ２０６、行選択トランジスタ２０７、列信号線２０８、素子分離構造２５０を備えうる。光電変換素子（フォトダイオード）２０１は、電荷蓄積領域を有し、光電変換によって発生し電荷蓄積領域に蓄積された電荷は、転送トランジスタ２０２を介して電荷保持部（メモリ）２１４に転送される。転送トランジスタ２０２は、グルーバルシャッタとして機能しうる。電荷保持部２１４に転送された電荷は、第２転送トランジスタ２１５によって電荷電圧変換部（フローティングディフュージョン）２０５に転送される。電荷電圧変換部２０５は、増幅トランジスタ２０６のゲートに電気的に接続されている。増幅トランジスタ２０６のソースは、行選択トランジスタ２０７を介して列信号線２０８に電気的に接続される。素子分離構造２５０は、光電変換素子２０１、転送トランジスタ２０２、画素電源２０３、リセットトランジスタ２０４、電荷電圧変換部２０５、増幅トランジスタ２０６、行選択トランジスタ２０７等の素子を相互に電気的に分離する。また、受光画素１２０の素子分離構造２５０は、受光画素１２０と他の画素（第１遮光画素１３１、第２遮光画素１３２、受光画素１２０）とを電気的に分離する。
図２７には、第２遮光画素（ＯＢ画素）１３２の平面図が示されている。図２７には、４つの第２遮光画素１３２が示されている。第２遮光画素１３２は、光電変換素子２０１、転送トランジスタ２０２、画素電源２０３、リセットトランジスタ２０４、電荷電圧変換部２０５、増幅トランジスタ２０６、行選択トランジスタ２０７、列信号線２０８、素子分離構造２５０を備えうる。光電変換素子２０１は、電荷蓄積領域を有し、暗電流等のノイズ要因によって発生し電荷蓄積領域に蓄積された電荷は、転送トランジスタ２０２を介して電荷保持部（メモリ）２１４に転送される。転送トランジスタ２０２は、グルーバルシャッタとして機能しうる。電荷保持部２１４に転送された電荷は、第２転送トランジスタ２１５によって電荷電圧変換部２０５に転送される。電荷電圧変換部２０５は、増幅トランジスタ２０６のゲートに電気的に接続されている。増幅トランジスタ２０６のソースは、行選択トランジスタ２０７を介して列信号線２０８に電気的に接続される。素子分離構造２５０は、光電変換素子２０１、転送トランジスタ２０２、画素電源２０３、リセットトランジスタ２０４、電荷電圧変換部２０５、増幅トランジスタ２０６、行選択トランジスタ２０７等の素子を相互に電気的に分離する。また、第２遮光画素１３２の素子分離構造２５２は、第２遮光画素１３２と他の画素（第１遮光画素１３１、第２遮光画素１３２、受光画素１２０）とを電気的に分離する。第２遮光画素１３２は、遮光膜によって光電変換素子２０１が覆われていること以外は、受光画素１２０と同じ構造を有しうる。
図２８には、第１遮光画素（ＮＵＬＬ画素）１３１の平面図が示されている。図２８には、４つの第１遮光画素が示されている。第１遮光画素１３１は、光電変換素子２０１、転送トランジスタ２０２、画素電源２０３、リセットトランジスタ２０４、電荷電圧変換部２０５、増幅トランジスタ２０６、行選択トランジスタ２０７、列信号線２０８、素子分離構造２５０を備えうる。転送トランジスタ２０２のソース２００は、暗電流等のノイズ要因によって発生した電荷を蓄積しうる。ソース２００に蓄積された電荷は、転送トランジスタ２０２を介して電荷電圧変換部２０５に転送される。転送トランジスタ２０２は、グルーバルシャッタとして機能しうる。電荷保持部２１４に転送された電荷は、第２転送トランジスタ２１５によって電荷電圧変換部２０５に転送される。電荷電圧変換部２０５は、増幅トランジスタ２０６のゲートに電気的に接続されている。増幅トランジスタ２０６のソースは、行選択トランジスタ２０７を介して列信号線２０８に電気的に接続される。素子分離構造２５１は、光電変換素子２０１、転送トランジスタ２０２、画素電源２０３、リセットトランジスタ２０４、電荷電圧変換部２０５、増幅トランジスタ２０６、行選択トランジスタ２０７等の素子を相互に電気的に分離する。また、第１遮光画素１３１の素子分離構造２５１は、第１遮光画素１３１と他の画素（第１遮光画素１３１、第２遮光画素１３２、受光画素１２０）とを電気的に分離する。
図２９には、図２６のＢ－Ｂ’線における受光画素１２０の断面図が示されている。図３０には、図２７のＢ－Ｂ’線における第２遮光画素１３２の断面図が示されている。受光画素１２０および第２遮光画素１３２の素子分離構造２５０は、ＤＴＩ３２０で構成される。受光画素１２０のＤＴＩ３２０は、受光画素１２０と他の画素（第１遮光画素１３１、第２遮光画素１３２、受光画素１２０）とを電気的に分離する。また、第２遮光画素１３２のＤＴＩ３２０は、第２遮光画素１３２と他の画素（第１遮光画素１３１、第２遮光画素１３２、受光画素１２０）とを電気的に分離する。また、受光画素１２０のＤＴＩは、受光画素１２０における複数の素子を相互に電気的に分離し、第２遮光画素１３２のＤＴＩは、第２遮光画素１３２における複数の素子を相互に電気的に分離する。該複数の素子は、光電変換素子２０１、転送トランジスタ２０２、２１５、電荷保持部２１４、リセットトランジスタ２０４、電荷電圧変換部２０５、増幅トランジスタ２０６、行選択トランジスタ２０７等でありうる。
図３１には、図２８のＢ－Ｂ’線における第１遮光画素１３１（ＮＵＬＬ画素）の断面図が示されている。第１遮光画素１３１の素子分離構造２５１は、拡散分離領域３２１およびＳＴＩ３２３を有する。転送トランジスタ２０２のソース２００と電荷保持部２１４とは、ＳＴＩ３２３によって分離されうる。電荷電圧変換部２０５は、電荷電圧変換部２０５の周囲の素子から拡散分離領域３２１によって分離されうる。電荷電圧変換部２０５は、ＳＴＩと接触せず、ＤＴＩとも接触しない。このような構成は、電荷電圧変換部２０５に蓄積されている信号に暗電流に起因するノイズ成分が混入することが抑制されうる。
以下、図３２を参照しながら第９実施形態の撮像装置ＩＳについて説明する。図３２には、図５のＡ－Ａ’線における第１遮光画素１３１の断面図が示されている。第９実施形態は、第１遮光画素１３１がソース２００の代わりに、電荷蓄積領域を含む光電変換素子２０１’を有する点で第１乃至第８実施形態と異なる。第９実施形態の第１遮光画素１３１は、例えば、第５実施形態の受光画素１２０（図１３）および第２遮光画素１３２（図１４）と組み合わせて実施されうる。第１遮光画素１３１は、第２遮光画素１３２より大きい信号を出力するように構成されてもよいし、第２遮光画素１３２より小さい信号を出力するように構成されてもよい。
以下、図３３、図３４を参照しながら第１０実施形態の撮像装置ＩＳについて説明する。第９実施形態として言及しない事項は、第１実施形態に従いうる。図３３は、第１０実施形態の撮像装置ＩＳの構成を示す模式的な平面図である。図３３には、便宜的に、２つの受光画素１２０、１つの第１遮光画素１３１および１つの第２遮光画素１３２が示されている。
第２遮光画素１３２は、遮光膜によって光電変換素子２０１が覆われていること以外は、受光画素１２０と同じ構造を有しうる。第１遮光画素１３１は、遮光された画素であり、かつ、電荷蓄積領域を有しない画素、または、光電変換素子を有しない画素として定義されうる。第１遮光画素１３１および第２遮光画素１３２は、それらの間の特性の違いによって相対的に定義されてもよい。例えば、第１遮光画素１３１の転送トランジスタ２０２のソース２００の不純物濃度が第２遮光画素１３２（ＯＢ画素）の転送トランジスタ２０２のソース（光電変換素子２０１）の不純物濃度より低い。
受光画素１２０および第２遮光画素１３２は、同じ構造を有する素子分離構造を備えうる。該素子分離構造は、ＤＴＩおよびＳＴＩで構成されうる。遮光膜３１８は、ＤＴＩ中に埋め込まれた部分を有しうる。図３４（ｃ）に示された第１遮光画素１３１は、素子分離構造が、図３４（ａ）、（ｂ）にそれぞれ示された受光画素１２０、第２遮光画素１３２の素子分離構造と異なりうる。
第１遮光画素１３１の素子分離構造は、第１遮光画素１３１と他の画素（受光画素、第１遮光画素または第２遮光画素）との間にＤＴＩを有するが、第１遮光画素１３１における複数の素子の間にはＤＴＩを有しない。一方、受光画素１２０の素子分離構造は、受光画素１２０と他の画素（受光画素、第１遮光画素または第２遮光画素）との間にＤＴＩを有し、受光画素１２０における複数の素子の間にもＤＴＩを有する。同様に、第２遮光画素１３２の素子分離構造は、第２遮光画素１３２と他の画素（受光画素、第１遮光画素または第２遮光画素）との間にＤＴＩを有し、第２遮光画素１３２における複数の素子の間にもＤＴＩを有する。第１遮光画素１３１が有するＤＴＩと第２遮光画素１３２が有するＤＴＩとは、形状が互いに異なる。
他の観点において、第１遮光画素１３１の素子分離構造は、第１遮光画素１３１と他の画素（受光画素、第１遮光画素または第２遮光画素）との間にＳＴＩを有し、第１遮光画素１３１における複数の素子の間にもＳＴＩを有する。同様に、受光画素１２０の素子分離構造は、受光画素１２０と他の画素（受光画素、第１遮光画素または第２遮光画素）との間にＳＴＩを有し、受光画素１２０における複数の素子の間にもＳＴＩを有する。同様に、第２遮光画素１３２の素子分離構造は、第２遮光画素１３２と他の画素（受光画素、第１遮光画素または第２遮光画素）との間にＳＴＩを有し、第２遮光画素１３２における複数の素子の間にもＳＴＩを有する。この例では、第１遮光画素１３１が有するＳＴＩと第２遮光画素１３２が有するＳＴＩとは互いに同じであるが、これらは相互に異なってもよい。
以下、図３５、図３６を参照しながら第１１実施形態の撮像装置ＩＳについて説明する。第１１実施形態として言及しない事項は、第１実施形態に従いうる。図３５は、第１１実施形態の撮像装置ＩＳの構成を示す模式的な平面図である。図３５には、便宜的に、４つの受光画素１２０、２つの第１遮光画素１３１および２つの第２遮光画素１３２が示されている。
第２遮光画素１３２は、遮光膜によって光電変換素子２０１が覆われていること以外は、受光画素１２０と同じ構造を有しうる。第１遮光画素１３１は、遮光されていて、電荷蓄積領域を有しない画素、または、光電変換素子を有しない画素として定義されうる。第１遮光画素１３１および第２遮光画素１３２は、それらの間の特性の違いによって相対的に定義されてもよい。例えば、第１遮光画素１３１の転送トランジスタ２０２のソース２００の不純物濃度が第２遮光画素１３２（ＯＢ画素）の転送トランジスタ２０２のソース（光電変換素子２０１）の不純物濃度より低い。
受光画素１２０および第２遮光画素１３２は、互いに同じ構造を有する素子分離構造を備えうる。受光画素１２０および第２遮光画素１３２の素子分離構造は、ＤＴＩで構成されうる。受光画素１２０および第２遮光画素１３２は、画素内の素子を分離するＤＴＩが画素（受光画素、第１遮光画素または第２遮光画素）間のＤＴＩより浅い構造を有しうる。第１遮光画素１３１の素子分離構造は、受光画素１２０および第２遮光画素１３２の素子分離構造と異なりうる。第１遮光画素１３１の素子分離構造は、第１遮光画素１３１と他の画素（受光画素、第１遮光画素または第２遮光画素）との間にＤＴＩを有するが、第１遮光画素１３１を構成する素子の間にはＤＴＩを有しない。
上記の撮像装置ＩＳは、例えば、イメージセンサチップとして、または、カメラとして構成されうる。ここで、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータやタブレットのような携帯端末など）も含まれる。上記の撮像装置ＩＳは、機器に組み込まれてもよい。そのような機器としては、例えば、スマートフォン、汎用コンピュータなどの電子機器、自動車などの輸送機器、複写機、スキャナ等の事務機器、放射線診断や内視鏡観察を行う医療機器、産業用ロボットなどの産業機器、電子顕微鏡等の分析機器でありうる。１つの例において、機器は、撮像装置ＩＳと、撮像装置ＩＳの撮像面に光学像を形成する光学装置、および、撮像装置ＩＳで得られた情報を表示する表示装置の少なくとも一方と、を備えうる。
図３７は、イメージセンサとして構成された撮像装置ＩＳを搭載した機器ＥＱＰの構成を示す模式図である。機器ＥＱＰの一例は、カメラやスマートフォンなどの電子機器（情報機器）、自動車や船舶、飛行機などの輸送機器である。撮像装置ＩＳは、半導体基板（半導体チップ）を含む半導体デバイスＩＣの他に、半導体デバイスＩＣを収容するパッケージＰＫＧを含みうる。パッケージＰＫＧは、半導体デバイスＩＣが固定された基体と、半導体デバイスＩＣに対向するガラス等の蓋体と、基体に設けられた端子と半導体デバイスＩＣに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。機器ＥＱＰは、光学装置ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹの少なくともいずれかをさらに備え得る。光学装置ＯＰＴは撮像装置ＩＳの撮像面に光学像を形成するものであり、例えばレンズやシャッタ、ミラーである。制御装置ＣＴＲＬは撮像装置ＩＳの動作を制御するものであり、例えばＡＳＩＣなどの半導体デバイスである。処理装置ＰＲＣＳは撮像装置ＩＳから出力された信号を処理するものであり、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの半導体デバイスである。表示装置ＤＳＰＬは撮像装置ＩＳで得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置ＭＭＲＹは、撮像装置ＩＳで得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。機械装置ＭＣＨＮはモーターやエンジン等の可動部あるいは推進部を有する。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッタ動作のために光学装置ＯＰＴの部品を駆動することができる。機器ＥＱＰでは、撮像装置ＩＳから出力された信号を表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。そのために、機器ＥＱＰは、撮像装置ＩＳが組み込まれうる制御／信号処理部などに含まれる記憶回路部や演算回路部とは別に、記憶装置ＭＭＲＹや処理装置ＰＲＣＳを更に備えていてもよい。
撮像装置ＩＳは、シェーディング低減に有利である。したがって、撮像装置ＩＳが組み込まれたカメラは、監視カメラや、自動車や鉄道車両などの輸送機器に搭載される車載カメラなどに好適である。ここでは、イメージセンサとして構成された撮像装置ＩＳが組み込まれたカメラを輸送機器に適用した例を説明する。輸送機器２１００は、例えば、図３８（ａ）、（ｂ）に示す車載カメラシステム２１０１を備えた自動車でありうる。図３８（ａ）は、輸送機器２１００の外観と主な内部構造を模式的に示している。輸送機器２１００は、撮像装置２１０２、撮像システム用集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２１０３、警報装置２１１２、主制御部２１１３を備えうる。
撮像装置２１０２には、上述の撮像装置ＩＳが用いられる。警報装置２１１２は、撮像システム、車両センサ、制御ユニットなどから異常を示す信号を受けたときに、運転手へ向けて警告を行う。主制御部２１１３は、撮像システム、車両センサ、制御ユニットなどの動作を統括的に制御する。なお、輸送機器２１００が主制御部２１１３を備えていなくてもよい。この場合、撮像システム、車両センサ、制御ユニットが個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）。
図３８（ｂ）は、輸送機器２１００のシステム構成を示すブロック図である。輸送機器２１００は、第１の撮像装置２１０２と第２の撮像装置２１０２とを含む。つまり、本実施形態の車載カメラはステレオカメラである。これらの撮像装置２１０２の撮像面には、光学部２１１４により被写体像が結像される。撮像装置２１０２から出力された画素信号は、画像前処理部２１１５によって処理され、そして、撮像システム用集積回路２１０３に伝達される。画像前処理部２１１５は、Ｓ－Ｎ演算や、同期信号付加などの処理を行う。上述の信号処理部９０２は、画像前処理部２１１５および撮像システム用集積回路２１０３の少なくとも一部に相当する。
撮像システム用集積回路２１０３は、画像処理部２１０４、メモリ２１０５、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８、異常検出部２１０９、および、外部インターフェース（Ｉ／Ｆ）部２１１６を備える。画像処理部２１０４は、撮像装置２１０２から出力される信号を処理して画像信号を生成する。また、画像処理部２１０４は、画像信号の補正や異常画素の補完を行う。メモリ２１０５は、画像信号を一時的に保持する。また、メモリ２１０５は、撮像装置２１０２の異常画素の位置を記憶していてもよい。光学測距部２１０６は、画像信号を用いて被写体の合焦または測距を行う。視差演算部２１０７は、視差画像の被写体照合（ステレオマッチング）を行う。物体認知部２１０８は、画像信号を解析して、輸送機器、人物、標識、道路などの被写体の認知を行う。異常検出部２１０９は、撮像装置２１０２の故障、あるいは、誤動作を検知する。異常検出部２１０９は、故障や誤動作を検知した場合には、主制御部２１１３へ異常を検知したことを示す信号を送る。外部Ｉ／Ｆ部２１１６は、撮像システム用集積回路２１０３の各部と、主制御部２１１３あるいは種々の制御ユニット等との間での情報の授受を仲介する。
輸送機器２１００は、車両情報取得部２１１０および運転支援部２１１１を含む。車両情報取得部２１１０は、速度・加速度センサ、角速度センサ、舵角センサ、測距レーダ、圧力センサなどの車両センサを含む。
運転支援部２１１１は、衝突判定部を含む。衝突判定部は、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８からの情報に基づいて、物体との衝突可能性があるか否かを判定する。光学測距部２１０６や視差演算部２１０７は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。
運転支援部２１１１が他の物体と衝突しないように輸送機器２１００を制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。
輸送機器２１００は、さらに、エアバッグ、アクセル、ブレーキ、ステアリング、トランスミッション、エンジン、モーター、車輪、プロペラ等の、移動あるいはその補助に用いられる駆動装置を具備する。また、輸送機器２１００は、それらの制御ユニットを含む。制御ユニットは、主制御部２１１３の制御信号に基づいて、対応する駆動装置を制御する。
本実施形態に用いられた撮像システムは、自動車や鉄道車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの機器にも適用することができる。加えて、輸送機器に限らず、高度道路交通システム（ＩＴＳ）など、広く物体認識を利用する機器に適用することができる。
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。なお、本明細書の開示内容は、本明細書に記載したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。また本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「ＡはＢよりも大きい」旨の記載があれば、「ＡはＢよりも大きくない」旨の記載を省略しても、本明細書は「ＡはＢよりも大きくない」旨を開示していると云える。なぜなら、「ＡはＢよりも大きい」旨を記載している場合には、「ＡはＢよりも大きくない」場合を考慮していることが前提だからである。
１２０：受光画素、１３１：第１遮光画素、１３２：第２遮光画素、ＩＳ：撮像装置、ＤＳＰ：処理部、２５０：素子分離構造、２５１：素子分離構造、２５２：素子分離構造
Claims (20)
- 受光画素、第１遮光画素および第２遮光画素を有する撮像装置であって、
前記第１遮光画素は、第１転送トランジスタを含み、
前記第２遮光画素は、第２転送トランジスタを含み、
前記第１転送トランジスタのソースの不純物濃度が前記第２転送トランジスタのソースの不純物濃度より低く、
前記第１遮光画素は、第１素子分離構造を有し、前記第２遮光画素は、前記第１素子分離構造とは異なる第２素子分離構造を有し、
前記第１遮光画素における半導体領域と絶縁体との界面の面積が、前記第２遮光画素における半導体領域と絶縁体との界面の面積と異なる、
ことを特徴とする撮像装置。 - 前記受光画素は、第３転送トランジスタを含み、
前記第１転送トランジスタのソースの不純物濃度と前記第２転送トランジスタのソースの不純物濃度との差が、前記第３転送トランジスタのソースの不純物濃度と前記第２転送トランジスタのソースの不純物濃度との差より大きい、
ことを特徴とする請求項１に記載の撮像装置。 - 前記受光画素は、第３転送トランジスタと、を含み、
前記第３転送トランジスタのソースの不純物濃度が前記第２転送トランジスタのソースの不純物濃度と同じである、
ことを特徴とする請求項１に記載の撮像装置。 - 前記受光画素は、前記第２素子分離構造と同じ構造を有する第３素子分離構造を有する、
ことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。 - 前記第１遮光画素から出力されるノイズが前記第２遮光画素から出力されるノイズより小さい、
ことを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。 - 前記第１遮光画素における半導体領域と絶縁体との界面の面積が前記第２遮光画素における半導体領域と絶縁体との界面の面積より小さい、
ことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。 - 前記第１遮光画素における半導体領域の体積が前記第２遮光画素における半導体領域の体積より大きい、
ことを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。 - 前記第１素子分離構造は、絶縁体を含まず、前記第２素子分離構造は、絶縁体を含む、
ことを特徴とする請求項１乃至７のいずれか１項に記載の撮像装置。 - 前記第１素子分離構造は、第１絶縁体を含み、前記第２素子分離構造は、前記第１絶縁体とは形状が異なる第２絶縁体を含む、
ことを特徴とする請求項１乃至８のいずれか１項に記載の撮像装置。 - 前記第１素子分離構造と前記第２素子分離構造とは、ＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）の構造が互いに異なる、
ことを特徴とする請求項１乃至９のいずれか１項に記載の撮像装置。 - 前記第１素子分離構造と前記第２素子分離構造とは、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）の構造が互いに同じである、
ことを特徴とする請求項１０に記載の撮像装置。 - 前記第１素子分離構造は、互いに隣接する前記第１遮光画素を分離する第１素子分離を含み、前記第２素子分離構造は、互いに隣接する前記第２遮光画素を分離する第２素子分離を含み、前記第１素子分離と前記第２素子分離とが互いに異なる構造を有する、
ことを特徴とする請求項１乃至１１のいずれか１項に記載の撮像装置。 - 前記第１素子分離構造は、前記第１遮光画素における複数の素子を相互に分離する第１素子分離を含み、前記第２素子分離構造は、前記第２遮光画素における複数の素子を相互に分離する第２素子分離を含み、前記第１素子分離と前記第２素子分離とが互いに異なる構造を有する、
ことを特徴とする請求項１乃至１２のいずれか１項に記載の撮像装置。 - 前記第１転送トランジスタの前記ソースの不純物濃度が前記第１転送トランジスタのドレインの不純物濃度より低く、前記第２転送トランジスタの前記ソースの不純物濃度が前記第２転送トランジスタのドレインの不純物濃度より高い、請求項１乃至１３のいずれか１項に記載の撮像装置。
- 受光画素、第１遮光画素および第２遮光画素を有する撮像装置であって、
前記第１遮光画素の出力に応じた信号と前記第２遮光画素の出力に応じた信号とに基づいて前記受光画素の出力に応じた信号を処理する処理部を備え、
前記第１遮光画素は、第１素子分離構造を含み、前記第２遮光画素は、前記第１素子分離構造とは異なる構造を有する第２素子分離構造を含み、 前記第１遮光画素における半導体領域と絶縁体との界面の面積が、前記第２遮光画素における半導体領域と絶縁体との界面の面積と異なる、
ことを特徴とする撮像装置。 - 前記第１遮光画素は、第１転送トランジスタを含み、
前記第２遮光画素は、第２転送トランジスタを含み、
前記第１転送トランジスタのソースの不純物濃度が前記第２転送トランジスタのソースの不純物濃度より低い、
ことを特徴とする請求項１５に記載の撮像装置。 - 前記処理部は、前記第１遮光画素の出力に応じた信号と前記第２遮光画素の出力に応じた信号との差に基づいて、前記受光画素の出力に応じた信号を処理するために用いられる信号を決定する、
ことを特徴とする請求項１５又は１６に記載の撮像装置。 - 前記受光画素、前記第１遮光画素および前記第２遮光画素は、第１半導体チップに搭載され、前記処理部は、第２半導体チップに搭載されている、
ことを特徴とする請求項１５乃至１７のいずれか１項に記載の撮像装置。 - 前記第１半導体チップと前記第２半導体チップとが積層されている、
ことを特徴とする請求項１８に記載の撮像装置。 - 請求項１乃至１９のいずれか１項に記載の撮像装置と、
前記撮像装置の撮像面に光学像を形成する光学装置、および
前記撮像装置で得られた情報を表示する表示装置の少なくとも一方と、
を備えることを特徴とする機器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019122101A JP7286445B2 (ja) | 2019-06-28 | 2019-06-28 | 撮像装置および機器 |
| US16/907,471 US11356627B2 (en) | 2019-06-28 | 2020-06-22 | Imaging apparatus and equipment |
| CN202010596906.XA CN112151561B (zh) | 2019-06-28 | 2020-06-28 | 成像装置和设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019122101A JP7286445B2 (ja) | 2019-06-28 | 2019-06-28 | 撮像装置および機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2021010080A JP2021010080A (ja) | 2021-01-28 |
| JP2021010080A5 JP2021010080A5 (ja) | 2022-07-04 |
| JP7286445B2 true JP7286445B2 (ja) | 2023-06-05 |
Family
ID=73888111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019122101A Active JP7286445B2 (ja) | 2019-06-28 | 2019-06-28 | 撮像装置および機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11356627B2 (ja) |
| JP (1) | JP7286445B2 (ja) |
| CN (1) | CN112151561B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11565698B2 (en) * | 2018-04-16 | 2023-01-31 | Mitsubishi Electric Cornoration | Obstacle detection apparatus, automatic braking apparatus using obstacle detection apparatus, obstacle detection method, and automatic braking method using obstacle detection method |
| WO2020045278A1 (en) | 2018-08-31 | 2020-03-05 | Canon Kabushiki Kaisha | Imaging device with motion dependent pixel binning |
| JP7433863B2 (ja) * | 2019-11-27 | 2024-02-20 | キヤノン株式会社 | 光電変換装置、撮像システム、および移動体 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003134400A (ja) | 2001-08-02 | 2003-05-09 | Canon Inc | 固体撮像装置及び固体撮像システム |
| JP2004015712A (ja) | 2002-06-11 | 2004-01-15 | Sony Corp | 固体撮像装置及びその固定パターン雑音除去方法 |
| JP2009016432A (ja) | 2007-07-02 | 2009-01-22 | Fujifilm Corp | 固体撮像素子および撮像装置 |
| JP2011029887A (ja) | 2009-07-24 | 2011-02-10 | Canon Inc | 撮像装置及び制御方法 |
| JP2017076875A (ja) | 2015-10-14 | 2017-04-20 | キヤノン株式会社 | 撮像装置及び撮像装置の補正方法 |
| JP2018078493A (ja) | 2016-11-10 | 2018-05-17 | 株式会社ニコン | 高速移動体搭載用撮像装置および高速移動体 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3977342B2 (ja) | 2004-02-05 | 2007-09-19 | キヤノン株式会社 | 固体撮像装置の設計方法及び撮像システム |
| US7247829B2 (en) | 2005-04-20 | 2007-07-24 | Fujifilm Corporation | Solid-state image sensor with an optical black area having pixels for detecting black level |
| JP2007027845A (ja) | 2005-07-12 | 2007-02-01 | Konica Minolta Photo Imaging Inc | 撮像装置 |
| JP4827508B2 (ja) | 2005-12-02 | 2011-11-30 | キヤノン株式会社 | 撮像システム |
| JP2010206172A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 撮像装置およびカメラ |
| US8872953B2 (en) * | 2009-10-30 | 2014-10-28 | Sony Corporation | Solid-state imaging device, manufacturing method thereof, camera, and electronic device |
| JP2012023207A (ja) * | 2010-07-14 | 2012-02-02 | Toshiba Corp | 裏面照射型固体撮像装置 |
| JP2012124213A (ja) | 2010-12-06 | 2012-06-28 | Sony Corp | 固体撮像素子 |
| JP6226683B2 (ja) | 2013-10-09 | 2017-11-08 | キヤノン株式会社 | 撮像装置 |
| JP6518071B2 (ja) | 2015-01-26 | 2019-05-22 | キヤノン株式会社 | 固体撮像装置およびカメラ |
| US9935140B2 (en) * | 2015-05-19 | 2018-04-03 | Canon Kabushiki Kaisha | Solid state imaging device, manufacturing method of solid state imaging device, and imaging system |
| JP2019126013A (ja) * | 2018-01-19 | 2019-07-25 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子 |
| JP7465120B2 (ja) * | 2020-03-10 | 2024-04-10 | キヤノン株式会社 | 半導体装置、その製造方法及び機器 |
-
2019
- 2019-06-28 JP JP2019122101A patent/JP7286445B2/ja active Active
-
2020
- 2020-06-22 US US16/907,471 patent/US11356627B2/en active Active
- 2020-06-28 CN CN202010596906.XA patent/CN112151561B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003134400A (ja) | 2001-08-02 | 2003-05-09 | Canon Inc | 固体撮像装置及び固体撮像システム |
| JP2004015712A (ja) | 2002-06-11 | 2004-01-15 | Sony Corp | 固体撮像装置及びその固定パターン雑音除去方法 |
| JP2009016432A (ja) | 2007-07-02 | 2009-01-22 | Fujifilm Corp | 固体撮像素子および撮像装置 |
| JP2011029887A (ja) | 2009-07-24 | 2011-02-10 | Canon Inc | 撮像装置及び制御方法 |
| JP2017076875A (ja) | 2015-10-14 | 2017-04-20 | キヤノン株式会社 | 撮像装置及び撮像装置の補正方法 |
| JP2018078493A (ja) | 2016-11-10 | 2018-05-17 | 株式会社ニコン | 高速移動体搭載用撮像装置および高速移動体 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112151561B (zh) | 2024-04-16 |
| JP2021010080A (ja) | 2021-01-28 |
| US11356627B2 (en) | 2022-06-07 |
| CN112151561A (zh) | 2020-12-29 |
| US20200412990A1 (en) | 2020-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10319765B2 (en) | Imaging device having an effective pixel region, an optical black region and a dummy region each with pixels including a photoelectric converter | |
| EP3379575B1 (en) | Solid-state imaging device, imaging system, and movable object | |
| CN112151561B (zh) | 成像装置和设备 | |
| US11800253B2 (en) | Imaging device and imaging system | |
| JP2022051782A (ja) | 光電変換装置、および、それを含む機器 | |
| US20190267421A1 (en) | Image capturing device | |
| JP2019012905A (ja) | 撮像装置、撮像システム、および、移動体 | |
| EP3890018A1 (en) | Photoelectric conversion apparatus, photoelectric conversion system, and moving object | |
| US20200176490A1 (en) | Photoelectric conversion device, photoelectric conversion system, and mobile apparatus | |
| JP2020145397A (ja) | 光電変換装置、および、それを含む機器 | |
| US11532656B2 (en) | Imaging device and imaging system | |
| US11616925B2 (en) | Photoelectric conversion apparatus and equipment | |
| JP2021144992A (ja) | 半導体装置、その製造方法及び機器 | |
| US20230387157A1 (en) | Photoelectric conversion device, manufacturing method of photoelectric conversion device, imaging system, moving unit, and equipment | |
| JP7439011B2 (ja) | 光電変換装置、光電変換システム、移動体 | |
| JP2020088291A (ja) | 光電変換装置、光電変換システム、移動体 | |
| JP7427646B2 (ja) | 光電変換装置、光電変換システム、移動体 | |
| JP7481811B2 (ja) | 半導体装置 | |
| JP7427628B2 (ja) | 光電変換装置、光電変換システム、移動体 | |
| US20230038959A1 (en) | Photoelectric conversion device | |
| US20230282672A1 (en) | Photoelectric conversion device | |
| US20230053980A1 (en) | Photoelectric conversion device, manufacturing method thereof, and equipment | |
| US10490678B2 (en) | Photoelectric conversion element and imaging system | |
| US20230060602A1 (en) | Photoelectric conversion apparatus, photoelectric conversion system using photoelectric conversion apparatus, and moving object | |
| JP2018200955A (ja) | 撮像装置、撮像システム、および、移動体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20210103 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220624 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230524 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7286445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |