JP2021144992A - 半導体装置、その製造方法及び機器 - Google Patents

半導体装置、その製造方法及び機器 Download PDF

Info

Publication number
JP2021144992A
JP2021144992A JP2020041217A JP2020041217A JP2021144992A JP 2021144992 A JP2021144992 A JP 2021144992A JP 2020041217 A JP2020041217 A JP 2020041217A JP 2020041217 A JP2020041217 A JP 2020041217A JP 2021144992 A JP2021144992 A JP 2021144992A
Authority
JP
Japan
Prior art keywords
light
barrier
semiconductor device
metal layer
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020041217A
Other languages
English (en)
Other versions
JP7465120B2 (ja
Inventor
貴之 鈴木
Takayuki Suzuki
貴之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2020041217A priority Critical patent/JP7465120B2/ja
Priority to US17/189,477 priority patent/US11646334B2/en
Publication of JP2021144992A publication Critical patent/JP2021144992A/ja
Application granted granted Critical
Publication of JP7465120B2 publication Critical patent/JP7465120B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14629Reflectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14621Colour filter arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】バリア膜の一部が部分的に消失することによる半導体装置の品質低下を抑制するのに有利な技術を提供すること。【解決手段】半導体層と、前記半導体層の表面の上に配置された金属層と、前記金属層の表面のうちの第1部分を覆う第1バリア部と、前記金属層の表面のうちの第2部分を覆う第2バリア部と、前記金属層、前記第1バリア部及び前記第2バリア部を覆う絶縁膜と、前記絶縁膜に設けられた開口部の中に配置され、前記金属層の表面のうちの前記第1部分と前記第2部分との間の第3部分の上に位置する金属部材とを備え、前記第1バリア部と前記第2バリア部との間に、前記金属部材が位置し、かつ、前記金属部材と前記第1バリア部との間および前記第2バリア部との間に前記絶縁膜の一部が配置されている。【選択図】図2

Description

本発明は、半導体装置、その製造方法及び機器に関する。
半導体装置、例えば光電変換装置は、通常、受光画素領域(有効画素領域)の他に遮光画素領域(OPB領域:オプティカルブラック領域)を有しうる。遮光画素領域に配置された遮光画素は、遮光膜によって遮光されていて、オプティカルブラックレベル(黒レベル)を検出するために使用されうる。特許文献1には、遮光膜と遮光壁とを有する撮像素子が記載されている。
国際公開第2016/114154号
金属で遮光膜を形成するときに金属の表面にバリア膜を配置しておくことがある。この場合に遮光壁を形成する方法として、遮光膜の表面に絶縁膜を形成し、ドライエッチングで絶縁膜に開口を形成した後に、フォトレジストをアッシングして除去して、開口に金属を埋め込む方法がある。このときにアッシングに用いるガスが開口に侵入し、遮光膜の表面に配置されたバリア膜の一部がエッチングされて、バリア膜が部分的に消失することがある。また半導体装置の金属配線の表面にバリア膜を形成することがあるが、このときもコンタクトホールを形成する際にバリア膜の一部が消失することがある。このためにバリア膜が剥がれてしまい半導体装置の品質が低下することがある。また、光電変換装置の場合にはバリア膜の一部が消失して遮光膜の表面に隙間ができ、迷光が発生する等により品質低下がありうる。本発明はバリア膜の一部が消失することによる半導体装置の品質低下を抑制するのに有利な技術を提供することを目的とする。
本発明の半導体装置は、半導体層と、前記半導体層の表面の上に配置された金属層と、前記金属層の表面のうちの第1部分を覆う第1バリア部と、前記金属層の表面のうちの第2部分を覆う第2バリア部と、前記金属層、前記第1バリア部及び前記第2バリア部を覆う絶縁膜と、前記絶縁膜に設けられた開口部の中に配置され、前記金属層の表面のうちの前記第1部分と前記第2部分との間の第3部分の上に位置する金属部材と、を備える半導体装置であって、前記第1バリア部と前記第2バリア部との間に、前記金属部材が位置し、かつ、前記金属部材と前記第1バリア部との間および前記第2バリア部との間に前記絶縁膜の一部が配置されていることを特徴とする。
本発明によれば、バリア膜の一部が消失することによる半導体装置の品質低下を抑制するのに有利な技術を提供することができる。
構成例1に係る半導体装置の平面図。 構成例1に係る半導体装置の断面図。 構成例1に係る半導体装置の製造方法について説明する図。 構成例1に係る半導体装置の製造方法について説明する図。 構成例2に係る半導体装置の断面図。 構成例2に係る半導体装置の製造方法について説明する図。 構成例3に係る半導体装置の断面図 半導体装置を搭載した機器の例 半導体装置を搭載した機器の他の例
以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
<構成例1>
図1には、構成例1に係る半導体装置の平面図が示されている。図1は半導体装置として光電変換装置を示している。光電変換装置は、受光画素領域1、遮光画素領域(OB画素領域)2を含む。受光画素領域1は、複数の光電変換部(第1光電変換部)11eが複数の行および複数の列を構成するように配置された領域である。換言すると、受光画素領域1は、複数の画素(第1画素)が複数の行および複数の列を構成するように配置された領域である。受光画素領域1の各列の第1光電変換部(第1画素)11eの信号は、列信号線(不図示)を通して出力される。遮光画素領域2は、入射光が遮光された複数の光電変換部(第2光電変換部)11obが複数の行および複数の列を構成するように配置された領域である。換言すると、遮光画素領域2は、遮光された複数の画素(第2画素)が配置された領域である。遮光された複数の画素は、黒レベルを検出するために使用されうるので、ここではオプティカルブラック(OB)画素と呼ぶことにする。
受光画素領域1と遮光画素領域2との間には、画素構造を含む緩衝領域が含まれてもよい。受光画素領域1の第1画素および遮光画素領域2の第2画素には、光電変換部の他に、光電変換部で発生した電荷に応じた信号を画素の外に出力するための回路を構成する回路素子を含みうる。
周辺回路領域3は、行選択回路、読出回路、列選択回路などの画素を制御する回路を含みうる領域である。周辺回路領域3に配置された回路により画素から信号を読み出しうる。受光画素領域1に配置された複数の光電変換部11eと遮光画素領域2に配置された複数の光電変換部11obは、その全体で、複数の行および複数の列に画素が行列状に配置された光電変換アレイを構成するように配置される。以下では、相互に区別する必要がない場合には、光電変換部11e、11obを光電変換部11と記載する。行選択回路は、光電変換アレイにおける行を選択し、選択した行の光電変換部を駆動しうる。行選択回路によって選択された行の光電変換部の信号は、列信号線を通して読出回路に出力される。読出回路は、各列信号線に出力された信号を読み出す回路である。列選択回路は、複数の列信号線から読出回路によって読み出された複数の信号を順に選択し出力する。遮光画素領域2と周辺回路領域3とは遮光されうる。また、第1画素の周囲に遮光壁60を配置してもよく、その場合は隣接する画素との間に遮光壁60が配置されてもよい。また、第2画素の周囲に遮光壁を配置してもよい。
図2(a)は、図1の光電変換装置の模式的な断面図である。この明細書では、N型およびP型を相互に区別するために第1導電型および第2導電型という用語を用いる。第1導電型がN型である場合、第2導電型はP型であり、第1導電型がP型である場合、第2導電型はN型である。光電変換装置は、半導体層10を備える。半導体層10は、例えば、第1導電型(例えばP型)の半導体領域である。半導体層10には、第1導電型の半導体領域および第2導電型の半導体領域が配置される。複数の光電変換部11は、フォトダイオードの一部を構成する第2導電型の半導体領域を含む。
図2(a)には、半導体層10に対して遮光層を構成する遮光膜50とは反対側にゲート電極21及び配線構造20が形成されている、裏面照射型として構成された光電変換装置が示されている。しかし光電変換装置は、表面照射型として構成されてもよい。光電変換装置は、半導体層10の表面(図中下側。図2(a)では半導体層に対して配線構造20の形成されている側。)の側に配置された多層の配線構造20と、半導体層10の裏面(図中上側。図2(a)では半導体層に対して配線構造20の形成された側の反対側。)の側に配置された遮光構造30とを備える。半導体層10の表面(図中下側)は、半導体層10を構成する半導体と多層の配線構造20の一部を構成する絶縁体との界面でありうる。ここでは配線構造20は、トランジスタのゲート電極21、配線層22及び絶縁膜23を含みうるものとする。裏面照射型の場合、配線層22は、光の入射を妨げないため自由に配置することが可能である。
光電変換装置は、更に、半導体層10の裏面(図中上側)の側(換言すると、半導体層の裏面(図中上側)または主面の上。半導体層10に対して配線構造20のある側と反対側。)に配置されたカラーフィルタ層71を備える。さらに半導体層の裏面(図中上側)の側に配置された複数のマイクロレンズ72(オンチップレンズ)を備えうる。ここで、図2(a)に模式的に示されるように、複数のマイクロレンズ72と半導体層の裏面(図中上側)との間にカラーフィルタ層71が配置されうる。光電変換装置は、半導体層の裏面(図中上側)とカラーフィルタ層71との間に複数の層内レンズを備えてもよい。光は、マイクロレンズ72、カラーフィルタ層71、および半導体層の裏面(図中上側)を介して複数の光電変換部11eに入射する。他の観点において、光は、マイクロレンズ72、カラーフィルタ層71および遮光構造30を介して半導体層の裏面(図中上側)に入射するともいえる。
遮光構造30は、遮光壁60(図2(a)では601A、602Aを例示。)と、遮光膜50と、絶縁膜31とを備える。遮光構造30は、遮光壁60および遮光膜50が絶縁膜31の中に埋め込まれた構造を有してもよい。遮光膜50は、半導体層10の裏面(図中上側)の側(換言すると、半導体層の裏面(図中上側)または主面の上)に配置される。遮光膜50には受光画素領域1の複数の第1光電変換部11eにそれぞれ対応する複数の開口501が規定される。
遮光壁60は、遮光画素領域2にも配置されてもよく、遮光壁60のうち遮光画素領域2に配置された遮光壁602Aは、遮光壁60のうち受光画素領域1に配置された遮光壁601Aと同様の構造を有しうる。ここでは遮光壁として遮光壁601A、602Aを図示したが、遮光壁60は、格子状(矩形格子でもよい。)に配置され、遮光壁60は、周辺回路領域3に配置されてもよいし、周辺回路領域3には配置されなくてもよい。
遮光壁60は、半導体層10の裏面(図中上側)に対する正射影(「平面視」ということもできる。)において、複数の第1光電変換部11eのうち遮光画素領域2に最も近い位置に配置された第1光電変換部11eと、複数の第2光電変換部11obのうち受光画素領域1に最も近い位置に配置された第2光電変換部11obとの間に配置された部分を含みうる。前記部分は、遮光画素領域2の絶縁膜31に入射した光が受光画素領域1の第1光電変換部11eに入射することを防止するために効果的である。遮光壁60は受光画素及び遮光画素のそれぞれの周囲に配置されうる、あるいはそれぞれの画素間に配置されうる。
この例では、遮光膜50は、半導体層10の裏面(図中上側)の側に配置される。より詳しくは、遮光膜50は、半導体層10の裏面(図中上側)と遮光壁60との間に配置されうる。遮光膜50は、遮光画素領域2の複数の第2光電変換部11obを覆うように半導体層10の裏面(図中上側)に平行に延在するように配置された遮光部を含む。
受光画素領域1において、入射光は、遮光膜50に設けた開口501の中に存在する絶縁膜31を通して第1光電変換部11eに入射する。遮光画素領域2では、入射光は、遮光膜50によって遮断あるいは減衰される。つまり、遮光画素領域2の第2光電変換部11obは、遮光膜50によって遮光される。ここで言う遮光とは、光を完全に遮断することの他、光を減衰させることを意味しうる。
遮光壁60および遮光膜50は、光透過性が低く、加工が容易な材料で構成するとよい。遮光壁60および遮光膜50は、金属材料で構成されてもよい。遮光壁60は、タングステン、アルミニウム、チタン、タンタルまたは銅のうち少なくとも一つの材料で構成されうる金属部材である。また、遮光膜50は、アルミニウム、チタン、タンタルまたは銅のうち少なくとも一つの金属層として構成されうる。遮光壁と遮光膜は、遮光壁60はタングステン、遮光膜50はアルミニウムの組み合わせで構成してもよい。
遮光膜50の表面には、バリア膜51、52が配置される。バリア膜51、52は、遮光膜50の表面に接するように配置される。バリア膜51、52はチタンやタンタルなどの金属膜および/または窒化チタンや窒化タンタルなどの金属窒化物膜で構成されうる。このように金属または金属化合物からなるバリア膜51、52をバリアメタル膜と称することもできる。
図2(a)に示すようにバリア膜51には遮光壁601A、602Aに対応する箇所にバリア膜開口部511を設けられている。バリア膜開口部511の内側に遮光壁60が位置している。バリア膜開口部511の開口幅S1は遮光壁の幅S2よりも広い構造となっている。バリア膜開口部511は遮光壁60の下面をバリア膜開口部511の内側に含み、バリア膜51の表面に平行な方向に延在して配置される。バリア膜開口部511の内側(バリア膜51の側部といえる。)と遮光壁60との間には隙間があり、隙間には絶縁膜31が配置される。隙間は絶縁膜31の一部により満たされうるともいえる。このために、バリア膜の側部はアッシングによるバリア膜の部分的な消失を防ぎうる。
次に遮光壁60が配置されているバリア膜開口部511付近の構成について図2(b)及び図2(c)により詳しく説明する。バリア膜51は遮光膜50の表面のうちの第1部分512の上と第2部分513の上とに位置している。第1部分512は遮光壁60に対して一方の側の領域であり、第2部分513は遮光壁60に対してもう一方の側の領域である。バリア膜51は第1バリア部516と第2バリア部517とを含む。第1部分512は第1バリア部516で覆われている。第2部分513は第2バリア部517で覆われている。第1部分512と第2部分513との間に位置する、遮光膜50の表面のうちの第3部分61の上に遮光壁60が位置する。遮光壁60は第1バリア部516と第2バリア部517との間に位置している。
第1バリア部516と遮光壁60との間に位置する遮光膜50の表面のうちの第4部分514は絶縁物31で覆われている。また、第2バリア部517と遮光壁60との間に位置する遮光膜50の表面のうちの第5部分515も絶縁物31で覆われている。したがってバリア膜516の側面と遮光壁60との間及びバリア膜517の側面と遮光壁60との間には、遮光膜50、第1バリア部516及び第2バリア部517を覆っている絶縁物31が配置されている。
遮光壁60が、金属部材62とバリア膜53とを含み、バリア膜53が、金属部材62と絶縁物31との間及び金属部材62と遮光膜50との間に配置されている例について図2(c)により説明する。遮光壁60を構成する金属部材62は、タングステン、アルミニウム、チタン、タンタルまたは銅のうち少なくとも一つの材料で構成されうる。バリア膜51を第1バリア膜(第1バリアメタル膜)と称し、バリア膜53を第2バリア膜(第2バリアメタル膜)と称することができる。本例でも、図2(b)の例と同様に、遮光壁60は第1バリア部516と第2バリア部517との間に位置している。本例では、バリア膜53が第1バリア部516と第2バリア部517との間に位置している。また、金属部材62も第1バリア部516と第2バリア部517との間に位置している。しかし、遮光壁60の下面と遮光膜50の表面との間においてバリア膜53がバリア膜51の厚さ以上になると、遮光壁60のうちの金属部材62が第1バリア部516と第2バリア部517との間に位置しなくなる。このときは遮光壁60のうちのバリア膜53のみが第1バリア部516と第2バリア部517との間に位置しうる。
この例でも図2(b)と同様に第1バリア部516と遮光壁60との間の遮光膜50の表面のうちの第4部分514は絶縁物31で覆われる。また、同様に第2バリア部517と遮光壁60との間の遮光膜50の表面のうちの第5部分515も絶縁物31で覆われる。このようにバリア膜51の側面と遮光壁60との間に絶縁物31が配置されることにより、バリア膜の側部のアッシングによるバリア膜の部分的な消失を防ぎうる。バリア膜53は第1バリア部516、第2バリア部517を含むバリア膜51と同様にチタンやタンタルなどの金属膜および/または窒化チタンや窒化タンタルなどの金属窒化物膜で構成されうる。このように金属または金属化合物からなるバリア膜53をバリアメタル膜と称することもできる。バリアメタル膜は遮光材料として機能しうるので、ここではバリア膜53が遮光材料である場合を前提に遮光壁60がバリア膜53を含むことを説明した。しかし、バリア膜53が遮光材料ではない場合(透光材料)には、遮光壁60は金属部材62のみで構成され、金属部材62と遮光膜50との間に、遮光材料ではないバリア膜53が位置することになる。
ここでは光電変換装置を例に、遮光壁の幅とバリア膜に配置された開口部の幅との関係について説明した。しかし、半導体装置においてアルミニウムや銅などの金属層により配線を構成する場合に、バリア膜を、配線を構成する金属層の表面に形成することがある。この場合にコンタクトプラグなどの金属部材を配線と接続するときにも、本構成例1のようにすることにより半導体装置の品質低下を抑制できる。このときは、バリア膜の開口をコンタクトホールの開口よりも大きくする。バリア膜の開口の内側のバリア膜の側部とコンタクトホールとの間に絶縁膜の一部を配置することで、バリア膜の一部消失を防ぎうるので半導体装置の品質低下を抑制できる。
<構成例1に係る半導体装置の製造方法>
図3乃至図4を参照して、構成例1に係る半導体装置の製造方法について説明する。
まず、半導体層10に第一導電型、第二導電型の半導体領域を画素ごとに形成する。光電変換部11が第1導電型の場合、周囲のウエルは第2導電型になる。半導体層10の表面(図3(a)中の下側)に、ゲート電極21、複数の配線層22、複数層の絶縁膜23からなる多層の配線構造20を形成する。半導体層10の裏面(図中上側)には平坦化膜12が配置される。平坦化膜12はSiO2で構成されうる。
次に図3(b)に示されるように、平坦化膜12の上が平坦化され、遮光膜50ならびにバリア膜51、52が形成される。遮光膜50は金属層で形成されうる。アルミニウムで形成するとよい。バリア膜51、52はチタンやタンタルもしくはそれらの窒素化合物で構成される。次いでドライエッチングなどにより遮光膜50及びバリア膜51、52に受光画素領域1の複数の第1光電変換部11eにそれぞれ対応する複数の開口501が形成される。
次にドライエッチングなどにより、遮光壁60(601A、602Aを例示)が形成される位置に対応してバリア膜51にバリア膜開口部511が形成される。遮光壁60を形成する場合、バリア膜開口部511の幅S1は遮光壁の幅S2より大きいことが必須だがS1の値は大きすぎないことが望ましい。バリア膜開口部511の大きさは遮光壁60がバリア膜開口部511内に位置したときに、バリア膜51と遮光壁60とが接しない大きさに開口される。なお、受光画素領域の遮光膜およびバリア膜、前記バリア膜開口部511はそれぞれ遮光画素領域に形成するのと一緒に形成することが可能である。
次に平坦化膜となる無機材料を成膜後、CMP(Chemical Mechanical Polishing)などで平坦化することで、遮光膜50の表面側に平坦化層を形成する。このとき無機材料にはSiOが使用されうる。その後にフォトレジストをパターニングし、絶縁膜31の所定部分をエッチングして開口部60aを形成し、開口部60aの底部に遮光膜50を露出させる。エッチングにより、図3(c)に示されるように、絶縁膜31に対して遮光壁を形成する部分に対応した開口部60aが形成される。そして、開口部60aにタングステンなどの金属材料を埋め込んだ後、表面全体をCMPすることにより、図3(d)に示されるように、遮光壁60(601A、601B)が開口部60aの部分に形成される。なお、開口部60aに金属材料を埋め込む際には、図2(c)に示すように密着層としてバリア膜を開口部60aの内周面に形成されうるが、この密着層により、遮光層界面の反射低減による乱反射低減効果が期待できる。
遮光壁の開口部60aのドライエッチング直後には残留フォトレジストを除去するための反応性イオンアッシングプロセスを行う。前記反応性イオンアッシングプロセスは200℃以上の温度下でフッ素含有ガスを使用することが好ましい。
反応性イオンアッシングプロセスは上記のプロセス条件以外にも100℃以下の温度下で行ってもよいし、また、酸素ガスのみでアッシングを行ってもよい。
また、バリア膜51を形成する工程の後に反射防止層としてSiN等の絶縁膜を配置してもよい。この反射防止層は受光画素領域への迷光を低減しうる。また反射防止層は遮光壁60を形成する部分が開口された開口部60aを形成する際のエッチングストッパー膜にもなり得る。
次に、図4(a)に示されるように、遮光壁60と絶縁膜31の表面を平坦化し、顔料や染料などの色素を含んだ感光性樹脂を回転塗布することによってカラーフィルタ層71が形成される。カラーフィルタ層71と遮光壁60との間の隙間は、高入射角時の混色に対する耐性の観点から可能な限り小さくすることが望ましい。
次に、図4(b)に示されるように、カラーフィルタ層71の上に、マイクロレンズ材料74とフォトレジスト75が形成される。マイクロレンズ材料74には、上述したように、樹脂系の有機材料やSiNなどの無機材料、有機無機ハイブリッド材料などを用いることができる。また、フォトレジスト75には、ノボラック樹脂を主成分とする感光性材料を用いることができる。
その後、図4(c)のようにフォトレジスト75を成型してレンズ形状のフォトレジスト73を形成し、その形状をマイクロレンズ材料74に転写して図4(d)のようにマイクロレンズ72を形成する。以上のようにして、図2(a)に示した断面構成を有する構成例1に係る半導体装置を製造することができる。
本構成例はコンタクトプラグを形成するときにも適用することができる。半導体装置の配線の場合では、配線の上に絶縁膜を形成し、コンタクトホールを開口し、コンタクトプラグを形成する。このときに事前に配線の表面のバリア膜にコンタクトホールよりも大きな面積の開口部を形成しておく。その後、この開口部に対応してコンタクトホールを形成する。このときコンタクトホールの大きさはバリア膜の開口の内側とコンタクトホールとの間に隙間ができるようにする。この隙間に絶縁膜の一部が介在することで、バリア膜の一部消失を防ぎうる。
<構成例2>
図5の断面図により構成例2に係る半導体装置について光電変換装置の例で説明する。この例では、光電変換装置は遮光壁が1段目の601A、602Bと2段目の601B、602Bの二段からなる構造となっているが、段数はこれに限らない。またこの例では層内レンズ42が配置されている。受光画素と遮光画素との平面的な配置は構成例1と同様とする。
この例では、1段目の遮光構造30と平坦化膜の上に、2段目の遮光構造40が構成され、さらに平坦化膜が配置されている構造となっている。また1段目の遮光構造30と2段目の遮光構造40との境界部に層内レンズ42が配置されている。1段目の遮光壁601A、602Aと遮光膜50とはバリア膜開口部511の内側に配置されている。構成例2でもバリア膜開口部511の大きさ(幅)S1は遮光壁の大きさ(幅)S2よりも大きい、又は幅が広いといえる。バリア膜51の内側のバリア膜51の側部は遮光壁601Aとは接しておらず、隙間があり、隙間には絶縁膜31の一部が配置されている。
図5に係る光電変換装置の製造方法について図6により説明する。1段目の遮光壁601Aを形成するまでは、構成例1に係る製造方法と同様に形成可能である。
次に図6(a)に示すように1段目の遮光壁レイヤの上に層内レンズ材料41が成膜される。層内レンズ材料41はSiNやSiONなどで構成される。次にマイクロレンズ72の形成方法と同様、フォトレジスト(図示せず)のレンズ形状をパターン転写させることにより、図6(b)に示されるように、層内レンズ42が形成される。
次に1段目の遮光壁601Aの形成と同様に2段目の遮光壁601B、602Bが形成される。1段目の遮光壁601Aと2段目の遮光壁601Bとは光が入射する面に交差する方向に2段の構造になっている。このとき2段目の遮光壁は1段目の遮光壁の上面に対してずらして配置しうる。この時のずれ量は入射される光線の方向に応じて定められる。これにより遮光性の向上、迷光の低減などが期待される。なお、遮光壁は3段以上配置されてもよく、その場合も遮光壁レイヤを同様に形成する。
そして構成例1で説明した形成方法と同様にカラーフィルタ層71、マイクロレンズ72が形成される。カラーフィルタ層71と最上段の遮光壁60との間の隙間は、高入射角時の混色に対する耐性の観点から可能な限り小さくすることが望ましい。
<構成例3>
構成例3について図7により説明する。本例は表面照射型の光電変換装置である。つまり、半導体層10の表面側(図中上側、半導体層10とマイクロレンズ72の間。)に多層の配線構造20が配置される例である。この例では配線構造20の間に導波路24を含むことができる。
この例でも遮光壁が2段で配置されており、層内レンズ42が2段目の遮光構造40内に配置されている。層内レンズ42は遮光画素領域2に存在してもよいし、受光画素領域1内に層内レンズ42が存在しなくてもよい。また、層内レンズ42は1段目の遮光構造30内に形成されていてもよい。導波路24はマイクロレンズ72及び層内レンズ42を介して入射する光を光電変換部11へ導く。導波路24の光が入射する側の面積は、光が出力される、光電変換部11側の面積より大きく、導波路はテーパ状の形状にしてもよい。
<機器への適用例>
図8は、撮像装置100として構成される光電変換装置を搭載した機器EQPの模式図である。機器EQPは、カメラやスマートフォンなどの電子機器(情報機器)、自動車や船舶、飛行機などの輸送機器でありうる。
撮像装置100は、半導体層(半導体チップ)を含む半導体デバイスICの他に、半導体デバイスICを収容するパッケージPKGを含みうる。パッケージPKGは、半導体デバイスICが固定された基体と、半導体デバイスICに対向するガラス等の蓋体と、基体に設けられた端子と半導体デバイスICに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。半導体デバイスICは撮像装置100の筐体に収容されうる。
機器EQPは、光学系OPT、制御装置CTRL、処理装置PRCS、表示装置DSPL、記憶装置MMRYの少なくともいずれかをさらに備え得る。光学系OPTは撮像装置100に光学像を形成するものであり、レンズやシャッタ、ミラーでありうる。制御装置CTRLは撮像装置100の動作を制御するものであり、ASICなどの半導体デバイスで構成されていてもよい。処理装置PRCSは撮像装置100から出力された信号を処理するものであり、AFE(アナログフロントエンド)あるいはDFE(デジタルフロントエンド)を構成するための、CPUやASICなどの半導体デバイスである。表示装置DSPLは撮像装置100で得られた情報(画像)を表示する、EL表示装置や液晶表示装置である。
記憶装置MMRYは、撮像装置100で得られた情報(画像)を記憶する、磁気デバイスや半導体デバイスである。記憶装置MMRYは、SRAMやDRAMなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。機械装置MCHNはモーターやエンジン等の可動部あるいは推進部を有する。カメラにおける機械装置MCHNはズーミングや合焦、シャッタ動作のために光学系OPTの部品を駆動することができる。機器EQPでは、撮像装置100から出力された信号を表示装置DSPLに表示したり、機器EQPが備える通信装置(不図示)によって外部に送信したりする。そのために、機器EQPは、撮像装置100が組み込まれうる制御/信号処理回路などに含まれる記憶回路部や演算回路部とは別に、記憶装置MMRYや処理装置PRCSを更に備えていてもよい。
上述したように、本発明に係る半導体装置を光電変換装置に適用した場合には、遮光画素領域2の遮光性能の向上と受光画素領域1の光電変換部の性能の向上に有利である。したがって、光電変換装置が組み込まれたカメラは、監視カメラや、自動車や鉄道車両などの輸送機器に搭載される車載カメラなどに使用できる。ここでは、本発明に係る半導体装置として、光電変換装置が組み込まれたカメラを輸送機器に適用した例を図9により説明する。
輸送機器2100は、図9に示すような車載カメラシステム2101を備えた自動車でありうる。図9(a)は、輸送機器2100の外観と主な内部構造を模式的に示している。輸送機器2100は、撮像装置2102、撮像システム用集積回路(ASIC:Application Specific Integrated Circuit)2103、警報装置2112、制御装置2113を備えうる。
撮像装置2102には、本発明に係る構造の光電変換装置が用いられる。警報装置2112は、撮像システム、車両センサ、制御ユニットなどから異常を示す信号を受けたときに、運転手へ向けて警告を行う。制御装置2113は、撮像システム、車両センサ、制御ユニットなどの動作を統括的に制御する。なお、輸送機器2100が制御装置2113を備えていなくてもよい。この場合、撮像システム、車両センサ、制御ユニットが個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号(CAN規格などに準拠しうる。)の送受を行ってもよい。
図9(b)は、輸送機器2100のシステム構成を示すブロック図である。輸送機器2100は、本発明に係る構造の光電変換装置を第1撮像装置及び第2撮像装置2102として用いる。つまり、本実施形態の車載カメラはステレオカメラである。撮像装置2102には、光学部2114により被写体像が結像される。撮像装置2102から出力された画素信号は、画像前処理部2115によって処理され、そして、撮像システム用集積回路2103に伝達される。画像前処理部2115は、S−N演算や、同期信号付加などの処理を行う。上述の信号処理部902は、画像前処理部2115および撮像システム用集積回路2103の少なくとも一部に相当する。
撮像システム用集積回路2103は、画像処理部2104、メモリ2105、光学測距部2106、視差演算部2107、物体認知部2108、異常検出部2109、および、外部インターフェース(I/F)部2116を備える。画像処理部2104は、撮像装置2102のそれぞれの画素から出力される信号を処理して画像信号を生成する。また、画像処理部2104は、画像信号の補正や異常画素の補完を行う。メモリ2105は、画像信号を一時的に保持する。また、メモリ2105は、既知の撮像装置2102の異常画素の位置を記憶していてもよい。光学測距部2106は、画像信号を用いて被写体の合焦または測距を行う。視差演算部2107は、視差画像の被写体照合(ステレオマッチング)を行う。物体認知部2108は、画像信号を解析して、輸送機器、人物、標識、道路などの被写体の認知を行う。異常検出部2109は、撮像装置2102の故障、あるいは、誤動作を検知する。異常検出部2109は、故障や誤動作を検知した場合には、制御装置2113へ異常を検知したことを示す信号を送る。外部I/F部2116は、撮像システム用集積回路2103の各部と、制御装置2113あるいは種々の制御ユニット等との間での情報の授受を仲介する。
輸送機器2100は、車両情報取得部2110および運転支援部2111を含む。車両情報取得部2110は、速度・加速度センサ、角速度センサ、舵角センサ、測距レーダ、圧力センサなどの車両センサを含む。
運転支援部2111は、衝突判定部を含む。衝突判定部は、光学測距部2106、視差演算部2107、物体認知部2108からの情報に基づいて、物体との衝突可能性があるか否かを判定する。光学測距部2106や視差演算部2107は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。
運転支援部2111が他の物体と衝突しないように輸送機器2100を制御する場合について説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。
輸送機器2100は、さらに、エアバッグ、アクセル、ブレーキ、ステアリング、トランスミッション、エンジン、モーター、車輪、プロペラ等の、移動あるいはその補助に用いられる駆動装置を具備する。また、輸送機器2100は、それらの制御ユニットを含む。制御ユニットは、制御装置2113の制御信号に基づいて、対応する駆動装置を制御する。
本実施形態に用いられた撮像システムは、自動車や鉄道車両に限らず、船舶、航空機あるいは産業用ロボットなどの機器にも適用することができる。加えて、輸送機器に限らず、高度道路交通システム(ITS)など、広く物体認識を利用する機器に適用することができる。
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
1:受光画素領域、2:遮光画素領域、3:周辺領域、10:半導体層、11:光電変換部、20:配線構造、21:ゲート電極、22:配線層、23:絶縁膜、30:遮光構造、50:遮光膜、51、52:バリア膜、60:遮光壁、71:カラーフィルタ層、72:マイクロレンズ

Claims (20)

  1. 半導体層と、
    前記半導体層の表面の上に配置された金属層と、
    前記金属層の表面のうちの第1部分を覆う第1バリア部と、
    前記金属層の表面のうちの第2部分を覆う第2バリア部と、
    前記金属層、前記第1バリア部及び前記第2バリア部を覆う絶縁膜と、
    前記絶縁膜に設けられた開口部の中に配置され、前記金属層の表面のうちの前記第1部分と前記第2部分との間の第3部分の上に位置する金属部材と、を備える半導体装置であって、
    前記第1バリア部と前記第2バリア部との間に、前記金属部材が位置し、かつ、前記金属部材と前記第1バリア部との間および前記第2バリア部との間に前記絶縁膜の一部が配置されていることを特徴とする半導体装置。
  2. 前記開口部の中において、前記金属部材と前記絶縁膜との間および前記金属部材と前記金属層との間にバリア膜が配置されている、請求項1に記載の半導体装置。
  3. 半導体層と
    前記半導体層の表面の上に配置された金属層と、
    前記金属層の表面のうちの第1部分を覆う第1バリア部と、
    前記金属層の表面のうちの第2部分を覆う第2バリア部と、
    前記金属層、前記第1バリア部及び前記第2バリア部を覆う絶縁膜と、
    前記絶縁膜に設けられた開口部の中に配置され、前記金属層の表面のうちの前記第1部分と前記第2部分との間の第3部分の上に位置する金属部材と、
    前記開口部の中において、前記金属部材と前記絶縁膜との間および前記金属部材と前記金属層との間に配置されたバリア膜と、
    を備える半導体装置であって、
    前記第1バリア部と前記第2バリア部との間に、前記バリア膜が位置し、かつ、前記バリア膜と前記第1バリア部との間および前記第2バリア部との間に前記絶縁膜の一部が配置されていることを特徴とする半導体装置。
  4. 前記半導体層は、それぞれが光電変換部を有する受光画素と遮光画素とを含み、
    前記金属層は遮光画素への光の入射を遮光する遮光膜を構成することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
  5. 前記金属部材は前記受光画素及び前記遮光画素の周囲に配置された遮光壁を構成することを特徴とする請求項4に記載の半導体装置。
  6. 前記遮光壁は前記光の入射する面に対して交差する方向に複数の段から構成されることを特徴とする請求項5に記載の半導体装置。
  7. 前記受光画素及び前記遮光画素が行列状に配置されたことを特徴とする請求項4乃至6のいずれか1項に記載の半導体装置。
  8. 前記光電変換部に対応してマイクロレンズが配置されていることを特徴とする請求項4乃至7のいずれか1項に記載の半導体装置。
  9. 前記半導体層に対して前記遮光膜を構成する前記金属層とは反対側にゲート電極及び配線層が形成されていることを特徴とする請求項4乃至8のいずれか1項に記載の半導体装置。
  10. 前記半導体層と前記遮光膜を構成する前記金属層との間にゲート電極及び配線層が形成されていることを特徴とする請求項4乃至9のいずれか1項に記載の半導体装置。
  11. 前記絶縁膜に導波路が配置されていることを特徴とする請求項1乃至10のいずれか1項に記載の半導体装置。
  12. 前記絶縁膜の内部にレンズが配置されていることを特徴とする請求項1乃至11のいずれか1項に記載の半導体装置。
  13. 前記金属層は配線を含み、前記金属部材は前記配線に接続されるコンタクトプラグを含むことを特徴とする請求項1乃至12のいずれか1項に記載の半導体装置。
  14. 前記第1バリア部および前記第2バリア部はチタン、タンタル、窒化チタン、および窒化タンタルの少なくともいずれかを含むことを特徴とする請求項1乃至13のいずれか1項に記載の半導体装置。
  15. 前記金属部材はタングステンを含み、前記金属層はアルミニウムを含むことを特徴とする請求項1乃至14のいずれか1項に記載の半導体装置。
  16. 半導体装置の製造方法であって、
    半導体層の表面の上に金属層を形成する工程と、
    前記金属層の表面の一部を覆うバリア膜を形成する工程と、
    前記バリア膜に開口を形成する工程と、
    前記金属層と前記バリア膜を覆う絶縁膜を形成する工程と、
    前記開口の上の前記絶縁膜をエッチングして前記金属層を露出するよう開口部を形成する工程と、
    金属を前記開口部に埋め込む工程と、を有し、
    前記開口部を形成する工程では、前記開口の内側に前記絶縁膜の一部が残るようにすることを特徴とする製造方法。
  17. 前記金属層及び前記バリア膜に光が入射するための開口を形成する工程を更に含むことを特徴とする請求項16に記載の製造方法。
  18. 前記開口部を形成する工程は、
    前記絶縁膜にフォトレジストをパターニングする工程と、
    前記エッチングした後にアッシングを行う工程と、を含むことを特徴とする請求項16又は17に記載の製造方法。
  19. 前記アッシングはフッ素含有ガスをもちいることを特徴とする請求項18に記載の製造方法。
  20. 請求項1乃至15のいずれか1項に記載の半導体装置を備える機器であって、
    前記半導体装置から出力された信号を処理する処理装置および前記半導体装置で得られた情報を表示する表示装置の少なくともいずれかをさらに備えることを特徴とする機器。
JP2020041217A 2020-03-10 2020-03-10 半導体装置、その製造方法及び機器 Active JP7465120B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020041217A JP7465120B2 (ja) 2020-03-10 2020-03-10 半導体装置、その製造方法及び機器
US17/189,477 US11646334B2 (en) 2020-03-10 2021-03-02 Semiconductor device, manufacturing method for same, and equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020041217A JP7465120B2 (ja) 2020-03-10 2020-03-10 半導体装置、その製造方法及び機器

Publications (2)

Publication Number Publication Date
JP2021144992A true JP2021144992A (ja) 2021-09-24
JP7465120B2 JP7465120B2 (ja) 2024-04-10

Family

ID=77664975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020041217A Active JP7465120B2 (ja) 2020-03-10 2020-03-10 半導体装置、その製造方法及び機器

Country Status (2)

Country Link
US (1) US11646334B2 (ja)
JP (1) JP7465120B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7286445B2 (ja) * 2019-06-28 2023-06-05 キヤノン株式会社 撮像装置および機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019480A (ja) 2004-07-01 2006-01-19 Nec Electronics Corp 半導体装置の製造方法
JP2008218755A (ja) 2007-03-05 2008-09-18 Canon Inc 光電変換装置及び撮像システム
JP2009021415A (ja) 2007-07-12 2009-01-29 Panasonic Corp 固体撮像装置およびその製造方法
JP4891296B2 (ja) 2008-07-03 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP5622433B2 (ja) 2010-04-28 2014-11-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6053382B2 (ja) 2012-08-07 2016-12-27 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の製造方法。
CN114447010A (zh) * 2015-01-13 2022-05-06 索尼半导体解决方案公司 固态成像装置和电子设备
EP3483938B1 (en) 2016-07-06 2020-11-25 Sony Semiconductor Solutions Corporation Imaging element, method for producing imaging element, and electronic device
JP2018049920A (ja) 2016-09-21 2018-03-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP7079739B2 (ja) * 2017-02-17 2022-06-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子および電子機器
JP6872991B2 (ja) 2017-06-29 2021-05-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE112018006551T5 (de) * 2017-12-22 2020-09-03 Sony Semiconductor Solutions Corporation Festkörper-bildaufnahmevorrichtung und elektronische vorrichtung
JP6779929B2 (ja) * 2018-02-09 2020-11-04 キヤノン株式会社 光電変換装置および機器
JP7359766B2 (ja) * 2018-07-26 2023-10-11 ソニーグループ株式会社 固体撮像素子、固体撮像装置、及び、固体撮像素子の読み出し方法
JP7175159B2 (ja) * 2018-11-05 2022-11-18 ソニーセミコンダクタソリューションズ株式会社 撮像素子および製造方法、並びに電子機器
EP3905330A4 (en) * 2018-12-27 2022-03-30 Sony Semiconductor Solutions Corporation IMAGING ELEMENT AND METHOD OF MAKING THE IMAGING ELEMENT

Also Published As

Publication number Publication date
US20210288093A1 (en) 2021-09-16
JP7465120B2 (ja) 2024-04-10
US11646334B2 (en) 2023-05-09

Similar Documents

Publication Publication Date Title
CN107564925B (zh) 成像装置、成像系统和可移动物体
US10714515B2 (en) Solid-state image sensing apparatus, electronic device, and transportation equipment
US20190267421A1 (en) Image capturing device
JP6779929B2 (ja) 光電変換装置および機器
JP2022051782A (ja) 光電変換装置、および、それを含む機器
US20180376089A1 (en) Image sensing device
US11990402B2 (en) Semiconductor apparatus and equipment
JP7286445B2 (ja) 撮像装置および機器
JP7084735B2 (ja) 半導体装置の製造方法
US11646334B2 (en) Semiconductor device, manufacturing method for same, and equipment
JP2020145397A (ja) 光電変換装置、および、それを含む機器
US11495629B2 (en) Photoelectric conversion apparatus and equipment
JP7328176B2 (ja) 光電変換装置および機器
JP7381223B2 (ja) 光電変換装置
US20190229220A1 (en) Image pickup device and display device
US20230290799A1 (en) Photoelectric conversion apparatus, substrate, manufacturing method, and equipment
JP7481811B2 (ja) 半導体装置
WO2024117027A1 (ja) 光電変換装置、機器
US20240186352A1 (en) Imaging device
JP2023133136A (ja) 光電変換装置および機器および基板
JP2018200955A (ja) 撮像装置、撮像システム、および、移動体
JP2023174187A (ja) 光電変換装置、光電変換装置の製造方法、撮像システム、移動体、および機器
JP2022112911A (ja) 光電変換装置、その製造方法及び機器
JP2023032550A (ja) 光電変換装置、光電変換システム、移動体
JP2022130037A (ja) 光電変換装置及び機器

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240329

R150 Certificate of patent or registration of utility model

Ref document number: 7465120

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150