JP2019012905A - 撮像装置、撮像システム、および、移動体 - Google Patents

撮像装置、撮像システム、および、移動体 Download PDF

Info

Publication number
JP2019012905A
JP2019012905A JP2017127980A JP2017127980A JP2019012905A JP 2019012905 A JP2019012905 A JP 2019012905A JP 2017127980 A JP2017127980 A JP 2017127980A JP 2017127980 A JP2017127980 A JP 2017127980A JP 2019012905 A JP2019012905 A JP 2019012905A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
unit
transfer
semiconductor substrate
signal holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017127980A
Other languages
English (en)
Other versions
JP6976744B2 (ja
Inventor
泰二 池田
Hiroshi Ikeda
泰二 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017127980A priority Critical patent/JP6976744B2/ja
Priority to US16/005,525 priority patent/US10879282B2/en
Publication of JP2019012905A publication Critical patent/JP2019012905A/ja
Application granted granted Critical
Publication of JP6976744B2 publication Critical patent/JP6976744B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D1/00—Control of position, course, altitude or attitude of land, water, air or space vehicles, e.g. using automatic pilots
    • G05D1/02—Control of position or course in two dimensions
    • G05D1/021—Control of position or course in two dimensions specially adapted to land vehicles
    • G05D1/0231—Control of position or course in two dimensions specially adapted to land vehicles using optical position detecting means
    • G05D1/0246—Control of position or course in two dimensions specially adapted to land vehicles using optical position detecting means using a video camera in combination with image processing means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】 撮像装置の感度を向上させることが可能である。
【解決手段】 実施例に係る撮像装置は、第１の半導体基板と、第２の半導体基板と、前記第１の半導体基板に配された光電変換部と、前記第１の半導体基板に配され、かつ、互いに並列の複数の経路を介して前記光電変換部で生じた電荷または前記電荷に基づく信号を転送する複数の転送部と、前記複数の転送部に接続された複数の信号保持部と、をそれぞれが含む複数の画素と、前記第１の半導体基板と前記第２の半導体基板との間に配され、１つの画素に含まれる前記複数の転送部と前記複数の信号保持部とを接続する複数の配線と、を備える。
【選択図】 図３

Description

本発明は、撮像装置、撮像システム、および、移動体に関する。
撮像装置の多機能化のため、複数の信号保持部を備えた画素を有する撮像装置が提案されている。特許文献１に開示された撮像装置は、１つの画素が複数のフローティングディフュージョン部（ＦＤ部）を備えている。
特開２００４−０５６０４８号公報
１つの半導体基板に、１つの画素に含まれる光電変換部と複数の信号保持部が配される場合、当該複数の信号保持部の占める面積が大きくなりうる。相対的に、光電変換部の面積が小さくなる可能性がある。結果として、感度が低下する可能性がある。
以上の課題に鑑み、本発明は、撮像装置の感度を向上させることを目的とする。
実施例に係る撮像装置は、第１の半導体基板と、第２の半導体基板と、前記第１の半導体基板に配された光電変換部と、前記第１の半導体基板に配され、かつ、互いに並列の複数の経路を介して前記光電変換部で生じた電荷または前記電荷に基づく信号を転送する複数の転送部と、前記複数の転送部に接続された複数の信号保持部と、をそれぞれが含む複数の画素と、前記第１の半導体基板と前記第２の半導体基板との間に配され、１つの画素に含まれる前記複数の転送部と前記複数の信号保持部とを接続する複数の配線と、を備える。
別の実施例に係る撮像装置は、第１の半導体基板と、第２の半導体基板と、複数の画素と、を備え、前記複数の画素のそれぞれは、前記第１の半導体基板に配された光電変換部と、互いに並列の複数の経路を介して前記光電変換部で生じた電荷または前記電荷に基づく信号を転送する複数の転送部と、前記第２の半導体基板に配され、かつ、前記複数の転送部に接続された複数の信号保持部と、を含む。
別の実施例に係る撮像装置は、光の入射面を含む半導体基板と、前記半導体基板に配された光電変換部と、前記光電変換部に接続され、かつ、互いに並列の複数の信号経路を介して前記光電変換部から電荷を転送する複数の転送部と、前記複数の転送部に接続された複数の信号保持部と、をそれぞれが含む複数の画素と、を備え、前記複数の転送部のそれぞれは、前記入射面に対して交差する方向に前記電荷を転送する転送ゲート電極を含む。
本発明に係るいくつかの実施例によれば、撮像装置の感度を向上させることができる。
撮像装置の構成例を模式的に示すブロック図。 撮像装置の画素の等価回路を示す図。 撮像装置の画素の平面構造を模式的に示す図。 撮像装置の画素の断面構造を模式的に示す図。 撮像装置の画素の等価回路を示す図。 撮像装置の画素の等価回路を示す図。 撮像装置の画素の平面構造を模式的に示す図。 撮像装置の画素の断面構造を模式的に示す図。 撮像装置の画素の断面構造を模式的に示す図。 撮像装置の画素の等価回路を示す図。 撮像装置の画素の等価回路を示す図。 撮像装置の画素の平面構造を模式的に示す図。 撮像装置の画素の断面構造を模式的に示す図。 撮像装置の画素の断面構造を模式的に示す図。 撮像装置の画素の平面構造を模式的に示す図。 撮像装置の画素の平面構造を模式的に示す図。 撮像装置の画素の断面構造を模式的に示す図。 撮像装置の画素の断面構造を模式的に示す図。 撮像システムの実施例のブロック図。 移動体の実施例のブロック図。
［実施例１］
［全体ブロック図］
図１は、本実施例に係る撮像装置の構成例を模式的に示すブロック図である。撮像装置は、ＣＰＵ１０１、制御部１０２、垂直走査部１０３、画素部１０４、列回路１０５、水平走査部１０６、および、信号出力部１０７を含む。ＣＰＵ１０１は、装置全体を制御する。制御部１０２は、ＣＰＵ１０１からの同期信号を受けて、撮像装置の各部を制御する。垂直走査部１０３は、制御部１０２の制御信号を受けて動作する。画素部１０４は、複数の行および複数の列を含む行列を成すように配列された複数の画素によって構成される。列回路１０５は、画素部１０４からの信号を処理する。水平走査部１０６は、列回路１０５から順次、信号出力部１０７へ信号を読み出す。列回路１０５と水平走査部１０６は制御部１０２の制御信号を受けて動作する。図１では、各画素にＰ（ｘ、ｙ）の符号を付している。符号中のｘおよびｙは、それぞれ、画素の列番号および行番号を示す。
撮像装置は、第１の基板と第２の基板とを備える。第１の基板および第２の基板のそれぞれは、シリコンなどの半導体材料によって構成された半導体基板である。図１に示された各ブロックを構成する素子は、第１の基板または第２の基板に配される。
［画素回路１］
図２は撮像装置の画素Ｐの等価回路を示している。画素Ｐは、光電変換部１０を含む。光電変換部１０は、入射した光に応じて電荷を生成する。光電変換部１０は、例えばフォトダイオードである。画素Ｐは、転送トランジスタ１１、転送トランジスタ１２、信号保持部１４、信号保持部１５、フローティングディフュージョン部（以下、ＦＤ部）、リセットトランジスタ２０、増幅トランジスタ２３、選択トランジスタ２６を含む。
転送トランジスタ１１、１２は、それぞれ、光電変換部１０に接続される。転送トランジスタ１１は、光電変換部１０で生じた電荷を、光電変換部１０から信号保持部１４に転送する。転送トランジスタ１２は、光電変換部１０で生じた電荷を、光電変換部１０から信号保持部１５に転送する。このような構成により、２つの転送トランジスタ１１、１２は、互いに並列な２つの経路を形成している。すなわち、２つの転送トランジスタ１１、１２は、それぞれ、光電変換部１０の電荷を転送する転送部である。電荷の転送のための経路は、例えば、トランジスタのチャネルである。
画素Ｐは、第２の転送トランジスタ１７、１８を含む。第２の転送トランジスタ１７は、信号保持部１４の信号をＦＤ部へ転送する。第２の転送トランジスタ１８は、信号保持部１５の信号をＦＤ部へ転送する。第２の転送トランジスタ１７と第２の転送トランジスタ１８とは、互いに並列な２つの経路を形成している。一方で、（第１の）転送トランジスタ１１と第２の転送トランジスタ１７とは、光電変換部１０とＦＤ部との間に、直列の信号経路を形成している。同様に、転送トランジスタ１２と第２の転送トランジスタ１８とが、直列の信号経路を形成している。
増幅トランジスタ２３は、ＦＤ部の電圧に応じた信号を信号線３０に出力する。選択トランジスタ２６は、増幅トランジスタ２３と信号線３０とを接続する。選択トランジスタ２６のオンとオフとを切り替えることにより、複数の画素Ｐの中から信号を出力する１つあるいは複数の画素Ｐを選択することができる。リセットトランジスタ２０は、ＦＤ部の電圧を所定の値にリセットする。
図２に示した回路では、２つの信号保持部１４、１５が、共通のＦＤ部に接続される。そのため、増幅トランジスタ２３の数を低減できる。結果として、回路規模を小さくすることができる。
画素Ｐの光電変換部１０、及び、転送トランジスタ１１、１２は、第１の基板に配される。画素Ｐの信号保持部１４、１５、第２の転送トランジスタ１７、１８は、第２の基板に配されるまた、画素Ｐのリセットトランジスタ２０、増幅トランジスタ２３、選択トランジスタ２６は、第２の基板に配される。
［平面構造１］
図３は、画素Ｐの平面構造を模式的に示す図である。図３の上側に、画素Ｐの第１の基板に配された部分が示されている。図３の下側に、画素Ｐの第２の基板に配された部分が示されている。
第１の基板において、ＳＴＩやＬＯＣＯＳなどの素子分離領域１１０が活性領域１２０を規定している。活性領域１２０には、光電変換部１０を構成する半導体領域（以下、単に光電変換部１０と呼ぶ）、および、信号保持部１４、１５に接続された半導体領域が配される。第１の基板の表面に対する平面視において、転送トランジスタ１１のゲート電極は、光電変換部１０と信号保持部１４に接続された半導体領域との間に配される。転送トランジスタ１２のゲート電極は、光電変換部１０と信号保持部１５に接続された半導体領域との間に配される。
第２の基板において、素子分離領域１１０が活性領域１２０を規定している。第２の基板では、１つの画素Ｐに対して複数の活性領域１２０が配されている。信号保持部１４、１５は、それぞれ、ポリシリコンで形成された電極と、活性領域１２０に配された半導体領域とを含む。すなわち、信号保持部１４、１５は、ＭＩＳ容量である。信号保持部１４、１５の半導体領域には、接地電位が供給される。信号保持部１４、１５のポリシリコンの電極は、それぞれ、第１の基板の半導体領域に接続される。また、信号保持部１４、１５のポリシリコンの電極は、第２の転送トランジスタ１７、１８にそれぞれ接続される。
図３が示すように、第２の基板の活性領域１２０には、第２の転送トランジスタ１７、１８、リセットトランジスタ２０、増幅トランジスタ２３、および、選択トランジスタ２６が配される。図３では、各トランジスタのゲート電極に符号を付している。ゲート電極の両側の２つの半導体領域が、ソースおよびドレインを構成している。第２の転送トランジスタ１７のゲート電極および第２の転送トランジスタ１８の間に配された領域が、ＦＤ部を構成する半導体領域である。ＦＤ部は、当該半導体領域と、増幅トランジスタ２３のゲート電極と、リセットトランジスタ２０のソース領域を含む。リセットトランジスタ２０のゲート電極と増幅トランジスタ２３のゲート電極との間の半導体領域は、リセットトランジスタ２０のドレイン、および、増幅トランジスタ２３のドレインを構成する。リセットトランジスタ２０のドレイン、および、増幅トランジスタ２３のドレインには電源電圧が供給される。選択トランジスタ２６のソースは、信号線３０に接続される。
［断面構造１］
図４は、画素Ｐの断面構造を模式的に示す。図３と同じ部分には、図３と同じ符号を付す。図４は、図３の線ＡＢに沿った断面を模式的に示している。
第１の基板に配された転送トランジスタ１１と、第２の基板に配された信号保持部１４とは、２つの基板の間に配された配線１３０によって接続される。図４が示すように、２つの基板の間に配された配線１３０は、転送トランジスタ１１の半導体領域、信号保持部１４のポリシリコンで形成された電極、および、第２の転送トランジスタ１７の半導体領域を互いに接続する。配線１３０は、配線間の接合部２００を含んでも良い。配線間の接合部２００は、２つの半導体基板を用意し、それぞれの半導体基板の上に配された配線同士を貼りあわせることで、形成される。
図４において、信号保持部１４のポリシリコンで形成された電極と、第２の基板の半導体領域との間には、不図示の絶縁膜が配されている。ほかのゲート電極と基板との間にも不図示の絶縁膜が配されている。
第１の基板と第２の基板との間には遮光部１４０が配されている。遮光部１４０は、第１の基板に配された光電変換部１０と第２の基板に配された信号保持部１４との間に配される。遮光部１４０は、第１の基板を通過した光を遮光する。遮光部１４０はアルミニウム、銅、タングステンなどの金属部材で構成される。このような構成により、信号保持部１４に光が入射することを防ぐことができるため、ノイズを低減することが可能である。遮光部１４０は、第１の基板のウェルに電位を供給する配線を兼ねても良い。
なお、本実施例では、図２乃至図４に示したように、画素Ｐの一部が第１の基板に配され、画素Ｐのほかの一部が第２の基板に配される。図１に示された画素部１０４以外のブロックを構成する素子は、第２の基板に配される。
［画素回路２］
続いて、本実施例の画素部１０４の変形例を説明する。図２の画素Ｐに代えて、以下に説明する画素回路が適用される。
図５（ａ）は、画素Ｐの等価回路を示す図である。１つの画素Ｐに２つの増幅トランジスタ２３、２４が含まれる。区別のために異なる符号が付されているが、２つの増幅トランジスタ２３、２４は、同じ機能を備える。そのため、上述の増幅トランジスタ２３についての説明は、増幅トランジスタ２４についても同様である。
信号保持部１４は第２の転送トランジスタ１７を介して増幅トランジスタ２３に接続される。一方、信号保持部１５は第２の転送トランジスタ１８を介して増幅トランジスタ２４に接続される。増幅トランジスタ２３のゲートには、リセットトランジスタ２０が接続される。増幅トランジスタ２４のゲートには、リセットトランジスタ２１が接続される。増幅トランジスタ２３のソースは、選択トランジスタ２６を介して、信号線３０に接続される。増幅トランジスタ２４のソースは、選択トランジスタ２７を介して、信号線３１に接続される。
図５（ａ）に示された画素Ｐは、電荷排出トランジスタ４０を含む。電荷排出トランジスタ４０は、光電変換部１０と電源ノードとの間の経路に接続される。電荷排出トランジスタ４０がオンすることで、光電変換部１０の電荷が排出される。このような構成によれば、信号保持部を介さずに、光電変換部１０をリセットすることができる。なお、電荷排出トランジスタ４０は、図２、図５（ｂ）、図６の各回路に設けられてもよい。
［画素回路３］
本実施例の画素部１０４の別の変形例を説明する。図２の画素Ｐに代えて、以下に説明する画素回路が適用される。
図５（ｂ）は、画素Ｐの等価回路を示す図である。２つの画素Ｐが１つの増幅トランジスタ２３、および、１つのリセットトランジスタ２０を共有している。符号は省略しているが、図５（ｂ）では、２つの画素Ｐに含まれる光電変換部１０、転送トランジスタ１１、１２、信号保持部１４、１５、および、第２の転送トランジスタ１７、１８が示されている。２つの画素Ｐにおいて、各素子の機能や接続は同じであるため、詳細な説明は省略する。なお、図５（ｂ）は、選択トランジスタを含まない画素Ｐを示している。しかし、図２と同様に、増幅トランジスタと出力線との間に選択トランジスタが配されてもよい。
図５（ｂ）の回路構成によれば、１つの画素あたりの増幅トランジスタ２３やリセットトランジスタ２０の数を少なくすることができる。
［画素回路４］
本実施例の画素部１０４の別の変形例を説明する。図２の画素Ｐに代えて、以下に説明する画素回路が適用される。
図６は画素Ｐの等価回路を示す図である。図２と比較して、第２の転送トランジスタ１７、１８が画素Ｐに含まれない。また、１つの画素に２つの増幅トランジスタ２３、２４が含まれる。信号保持部１４が、リセットトランジスタ２０および増幅トランジスタ２３に接続される。すなわち、信号保持部１４が第１のＦＤ部として機能している。同様に、信号保持部１５がリセットトランジスタ２１および増幅トランジスタ２４に接続される。すなわち、信号保持部１５が第２のＦＤ部として機能している。
図５および図６に示された等価回路を持つ画素Ｐの平面構造および断面構造は、基本的には、図３および図４に示される。画素回路が異なるために、追加された、あるいは、削減されたトランジスタが、適宜、図３および図４に追加されうる。これらの変更は当業者によって適宜なされうるものであるため、詳細の説明は省略する。
［平面構造２］
次に、画素Ｐの平面構造の変形例を説明する。図７は、画素Ｐの平面構造を模式的に示す図である。各図は、図３と同様に、素子分離領域１１０、活性領域１２０、光電変換部１０を構成する半導体領域（以下、単に光電変換部１０と呼ぶ）、転送トランジスタ１１、１２のゲート電極、および、信号保持部１４、１５に接続された半導体領域を示している。ただし、素子分離領域１１０、および、活性領域１２０の符号は省略している。
図７（ａ）では、信号保持部１４に接続された半導体領域と１５に接続された半導体領域との間に、光電変換部１０が配される。換言すると、光電変換部１０の対向する辺に転送トランジスタ１１、１２のゲート電極が配置される。このレイアウトでは、２つの転送トランジスタ１１、１２による電荷の転送経路が、同軸上、かつ、反対の方向である。
図７（ｂ）では、光電変換部１０の隣接する２つの辺に転送トランジスタ１１、１２のゲート電極が配される。このレイアウトでは、２つの転送トランジスタ１１、１２による電荷の転送経路が、互いに交差する方向である。
図７（ｃ）では、光電変換部１０の対抗する２つの角の近くに転送トランジスタ１１、１２の転送ゲート電極が配される。このレイアウトでは、２つの転送トランジスタ１１、１２による電荷の転送経路が、反対の方向である。また、２つの転送トランジスタ１１、１２による電荷の転送経路の軸が、互いにオフセットしている。
図７（ｄ）は、画素Ｐが電荷排出トランジスタ４０を含む例を示している。電荷排出トランジスタ４０は第１の基板に設けられる。電荷排出トランジスタ４０のゲート電極は、転送トランジスタ１１、１２のゲート電極とは反対側に設けられる。
［断面構造２］
次に、遮光部１４０の変形例を説明する。図８は画素Ｐの断面構造を模式的に示す。図４と同じ部分には、同じ符号を付している。
図８（ａ）の例では、遮光部１４０の代わりに、遮光部１４２が配されている。遮光部１４２は、配線間の接合部２００を含む。遮光部１４２は、第１の基板の素子と、第２の基板の素子とを接続する配線を兼ねている。このような構成によれば、２つの基板を貼り合わせる際に形成される接合部２００の面積を大きくすることができる。結果として、配線抵抗の低減、歩留まり低下の抑制などの効果を得ることができる。
図８（ｂ）の例では、図４で説明した遮光部１４０と、図８（ａ）で説明した遮光部１４２との両方によって、信号保持部１４が遮光されている。遮光部が配線を兼ねる場合、回路の制約から配線の配置が制限される場合がある。図８（ｂ）のように複数の層の配線によって遮光部を構成することで、配線の配置における制限が少なくなる。結果として、高い遮光性能を得ることができる。なお、複数の配線層によって遮光部を構成する場合、複数の配線層が互いに重なっていることが好ましい。これによって、遮光性能をより高めることが可能である。
図８（ｃ）の例では、信号保持部１４、１５に接続される第１の基板の半導体領域を遮光する遮光部１４４が配される。遮光部１４４は、第１の基板の光の入射面側に配される。このような構成によれば、信号保持部１４、１５にノイズが生じることを低減することができる。
次に、信号保持部１４、１５の変形例を説明する。図９は画素Ｐの断面構造を模式的に示す。図４と同じ部分には、同じ符号を付している。
図９（ａ）の例では、信号保持部１４が、２層の配線によって構成された一対の電極を含む。すなわち、信号保持部１４はＭＩＭ構造を有する。図示されていないが、信号保持部１５も同じくＭＩＭ構造を有しうる。一対の電極の間には、層間絶縁膜１５０よりも誘電率の高い絶縁層１５５が配されてもよい。このような構成によれば、信号保持部１４、１５の容量を大きくすることが可能である。絶縁層１５５に代えて、層間絶縁膜１５０が一対の電極の間に配されてもよい。ＭＩＭ構造に代えて２つのポリシリコンの電極を含むＰＩＰ構造が、信号保持部１４、１５に適用されてもよい。
図９（ｂ）の例では、信号保持部１４の一対の電極の一方が、接合部２００を含む。このような構成によれば、２つの基板を貼り合わせる際に形成される接合部２００の面積を大きくすることができる。結果として、配線抵抗の低減、歩留まり低下の抑制などの効果を得ることができる。
以上に説明したように、本実施例においては、画素Ｐの２つの信号保持部１４、１５が第２の基板に配される。そのため、第１の基板において光電変換部１０の占める面積を大きくすることができる。結果として感度を向上させることが可能である。
［実施例２］
実施例２に係る撮像装置を説明する。実施例２は、１つの光電変換部１０に３つの転送トランジスタ１１、１２、１３が接続される点で、実施例１と異なる。主として、実施例１と実施例２との相違点を説明する。実施例１と同じ部分は、適宜、説明を省略する。
［全体ブロック図］
図１は、本実施例に係る撮像装置の構成例を模式的に示すブロック図である。撮像装置は、ＣＰＵ１０１、制御部１０２、垂直走査部１０３、画素部１０４、列回路１０５、水平走査部１０６、および、信号出力部１０７を含む。これらのブロックの構成および機能は、実施例１と同じである。そのため、図１についての詳細な説明は省略する。
撮像装置は、第１の基板と第２の基板とを備える。第１の基板および第２の基板のそれぞれは、シリコンなどの半導体材料によって構成された半導体基板である。図１に示された各ブロックを構成する素子は、第１の基板または第２の基板に配される。
［画素回路］
図１０は撮像装置の画素Ｐの等価回路を示している。画素Ｐは、光電変換部１０を含む。光電変換部１０は、入射した光に応じて電荷を生成する。光電変換部１０は、例えばフォトダイオードである。画素Ｐは、転送トランジスタ１１、１２、１３、および、信号保持部１４、１５、１６を含む。さらに、画素Ｐは、ＦＤ部、リセットトランジスタ２０、２１、２２、増幅トランジスタ２３、２４、２５、ならびに、選択トランジスタ２６、２７、２８を含む。区別のために異なる符号が付されているが、同じ名称の素子は同じ機能を備える。
転送トランジスタ１１、１２、１３は、それぞれ、光電変換部１０に接続される。転送トランジスタ１１は、光電変換部１０で生じた電荷を、光電変換部１０から信号保持部１４に転送する。転送トランジスタ１２は、光電変換部１０で生じた電荷を、光電変換部１０から信号保持部１５に転送する。転送トランジスタ１３は、光電変換部１０で生じた電荷を、光電変換部１０から信号保持部１６に転送する。このような構成により、３つの転送トランジスタ１１、１２、１３は、互いに並列な３つの経路を形成している。すなわち、３つの転送トランジスタ１１、１２、１３は、それぞれ、光電変換部１０の電荷を転送する転送部である。電荷の転送のための経路は、例えば、トランジスタのチャネルである。
画素Ｐは、第２の転送トランジスタ１７、１８、１９を含む。第２の転送トランジスタ１７は、信号保持部１４の信号をＦＤ部へ転送する。第２の転送トランジスタ１８は、信号保持部１５の信号をＦＤ部へ転送する。第２の転送トランジスタ１９は、信号保持部１６の信号をＦＤ部へ転送する。第２の転送トランジスタ１７、１８、１９は、互いに並列な３つの経路を形成している。
転送トランジスタ１１と第２の転送トランジスタ１７とは、光電変換部１０とＦＤ部との間に、直列の信号経路を形成している。同様に、転送トランジスタ１２と第２の転送トランジスタ１８とが、直列の信号経路を形成している。同様に、転送トランジスタ１３と第２の転送トランジスタ１９とが、直列の信号経路を形成している。
増幅トランジスタ２３は、ＦＤ部の電圧に応じた信号を信号線３０に出力する。選択トランジスタ２６は、増幅トランジスタ２３と信号線３０とを接続する。選択トランジスタ２６のオンとオフとを切り替えることにより、複数の画素Ｐの中から信号を出力する１つあるいは複数の画素Ｐを選択することができる。リセットトランジスタ２０は、増幅トランジスタ２３のゲートに接続されたＦＤ部の電圧を所定の値にリセットする。
増幅トランジスタ２４は、ＦＤ部の電圧に応じた信号を信号線３１に出力する。選択トランジスタ２７は、増幅トランジスタ２４と信号線３１とを接続する。選択トランジスタ２７のオンとオフとを切り替えることにより、複数の画素Ｐの中から信号を出力する１つあるいは複数の画素Ｐを選択することができる。リセットトランジスタ２１は、増幅トランジスタ２４のゲートに接続されたＦＤ部の電圧を所定の値にリセットする。
増幅トランジスタ２５は、ＦＤ部の電圧に応じた信号を信号線３２に出力する。選択トランジスタ２８は、増幅トランジスタ２５と信号線３２とを接続する。選択トランジスタ２８のオンとオフとを切り替えることにより、複数の画素Ｐの中から信号を出力する１つあるいは複数の画素Ｐを選択することができる。リセットトランジスタ２２は、増幅トランジスタ２５のゲートに接続されたＦＤ部の電圧を所定の値にリセットする。
画素Ｐの光電変換部１０、及び、転送トランジスタ１１、１２、１３は、第１の基板に配される。画素Ｐの信号保持部１４、１５、１６、および、第２の転送トランジスタ１７、１８、１９は、第２の基板に配される。また、画素Ｐのリセットトランジスタ２０、２１、２２、増幅トランジスタ２３、２４、２５、および、選択トランジスタ２６、２７、２８は、第２の基板に配される。
なお、図５、図６に示された画素Ｐの構成を、図１０の画素Ｐに適宜組み合わせることができる。例えば、図５（ａ）の電荷排出トランジスタ４０が、光電変換部１０に接続されてもよい。また、第２の転送トランジスタ１７、１８、１９、および、選択トランジスタ２６、２７、２８は省略されうる。図５（ｂ）に示されるように、複数の光電変換部１０が、１組の増幅トランジスタ、および、リセットトランジスタを共有してもよい。
図１１に示した回路のように、３つの信号保持部１４、１５、１６が、共通のＦＤ部に接続されてもよい。このような構成によれば、増幅トランジスタの数を低減できる。結果として、回路規模を小さくすることができる。
［平面構造１］
図１２は、画素Ｐの平面構造を模式的に示す図である。図１２（ａ）の上側に、画素Ｐの第１の基板に配された部分が示されている。図１２（ａ）の下側に、画素Ｐの第２の基板に配された部分が示されている。図１２（ａ）に示された画素Ｐの等価回路図は、図１１に示される。
第１の基板において、ＳＴＩやＬＯＣＯＳなどの素子分離領域１１０が活性領域１２０を規定している。活性領域１２０には、光電変換部１０を構成する半導体領域（以下、単に光電変換部１０と呼ぶ）、および、信号保持部１４、１５、１６に接続された半導体領域が配される。第１の基板の表面に対する平面視において、転送トランジスタ１１のゲート電極は、光電変換部１０と信号保持部１４に接続された半導体領域との間に配される。転送トランジスタ１２のゲート電極は、光電変換部１０と信号保持部１５に接続された半導体領域との間に配される。転送トランジスタ１３のゲート電極は、光電変換部１０と信号保持部１６に接続された半導体領域との間に配される。
第２の基板において、素子分離領域１１０が活性領域１２０を規定している。第２の基板では、１つの画素Ｐに対して複数の活性領域１２０が配されている。信号保持部１４、１５、１６は、それぞれ、ポリシリコンで形成された電極と、活性領域１２０に配された半導体領域とを含む。すなわち、信号保持部１４、１５、１６は、ＭＩＳ容量である。信号保持部１４、１５、１６の半導体領域には、接地電位が供給される。信号保持部１４、１５、１６のポリシリコンの電極は、それぞれ、第１の基板の半導体領域に接続される。また、信号保持部１４、１５、１６のポリシリコンの電極は、第２の転送トランジスタ１７、１８、１９にそれぞれ接続される。
図１２（ａ）が示すように、第２の基板の活性領域１２０には、第２の転送トランジスタ１７、１８、１９、リセットトランジスタ２０、増幅トランジスタ２３、および、選択トランジスタ２６が配される。図１２（ａ）では、各トランジスタのゲート電極に符号を付している。ゲート電極の両側の２つの半導体領域が、ソースおよびドレインを構成している。
図１２（ａ）の平面視において第２の転送トランジスタ１７、１８、１９のゲート電極の３つに隣接して配された半導体領域によって、ＦＤ部が構成される。ＦＤ部を構成する半導体領域と、増幅トランジスタ２３のゲート電極とは、不図示の配線によって接続されている。リセットトランジスタ２０のドレイン、および、増幅トランジスタ２３のドレインには電源電圧が供給される。選択トランジスタ２６のソースは、信号線３０に接続される。
［断面構造］
図１３（ａ）は、画素Ｐの断面構造を模式的に示す。図１３（ａ）は、図１２（ａ）の線ＡＢに沿った断面を模式的に示している。図１２と同じ部分には、図１２と同じ符号を付す。
第１の基板に配された転送トランジスタ１１と、第２の基板に配された信号保持部１４とは、２つの基板の間に配された配線１３０によって接続される。図１３（ａ）が示すように、２つの基板の間に配された配線１３０は、転送トランジスタ１１の半導体領域、および、信号保持部１４のポリシリコンで形成された電極を互いに接続する。配線１３０は、配線間の接合部２００を含んでも良い。配線間の接合部２００は、それぞれ配線を備えた２つの半導体基板を用意し、露出した配線同士を貼りあわせることで、形成される。
第１の基板に配された転送トランジスタ１２は、配線１３０を介して、信号保持部１５に接続される。また、第１の基板に配された転送トランジスタ１３は、配線１３０を介して、信号保持部１６に接続される。
図１３（ａ）において、信号保持部１４、１５、１６のポリシリコンで形成された電極と、第２の基板の半導体領域との間には、不図示の絶縁膜が配されている。
第１の基板と第２の基板との間には遮光部１４０が配されている。遮光部１４０は、第１の基板に配された光電変換部１０と第２の基板に配された信号保持部１４との間に配される。遮光部１４０は、第１の基板を通過した光を遮光する。遮光部１４０はアルミニウム、銅、タングステンなどの金属部材で構成される。このような構成により、信号保持部１４に光が入射することを防ぐことができるため、ノイズを低減することが可能である。遮光部１４０は、第１の基板のウェルに電位を供給する配線を兼ねても良い。
さらに、遮光部１４０は、光電変換部１０と第２の基板に配された信号保持部１５との間に配される。また、遮光部１４０は、光電変換部１０と第２の基板に配された信号保持部１６との間に配される。このような配置により、いずれの信号保持部においても、ノイズを低減することが可能である。
遮光部１４０の平面構造を説明する。図１２（ｂ）は、画素Ｐの平面構造を模式的に示している。図１２（ｂ）は、図１２（ａ）の上側の第１の基板の平面図に、遮光部１４０を追加したものである。その他の構成は、図１２（ａ）と同じである。
第１の基板の表面に対する平面視において、遮光部１４０は、光電変換部１０の全体と重なるように配置される。また、第２の基板に個別に配された３つの信号保持部１４、１５、１６を１つの連続した遮光部１４０が覆っている。一方、第１の基板と第２の基板とを電気的に接続するため、遮光部１４０は開口を有している。当該開口を通じて、第１の基板の転送トランジスタ１１、１２、１３をそれぞれ第２の基板の信号保持部１４、１５、１６にそれぞれ接続する配線が配される。
信号のクロストークを防ぐため、遮光部１４０は、２つの基板を接続する配線１３０とは電気的に分離される。そのため、配線１３０の周囲に間隙が生じる。そこで、図１３（ａ）に示されるように、配線１３０または配線１３０に接続された配線が、遮光部１４０の開口に重なるように配置される。図１３（ａ）では、遮光部１４２が配線１３０に接続されている。遮光部１４２は、平面視において遮光部１４０の開口の全体をカバーするように配置される。このような構成によれば、信号保持部に入射する光によってノイズが生じることを防ぐことができる。なお、この実施例では、遮光部１４２が配線間の接合部２００を含む。このような構成によれば、歩留まりの低下を抑制できる。
図１３（ｂ）は、線ＡＢに直交する線に沿った画素Ｐの断面構造を模式的に示す。図１３（ａ）と同じ部分には同じ符号を付す。図１３（ｂ）が示すように、この断面においても、遮光部１４２が遮光部１４０の開口をカバーしている。このとき、遮光部１４０と遮光部１４２とが部分的に重なることで、より高い遮光性能を得ることができる。
以上に説明した通り、本実施例の撮像装置は、１つの光電変換部１０に３つの転送トランジスタ１１、１２、１３が接続される。このような構成は、時間相関露光を行うのに好適である。時間相関露光は、複数の転送トランジスタのゲートの開度を異ならせる。さらに、複数の転送トランジスタのゲートの開度の状態が時間と共に変化する。このような駆動により、被写体の撮像に加えて、被写体の距離情報などの追加情報を得ることができる。
本実施例の遮光部には、図８に示された各構成が用いられる。図８については、実施例１の説明がすべて援用される。例えば、図１４に、第１の基板の光の入射面側に遮光部１４４を設けた例を示す。１つの連続した遮光部１４４が複数の接続部を覆っている。図１４の他の部分は図１３（ａ）と同じである。なお、遮光部は仕様に応じて設けられるものであるため、遮光部を削除してもよい。また、本実施例の信号保持部には、図９に示された各構成が用いられる。図９については、実施例１の説明がすべて援用される。
［平面構造２］
次に、図１５および図１６を用いて、画素Ｐの平面構造の変形例を説明する。図１５は、画素Ｐの平面構造を模式的に示す図である。各図は、図１２と同様に、素子分離領域１１０、活性領域１２０、光電変換部１０（光電変換部１０を構成する半導体領域）、転送トランジスタ１１、１２、１３のゲート電極、および、信号保持部１４、１５、１６に接続された半導体領域を示している。ただし、素子分離領域１１０、および、活性領域１２０の符号は省略している。
図１５（ａ）では、光電変換部１０の３つの辺に、それぞれ、転送トランジスタ１１、１２、１３のゲート電極が配置される。図１５（ｂ）では、光電変換部１０の３つの角の近傍に、それぞれ、転送トランジスタ１１、１２、１３のゲート電極が配置される。図１５（ａ）や図１５（ｂ）のレイアウトでは、光電変換部１０で生じた電荷がほぼ均等に３つの転送トランジスタ１１、１２、１３に分配される。
図１５（ｃ）では、光電変換部１０の１つの角の近傍に、３つの転送トランジスタ１１、１２、１３のゲート電極が集中して配される。このような構成によれば、第１の基板と第２の基板とを接続する配線１３０を互いに近接して配置することができる。遮光部１４０の開口を小さくできるため、ノイズを低減することができる。
図１５（ｄ）は、画素Ｐが電荷排出トランジスタ４０を含む例を示している。電荷排出トランジスタ４０は第１の基板に設けられる。本実施例では、電荷排出トランジスタ４０のゲート電極は、転送トランジスタ１１、１２、１３のゲート電極とは反対側に設けられる。
また、図１５（ｄ）に示された光電変換部１０は凸部を有している。当該凸部の周囲に、３つの転送トランジスタ１１、１２、１３のゲート電極が配置される。このような構成によれば、各転送トランジスタの転送特性を揃えることができる。
図１６は、複数の画素Ｐの平面構造を模式的に示す図である。図１６（ａ）は４つの画素Ｐを、図１６（ｂ）は６つの画素Ｐをそれぞれ示している。各図は、図１２と同様に、素子分離領域１１０、活性領域１２０、光電変換部１０、転送トランジスタ１１、１２、１３のゲート電極、および、信号保持部１４、１５、１６に接続された半導体領域を示している。ただし、素子分離領域１１０、および、活性領域１２０の符号は省略している。
図１６（ａ）に示される光電変換部１０は六角形に近い形状を持つ。つまり、光電変換部１０は６つの辺を持ち、転送トランジスタ１１、１２、１３のゲート電極は、２辺ごとに配置される。好適には、転送トランジスタ１１、１２、１３のゲート電極は互いに等間隔に配置される。このような構成によれば、光電変換部１０で生じた電荷を３つの転送トランジスタ１１、１２、１３がほぼ均等に転送することができる。結果、上述の時間相関露光の精度を向上させることができる。
図１６（ｂ）は、１つの行に配される複数の画素Ｐが、行に交差する方向にずれて配置される。図１６（ａ）と同様に、光電変換部１０は六角形に近い形状を持つ。このような配置によれば、光電変換部１０の間隔を均等にできるため、混色などによる画質の低下を抑制することができる。また、図１６（ｂ）に示されたレイアウトでは、複数の画素Ｐの平面構造が互いに並進対称である。そのため、画素Ｐの特性を均一にすることができる。
以上に説明したように、本実施例においては、画素Ｐの３つの信号保持部１４、１５、１６が第２の基板に配される。そのため、第１の基板において光電変換部１０の占める面積を大きくすることができる。結果として感度を向上させることが可能である。
また、画素Ｐが３つの信号保持部１４、１５、１６を有するため、時間相関露光など撮像装置の高機能化に有効である。
［実施例３］
別の実施形態の撮像装置を説明する。実施例１、および、実施例２に係る撮像装置は、第１の基板の配線等が形成されていない面、つまり、裏面から光が入射する構成を有している。実施例１および実施例２の撮像装置は、いわゆる、裏面照射型である。これに対して、本実施例の撮像装置は、表面照射型の撮像装置である。
本実施例の全体構成および画素Ｐの回路は、実施例１または実施例２と同じである。
図１７は撮像装置の画素Ｐの断面を模式的に示した図である。第１の基板には、光電変換部１０を構成するＮ型の半導体領域４１およびＰ型の表面領域４２が配される。Ｎ型の半導体領域４１はＰ型ウェル４０に配される。Ｐ型ウェル４０には、信号保持部１４、１５、１６のいずれかに接続されるＮ型の半導体領域４３が配される。第１の基板の光入射面には、転送トランジスタ１１、１２、１３のいずれかのゲート電極４４が配される。
本実施例においても、信号保持部１４、１５、１６は、第２の基板に配される。第１の基板の半導体領域と、第２の基板の信号保持部１４、１５、１６とを接続する
第１の基板には貫通孔が形成される。当該貫通孔に、半導体領域４３と第２の基板の信号保持部とを接続する配線４７が配される。第１の基板と第２の基板との間には、層間絶縁膜４６が配される。配線４７は、層間絶縁膜４６の配線を介して、信号保持部に接続される。
以上に説明したように、本実施例においては、画素Ｐの複数の信号保持部が第２の基板に配される。そのため、第１の基板において光電変換部１０の占める面積を大きくすることができる。結果として感度を向上させることが可能である。
特に表面照射型の撮像装置においては、入射面側の配線により感度が低下しやすい。そのため、本実施例の構成による感度向上の効果が顕著である。
［実施例４］
別の実施形態の撮像装置を説明する。実施例１乃至実施例３に係る撮像装置は、第１の基板において電荷を基板の表面に水平な方向に転送する構成を有する。一方、本実施例の撮像装置は、電荷を基板の深さ方向に沿って転送する構成を有する。
本実施例の全体構成および画素Ｐの回路は、実施例１または実施例２と同じである。
図１８は撮像装置の画素Ｐの断面を模式的に示した図である。図１７と同じ部分には、図１７と同じ符号を付している。本実施例において、転送トランジスタ１１、１２、１３は、それぞれ、転送ゲート電極４４を含む。図１８が示すように、第２の基板に転送ゲート電極４４が埋め込まれている。転送ゲート電極４４は、第１の基板の光電変換部１０を構成するＮ型の半導体領域１０から、第２の基板の電荷保持領域４３まで、電荷を転送する。電荷保持領域４３は、信号保持部を構成するＮ型の半導体領域である。
このような構成によれば、信号保持部が、光電変換部１０において生じた信号を、電荷の状態で保持することができる。信号保持部から完全空乏転送により信号を読み出すことができるので、ノイズを低減することが可能である。
また、本実施例において、画素Ｐの複数の信号保持部が第２の基板に配される。そのため、第１の基板において光電変換部１０の占める面積を大きくすることができる。結果として感度を向上させることが可能である。
［実施例５］
別の実施例を説明する。本実施例の転送部の構成が、実施例１乃至実施例４の転送トランジスタ１１、１２、１３と異なる。
本実施例の画素Ｐは、第１の基板に配された増幅回路を含む。増幅回路は、直接、または、転送トランジスタを介して、光電変換部１０に接続される。増幅回路は、例えば、ソースフォロア回路、ソース接地回路、差動増幅回路、比較器である。増幅回路の出力ノードに、互いに並列の信号経路を形成する２つの転送トランジスタが接続される。２つの転送トランジスタが、２つの信号保持部に接続される。そして、転送トランジスタと信号保持部とを接続する配線が、第１の基板と第２の基板との間に配される。
本実施例の画素Ｐの等価回路は、図２の等価回路において、光電変換部１０と転送トランジスタ１１、１２との間に増幅回路を挿入したものである。光電変換部１０と増幅回路の間にさらに転送トランジスタが配されてもよい。本実施例の転送トランジスタ１１、１２は、第１の基板に配されてもよいし、または、第２の基板に配されてもよい。
実施例１乃至実施例４の転送トランジスタ１１、１２、１３は、電荷の状態で信号を転送する。これに対して、本実施例の転送トランジスタは、電圧信号または電流信号を転送する。このような構成によれば、画素Ｐがアナログデジタル変換などの高機能を持つことができる。
［実施例６］
撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、スマートフォン、車載カメラ、観測衛星などがあげられる。図１９に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。
図１９において、１００１はレンズの保護のためのバリアである。１００２は被写体の光学像を撮像装置１００４に結像させるレンズである。１００３はレンズ１００２を通った光量を可変するための絞りである。撮像装置１００４には、上述の実施例１乃至実施例４のいずれかで説明した撮像装置が用いられる。
１００７は撮像装置１００４より出力された画素信号に対して、補正やデータ圧縮などの処理を行い、画像信号を取得する信号処理部である。そして、図１９において、１００８は撮像装置１００４および信号処理部１００７に、各種タイミング信号を出力するタイミング発生部、１００９はデジタルスチルカメラ全体を制御する全体制御部である。１０１０は画像データを一時的に記憶する為のフレームメモリ部である。１０１１は記録媒体に記録または読み出しを行うためのインターフェース部である。１０１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。１０１３は外部コンピュータ等と通信する為のインターフェース部である。
なお、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された画素信号を処理する信号処理部１００７とを有すればよい。その場合、他の構成はシステムの外部に配される。
以上に説明した通り、撮像システムの実施例において、撮像装置１００４には、実施例１乃至実施例４のいずれかの撮像装置が用いられる。このような構成によれば、撮像システムの感度を向上させることができる。
［実施例７］
移動体の実施例について説明する。本実施例の移動体は、車載カメラを備えた自動車である。図２０（ａ）は、自動車２１００の外観と主な内部構造を模式的に示している。自動車２１００は、撮像装置２１０２、撮像システム用集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２１０３、警報装置２１１２、主制御部２１１３を備える。
撮像装置２１０２には、上述の各実施例で説明した撮像装置が用いられる。警報装置２１１２は、撮像システム、車両センサ、制御ユニットなどから異常を示す信号を受けたときに、運転手へ向けて警告を行う。主制御部２１１３は、撮像システム、車両センサ、制御ユニットなどの動作を統括的に制御する。なお、自動車２１００が主制御部２１１３を備えていなくてもよい。この場合、撮像システム、車両センサ、制御ユニットが個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）。
図２０（ｂ）は、自動車２１００のシステム構成を示すブロック図である。自動車２１００は、第１の撮像装置２１０２と第２の撮像装置２１０２を含む。つまり、本実施例の車載カメラはステレオカメラである。撮像装置２１０２には、光学部２１１４により被写体像が結像される。撮像装置２１０２から出力された画素信号は、画像前処理部２１１５によって処理され、そして、撮像システム用集積回路２１０３に伝達される。画像前処理部２１１５は、Ｓ−Ｎ演算や、同期信号付加などの処理を行う。
撮像システム用集積回路２１０３は、画像処理部２１０４、メモリ２１０５、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８、異常検出部２１０９、および、外部インターフェース（Ｉ／Ｆ）部２１１６を備える。画像処理部２１０４は、画素信号を処理して画像信号を生成する。また、画像処理部２１０４は、画像信号の補正や異常画素の補完を行う。メモリ２１０５は、画像信号を一時的に保持する。また、メモリ２１０５は、既知の撮像装置２１０２の異常画素の位置を記憶していてもよい。光学測距部２１０６は、画像信号を用いて被写体の合焦または測距を行う。視差演算部２１０７は、視差画像の被写体照合（ステレオマッチング）を行う。物体認知部２１０８は、画像信号を解析して、自動車、人物、標識、道路などの被写体の認知を行う。異常検出部２１０９は、撮像装置２１０２の故障、あるいは、誤動作を検知する。異常検出部２１０９は、故障や誤動作を検知した場合には、主制御部２１１３へ異常を検知したことを示す信号を送る。外部Ｉ／Ｆ部２１１６は、撮像システム用集積回路２１０３の各部と、主制御部２１１３あるいは種々の制御ユニット等との間での情報の授受を仲介する。
自動車２１００は、車両情報取得部２１１０および運転支援部２１１１を含む。車両情報取得部２１１０は、速度・加速度センサ、角速度センサ、舵角センサ、測距レーダ、圧力センサなどの車両センサを含む。
運転支援部２１１１は、衝突判定部を含む。衝突判定部は、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８からの情報に基づいて、物体との衝突可能性があるか否かを判定する。光学測距部２１０６や視差演算部２１０７は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。
運転支援部２１１１が他の物体と衝突しないように自動車２１００を制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。
自動車２１００は、さらに、エアバッグ、アクセル、ブレーキ、ステアリング、トランスミッション等の走行に用いられる駆動部を具備する。また、自動車２１００は、それらの制御ユニットを含む。制御ユニットは、主制御部２１１３の制御信号に基づいて、対応する駆動部を制御する。
本実施例に用いられた撮像システムは、自動車に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
以上に説明した通り、自動車の実施例において、撮像装置２１０２には、実施例２０のいずれかの撮像装置が用いられる。このような構成によれば、撮像装置を備えた移動体において、撮像装置の感度を向上させることができる。
１０ 光電変換部
１１、１２、１３ 転送トランジスタ
１４、１５、１６ 信号保持部
１３０ 配線

Claims (17)

  1. 第１の半導体基板と、
    第２の半導体基板と、
    前記第１の半導体基板に配された光電変換部と、前記第１の半導体基板に配され、かつ、互いに並列の複数の経路を介して前記光電変換部で生じた電荷または前記電荷に基づく信号を転送する複数の転送部と、前記複数の転送部に接続された複数の信号保持部と、をそれぞれが含む複数の画素と、
    前記第１の半導体基板と前記第２の半導体基板との間に配され、１つの画素に含まれる前記複数の転送部と前記複数の信号保持部とを接続する複数の配線と、を備える
    ことを特徴とする撮像装置。
  2. 前記複数の転送部のそれぞれは、前記光電変換部に接続され、かつ、転送ゲート電極と、前記電荷が転送される半導体領域とを含み、
    前記複数の配線は、それぞれ、対応する前記転送部の前記半導体領域に接続される
    ことを特徴とする請求項１に記載の撮像装置。
  3. 前記光電変換部と前記複数の信号保持部の少なくとも一部との間に配され、前記第１の半導体基板を通過した光を遮光する遮光部を備える
    ことを特徴とする請求項１または請求項２に記載の撮像装置。
  4. 前記遮光部は、前記複数の配線のいずれかによって構成される第１の遮光部を含む
    ことを特徴とする請求項３に記載の撮像装置。
  5. 前記遮光部は、前記第１の遮光部とは異なる第２の遮光部を含む
    ことを特徴とする請求項４に記載の撮像装置。
  6. 前記第２の遮光部は前記配線を通すための開口を有し、
    前記第１の遮光部は、前記第１の半導体基板に対する平面視において前記開口に重なる
    ことを特徴とする請求項５に記載の撮像装置。
  7. 前記光電変換部と前記複数の信号保持部の少なくとも一部との間に配された金属部材を含み、
    前記金属部材は前記第１の半導体基板に対する平面視において前記光電変換部と重なる
    ことを特徴とする請求項１または請求項２に記載の撮像装置。
  8. 前記金属部材は前記複数の配線のいずれかを構成する
    ことを特徴とする請求項７に記載の撮像装置。
  9. 前記複数の信号保持部のそれぞれは、前記第２の半導体基板に配された半導体領域を含む
    ことを特徴とする請求項１乃至請求項８のいずれか一項に記載の撮像装置。
  10. 前記複数の信号保持部のそれぞれは、前記第１の半導体基板と前記第２の半導体基板との間に配された一対の電極を含む
    ことを特徴とする請求項１乃至請求項８のいずれか一項に記載の撮像装置。
  11. 第１の半導体基板と、
    第２の半導体基板と、
    複数の画素と、を備え、
    前記複数の画素のそれぞれは、
    前記第１の半導体基板に配された光電変換部と、
    互いに並列の複数の経路を介して前記光電変換部で生じた電荷または前記電荷に基づく信号を転送する複数の転送部と、
    前記第２の半導体基板に配され、かつ、前記複数の転送部に接続された複数の信号保持部と、を含む
    ことを特徴とする撮像装置。
  12. 前記複数の転送部のそれぞれは、前記光電変換部に接続され、かつ、転送ゲート電極と、前記電荷が転送される半導体領域とを含み、
    前記複数の配線は、それぞれ、対応する前記転送部の前記半導体領域に接続される
    ことを特徴とする請求項１１に記載の撮像装置。
  13. 前記光電変換部と前記複数の信号保持部の少なくとも一部との間に配され、前記第１の半導体基板を通過した光を遮光する遮光部を備える
    ことを特徴とする請求項１１または請求項１２に記載の撮像装置。
  14. 前記光電変換部と前記複数の信号保持部の少なくとも一部との間に配された金属部材を含み、
    前記金属部材は前記第１の半導体基板に対する平面視において前記光電変換部と重なる
    ことを特徴とする請求項１１または請求項１２に記載の撮像装置。
  15. 光の入射面を含む半導体基板と、
    前記半導体基板に配された光電変換部と、前記光電変換部に接続され、かつ、互いに並列の複数の信号経路を介して前記光電変換部から電荷を転送する複数の転送部と、前記複数の転送部に接続された複数の信号保持部と、をそれぞれが含む複数の画素と、を備え、
    前記複数の転送部のそれぞれは、前記入射面に対して交差する方向に前記電荷を転送する転送ゲート電極を含む
    ことを特徴とする撮像装置。
  16. 請求項１乃至請求項１５のいずれか一項に記載の撮像装置と、
    前記撮像装置から出力された信号を処理して画像信号を取得する処理装置と、を備えた撮像システム。
  17. 移動体であって、
    請求項１乃至請求項１５のいずれか一項に記載の撮像装置と、
    前記撮像装置から出力された信号に対して処理を行う処理装置と、
    前記処理の結果に基づいて前記移動体を制御する制御手段と、を有することを特徴とする移動体。
JP2017127980A 2017-06-29 2017-06-29 撮像装置、撮像システム、および、移動体 Active JP6976744B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017127980A JP6976744B2 (ja) 2017-06-29 2017-06-29 撮像装置、撮像システム、および、移動体
US16/005,525 US10879282B2 (en) 2017-06-29 2018-06-11 Imaging sensor, imaging system, and moving body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017127980A JP6976744B2 (ja) 2017-06-29 2017-06-29 撮像装置、撮像システム、および、移動体

Publications (2)

Publication Number Publication Date
JP2019012905A true JP2019012905A (ja) 2019-01-24
JP6976744B2 JP6976744B2 (ja) 2021-12-08

Family

ID=64734925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017127980A Active JP6976744B2 (ja) 2017-06-29 2017-06-29 撮像装置、撮像システム、および、移動体

Country Status (2)

Country Link
US (1) US10879282B2 (ja)
JP (1) JP6976744B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020262131A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2022004445A1 (ja) * 2020-07-03 2022-01-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置、電子機器
WO2022091564A1 (ja) * 2020-10-28 2022-05-05 凸版印刷株式会社 距離画像撮像素子及び距離画像撮像装置
WO2023002662A1 (ja) * 2021-07-19 2023-01-26 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020195825A1 (ja) * 2019-03-25 2020-10-01 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164870A (ja) * 2011-02-08 2012-08-30 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2013009301A (ja) * 2011-05-25 2013-01-10 Olympus Corp 固体撮像装置、撮像装置、および信号読み出し方法
JP2016511539A (ja) * 2013-01-31 2016-04-14 アップル インコーポレイテッド 垂直積層型画像センサ
JP2017022259A (ja) * 2015-07-10 2017-01-26 株式会社ニコン 撮像素子および撮像装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056048A (ja) 2002-07-24 2004-02-19 Microsignal Kk 固体撮像素子
DE102005003000B4 (de) * 2005-01-21 2007-02-08 Infineon Technologies Ag Halbleiterprodukt mit einem Halbleitersubstrat und einer Teststruktur und Verfahren
US7683486B2 (en) * 2005-12-09 2010-03-23 Freescale Semiconductor, Inc. Electronic apparatus interconnect routing and interconnect routing method for minimizing parasitic resistance
ATE543215T1 (de) * 2009-03-24 2012-02-15 Sony Corp Festkörper-abbildungsvorrichtung, ansteuerverfahren für festkörper- abbildungsvorrichtung und elektronische vorrichtung
JP2013070030A (ja) * 2011-09-06 2013-04-18 Sony Corp 撮像素子、電子機器、並びに、情報処理装置
US9917120B2 (en) * 2015-11-09 2018-03-13 Semiconductor Components Industries, Llc Pixels with high dynamic range and a global shutter scanning mode
US10297631B2 (en) * 2016-01-29 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Metal block and bond pad structure
JP2017174291A (ja) * 2016-03-25 2017-09-28 ルネサスエレクトロニクス株式会社 画像処理装置、画像処理方法、及び自動車制御装置
US10218924B2 (en) * 2017-04-12 2019-02-26 Omnivision Technologies, Inc. Low noise CMOS image sensor by stack architecture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164870A (ja) * 2011-02-08 2012-08-30 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2013009301A (ja) * 2011-05-25 2013-01-10 Olympus Corp 固体撮像装置、撮像装置、および信号読み出し方法
JP2016511539A (ja) * 2013-01-31 2016-04-14 アップル インコーポレイテッド 垂直積層型画像センサ
JP2017022259A (ja) * 2015-07-10 2017-01-26 株式会社ニコン 撮像素子および撮像装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020262131A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2022004445A1 (ja) * 2020-07-03 2022-01-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置、電子機器
WO2022091564A1 (ja) * 2020-10-28 2022-05-05 凸版印刷株式会社 距離画像撮像素子及び距離画像撮像装置
WO2023002662A1 (ja) * 2021-07-19 2023-01-26 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Also Published As

Publication number Publication date
JP6976744B2 (ja) 2021-12-08
US10879282B2 (en) 2020-12-29
US20190006403A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
JP6976744B2 (ja) 撮像装置、撮像システム、および、移動体
US10483307B2 (en) Imaging device
KR102262794B1 (ko) 고체 촬상 장치, 촬상 시스템 및 이동체
KR102447641B1 (ko) 촬상장치, 촬상 시스템, 이동체, 및 적층용의 반도체 기판
CN112151561B (zh) 成像装置和设备
EP3890018A1 (en) Photoelectric conversion apparatus, photoelectric conversion system, and moving object
US10504954B2 (en) Imaging device, imaging system, and moving body
JP2018085645A (ja) 撮像装置、撮像システム、および、移動体
JP2020167348A (ja) 光電変換装置、光電変換システム、および移動体
JP2018137646A (ja) 撮像装置、撮像システム、および、移動体
US20210399031A1 (en) Photoelectric conversion apparatus, photoelectric conversion system, and movable body
JP7433863B2 (ja) 光電変換装置、撮像システム、および移動体
JP7427646B2 (ja) 光電変換装置、光電変換システム、移動体
US20230154963A1 (en) Photoelectric conversion device, photoelectric conversion system, and moving body
JP7439011B2 (ja) 光電変換装置、光電変換システム、移動体
JP7279105B2 (ja) 光電変換装置
US20230069364A1 (en) Photoelectric conversion apparatus having capacitance addition transistor, photoelectric conversion system, and movable body
JP7019743B2 (ja) 固体撮像装置及び撮像システム
JP2024059085A (ja) 光電変換装置、機器
JP2023127098A (ja) 光電変換装置
JP2022007971A (ja) 光電変換装置、光電変換システム、および移動体
JP2022006880A (ja) 光電変換装置、撮像システムおよび移動体
JP2023174479A (ja) 光電変換装置
JP2022087547A (ja) 光電変換装置、光電変換システム、および移動体
JP2024019960A (ja) 光電変換装置および機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211110

R151 Written notification of patent or utility model registration

Ref document number: 6976744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151