JP2024059085A - 光電変換装置、機器 - Google Patents

Abstract

【課題】 歩留まりの向上とクロストークの抑制を両立する。【解決手段】 画素基板を備える光電変換装置であって、画素基板に、入射光に応じた信号電荷を生成する光電変換部と、信号電荷が入力されるフローティングディフュージョン部と、フローティングディフュージョン部を含む画素トランジスタ領域と、フローティングディフュージョン部の電位に応じた信号を出力する第１出力線と、第１出力線に電気的に接続された第２出力線と、が配され、画素基板の主面に対する平面視において、第１出力線が画素トランジスタ領域の少なくとも一部と重なる第１領域が存在し、主面に対する平面視において、第１領域の外部であって、第２出力線が光電変換部の少なくとも一部と重なる第２領域が存在し、主面に対する平面視において、第２出力線の長手方向に対して交差する第２出力線の端部は、第２領域の少なくとも一部と重なる位置に配されることを特徴とする光電変換装置。【選択図】 図４

Description

本発明は、光電変換装置、機器に関する。

光電変換部で発生した信号電荷をＦＤ（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ：フローティングディフュージョン）部へ転送し、増幅トランジスタで増幅した信号を各々が出力する複数の画素を有する光電変換装置が知られている。信号を伝送する出力線の本数を増加させることで、複数の画素からの信号の読み出しを高速化させることができる。出力線の本数を増やした構成の一例として、特許文献１には、画素列毎に複数の出力線を設けた構成の固体撮像装置が開示されている。

特開２０１５－１３８８６２号公報

特許文献１のように出力線を増加させた場合は、製造過程において、いずれかの出力線に断線が発生する確率が高くなる。その結果、歩留まりが低下してしまう。また、複数の出力線を備える構成では、ＦＤ部と複数の出力線との間に寄生容量が生じることがある。その結果、並行して読み出す複数の画素からの信号の間でクロストークが生じることになる。

本発明は、歩留まりの向上とクロストークの抑制とを両立可能な光電変換装置を提供することを目的とするものである。

本明細書の一開示によれば、画素基板を備える光電変換装置であって、前記画素基板に、入射光に応じた信号電荷を生成する光電変換部と、前記信号電荷が入力されるフローティングディフュージョン部と、前記フローティングディフュージョン部を含む画素トランジスタ領域と、前記フローティングディフュージョン部の電位に応じた信号を出力する第１出力線と、前記第１出力線に電気的に接続された第２出力線と、が配され、前記画素基板の主面に対する平面視において、前記第１出力線が前記画素トランジスタ領域の少なくとも一部と重なる第１領域が存在し、前記主面に対する平面視において、前記第１領域の外部であって、前記第２出力線が前記光電変換部の少なくとも一部と重なる第２領域が存在し、前記主面に対する平面視において、前記第２出力線の長手方向に対して交差する前記第２出力線の端部は、前記第２領域の少なくとも一部と重なる位置に配されることを特徴とする光電変換装置が提供される。

本発明によれば、出力線を備える構成の光電変換装置において、歩留まりの向上とクロストークの抑制との両立が可能である。

実施形態に係る光電変換装置を説明するブロック図 実施形態に係る光電変換装置を説明する回路図 実施形態に係る光電変換装置を説明する駆動タイミングチャート図 第１実施形態に係る光電変換装置を説明する平面図 第１実施形態の変形例に係る光電変換装置を説明する平面図 第２実施形態に係る光電変換装置を説明する平面図 第３実施形態に係る光電変換装置を説明する平面図 第４実施形態に係る光電変換装置を説明する平面図 第５実施形態に係る光電変換装置を説明する回路図 第５実施形態に係る光電変換装置を説明する平面図 第６実施形態に係る機器を説明する模式図

以下、図面を参照しながら各実施形態を説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。また、以下に述べる各実施形態では、光電変換装置の一例として、撮像向けのセンサを中心に説明する。ただし、各実施形態は、撮像向けのセンサに限られるものではなく、光電変換装置の他の例にも適用可能である。例えば、撮像装置、測距装置（焦点検出やＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）を用いた距離測定等の装置）、測光装置（入射光量の測定等の装置）などがある。

本明細書において、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「右」、「左」および、それらの用語を含む別の用語）を用いる。それらの用語の使用は図面を参照した実施形態の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。

本明細書において「部材Ａと部材Ｂとを電気的に接続する」と記載した場合、部材Ａと部材Ｂとが直接接続される場合に限られない。例えば部材Ａと部材Ｂとの間に別の部材Ｃが接続されていたとしても、電気的に接続されていればよい。

本明細書において、「平面」とは、基板の主面と平行な方向における面をいう。基板の主面とは、光電変換素子を含む基板の光入射面や、複数のＡＤＣが繰り返し配された面や、積層型の光電変換装置における基板と基板との接合面であり得る。また、「平面視」とは、基板の主面に対して垂直な方向から視ることを指す。さらに、「断面」とは、半導体層の光入射面と垂直な方向における面をいう。また、「断面視」とは、基板の主面に対して平行な方向から視ることを指す。

本明細書に記載される配線、パッドなどの金属部材は、ある１つの元素の金属単体から構成されていても良いし、混合物（合金）であってもよい。例えば、銅配線として説明される配線は、銅の単体によって構成されていても良いし、銅を主に含み、他の成分をさらに含んだ構成であっても良い。また、例えば、外部の端子と接続されるパッドは、アルミニウムの単体から構成されていても良いし、アルミニウムを主に含み、他の成分をさらに含んだ構成であっても良い。ここに示した銅配線およびアルミニウムのパッドは一例であり、種々の金属に変更することができる。また、ここで示した配線およびパッドは光電変換装置において使用される金属部材の一例であり、他の金属部材にも適用されうる。

本発明による各実施形態に係る光電変換装置に共通する構成について、図１から図３を用いて説明する。

図１は、各実施形態に適用される光電変換装置の概略構成を示すブロック図の一例である。

図１に示すように、光電変換装置１００は、画素基板１０１と回路基板１０２を備える。ここで、光電変換装置１００は、回路基板１０２が画素基板１０１の光入射面とは反対側の面に積層される構成であってもよい。画素基板１０１は画素領域１０３、垂直走査回路１０４を備える。回路基板１０２は、ＴＧ（Ｔｉｍｉｎｇ Ｇｅｎｅｒａｔｏｒ）部１０６、ＡＤ（Ａｎａｌｏｇ Ｄｉｇｉｔａｌ）変換部１０７、出力部１０８を備える。なお、光電変換装置１００は、画素基板１０１に含まれる画素領域１０３などの構成要素と回路基板１０２に含まれるＴＧ部１０６などの構成要素が、単一基板上に設けられた構成であってもよい。

画素領域１０３は、複数の行及び複数の列を含む二次元状に配された複数の画素２００を備える。垂直走査回路１０４は、画素２００に含まれる複数のトランジスタをオン（導通状態）又はオフ（非導通状態）に制御するための複数の制御信号を供給する。画素２００の各列には第１出力線１０５が設けられており、画素２００からの信号が列ごとに第１出力線１０５に読み出される。

回路基板１０２は、第１出力線１０５で出力された信号を処理する周辺回路を含む。なお、周辺回路は少なくともＡＤ変換部１０７を含む。ＡＤ変換部１０７は、画素領域１０３から第１出力線１０５を介して出力されたアナログ信号をデジタル信号に変換する。出力部１０８は、ＡＤ変換部１０７から出力されるデジタル信号を光電変換装置１００の外部に出力する。ＴＧ部１０６は垂直走査回路１０４、ＡＤ変換部１０７、出力部１０８を制御するための制御信号を各部に供給する。

図２は、各実施形態に適用される光電変換装置が有する画素２００を示す回路図の一例である。図２に示すように、１つのフローティングディフュージョン部と、１つのフローティングディフュージョン部に対応する光電変換部と、を含むものを画素２００として定義する。なお、画素２００が含む光電変換部は複数個であってもよい。図２は、複数の画素２００が行列状に配され、複数の画素２００が配された列毎に、複数の第１出力線１０５が配される構成を示している。なお、図２は、一例として画素２００が６行２列に配された構成を示しているが、画素２００の数はこれに限定されるものではない。また、１列に対して６本の第１出力線１０５－１～１０５－６が設けられているが、第１出力線１０５の数はこれに限定されるものではない。以下、本明細書では、フローティングディフュージョン部２０３をＦＤ部２０３（ＦＤはＦｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎの略）と記載することがある。

図２に示すように、画素２００は、光電変換部２０１、転送トランジスタ２０２、ＦＤ部２０３を有する。また、画素２００は、必要に応じてＦＤ部２０３の容量を切り替えるためのフローティングディフュージョン容量切り替えトランジスタ２０４を有する。以下、本明細書では、フローティングディフュージョン容量切り替えトランジスタ２０４をＦＤ容量切り替えトランジスタ２０４と記載することがある。さらに、画素２００は、ＦＤ部２０３をリセットするためのリセットトランジスタ２０５と、信号を増幅するための増幅トランジスタ２０６と、選択トランジスタ２０７とを有する。また、リセットトランジスタ２０５と増幅トランジスタ２０６は電源電圧ＶＤＤが供給される。なお、ＦＤ容量切り替えトランジスタ２０４が配されない場合もある。また、選択トランジスタ２０７が配されない場合もある。

光電変換部２０１は、例えばフォトダイオードである。光電変換部２０１は画素２００に入射した光を受け、その入射光に応じた信号電荷を生成する。転送トランジスタ２０２は転送トランジスタ駆動パルスｐＴＸによって駆動され、光電変換部２０１で発生した信号電荷をＦＤ部２０３に転送する。ＦＤ部２０３は光電変換部２０１から入力された信号電荷を一時的に保持すると同時に、保持した信号電荷を電圧信号に変換する電荷電圧変換部として機能する。ＦＤ容量切り替えトランジスタ２０４はＦＤ容量切り替えパルスｐＦＤＩＮＣによって駆動され、ＦＤ部２０３の容量を切り替える。ＦＤ容量切り替えトランジスタ２０４をオン状態にすることにより、ＦＤ容量切り替えトランジスタ２０４のゲート容量分をＦＤ部２０３に付加することができる。リセットトランジスタ２０５はリセットトランジスタ駆動パルスｐＲＥＳによって駆動される。その際に、リセットトランジスタ２０５とＦＤ容量切り替えトランジスタ２０４を同時にオン状態にすることにより、ＦＤ部２０３をリセットすることが出来る。増幅トランジスタ２０６はＦＤ部２０３で変換された信号を増幅する。選択トランジスタ２０７は行選択駆動パルスｐＳＥＬによって駆動され、増幅トランジスタ２０６で増幅された信号を画素行毎に対応する第１出力線１０５－１～１０５－６のいずれかに出力する。つまり、選択トランジスタ２０７は、増幅された信号を出力する第１出力線１０５を複数の第１出力線１０５－１～１０５－６から選択する。以上より、第１出力線１０５はＦＤ部２０３の電位に応じた信号を出力する。

なお、第１出力線１０５を互いに区別するために、第１出力線１０５の符号の末尾に識別番号（１，２，３，４，…）が付与されている。以下では第１出力線１０５を互いに区別する必要のある場合には、第１出力線１０５の構成要素の符号の末尾に識別番号を付与する。しかし、第１出力線１０５を互いに区別する必要のない場合には、第１出力線１０５の構成要素の符号の末尾の識別番号を省略するものとする。さらに、後述する第２出力線４０５についても、同様に識別番号（１，２，３，４，…）が付与されている。

図３は、各実施形態に適用される光電変換装置の駆動を示すタイミングチャート図の一例である。

図３は、低輝度時にＦＤ容量切り替えトランジスタ２０４をオフして信号を出力する際のタイミングチャートである。図３は、横軸が時刻、縦軸が電圧を示している。図３に示した各駆動パルスは、図２に示した各駆動パルスに対応している。

時刻ｔ１に、ｐＦＤＩＮＣ、ｐＲＥＳ、ｐＳＥＬをＨｉにする。そうすることによって、ＦＤ容量切り替えトランジスタ２０４、リセットトランジスタ２０５、選択トランジスタ２０７をそれぞれオン状態にする。以上より、読み出し対象の画素２００を選択するとともに、ＦＤ部２０３をリセットする。

時刻ｔ２に、ｐＦＤＩＮＣをＬｏにする。そうすることによって、ＦＤ容量切り替えトランジスタ２０４をオフ状態にする。以上より、このときに増幅トランジスタ２０６を通じて第１出力線１０５に出力された信号をリセットレベル信号として出力する。このリセットレベル信号は、ＡＤ変換部１０７でデジタル信号に変換される。また、上記の駆動によって、読み出し時のＦＤ部２０３の容量を小さくし、ノイズを低減することができる。

時刻ｔ３に、ｐＴＸをＨｉにする。そうすることによって、転送トランジスタ２０２をオン状態にする。以上より、光電変換部２０１に蓄積された信号電荷をＦＤ部２０３へ転送する。

時刻ｔ４に、ｐＴＸをＬｏにする。そうすることによって、転送トランジスタ２０２をオフ状態にする。以上より、ＦＤ部２０３に転送した信号電荷に応じた信号が増幅トランジスタ２０６を通じて第１出力線１０５に出力される。この信号は、ＡＤ変換部１０７でデジタル信号に変換される。

〈第１実施形態〉
本発明による第１実施形態に係る光電変換装置について、図４（ａ）～（ｃ）を用いて説明する。なお、図１から図３と同様の構成要素には同一の符号が付されており、これらの構成要素についての説明は省略又は簡略化されることがある。また、本実施形態に係る光電変換装置の概略構成については、図１から図３で説明した通りである。

以下では、図１から図３に示した概略構成の光電変換装置において、本実施形態において特徴的な観点に着目して説明を行う。

図４（ａ）～（ｃ）は、光電変換装置が有する画素２００のレイアウトを示す平面図の一例である。なお、図４（ａ）～（ｃ）は、画素基板１０１の一方の面の側に第１配線層Ｍ１が配され、画素基板１０１の他方の面から光電変換部２０１に光が入射する裏面照射型の光電変換装置を示している。つまり、図４（ａ）～（ｃ）において、画素基板１０１に配された光電変換部２０１に、紙面に対して奥側から光が入射する。さらに、画素基板１０１の一方の面の側に回路基板１０２が積層された構成であってもよい。なお、図４（ａ）～（ｃ）は、説明の簡略化のために、電源電圧ＶＤＤを供給するための配線および基準電圧を供給するための配線のレイアウトを省略している。また、図４（ａ）～（ｃ）は紙面に対して手前側を上面とする。

図４（ａ）は、画素基板１０１のアクティブ領域（ＡＣＴ）、ポリシリコン（ＰＯＬ）、第１配線層Ｍ１、第２配線層Ｍ２の平面レイアウトを示している。なお、画素基板１０１のアクティブ領域（ＡＣＴ）の上層に、ポリシリコン（ＰＯＬ）が設けられる。また、ポリシリコン（ＰＯＬ）の上層に、第１配線層Ｍ１が設けられる。また、第１配線層Ｍ１の上層に、第２配線層Ｍ２が設けられる。なお、第１配線層Ｍ１は第１配線４０３および第２配線４０４を有する。

転送トランジスタ２０２、ＦＤ部２０３、リセットトランジスタ２０５、増幅トランジスタ２０６が配される領域を画素トランジスタ領域４０２とする。また、画素トランジスタ領域４０２には、ＦＤ容量切り替えトランジスタ２０４および選択トランジスタ２０７が配される。なお、ＦＤ容量切り替えトランジスタ２０４および選択トランジスタ２０７は画素トランジスタ領域４０２に配されなくてもよい。本実施形態は、単一の画素２００内において、光電変換部２０１と画素トランジスタ領域４０２が列方向に配される。

各トランジスタのゲートは、第１配線層Ｍ１を介して、ｐＲＥＳ、ｐＳＥＬ、ｐＴＸ、ｐＦＤＩＮＣを出力する駆動制御線にそれぞれ接続される。なお、上記の駆動制御線は第２配線層Ｍ２に含まれる。選択トランジスタ２０７のソースまたはドレインは第１配線４０３を介して、後述する第１出力線１０５および第２出力線４０５のいずれかに接続される。なお、第２出力線４０５および第１出力線１０５は、後述する第３配線層Ｍ３および第４配線層Ｍ４にそれぞれ配される。

画素基板１０１の主面に対する平面視において、第１出力線１０５が、画素トランジスタ領域４０２の少なくとも一部と重なる領域を第１領域４０１とする。なお、第１領域４０１は、画素基板１０１の主面に対する平面視において、複数の第１出力線１０５の間の領域が、画素トランジスタ領域４０２の少なくとも一部と重なる領域を含んでもよい。本実施形態は、画素基板１０１の主面に対する平面視において、ＦＤ部２０３およびＦＤ部２０３と増幅トランジスタ２０６のゲートとを接続する第２配線４０４が、第１領域４０１の少なくとも一部と重なる位置に配される。また、画素基板１０１の主面に対する平面視において、第１領域４０１の外部であって、第２出力線４０５が、光電変換部２０１の少なくとも一部と重なる領域を第２領域４０９とする。なお、第２領域４０９は、画素基板１０１の主面に対する平面視において、複数の第２出力線４０５の間の領域が、光電変換部２０１の少なくとも一部と重なる領域を含んでもよい。また、画素基板１０１の主面に対する平面視において、第１領域４０１および第２領域４０９は、１つの画素２００の中に含まれる領域とする。

図４（ｂ）は、第３配線層Ｍ３の平面レイアウトを示している。なお、第３配線層Ｍ３は、第２配線層Ｍ２の上層に設けられる。また、図４（ｂ）において、列方向に隣り合う複数の画素２００のそれぞれに含まれる第２領域４０９を考慮した場合は、画素基板１０１の主面に対する平面視において、第１領域４０１は複数の第２領域４０９の間に存在する。

第３配線層Ｍ３には、第２出力線４０５―１～４０５―６が配される。第２出力線４０５―１～４０５―６は、後述する第１出力線１０５－１～１０５－６にそれぞれ接続部を介して電気的に接続される。接続部は、例えばビアである。なお、第１出力線１０５は、第３配線層Ｍ３の上層に設けられた第４配線層Ｍ４に含まれる。つまり、画素基板１０１の主面に対する断面視において、第２出力線４０５は、第１出力線１０５と光電変換部２０１との間に配される。さらに、画素基板１０１の主面に対する平面視において、第２出力線４０５―１～４０５―６は、第１出力線１０５―１～１０５－６の少なくとも一部と重なる位置に配される。

しかし、画素基板１０１の主面に対する平面視において、第２出力線４０５は第１領域４０１と重ならない位置に配される。つまり、画素基板１０１の主面に対する平面視において、第２出力線４０５はＦＤ部２０３と重ならない位置に配される。また、画素基板１０１の主面に対する平面視において、第２出力線４０５はＦＤ部２０３と増幅トランジスタ２０６のゲートとを接続する第２配線４０４と重ならない位置に配される。よって、画素基板１０１の主面に対する平面視において、第２出力線４０５―１～４０５―６の長手方向に対して交差する第２出力線４０５―１～４０５―６の端部は、第２領域４０９の少なくとも一部と重なる位置に配される。なお、第２出力線４０５―１～４０５―６の長手方向に対して交差する第２出力線４０５―１～４０５―６の両方の端部が第２領域４０９の少なくとも一部と重なる位置に配されてもよい。

画素基板１０１の主面に対する平面視において、第２出力線４０５が第１領域４０１の少なくとも一部と重なる位置に配されている場合は、第２出力線４０５とＦＤ部２０３との間に寄生容量が生じる。また、第２出力線４０５と第２配線４０４との間にも寄生容量が生じる。第２出力線４０５とＦＤ部２０３との間に寄生容量が生じる場合は、第２出力線４０５に信号を出力した際の変動がＦＤ部２０３に伝わり、ＦＤ部２０３の電圧レベルが変動してしまう。その結果、平行して読み出す複数の画素２００からの信号の間でクロストークが生じることになる。また、第２出力線４０５と第２配線４０４との間に寄生容量が生じる場合も、同様にクロストークが生じる。しかし、画素基板１０１の主面に対する平面視において、第２出力線４０５が第１領域４０１の少なくとも一部と重なる位置に配されないことによって、第２出力線４０５とＦＤ部２０３との間に寄生容量が生じることを抑制できる。さらに、第２出力線４０５と第２配線４０４との間に寄生容量が生じることも抑制できる。したがって、本実施形態の構成は、クロストークを抑制できる。

図４（ｃ）は、第４配線層Ｍ４の平面レイアウトを示している。なお、第４配線層Ｍ４は、第３配線層Ｍ３の上層に設けられる。

第４配線層Ｍ４には、第１出力線１０５―１～１０５―６が配される。画素基板１０１の主面に対する平面視において、第１出力線１０５は、ＦＤ部２０３の少なくとも一部と重なる位置に配される。また、画素基板１０１の主面に対する平面視において、第１出力線１０５は、ＦＤ部２０３と増幅トランジスタ２０６のゲートとを接続する第２配線４０４の少なくとも一部と重なる位置に配される。ここで、画素基板１０１の主面に対する平面視において、第２領域４０９の少なくとも一部と重なる位置に配された第１出力線１０５の一部を裏打ち配線部４０７と定義する。また、画素基板１０１の主面に対する平面視において、第１領域４０１の少なくとも一部と重なる位置に配された第１出力線１０５の一部を非裏打ち配線部４０８と定義する。

裏打ち配線部４０７において、第１出力線１０５―１～１０５―６は、第２出力線４０５－１～４０５－６にそれぞれ接続部を介して電気的に接続される。接続部は、例えばビアである。２層の配線層に含まれた各出力線が相互に接続されることによって、各出力線が２層の配線層で構成される。例えば、第１出力線１０５―１と第２出力線４０５―１が相互に接続されることによって、当該の出力線は２層の配線層に各々設けられた出力線で構成される。一方、非裏打ち配線部４０８において、第１出力線１０５―１～１０５―６は、第２出力線４０５―１～４０５―６と電気的に接続されない。

製造過程において、出力線に断線が発生した場合は、断線した出力線に接続している画素からの信号が正しく出力されなくなる。そのため、当該の光電変換装置は不良品となる。しかし、本実施形態の構成においては、２層の配線層で構成された出力線は、一方の配線層で断線が生じた場合であっても、他方の配線層を通して、信号を出力することができる。そのため、画素からの信号が正確に出力されなくなるような製造不良が生じる確率を低減することができる。したがって、製造歩留まりの低下を抑えることができる。なお、一方の配線層で断線が生じた箇所では１層の配線線になるため、インピーダンスが増加する。しかし、２層の配線線を接続する接続部の数が多ければ、このインピーダンス増加が出力線全体のインピーダンスに与える影響は無視できるほど小さい。

図４（ａ）～（ｃ）に示すように、画素基板１０１の主面に対する平面視において、第１領域４０１の少なくとも一部と重なる位置に第２出力線４０５を設けないため、ＦＤ部２０３と第２出力線４０５との距離が近接することを防止できる。この構成により、ＦＤ部２０３と第２出力線４０５との間の寄生容量が増大して、クロストークが生じることを抑制できる。また、第２配線４０４と第２出力線４０５との間の寄生容量が増大して、クロストークが生じることも同様に抑制できる。

一方、画素基板１０１の主面に対する平面視において、第２領域４０９の少なくとも一部と重なる位置に、第１出力線１０５と電気的に接続された第２出力線４０５を設けることによって、出力線を第３配線層Ｍ３と第４配線層Ｍ４の２層構成とする。この構成により、製造過程における出力線の断線が原因となり画素からの信号が正しく出力されなくなる製造不良が生じる確率を低減することができる。その結果、歩留まりを向上することができる。

したがって、本実施形態は、第１出力線１０５において、裏打ち配線部４０７と非裏打ち配線部４０８を設けることによって、歩留まりの向上とクロストークの抑制との両立が可能になる。

なお、本実施形態は、第２出力線４０５が配された第３配線層Ｍ３と第１出力線１０５が配された第４配線層Ｍ４との位置関係が逆転してもよい。つまり、図４（ｂ）に示す第３配線層Ｍ３が図４（ｃ）に示す第４配線層Ｍ４より上層に配された構成であってもよい。このような構成であっても、画素基板１０１の主面に対する平面視において、第２出力線４０５は、第１領域４０１の少なくとも一部と重なる位置に配されない。そのため、画素基板１０１の主面に対する平面視において、第２出力線４０５が、第１領域４０１の少なくとも一部と重なる位置に配される場合と比較して、クロストークは抑制される。

なお、本実施形態は、画素基板１０１の一方の面の側に第１配線層Ｍ１が配され、画素基板１０１の一方の面から光電変換部２０１に光が入射する表面照射型の光電変換装置であってもよい。その場合は、図４（ａ）～（ｃ）において、画素基板１０１に配された光電変換部２０１に、紙面に対して手前側から光が入射する。

なお、本実施形態は、出力線を第１出力線１０５と第２出力線４０５の２層構成としているが、出力線を３以上の層で構成してもよい。

本発明による第１実施形態の変形例に係る光電変換装置について、図５（ａ）～（ｃ）を用いて説明する。なお、第１実施形態と同様の構成要素には同一の符号が付されており、これらの構成要素についての説明は省略又は簡略化されることがある。

第１実施形態の変形例は、画素２００に含まれる光電変換部２０１と画素トランジスタ領域４０２の配置が第１実施形態とは異なる。図５（ａ）～（ｃ）は、光電変換装置が有する画素２００のレイアウトを示す平面図の一例である。なお、図５（ａ）～（ｃ）に示される各画素２００は、互いに共通の構成要素を有している。そのため、各画素２００の構成要素を互いに区別するために、各画素２００の構成要素の符号の末尾に識別番号（１，２，３，４，…）が付与されている。以下では、各画素２００の構成要素を互いに区別する必要のある場合には、各画素２００の構成要素の符号の末尾に識別番号を付与する。しかし、各画素２００の構成要素を互いに区別する必要のない場合には、各画素２００の構成要素の符号の末尾の識別番号を省略するものとする。

図５（ａ）に示すように、第１画素２００―１と第２画素２００―２は列方向に隣り合って配される。第１画素２００―１は第１光電変換部２０１―１と第１画素トランジスタ領域４０２―１を有する。また、第２画素２００―２は第２光電変換部２０１―２と第２画素トランジスタ領域４０２―２を有する。なお、画素トランジスタ領域４０２は、転送トランジスタ２０２、ＦＤ部２０３、リセットトランジスタ２０５、増幅トランジスタ２０６が配される領域である。また、単一の画素２００内において、光電変換部２０１と画素トランジスタ領域４０２は行方向に配される。

各トランジスタのゲートは、ｐＲＥＳ、ｐＳＥＬ、ｐＴＸ、ｐＦＤＩＮＣを出力する駆動制御線にそれぞれ接続される。なお、上記の駆動制御線は第２配線層Ｍ２に含まれる。選択トランジスタ２０７のソースまたはドレインは第１配線４０３を介して、後述する第１出力線１０５および第２出力線４０５のいずれかに接続される。

画素基板１０１の主面に対する平面視において、第１出力線１０５が画素トランジスタ領域４０２の少なくとも一部と重なる領域を第１領域４０１とする。なお、第１領域４０１は、画素基板１０１の主面に対する平面視において、複数の第１出力線１０５の間の領域が、画素トランジスタ領域４０２の少なくとも一部と重なる領域を含んでもよい。また、画素基板１０１の主面に対する平面視において、第１領域４０１の外部であって、第１画素トランジスタ領域４０２―１と第２画素トランジスタ領域４０２―２との間に存在する領域を第３領域４１０とする。

図５（ｂ）は、第３配線層Ｍ３の平面レイアウトを示している。なお、第３配線層Ｍ３は、第２配線層Ｍ２の上層に設けられる。第３配線層Ｍ３には、第２出力線４０５―１～４０５―６が配される。また、図５（ｂ）において、列方向に隣り合う複数の画素２００の間に配される第３領域４１０を考慮した場合は、画素基板１０１の主面に対する平面視において、第１領域４０１は複数の第３領域４１０の間に存在する。なお、第１画素２００―１と第２画素２００―２は、第２出力線４０５の長手方向において互いに隣り合って配されていることになる。

画素基板１０１の主面に対する平面視において、第２出力線４０５は第１領域４０１と重ならない位置に配される。つまり、画素基板１０１の主面に対する平面視において、第２出力線４０５はＦＤ部２０３と重ならない位置に配される。また、画素基板１０１の主面に対する平面視において、第２出力線４０５はＦＤ部２０３と増幅トランジスタ２０６のゲートとを接続する第２配線４０４と重ならない位置に配される。よって、画素基板１０１の主面に対する平面視において、第２出力線４０５―１～４０５―６の長手方向に対して交差する第２出力線４０５―１～４０５―６の端部は、第３領域４１０の少なくとも一部と重なる位置に配される。なお、第２出力線４０５―１～４０５―６の長手方向に対して交差する第２出力線４０５―１～４０５―６の両方の端部が第３領域４１０の少なくとも一部と重なる位置に配されてもよい。

図５（ｃ）は、第４配線層Ｍ４の平面レイアウトを示している。なお、第４配線層Ｍ４は、第３配線層Ｍ３の上層に設けられる。第４配線層Ｍ４には、第１出力線１０５―１～１０５―６が配される。第１出力線１０５―１～１０５―６は、第２出力線４０５―１～４０５―６とそれぞれ電気的に接続される。ここで、画素基板１０１の主面に対する平面視において、第３領域４１０の少なくとも一部と重なる位置に配された第１出力線１０５の一部を裏打ち配線部４０７と定義する。また、画素基板１０１の主面に対する平面視において、第１領域４０１の少なくとも一部と重なる位置に配された第１出力線１０５の一部を非裏打ち配線部４０８と定義する。

図５（ａ）～（ｃ）に示すように、画素基板１０１の主面に対する平面視において、第１領域４０１の少なくとも一部と重なる位置に、第２出力線４０５を設けないため、ＦＤ部２０３と第２出力線４０５との距離が近接することを防止できる。この構成により、ＦＤ部２０３と第２出力線４０５との間の寄生容量が増大して、クロストークが生じることを抑制できる。また、第２配線４０４と第２出力線４０５との間の寄生容量が増大して、クロストークが生じることも同様に抑制できる。

一方、画素基板１０１の主面に対する平面視において、第３領域４１０の少なくとも一部と重なる位置に、第１出力線１０５と電気的に接続された第２出力線４０５を設けることによって、出力線を第３配線層Ｍ３と第４配線層Ｍ４の２層構成とする。この構成により、製造過程における出力線の断線が原因となり画素からの信号が正しく出力されなくなる製造不良が生じる確率を低減することができる。その結果、歩留まりを向上することができる。

したがって、本実施形態は、第１出力線１０５において、裏打ち配線部４０７と非裏打ち配線部４０８を設けることによって、歩留まりの向上とクロストークの抑制との両立が可能になる。

〈第２実施形態〉
本発明による第２実施形態に係る光電変換装置について、図６（ａ）～（ｃ）を用いて説明する。なお、第１実施形態と同様の構成要素には同一の符号が付されており、これらの構成要素についての説明は省略又は簡略化されることがある。

本実施形態は、第３配線層Ｍ３にシールド配線４０６が設けられることが第１実施形態とは異なる。図６（ａ）～（ｃ）は、光電変換装置が有する画素２００のレイアウトを示す平面図の一例である。なお、図６（ａ）は第１実施形態を説明する図４（ａ）と同様である。

図６（ｂ）は、第１実施形態を説明する図４（ｂ）に対応する第３配線層Ｍ３の平面レイアウトを示している。図６（ｂ）に示すように、第３配線層Ｍ３には、シールド配線４０６が配される。また、画素基板１０１の主面に対する平面視において、シールド配線４０６は、第１領域４０１の少なくとも一部と重なる位置に配される。つまり、画素基板１０１の主面に対する平面視において、第１領域４０１の少なくとも一部と重なる位置に第２出力線４０５が配されないだけでなく、第１領域４０１の少なくとも一部と重なる位置にシールド配線４０６が配される構成となる。さらに、シールド配線４０６は基準電圧または電源電圧ＶＤＤに設定される。

図６（ｃ）は、第１実施形態を説明する図４（ｃ）に対応する第４配線層Ｍ４の平面レイアウトを示している。図６（ａ）～（ｃ）に示すように、画素基板１０１の主面に対する断面視において、シールド配線４０６は、第１出力線１０５と画素トランジスタ領域４０２との間に配される。

したがって、本実施形態は、第１出力線１０５において、裏打ち配線部４０７と非裏打ち配線部４０８を設けることによって、歩留まりの向上とクロストークの抑制との両立が可能になる。さらに、本実施形態は、上記の構成により、第２出力線４０５が原因となるクロストークを抑制できるだけでなく、第１出力線１０５が原因となるクロストークも抑制できる。つまり、シールド配線４０６の下層に配されたＦＤ部２０３とシールド配線４０６の上層に配された第１出力線１０５との間に寄生容量が生じることを抑制できる。また、シールド配線４０６の下層に配された第２配線４０４とシールド配線４０６の上層に配された第１出力線１０５との間に寄生容量が生じることも抑制できる。さらに、第３配線層Ｍ３の第２出力線４０５を設けていない領域に、シールド配線４０６を設けることによって、シールド配線４０６のための配線層の新規設置が不要となる。例えば、第３配線層Ｍ３と第４配線層Ｍ４との間に配線層を新しく設ける必要がない。そのため、製造コストの増大を抑えることができる。

〈第３実施形態〉
本発明による第３実施形態に係る光電変換装置について、図７（ａ）～（ｃ）を用いて説明する。なお、第１実施形態および第２実施形態と同様の構成要素には同一の符号が付されており、これらの構成要素についての説明は省略又は簡略化されることがある。

本実施形態は、第１領域４０１の範囲の大きさが第１実施形態および第２実施形態とは異なる。図７（ａ）～（ｃ）は、光電変換装置が有する画素２００のレイアウトを示す平面図の一例である。

図７（ａ）に示すように、画素基板１０１の主面に対する平面視において、ＦＤ部２０３およびＦＤ部２０３に接続されるノードを含んだ領域は、第１領域４０１の少なくとも一部と重なる位置に配される。ＦＤ部２０３に接続されるノードを含んだ領域は、増幅トランジスタ２０６のゲートおよびＦＤ容量切り替えトランジスタ２０４を含む。さらに、ＦＤ部２０３に接続されるノードを含んだ領域は、ＦＤ部２０３と増幅トランジスタ２０６のゲートとを接続する第２配線４０４を含む。なお、画素基板１０１の主面に対する平面視において、増幅トランジスタ２０６およびリセットトランジスタ２０５および選択トランジスタ２０７は、第１領域４０１の少なくとも一部と重なる位置に配されてもよい。

図７（ｂ）は、第３配線層Ｍ３の平面レイアウトを示している。なお、第３配線層Ｍ３は、第２配線層Ｍ２の上層に設けられる。第３配線層Ｍ３には、第２出力線４０５―１～４０５―６が配される。画素基板１０１の主面に対する平面視において、第２出力線４０５は第１領域４０１と重ならない位置に配される。つまり、画素基板１０１の主面に対する平面視において、第２出力線４０５はＦＤ部２０３と重ならない位置に配される。また、画素基板１０１の主面に対する平面視において、第２出力線４０５はＦＤ部２０３に接続されるノードを含んだ領域と重ならない位置に配される。よって、画素基板１０１の主面に対する平面視において、第２出力線４０５―１～４０５―６の長手方向に対して交差する第２出力線４０５―１～４０５―６の端部は、第２領域４０９の少なくとも一部と重なる位置に配される。

画素基板１０１の主面に対する平面視において、第２出力線４０５が第１領域４０１の少なくとも一部と重なる位置に配されている場合は、第２出力線４０５とＦＤ部２０３との間に寄生容量が生じる。また、第２出力線４０５とＦＤ部２０３に接続されるノードを含んだ領域との間にも寄生容量が生じる。第２出力線４０５とＦＤ部２０３との間に寄生容量が生じる場合は、第２出力線４０５に信号を出力した際の変動がＦＤ部２０３に伝わり、ＦＤ部２０３の電圧レベルが変動してしまう。その結果、平行して読み出す複数の画素２００からの信号の間でクロストークが生じることになる。また、第２出力線４０５と第２配線４０４との間に寄生容量が生じる場合も、同様にクロストークが生じる。しかし、画素基板１０１の主面に対する平面視において、第２出力線４０５が第１領域４０１の少なくとも一部と重なる位置に配されないことによって、第２出力線４０５とＦＤ部２０３との間に寄生容量が生じることを抑制できる。さらに、第２出力線４０５とＦＤ部２０３に接続されるノードを含んだ領域との間に寄生容量が生じることも抑制できる。したがって、本実施形態の構成は、クロストークを抑制できる。

図７（ｃ）は、第４配線層Ｍ４の平面レイアウトを示している。なお、第４配線層Ｍ４は、第３配線層Ｍ３の上層に設けられる。第４配線層Ｍ４には、第１出力線１０５―１～１０５―６が配される。画素基板１０１の主面に対する平面視において、第１出力線１０５は、ＦＤ部２０３の少なくとも一部と重なる位置に配される。また、画素基板１０１の主面に対する平面視において、第１出力線１０５は、ＦＤ部２０３に接続されるノードを含んだ領域の少なくとも一部と重なる位置に配される。ここで、画素基板１０１の主面に対する平面視において、第２領域４０９の少なくとも一部と重なる位置に配された第１出力線１０５の一部を裏打ち配線部４０７と定義する。また、画素基板１０１の主面に対する平面視において、第１領域４０１の少なくとも一部と重なる位置に配された第１出力線１０５の一部を非裏打ち配線部４０８と定義する。

図７（ａ）～（ｃ）に示すように、画素基板１０１の主面に対する平面視において、第１領域４０１の少なくとも一部と重なる位置に、第２出力線４０５を設けないため、ＦＤ部２０３と第２出力線４０５との距離が近接することを防止できる。この構成により、ＦＤ部２０３と第２出力線４０５との間の寄生容量が増大して、クロストークが生じることを抑制できる。また、ＦＤ部２０３に接続されるノードを含んだ領域と第２出力線４０５との間の寄生容量が増大して、クロストークが生じることも同様に抑制できる。

一方、画素基板１０１の主面に対する平面視において、第２領域４０９の少なくとも一部と重なる位置に、第１出力線１０５と電気的に接続された第２出力線４０５を設けることによって、出力線を第３配線層Ｍ３と第４配線層Ｍ４の２層構成とする。この構成により、製造過程における出力線の断線が原因となり画素からの信号が正しく出力されなくなる製造不良が生じる確率を低減することができる。その結果、歩留まりを向上することができる。

したがって、本実施形態は、第１出力線１０５において、裏打ち配線部４０７と非裏打ち配線部４０８を設けることによって、歩留まりの向上とクロストークの抑制との両立が可能になる。さらに、本実施形態は、第１実施形態および第２実施形態と比較して、第１領域４０１を広範囲に設定している。そのため、第２出力線４０５が配されない領域が大きくなり、第２出力線４０５が原因となる寄生容量の増大を広範囲に抑制できる。よって、本実施形態は、クロストークをより効果的に抑制できる。

〈第４実施形態〉
本発明による第４実施形態に係る光電変換装置について、図８（ａ）～（ｃ）を用いて説明する。なお、第１実施形態および第２実施形態および第３実施形態と同様の構成要素には同一の符号が付されており、これらの構成要素についての説明は省略又は簡略化されることがある。

本実施形態は、第２実施形態の構成を第３実施形態に適用した構成となる。図８（ａ）～（ｃ）は、光電変換装置が有する画素２００のレイアウトを示す平面図の一例である。なお、図８（ａ）は第３実施形態を説明する図７（ａ）と同様である。

図８（ｂ）は、第３実施形態を説明する図７（ｂ）に対応する第３配線層Ｍ３の平面レイアウトを示している。図８（ｂ）に示すように、第３配線層Ｍ３には、シールド配線４０６が配される。また、画素基板１０１の主面に対する平面視において、シールド配線４０６は、第１領域４０１の少なくとも一部と重なる位置に配される。つまり、画素基板１０１の主面に対する平面視において、第１領域４０１と重なる位置に第２出力線４０５が配されないだけでなく、第１領域４０１の少なくとも一部と重なる位置にシールド配線４０６が配される構成となる。さらに、シールド配線４０６は基準電圧または電源電圧ＶＤＤに設定される。

図８（ｃ）は、第３実施形態を説明する図７（ｃ）に対応する第４配線層Ｍ４の平面レイアウトを示している。図８（ａ）～（ｃ）に示すように、画素基板１０１の主面に対する断面視において、シールド配線４０６は、第１出力線１０５と画素トランジスタ領域４０２との間に配される。

したがって、本実施形態は、第１出力線１０５において、裏打ち配線部４０７と非裏打ち配線部４０８を設けることによって、歩留まりの向上とクロストークの抑制との両立が可能になる。さらに、本実施形態は、上記の構成により、第２出力線４０５が原因となるクロストークを抑制できるだけでなく、第１出力線１０５が原因となるクロストークも抑制できる。つまり、シールド配線４０６の下層に配されたＦＤ部２０３とシールド配線４０６の上層に配された第１出力線１０５との間に寄生容量が生じることを抑制できる。また、シールド配線４０６の下層に配された第２配線４０４とシールド配線４０６の上層に配された第１出力線１０５との間に寄生容量が生じることも抑制できる。さらに、第３配線層Ｍ３の第２出力線４０５を設けていない領域に、シールド配線４０６を設けることによって、シールド配線４０６のための配線層の新規設置が不要となる。例えば、第３配線層Ｍ３と第４配線層Ｍ４との間に配線層を新しく設ける必要がない。そのため、製造コストの増大を抑えることができる。

〈第５実施形態〉
本発明による第５実施形態に係る光電変換装置について、図９および図１０（ａ）～（ｃ）を用いて説明する。なお、第１実施形態および第２実施形態および第３実施形態および第４実施形態と同様の構成要素には同一の符号が付されており、これらの構成要素についての説明は省略又は簡略化されることがある。

本実施形態は、複数の光電変換部がＦＤ部およびＦＤ部と増幅トランジスタのゲートとを接続する配線の少なくとも一方を共有する構成が第１実施形態とは異なる。図９は光電変換装置が有する画素２００を示す回路図の一例である。本実施形態は、図９に示すように、１つのＦＤ部と、１つのＦＤ部に対応する複数の光電変換部と、を含むものを画素２００として定義する。なお、ＦＤ部と増幅トランジスタのゲートとを接続する１つの配線と、ＦＤ部と増幅トランジスタのゲートとを接続する１つの配線に対応する複数の光電変換部と、を含むものを画素２００として定義してもよい。図９は、複数の画素２００が行列状に配され、複数の画素２００が配された列毎に、複数の第１出力線１０５が配される構成を示している。なお、図９は、一例として画素２００が３行２列に配された構成を示しているが、画素２００の数はこれに限定されるものではない。また、１列に対して６本の第１出力線１０５－１～１０５－６が設けられているが、第１出力線１０５の数はこれに限定されるものではない。なお、１つの画素２００に対応し、互いに共通の構成要素が複数配される。そのため、１つの画素２００に対応する構成要素を互いに区別するために、１つの画素２００に対応する構成要素の符号の末尾にダッシュ（′）が付与されている。以下では、１つの画素２００に対応する構成要素を互いに区別する必要のある場合には、１つの画素２００に対応する構成要素の符号の末尾にダッシュを付与する。しかし、１つの画素２００に対応する構成要素を互いに区別する必要のない場合には、１つの画素２００に対応する構成要素の符号の末尾のダッシュを省略するものとする。

図９に示すように、画素２００は、複数の光電変換部２０１、複数の転送トランジスタ２０２、ＦＤ部２０３を有する。また、画素２００は、必要に応じてＦＤ部２０３の容量を切り替えるためのＦＤ容量切り替えトランジスタ２０４を有する。さらに、画素２００は、ＦＤ部２０３をリセットするためのリセットトランジスタ２０５と、信号を増幅するための複数の増幅トランジスタ２０６と、複数の選択トランジスタ２０７とを有する。また、リセットトランジスタ２０５と複数の増幅トランジスタ２０６は電源電圧ＶＤＤが供給される。本実施形態は、画素２００に含まれた複数の光電変換部２０１がＦＤ部２０３およびＦＤ容量切り替えトランジスタ２０４およびリセットトランジスタ２０５を共有する。なお、ＦＤ容量切り替えトランジスタ２０４が配されない場合もある。また、複数の選択トランジスタ２０７が配されない場合もある。なお、複数の光電変換部２０１の数は２以上であれば、任意の数であってもよい。また、光電変換装置は、複数のマイクロレンズを備えるマイクロレンズアレイを備えることがある。この場合、複数の光電変換部２０１の１つに、不図示のマイクロレンズの１つが対応するように配される。一方で、他の例として、光電変換装置が位相差の信号を取得する場合には、１つのマイクロレンズに対して、複数の光電変換部が配されるようにしてもよい。

光電変換部２０１は、例えばフォトダイオードである。光電変換部２０１は画素２００に入射した光を受け、その入射光に応じた信号電荷を生成する。転送トランジスタ２０２は転送トランジスタ駆動パルスｐＴＸによって駆動され、光電変換部２０１で発生した信号電荷をＦＤ部２０３に転送する。ＦＤ部２０３は光電変換部２０１から入力された信号電荷を一時的に保持すると同時に、保持した信号電荷を電圧信号に変換する電荷電圧変換部として機能する。ＦＤ容量切り替えトランジスタ２０４はＦＤ容量切り替えパルスｐＦＤＩＮＣによって駆動され、ＦＤ部２０３の容量を切り替える。ＦＤ容量切り替えトランジスタ２０４をオン状態にすることにより、ＦＤ容量切り替えトランジスタ２０４のゲート容量分をＦＤ部２０３に付加することができる。リセットトランジスタ２０５はリセットトランジスタ駆動パルスｐＲＥＳによって駆動される。その際に、リセットトランジスタ２０５とＦＤ容量切り替えトランジスタ２０４を同時にオン状態にすることにより、ＦＤ部２０３をリセットすることが出来る。増幅トランジスタ２０６はＦＤ部２０３で変換された信号を増幅する。選択トランジスタ２０７は行選択駆動パルスｐＳＥＬによって駆動され、増幅トランジスタ２０６で増幅された信号を画素行毎に対応する第１出力線１０５－１～１０５－６のいずれかに出力する。つまり、選択トランジスタ２０７は、増幅された信号を出力する第１出力線１０５を複数の第１出力線１０５－１～１０５－６から選択する。以上より、第１出力線１０５はＦＤ部２０３の電位に応じた信号を出力する。

なお、第１出力線１０５を互いに区別するために、第１出力線１０５の符号の末尾に識別番号（１，２，３，４，…）が付与されている。以下では第１出力線１０５を互いに区別する必要のある場合には、第１出力線１０５の構成要素の符号の末尾に識別番号を付与する。しかし、第１出力線１０５を互いに区別する必要のない場合には、第１出力線１０５の構成要素の符号の末尾の識別番号を省略するものとする。さらに、後述する第２出力線４０５についても、同様に識別番号（１，２，３，４，…）が付与されている。

図１０（ａ）～（ｃ）は、光電変換装置が有する画素２００のレイアウトを示す平面図の一例である。なお、図１０（ｂ）、（ｃ）は第１実施形態の変形例を説明する図５（ｂ）、（ｃ）と同様である。

なお、図１０（ａ）～（ｃ）に示される各画素２００は、互いに共通の構成要素を有している。そのため、各画素２００の構成要素を互いに区別するために、各画素２００の構成要素の符号の末尾に識別番号（１，２，３，４，…）が付与されている。以下では、各画素２００の構成要素を互いに区別する必要のある場合には、各画素２００の構成要素の符号の末尾に識別番号を付与する。しかし、各画素２００の構成要素を互いに区別する必要のない場合には、各画素２００の構成要素の符号の末尾の識別番号を省略するものとする。

図１０（ａ）に示すように、第１画素２００―１と第２画素２００―２は列方向に隣り合って配される。第１画素２００―１は第１画素トランジスタ領域４０２―１と第１光電変換部２０１―１と第３光電変換部２０１―１′を有する。また、画素基板１０１の主面に対する平面視において、第１光電変換部２０１―１と第３光電変換部２０１―１′の間にＦＤ部２０３が配される。第２画素２００―２は第２画素トランジスタ領域４０２―２と第２光電変換部２０１―２と第４光電変換部２０１―２′を有する。また、画素基板１０１の主面に対する平面視において、第２光電変換部２０１―２と第４光電変換部２０１―２′の間にＦＤ部２０３が配される。なお、画素トランジスタ領域４０２は、転送トランジスタ２０２、ＦＤ部２０３、リセットトランジスタ２０５、増幅トランジスタ２０６が配される領域である。

また、単一の画素２００内において、光電変換部２０１と、対応する転送トランジスタ２０２と、は列方向に配される。また、単一の画素２００内において、光電変換部２０１と、対応する増幅トランジスタ２０６および対応する選択トランジスタ２０７と、は行方向に配される。また、単一の画素２００内において、光電変換部２０１と、ＦＤ部２０３およびＦＤ容量切り替えトランジスタ２０４およびリセットトランジスタ２０５と、は行方向かつ列方向に配される。よって、光電変換部２０１と、画素トランジスタ領域４０２と、は行方向かつ列方向に配される。さらに、画素基板１０１の主面に対する平面視において、ＦＤ部２０３と増幅トランジスタ２０６と、が第２出力線４０５の長手方向に沿った直線上に配される。また、画素基板１０１の主面に対する平面視において、ＦＤ部２０３と転送トランジスタ２０２と、が第２出力線４０５の短手方向に沿った直線上に配される。また、画素基板１０１の主面に対する平面視において、ＦＤ部２０３と光電変換部２０１と、が第２出力線４０５の長手方向に沿った直線上に配される。また、画素基板１０１の主面に対する平面視において、ＦＤ部２０３と増幅トランジスタ２０６のゲートとを接続する第２配線４０４と光電変換部２０１と、が第２出力線４０５の短手方向に沿った直線上に配される。

各トランジスタのゲートは、ｐＲＥＳ、ｐＳＥＬ、ｐＴＸ、ｐＦＤＩＮＣを出力する駆動制御線にそれぞれ接続される。なお、上記の駆動制御線は第２配線層Ｍ２に含まれる。選択トランジスタ２０７のソースまたはドレインは第１配線４０３を介して、後述する第１出力線１０５および第２出力線４０５のいずれかに接続される。

画素基板１０１の主面に対する平面視において、第１出力線１０５が画素トランジスタ領域４０２の少なくとも一部と重なる領域を第１領域４０１とする。なお、第１領域４０１は、画素基板１０１の主面に対する平面視において、複数の第１出力線１０５の間の領域が、画素トランジスタ領域４０２の少なくとも一部と重なる領域を含んでもよい。また、画素基板１０１の主面に対する平面視において、第１領域４０１の外部であって、第１画素トランジスタ領域４０２―１と第２画素トランジスタ領域４０２―２との間に存在する領域を第３領域４１０とする。

図１０（ｂ）は、第３配線層Ｍ３の平面レイアウトを示している。なお、第３配線層Ｍ３は、第２配線層Ｍ２の上層に設けられる。第３配線層Ｍ３には、第２出力線４０５―１～４０５―６が配される。また、図１０（ｂ）において、列方向に隣り合う複数の画素２００の間に配される第３領域４１０を考慮した場合は、画素基板１０１の主面に対する平面視において、第１領域４０１は複数の第３領域４１０の間に存在する。なお、第１画素２００―１と第２画素２００―２は、第２出力線４０５の長手方向において互いに隣り合って配されていることになる。

画素基板１０１の主面に対する平面視において、第２出力線４０５は第１領域４０１と重ならない位置に配される。つまり、画素基板１０１の主面に対する平面視において、第２出力線４０５はＦＤ部２０３と重ならない位置に配される。また、画素基板１０１の主面に対する平面視において、第２出力線４０５はＦＤ部２０３と増幅トランジスタ２０６のゲートとを接続する第２配線４０４と重ならない位置に配される。よって、画素基板１０１の主面に対する平面視において、第２出力線４０５―１～４０５―６の長手方向に対して交差する第２出力線４０５―１～４０５―６の端部は、第３領域４１０の少なくとも一部と重なる位置に配される。なお、第２出力線４０５―１～４０５―６の長手方向に対して交差する第２出力線４０５―１～４０５―６の両方の端部が第３領域４１０の少なくとも一部と重なる位置に配されてもよい。

図１０（ｃ）は、第４配線層Ｍ４の平面レイアウトを示している。なお、第４配線層Ｍ４は、第３配線層Ｍ３の上層に設けられる。第４配線層Ｍ４には、第１出力線１０５―１～１０５―６が配される。第１出力線１０５―１～１０５―６は、第２出力線４０５―１～４０５―６とそれぞれ電気的に接続される。ここで、画素基板１０１の主面に対する平面視において、第３領域４１０の少なくとも一部と重なる位置に配された第１出力線１０５の一部を裏打ち配線部４０７と定義する。また、画素基板１０１の主面に対する平面視において、第１領域４０１の少なくとも一部と重なる位置に配された第１出力線１０５の一部を非裏打ち配線部４０８と定義する。

図１０（ａ）～（ｃ）に示すように、画素基板１０１の主面に対する平面視において、第１領域４０１の少なくとも一部と重なる位置に、第２出力線４０５を設けないため、ＦＤ部２０３と第２出力線４０５との距離が近接することを防止できる。この構成により、ＦＤ部２０３と第２出力線４０５との間の寄生容量が増大して、クロストークが生じることを抑制できる。また、第２配線４０４と第２出力線４０５との間の寄生容量が増大して、クロストークが生じることも同様に抑制できる。

一方、画素基板１０１の主面に対する平面視において、第３領域４１０の少なくとも一部と重なる位置に、第１出力線１０５と電気的に接続された第２出力線４０５を設けることによって、出力線を第３配線層Ｍ３と第４配線層Ｍ４の２層構成とする。この構成により、製造過程における出力線の断線が原因となり画素からの信号が正しく出力されなくなる製造不良が生じる確率を低減することができる。その結果、歩留まりを向上することができる。

したがって、本実施形態は、第１出力線１０５において、裏打ち配線部４０７と非裏打ち配線部４０８を設けることによって、歩留まりの向上とクロストークの抑制との両立が可能になる。

なお、本実施形態の構成に対して、第２実施形態に示すように、第３配線層Ｍ３にシールド配線をさらに設けてもよい。また、本実施形態の構成に対して、第３実施形態に示すように、第１領域４０１の範囲の大きさを変更してもよい。また、本実施形態の構成に対して、第４実施形態に示すように、第３配線層Ｍ３にシールド配線をさらに設けて、第１領域４０１の範囲の大きさを変更してもよい。

また、本実施形態では、不純物拡散領域である１つのＦＤ部２０３を複数の光電変換部２０１で共有する形態を説明したが、他の形態であってもよい。例えば、第１光電変換部２０１－１に対応する第１ＦＤ部と、第３光電変換部２０１－１′に対応する第２ＦＤ部とを設ける。この第１ＦＤ部と第２ＦＤ部とは、半導体基板内においては絶縁体、もしくはＰＮ接合によって電気的に分離されている。この第１ＦＤ部と第２ＦＤ部とを配線で接続する形態であってもよい。この配線が、増幅トランジスタ２０６のゲートに接続される。この形態であっても、増幅トランジスタ２０６のゲートには第１光電変換部２０１－１と第３光電変換部２０１－１′のそれぞれの信号電荷を入力することができる。

〈第６実施形態〉
第６実施形態は第１実施形態乃至第５実施形態のいずれにも適用可能である。図１１（ａ）は本実施形態の半導体装置９３０を備えた機器９１９１を説明する模式図である。半導体装置９３０には上記した各実施形態の光電変換装置を用いることができる。半導体装置９３０を備える機器９１９１について詳細に説明する。半導体装置９３０は、半導体デバイス９１０を含むことができる。半導体装置９３０は、半導体デバイス９１０のほかに、半導体デバイス９１０を収容するパッケージ９２０を含むことができる。パッケージ９２０は、半導体デバイス９１０が固定された基体と、半導体デバイス９１０に対向するガラスなどの蓋体と、を含むことができる。パッケージ９２０は、さらに、基体に設けられた端子と半導体デバイス９１０に設けられた端子とを接続するボンディングワイヤやバンプなどの接合部材を含むことができる。

機器９１９１は、光学装置９４０、制御装置９５０、処理装置９６０、表示装置９７０、記憶装置９８０、機械装置９９０の少なくともいずれかを備えることができる。光学装置９４０は、半導体装置９３０に対応する。光学装置９４０は、例えばレンズやシャッター、ミラーであり、半導体装置９３０に光を導く光学系を備える。制御装置９５０は、半導体装置９３０を制御する。制御装置９５０は、例えばＡＳＩＣなどの光電変換装置である。

処理装置９６０は、半導体装置９３０から出力された信号を処理する。処理装置９６０は、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの光電変換装置である。表示装置９７０は、半導体装置９３０で得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置９８０は、半導体装置９３０で得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置９８０は、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。

機械装置９９０は、モーターやエンジンなどの可動部あるいは推進部を有する。機器９１９１では、半導体装置９３０から出力された信号を表示装置９７０に表示したり、機器９１９１が備える通信装置（不図示）によって外部に送信したりする。そのために、機器９１９１は、半導体装置９３０が有する記憶回路や演算回路とは別に、記憶装置９８０や処理装置９６０をさらに備えることが好ましい。機械装置９９０は、半導体装置９３０から出力され信号に基づいて制御されてもよい。

また、機器９１９１は、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器に適する。カメラにおける機械装置９９０はズーミングや合焦、シャッター動作のために光学装置９４０の部品を駆動することができる。あるいは、カメラにおける機械装置９９０は防振動作のために半導体装置９３０を移動することができる。

また、機器９１９１は、車両や船舶、飛行体（ドローン、航空機等）などの輸送機器であり得る。輸送機器における機械装置９９０は移動装置として用いられうる。輸送機器としての機器９１９１は、半導体装置９３０を輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置９６０は、半導体装置９３０で得られた情報に基づいて移動装置としての機械装置９９０を操作するための処理を行うことができる。あるいは、機器９１９１は内視鏡などの医療機器や、測距センサなどの計測機器、電子顕微鏡のような分析機器、複写機などの事務機器、ロボットなどの産業機器であってもよい。

上述した実施形態によれば、良好な画素特性を得ることが可能となる。従って、光電変換装置の価値を高めることができる。ここでいう価値を高めることには、機能の追加、性能の向上、特性の向上、信頼性の向上、製造歩留まりの向上、環境負荷の低減、コストダウン、小型化、軽量化の少なくともいずれかが該当する。

従って、本実施形態に係る半導体装置９３０を機器９１９１に用いれば、機器の価値をも向上することができる。例えば、半導体装置９３０を輸送機器に搭載して、輸送機器の外部の撮影や外部環境の測定を行う際に優れた性能を得ることができる。よって、輸送機器の製造、販売を行う上で、本実施形態に係る光電変換装置を輸送機器へ搭載することを決定することは、輸送機器自体の性能を高める上で有利である。特に、光電変換装置で得られた情報を用いて輸送機器の運転支援および／または自動運転を行う輸送機器に半導体装置９３０は好適である。

また、本実施形態の光電変換システム及び移動体について、図１１（ｂ）、（ｃ）を用いて説明する。

図１１（ｂ）は、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム８は、光電変換装置１００を有する。光電変換装置１００は、上記のいずれかの実施形態に記載の光電変換装置（撮像装置）である。光電変換システム８は、光電変換装置１００により取得された複数の画像データに対し、画像処理を行う画像処理部８０１と、光電変換システム８により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部８０２を有する。ここで、光電変換システム８は、例えばレンズやシャッター、ミラー等の光電変換装置１００に光を導く不図示の光学系を備えてもよい。また、光電変換装置１００が有する画素に光学系の瞳とほぼ共役な複数の光電変換部が配されてもよい。例えば、瞳とほぼ共役な複数の光電変換部は１つのマイクロレンズに対応して配される。複数の光電変換部は光学系の瞳の互いに異なる位置を透過した光束を受光することによって、光電変換装置１００が異なる位置を透過した光束に対応する画像データを出力する。そして、出力された画像データを用いて視差取得部８０２が視差の算出を行ってもよい。また、光電変換システム８は、算出された視差に基づいて対象物までの距離を算出する距離取得部８０３と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部８０４と、を有する。ここで、視差取得部８０２や距離取得部８０３は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部８０４はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。なお、距離情報はＴｏＦ（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ）によって取得してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

光電変換システム８は車両情報取得装置８１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム８は、衝突判定部８０４での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ８２０が接続されている。また、光電変換システム８は、衝突判定部８０４での判定結果に基づいて、ドライバーへ警報を発する警報装置８３０とも接続されている。例えば、衝突判定部８０４の判定結果として衝突可能性が高い場合、制御ＥＣＵ８２０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置８３０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム８で撮像する。図１１（ｃ）に、車両前方（撮像範囲８５０）を撮像する場合の光電変換システム８を示した。車両情報取得装置８１０が、光電変換システム８ないしは光電変換装置１００に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システム８は、自動車等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

本明細書では、「ＡまたはＢ」、「ＡとＢのうち少なくとも１つ」、「Ａまたは／およびＢの少なくとも１つ」などの表現は、特に明示的に定義されていない限り、列挙された項目の可能なすべての組み合わせを含むことができる。すなわち、上記の表現は、少なくとも１つのＡを含む場合、少なくとも１つのＢを含む場合、少なくとも１つのＡと少なくとも１つのＢの両方を含む場合、のすべての場合を開示していると理解される。これは、３つ以上の要素の組み合わせにも同様に適用される。

以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、本明細書の開示内容は、本明細書に記載したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。また本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「ＡはＢよりも大きい」旨の記載があれば、「ＡはＢよりも大きくない」旨の記載を省略しても、本明細書は「ＡはＢよりも大きくない」旨を開示していると云える。なぜなら、「ＡはＢよりも大きい」旨を記載している場合には、「ＡはＢよりも大きくない」場合を考慮していることが前提だからである。

なお、本実施形態の開示は、以下の構成を含む。

（構成１）
画素基板を備える光電変換装置であって、前記画素基板に、入射光に応じた信号電荷を生成する光電変換部と、前記信号電荷が入力されるフローティングディフュージョン部と、前記フローティングディフュージョン部を含む画素トランジスタ領域と、前記フローティングディフュージョン部の電位に応じた信号を出力する第１出力線と、前記第１出力線に電気的に接続された第２出力線と、が配され、前記画素基板の主面に対する平面視において、前記第１出力線が前記画素トランジスタ領域の少なくとも一部と重なる第１領域が存在し、前記主面に対する平面視において、前記第１領域の外部であって、前記第２出力線が前記光電変換部の少なくとも一部と重なる第２領域が存在し、前記主面に対する平面視において、前記第２出力線の長手方向に対して交差する前記第２出力線の端部は、前記第２領域の少なくとも一部と重なる位置に配されることを特徴とする光電変換装置。

（構成２）
画素基板を備える光電変換装置であって、前記画素基板に第１画素と第２画素が配され、前記第１画素と前記第２画素の各々は、入射光に応じた信号電荷を生成する光電変換部と、前記信号電荷が入力されるフローティングディフュージョン部と、前記フローティングディフュージョン部を含む画素トランジスタ領域と、を有し、前記画素基板にはさらに、前記フローティングディフュージョン部の電位に応じた信号を出力する第１出力線と、前記第１出力線に電気的に接続された第２出力線と、が配され、前記第１画素と前記第２画素は前記第２出力線の長手方向において互いに隣り合っており、前記画素基板の主面に対する平面視において、前記第１出力線が前記第１画素の前記画素トランジスタ領域の少なくとも一部と重なる第１領域が存在し、前記主面に対する平面視において、前記第１領域の外部であって、前記第１画素と前記第２画素の各々が有する前記画素トランジスタ領域の間に第３領域が存在し、前記主面に対する平面視において、前記第２出力線の長手方向に対して交差する前記第２出力線の端部は、前記第３領域の少なくとも一部と重なる位置に配されることを特徴とする光電変換装置。

（構成３）
前記主面に対する平面視において、前記フローティングディフュージョン部は前記第１領域の少なくとも一部と重なる位置に配されることを特徴とする構成１または２に記載の光電変換装置。

（構成４）
前記画素トランジスタ領域は、前記信号電荷をフローティングディフュージョン部へ転送する転送トランジスタと、前記信号を増幅する増幅トランジスタと、前記フローティングディフュージョン部をリセットするリセットトランジスタと、を含むことを特徴とする構成１乃至３のいずれか１項に記載の光電変換装置。

（構成５）
前記画素トランジスタ領域は、前記信号を出力する前記第１出力線を複数の前記第１出力線から選択する選択トランジスタと、前記フローティングディフュージョン部の容量を切り替えるフローティングディフュージョン容量切り替えトランジスタと、を含むことを特徴とする構成１乃至４のいずれか１項に記載の光電変換装置。

（構成６）
前記主面に対する平面視において、前記フローティングディフュージョン部と、前記フローティングディフュージョン部と前記増幅トランジスタのゲートとを接続する配線と、は前記第１領域の少なくとも一部と重なる位置に配されることを特徴とする構成１乃至５のいずれか１項に記載の光電変換装置。

（構成７）
前記主面に対する平面視において、前記フローティングディフュージョン部と、前記フローティングディフュージョン部と前記増幅トランジスタのゲートとを接続する配線と、前記増幅トランジスタのゲートと、前記フローティングディフュージョン容量切り替えトランジスタと、は前記第１領域の少なくとも一部と重なる位置に配されることを特徴とする構成１乃至６のいずれか１項に記載の光電変換装置。

（構成８）
前記主面に対する平面視において、前記フローティングディフュージョン部と、前記フローティングディフュージョン部と前記増幅トランジスタのゲートとを接続する配線と、前記増幅トランジスタと、前記リセットトランジスタと、前記選択トランジスタと、前記フローティングディフュージョン容量切り替えトランジスタと、は前記第１領域の少なくとも一部と重なる位置に配されることを特徴とする構成１乃至７のいずれか１項に記載の光電変換装置。

（構成９）
前記主面に対する平面視において、前記第２出力線は前記第１出力線の少なくとも一部と重なる位置に配されることを特徴とする構成１乃至８のいずれか１項に記載の光電変換装置。

（構成１０）
前記主面に対する断面視において、前記第２出力線は前記第１出力線と前記光電変換部との間に配されることを特徴とする構成１乃至９のいずれか１項に記載の光電変換装置。

（構成１１）
前記主面に対する断面視において、前記第１出力線と前記画素トランジスタ領域との間にシールド配線が配されることを特徴とする構成１乃至１０のいずれか１項に記載の光電変換装置。

（構成１２）
前記主面に対する平面視において、前記シールド配線は前記第１領域の少なくとも一部と重なる位置に配されることを特徴とする構成１乃至１１のいずれか１項に記載の光電変換装置。

（構成１３）
前記シールド配線は基準電圧または電源電圧に設定されることを特徴とする構成１乃至１２のいずれか１項に記載の光電変換装置。

（構成１４）
前記画素基板に画素が配され、前記画素は前記光電変換部と、前記フローティングディフュージョン部と、前記画素トランジスタ領域と、を有し、前記主面に対する平面視において、前記第２領域は１つの前記画素の中に含まれる領域であることを特徴とする構成１乃至１３のいずれか１項に記載の光電変換装置。

（構成１５）
複数の前記画素は行列状に配され、複数の前記画素が配された列毎に、複数の前記第１出力線が配されることを特徴とする構成１乃至１４のいずれか１項に記載の光電変換装置。

（構成１６）
前記主面に対する平面視において、前記第２出力線は前記フローティングディフュージョン部と重ならない位置に配されることを特徴とする構成１乃至１５のいずれか１項に記載の光電変換装置。

（構成１７）
前記画素トランジスタ領域は、前記信号を増幅する増幅トランジスタを含み、前記主面に対する平面視において、前記第２出力線は前記フローティングディフュージョン部と前記増幅トランジスタのゲートとを接続する配線と重ならない位置に配されることを特徴とする構成１乃至１６のいずれか１項に記載の光電変換装置。

（構成１８）
前記画素基板の一方の面の側に配線層が配され、前記画素基板の他方の面から前記光電変換部に光が入射することを特徴とする構成１乃至１７のいずれか１項に記載の光電変換装置。

（構成１９）
前記第１出力線で出力された信号を処理する周辺回路を含む回路基板を備え、前記回路基板は、前記一方の面の側に積層されることを特徴とする構成１乃至１８のいずれか１項に記載の光電変換装置。

（構成２０）
前記第１画素は第１光電変換部と第３光電変換部とを有し、前記第１光電変換部と前記第３光電変換部とが前記第１画素が有する前記フローティングディフュージョン部を共有することを特徴とする構成１乃至１９のいずれか１項に記載の光電変換装置。

（構成２１）
複数のマイクロレンズを有し、前記複数のマイクロレンズのうちの１つが前記第１光電変換部に対応して配され、前記複数のマイクロレンズのうちの別の１つが前記第３光電変換部に対応して配されることを特徴とする構成１乃至２０のいずれか１項に記載の光電変換装置。

（構成２２）
前記主面に対する平面視において、前記第１光電変換部と前記第３光電変換部との間に前記第１画素が有する前記フローティングディフュージョン部が配されることを特徴とする構成１乃至２１のいずれか１項に記載の光電変換装置。

（構成２３）
前記画素トランジスタ領域は前記信号を増幅する増幅トランジスタを含み、前記フローティングディフュージョン部と前記増幅トランジスタのゲートとが配線を介して接続されることを特徴とする構成１乃至２２のいずれか１項に記載の光電変換装置。

（構成２４）
前記第１画素は第１光電変換部と第３光電変換部とを有し、前記画素トランジスタ領域は前記信号を増幅する増幅トランジスタを含み、前記増幅トランジスタは前記フローティングディフュージョン部に接続されたゲートを有し、前記第１光電変換部に対応する前記信号電荷と前記第３光電変換部に対応する前記信号電荷とが前記ゲートに入力されることを特徴とする構成１乃至２３のいずれか１項に記載の光電変換装置。

（構成２５）
前記画素トランジスタ領域は、前記信号電荷をフローティングディフュージョン部へ転送する転送トランジスタと、前記信号を増幅する増幅トランジスタと、を含み、前記主面に対する平面視において、前記フローティングディフュージョン部と前記増幅トランジスタと、が前記第２出力線の長手方向に沿った直線上に配され、前記フローティングディフュージョン部と前記転送トランジスタと、が前記第２出力線の短手方向に沿った直線上に配されることを特徴とする構成１乃至２４のいずれか１項に記載の光電変換装置。

（構成２６）
前記画素トランジスタ領域は、前記信号を増幅する増幅トランジスタを含み、前記主面に対する平面視において、前記フローティングディフュージョン部と前記光電変換部と、が前記第２出力線の長手方向に沿った直線上に配され、前記フローティングディフュージョン部と前記増幅トランジスタのゲートとを接続する配線と前記光電変換部と、が前記第２出力線の短手方向に沿った直線上に配されることを特徴とする構成１乃至２５のいずれか１項に記載の光電変換装置。

（構成２７）
構成１乃至２６のいずれか１項に記載の光電変換装置を備える機器であって、前記光電変換装置に対応した光学装置、前記光電変換装置を制御する制御装置、前記光電変換装置から出力された信号を処理する処理装置、前記光電変換装置で得られた情報を表示する表示装置、前記光電変換装置で得られた情報を記憶する記憶装置、および、前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかを更に備えることを特徴とする機器。

１０１ 画素基板
１０５ 第１出力線
２０１ 光電変換部
２０３ ＦＤ部
４０１ 第１領域
４０２ 画素トランジスタ領域
４０５ 第２出力線
４０９ 第２領域

Claims (27)

1. 画素基板を備える光電変換装置であって、
   前記画素基板に、
   入射光に応じた信号電荷を生成する光電変換部と、
   前記信号電荷が入力されるフローティングディフュージョン部と、
   前記フローティングディフュージョン部を含む画素トランジスタ領域と、
   前記フローティングディフュージョン部の電位に応じた信号を出力する第１出力線と、
   前記第１出力線に電気的に接続された第２出力線と、が配され、
   前記画素基板の主面に対する平面視において、前記第１出力線が前記画素トランジスタ領域の少なくとも一部と重なる第１領域が存在し、
   前記主面に対する平面視において、前記第１領域の外部であって、前記第２出力線が前記光電変換部の少なくとも一部と重なる第２領域が存在し、
   前記主面に対する平面視において、前記第２出力線の長手方向に対して交差する前記第２出力線の端部は、前記第２領域の少なくとも一部と重なる位置に配される
   ことを特徴とする光電変換装置。
2. 前記主面に対する平面視において、前記フローティングディフュージョン部は前記第１領域の少なくとも一部と重なる位置に配されることを特徴とする請求項１に記載の光電変換装置。
3. 前記画素トランジスタ領域は、前記信号電荷をフローティングディフュージョン部へ転送する転送トランジスタと、前記信号を増幅する増幅トランジスタと、前記フローティングディフュージョン部をリセットするリセットトランジスタと、を含むことを特徴とする請求項１に記載の光電変換装置。
4. 前記画素トランジスタ領域は、前記信号を出力する前記第１出力線を複数の前記第１出力線から選択する選択トランジスタと、前記フローティングディフュージョン部の容量を切り替えるフローティングディフュージョン容量切り替えトランジスタと、を含むことを特徴とする請求項３に記載の光電変換装置。
5. 前記主面に対する平面視において、前記フローティングディフュージョン部と、前記フローティングディフュージョン部と前記増幅トランジスタのゲートとを接続する配線と、は前記第１領域の少なくとも一部と重なる位置に配されることを特徴とする請求項３に記載の光電変換装置。
6. 前記主面に対する平面視において、前記フローティングディフュージョン部と、前記フローティングディフュージョン部と前記増幅トランジスタのゲートとを接続する配線と、前記増幅トランジスタのゲートと、前記フローティングディフュージョン容量切り替えトランジスタと、は前記第１領域の少なくとも一部と重なる位置に配されることを特徴とする請求項４に記載の光電変換装置。
7. 前記主面に対する平面視において、前記フローティングディフュージョン部と、前記フローティングディフュージョン部と前記増幅トランジスタのゲートとを接続する配線と、前記増幅トランジスタと、前記リセットトランジスタと、前記選択トランジスタと、前記フローティングディフュージョン容量切り替えトランジスタと、は前記第１領域の少なくとも一部と重なる位置に配されることを特徴とする請求項４に記載の光電変換装置。
8. 前記主面に対する平面視において、前記第２出力線は前記第１出力線の少なくとも一部と重なる位置に配されることを特徴とする請求項１に記載の光電変換装置。
9. 前記主面に対する断面視において、前記第２出力線は前記第１出力線と前記光電変換部との間に配されることを特徴とする請求項１に記載の光電変換装置。
10. 前記主面に対する断面視において、前記第１出力線と前記画素トランジスタ領域との間にシールド配線が配されることを特徴とする請求項９に記載の光電変換装置。
11. 前記主面に対する平面視において、前記シールド配線は前記第１領域の少なくとも一部と重なる位置に配されることを特徴とする請求項１０に記載の光電変換装置。
12. 前記シールド配線は基準電圧または電源電圧に設定されることを特徴とする請求項１０に記載の光電変換装置。
13. 前記画素基板に画素が配され、前記画素は前記光電変換部と、前記フローティングディフュージョン部と、前記画素トランジスタ領域と、を有し、前記主面に対する平面視において、前記第２領域は１つの前記画素の中に含まれる領域であることを特徴とする請求項１に記載の光電変換装置。
14. 複数の前記画素は行列状に配され、複数の前記画素が配された列毎に、複数の前記第１出力線が配されることを特徴とする請求項１３に記載の光電変換装置。
15. 前記主面に対する平面視において、前記第２出力線は前記フローティングディフュージョン部と重ならない位置に配されることを特徴とする請求項１に記載の光電変換装置。
16. 前記画素トランジスタ領域は、前記信号を増幅する増幅トランジスタを含み、前記主面に対する平面視において、前記第２出力線は前記フローティングディフュージョン部と前記増幅トランジスタのゲートとを接続する配線と重ならない位置に配されることを特徴とする請求項１に記載の光電変換装置。
17. 前記画素基板の一方の面の側に配線層が配され、前記画素基板の他方の面から前記光電変換部に光が入射することを特徴とする請求項１に記載の光電変換装置。
18. 前記第１出力線で出力された信号を処理する周辺回路を含む回路基板を備え、前記回路基板は、前記一方の面の側に積層されることを特徴とする請求項１７に記載の光電変換装置。
19. 画素基板を備える光電変換装置であって、
    前記画素基板に第１画素と第２画素が配され、
    前記第１画素と前記第２画素の各々は、
    入射光に応じた信号電荷を生成する光電変換部と、
    前記信号電荷が入力されるフローティングディフュージョン部と、
    前記フローティングディフュージョン部を含む画素トランジスタ領域と、を有し、
    前記画素基板にはさらに、
    前記フローティングディフュージョン部の電位に応じた信号を出力する第１出力線と、
    前記第１出力線に電気的に接続された第２出力線と、が配され、
    前記第１画素と前記第２画素は前記第２出力線の長手方向において互いに隣り合っており、
    前記画素基板の主面に対する平面視において、前記第１出力線が前記第１画素の前記画素トランジスタ領域の少なくとも一部と重なる第１領域が存在し、
    前記主面に対する平面視において、前記第１領域の外部であって、前記第１画素と前記第２画素の各々が有する前記画素トランジスタ領域の間に第３領域が存在し、
    前記主面に対する平面視において、前記第２出力線の長手方向に対して交差する前記第２出力線の端部は、前記第３領域の少なくとも一部と重なる位置に配される
    ことを特徴とする光電変換装置。
20. 前記第１画素は第１光電変換部と第３光電変換部とを有し、前記第１光電変換部と前記第３光電変換部とが前記第１画素が有する前記フローティングディフュージョン部を共有することを特徴とする請求項１９に記載の光電変換装置。
21. 複数のマイクロレンズを有し、前記複数のマイクロレンズのうちの１つが前記第１光電変換部に対応して配され、前記複数のマイクロレンズのうちの別の１つが前記第３光電変換部に対応して配されることを特徴とする請求項２０に記載の光電変換装置。
22. 前記主面に対する平面視において、前記第１光電変換部と前記第３光電変換部との間に前記第１画素が有する前記フローティングディフュージョン部が配されることを特徴とする請求項２０に記載の光電変換装置。
23. 前記画素トランジスタ領域は前記信号を増幅する増幅トランジスタを含み、前記フローティングディフュージョン部と前記増幅トランジスタのゲートとが配線を介して接続されることを特徴とする請求項２０に記載の光電変換装置。
24. 前記第１画素は第１光電変換部と第３光電変換部とを有し、前記画素トランジスタ領域は前記信号を増幅する増幅トランジスタを含み、前記増幅トランジスタは前記フローティングディフュージョン部に接続されたゲートを有し、前記第１光電変換部に対応する前記信号電荷と前記第３光電変換部に対応する前記信号電荷とが前記ゲートに入力されることを特徴とする請求項１９に記載の光電変換装置。
25. 前記画素トランジスタ領域は、前記信号電荷をフローティングディフュージョン部へ転送する転送トランジスタと、前記信号を増幅する増幅トランジスタと、を含み、前記主面に対する平面視において、前記フローティングディフュージョン部と前記増幅トランジスタと、が前記第２出力線の長手方向に沿った直線上に配され、前記フローティングディフュージョン部と前記転送トランジスタと、が前記第２出力線の短手方向に沿った直線上に配されることを特徴とする請求項１９に記載の光電変換装置。
26. 前記画素トランジスタ領域は、前記信号を増幅する増幅トランジスタを含み、前記主面に対する平面視において、前記フローティングディフュージョン部と前記光電変換部と、が前記第２出力線の長手方向に沿った直線上に配され、前記フローティングディフュージョン部と前記増幅トランジスタのゲートとを接続する配線と前記光電変換部と、が前記第２出力線の短手方向に沿った直線上に配されることを特徴とする請求項１９に記載の光電変換装置。
27. 請求項１乃至２６のいずれか１項に記載の光電変換装置を備える機器であって、
    前記光電変換装置に光を導く光学装置、
    前記光電変換装置を制御する制御装置、
    前記光電変換装置から出力された信号を処理する処理装置、
    前記光電変換装置で得られた情報を表示する表示装置、
    前記光電変換装置で得られた情報を記憶する記憶装置、および、
    前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかを更に備えることを特徴とする機器。

Images