JP2017022259A - 撮像素子および撮像装置 - Google Patents

Abstract

【課題】撮像素子における信号の減衰を抑制する。
【解決手段】撮像素子であって、受光の強度に応じて個別に電荷を出力する複数の受光素子と、複数の受光素子の少なくとも一部から出力された電荷に対応した電気信号を出力する周辺回路と、周辺回路を制御する制御信号を増幅して、周辺回路に供給する増幅回路とを備え、複数の受光素子は第１の基板に配され、増幅回路の少なくとも一部は、第１の基板に積層された第２の基板に配される。上記撮像素子において、周辺回路が複数設けられ、複数の周辺回路の各々に対応して増幅器が複数設けられてもよい。
【選択図】図１

Description

本発明は、撮像素子および撮像装置に関する。

変調した照明光で照明し、反射光をロックイン検出することにより撮像対象の画像を撮像する撮像素子がある（例えば、特許文献１参照）。
特許文献１ 特開２０１２−２０５２１７号公報

撮像素子の面積が拡大した場合に、素子内で制御信号の減衰等が生じて撮像品質が低下する場合がある。

本発明の第１の態様においては、受光の強度に応じて個別に電荷を出力する複数の受光素子と、複数の受光素子の少なくとも一部の周辺に設けられ、電荷に対応した電気信号を出力する周辺回路と、周辺回路を制御する制御信号を増幅して、周辺回路に供給する増幅器とを備え、複数の受光素子は第１の基板に配され、増幅器は、第１の基板に積層された第２の基板に配される撮像素子が提供される。

本発明の第２の態様においては、上記の撮像素子と、当該撮像素子に撮像対象の像を形成する光学系とを備えた撮像装置が提供される。

上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションもまた発明となり得る。

撮像素子１０１の電気的構造を示す模式図である。 撮像素子１０１の模式的な分解斜視図である。 主に画素回路１１０の電気的構造を示す図である。 主に増幅回路２３０の電気的構造を示す図である。 撮像素子１０１の部分的な断面図である。 撮像装置３００の模式図である。 撮像素子１０１の動作を説明するタイミングチャートである。 撮像素子１０１のレイアウトを示す図である。 撮像素子１０２のレイアウトを示す図である。 撮像素子１０３のレイアウトを示す図である。 撮像素子１０４のレイアウトを示す図である。 増幅回路２３０のレイアウトを示す模式図である。 増幅回路２３０のレイアウトを示す模式図である。 撮像素子１０５のレイアウトを示す図である。 撮像素子１０６のレイアウトを示す図である。 画素回路４００の他の構造を示す模式図である。 画素回路４００の電気的構造を示す回路図である。 撮像装置３００の動作を説明するタイミングチャートである。 撮像装置３００の他の動作を説明するタイミングチャートである。 撮像装置３００のまた他の動作を説明するタイミングチャートである。

以下、発明の実施の形態を通じて本発明を説明する。下記の実施形態は特許請求の範囲にかかる発明を限定するものではない。下記の実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、撮像素子１０１の電気的な構造を示す模式図である。撮像素子１０１は、互いに積層された第１の基板１００および第２の基板２００を備える。

第１の基板１００は、マトリックス状に配列された複数の画素回路１１０を有し、画素アレイを形成する。画素回路１１０の各々は、フォトダイオード等の受光素子と、拡散領域等により形成された容量素子とを有する。これにより、画素回路１１０の各々は、受光した光の光強度に応じた電荷を発生して容量素子に蓄積する。

第２の基板２００は、上記の画素回路１１０に制御信号を供給する制御回路として、垂直駆動回路２１２、水平駆動回路２１４、および読み出し回路２２０を有する。なお、以降の説明において、垂直駆動回路２１２および水平駆動回路２１４を合わせて画素駆動回路２１０と記載する場合がある。

撮像素子１０１においては、画素回路１１０が形成する画素アレイの配列の一辺に沿って垂直駆動回路２１２が配される。また、垂直駆動回路２１２が平行に配された辺と直交する辺に沿って、水平駆動回路２１４および読み出し回路２２０が配される。

垂直駆動回路２１２は、図中水平に配された複数の信号線を通じて画素回路１１０の行毎に接続される。また、垂直駆動回路２１２は、シフトレジスタを有し、接続された複数の信号線を通じて、画素回路１１０の各行に対して制御信号を順次供給する。これにより、画素回路１１０は、行単位で順次垂直方向に選択走査される。

読み出し回路２２０は、負荷トランジスタ、列選択トランジスタ等を含み、画素回路１１０に対して列毎に接続される。水平駆動回路２１４は、シフトレジスタを含み、読み出し回路２２０における列選択トランジスタに接続される。水平駆動回路２１４は、読み出し回路２２０の列選択トランジスタに制御信号を供給して順次駆動することにより、読み出し回路２２０を通じて、画素回路１１０を列毎に順次選択走査する。

垂直駆動回路２１２により選択駆動された行において、水平駆動回路２１４により選択駆動された画素回路１１０は、各々の容量素子に蓄積された電荷に応じた電圧信号を読み出し回路２２０に出力する。垂直駆動回路２１２、水平駆動回路２１４、および読み出し回路２２０は、外部から供給されたクロック信号に従って同期して動作するので、撮像素子１０１が受光した光について光強度の二次元分布を検出して、画像を生成することが可能になる。

図２は、撮像素子１０１の模式的な分解斜視図である。撮像素子１０１は、第１の基板１００および第２の基板２００を積層した構造を有する。

第１の基板１００は、図１に示した通り、画素回路１１０により形成された画素アレイを有する。第２の基板２００は、図１に現れていた垂直駆動回路２１２、水平駆動回路２１４、および読み出し回路２２０に加えて、複数の増幅回路２３０を有する。なお、増幅回路２３０としては、例えば一対のインバータ素子を直列に接続した、リピータ、オペアンプ等を例示できる。

第２の基板２００における複数の増幅回路２３０は、第１の基板１００において画素回路１１０が配置された面の方向について、画素回路１１０が配置された領域の内側であって、第１の基板１００および第２の基板２００が積層された場合に画素アレイと重なる領域に配される。また、画素回路１１０と同様に、複数の増幅回路２３０は第２の基板２００にマトリックス状に配置される。

第１の基板１００と第２の基板２００とが積層された場合、第１の基板の画素回路１１０の各々は、個別に増幅回路２３０を経由して垂直駆動回路２１２および水平駆動回路２１４に接続される。増幅回路２３０の各々は、垂直駆動回路２１２および水平駆動回路２１４から供給された制御信号を個別に増幅して画素回路１１０に再送出する。

これにより、撮像素子１０１において画素回路１１０の各々に供給される制御信号は、垂直駆動回路２１２および水平駆動回路２１４のいずれかと差別の画素回路１１０との距離にかかわらず、高い信号レベルで制御信号を供給される。よって、撮像素子１０１が大型化あるいは高画素化した場合であっても、すべての画素回路１１０が確実に駆動される。

なお、図示の例では、垂直駆動回路２１２、水平駆動回路２１４、および読み出し回路２２０を含む周辺回路は、第１の基板１００において画素回路１１０が配置された面の方向について、画素回路１１０が配置された領域の外側に配されている。しかしながら、第１の基板１００と第２の基板２００とは積層されているので、第２の基板２００の回路要素を画素回路１１０と同じ領域に配しても、画素回路１１０に対する光の入射が妨げられることはない。

また、撮像素子１０１においては、画素回路１１０以外の周辺回路が全て第２の基板２００に配される。このため、第１の基板１００において受光面積を広くとることができるので、受光感度の高い撮像素子１０１を形成できる。

図３は、ひとつの画素回路１１０の電気的構造を示す回路図である。画素回路１１０の各々は、単一の受光素子１１１に対して、対称的に形成された一対の周辺回路１２０を有する。周辺回路１２０の各々は、容量素子１１３と、複数のトランジスタとを有する。周辺回路１２０のトランジスタは、読み出しトランジスタ１１２、リセットトランジスタ１１４、増幅トランジスタ１１５、および選択トランジスタ１１６を含む。

周辺回路１２０の各々において、受光素子１１１は、第１の基板１００に形成されたフォトダイオード等の光電気変換素子により形成され、受光した光の光強度に応じて電荷を発生する。容量素子１１３は、第１の基板１００に形成された浮遊拡散層に形成され、読み出しトランジスタ１１２を介して受光素子１１１に接続される。

読み出しトランジスタ１１２が読み出し信号ＴＸ１、ＴＸ２を受けて導通した場合、受光素子１１１が発生した電荷は、読み出しトランジスタ１１２を通じて容量素子１１３に蓄積される。これにより容量素子１１３の一端に生じた電位の変化は、増幅トランジスタ１１５により形成されたソースフォロワで検知出力される。

増幅トランジスタ１１５のソースは、選択トランジスタ１１６が選択信号ＳＥＬを受けて導通した場合に、電流源１１７に接続される。このように、周辺回路１２０においては、読み出し信号ＴＸ１、ＴＸ２、選択信号ＳＥＬ等の制御信号により、受光素子１１１の電荷を周辺回路１２０に転送するタイミング、および、周辺回路１２０からの電気信号を外部に出力するタイミングが制御される。

なお、撮像素子１０１において、読み出し回路２２０は、リセット信号ＲＳＴを受けたリセットトランジスタ１１４により容量素子１１３がリセットされた状態のソースフォロワの検知出力と、読み出しトランジスタ１１２が導通して容量素子１１３に電位差が生じた場合のソースフォロワの検知出力との差分を出力する。よって、外部に出力される信号からは、第１の基板１００において生じた固定パターンノイズが除去されている。

図示の画素回路１１０は、第１の基板１００に配された場合に画素アレイを形成する。ここで、図中に点線で囲って示す周辺回路１２０の一方を第２の基板２００に配して、第１の基板１００上で受光素子１１１に割り当てる領域を拡大することもできる。これにより、撮像素子１０１の受光感度およびダイナミックレンジを向上できる。

更に、図示の画素回路１１０において、図中に一点鎖線Ａで囲って示すように、受光素子１１１を第１の基板１００に配し、受光素子１１１以外の要素を全て第２の基板２００に配してもよく、周辺回路１２０の一部を第２の基板２００に配してもよい。この場合、入射した光を受光する受光素子１１１が他の要素から分離されるので、第１の基板１００および第２の基板２００の間に遮光層を設けてもよい。

これにより、撮像素子１０１内の迷光と素子間のクロストークとを低減でき、撮像素子１０１における信号品質を向上できる。また、本実施例では、第１の基板１００に全ての受光素子１１１が配置された例を示したが、一部の受光素子１１１を第２の基板２００に配置してもよい。この場合、第１の基板１００に配置された受光素子１１１と第２の基板２００に配置された受光素子１１１とに互いに異なる役割を担わせてもよい。

図４は、増幅回路２３０の一例として、リピータ回路の構造を示す図である。図示の増幅回路２３０は、２段構造の相補型ゲート２４０を有する。

それぞれの相補型ゲート２４０は、電圧源と基準電圧との間に縦列接続されたｐチャネルトランジスタ２３１およびｎチャネルトランジスタ２３２の各々、共通の入力ノード２３３に入力信号を受ける。

入力ノード２３３の電位が基準電圧と等しい場合はｐチャネルトランジスタ２３１が導通し、ｎチャネルトランジスタ２３２は非導通となる。よって、ｐチャネルトランジスタ２３１のソースとｎチャネルトランジスタ２３２のドレインとに結合された出力ノード２３４の出力電圧は電圧源電圧と等しくなる。逆に、入力ノード２３３の電位が電圧源電圧と等しい場合、ｐチャネルトランジスタ２３１が非導通となり、ｎチャネルトランジスタ２３２が導通する。よって、出力ノード２３４の出力電圧は基準電位と等しくなる。

換言すれば、相補型ゲート２４０の各々においては、入力ノード２３３と出力ノード２３４は電位が反転する。よって、２段の相補型ゲート２４０を結合した増幅回路２３０は、基準電位または電圧源電圧の出力信号を、入力信号の遷移に追従して出力する。

なお、増幅回路２３０は電気信号を処理するので、第２の基板２００に配すればよい。これにより、増幅回路２３０の存在が、第１の基板１００において受光素子１１１の面積を圧迫することが避けられる。

また、第１の基板１００上の回路と第２の基板２００上の回路とを結合している場合は、増幅回路２３０の一部を第１の基板１００側に形成してもよい。例えば、二つの相補型ゲート２４０の一方、または、各相補型ゲート２４０のｐチャネルトランジスタ２３１およびｎチャネルトランジスタ２３２のそれぞれ若しくはいずれか一方を、第２の基板２００に形成してもよい。これにより、第１の基板１００および第２の基板２００の接合部における信号損失が補償される。

図５は、撮像素子１０１の部分的な断面図である。図示のように、撮像素子１０１は、第１の基板１００および第２の基板２００を積層して形成される。

第１の基板１００は、下地基板１５０に形成した受光素子１１１、読み出しトランジスタ１１２、容量素子１１３、リセットトランジスタ１１４、増幅トランジスタ１１５、および選択トランジスタ１１６により形成された画素回路１１０を有する。第２の基板２００は、相補型ゲート２４０により形成された増幅回路２３０を有する。

第１の基板１００および第２の基板２００の各々は、下地基板１５０、２５０から最も離れた層に接続パッド１６０、２６０を有する。これにより、第１の基板１００および第２の基板２００は、下地基板１５０、２５０を外側にして積層されると共に、電気的に一体的な回路を形成する。

なお、第１の基板１００の下地基板１５０は、機械化学研磨等で薄化されており、受光素子１１１は、下地基板１５０を通じて光を受光する。このように、撮像素子１０１は、いわゆる裏面照射型となっている。

また、第１の基板１００において、受光素子１１１を含む層と、その他の層との間に、入射光を遮断する遮光層１３０を設けてもよい。これにより、撮像素子１０１の内の迷光を抑制して、撮像素子１０１の撮像品質を向上することができる。

図６は、撮像素子１０１を備えた撮像装置３００の模式図である。撮像装置３００は、光学系３１０、筐体３２０、および照射部３３０を備える。

光学系３１０は、撮像素子１０１を収容した筐体３２０において、撮像対象３９０に面した前面に装着される。光学系３１０を撮像対象３９０に対して合焦させた場合、撮像素子１０１の第１の基板１００における画素アレイに撮像対象の像が形成される。よって、撮像素子１０１が出力する電気信号を記録することにより撮像対象３９０を撮像できる。

なお、撮像とは、撮像対象３９０の静止画の記録動作および動画の記録動作の少なくとも一方を含む。ただし、記録される像は、可視光帯域の光像とは限らず、赤外帯域の像による熱分布の像、テラヘルツ帯域による内部構造の像等も含む。

照射部３３０は、予め定められた変調周波数で強度変調された変調光３３１を撮像対象３９０に向かって照射する。撮像対象３９０に照射された変調光３３１は、撮像対象３９０により反射された後、撮像装置３００の撮像素子１０１に反射光３３２として入射する。

なお、図示の撮像対象３９０が置かれた環境において、撮像対象３９０は、部屋の照明器具３８０から照射された照明光等により照明されている。また、撮像装置３００による撮像対象３９０の撮像が昼間である場合は、直接または間接に、太陽光も撮像対象３９０に照射される。このため、撮像装置３００においては、照射部３３０から照射された変調光３３１の成分とは異なる、太陽光等の自然光成分も撮像素子１０１に背景光３８１として入射する。

また、背景光成分に含まれ得る太陽光は、変調光成分の変調周波数よりも長い周期とはいえ、不断に変動する場合もある。また、背景光３８１は、交流電源の周波数に依存して周期的に変動する場合もある。更に、撮像対象３９０の周囲で動くものがある場合は、それが光源ではないとしても、撮像対象３９０に照射される光の強さに変動を生じる。このため、変調成分と背景光成分とが共に撮像素子１０１に入射すると、反射光３３２の検出精度に影響を与える場合がある。

撮像装置３００において、撮像素子１０１は、照射部３３０から照射した変調光３３１の反射光３３２を受光した場合、照射部３３０から変調光３３１射出されてから撮像素子１０１が反射光３３２を受光するまでの時間を測定する。これにより、撮像対象３９０と撮像素子１０１との距離を算出できる。更に、撮像装置３００は、算出された距離に応じて、光学系３１０を合焦できる。

更に、撮像素子１０１は、多数の画素回路１１０を含む画素アレイを有し、反射光３３２を電気信号に変換する処理は画素毎に実行される。よって、撮像装置３００は、画素毎に距離情報が得られるイメージセンサとして、また、監視カメラ、自動操縦装置のセンサ等としても使用できる。

図７は、撮像装置３００を用いた撮像素子１０１による距離の検出動作を説明するタイミングチャートである。撮像装置３００を用いた場合、照射部３３０は、撮像対象３９０に向かって変調光３３１を照射する。撮像対象３９０に照射された変調光３３１は、撮像対象３９０に反射されて、反射光３３２として撮像素子１０１に受光される。

図７の最上段に示すように、変調光３３１は、予め定めた一定の変調周波数で変調されている。撮像素子１０１に受光される反射光３３２は、図７の上から２段目に示すように、照射部３３０から撮像対象３９０までと、撮像対象３９０から撮像素子１０１までを伝播するに要した時間、当初の変調光３３１に対して位相がずれている。

これに対して、撮像素子１０１においては、図７の下２段に示すように、変調光３３１に同期し、且つ、互いに反転した読み出し信号ＴＸ１、ＴＸ２が画素回路１１０に供給される。よって、反射光３３２の信号パルスの一部ｘは、一方の読み出し信号ＴＸ１がハイレベルにある期間に、画素回路の一方の出力Ｖ_ｏｕｔ１から出力される。

また、反射光３３２の信号パルスの他の一部ｙは、他方の読み出し信号ＴＸ２がハイレベルにある期間に、画素回路の他方の出力Ｖ_ｏｕｔ２から出力される。換言すれば、出力Ｖ_ｏｕｔ１と出力Ｖ_ｏｕｔ２とを比較することにより、反射光３３２の変調光３３１に対する位相ずれを検出できる。よって、検出された位相ずれのずれ量に基づいて、撮像装置３００と撮像対象３９０との間の距離を算出できる。

図８は、撮像素子１０１のレイアウトを示す図である。図８において、実線は、第２の基板２００と第２の基板２００に配された読み出し回路２２０、画素駆動回路２１０、増幅回路２３０、および電流源１１７を示す。また、図８において、点線は、第１の基板１００と、第１の基板１００に配された画素回路１１０を示す。

図示のように、撮像素子１０１においては、複数の画素回路１１０の各々に対応する増幅回路２３０をひとつずつ配して、複数の画素回路のいずれもが個別に制御信号を供給されるようにしてもよい。この場合、第１の基板１００における画素回路１１０のレイアウトと第２の基板２００における増幅回路２３０のレイアウトとを揃えて、画素回路１１０と増幅回路２３０とを接続パッド１６０、２６０で短い距離で接続できる。

これにより、撮像素子１０１の画素数および面積にかかわらず、複数の画素回路１１０のいずれに対しても制御信号の信号レベルを増幅することができ、複数の画素回路１１０のいずれに対しても同じ信号レベルの制御信号を供給できる。よって、前記した変調光３３１の変調周波数を上げることができるので、時間分解能を上げることができ、測距精度を向上させることができる。

図９は、撮像素子１０２のレイアウトを示す図である。撮像素子１０２において、第２の基板２００は、一対の画素駆動回路２１０を備える。一対の画素駆動回路２１０は、第１の基板１００の画素回路１１０に対応して配された増幅回路２３０を挟むように、第２の基板２００において対称な位置に配され、第１の基板１００における複数の画素回路１１０をそれぞれ半分ずつ駆動する。これにより、画素駆動回路２１０の負荷と、制御信号の伝送距離が半分に短縮され、画素回路１１０の駆動タイミングをより精度よく制御できる。

図１０は、撮像素子１０３のレイアウトを示す図である。撮像素子１０３において、第２の基板２００においては、略中央に配された単一の画素駆動回路２１０を挟んで２群の増幅回路２３０が配される。これにより、単一の画素駆動回路２１０により増幅回路２３０に制御信号を供給しつつ、制御信号の伝送距離を、図８に示したレイアウトの略半分に短縮でき、画素回路１１０の駆動タイミングをより精度よく制御できる。

なお、図においては、第１の基板１００における画素回路１１０のレイアウトと、第２の基板２００における増幅回路２３０のレイアウトとをそろえている。しかしながら、第２の基板２００のレイアウトを図示の状態のままに、第１の基板１００における画素回路１１０を等間隔に配置するレイアウトに変更してもよい。この場合、増幅回路２３０に接続する配線が、画素回路１１０毎に異なることになるが、増幅回路２３０と画素回路１１０の間の距離は、撮像素子１０１全体に比較すると短いので、配線長の違いによる信号遅延は無視できる。

図１１は、撮像素子１０４のレイアウトを示す図である。撮像素子１０４において、第２の基板２００には、第１の基板１００における画素回路１１０の半分の数の増幅回路２３０が配される。すなわち、複数の画素回路１１０に対して一つの増幅回路２３０が配される。よって、増幅回路２３０は、それぞれ２つの画素回路１１０に制御信号を供給する。これにより、第２の基板２００の素子数を低減することで、歩留り向上が期待でき、敷いては製造のコストを低減できる。

図１２は、増幅回路２３０の他のレイアウトを示す模式図である。図１１に示したように、ひとつの増幅回路２３０により複数の画素回路１１０に制御信号を供給する場合、画素回路１１０の隣接する行または列において、増幅回路２３０の配置をずらして配置してもよい。これにより、第２の基板２００における実装密度を低減することで歩留りの向上が期待でき、敷いては製造のコストを低減できる。

図１３は、増幅回路２３０の他のレイアウトを示す模式図である。図１１に示したように、ひとつの増幅回路２３０により複数の画素回路１１０に制御信号を供給する場合、増幅回路２３０の数と画素回路１１０の数は１：２に限らない。例えば、図示のように、増幅回路２３０の数と画素回路１１０の数は１：４にすることにより、第２の基板の実装密度を更に低減できる。

図１４は、撮像素子１０５のレイアウトを示す図である。撮像素子１０５において、第２の基板２００は、第１の基板１００における画素回路１１０のそれぞれに対応して設けられて周辺回路１２０の一部をなす複数の読み出し回路２２０を備える。複数の読み出し回路２２０は、画素駆動回路２１０とも共通のクロック信号により同期して動作する。これにより、撮像素子１０５の画素数、面積等の増加にかかわらず、画素回路１１０から読み出される信号の品質を一定にできる。なお、読み出し回路２２０は、一部を第１の基板１００に、他の一部を第２の基板２００に、分離して配置してもよい。

また、撮像素子１０５においては、読み出し回路２２０に供給されるクロック信号の経路上にも増幅回路２３０が設けられる。これにより、画素数、面積等が増加した撮像素子１０５の読み出し回路２２０において、複数の読み出し回路２２０の同期精度が向上し、撮像素子１０５から出力される信号の品質を向上させることができる。

図１５は、撮像素子１０６のレイアウトを示す図である。撮像素子１０６は、図１４に示した撮像素子１０５において、画素駆動回路２１０の単一の出力を全ての画素回路１１０に共通に接続した構造を有する。これにより、すべての画素回路１１０が同時に制御信号を受ける。また、画素回路１１０は読み出し回路２２０を個別に備えるので、共通のクロック信号により読み出しタイミングを制御することにより、画素回路１１０の各々の出力を個別に処理できる。このような構造により、画素駆動回路の構造を簡素化できる。なお、読み出し回路２２０は、一部を第１の基板１００に、他の一部を第２の基板２００に、分離して配置してもよい。

更に、撮像素子１０６において、読み出し回路２２０に供給する制御信号の経路には増幅回路２３０が設けられる。これにより、画素数、面積等が増加した撮像素子１０６の読み出し回路２２０において、クロック信号による制御精度を向上させて、撮像素子１０５から出力される信号の品質を向上させることができる。

なお、上記の撮像素子１０１〜１０６は、第１の基板１００と第２の基板２００とを積層した構造を有する。しかしながら、第１の基板１００および第２の基板２００の各々を、更に積層構造にして、撮像素子全体の積層数をより多くしてもよいことはもちろんである。これにより、例えば、画素駆動回路２１０および読み出し回路２２０の一部または全部を他の基板に配して、撮像素子１０１〜１０６を三層以上の構造にしてもよい。

図１６は、画素回路４００の他の構造を示す模式図である。画素回路４００は、単一の受光素子４１０に対して、周辺回路の一部を形成する５つの読み出しトランジスタ４２１、４２２、４２３、４２４、４２５と、５つの容量素子４３１、４３２、４３３、４３４、４３５とを備える。

受光素子４１０をフォトダイオードにより形成し、読み出しトランジスタ４２１〜４２５をＣＭＯＳトランジスタにより形成し、容量素子４３１〜４３５を浮遊拡散層として形成することにより、画素回路４００を共通の基板に共通のプロセスで形成できる。

図１７は、画素回路４００の電気的構造を示す回路図である。容量素子４３１、４３２、４３３、４３４、４３５の各々は、対応する読み出しトランジスタ４２１、４２２、４２３、４２４、４２５が読み出し信号ＴＸ１〜ＴＸ５を受けて導通した場合に、受光素子４１０が受光した光の光強度に対応して発生した電荷を個別に蓄積する。よって、読み出しトランジスタ４２１、４２２、４２３、４２４、４２５に、タイミングの異なる読み出し信号ＴＸ１〜ＴＸ５を供給することにより、ひとつの受光素子４１０で５つの出力信号を得ることができる。

また、読み出しトランジスタ４２１、４２２、４２３、４２４、４２５の各々が飽和する前に次の読み出し信号ＴＸ１〜ＴＸ５を順次供給することにより、５つの容量素子４３１、４３２、４３３、４３４、４３５の容量を合わせて大きな容量として用い、画素回路４００のダイナミックレンジを拡大することもできる。このように、画素回路４００は、小容量の複数の画素回路としても、大容量の単一の画素としても使用できる。

図１８は、画素回路４００を備えた撮像装置３００の動作を説明するタイミングチャートである。この画素回路は、ひとつの検出周期の間に、高精度測距期間と、広範囲測距期間と、背景光検出期間とを有する。

高精度測距期間において、照射部３３０は、高い変調周波数により変調して短いパルスｐを有する変調光３３１を撮像対象３９０に照射する。これにより、撮像装置３００は、図７を参照して説明した通り、撮像装置３００から撮像対象３９０までの距離を高精度に検出できる。

この場合、画素回路４００は、５つの容量素子４３１〜４３５を個別に使う。これにより、読み出し回路２２０の読み出し速度を補って、短いパルス長ｐで高精度に撮像対象までの距離を測定できる。

次に、広範囲測距期間において、照射部３３０は、パルス長ｐよりも長いパルス長ｑを有する変調光３３１により、撮像対象３９０までの距離を測定する。この場合は、受光素子４１０が発生した電荷を、画素回路４００の５つの容量素子４３１〜４３５に順次蓄積することにより、容量素子４３１〜４３５の飽和を防止できる。これにより、測定精度は低下するものの、撮像対象３９０までの距離を測定することができる。

こうして広範囲測距期間に測定した距離を参照することにより、高精度測距期間に検出した位相ずれが、何周期目の位相ずれであるかを算出できる。よって、撮像装置３００から撮像対象３９０までの距離が長い場合であっても、距離を高精度に検出することができる。例えば、パルス長ｐが３．３ｎｓで、パルス長ｑが３３０ｎｓである場合、高精度測距期間での精度は１ｃｍ以下であり最大測距範囲は１ｍであり、広範囲測距期間での制度は１ｍ以下であり最大測距範囲は１００ｍである。

更に、撮像装置３００は、背景光検出期間に、照射部３３０が変調光３３１を照射していない状態で、撮像素子１０１が受光する光の強度を検出する。これにより、撮像装置３００は、撮像対象３９０に対する背景光３８１の強度を測定できる。背景光３８１の強度を測定する場合は、画素回路４００の５つの容量素子４３１〜４３５に順次蓄積することにより、太陽光等の強い光が容量素子４３１〜４３５を飽和させることを防止できる。

こうして検出された背景光の光強度を、照射部３３０が変調光３３１を照射した場合に撮像素子１０１が受光した反射光３３２の光強度から差し引くことにより、背景光の影響を排除して、高精度な測距が可能になる。また、撮像素子１０１により撮像対象３９０を撮像する場合に、高品質な画像が得られる。前記したように、増幅回路２３０によって制御信号を増幅することにより、変調光３３１の変調周波数を上げることができるので、時間分解能を上げることができると共に、低周波成分に含まれる背景光の除去率を上げることができる。

図１９は、画素回路４００を備えた撮像装置３００による他の動作を説明するタイミングチャートである。ここで用いられる撮像装置は、更にもう一組の容量素子および読み出しトランジスタを有する。よって、単一の画素回路４００を用いて、６種類の反射光３３２を処理できる。

図示の動作においては、図１８に示した動作に加えて、電荷排出期間を有する。これにより、測距または撮像に用いない６番目の容量を受光素子４１０に接続して、次の測定周期が開始される前に、受光素子４１０に蓄積された電荷を十分に放電させる。これにより、次の周期のパルスによる測定または撮像の精度を向上させることができる。

図２０は、画素回路４００のまた他の動作を説明するタイミングチャートである。図示の動作における広範囲測距期間においては、照射部３３０が発生する変調光３３１のパルス長ｐを短いままにしつつ、複数のパルスにより受光素子４１０に発生した電荷をまとめて容量素子に蓄積して、長いパルスの変調光３３１に替えている。これにより、照射部３３０の変調周波数を変更することなく、高精度測距期間と広範囲測距期間とを含む測距動作をしている。

なお、図中では変調光３３１の８パルスを長周期の変調光３３１として示している。しかしながら、画素回路４００が有する複数の容量素子４３１〜４３５に電荷を順次蓄積することにより、より多くの、例えば、数百パルスの変調光３３１により発生した電荷を蓄積して、広範囲測距期間の測距を実行できる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

上記した実施の形態において、複数の増幅回路２３０のうち、垂直駆動回路２１２または水平駆動回路２１４からの距離が離れるほど制御信号の増幅率を段階的に上げてもよく、垂直駆動回路２１２および水平駆動回路２１４の両方からの距離が離れるほど制御信号の増幅率を段階的に上げてもよい。また、垂直駆動回路２１２および水平駆動回路２１４からの距離に応じて第２の基板２００を複数の領域に分け、この複数の領域毎に増幅率を変化させてもよい。

更に、垂直駆動回路２１２または水平駆動回路２１４からの信号の強度が所定の値よりも小さくなる画素回路１１０に対して増幅回路２３０を設け、信号強度が所定の値を示す画素回路１１０に対しては増幅回路２３０を設けなくてもよい。例えば垂直駆動回路２１２または水平駆動回路２１４に近接して配置された画素回路１１０に対しては増幅回路２３０を設けない。これにより、第２の基板２００の素子数を低減することで、歩留り向上が期待でき、敷いては製造のコストを低減できる。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１００ 第１の基板、１０１、１０２、１０３、１０４、１０５、１０６ 撮像素子、１１０、４００ 画素回路、１１１、４１０ 受光素子、１１２、４２１、４２２、４２３、４２４、４２５ 読み出しトランジスタ、１１３、４３１、４３２、４３３、４３４、４３５ 容量素子、１１４ リセットトランジスタ、１１５ 増幅トランジスタ、１１６ 選択トランジスタ、１１７ 電流源、１２０ 周辺回路、１３０ 遮光層、１５０、２５０ 下地基板、１６０、２６０ 接続パッド、２００ 第２の基板、２１０ 画素駆動回路、２１２ 垂直駆動回路、２１４ 水平駆動回路、２２０ 読み出し回路、２３０ 増幅回路、２３１ ｐチャネルトランジスタ、２３２ ｎチャネルトランジスタ、２３３ 入力ノード、２３４ 出力ノード、２４０ 相補型ゲート、３００ 撮像装置、３１０ 光学系、３２０ 筐体、３３０ 照射部、３３１ 変調光、３３２ 反射光、３８０ 照明器具、３８１ 背景光、３９０ 撮像対象

Claims (15)

1. 受光の強度に応じて個別に電荷を出力する複数の受光素子と、
   前記複数の受光素子の少なくとも一部から出力された前記電荷に対応した電気信号を出力する周辺回路と、
   前記周辺回路を制御する制御信号を増幅して、前記周辺回路に供給する増幅回路と
   を備え、
   前記複数の受光素子は第１の基板に配され、
   前記増幅回路の少なくとも一部は、前記第１の基板に積層された第２の基板に配される撮像素子。
2. 前記周辺回路が複数設けられ、
   前記複数の周辺回路の各々に対応して前記増幅回路が設けられる請求項１に記載の撮像素子。
3. 前記周辺回路が複数設けられ、
   前記増幅回路は、前記複数の周辺回路のうちの２つ以上の周辺回路により形成された周辺回路群に対応して設けられる請求項１に記載の撮像素子。
4. 前記複数の増幅回路は、前記複数の受光素子および前記周辺回路が設けられた領域に、少なくとも一部が重なるように配される請求項２または３に記載の撮像素子。
5. 前記制御信号を発生して前記複数の増幅器に供給する制御回路をさらに備え、
   前記制御回路の少なくとも一部は、前記複数の受光素子および前記複数の周辺回路が配置された領域の外側の領域に配される請求項４に記載の撮像素子。
6. 前記制御回路の少なくとも一部は、一の前記受光素子および一の前記周辺回路が配置された領域と、他の前記受光素子および他の前記周辺回路が配置された領域と、の間に配され、前記一の前記周辺回路および前記他の前記周辺回路に制御信号を供給する請求項５に記載の撮像素子。
7. 前記制御回路の少なくとも一部は、前記第２の基板に配される請求項５または６に記載の撮像素子。
8. 前記制御回路の少なくとも一部は、前記第２の基板に積層された第３の基板に配される請求項５または６に記載の撮像素子。
9. 前記制御信号には、前記複数の受光素子の電荷を前記周辺回路に転送するタイミングを制御する制御信号が含まれる請求項１から８のいずれか一項に記載の撮像素子。
10. 前記制御信号には、前記周辺回路からの電気信号を出力するタイミングを制御する制御信号が含まれる請求項１から９のいずれか一項に記載の撮像素子。
11. 予め定められた変調周波数で強度変調された参照信号に基づいた前記制御信号を用いることにより、前記複数の受光素子の各々が受光した光に含まれ、前記参照信号と同期して変調する変調成分を検出する検出部を更に備える請求項１から１０のいずれか一項に記載の撮像素子。
12. 前記参照信号は、予め定められた第１のパルス幅を有する第１の参照信号と、前記第１の参照信号とは異なる時間に発生し、前記第１のパルス幅よりも広い第２のパルス幅を有する第２の参照信号とを含む請求項１１に記載の撮像素子。
13. 前記周辺回路は、前記第１の参照信号に基づいた前記制御信号を用いて電荷を蓄積する第１の蓄積部と、前記第２の参照信号に基づいた前記制御信号を用いて電荷を蓄積する、前記第１の蓄積部よりも容量が大きな第２の蓄積部とを有する請求項１２に記載の撮像素子。
14. 前記第１の基板と、前記第１の基板に積層された他の基板との間に配され、前記第１の基板から前記他の基板に伝播する光を遮断する遮光層を更に備える請求項１から１３のいずれか一項に記載の撮像素子。
15. 請求項１から１４のいずれか一項に記載された撮像素子と、前記撮像素子に撮像対象の像を形成する光学系とを備えた撮像装置。

Images