WO2022158186A1 - 測距センサ、測距モジュール - Google Patents

測距センサ、測距モジュール Download PDF

Info

Publication number
WO2022158186A1
WO2022158186A1 PCT/JP2021/046512 JP2021046512W WO2022158186A1 WO 2022158186 A1 WO2022158186 A1 WO 2022158186A1 JP 2021046512 W JP2021046512 W JP 2021046512W WO 2022158186 A1 WO2022158186 A1 WO 2022158186A1
Authority
WO
WIPO (PCT)
Prior art keywords
transfer gate
storage node
transfer
charges
accumulated
Prior art date
Application number
PCT/JP2021/046512
Other languages
English (en)
French (fr)
Inventor
創造 横川
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US18/261,201 priority Critical patent/US20240085535A1/en
Publication of WO2022158186A1 publication Critical patent/WO2022158186A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/4808—Evaluating distance, position or velocity data
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/484—Transmitters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Definitions

  • the present technology relates to the technical field of distance measurement sensors and distance measurement modules that include a circuit that distributes electric charges generated by receiving reflected light of intensity-modulated irradiation light every minute time.
  • a distance measurement sensor compatible with the iToF (indirect Time of Flight) method, which is a type of time-of-flight distance measurement method
  • electric charges generated in a photoelectric conversion element are transferred to a plurality of floating diffusion regions (FDs) at minute intervals. Diffusion) to generate distance information.
  • FDs floating diffusion regions
  • Diffusion to generate distance information.
  • two FDs are arranged for one photoelectric conversion region, and charges necessary for generating distance information are accumulated by transferring the charges to the two FDs every minute time. ing.
  • each circuit included in the distance measuring sensor has variations in characteristics due to individual differences. Characteristic variations in circuits can have a great effect on ranging results. For example, in the technique described in Patent Document 1, since readout circuits for reading out electric charges from FDs are different for each FD, variations in the characteristics of the readout circuits may affect the result of distance measurement.
  • This technology was created in view of the above circumstances, and aims to improve the accuracy of distance measurement results by eliminating variations in circuit characteristics.
  • a distance measuring sensor includes a photoelectric conversion element, a first storage node and a second storage node that accumulate charges transferred from the photoelectric conversion element, and the charges generated in the photoelectric conversion element through different paths.
  • a first transfer gate and a second transfer gate connected to the photoelectric conversion element so as to branch and transfer; a third transfer gate connected between the first storage node and the first transfer gate; a fourth transfer gate connected between a second storage node and the second transfer gate; a fifth transfer gate connected between the first storage node and the second transfer gate; and the second storage node and a sixth transfer gate connected between the first transfer gates; and a transfer gate driver for driving each transfer gate.
  • This provides at least two paths for accumulating charges in the first storage node. Similarly, at least two paths are provided for accumulating charge in the second storage node.
  • the pixel in the distance measuring sensor described above includes a floating diffusion region, a seventh transfer gate connected between the first storage node and the floating diffusion region, and a gate between the second storage node and the floating diffusion region. and a connected eighth transfer gate.
  • the floating diffusion region used for reading the first storage node and the second storage node and the reading circuit therefrom are shared.
  • the pixel in the distance measuring sensor described above may include an overflow gate for discharging charges generated in the photoelectric conversion element. This suppresses the overflow of charges generated in the photoelectric conversion element.
  • the photoelectric conversion element in the distance measuring sensor described above receives reflected light of light emitted by a light emitting section that performs pulse light emission. and ON/OFF control of the second transfer gate. That is, the first transfer gate and the second transfer gate are alternately controlled to be ON.
  • the transfer gate driving section in the distance measuring sensor accumulates charges in the second storage node through the second transfer gate while charges are accumulated in the first storage node through the first transfer gate. While the charge is accumulated in the second storage node through the first transfer gate, the charge is accumulated in the first storage node through the second transfer gate.
  • Each transfer gate may be controlled as follows. As a result, charges transferred by the first transfer gate and charges transferred by the second transfer gate are divided and accumulated in the first storage node and the second storage node, respectively.
  • the transfer gate driving unit in the distance measuring sensor controls the fifth transfer gate to OFF and the fourth transfer gate to ON while controlling the third transfer gate to ON. During this period, the sixth transfer gate may be controlled to be OFF. This prevents charges transferred through the first transfer gate from being simultaneously transferred to both the first storage node and the second storage node. Similarly, charges transferred through the second transfer gate are prevented from being simultaneously transferred to both the first storage node and the second storage node.
  • the transfer gate driving unit in the distance measuring sensor controls the third transfer gate and the fourth transfer gate to be ON in the first period, and the fifth transfer gate in the second period different from the first period. and the sixth transfer gate is controlled to be ON, and the length of the first period and the length of the second period may be the same length.
  • the period during which charges are accumulated in the first storage node through the third gate and the period during which charges are accumulated in the first storage node through the sixth gate are the same.
  • the period during which charges are accumulated in the second storage node through the fourth gate and the period during which charges are accumulated in the second storage node through the fifth gate are the same.
  • the length of the period during which the charge is accumulated in the first storage node through the first transfer gate and the length of the period during which the charge is accumulated through the second transfer gate are , the length of the period during which the charge is accumulated in the second storage node through the first transfer gate and the length of the period during which the charge is accumulated through the second transfer gate are both the same length.
  • the length of the period during which the charge is transferred to the first storage node through the first transfer gate and accumulated and the period during which the charge is accumulated through the second transfer gate and transferred to the first storage node are The length of the period during which the charge is transferred to the second storage node via the first transfer gate and accumulated and the period during which the charge is transferred to the second storage node via the second transfer gate and accumulated are the same. are the same.
  • the transfer gate driving section in the distance measuring sensor may three-value drive the third transfer gate, the fourth transfer gate, the fifth transfer gate, and the sixth transfer gate. As a result, for example, in addition to ON/OFF driving, negative bias driving can be performed.
  • the ternary drive may include negative bias drive. By performing negative bias driving, it is possible to suppress unintended charge accumulation in the first storage node and the second storage node.
  • the transfer gate driving section in the distance measuring sensor described above controls the third transfer gate, the fourth transfer gate, and the fifth transfer gate during a readout period of the charges accumulated in the first storage node and the second storage node.
  • the gate and the sixth transfer gate may be driven with a negative bias. As a result, unintended charge accumulation in the first storage node and the second storage node during the read period can be suppressed.
  • the distance measuring sensor described above may include a plurality of pixels. As a result, a distance image including multiple pieces of distance information for each pixel is generated.
  • the distance measuring sensor described above may have a pixel array section in which the pixels are arranged two-dimensionally. Thereby, a distance image is generated as two-dimensional data.
  • a distance measurement module includes a light emitting unit that performs pulse light emission, a pixel that includes a photoelectric conversion element that receives reflected light of the light emitted from the light emitting unit, and transfer gate driving that drives a plurality of transfer gates.
  • the pixel includes the photoelectric conversion element, a first storage node and a second storage node for accumulating charges transferred from the photoelectric conversion element, and the photoelectric conversion element.
  • a distance measuring module can also provide the various effects described above.
  • FIG. 4 is an explanatory diagram of a clock signal
  • FIG. 2 is a circuit diagram showing a circuit configuration example provided in a pixel
  • FIG. 4 is an explanatory diagram showing the relationship between time T1, time Ta, and time Tb
  • FIG. 4 is an explanatory diagram showing the relationship between time T2, time Tc, and time Td
  • FIG. 4 is an explanatory diagram showing the relationship between an accumulation period, a readout period, and a dead time
  • 4 is a timing chart of circuit elements during an accumulation period and a readout period
  • FIG. 4 is an explanatory diagram of circuit elements during an accumulation period and a readout period
  • FIG. 2 is a schematic diagram showing an arrangement example of circuit elements such as transfer gates and storage nodes;
  • FIG. 10 is an explanatory diagram showing the relationship between the accumulation time, the readout period, and the dead time in the second embodiment;
  • FIG. 10 is a circuit diagram showing a circuit configuration example included in a pixel according to the second embodiment;
  • FIG. 11 is a timing chart for explaining the operation during a readout period in the second embodiment;
  • FIG. 4 is a timing chart of circuit elements included in pixels described in a modification; It is a figure which shows the circuit structural example of the conventional ranging sensor.
  • FIG. 10 is a diagram showing the relationship between accumulation time, readout period, and dead time according to a conventional method;
  • FIG. 1 shows a configuration example of the distance measuring module 1.
  • the distance measurement module 1 is configured including a distance measurement sensor as an embodiment according to the present technology.
  • a distance measurement module 1 is a module that performs distance measurement according to the iToF (indirect Time of Flight) method, and includes a light emitting section 2 , a control section 3 and a distance measurement sensor 4 .
  • the iToF method detects the phase difference between the phase of the intensity-modulated irradiation light LI that irradiates the object OB and the phase of the reflected light LR that is reflected by the object OB. It calculates the distance between
  • the light emitting section 2 is configured with one or more light emitting elements as the light source LD.
  • the light emitting unit 2 irradiates the object OB with the irradiation light LI.
  • the irradiation light LI is, for example, infrared light (IR light) in the range of 780 nm to 1000 nm.
  • the controller 3 includes a light emission controller 5 for driving the light source LD of the light emitter 2 .
  • the light emission control unit 5 generates a clock signal for irradiating intensity-modulated light whose intensity changes at a predetermined cycle, and supplies the clock signal to the light emission unit 2 .
  • the frequency of the clock signal is, for example, several MHz to several hundred MHz.
  • the light emitting unit 2 generates an irradiation signal Sp as a pulse signal based on the clock signal supplied from the control unit 3 and supplies it to the light source LD, thereby driving the light source LD to emit light.
  • the light emitting unit 2 may use the clock signal itself supplied from the control unit 3 to drive the light source LD to emit light.
  • the light emission period of the light source LD is referred to as "light emission period Cm".
  • the light emission period Cm is represented by the reciprocal of the frequency of the clock signal.
  • the distance measuring sensor 4 includes a sensor section 6 and a signal processing section 7 .
  • the sensor unit 6 is, for example, a back-illuminated sensor chip in which an optical member such as an on-chip microlens is formed on the back surface of a semiconductor substrate on which a photoelectric conversion element is formed, and a wiring layer is formed on the front surface side of the semiconductor substrate. be done.
  • the signal processing unit 7 may be formed as a semiconductor chip separate from the sensor unit 6, or may be integrated as a semiconductor chip.
  • the sensor section 6 is configured with a pixel array section 8 .
  • a specific configuration example of the sensor section 6 and the pixel array section 8 will be described with reference to FIG.
  • the ranging sensor 4 includes a pixel array section 8, a sensor control section 9, a transfer gate driving section 10, a vertical driving section 11, a column processing section 12, a horizontal driving section 13, a signal processing section 7, and a data storage section 14. there is
  • the pixel array section 8 has a configuration in which the pixels Px are two-dimensionally arranged in the row direction and the column direction, and further has a circuit configuration including signal lines and the like for driving the pixels Px. These circuit configurations will be described later.
  • the row direction refers to the arrangement direction of the pixels Px arranged in the horizontal direction
  • the column direction refers to the arrangement direction of the pixels Px arranged in the vertical direction.
  • the row direction is the horizontal direction
  • the column direction is the vertical direction.
  • the pixel array unit 8 outputs distance information measured for each pixel Px.
  • the pixel Px of the iToF method for example, electric charges generated in a photoelectric conversion element due to light reception are distributed to an accumulation portion (or holding portion) by two transfer gates that are alternately controlled to be ON.
  • the pixel Px in the present embodiment includes a storage node different from a floating diffusion region (FD) as an accumulation portion to which charges are distributed.
  • FD floating diffusion region
  • the frequency of the irradiation signal Sp is set to a relatively high frequency as described above, the amount of charge accumulated in the accumulation unit is extremely small when the above-described transfer gate switching is performed once. Therefore, in order to improve the accuracy of the distance information, the iToF method repeats the intensity modulation of the illumination light LI several thousand to tens of thousands of times and repeats ON control and OFF control the same number of times in the transfer gate of the pixel Px. As a result, the amount of charge accumulated in the accumulation unit is increased, and the accuracy of the distance information is improved.
  • the sensor control unit 9 is composed of a timing generator that generates various timing signals based on a predetermined input clock signal, and the like. It drives the section 12 and the horizontal drive section 13 .
  • the transfer gate drive unit 10 performs ON/OFF control of the transfer gate in synchronization with the period of the irradiation signal Sp.
  • two transfer gates out of a plurality of transfer gates provided for one pixel Px are driven using a timing signal synchronized with the irradiation signal Sp.
  • other transfer gates provided in the pixels Px are also ON/OFF controlled using a timing signal having a frequency lower than that of the irradiation signal Sp. The driving of each transfer gate will be described later with reference to the timing chart.
  • the transfer gate drive section 10 drives each transfer gate via the gate drive line Lg corresponding to the pixel column.
  • a light emission controller 5 of the controller 3 generates a clock signal CLK-LD to be supplied to the light source LD included in the light emitter 2 .
  • the light emission control unit 5 generates a clock signal CLK-LD generated using an oscillator.
  • the light emission controller 5 supplies the generated clock signal CLK-LD to the light emitter 2 .
  • the sensor control unit 9 outputs a clock signal to the transfer gate driving unit 10 so that the transfer gate driving unit 10 drives the transfer gate in synchronization with the irradiation signal Sp generated based on the clock signal CLK-LD.
  • Supply CKL-TG The clock signal CLK-TG is the same signal as the clock signal CLK-LD supplied to the light emitting section 2 . Therefore, the light emission control section 5 supplies the clock signal CLK-LD to the sensor control section 9 of the distance measuring sensor 4 as the clock signal CLK-TG.
  • the vertical driving section 11 is composed of a shift register, an address decoder, and the like, and drives the pixels Px of the pixel array section 8 simultaneously or in units of rows through row driving lines Lh. That is, the vertical drive section 11 constitutes a drive section that controls the operation of each pixel Px of the pixel array section 8 together with the sensor control section 9 that controls the vertical drive section 11 .
  • a signal is input to the column processing unit 12 through the corresponding vertical signal line Lv.
  • the column processing unit 12 performs predetermined signal processing on the detection signal read from each pixel Px via the vertical signal line Lv, and temporarily holds the detection signal after the signal processing. Specifically, the column processing unit 12 performs noise removal processing, A/D (Analog to Digital) conversion processing, and the like as signal processing.
  • a detection signal is read out from one floating diffusion region provided in each pixel Px a number of times corresponding to the number of storage units in which charges distributed in synchronization with the intensity modulation of the irradiation light LI are stored.
  • the number of storage units is two, so the accumulated charge is transferred to the floating diffusion region for each storage unit for each pixel Px and read out as a detection signal. That is, one readout is performed for each of the two storage units, so a total of two readouts are performed in the floating diffusion region in the pixel Px.
  • the storage section will be described later.
  • the readout of the detection signal from each pixel Px is performed for each storage unit after ON/OFF control of the transfer gate is performed thousands to tens of thousands of times as described above. In other words, the charges accumulated in small amounts over thousands to tens of thousands of times are read out as a detection signal in one readout.
  • the sensor control unit 9 controls the vertical driving unit 11 based on the clock signal CLK-TG so that the timing of reading the detection signal from each pixel Px matches the timing of each time when the light source LD repeatedly emits light a predetermined number of times. control so that
  • the horizontal driving section 13 is composed of a shift register, an address decoder, etc., and selects unit circuits corresponding to the pixel columns of the column processing section 12 in order. By the selective scanning by the horizontal driving section 13, the detection signals signal-processed for each unit circuit in the column processing section 12 are sequentially output.
  • the signal processing unit 7 has at least an arithmetic processing function, and performs various signal processing such as distance calculation processing corresponding to the iToF method based on the detection signal output from the column processing unit 12 .
  • the signal processing section 7 is provided with a distance calculating section 15 as shown in FIG. Note that a known method can be used for calculating the distance information according to the iToF method based on the two types of detection signals output from the pixel Px, that is, the detection signal for each storage unit. are omitted.
  • the data storage unit 14 temporarily stores data required for signal processing by the signal processing unit 7 .
  • the distance measuring sensor 4 configured as described above outputs a distance image Di in which distance information representing the distance to the imaged subject OB is associated with each pixel Px.
  • the distance measurement module 1 having such a distance measurement sensor 4 is, for example, mounted on a vehicle to measure the distance to an object OB outside the vehicle, or a system for measuring the distance to an object such as a user's hand. can be applied to a gesture recognition device or the like for recognizing a user's gesture based on the measurement result.
  • FIG. 4 shows the circuit configuration of the pixel Px included in the pixel array section 8.
  • the distance measurement mode of the distance measurement module 1 includes a method in which distance measurement is performed using two signals whose phase shift amounts are 0 deg and 180 deg with respect to the modulation frequency of the irradiation signal Sp, and a method in which the phase shift amount is 0 deg. , 90 deg, 180 deg, and 270 deg, or five or more signals with different phase shift amounts.
  • a method of performing distance measurement using four signals with phase shift amounts of 0 deg, 90 deg, 180 deg, and 270 deg will be described as an example.
  • the pixel Px has one photodiode PD as a photoelectric conversion element and one overflow gate OFG. Further, the pixel Px includes a first transfer gate MG1 and a second transfer gate MG2 which are configured as transfer gate elements by transistors or the like, and which are ON/OFF-controlled at high speed in synchronization with the irradiation signal Sp supplied to the light source LD. Prepare.
  • the pixel Px has a first storage node SN1 and a second storage node SN2 in which charges transferred by the first transfer gate MG1 and the second transfer gate MG2 are accumulated and held.
  • a transistor as a transfer gate element is, for example, a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor).
  • the first storage node SN1 and the second storage node SN2 are, for example, MOS (Metal-Oxide-Semiconductor) capacitors.
  • the pixel Px has a third transfer gate TG3 and a fifth transfer gate TG5 as two transfer gates for allocating the charges transferred by the first transfer gate MG1 to the first storage node SN1 and the second storage node SN2. is doing.
  • the third transfer gate TG3 is arranged between the first transfer gate MG1 and the first storage node SN1. Therefore, the first transfer gate MG1 and the third transfer gate TG3 are cascaded between the photodiode PD and the first storage node SN1. Therefore, the charges generated by the photodiode PD are transferred to the first storage node SN1 when both the first transfer gate MG1 and the third transfer gate TG3 are controlled to be ON.
  • the fifth transfer gate TG5 is arranged between the first transfer gate MG1 and the second storage node SN2. Therefore, the first transfer gate MG1 and the fifth transfer gate TG5 are cascaded between the photodiode PD and the second storage node SN2. Therefore, the charges generated by the photodiode PD are transferred to the second storage node SN2 when both the first transfer gate MG1 and the fifth transfer gate TG5 are turned on.
  • the pixel Px has a fourth transfer gate TG4 and a sixth transfer gate TG6 as two transfer gates for allocating the charges transferred by the second transfer gate MG2 to the first storage node SN1 and the second storage node SN2. is doing.
  • the fourth transfer gate TG4 is arranged between the second transfer gate MG2 and the second storage node SN2. Therefore, the second transfer gate MG2 and the fourth transfer gate TG4 are cascaded between the photodiode PD and the second storage node SN2. Therefore, the charges generated by the photodiode PD are transferred to the second storage node SN2 when both the second transfer gate MG2 and the fourth transfer gate TG4 are controlled to be ON.
  • the sixth transfer gate TG6 is arranged between the second transfer gate MG2 and the first storage node SN1. Therefore, the second transfer gate MG2 and the sixth transfer gate TG6 are cascaded between the photodiode PD and the first storage node SN1. Therefore, the charges generated by the photodiode PD are transferred to the first storage node SN1 when both the second transfer gate MG2 and the sixth transfer gate TG6 are controlled to be ON.
  • the charges that have passed through the first transfer gate MG1 can be stored in the first storage node SN1 and can also be stored in the second storage node SN2.
  • charges that have passed through the second transfer gate MG2 can be accumulated in the first storage node SN1 and can also be accumulated in the second storage node SN2.
  • Photodiode PD first storage node SN1, second storage node SN2, first transfer gate MG1, second transfer gate MG2, third transfer gate TG3, fourth transfer gate TG4, fifth transfer gate TG5, sixth transfer gate
  • TG 6 A connection example of the TG 6 will be described more specifically.
  • the drain of the first transfer gate MG1 and the drain of the second transfer gate MG2 are both connected to the cathode of the photodiode PD.
  • the source of the first transfer gate MG1 is connected to the drain of the third transfer gate TG3.
  • the source of the third transfer gate TG3 is connected to the first storage node SN1.
  • the drain of the fifth transfer gate TG5 is connected to the connection point between the first transfer gate MG1 and the third transfer gate TG3.
  • the source of the fifth transfer gate TG5 is connected to the second storage node SN2.
  • the source of the second transfer gate MG2 is connected to the drain of the fourth transfer gate TG4.
  • the source of the fourth transfer gate TG4 is connected to the second storage node SN2.
  • the drain of the sixth transfer gate TG6 is connected to the connection point between the second transfer gate MG2 and the fourth transfer gate TG4.
  • the source of the sixth transfer gate TG6 is connected to the first storage node SN1.
  • the pixel Px has a floating diffusion region FD that holds charges transferred from either the first storage node SN1 or the second storage node SN2 until readout timing, and a floating diffusion region FD that holds charges accumulated in the first storage node SN1. It has a seventh transfer gate TG7 that transfers to the diffusion region FD and an eighth transfer gate TG8 that transfers the charges accumulated in the second storage node SN2 to the floating diffusion region FD.
  • the pixel Px has one reset transistor RST, one amplification transistor AMP, and one selection transistor SEL.
  • Each of the transfer gates MG and TG, the overflow gate OFG, the reset transistor RST, the amplification transistor AMP, and the selection transistor SEL is composed of, for example, an N-type MOS transistor.
  • the overflow gate OFG becomes conductive when the overflow gate signal Sofg supplied to the gate is turned on.
  • the overflow gate OFG becomes conductive, the photodiode PD is clamped to a predetermined reference potential VDD and the accumulated charge is reset.
  • the overflow gate signal Sofg is supplied from the vertical driving section 11, for example.
  • Charges generated in the photodiode PD are first transferred to the first storage node SN1 and the second storage node SN2.
  • the control states of the transfer gates MG and TG when the charge generated in the photodiode PD is stored in the first storage node SN1 and the second storage node SN2 will be described.
  • the first transfer gate MG1 and the second transfer gate MG2 are controlled in synchronization with the irradiation signal Sp supplied to the light source LD, and are controlled so that the first transfer gate MG1 and the second transfer gate MG2 are not turned on at the same time. be. That is, the first transfer gate MG1 and the second transfer gate MG2 are alternately controlled to be ON at high speed.
  • the ranging module 1 detects a plurality of signals having different phase shift amounts with respect to the modulation frequency of the irradiation signal Sp for ranging.
  • the light receiving time for detecting one signal is assumed to be time T1 (see FIG. 5).
  • the time T1 is obtained by multiplying the light emission period Cm by the number of times n.
  • two or four types of detection signals for example, a detection signal with a phase difference of 0 deg and a detection signal with a phase difference of 180 deg
  • two or four types of detection signals for example, a detection signal with a phase difference of 0 deg and a detection signal with a phase difference of 180 deg
  • time T1 is divided into the first half and the second half, with the first half being time Ta and the second half being Tb.
  • Time Ta and time Tb are obtained by multiplying time T1 by 0.5.
  • the transfer gate driver 10 turns on the third transfer gate TG3 and the fourth transfer gate TG4, and turns off the fifth transfer gate TG5 and the sixth transfer gate TG6 at time Ta.
  • the charges generated in the photodiode PD are intermittently transferred to the first storage node SN1 based on the ON/OFF control of the first transfer gate MG1, and are transferred to the second transfer gate MG2. It is intermittently transferred to the second storage node SN2 based on ON/OFF control.
  • the transfer gate driver 10 turns off the third transfer gate TG3 and the fourth transfer gate TG4, and turns on the fifth transfer gate TG5 and the sixth transfer gate TG6 at the time Tb.
  • the charges generated in the photodiode PD are intermittently transferred to the second storage node SN2 based on the ON/OFF control of the first transfer gate MG1, and the charge of the second transfer gate MG2 It is intermittently transferred to the first storage node SN1 based on ON/OFF control.
  • both the charges that have passed through the first transfer gate MG1 and the charges that have passed through the second transfer gate MG2 are accumulated in the first storage node SN1.
  • both the charges that have passed through the first transfer gate MG1 and the charges that have passed through the second transfer gate MG2 are accumulated in the second storage node SN2.
  • the charges accumulated in the first storage node SN1 are transferred to the floating diffusion region FD under the control of the seventh transfer gate TG7.
  • the seventh transfer gate TG7 becomes conductive when the transfer drive signal Stg7 supplied to the gate is controlled to be ON, and transfers the charges accumulated in the first storage node SN1 to the floating diffusion region FD. do.
  • the charges accumulated in the second storage node SN2 are transferred to the floating diffusion region FD under the control of the eighth transfer gate TG8.
  • the eighth transfer gate TG8 becomes conductive when the transfer drive signal Stg8 supplied to the gate is controlled to be ON, and transfers the charges accumulated in the second storage node SN2 to the floating diffusion region FD. do.
  • the first storage node SN1 and the second storage node SN2 function as the aforementioned "storage unit”.
  • the seventh transfer gate TG7 and the eighth transfer gate TG8 are controlled so as not to be ON at the same time.
  • the transfer drive signals Stg7 and Stg8 are supplied from the transfer gate drive section 10 through the gate drive lines Lg and Lg shown in FIG. 2, respectively.
  • the gate drive line Lg is provided corresponding to each of the transfer drive signal Stg7 and the transfer drive signal Stg8.
  • the floating diffusion region FD functions as a charge holding portion that temporarily holds charges accumulated in the first storage node SN1 and the second storage node SN2. While the charges accumulated in the first storage node SN1 are temporarily held in the floating diffusion region FD, the charges accumulated in the second storage node SN2 are not transferred to the floating diffusion region FD. . Also, while the charges accumulated in the second storage node SN2 are temporarily held in the floating diffusion region FD, the charges accumulated in the first storage node SN1 are transferred to the floating diffusion region FD. no.
  • the floating diffusion region FD only has a function of temporarily holding charges, and does not function as the above-described accumulation section.
  • the reset transistor RST becomes conductive when the reset signal Srst supplied to its gate is controlled to be ON, and resets the potential of the floating diffusion region FD to the reference potential VDD.
  • the reset signal Srst is supplied by the vertical driving section 11, for example.
  • the amplification transistor AMP has a source connected to the vertical signal line Lv via the selection transistor SEL and a drain connected to the reference potential VDD to form a source follower circuit.
  • the selection transistor SEL is connected between the source of the amplification transistor AMP and the vertical signal line Lv, becomes conductive when the selection signal Ssel supplied to the gate is controlled to be ON, and charges held in the floating diffusion region FD. is output to the vertical signal line Lv through the amplification transistor AMP.
  • the selection signal Ssel is supplied by the vertical drive section 11 via the row drive line Lh.
  • Each pixel Px has a transfer drive signal S0 with a phase difference of 0 deg, a transfer drive signal S90 with a phase difference of 90 deg, and a transfer drive signal with a phase difference of 180 deg with respect to the irradiation signal Sp supplied to the light source LD.
  • Distance measurement information is acquired using the signal S180 and the transfer drive signal S270 having a phase difference of 270 degrees.
  • the respective transfer drive signals S0, S90, S180, S270 are driving signals supplied to the first transfer gate MG1 and the second transfer gate MG2. That is, the first transfer gate MG1 and the second transfer gate MG2 are ON/OFF controlled as described above by the transfer drive signals S0, S90, S180, and S270.
  • the transfer drive signal supplied to the second transfer gate MG2 is the inverted signal of the transfer drive signal supplied to the first transfer gate MG1.
  • the transfer drive signal S0 is supplied to the first transfer gate MG1 and the transfer drive signal S180 is supplied to the second transfer gate MG2. Further, during time Tb, which is the latter half, the transfer drive signal S180 is supplied to the first transfer gate MG1, and the transfer drive signal S0 is supplied to the second transfer gate MG2.
  • the charges transferred based on the transfer drive signal S0 are accumulated in the first storage node SN1, and the charges transferred based on the transfer drive signal S180 are accumulated in the first storage node SN1. It is stored in the second storage node SN2.
  • each pixel Px After completing the reading process of the charges accumulated in the first storage node SN1 and the reading process of the charges accumulated in the second storage node SN2, each pixel Px performs the transfer drive signal S90 and the transfer drive signal S270. Accumulate charge again.
  • the transfer driving signal S90 is supplied to the first transfer gate MG1 and the second A transfer drive signal S270 is supplied to the transfer gate MG2.
  • the transfer drive signal S270 is supplied to the first transfer gate MG1 and the transfer drive signal S90 is supplied to the second transfer gate MG2.
  • the charges transferred based on the transfer drive signal S90 are accumulated in the first storage node SN1, and the charges transferred based on the transfer drive signal S270 are accumulated in the first storage node SN1. It is stored in the second storage node SN2.
  • FIG. 7 shows a summary of the above flow. As shown, at time T1, charges based on the transfer drive signal S0 are accumulated in the first storage node SN1, and charges based on the transfer drive signal S180 are accumulated in the second storage node SN2. The charge accumulated in each storage node is read in a time division manner during the read period RO.
  • a dead time DT is provided after the period RO for reading the charges based on the transfer drive signal S90 and the charge based on the transfer drive signal S270. In the dead time DT, preparations for starting the next exposure and preparations for starting charge accumulation are performed.
  • FIG. 1 A more detailed timing chart for time T1 and subsequent readout period RO is shown in FIG.
  • first storage node SN1 charges based on transfer drive signal S0 are accumulated after dead time DT ends. The first half of this period is time Ta and the second half is time Tb. After that, a readout period RO is provided.
  • second storage node SN2 charges based on transfer drive signal S180 are accumulated after dead time DT ends. After that, a readout period RO is provided.
  • the overflow gate OFG is controlled to be ON during the dead time DT and the readout period RO, and is controlled to be OFF during the charge accumulation periods Ta and Tb.
  • the transfer drive signal S0 is supplied to the first transfer gate MG1 at time Ta, which is the first half of the accumulation period, and the transfer drive signal S180 is supplied at time Tb, which is the latter half of the accumulation period. That is, the drive signal supplied to the first transfer gate MG1 is inverted at the switching timing between time Ta and time Tb.
  • the transfer drive signal S180 is supplied to the second transfer gate MG2 at time Ta, and the transfer drive signal S0 is supplied at time Tb. That is, the drive signal supplied to the second transfer gate MG2 is inverted at the switching timing between time Ta and time Tb.
  • first transfer gate MG1 and the second transfer gate MG2 are controlled to be OFF during the dead time DT and read period RO.
  • the third transfer gate TG3 and the fourth transfer gate TG4 are controlled to be ON during time Ta, and are controlled to be OFF during time Tb, dead time DT and read period RO.
  • the fifth transfer gate TG5 and sixth transfer gate TG6 are controlled to be ON during time Tb, and to be OFF during time Ta, dead time DT and readout period RO.
  • the seventh transfer gate TG7 and the eighth transfer gate TG8 are controlled to be ON once each with a time delay during the readout period RO, and are controlled to be OFF except during the ON period.
  • each transfer gate TG described above including the seventh transfer gate TG7 and the eighth transfer gate TG8, can be appropriately controlled to be ON during the period in which the reset operation is performed.
  • a reset operation for resetting the charges of the pixels Px is performed in all pixels. That is, for example, the overflow gate OFG, each reset transistor RST, and each transfer gate MG, TG are turned on (conducting state), and the charges accumulated in the photodiode PD and floating diffusion region FD are reset.
  • each circuit element included in the pixel Px is driven at the timing shown in FIG. 8, so that the light receiving operation for distance measurement is started in all pixels.
  • the light-receiving operation referred to here means a light-receiving operation performed for one time of distance measurement. That is, it means the light receiving operation at time T1 shown in FIG.
  • the vertical drive unit 11 performs read control for correlated double sampling (CDS) at time RO.
  • CDS correlated double sampling
  • the reference potential VDD of the reset transistor RST is read after the light receiving operation for the time T1 is finished. This is called “P phase”.
  • the reference potential VDD of the reset transistor RST and the signal voltage of the floating diffusion region FD Reads out the added voltage of This is called "D phase”.
  • D phase a signal obtained by subtracting the voltage signal read in the P phase from the voltage signal read in the D phase is output.
  • the column processing unit 12 realizes correlated double sampling processing.
  • the correlated double sampling process it is possible to obtain an output with less noise by canceling manufacturing variations in the circuit elements of the pixels Px and manufacturing variations in the vertical signal lines Lv.
  • the transfer drive signal S90 and the transfer drive signal S270 are supplied to the first transfer gate MG1 and the second transfer gate.
  • a signal based on the amount of received light is acquired using the signal S180 and the transfer drive signal S270 having a phase difference of 270 degrees.
  • the reflected light LR received by the pixel Px is delayed according to the distance to the object OB from the timing when the light source LD emits the irradiation light LI. Due to the delay time corresponding to the distance to the object OB, charges accumulated in the first storage node SN1 by the transfer driving signal S0, charges accumulated in the second storage node SN2 by the transfer driving signal S180, and second storage node SN2 by the transfer driving signal S90. The ratio of the charge accumulated in the first storage node SN1 and the charge accumulated in the second storage node SN2 by the transfer drive signal S270 is different. The distance between the distance measuring module 1 and the object OB can be obtained according to these ratios.
  • FIG. 9 shows a plan view of an arrangement example of transistors such as transfer gates MG and TG and circuit elements such as storage nodes included in the pixel Px. Note that up, down, left, and right in the description refer to up, down, left, and right in FIG. For example, in the case of the pixel Px in the back-illuminated distance measuring sensor 4, each circuit element is arranged on the front surface side of the semiconductor substrate.
  • a photodiode PD is arranged in the center of the pixel Px, a first transfer gate MG1 is arranged near the upper side of the photodiode PD, and a second transfer gate MG2 is arranged near the lower side of the photodiode PD.
  • Overflow gates OFG are arranged on the left and right sides of the photodiode PD, respectively.
  • the third transfer gate TG3 and the fifth transfer gate TG5 are arranged with a left-right separation above the photodiode PD.
  • the fourth transfer gate TG4 and the sixth transfer gate TG6 are arranged horizontally under the photodiode PD so as to be separated from each other.
  • the first storage node SN1 and the second storage node SN2 are arranged on different sides of the photodiode PD.
  • the seventh transfer gate TG7 is arranged above the first storage node SN1, and the eighth transfer gate TG8 is arranged above the second storage node SN2.
  • the seventh transfer gate TG7 and the eighth transfer gate TG8 are connected to a common floating diffusion region FD by being connected by a link FDL.
  • the charge is accumulated using the transfer driving signal S0 having a phase difference of 0 degrees and the transfer driving signal S180 having a phase difference of 180 degrees with respect to the irradiation signal Sp at time T1.
  • An example has been described in which charges are accumulated at time T2 using the transfer drive signal S90 with a phase difference of 90 degrees and the transfer drive signal S270 with a phase difference of 270 degrees.
  • charges are accumulated using the above-described four types of transfer drive signals with phase differences during time T1.
  • charges are stored in parallel using four storage nodes.
  • each storage node accumulates charges based on transfer drive signals with different phase differences.
  • the four storage nodes are assumed to be storage nodes SN11, SN12, SN21 and SN22, respectively.
  • charges are read from the respective storage nodes.
  • FIG. 11 shows a circuit configuration example of the pixel Px in the second embodiment.
  • two vertically adjacent pixels Px1 and Px2 are treated as a set.
  • the lower pixel Px1 includes a photodiode PD1, an overflow gate OFG1, and transfer gates MG11 and MG21 that are toggled at high speed.
  • the pixel Px1 also includes storage nodes SN11 and SN21 that accumulate and hold charges generated by the photodiode PD1.
  • Pixel Px1 includes transfer gates TG31 and TG51 for distributing charges transferred from transfer gate MG11 to storage nodes SN11 and SN21. Further, the pixel Px1 includes transfer gates TG61 and TG41 for distributing charges transferred from the transfer gate MG21 to the storage nodes SN11 and SN21.
  • Pixel Px1 includes a transfer gate TG71 for transferring charges accumulated in storage node SN11 to floating diffusion region FD, and a transfer gate TG81 for transferring charges accumulated in storage node SN21 to floating diffusion region FD. ing.
  • the photodiode PD1, overflow gate OFG1, storage nodes SN11 and SN21, transfer gates MG11 and MG21, transfer gates TG31, TG41, TG51 and TG61, and transfer gates TG71 and TG81 provided in the pixel Px1 are the same as the photo diodes in the first embodiment.
  • the pixel Px2 has the same configuration as the pixel Px1, including a photodiode PD2, an overflow gate OFG2, storage nodes SN12 and SN22, transfer gates MG12 and MG22, transfer gates TG32, TG42, TG52 and TG62, and transfer gates TG72 and TG82. I have.
  • one of the pixels Px1 and Px2 is provided with the above-described floating diffusion region FD, reset transistor RST, amplification transistor AMP, and selection transistor SEL.
  • the floating diffusion region FD, the reset transistor RST, the amplification transistor AMP, and the selection transistor SEL may be configured so as not to be included in any of the pixels Px1 and Px2.
  • Charge accumulation in storage nodes SN11 and SN21 and charge accumulation in storage nodes SN12 and SN22 are performed at time T1 as in the first embodiment.
  • the transfer gate TG81 is controlled to be ON.
  • the charges accumulated in the storage node SN21 that is, the charges accumulated in accordance with the transfer drive signal S180 with a phase difference of 180 degrees are transferred to the floating diffusion region FD.
  • charge readout in the D phase is performed.
  • the transfer gate TG72 is controlled to be ON.
  • the charges accumulated in the storage node SN12 that is, the charges accumulated in accordance with the transfer drive signal S90 having a phase difference of 90 degrees are transferred to the floating diffusion region FD.
  • charge readout in the D phase is performed.
  • the transfer gate TG82 is controlled to be ON.
  • the charges accumulated in the storage node SN22 that is, the charges accumulated in accordance with the transfer drive signal S270 having a phase difference of 270 degrees are transferred to the floating diffusion region FD.
  • charge readout in the D phase is performed.
  • the resolution of the distance image Di is lowered, but the time required for charge accumulation is only time T1. can improve the accuracy of In addition, since the time required to generate one distance image Di is shortened, many distance images Di can be generated in the same amount of time, and the temporal resolution can be improved.
  • the third transfer gate TG3, the fourth transfer gate TG4, the fifth transfer gate TG5, and the sixth transfer gate TG6 are capable of, for example, negative bias driving in addition to ON/OFF driving.
  • the third transfer gate TG3, the fourth transfer gate TG4, the fifth transfer gate TG5, and the sixth transfer gate TG6 are driven with a negative bias during the read period RO, as shown in FIG.
  • the transfer driving signal supplied to the first transfer gate MG1 and the second transfer gate MG2, or the transfer gates MG11, MG21, MG12, and MG22 is applied to the irradiation signal Sp, which is a constant pulse signal.
  • the irradiation signal Sp which is a constant pulse signal.
  • a constant pulse signal and its inverted signal are supplied to the first transfer gate MG1 and the second transfer gate MG2, and accordingly, the phase of the irradiation signal Sp is shifted by 180 degrees between the time Ta and the time Tb. good too. Even in such a mode, the various effects described above can be obtained.
  • both the first storage node SN1 and the second storage node SN2 are MOS capacitors, but they may be formed as floating diffusion regions.
  • the ranging sensor 4 A photoelectric conversion element (photodiode PD), a first storage node SN1 (storage nodes SN11, SN12) and a second storage node SN2 (storage nodes SN21, SN22) for accumulating charges transferred from the photoelectric conversion element, and a photoelectric conversion a first transfer gate (transfer gates MG11, MG12) and a second transfer gate MG2 (transfer gates MG21, MG22) connected to the photoelectric conversion elements so as to branch and transfer charges generated in the elements to different paths; is provided.
  • photoelectric conversion element photodiode PD
  • a first storage node SN1 storage nodes SN11, SN12
  • a second storage node SN2 storage nodes SN21, SN22
  • the distance measurement sensor 4 includes a third transfer gate TG3 (transfer gates TG31 and TG32) connected between the first storage node SN1 and the first transfer gate MG1, a second storage node SN2 and a second transfer gate MG2.
  • a fourth transfer gate TG4 (transfer gates TG41, TG42) connected between the first storage node SN1 and a fifth transfer gate TG5 (transfer gates TG51, TG52) connected between the first storage node SN1 and the second transfer gate MG2
  • a sixth transfer gate TG6 (transfer gates TG61 and TG62) connected between the second storage node SN2 and the first transfer gate MG1.
  • a transfer gate driver 10 for driving the transfer gates MG and TG is provided.
  • at least two paths are provided for storing charges in the first storage node SN1.
  • at least two paths are provided for accumulating charges in second storage node SN2. Therefore, it is possible to drive the transfer gates MG and TG so as to cancel out the characteristic difference between the first transfer gate MG1 and the second transfer gate MG2.
  • one first transfer gate MG1 is arranged between the photodiode PD and the first storage node SN1
  • one second transfer gate MG2 is arranged between the photodiode PD and the second storage node SN2.
  • the charges passing through the first transfer gate MG1 and the charges passing through the second transfer gate MG2 cannot be collected in the first storage node SN1. Therefore, in order to cancel the characteristic difference between the first transfer gate MG1 and the second transfer gate MG2, it is necessary to use both a detection signal corresponding to the charges accumulated during the time T1 and a detection signal corresponding to the charges accumulated during the time T2.
  • the time T1 is set to a length necessary for accumulating electric charges required for obtaining a sufficient detection signal in each storage node, and it is difficult to shorten it.
  • the phase shift amount is set to 0 deg, and the detection signal in which the difference in the circuit characteristics is cancelled.
  • the phase shift amount is 180 deg by using the detection signal corresponding to the charge accumulated in the second storage node SN2 at the time T1 and the detection signal corresponding to the charge accumulated in the first storage node SN1 at the time T2.
  • the drive signal (time Tb) with a phase difference of 180 degrees is supplied to the first transfer gate MG1, and the drive signal (time Ta) with a phase difference of 180 degrees and the drive signal (time Tb) with a phase difference of 0 degrees are supplied to the second transfer gate MG1.
  • a first accumulation phase (time T1) supplied to the gate MG2, a drive signal (time Tc) with a phase difference of 90 degrees, and a drive signal (time Td) with a phase difference of 270 degrees are supplied to the first transfer gate MG1.
  • a second accumulation phase in which the drive signal (time Tc) with a phase difference of 270 degrees and the drive signal (time Td) with a phase difference of 90 degrees are supplied to the second transfer gate;
  • the pixel Px includes a floating diffusion region FD and a seventh transfer gate TG7 ( and an eighth transfer gate TG8 (transfer gates TG81, TG82) connected between the second storage node SN2 (storage nodes SN21, SN22) and the floating diffusion region FD.
  • the floating diffusion region FD used for reading the first storage node SN1 and the second storage node SN2 and the reading circuit therefrom are shared. Therefore, there is no need to consider the characteristic difference between the floating diffusion region FD and the readout circuit therefrom.
  • the pixel Px may include an overflow gate OFG that discharges charges generated in the photoelectric conversion element (photodiode PD). This suppresses the overflow of charges generated in the photoelectric conversion element. That is, the anti-blooming function works, and the generated distance image Di can be highly accurate.
  • the photoelectric conversion element (photodiode PD) in the distance measuring sensor 4 receives the reflected light of the light emitted by the light emitting section 2 that performs pulse light emission
  • the transfer gate drive unit 10 controls ON/OFF of the first transfer gates (transfer gates MG11 and MG12) and the second transfer gates MG2 (transfer gates MG21 and MG22) by a pulse signal (irradiation signal Sp) for driving the light emitting unit 2. may be performed. That is, the first transfer gate MG1 and the second transfer gate MG2 are alternately controlled to be ON. Thereby, it can function as a time-of-flight ranging sensor.
  • the transfer gate driving unit 10 in the distance measuring sensor 4 drives the first storage node SN1 ( While the charges are stored in the storage nodes SN11 and SN12), each transfer is performed so that the charges are stored in the second storage nodes SN2 (storage nodes SN21 and SN22) via the second transfer gates MG2 (transfer gates MG21 and MG22).
  • the gates MG and TG are controlled so that charges are accumulated in the first storage node SN1 through the second transfer gate MG2 while charges are accumulated in the second storage node SN2 through the first transfer gate MG1. Transfer gates MG and TG may be controlled.
  • the charges transferred by the first transfer gate MG1 and the charges transferred by the second transfer gate MG2 are divided and accumulated in the first storage node SN1 and the second storage node SN2, respectively. Therefore, it is possible to control the transfer gates MG and TG so as to cancel the characteristic difference between the first transfer gate MG1 and the second transfer gate MG2.
  • the transfer gate drive unit 10 in the distance measurement sensor 4 controls the fifth transfer gate TG3 (transfer gates TG31 and TG32) to ON while controlling the third transfer gate TG3 (transfer gates TG31 and TG32) to ON. While the gate TG5 (transfer gates TG51, TG52) is controlled to be OFF and the fourth transfer gate TG4 (transfer gates TG41, TG42) is controlled to be ON, the sixth transfer gate TG6 (transfer gates TG61, TG62) is OFF.
  • the charges transferred via the first transfer gate MG1 (transfer gates MG11 and MG12) are transferred simultaneously to the first storage node SN1 (storage nodes SN11 and SN12) and the second storage node SN2 (storage nodes SN21 and SN22). It is prevented from being forwarded to both sides.
  • charges transferred via the second transfer gate MG2 (transfer gates MG21 and MG22) are prevented from being simultaneously transferred to both the first storage node SN1 and the second storage node SN2. Therefore, it can function as a time-of-flight ranging sensor.
  • the transfer gate drive unit 10 in the distance measurement sensor 4 controls the third transfer gates TG3 (transfer gates TG31 and TG32) and the third transfer gates TG31 and TG32 in the first period (time Ta, time Tc) 4 transfer gates TG4 (transfer gates TG41, TG42) are controlled to be ON, and the fifth transfer gates TG5 (transfer gates TG51, TG52) and the sixth transfer gates TG5 (transfer gates TG51, TG52) are controlled in second periods (time Tb, time Td) different from the first period.
  • the gate TG6 (transfer gates TG61 and TG62) may be controlled to be ON, and the length of the first period and the length of the second period may be the same.
  • a period during which charges are accumulated in the first storage node SN1 (storage nodes SN11 and SN12) through the third transfer gate TG3 and a period during which charges are accumulated in the first storage node SN1 through the sixth gate The length is assumed to be the same.
  • the length of the period during which charges are accumulated in the second storage node SN2 (storage nodes SN21 and SN22) through the fourth gate and the period during which charges are accumulated in the second storage node SN2 through the fifth gate are considered the same.
  • the period (time Ta, time Tc) during which the charges are transferred to the first storage node SN1 via the first transfer gate MG1 (transfer gates MG11 and MG12) and accumulated, and the second transfer gate MG2 (transfer gate MG21, MG22) and transferred to the first storage node SN1 and accumulated therein (time Tb, time Td) are the same, and the charges are transferred to the second storage node SN2 via the first transfer gate MG1.
  • the switching frequency of the first transfer gate MG1 and the second transfer gate MG2 is several MHz to several hundred MHz, so the difference in characteristics between the two transfer gates affects the distance measurement result. easy to affect.
  • the length of the storage period (time Ta) and the length of the period (time Tb) during which the charges are stored via the second transfer gate MG2 (transfer gates MG21 and MG22), and the second storage node SN2 (storage node SN21 , SN22), the length of the period (time Tb) during which charges are accumulated through the first transfer gate MG1 and the length of the period (time Ta) during which charges are accumulated through the second transfer gate MG2 are both They may be of the same length.
  • a period during which the charge is transferred to the first storage node SN1 through the first transfer gate MG1 and accumulated therein and a period during which the charge is transferred through the second transfer gate MG2 to the first storage node SN1 and accumulated therein. are the same length, the period during which the charges are transferred to the second storage node SN2 via the first transfer gate MG1 and accumulated, and the charge transferred to the second storage node SN2 via the second transfer gate MG2. is accumulated, the length of the period is the same. Therefore, the characteristic difference between the first transfer gate MG1 and the second transfer gate MG2 is cancelled, and highly accurate distance measurement data can be output.
  • the switching frequency of the first transfer gate MG1 and the second transfer gate MG2 is several MHz to several hundred MHz, so the difference in characteristics between the two transfer gates affects the distance measurement result. easy to affect.
  • the first period and the second period are set to have the same time length as in this configuration, the difference in characteristics between the first transfer gate MG1 and the second transfer gate MG2 is cancelled, thereby significantly improving the distance measurement performance. Improvement can be achieved.
  • the length of the period during which charges are accumulated in the first storage node SN1 via the first transfer gate MG1 means that both the first transfer gate MG1 and the third transfer gate TG3 are turned ON at time Ta.
  • the length of the period being controlled is the number of times of accumulation (when both the first transfer gate MG1 and the third transfer gate TG3 are controlled to be ON) in one accumulation time calculated as Cm/2, which is half the light emission period Cm. number of times).
  • the length of the period during which charges are accumulated in the first storage node SN1 via the second transfer gate MG2 is equal to Cm/2 plus the number of times of accumulation (the second transfer gate MG2 and the sixth transfer gate TG6 are controlled ON together).
  • the length of the period during which charges are accumulated in the second storage node SN2 through the first transfer gate MG1 is set to Cm/2 for the number of times of accumulation (both the first transfer gate MG1 and the fifth transfer gate TG5 are controlled to be ON). It can be interpreted as the length that can be obtained by multiplying the number of times).
  • the length of the period during which charges are accumulated in the second storage node SN2 through the second transfer gate MG2 is set to Cm/2 for the number of times of accumulation (both the second transfer gate MG2 and the fourth transfer gate TG4 are controlled to be ON). It can be interpreted as the length that can be obtained by multiplying the number of times).
  • the transfer gate driver 10 in the range sensor 4 includes the third transfer gate TG3 (transfer gates TG31 and TG32) and the fourth transfer gate TG4 (transfer gates TG41 and TG42).
  • the fifth transfer gate TG5 (transfer gates TG51 and TG52)
  • the sixth transfer gate TG6 (transfer gates TG61 and TG62) may be three-value driven.
  • negative bias driving can be performed.
  • ternary driving may include negative bias driving.
  • negative bias driving By performing negative bias driving, unintended charge accumulation in the first storage node SN1 (storage nodes SN11 and SN12) and the second storage node SN2 (storage nodes SN21 and SN22) is suppressed. Therefore, it is possible to prevent the accuracy of the distance measurement data from deteriorating.
  • the transfer gate driver 10 in the distance measuring sensor 4 includes the first storage node SN1 (storage nodes SN11 and SN12) and the second storage node SN2 (storage nodes SN21 and SN22).
  • 3rd transfer gate TG3 (transfer gates TG31, TG32), 4th transfer gate TG4 (transfer gates TG41, TG42), 5th transfer gate TG5 (transfer gates TG51, TG52), and
  • the sixth transfer gate TG6 may be driven with a negative bias.
  • the distance measuring sensor 4 may include a plurality of pixels Px. As a result, a distance image Di containing a plurality of pieces of distance information for each pixel Px is generated. Then, in each pixel Px, a detection signal in which the characteristic difference between the first transfer gate MG1 (transfer gates MG11 and MG12) and the second transfer gate MG2 (transfer gates MG21 and MG22) is canceled is output. A distance image Di can be generated.
  • the distance measurement sensor 4 may be configured to have the pixel array section 8 in which the pixels Px are arranged two-dimensionally. As a result, a distance image Di is generated as two-dimensional data. Then, in each pixel, a detection signal in which the characteristic difference between the first transfer gate MG1 (transfer gates MG11 and MG12) and the second transfer gate MG2 (transfer gates MG21 and MG22) is canceled is output. A dimensional distance image Di can be generated.
  • the present technology can also adopt the following configuration. (1) a photoelectric conversion element; a first storage node and a second storage node for accumulating charges transferred from the photoelectric conversion element; a first transfer gate and a second transfer gate connected to the photoelectric conversion element so as to branch and transfer charges generated in the photoelectric conversion element to different paths; a third transfer gate connected between the first storage node and the first transfer gate; a fourth transfer gate connected between the second storage node and the second transfer gate; a fifth transfer gate connected between the first storage node and the second transfer gate; a sixth transfer gate connected between the second storage node and the first transfer gate; and a transfer gate driver that drives each transfer gate.
  • the pixels are a floating diffusion region; a seventh transfer gate connected between the first storage node and the floating diffusion region; The distance measuring sensor according to (1) above, further comprising an eighth transfer gate connected between the second storage node and the floating diffusion region.
  • the photoelectric conversion element receives reflected light of light emitted by a light emitting unit that performs pulse light emission, The measurement according to any one of (1) to (3) above, wherein the transfer gate driving section performs ON/OFF control of the first transfer gate and the second transfer gate by a pulse signal that drives the light emitting section. distance sensor.
  • the transfer gate drive unit is configured to perform each transfer so that charges are accumulated in the second storage node through the second transfer gate while charges are accumulated in the first storage node through the first transfer gate.
  • Each transfer gate is controlled such that charge is accumulated in the first storage node through the second transfer gate while charge is accumulated in the second storage node through the first transfer gate.
  • the distance measuring sensor according to any one of (1) to (4) above.
  • the transfer gate driver controls the fifth transfer gate to be OFF while controlling the third transfer gate to be ON, and controls the sixth transfer gate to be OFF while controlling the fourth transfer gate to be ON.
  • the distance measuring sensor according to (5) above, wherein the gate is controlled to be OFF.
  • the transfer gate driver controls the third transfer gate and the fourth transfer gate to be ON in a first period, and controls the fifth transfer gate and the sixth transfer gate in a second period different from the first period. is controlled to ON,
  • a length of a period during which the charges are accumulated in the first storage node via the first transfer gate and a length of a period in which the charges are accumulated via the second transfer gate; The length of the period during which the charges are accumulated through the first transfer gate and the length of the period during which the charges are accumulated through the second transfer gate are set to the same length. From the above (6) The distance measuring sensor according to any one of (7) above.
  • the transfer gate driving section performs ternary driving of the third transfer gate, the fourth transfer gate, the fifth transfer gate, and the sixth transfer gate, respectively. range sensor.
  • the transfer gate drive section controls the third transfer gate, the fourth transfer gate, the fifth transfer gate, and the sixth transfer gate during a readout period of the charges accumulated in the first storage node and the second storage node.
  • the distance measuring sensor according to (10) above, wherein the gate is driven with a negative bias.
  • (12) The distance measuring sensor according to any one of (1) to (11) above, comprising a plurality of the pixels.
  • the distance measuring sensor including a pixel array section in which the pixels are arranged two-dimensionally.
  • a light emitting unit that performs pulse light emission; a distance measuring sensor having a pixel including a photoelectric conversion element that receives reflected light of the light emitted from the light emitting unit, and a transfer gate driving unit that drives a plurality of transfer gates;
  • the pixels are the photoelectric conversion element; a first storage node and a second storage node for accumulating charges transferred from the photoelectric conversion element; a first transfer gate and a second transfer gate connected to the photoelectric conversion element so as to branch and transfer charges generated in the photoelectric conversion element to different paths; a third transfer gate connected between the first storage node and the first transfer gate; a fourth transfer gate connected between the second storage node and the second transfer gate; a fifth transfer gate connected between the first storage node and the second transfer gate; a sixth transfer gate connected between the second storage node and the first transfer gate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optical Radar Systems And Details Thereof (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

測距センサは、光電変換素子と、前記光電変換素子から転送された電荷を蓄積する第１ストレージノード及び第２ストレージノードと、前記光電変換素子で発生した電荷をそれぞれ異なる経路に分岐して転送するように前記光電変換素子に接続された第１転送ゲート及び第２転送ゲートと、記第１ストレージノードと前記第１転送ゲートの間に接続された第３転送ゲートと、前記第２ストレージノードと前記第２転送ゲートの間に接続された第４転送ゲートと、前記第１ストレージノードと前記第２転送ゲートの間に接続された第５転送ゲートと、前記第２ストレージノードと前記第１転送ゲートの間に接続された第６転送ゲートと、を有する画素と、各転送ゲートを駆動する転送ゲート駆動部と、を備えるものとした。

Description

測距センサ、測距モジュール
　本技術は、強度変調された照射光についての反射光を受光することによって生成される電荷を微小時間ごとに振り分ける回路を備える測距センサ及び測距モジュールの技術分野に関する。
　例えば、飛行時間型の測距方式の一種であるｉＴｏＦ（indirect Time of Flight）方式に対応した測距センサでは、光電変換素子で発生した電荷を微小時間毎に複数の浮遊拡散領域（ＦＤ：Floating Diffusion）に交互に転送することで距離情報を生成している。
　例えば、下記特許文献１においては、一つの光電変換領域に対して二つのＦＤを配置し、微小時間毎に電荷を二つのＦＤに転送することで距離情報の生成に必要な電荷の蓄積を行っている。
特開２０１９－４１４９号公報
　ところで、測距センサが備える各回路には個体差などに起因する特性のばらつきがある。回路における特性のばらつきは測距結果に多大な影響を及ぼす場合がある。例えば、特許文献１に記載の技術においては、ＦＤから電荷を読み出す読み出し回路がＦＤごとに異なるため、読み出し回路の特性のばらつきが測距結果に影響を及ぼしてしまう虞がある。
　本技術は上記事情に鑑み為されたものであり、回路における特性のばらつきを解消することにより測距結果の精度向上を図ることを目的とする。
　本技術に係る測距センサは、　光電変換素子と、前記光電変換素子から転送された電荷を蓄積する第１ストレージノード及び第２ストレージノードと、前記光電変換素子で発生した電荷をそれぞれ異なる経路に分岐して転送するように前記光電変換素子に接続された第１転送ゲート及び第２転送ゲートと、前記第１ストレージノードと前記第１転送ゲートの間に接続された第３転送ゲートと、前記第２ストレージノードと前記第２転送ゲートの間に接続された第４転送ゲートと、前記第１ストレージノードと前記第２転送ゲートの間に接続された第５転送ゲートと、前記第２ストレージノードと前記第１転送ゲートの間に接続された第６転送ゲートと、を有する画素と、各転送ゲートを駆動する転送ゲート駆動部と、を備えたものである。
　これにより、第１ストレージノードに電荷を蓄積するための経路が少なくとも二つ設けられる。同様に、第２ストレージノードに電荷を蓄積するための経路についても少なくとも二つ設けられる。
　上記した測距センサにおける前記画素は、浮遊拡散領域と、前記第１ストレージノードと前記浮遊拡散領域の間に接続された第７転送ゲートと、前記第２ストレージノードと前記浮遊拡散領域の間に接続された第８転送ゲートと、を有していてもよい。
　これにより、第１ストレージノードと第２ストレージノードの読み出しに用いられる浮遊拡散領域及びそこからの読出回路が共通とされる。
　上記した測距センサにおける前記画素は前記光電変換素子で発生した電荷を排出するオーバーフローゲートを備えていてもよい。
　これにより、光電変換素子で生成された電荷のオーバーフローが抑制される。
　上記した測距センサにおける前記光電変換素子は、パルス発光を行う発光部が発した光の反射光を受光し、前記転送ゲート駆動部は、前記発光部を駆動するパルス信号によって前記第１転送ゲート及び前記第２転送ゲートのＯＮ／ＯＦＦ制御を行ってもよい。
　即ち、第１転送ゲートと第２転送ゲートは、交互にＯＮに制御される。
　上記した測距センサにおける前記転送ゲート駆動部は、前記第１転送ゲートを介して前記第１ストレージノードに電荷を蓄積する間は前記第２転送ゲートを介して前記第２ストレージノードに電荷が蓄積されるように各転送ゲートを制御し、前記第１転送ゲートを介して前記第２ストレージノードに電荷を蓄積する間は前記第２転送ゲートを介して前記第１ストレージノードに電荷が蓄積されるように各転送ゲートを制御してもよい。
　これにより、第１転送ゲートにより転送された電荷と第２転送ゲートにより転送された電荷が、それぞれ第１ストレージノードと第２ストレージノードに分けられて蓄積される。
　上記した測距センサにおける前記転送ゲート駆動部は、前記第３転送ゲートをＯＮに制御している間は前記第５転送ゲートをＯＦＦに制御し、前記第４転送ゲートをＯＮに制御している間は前記第６転送ゲートをＯＦＦに制御してもよい。
　これにより、第１転送ゲートを介して転送される電荷が同時に第１ストレージノードと第２ストレージノードの双方に転送されることが防止される。同様に、第２転送ゲートを介して転送される電荷が同時に第１ストレージノードと第２ストレージノードの双方に転送されることが防止される。
　上記した測距センサにおける前記転送ゲート駆動部は、第１期間において前記第３転送ゲート及び前記第４転送ゲートをＯＮに制御し、前記第１期間とは異なる第２期間において前記第５転送ゲート及び前記第６転送ゲートをＯＮに制御し、前記第１期間の長さと前記第２期間の長さは同じ長さとされてもよい。
　これにより、第３ゲートを介して第１ストレージノードに電荷が蓄積される期間と第６ゲートを介して第１ストレージノードに電荷が蓄積される期間の長さは同じとされる。同様に、第４ゲートを介して第２ストレージノードに電荷が蓄積される期間と第５ゲートを介して第２ストレージノードに電荷が蓄積される期間の長さは同じとされる。
　上記した測距センサでは、前記第１ストレージノードにおいて前記第１転送ゲートを介して前記電荷が蓄積される期間の長さ及び前記第２転送ゲートを介して前記電荷が蓄積される期間の長さと、前記第２ストレージノードにおいて前記第１転送ゲートを介して前記電荷が蓄積される期間の長さ及び前記第２転送ゲートを介して前記電荷が蓄積される期間の長さは何れも同じ長さとされてもよい。
　これにより、第１転送ゲートを介して第１ストレージノードに転送されて電荷が蓄積される期間と第２転送ゲートを介して第１ストレージノードに転送されて電荷が蓄積される期間の長さが同一とされ、第１転送ゲートを介して第２ストレージノードに転送されて電荷が蓄積される期間と第２転送ゲートを介して第２ストレージノードに転送されて電荷が蓄積される期間の長さが同一とされる。
　上記した測距センサにおける前記転送ゲート駆動部は、前記第３転送ゲートと前記第４転送ゲートと前記第５転送ゲートと前記第６転送ゲートをそれぞれ３値駆動してもよい。
　これにより、例えば、ＯＮ／ＯＦＦの駆動に加えて負バイアスによる駆動を行うことが可能とされる。
　上記した測距センサにおいて、前記３値駆動は負バイアス駆動を含んでいてもよい。
　負バイアス駆動を行うことにより、第１ストレージノード及び第２ストレージノードに意図しない電荷蓄積の抑制が図られる。
　上記した測距センサにおける前記転送ゲート駆動部は、前記第１ストレージノード及び前記第２ストレージノードに蓄積された電荷の読み出し期間中において前記第３転送ゲートと前記第４転送ゲートと前記第５転送ゲートと前記第６転送ゲートを負バイアス駆動してもよい。
　これにより、読み出し期間中の第１ストレージノード及び第２ストレージノードに意図しない電荷蓄積の抑制が図られる。
　上記した測距センサにおいては、前記画素を複数備えていてもよい。
　これにより、画素ごとの距離情報が複数含まれた距離画像が生成される。
　上記した測距センサにおいては、前記画素が二次元配列された画素アレイ部を有していてもよい。
　これにより、二次元データとしての距離画像が生成される。
　本技術に係る測距モジュールは、　パルス発光を行う発光部と、前記発光部から照射された光についての反射光を受光する光電変換素子を含む画素と、複数の転送ゲートを駆動する転送ゲート駆動部と、を有した測距センサと、を備え、前記画素は、前記光電変換素子と、前記光電変換素子から転送された電荷を蓄積する第１ストレージノード及び第２ストレージノードと、前記光電変換素子で発生した電荷をそれぞれ異なる経路に分岐して転送するように前記光電変換素子に接続された第１転送ゲート及び第２転送ゲートと、前記第１ストレージノードと前記第１転送ゲートの間に接続された第３転送ゲートと、前記第２ストレージノードと前記第２転送ゲートの間に接続された第４転送ゲートと、前記第１ストレージノードと前記第２転送ゲートの間に接続された第５転送ゲートと、前記第２ストレージノードと前記第１転送ゲートの間に接続された第６転送ゲートと、を有するものである。
　このような測距モジュールによっても上記した各種の作用を得ることができる。
本技術に係る測距モジュールの構成例を示すブロック図である。 測距センサの構成例を示すブロック図である。 クロック信号についての説明図である。 画素が備える回路構成例を示す回路図である。 時間Ｔ１と時間Ｔａと時間Ｔｂの関係を示す説明図である。 時間Ｔ２と時間Ｔｃと時間Ｔｄの関係を示す説明図である。 蓄積期間と読み出し期間とデッドタイムの関係を示す説明図である。 蓄積期間と読み出し期間における回路素子のタイミングチャートである。 転送ゲートやストレージノードなどの回路素子の配置例を示す概略図である。 第２の実施の形態における蓄積時間と読み出し期間とデッドタイムの関係を示す説明図である。 第２の実施の形態における画素が備える回路構成例を示す回路図である。 第２の実施の形態における読み出し期間の動作を説明するためのタイミングチャートである。 変形例に記載した画素が備える回路素子のタイミングチャートである。 従来の測距センサの回路構成例を示す図である。 従来の手法による蓄積時間と読み出し期間とデッドタイムの関係を示す図である。
　以下、添付図面を参照し、本技術に係る実施の形態を次の順序で説明する。
＜１．測距モジュールの構成＞
＜２．画素の回路構成＞
＜３．画素の動作＞
＜４．回路素子の配置例＞
＜５．第２の実施の形態＞
＜６．変形例＞
＜７．まとめ＞
＜８．本技術＞
＜１．測距モジュールの構成＞
　図１は測距モジュール１の構成例を示したものである。
　測距モジュール１は、本技術に係る実施の形態としての測距センサを備えて構成されている。
　測距モジュール１は、ｉＴｏＦ（indirect Time of Flight）方式による測距を行うモジュールとされ、発光部２と制御部３と測距センサ４とを備えている。ｉＴｏＦ方式は、被写体ＯＢに対して照射される強度変調された照射光ＬＩの位相と照射光ＬＩが被写体ＯＢによって反射された反射光ＬＲの位相の差分を検出することにより測距モジュールと被写体ＯＢ間の距離を算出するものである。
　発光部２は、光源ＬＤとして一つ以上の発光素子を有して構成されている。発光部２は、被写体ＯＢに対して照射光ＬＩの照射を行う。照射光ＬＩは、例えば、７８０ｎｍ～１０００ｎｍの範囲とされた赤外光（ＩＲ光）とされる。
　制御部３は、発光部２の光源ＬＤを駆動するための発光制御部５を備えている。発光制御部５は、所定の周期で強度が変化する強度変調光を照射するためのクロック信号を生成し発光部２に供給する。クロック信号の周波数は、例えば、数ＭＨｚ～数１００ＭＨｚとされている。
　発光部２は制御部３から供給されたクロック信号に基づいてパルス信号としての照射信号Ｓｐを生成し光源ＬＤに供給することにより光源ＬＤを発光駆動する。なお、発光部２は制御部３から供給されたクロック信号そのものを用いて光源ＬＤを発光駆動してもよい。
　以降の説明においては、光源ＬＤの発光周期を「発光周期Ｃｍ」と記載する。発光周期Ｃｍはクロック信号の周波数の逆数によって表される。
　測距センサ４は、センサ部６と信号処理部７とを備えて構成されている。センサ部６は、例えば、光電変換素子が形成された半導体基板の裏面にオンチップマイクロレンズ等の光学部材が形成され、半導体基板の表面側に配線層が形成された裏面照射型のセンサチップとされる。
　信号処理部７はセンサ部６に対して別の半導体チップとして形成されていてもよいし、一体の半導体チップとされていてもよい。
　センサ部６は画素アレイ部８を備えて構成されている。センサ部６と画素アレイ部８の具体的な構成例について図２を参照して説明する。
　測距センサ４は、画素アレイ部８とセンサ制御部９と転送ゲート駆動部１０と垂直駆動部１１とカラム処理部１２と水平駆動部１３と信号処理部７とデータ格納部１４とを備えている。
　画素アレイ部８は、画素Ｐｘが行方向及び列方向に二次元配列された構成を有し、更に、画素Ｐｘを駆動するための信号線等を含む回路構成を備えている。これらの回路構成については改めて後述する。
　なお、以降の説明において、行方向とは水平方向に配列された画素Ｐｘの配列方向を言い、列方向とは垂直方向に配列された画素Ｐｘの配列方向を言う。図２においては、行方向を横方向、列方向を縦方向としている。
　画素アレイ部８は、画素Ｐｘごとに測距された距離情報を出力する。公知のように、ｉＴｏＦ方式における画素Ｐｘでは、例えば、受光により光電変換素子で発生する電荷が交互にＯＮに制御される二つの転送ゲートによって蓄積部（或いは保持部）に振り分けられる。詳しくは後述するが、本実施の形態における画素Ｐｘは、電荷が振り分けられる蓄積部として浮遊拡散領域（ＦＤ：Floating Diffusion）とは別のストレージノードを備える。
　ここで、二つの転送ゲートの切り替え周期は光源ＬＤに供給される照射信号Ｓｐの周期（＝発光周期Ｃｍ）と同じとされる。即ち、照射信号Ｓｐの１周期において、一方の転送ゲートから他方の転送ゲートへのＯＮ状態の切り替えと他方の転送ゲートから一方の転送ゲートへのＯＮ状態の切り替えが一度ずつ行われる。
　照射信号Ｓｐの周波数は上述したように比較的高周波とされるため、上述した転送ゲートの切り替えを１回ずつ行った場合に蓄積部に蓄積される電荷は非常に微量とされる。従って、距離情報の精度を向上させるために、ｉＴｏＦ方式では、照射光ＬＩの強度変調を数千回から数万回程度繰り返すと共に画素Ｐｘの転送ゲートにおいてＯＮ制御及びＯＦＦ制御を同じ回数だけ繰り返す。
　これにより、蓄積部に蓄積される電荷量を増やし距離情報の高精度化を図っている。
　センサ制御部９は、入力される所定のクロック信号に基づいて各種のタイミング信号を生成するタイミングジェネレータなどにより構成され、生成したタイミング信号に基づいて転送ゲート駆動部１０と垂直駆動部１１とカラム処理部１２と水平駆動部１３とを駆動する。
　転送ゲート駆動部１０は、照射信号Ｓｐの周期に同期した転送ゲートのＯＮ／ＯＦＦ制御を行う。本実施の形態では、後述するように、一つの画素Ｐｘに対して設けられた複数の転送ゲートのうち、二つの転送ゲートについて照射信号Ｓｐに同期したタイミング信号を用いた駆動を行う。また、画素Ｐｘに設けられた他の転送ゲートについても、照射信号Ｓｐよりも低周波のタイミング信号を用いてＯＮ／ＯＦＦ制御を行う。各転送ゲートの駆動についてはタイミングチャートを参照して改めて後述する。
　転送ゲート駆動部１０は、画素列に対応したゲート駆動線Ｌｇを介して各転送ゲートの駆動を行う。
　ここで、センサ制御部９に供給される所定のクロック信号について図３を参照して説明する。
　制御部３の発光制御部５は、発光部２が備える光源ＬＤに供給するクロック信号ＣＬＫ－ＬＤを生成する。具体的には、発光制御部５は発振器を用いて生成したクロック信号ＣＬＫ－ＬＤを生成する。発光制御部５は、生成したクロック信号ＣＬＫ－ＬＤを発光部２に供給する。
　また、センサ制御部９は、クロック信号ＣＬＫ－ＬＤに基づいて生成された照射信号Ｓｐに同期させて転送ゲート駆動部１０が転送ゲートを駆動するために、転送ゲート駆動部１０に対してクロック信号ＣＫＬ－ＴＧを供給する。
　クロック信号ＣＬＫ－ＴＧは発光部２に供給されるクロック信号ＣＬＫ－ＬＤと同一の信号とされる。従って、発光制御部５はクロック信号ＣＬＫ－ＬＤをクロック信号ＣＬＫ－ＴＧとして測距センサ４のセンサ制御部９に供給する。
　図２の説明に戻る。
　垂直駆動部１１は、シフトレジスタやアドレスデコーダなどによって構成され、行駆動線Ｌｈを介して画素アレイ部８の画素Ｐｘを全画素同時或いは行単位等で駆動する。すなわち、垂直駆動部１１は、垂直駆動部１１を制御するセンサ制御部９と共に、画素アレイ部８の各画素Ｐｘの動作を制御する駆動部を構成している。
　垂直駆動部１１による駆動制御に応じて画素行の各画素Ｐｘから出力される（読み出される）検出信号、具体的には、画素Ｐｘごとに設けられた浮遊拡散領域に蓄積された電荷に応じた信号は、対応する垂直信号線Ｌｖを通してカラム処理部１２に入力される。
　カラム処理部１２は、各画素Ｐｘから垂直信号線Ｌｖを介して読み出された検出信号に対して所定の信号処理を行うと共に、信号処理後の検出信号を一時的に保持する。具体的には、カラム処理部１２は、信号処理としてノイズ除去処理やＡ／Ｄ（Analog to Digital）変換処理などを行う。
　各画素Ｐｘに設けられた一つの浮遊拡散領域からの検出信号の読み出しは、照射光ＬＩの強度変調に同期させて振り分けられた電荷が蓄積される蓄積部の数に応じた回数行われる。本実施の形態においては、後述するように蓄積部の数が二つとされているため、各画素Ｐｘについて蓄積部ごとに蓄積電荷が浮遊拡散領域に転送されて検出信号として読み出される。即ち、二つの蓄積部に対してそれぞれ１回の読み出しが実行されるため、画素Ｐｘにおける浮遊拡散領域においては合計２回の読み出しが成される。蓄積部については改めて後述する。
　なお、各画素Ｐｘからの検出信号の読み出しは、前述した数千から数万回に亘って転送ゲートをＯＮ／ＯＦＦ制御した後に蓄積部ごとに行われる。即ち、数千から数万回に亘って微量ずつ蓄積された電荷が１回の読み出しで検出信号として読み出される。
　センサ制御部９は、クロック信号ＣＬＫ－ＴＧに基づき垂直駆動部１１を制御して、各画素Ｐｘからの検出信号の読み出しタイミングが、このように光源ＬＤが所定回数繰り返し発光されるごとのタイミングとなるように制御する。
　水平駆動部１３は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１２の画素列に対応する単位回路を順番に選択する。この水平駆動部１３による選択走査により、カラム処理部１２において単位回路ごとに信号処理された検出信号が順番に出力される。
　信号処理部７は、少なくとも演算処理機能を有し、カラム処理部１２から出力される検出信号に基づいて、ｉＴｏＦ方式に対応した距離の算出処理等の種々の信号処理を行う。
　そのために、信号処理部７は図１に示すように距離算出部１５を備えて構成されている。
　なお、画素Ｐｘから出力される二種の検出信号、即ち、蓄積部ごとの検出信号に基づいてｉＴｏＦ方式による距離情報を算出する手法については公知の手法を用いることができるため、ここでの説明は省略する。
　データ格納部１４は、信号処理部７で信号処理を実現するにあたって、その処理に必要なデータを一時的に格納する。
　以上のように構成される測距センサ４は、撮像された被写体ＯＢまでの距離を表す距離情報が画素Ｐｘごとに対応づけられた距離画像Ｄｉを出力する。このような測距センサ４を有する測距モジュール１は、例えば、車両に搭載されて、車外にある被写体ＯＢまでの距離を測定する車載用のシステムや、ユーザの手等の対象物までの距離を測定し、その測定結果に基づいてユーザのジェスチャを認識するジェスチャ認識用の装置などに適用することが可能である。
＜２．画素の回路構成＞
　画素アレイ部８が備える画素Ｐｘについての回路構成を図４に示す。
　なお、測距モジュール１の測距形態としては、照射信号Ｓｐの変調周波数に対して位相シフト量が０ｄｅｇと１８０ｄｅｇとされた二つの信号を用いて測距を行う方式や、位相シフト量が０ｄｅｇと９０ｄｅｇと１８０ｄｅｇと２７０ｄｅｇとされた四つの信号を用いて測距を行う方式や、位相シフト量が異なる五つ以上の信号を用いて測距を行う方式など各種考えられる。
　以降の説明においては、位相シフト量が０ｄｅｇと９０ｄｅｇと１８０ｄｅｇと２７０ｄｅｇとされた四つの信号を用いて測距を行う方式を例に挙げて説明する。
　画素Ｐｘは、光電変換素子としてのフォトダイオードＰＤとオーバーフローゲートＯＦＧとをそれぞれ１個ずつ有する。また、画素Ｐｘは、トランジスタなどによって転送ゲート素子として構成され上述した光源ＬＤに供給される照射信号Ｓｐに同期して高速にＯＮ／ＯＦＦ制御される第１転送ゲートＭＧ１と第２転送ゲートＭＧ２を備える。そして、画素Ｐｘは、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２によって転送された電荷が蓄積されて保持される第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２を有している。
　転送ゲート素子としてのトランジスタは、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）とされる。
　第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２は、例えば、ＭＯＳ（Metal-Oxide-Semiconductor）キャパシタとされる。
　また、画素Ｐｘは、第１転送ゲートＭＧ１によって転送された電荷を第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２に振り分けるための二つの転送ゲートとして第３転送ゲートＴＧ３と第５転送ゲートＴＧ５を有している。
　第３転送ゲートＴＧ３は、第１転送ゲートＭＧ１と第１ストレージノードＳＮ１の間に配置される。従って、第１転送ゲートＭＧ１と第３転送ゲートＴＧ３はフォトダイオードＰＤと第１ストレージノードＳＮ１の間においてカスケード接続される。
　従って、フォトダイオードＰＤで生成された電荷は第１転送ゲートＭＧ１と第３転送ゲートＴＧ３の双方がＯＮに制御された場合に第１ストレージノードＳＮ１に転送される。
　第５転送ゲートＴＧ５は、第１転送ゲートＭＧ１と第２ストレージノードＳＮ２の間に配置される。従って、第１転送ゲートＭＧ１と第５転送ゲートＴＧ５はフォトダイオードＰＤと第２ストレージノードＳＮ２の間においてカスケード接続される。
　従って、フォトダイオードＰＤで生成された電荷は第１転送ゲートＭＧ１と第５転送ゲートＴＧ５の双方がＯＮに制御された場合に第２ストレージノードＳＮ２に転送される。
　更に、画素Ｐｘは、第２転送ゲートＭＧ２によって転送された電荷を第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２に振り分けるための二つの転送ゲートとして第４転送ゲートＴＧ４と第６転送ゲートＴＧ６を有している。
　第４転送ゲートＴＧ４は、第２転送ゲートＭＧ２と第２ストレージノードＳＮ２の間に配置される。従って、第２転送ゲートＭＧ２と第４転送ゲートＴＧ４はフォトダイオードＰＤと第２ストレージノードＳＮ２の間においてカスケード接続される。
　従って、フォトダイオードＰＤで生成された電荷は第２転送ゲートＭＧ２と第４転送ゲートＴＧ４の双方がＯＮに制御された場合に第２ストレージノードＳＮ２に転送される。
　第６転送ゲートＴＧ６は、第２転送ゲートＭＧ２と第１ストレージノードＳＮ１の間に配置される。従って、第２転送ゲートＭＧ２と第６転送ゲートＴＧ６はフォトダイオードＰＤと第１ストレージノードＳＮ１の間においてカスケード接続される。
　従って、フォトダイオードＰＤで生成された電荷は第２転送ゲートＭＧ２と第６転送ゲートＴＧ６の双方がＯＮに制御された場合に第１ストレージノードＳＮ１に転送される。
　即ち、画素Ｐｘにおいては、第１転送ゲートＭＧ１を通過した電荷を第１ストレージノードＳＮ１に蓄積することが可能とされると共に、第２ストレージノードＳＮ２に蓄積することも可能とされている。
　同様に、画素Ｐｘにおいては、第２転送ゲートＭＧ２を通過した電荷を第１ストレージノードＳＮ１に蓄積することが可能とされると共に、第２ストレージノードＳＮ２に蓄積することも可能とされている。
　フォトダイオードＰＤ、第１ストレージノードＳＮ１、第２ストレージノードＳＮ２、第１転送ゲートＭＧ１、第２転送ゲートＭＧ２、第３転送ゲートＴＧ３、第４転送ゲートＴＧ４、第５転送ゲートＴＧ５、第６転送ゲートＴＧ６の接続例についてより具体的に説明する。
　第１転送ゲートＭＧ１のドレイン及び第２転送ゲートＭＧ２のドレインは共にフォトダイオードＰＤのカソードに接続されている。
　第１転送ゲートＭＧ１のソースは第３転送ゲートＴＧ３のドレインに接続されている。第３転送ゲートＴＧ３のソースは第１ストレージノードＳＮ１に接続されている。
　第５転送ゲートＴＧ５のドレインは第１転送ゲートＭＧ１と第３転送ゲートＴＧ３の接続点に接続されている。
　第５転送ゲートＴＧ５のソースは第２ストレージノードＳＮ２に接続されている。
　第２転送ゲートＭＧ２のソースは第４転送ゲートＴＧ４のドレインに接続されている。第４転送ゲートＴＧ４のソースは第２ストレージノードＳＮ２に接続されている。
　第６転送ゲートＴＧ６のドレインは第２転送ゲートＭＧ２と第４転送ゲートＴＧ４の接続点に接続されている。
　第６転送ゲートＴＧ６のソースは第１ストレージノードＳＮ１に接続されている。
　また、画素Ｐｘは、第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２の何れかから転送された電荷を読み出しのタイミングまで保持する浮遊拡散領域ＦＤと、第１ストレージノードＳＮ１に蓄積された電荷を浮遊拡散領域ＦＤに転送する第７転送ゲートＴＧ７と、第２ストレージノードＳＮ２に蓄積された電荷を浮遊拡散領域ＦＤに転送する第８転送ゲートＴＧ８と、を有している。
　画素Ｐｘは、リセットトランジスタＲＳＴと増幅トランジスタＡＭＰと選択トランジスタＳＥＬをそれぞれ一つずつ有する。
　それぞれの転送ゲートＭＧ，ＴＧとオーバーフローゲートＯＦＧとリセットトランジスタＲＳＴと増幅トランジスタＡＭＰと選択トランジスタＳＥＬは、例えば、Ｎ型のＭＯＳトランジスタで構成される。
　オーバーフローゲートＯＦＧは、ゲートに供給されるオーバーフローゲート信号Ｓｏｆｇがオンされると導通状態となる。フォトダイオードＰＤは、オーバーフローゲートＯＦＧが導通状態となると、所定の基準電位ＶＤＤにクランプされて蓄積電荷がリセットされる。
　なお、オーバーフローゲート信号Ｓｏｆｇは、例えば垂直駆動部１１より供給される。
　フォトダイオードＰＤで生成された電荷は、先ず第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２に転送される。
　ここで、フォトダイオードＰＤにおいて生成された電荷を第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２に蓄積する際の各転送ゲートＭＧ，ＴＧの制御状態について説明する。
　第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２は、光源ＬＤに供給される照射信号Ｓｐに同期して制御されると共に、第１転送ゲートＭＧ１と第２転送ゲートＭＧ２は同時にＯＮされないように制御される。即ち、第１転送ゲートＭＧ１と第２転送ゲートＭＧ２は高速で交互にＯＮに制御される。
　ここで、測距モジュール１は、測距のために、照射信号Ｓｐの変調周波数に対して位相シフト量が異なる複数の信号を検出する。一つの信号を検出するためには、照射光ＬＩの強度変調が数千回から数万回程度繰り返す時間に亘って、反射光ＬＲの受光によって発生した電荷を蓄積する必要がある。一つの信号を検出するための受光時間を時間Ｔ１とする（図５参照）。
　時間Ｔ１の間に繰り返される照射光ＬＩの点消灯の回数をｎ回とすると、時間Ｔ１は発光周期Ｃｍに回数ｎを乗算して得られる時間とされる。
　なお、後述するが、図４に示す回路構成においては、一つの時間Ｔ１において２種類または４種類の検出信号（例えば位相差が０ｄｅｇとされた検出信号と１８０ｄｅｇとされた検出信号）を得ることができる。
　また、時間Ｔ１を前半と後半の半分ずつに分け、前半の時間を時間Ｔａとし、後半の時間をＴｂとする。時間Ｔａ及び時間Ｔｂは時間Ｔ１に０．５を乗算して得られる時間である。
　このとき、転送ゲート駆動部１０は、時間Ｔａにおいて第３転送ゲートＴＧ３及び第４転送ゲートＴＧ４をＯＮに制御し、第５転送ゲートＴＧ５及び第６転送ゲートＴＧ６をＯＦＦに制御する。
　これにより、時間Ｔａにおいては、フォトダイオードＰＤで生成された電荷は第１転送ゲートＭＧ１のＯＮ／ＯＦＦ制御に基づいて断続的に第１ストレージノードＳＮ１に転送されると共に、第２転送ゲートＭＧ２のＯＮ／ＯＦＦ制御に基づいて断続的に第２ストレージノードＳＮ２に転送される。
　また、転送ゲート駆動部１０は、時間Ｔｂにおいて第３転送ゲートＴＧ３及び第４転送ゲートＴＧ４をＯＦＦに制御し、第５転送ゲートＴＧ５及び第６転送ゲートＴＧ６をＯＮに制御する。
　これにより、時間Ｔｂにおいては、フォトダイオードＰＤで生成された電荷は第１転送ゲートＭＧ１のＯＮ／ＯＦＦ制御に基づいて断続的に第２ストレージノードＳＮ２に転送されると共に、第２転送ゲートＭＧ２のＯＮ／ＯＦＦ制御に基づいて断続的に第１ストレージノードＳＮ１に転送される。
　即ち、第１ストレージノードＳＮ１には、第１転送ゲートＭＧ１を通過した電荷と第２転送ゲートＭＧ２を通過した電荷が共に蓄積される。そして、第１転送ゲートＭＧ１を通過した電荷が蓄積される時間（＝Ｔａ）と第２転送ゲートＭＧ２を通過した電荷が蓄積される時間（＝Ｔｂ）は同じ長さとされる。
　同様に、第２ストレージノードＳＮ２には、第１転送ゲートＭＧ１を通過した電荷と第２転送ゲートＭＧ２を通過した電荷が共に蓄積される。そして、第１転送ゲートＭＧ１を通過した電荷が蓄積される時間（＝Ｔａ）と第２転送ゲートＭＧ２を通過した電荷が蓄積される時間（＝Ｔｂ）は同じ長さとされる。
　第１ストレージノードＳＮ１に蓄積された電荷は、第７転送ゲートＴＧ７の制御に基づいて浮遊拡散領域ＦＤに転送される。具体的には、第７転送ゲートＴＧ７は、ゲートに供給される転送駆動信号Ｓｔｇ７がＯＮに制御されると導通状態となり、第１ストレージノードＳＮ１に蓄積されている電荷を浮遊拡散領域ＦＤに転送する。
　第２ストレージノードＳＮ２に蓄積された電荷は、第８転送ゲートＴＧ８の制御に基づいて浮遊拡散領域ＦＤに転送される。具体的には、第８転送ゲートＴＧ８は、ゲートに供給される転送駆動信号Ｓｔｇ８がＯＮに制御されると導通状態となり、第２ストレージノードＳＮ２に蓄積されている電荷を浮遊拡散領域ＦＤに転送する。
　第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２は前述した「蓄積部」として機能する。
　第７転送ゲートＴＧ７と第８転送ゲートＴＧ８は、同時にＯＮにならないように制御される。
　転送駆動信号Ｓｔｇ７、Ｓｔｇ８は、それぞれが図２に示したゲート駆動線Ｌｇ，Ｌｇを通じて転送ゲート駆動部１０から供給される。なお、図２においては図示を省略したが、ゲート駆動線Ｌｇは、転送駆動信号Ｓｔｇ７と転送駆動信号Ｓｔｇ８それぞれに対応して設けられている。
　浮遊拡散領域ＦＤは、第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２に蓄積された電荷を一時的に保持する電荷保持部として機能する。第１ストレージノードＳＮ１に蓄積されていた電荷が浮遊拡散領域ＦＤに一時的に保持されている間は、第２ストレージノードＳＮ２に蓄積された電荷が浮遊拡散領域ＦＤに転送されてくることはない。
　また、第２ストレージノードＳＮ２に蓄積されていた電荷が浮遊拡散領域ＦＤに一時的に保持されている間は、第１ストレージノードＳＮ１に蓄積された電荷が浮遊拡散領域ＦＤに転送されてくることはない。
　なお、浮遊拡散領域ＦＤは、あくまで一時的に電荷を保持する機能を有しているだけであり前述した蓄積部として機能するものではない。
　リセットトランジスタＲＳＴは、ゲートに供給されるリセット信号ＳｒｓｔがＯＮに制御されると導通状態となり、浮遊拡散領域ＦＤの電位を基準電位ＶＤＤにリセットする。
　リセット信号Ｓｒｓｔは、例えば垂直駆動部１１によって供給される。
　増幅トランジスタＡＭＰは、ソースが選択トランジスタＳＥＬを介して垂直信号線Ｌｖに接続され、ドレインが基準電位ＶＤＤに接続されて、ソースフォロワ回路を構成する。
　選択トランジスタＳＥＬは、増幅トランジスタＡＭＰのソースと垂直信号線Ｌｖとの間に接続され、ゲートに供給される選択信号ＳｓｅｌがＯＮに制御されると導通状態となり、浮遊拡散領域ＦＤに保持された電荷を増幅トランジスタＡＭＰを介して垂直信号線Ｌｖに出力する。
　選択信号Ｓｓｅｌは、行駆動線Ｌｈを介して垂直駆動部１１によって供給される。
＜３．画素の動作＞
　画素Ｐｘの動作について添付図を参照して説明する。
　各画素Ｐｘは、光源ＬＤに供給される照射信号Ｓｐに対して位相差が０ｄｅｇとされた転送駆動信号Ｓ０と位相差が９０ｄｅｇとされた転送駆動信号Ｓ９０と位相差が１８０ｄｅｇとされた転送駆動信号Ｓ１８０と位相差が２７０ｄｅｇとされた転送駆動信号Ｓ２７０とを用いて測距情報を取得する。
　それぞれの転送駆動信号Ｓ０，Ｓ９０，Ｓ１８０，Ｓ２７０は、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２に供給される駆動用の信号である。即ち、第１転送ゲートＭＧ１と第２転送ゲートＭＧ２は、転送駆動信号Ｓ０，Ｓ９０，Ｓ１８０，Ｓ２７０によって上述したようなＯＮ／ＯＦＦ制御がなされる。
　図５に示す時間Ｔ１において、第２転送ゲートＭＧ２に供給される転送駆動信号は第１転送ゲートＭＧ１に供給される転送駆動信号の反転信号とされる。
　例えば、時間Ｔ１の前半部分とされた時間Ｔａにおいて第１転送ゲートＭＧ１に転送駆動信号Ｓ０が供給されると共に第２転送ゲートＭＧ２に転送駆動信号Ｓ１８０が供給される。
　また、後半部分とされた時間Ｔｂにおいて第１転送ゲートＭＧ１に転送駆動信号Ｓ１８０が供給されると共に第２転送ゲートＭＧ２に転送駆動信号Ｓ０が供給される。
　これにより、転送ゲートＭＧ１，ＭＧ２の特性差を相殺しつつ、転送駆動信号Ｓ０に基づいて転送された電荷が第１ストレージノードＳＮ１に蓄積されると共に転送駆動信号Ｓ１８０に基づいて転送された電荷が第２ストレージノードＳＮ２に蓄積される。
　第１ストレージノードＳＮ１に蓄積された電荷の読み出し処理及び第２ストレージノードＳＮ２に蓄積された電荷の読み出し処理を終えた後、各画素Ｐｘにおいては、転送駆動信号Ｓ９０及び転送駆動信号Ｓ２７０に基づいて再び電荷を蓄積する。
　具体的には、図６に示すように、時間Ｔ１と同じ長さとされた時間Ｔ２の前半部分とされた時間Ｔｃにおいては、第１転送ゲートＭＧ１に転送駆動信号Ｓ９０が供給されると共に第２転送ゲートＭＧ２に転送駆動信号Ｓ２７０が供給される。
　また、時間Ｔ２の後半部分とされた時間Ｔｄにおいては、第１転送ゲートＭＧ１に転送駆動信号Ｓ２７０が供給されると共に第２転送ゲートＭＧ２に転送駆動信号Ｓ９０が供給される。
　これにより、転送ゲートＭＧ１，ＭＧ２の特性差を相殺しつつ、転送駆動信号Ｓ９０に基づいて転送された電荷が第１ストレージノードＳＮ１に蓄積されると共に転送駆動信号Ｓ２７０に基づいて転送された電荷が第２ストレージノードＳＮ２に蓄積される。
　そして、時間Ｔ１における電荷の蓄積（受光動作）を行うと共に、時間Ｔ２における電荷の蓄積を行うことで、被写体ＯＢについての画素Ｐｘごとの距離情報を得ることができる。
　以上の流れをまとめたものを図７に示す。
　図示するように、時間Ｔ１において第１ストレージノードＳＮ１に転送駆動信号Ｓ０に基づく電荷が蓄積されると共に第２ストレージノードＳＮ２に転送駆動信号Ｓ１８０に基づく電荷が蓄積される。
　それぞれのストレージノードに蓄積された電荷は、読み出し期間ＲＯにおいて時分割で読み出される。
　そして、時間Ｔ２において第１ストレージノードＳＮ１に転送駆動信号Ｓ９０に基づく電荷が蓄積されると共に第２ストレージノードＳＮ２に転送駆動信号Ｓ２７０に基づく電荷が蓄積される。
　それぞれのストレージノードに蓄積された電荷は、再度読み出し期間ＲＯにおいて時分割で読み出される。
　転送駆動信号Ｓ９０に基づく電荷及び転送駆動信号Ｓ２７０に基づく電荷の読み出し期間ＲＯの後は、デッドタイムＤＴが設けられる。デッドタイムＤＴにおいては、次の露光を開始するための準備や電荷の蓄積を開始するための準備が行われる。
　時間Ｔ１及びそれに続く読み出し期間ＲＯについてのより詳細なタイミングチャートを図８に示す。
　第１ストレージノードＳＮ１においては、デッドタイムＤＴの終了後に転送駆動信号Ｓ０に基づく電荷が蓄積される。この期間の前半部分は時間Ｔａとされ後半部分は時間Ｔｂとされる。その後、読み出し期間ＲＯが設けられる。
　第２ストレージノードＳＮ２においては、デッドタイムＤＴの終了後に転送駆動信号Ｓ１８０に基づく電荷が蓄積される。その後、読み出し期間ＲＯが設けられる。
　オーバーフローゲートＯＦＧは、デッドタイムＤＴ及び読み出し期間ＲＯにおいてＯＮに制御され、電荷の蓄積期間である時間Ｔａ及び時間ＴｂにおいてはＯＦＦに制御される。
　第１転送ゲートＭＧ１には、蓄積期間における前半部分である時間Ｔａにおいて転送駆動信号Ｓ０が供給され、後半部分である時間Ｔｂにおいて転送駆動信号Ｓ１８０が供給される。即ち、第１転送ゲートＭＧ１に供給される駆動信号は、時間Ｔａと時間Ｔｂの切り替わりのタイミングで反転される。
　第２転送ゲートＭＧ２には、時間Ｔａにおいて転送駆動信号Ｓ１８０が供給され、時間Ｔｂにおいて転送駆動信号Ｓ０が供給される。即ち、第２転送ゲートＭＧ２に供給される駆動信号は、時間Ｔａと時間Ｔｂの切り替わりのタイミングで反転される。
　なお、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２は、デッドタイムＤＴ及び読み出し期間ＲＯにおいてＯＦＦに制御される。
　第３転送ゲートＴＧ３及び第４転送ゲートＴＧ４は、時間ＴａにおいてＯＮに制御され、時間ＴｂとデッドタイムＤＴと読み出し期間ＲＯにおいてＯＦＦに制御される。
　第５転送ゲートＴＧ５及び第６転送ゲートＴＧ６は、時間ＴｂにおいてＯＮに制御され、時間ＴａとデッドタイムＤＴと読み出し期間ＲＯにおいてＯＦＦに制御される。
　第７転送ゲートＴＧ７及び第８転送ゲートＴＧ８は、読み出し期間ＲＯにおいて時間をずらしてそれぞれ１回ずつＯＮに制御され、当該ＯＮ期間以外はＯＦＦに制御される。
　但し、第７転送ゲートＴＧ７及び第８転送ゲートＴＧ８を含む上述した各転送ゲートＴＧは、リセット動作が行われる期間については適宜ＯＮに制御され得る。
　先ず、受光を開始する前のデッドタイムＤＴ（図８に示すデッドタイムＤＴよりも前のタイミング）において、画素Ｐｘの電荷をリセットするリセット動作が全画素で行われる。すなわち、例えばオーバーフローゲートＯＦＧ、各リセットトランジスタＲＳＴ、及び各転送ゲートＭＧ，ＴＧがオン（導通状態）とされ、フォトダイオードＰＤ、浮遊拡散領域ＦＤの蓄積電荷がリセットされる。
　蓄積電荷のリセット後、図８に示すようなタイミングで画素Ｐｘが備える各回路素子を駆動することで、全画素で測距のための受光動作が開始される。ここで言う受光動作とは、１回の測距のために行われる受光動作を意味する。すなわち、図５に示す時間Ｔ１における受光動作を意味する。
　これにより、第１ストレージノードＳＮ１においては、転送駆動信号Ｓ０に基づいて第１転送ゲートＭＧ１を通過した電荷と第２転送ゲートＭＧ２を通過した電荷が同じ長さの期間に亘って蓄積される。同様に第２ストレージノードＳＮ２においては、転送駆動信号Ｓ１８０に基づいて第１転送ゲートＭＧ１を通過した電荷と第２転送ゲートＭＧ２を通過した電荷が同じ長さの期間に亘って蓄積される。
　続いて、垂直駆動部１１は、時間ＲＯにおいて相関２重サンプリング処理(ＣＤＳ: Correlated Double Sampling)のための読み出し制御を行う。
　具体的には、時間Ｔ１に亘る受光動作を終えると、リセットトランジスタＲＳＴの基準電位ＶＤＤを読み出す。これを「Ｐ相」とする。
　続いて、第７転送ゲートＴＧ７をＯＮに制御することにより第１ストレージノードＳＮ１に蓄積された電荷を浮遊拡散領域ＦＤに転送した後、リセットトランジスタＲＳＴの基準電位ＶＤＤと浮遊拡散領域ＦＤの信号電圧の加算電圧を読み出す。これを「Ｄ相」とする。
　最後に、Ｄ相において読み出した電圧信号からＰ相において読み出した電圧信号を減算した信号を出力する。
　第７転送ゲートＴＧ７を制御することにより第１ストレージノードＳＮ１の電荷を浮遊拡散領域ＦＤを介して読み出した後、第２ストレージノードＳＮ２及び第８転送ゲートＴＧ８についても同様の処理を行う。
　このような処理によりカラム処理部１２は相関２重サンプリング処理を実現する。相関２重サンプリング処理が行われることで、画素Ｐｘの回路素子等の製造ばらつきや垂直信号線Ｌｖの製造ばらつき等をキャンセルしたノイズの少ない出力を得ることができる。
　以上で１回の受光動作が終了し、リセット動作から始まる次の受光動作が実行される。そして、次の受光動作においては、転送駆動信号Ｓ９０及び転送駆動信号Ｓ２７０が第１転送ゲートＭＧ１及び第２転送ゲートに供給される。
　このように、光源ＬＤに供給される照射信号Ｓｐに対しての位相差が０ｄｅｇとされた転送駆動信号Ｓ０と位相差が９０ｄｅｇとされた転送駆動信号Ｓ９０と位相差が１８０ｄｅｇとされた転送駆動信号Ｓ１８０と位相差が２７０ｄｅｇとされた転送駆動信号Ｓ２７０とを用いて受光量に基づく信号を取得する。
　画素Ｐｘが受光する反射光ＬＲは、光源ＬＤが照射光ＬＩを発したタイミングから、被写体ＯＢまでの距離に応じて遅延される。被写体ＯＢまでの距離に応じた遅延時間によって、転送駆動信号Ｓ０によって第１ストレージノードＳＮ１に蓄積される電荷と転送駆動信号Ｓ１８０によって第２ストレージノードＳＮ２に蓄積される電荷と転送駆動信号Ｓ９０によって第１ストレージノードＳＮ１に蓄積される電荷と転送駆動信号Ｓ２７０によって第２ストレージノードＳＮ２に蓄積される電荷の比率が異なる。これらの比率に応じて測距モジュール１と被写体ＯＢの距離を求めることができる。
＜４．回路素子の配置例＞
　画素Ｐｘが備える各転送ゲートＭＧ，ＴＧなどのトランジスタやストレージノードなどの回路素子の配置例について平面図として図９に示す。なお、説明における上下左右は、図９における上下左右を示す。
　例えば、裏面照射型の測距センサ４における画素Ｐｘであれば、半導体基板の表面側に各回路素子が配置される。
　画素Ｐｘの中央部にフォトダイオードＰＤが配置され、フォトダイオードＰＤの上辺付近に第１転送ゲートＭＧ１が配置され、フォトダイオードＰＤの下辺付近に第２転送ゲートＭＧ２が配置されている。
　また、フォトダイオードＰＤの左右の辺にはそれぞれオーバーフローゲートＯＦＧが配置されている。
　第３転送ゲートＴＧ３及び第５転送ゲートＴＧ５は、フォトダイオードＰＤの上部において左右に離隔して配置されている。
　第４転送ゲートＴＧ４及び第６転送ゲートＴＧ６は、フォトダイオードＰＤの下部において左右に離隔して配置されている。
　第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２はそれぞれがフォトダイオードＰＤの異なる側の側方に配置されている。
　第７転送ゲートＴＧ７は第１ストレージノードＳＮ１の上方に配置され、第８転送ゲートＴＧ８は第２ストレージノードＳＮ２の上方に配置されている。
　また、第７転送ゲートＴＧ７と第８転送ゲートＴＧ８はリンクＦＤＬで接続されることにより共通の浮遊拡散領域ＦＤに接続されている。
＜５．第２の実施の形態＞
　前述した実施の形態では、照射信号Ｓｐに対する位相差が０ｄｅｇとされた転送駆動信号Ｓ０及び位相差が１８０ｄｅｇとされた転送駆動信号Ｓ１８０を用いた電荷の蓄積を時間Ｔ１において行った後に、位相差が９０ｄｅｇとされた転送駆動信号Ｓ９０と位相差が２７０ｄｅｇとされた転送駆動信号Ｓ２７０を用いた電荷の蓄積を時間Ｔ２において行う例を説明した。
　第２の実施の形態においては、時間Ｔ１の間に上記の４種類の位相差の転送駆動信号を用いて電荷の蓄積を行う。
　具体的には、四つのストレージノードを用いて電荷の蓄積を並行して行う。例えば、図１０に示すように、それぞれのストレージノードは位相差の異なる転送駆動信号に基づいて電荷の蓄積を行う。なお、ここでは、四つのストレージノードをそれぞれストレージノードＳＮ１１，ＳＮ１２，ＳＮ２１，ＳＮ２２とする。
　時間Ｔ１に続く読み出し期間ＲＯにおいては、それぞれのストレージノードから電荷が読み出される。
　第２の実施の形態における画素Ｐｘの回路構成例を図１１に示す。
　本実施の形態においては、例えば、垂直方向に隣接した二つの画素Ｐｘ１，Ｐｘ２を一組として扱う。具体的には、下方に位置する画素Ｐｘ１は、フォトダイオードＰＤ１とオーバーフローゲートＯＦＧ１と高速でトグルされる転送ゲートＭＧ１１，ＭＧ２１を備える。
　また、画素Ｐｘ１は、フォトダイオードＰＤ１で生成される電荷を蓄積して保持するストレージノードＳＮ１１，ＳＮ２１を備えている。画素Ｐｘ１は、転送ゲートＭＧ１１から転送されてくる電荷をストレージノードＳＮ１１，ＳＮ２１に振り分けるための転送ゲートＴＧ３１，ＴＧ５１を備えている。
　更に、画素Ｐｘ１は、転送ゲートＭＧ２１から転送されてくる電荷をストレージノードＳＮ１１，ＳＮ２１に振り分けるための転送ゲートＴＧ６１，ＴＧ４１を備えている。
　画素Ｐｘ１は、ストレージノードＳＮ１１に蓄積された電荷を浮遊拡散領域ＦＤに転送するための転送ゲートＴＧ７１と、ストレージノードＳＮ２１に蓄積された電荷を浮遊拡散領域ＦＤに転送するための転送ゲートＴＧ８１を備えている。
　画素Ｐｘ１が備えるフォトダイオードＰＤ１、オーバーフローゲートＯＦＧ１、ストレージノードＳＮ１１，ＳＮ２１、転送ゲートＭＧ１１，ＭＧ２１、転送ゲートＴＧ３１，ＴＧ４１，ＴＧ５１，ＴＧ６１、転送ゲートＴＧ７１，ＴＧ８１は、それぞれ第１の実施の形態におけるフォトダイオードＰＤ、オーバーフローゲートＯＦＧ、第１ストレージノードＳＮ１、第２ストレージノードＳＮ２、第１転送ゲートＭＧ１、第２転送ゲートＭＧ２、第３転送ゲートＴＧ３、第４転送ゲートＴＧ４、第５転送ゲートＴＧ５、第６転送ゲートＴＧ６、第７転送ゲートＴＧ７、第８転送ゲートＴＧ８と同様の構成とされる。
　また、画素Ｐｘ２は、画素Ｐｘ１と同様の構成として、フォトダイオードＰＤ２、オーバーフローゲートＯＦＧ２、ストレージノードＳＮ１２，ＳＮ２２、転送ゲートＭＧ１２，ＭＧ２２、転送ゲートＴＧ３２，ＴＧ４２，ＴＧ５２，ＴＧ６２、転送ゲートＴＧ７２，ＴＧ８２を備えている。
　また、画素Ｐｘ１，Ｐｘ２の何れか一方に、前述の浮遊拡散領域ＦＤとリセットトランジスタＲＳＴと増幅トランジスタＡＭＰと選択トランジスタＳＥＬが設けられている。
　なお、浮遊拡散領域ＦＤとリセットトランジスタＲＳＴと増幅トランジスタＡＭＰと選択トランジスタＳＥＬが画素Ｐｘ１，Ｐｘ２の何れにも含まれないように構成してもよい。
　ストレージノードＳＮ１１，ＳＮ２１に対する電荷の蓄積と、ストレージノードＳＮ１２，ＳＮ２２に対する電荷の蓄積は、第１の実施の形態と同様に時間Ｔ１において行われる。
　各ストレージノードに電荷を蓄積した後の読み出し期間ＲＯにおいて転送ゲートＴＧ７１，ＴＧ８１，ＴＧ７２，ＴＧ８２の制御状態について図１２を参照して説明する。
　読み出し期間ＲＯにおいては、先ず前述したＰ相における読み出しを行った後、転送ゲートＴＧ７１をＯＮに制御する。これにより、ストレージノードＳＮ１１に蓄積された電荷、即ち、位相差が０ｄｅｇとされた転送駆動信号Ｓ０に応じて蓄積された電荷が浮遊拡散領域ＦＤに転送される。その後、Ｄ相における電荷読み出しが行われる。
　次に、再びＰ相における読み出しを行った後、転送ゲートＴＧ８１をＯＮに制御する。これにより、ストレージノードＳＮ２１に蓄積された電荷、即ち、位相差が１８０ｄｅｇとされた転送駆動信号Ｓ１８０に応じて蓄積された電荷が浮遊拡散領域ＦＤに転送される。続いて、Ｄ相における電荷読み出しが行われる。
　続いて、Ｐ相における読み出しを行った後、転送ゲートＴＧ７２をＯＮに制御する。これにより、ストレージノードＳＮ１２に蓄積された電荷、即ち、位相差が９０ｄｅｇとされた転送駆動信号Ｓ９０に応じて蓄積された電荷が浮遊拡散領域ＦＤに転送される。続いて、Ｄ相における電荷読み出しが行われる。
　最後に、Ｐ相における読み出しを行った後、転送ゲートＴＧ８２をＯＮに制御する。これにより、ストレージノードＳＮ２２に蓄積された電荷、即ち、位相差が２７０ｄｅｇとされた転送駆動信号Ｓ２７０に応じて蓄積された電荷が浮遊拡散領域ＦＤに転送される。続いて、Ｄ相における電荷読み出しが行われる。
　このようにして、４種類の位相差の転送駆動信号を用いて蓄積されたそれぞれの電荷が順次読み出される。
　二つの画素Ｐｘ１，Ｐｘ２を一組として扱うことにより、距離画像Ｄｉの解像度は落ちるが、電荷蓄積に要する時間が時間Ｔ１のみとなるため、被写体ＯＢが動被写体などであった場合の距離画像Ｄｉの精度を向上させることができる。また、１枚の距離画像Ｄｉの生成に要する時間が短くされるため、同じ時間で多くの距離画像Ｄｉを生成することができ、時間分解能を高めることができる。
　なお、本実施の形態においては垂直方向に隣接した二つの画素を一組として扱う例を示したが、水平方向に隣接した二つの画素を一組として扱うことにより上記の動作を実現してもよい。
＜６．変形例＞
　上述した例では、図８に示すように、第３転送ゲートＴＧ３と第４転送ゲートＴＧ４と第５転送ゲートＴＧ５と第６転送ゲートＴＧ６がＯＮ／ＯＦＦの２値駆動される場合について説明した。
　本変形例においては、第３転送ゲートＴＧ３と第４転送ゲートＴＧ４と第５転送ゲートＴＧ５と第６転送ゲートＴＧ６が３値駆動される例について説明する。
　第３転送ゲートＴＧ３と第４転送ゲートＴＧ４と第５転送ゲートＴＧ５と第６転送ゲートＴＧ６は、例えば、ＯＮ／ＯＦＦ駆動に加えて負バイアス駆動が可能とされている。
　そして、第３転送ゲートＴＧ３と第４転送ゲートＴＧ４と第５転送ゲートＴＧ５と第６転送ゲートＴＧ６は、図１３に示すように、読み出し期間ＲＯにおいて負バイアス駆動される。
　これにより、リーク電流の発生が抑制され、各ストレージノードから電荷を読み出す際にノイズが混じり難くされる。
　また、上述した各例では、一定のパルス信号とされた照射信号Ｓｐに対して、第１転送ゲートＭＧ１と第２転送ゲートＭＧ２、或いは、転送ゲートＭＧ１１，ＭＧ２１，ＭＧ１２，ＭＧ２２に供給する転送駆動信号の位相を変化させる例を説明した。
　これに代わって、一定のパルス信号とその反転信号を第１転送ゲートＭＧ１と第２転送ゲートＭＧ２に供給し、それに合わせて照射信号Ｓｐを時間Ｔａと時間Ｔｂとで位相が１８０ｄｅｇずれるようにしてもよい。
　このような態様であっても上述した各種の作用効果を得ることができる。
　更に、上述した例では、第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２が共にＭＯＳキャパシタである例を説明したが、浮遊拡散領域として形成されていてもよい。
＜７．まとめ＞
　上述した各例で説明したように、測距センサ４は、
　光電変換素子（フォトダイオードＰＤ）と、光電変換素子から転送された電荷を蓄積する第１ストレージノードＳＮ１（ストレージノードＳＮ１１，ＳＮ１２）及び第２ストレージノードＳＮ２（ストレージノードＳＮ２１，ＳＮ２２）と、光電変換素子で発生した電荷をそれぞれ異なる経路に分岐して転送するように光電変換素子に接続された第１転送ゲート（転送ゲートＭＧ１１，ＭＧ１２）及び第２転送ゲートＭＧ２（転送ゲートＭＧ２１，ＭＧ２２）と、を備えたものである。
　また、測距センサ４は、第１ストレージノードＳＮ１と第１転送ゲートＭＧ１の間に接続された第３転送ゲートＴＧ３（転送ゲートＴＧ３１，ＴＧ３２）と、第２ストレージノードＳＮ２と第２転送ゲートＭＧ２の間に接続された第４転送ゲートＴＧ４（転送ゲートＴＧ４１，ＴＧ４２）と、第１ストレージノードＳＮ１と第２転送ゲートＭＧ２の間に接続された第５転送ゲートＴＧ５（転送ゲートＴＧ５１，ＴＧ５２）と、第２ストレージノードＳＮ２と第１転送ゲートＭＧ１の間に接続された第６転送ゲートＴＧ６（転送ゲートＴＧ６１，ＴＧ６２）と、を有する画素Ｐｘを備えている。
　更に、各転送ゲートＭＧ，ＴＧを駆動する転送ゲート駆動部１０と、を備えている。
　これにより、第１ストレージノードＳＮ１に電荷を蓄積するための経路が少なくとも二つ設けられる。同様に、第２ストレージノードＳＮ２に電荷を蓄積するための経路についても少なくとも二つ設けられる。
　従って、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２の特性差を相殺するように各転送ゲートＭＧ，ＴＧを駆動することが可能となる。
　例えば、フォトダイオードＰＤと第１ストレージノードＳＮ１の間に一つの第１転送ゲートＭＧ１が配置されていると共に、フォトダイオードＰＤと第２ストレージノードＳＮ２の間に一つの第２転送ゲートＭＧ２が配置されているような従来の構成（図１４参照）においては、第１転送ゲートＭＧ１通過した電荷と第２転送ゲートＭＧ２を通過した電荷を第１ストレージノードＳＮ１に集めることはできない。従って、第１転送ゲートＭＧ１と第２転送ゲートＭＧ２の特性差をキャンセルするためには時間Ｔ１で蓄積した電荷に応じた検出信号と時間Ｔ２で蓄積した電荷に応じた検出信号の双方を用いる必要がある。そして時間Ｔ１は十分な検出信号を得るために必要な電荷を各ストレージノードに蓄積するために必要な長さとされており短くすることが困難である。具体的には、転送駆動信号Ｓ０を用いて第１転送ゲートＭＧ１を駆動することにより時間Ｔ１において第１ストレージノードＳＮ１に蓄積した電荷に応じた検出信号と、転送駆動信号Ｓ０を用いて第２転送ゲートＭＧ２を駆動することにより時間Ｔ２において第２ストレージノードＳＮ２に蓄積した電荷に応じた検出信号の双方を用いることにより、位相シフト量が０ｄｅｇとされ回路特性の差分が相殺された検出信号を得ることができる。このとき、時間Ｔ１における第２ストレージノードＳＮ２に蓄積された電荷に応じた検出信号と時間Ｔ２における第１ストレージノードＳＮ１に蓄積された電荷に応じた検出信号を用いることにより、位相シフト量が１８０ｄｅｇとされ回路特性の差分が相殺された検出信号を得ることができる。
　即ち、上述したように位相シフト量が異なる四つの検出信号を得るためには、時間Ｔ１と同じ期間とされた受光期間を４回繰り返す必要がある（図１５における時間Ｔ１，Ｔ２，Ｔ３，Ｔ４）。
　しかし、本技術の構成のように各転送ゲートを接続すれば、光源ＬＤに供給される照射信号Ｓｐに対して、位相差が０ｄｅｇとされた駆動信号（時間Ｔａ）と位相差が１８０ｄｅｇとされた駆動信号（時間Ｔｂ）とを第１転送ゲートＭＧ１に供給すると共に位相差が１８０ｄｅｇとされた駆動信号（時間Ｔａ）と位相差が０ｄｅｇとされた駆動信号（時間Ｔｂ）とを第２転送ゲートＭＧ２に供給する第１蓄積フェーズ（時間Ｔ１）と、位相差が９０ｄｅｇとされた駆動信号（時間Ｔｃ）と位相差が２７０ｄｅｇとされた駆動信号（時間Ｔｄ）とを第１転送ゲートＭＧ１に供給すると共に位相差が２７０ｄｅｇとされた駆動信号（時間Ｔｃ）と位相差が９０ｄｅｇとされた駆動信号（時間Ｔｄ）とを第２転送ゲートに供給する第２蓄積フェーズ（時間Ｔ２）と、を設けることにより転送ゲートの特性差をキャンセルすることが可能となる。そして時間Ｔ１及び時間Ｔ２においては、十分な検出信号を得るために必要な電荷が各ストレージノードに蓄積される。
　なお、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２の切り替え時間を長くする（即ち発光周期Ｃｍを長くする）ことにより特性差が出にくいようにすることもできる。しかし、切り替え時間を長くしてしまうと、被写体ＯＢの動きなどに対する応答性が劣化してしまうという問題がある。本構成によれば、被写体ＯＢの動きなどに高速に対応しつつ転送ゲートの特性差などの回路特性の差分による測距性能の劣化を抑制することができる。
　図４等を用いて説明したように、画素Ｐｘは、浮遊拡散領域ＦＤと、第１ストレージノードＳＮ１（ストレージノードＳＮ１１，ＳＮ１２）と浮遊拡散領域ＦＤの間に接続された第７転送ゲートＴＧ７（転送ゲートＴＧ７１，ＴＧ７２）と、第２ストレージノードＳＮ２（ストレージノードＳＮ２１，ＳＮ２２）と浮遊拡散領域ＦＤの間に接続された第８転送ゲートＴＧ８（転送ゲートＴＧ８１，ＴＧ８２）と、を有していてもよい。
　これにより、第１ストレージノードＳＮ１と第２ストレージノードＳＮ２の読み出しに用いられる浮遊拡散領域ＦＤ及びそこからの読出回路（増幅トランジスタＡＭＰや選択トランジスタＳＥＬなど）が共通とされる。
　従って、浮遊拡散領域ＦＤ及びそこからの読み出し回路の特性差を考慮せずに済む。例えば、浮遊拡散領域ＦＤを介して読み出した第１ストレージノードＳＮ１の蓄積電荷量と第２ストレージノードＳＮ２の蓄積電荷量との比率に基づいて距離画像Ｄｉなどを出力する場合には、精度の高い距離画像Ｄｉを出力することができる。
　また、共通部分を有することで、回路の構成を小さく抑えることができる。
　図４等を用いて説明したように、画素Ｐｘは光電変換素子（フォトダイオードＰＤ）で発生した電荷を排出するオーバーフローゲートＯＦＧを備えていてもよい。
　これにより、光電変換素子で生成された電荷のオーバーフローが抑制される。
　即ち、アンチブルーミング機能が働き、生成される距離画像Ｄｉなどを高精度なものとすることができる。
　図５，図８及び図１１等を用いて説明したように、測距センサ４における光電変換素子（フォトダイオードＰＤ）は、パルス発光を行う発光部２が発した光の反射光を受光し、転送ゲート駆動部１０は、発光部２を駆動するパルス信号（照射信号Ｓｐ）によって第１転送ゲート（転送ゲートＭＧ１１，ＭＧ１２）及び第２転送ゲートＭＧ２（転送ゲートＭＧ２１，ＭＧ２２）のＯＮ／ＯＦＦ制御を行ってもよい。
　即ち、第１転送ゲートＭＧ１と第２転送ゲートＭＧ２は、交互にＯＮに制御される。
　これにより、飛行時間型の測距センサとして機能することができる。
　図５、図８及び図１３等を用いて説明したように、測距センサ４における転送ゲート駆動部１０は、第１転送ゲートＭＧ１（転送ゲートＭＧ１１，ＭＧ１２）を介して第１ストレージノードＳＮ１（ストレージノードＳＮ１１，ＳＮ１２）に電荷を蓄積する間は第２転送ゲートＭＧ２（転送ゲートＭＧ２１，ＭＧ２２）を介して第２ストレージノードＳＮ２（ストレージノードＳＮ２１，ＳＮ２２）に電荷が蓄積されるように各転送ゲートＭＧ，ＴＧを制御し、第１転送ゲートＭＧ１を介して第２ストレージノードＳＮ２に電荷を蓄積する間は第２転送ゲートＭＧ２を介して第１ストレージノードＳＮ１に電荷が蓄積されるように各転送ゲートＭＧ，ＴＧを制御してもよい。
　これにより、第１転送ゲートＭＧ１により転送された電荷と第２転送ゲートＭＧ２により転送された電荷が、それぞれ第１ストレージノードＳＮ１と第２ストレージノードＳＮ２に分けられて蓄積される。
　従って、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２の特性差をキャンセルするように転送ゲートＭＧ，ＴＧの制御を行うことが可能となる。
　図８及び図１３等を用いて説明したように、測距センサ４における転送ゲート駆動部１０は、第３転送ゲートＴＧ３（転送ゲートＴＧ３１，ＴＧ３２）をＯＮに制御している間は第５転送ゲートＴＧ５（転送ゲートＴＧ５１，ＴＧ５２）をＯＦＦに制御し、第４転送ゲートＴＧ４（転送ゲートＴＧ４１，ＴＧ４２）をＯＮに制御している間は第６転送ゲートＴＧ６（転送ゲートＴＧ６１，ＴＧ６２）をＯＦＦに制御してもよい。
　これにより、第１転送ゲートＭＧ１（転送ゲートＭＧ１１，ＭＧ１２）を介して転送される電荷が同時に第１ストレージノードＳＮ１（ストレージノードＳＮ１１，ＳＮ１２）と第２ストレージノードＳＮ２（ストレージノードＳＮ２１，ＳＮ２２）の双方に転送されることが防止される。同様に、第２転送ゲートＭＧ２（転送ゲートＭＧ２１，ＭＧ２２）を介して転送される電荷が同時に第１ストレージノードＳＮ１と第２ストレージノードＳＮ２の双方に転送されることが防止される。
　従って、飛行時間型の測距センサとして機能することができる。
　図８及び図１３を用いて説明したように、測距センサ４における転送ゲート駆動部１０は、第１期間（時間Ｔａ，時間Ｔｃ）において第３転送ゲートＴＧ３（転送ゲートＴＧ３１，ＴＧ３２）及び第４転送ゲートＴＧ４（転送ゲートＴＧ４１，ＴＧ４２）をＯＮに制御し、第１期間とは異なる第２期間（時間Ｔｂ，時間Ｔｄ）において第５転送ゲートＴＧ５（転送ゲートＴＧ５１，ＴＧ５２）及び第６転送ゲートＴＧ６（転送ゲートＴＧ６１，ＴＧ６２）をＯＮに制御し、第１期間の長さと第２期間の長さは同じ長さとされていてもよい。
　これにより、第３転送ゲートＴＧ３を介して第１ストレージノードＳＮ１（ストレージノードＳＮ１１，ＳＮ１２）に電荷が蓄積される期間と第６ゲートを介して第１ストレージノードＳＮ１に電荷が蓄積される期間の長さは同じとされる。同様に、第４ゲートを介して第２ストレージノードＳＮ２（ストレージノードＳＮ２１，ＳＮ２２）に電荷が蓄積される期間と第５ゲートを介して第２ストレージノードＳＮ２に電荷が蓄積される期間の長さは同じとされる。
　換言すれば、第１転送ゲートＭＧ１（転送ゲートＭＧ１１，ＭＧ１２）を介して第１ストレージノードＳＮ１に転送されて電荷が蓄積される期間（時間Ｔａ，時間Ｔｃ）と第２転送ゲートＭＧ２（転送ゲートＭＧ２１，ＭＧ２２）を介して第１ストレージノードＳＮ１に転送されて電荷が蓄積される期間（時間Ｔｂ，時間Ｔｄ）の長さが同一とされ、第１転送ゲートＭＧ１を介して第２ストレージノードＳＮ２に転送されて電荷が蓄積される期間（時間Ｔｂ，時間Ｔｄ）と第２転送ゲートＭＧ２を介して第２ストレージノードＳＮ２に転送されて電荷が蓄積される期間（時間Ｔａ，時間Ｔｃ）の長さが同一とされる。
　従って、第１転送ゲートＭＧ１と第２転送ゲートＭＧ２の特性差がキャンセルされて、高精度の測距データを出力することができる。特に、飛行時間型の測距センサにおいては、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２の切り替え周波数が数ＭＨｚ～数１００ＭＨｚとされるため、両転送ゲートの特性差が測距結果に影響を及ぼしやすい。本構成のように、第１期間と第２期間が同じ時間長とされることで、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２の特性差がキャンセルされることにより、測距性能の大幅な向上を図ることが可能となる。
　図８及び図１３を用いて説明したように、測距センサ４においては、第１ストレージノードＳＮ１（ストレージノードＳＮ１１，ＳＮ１２）において第１転送ゲートＭＧ１（転送ゲートＭＧ１１，ＭＧ１２）を介して電荷が蓄積される期間（時間Ｔａ）の長さ及び第２転送ゲートＭＧ２（転送ゲートＭＧ２１，ＭＧ２２）を介して電荷が蓄積される期間（時間Ｔｂ）の長さと、第２ストレージノードＳＮ２（ストレージノードＳＮ２１，ＳＮ２２）において第１転送ゲートＭＧ１を介して電荷が蓄積される期間（時間Ｔｂ）の長さ及び第２転送ゲートＭＧ２を介して電荷が蓄積される期間（時間Ｔａ）の長さは何れも同じ長さとされてもよい。
　これにより、第１転送ゲートＭＧ１を介して第１ストレージノードＳＮ１に転送されて電荷が蓄積される期間と第２転送ゲートＭＧ２を介して第１ストレージノードＳＮ１に転送されて電荷が蓄積される期間の長さが同一とされ、第１転送ゲートＭＧ１を介して第２ストレージノードＳＮ２に転送されて電荷が蓄積される期間と第２転送ゲートＭＧ２を介して第２ストレージノードＳＮ２に転送されて電荷が蓄積される期間の長さが同一とされる。
　従って、第１転送ゲートＭＧ１と第２転送ゲートＭＧ２の特性差がキャンセルされて、高精度の測距データを出力することができる。特に、飛行時間型の測距センサにおいては、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２の切り替え周波数が数ＭＨｚ～数１００ＭＨｚとされるため、両転送ゲートの特性差が測距結果に影響を及ぼしやすい。本構成のように、第１期間と第２期間が同じ時間長とされることで、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２の特性差がキャンセルされることにより、測距性能の大幅な向上を図ることが可能となる。
　なお、第１ストレージノードＳＮ１において第１転送ゲートＭＧ１を介して電荷が蓄積される期間の長さとは、より狭義には、時間Ｔａにおいて第１転送ゲートＭＧ１と第３転送ゲートＴＧ３が共にＯＮに制御されている期間の長さと解釈することができる。即ち、当該期間の長さは、発光周期Ｃｍの半分であるＣｍ／２として算出される１回の蓄積時間に蓄積回数（第１転送ゲートＭＧ１と第３転送ゲートＴＧ３が共にＯＮに制御された回数）を乗算することで得る事ができる。
　同様に、狭義においては、第１ストレージノードＳＮ１において第２転送ゲートＭＧ２を介して電荷が蓄積される期間の長さは、Ｃｍ／２に蓄積回数（第２転送ゲートＭＧ２と第６転送ゲートＴＧ６が共にＯＮに制御された回数）を乗算することで得る事ができる長さと解釈することができる。第２ストレージノードＳＮ２において第１転送ゲートＭＧ１を介して電荷が蓄積される期間の長さは、Ｃｍ／２に蓄積回数（第１転送ゲートＭＧ１と第５転送ゲートＴＧ５が共にＯＮに制御された回数）を乗算することで得る事ができる長さと解釈することができる。第２ストレージノードＳＮ２において第２転送ゲートＭＧ２を介して電荷が蓄積される期間の長さは、Ｃｍ／２に蓄積回数（第２転送ゲートＭＧ２と第４転送ゲートＴＧ４が共にＯＮに制御された回数）を乗算することで得る事ができる長さと解釈することができる。
　図１３を用いて変形例で説明したように、測距センサ４における転送ゲート駆動部１０は、第３転送ゲートＴＧ３（転送ゲートＴＧ３１，ＴＧ３２）と第４転送ゲートＴＧ４（転送ゲートＴＧ４１，ＴＧ４２）と第５転送ゲートＴＧ５（転送ゲートＴＧ５１，ＴＧ５２）と第６転送ゲートＴＧ６（転送ゲートＴＧ６１，ＴＧ６２）をそれぞれ３値駆動してもよい。
　これにより、例えば、ＯＮ／ＯＦＦの駆動に加えて負バイアスによる駆動を行うことが可能とされる。
　従って、第１ストレージノードＳＮ１（ストレージノードＳＮ１１，ＳＮ１２）及び第２ストレージノードＳＮ２（ストレージノードＳＮ２１，ＳＮ２２）に意図しない電荷が蓄積されてしまうことが抑制されるため、測距データの精度の低下を防止することができる。
　図１３を用いて変形例で説明したように、３値駆動は負バイアス駆動を含むようにされてもよい。
　負バイアス駆動を行うことにより、第１ストレージノードＳＮ１（ストレージノードＳＮ１１，ＳＮ１２）及び第２ストレージノードＳＮ２（ストレージノードＳＮ２１，ＳＮ２２）に意図しない電荷蓄積の抑制が図られる。
　従って、測距データの精度の低下を防止することができる。
　図１３を用いて変形例で説明したように、測距センサ４における転送ゲート駆動部１０は、第１ストレージノードＳＮ１（ストレージノードＳＮ１１，ＳＮ１２）及び第２ストレージノードＳＮ２（ストレージノードＳＮ２１，ＳＮ２２）に蓄積された電荷の読み出し期間ＲＯ中において第３転送ゲートＴＧ３（転送ゲートＴＧ３１，ＴＧ３２）と第４転送ゲートＴＧ４（転送ゲートＴＧ４１，ＴＧ４２）と第５転送ゲートＴＧ５（転送ゲートＴＧ５１，ＴＧ５２）と第６転送ゲートＴＧ６（転送ゲートＴＧ６１，ＴＧ６２）を負バイアス駆動してもよい。
　これにより、読み出し期間ＲＯ中の第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２に意図しない電荷蓄積の抑制が図られる。
　従って、測距データの精度の低下を防止することができる。
　図２等を用いて説明したように、測距センサ４においては、画素Ｐｘを複数備えていてもよい。
　これにより、画素Ｐｘごとの距離情報が複数含まれた距離画像Ｄｉが生成される。
　そして、各画素Ｐｘにおいて第１転送ゲートＭＧ１（転送ゲートＭＧ１１，ＭＧ１２）及び第２転送ゲートＭＧ２（転送ゲートＭＧ２１，ＭＧ２２）の特性差が相殺された検出信号が出力されることで、高精度の距離画像Ｄｉを生成することができる。
　図２等を用いて説明したように、測距センサ４においては、画素Ｐｘが二次元配列された画素アレイ部８を有して構成されていてもよい。
　これにより、二次元データとしての距離画像Ｄｉが生成される。
　そして、各画素において第１転送ゲートＭＧ１（転送ゲートＭＧ１１，ＭＧ１２）及び第２転送ゲートＭＧ２（転送ゲートＭＧ２１，ＭＧ２２）の特性差が相殺された検出信号が出力されることで、高精度の二次元距離画像Ｄｉを生成することができる。
　なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
＜８．本技術＞
　本技術は以下のような構成を採ることも可能である。
（１）
　光電変換素子と、
　前記光電変換素子から転送された電荷を蓄積する第１ストレージノード及び第２ストレージノードと、
　前記光電変換素子で発生した電荷をそれぞれ異なる経路に分岐して転送するように前記光電変換素子に接続された第１転送ゲート及び第２転送ゲートと、
　前記第１ストレージノードと前記第１転送ゲートの間に接続された第３転送ゲートと、
　前記第２ストレージノードと前記第２転送ゲートの間に接続された第４転送ゲートと、
　前記第１ストレージノードと前記第２転送ゲートの間に接続された第５転送ゲートと、
　前記第２ストレージノードと前記第１転送ゲートの間に接続された第６転送ゲートと、を有する画素と、
　各転送ゲートを駆動する転送ゲート駆動部と、を備えた
　測距センサ。
（２）
　前記画素は、
　浮遊拡散領域と、
　前記第１ストレージノードと前記浮遊拡散領域の間に接続された第７転送ゲートと、
　前記第２ストレージノードと前記浮遊拡散領域の間に接続された第８転送ゲートと、を有する
　上記（１）に記載の測距センサ。
（３）
　前記画素は前記光電変換素子で発生した電荷を排出するオーバーフローゲートを備えた
　上記（１）から上記（２）の何れかに記載の測距センサ。
（４）
　前記光電変換素子は、パルス発光を行う発光部が発した光の反射光を受光し、
　前記転送ゲート駆動部は、前記発光部を駆動するパルス信号によって前記第１転送ゲート及び前記第２転送ゲートのＯＮ／ＯＦＦ制御を行う
　上記（１）から上記（３）の何れかに記載の測距センサ。
（５）
　前記転送ゲート駆動部は、前記第１転送ゲートを介して前記第１ストレージノードに電荷を蓄積する間は前記第２転送ゲートを介して前記第２ストレージノードに電荷が蓄積されるように各転送ゲートを制御し、前記第１転送ゲートを介して前記第２ストレージノードに電荷を蓄積する間は前記第２転送ゲートを介して前記第１ストレージノードに電荷が蓄積されるように各転送ゲートを制御する
　上記（１）から上記（４）の何れかに記載の測距センサ。
（６）
　前記転送ゲート駆動部は、前記第３転送ゲートをＯＮに制御している間は前記第５転送ゲートをＯＦＦに制御し、前記第４転送ゲートをＯＮに制御している間は前記第６転送ゲートをＯＦＦに制御する
　上記（５）に記載の測距センサ。
（７）
　前記転送ゲート駆動部は、第１期間において前記第３転送ゲート及び前記第４転送ゲートをＯＮに制御し、前記第１期間とは異なる第２期間において前記第５転送ゲート及び前記第６転送ゲートをＯＮに制御し、
　前記第１期間の長さと前記第２期間の長さは同じ長さとされた
　上記（６）に記載の測距センサ。
（８）
　前記第１ストレージノードにおいて前記第１転送ゲートを介して前記電荷が蓄積される期間の長さ及び前記第２転送ゲートを介して前記電荷が蓄積される期間の長さと、前記第２ストレージノードにおいて前記第１転送ゲートを介して前記電荷が蓄積される期間の長さ及び前記第２転送ゲートを介して前記電荷が蓄積される期間の長さは何れも同じ長さとされた
　上記（６）から上記（７）の何れかに記載の測距センサ。
（９）
　前記転送ゲート駆動部は、前記第３転送ゲートと前記第４転送ゲートと前記第５転送ゲートと前記第６転送ゲートをそれぞれ３値駆動する
　上記（１）から上記（８）の何れかに記載の測距センサ。
（１０）
　前記３値駆動は負バイアス駆動を含む
　上記（９）に記載の測距センサ。
（１１）
　前記転送ゲート駆動部は、前記第１ストレージノード及び前記第２ストレージノードに蓄積された電荷の読み出し期間中において前記第３転送ゲートと前記第４転送ゲートと前記第５転送ゲートと前記第６転送ゲートを負バイアス駆動する
　上記（１０）に記載の測距センサ。
（１２）
　前記画素を複数備える
　上記（１）から上記（１１）の何れかに記載の測距センサ。
（１３）
　前記画素が二次元配列された画素アレイ部を有する
　上記（１）から上記（１２）の何れかに記載の測距センサ。
（１４）
　パルス発光を行う発光部と、
　前記発光部から照射された光についての反射光を受光する光電変換素子を含む画素と、複数の転送ゲートを駆動する転送ゲート駆動部と、を有した測距センサと、を備え、
　前記画素は、
　前記光電変換素子と、
　前記光電変換素子から転送された電荷を蓄積する第１ストレージノード及び第２ストレージノードと、
　前記光電変換素子で発生した電荷をそれぞれ異なる経路に分岐して転送するように前記光電変換素子に接続された第１転送ゲート及び第２転送ゲートと、
　前記第１ストレージノードと前記第１転送ゲートの間に接続された第３転送ゲートと、
　前記第２ストレージノードと前記第２転送ゲートの間に接続された第４転送ゲートと、
　前記第１ストレージノードと前記第２転送ゲートの間に接続された第５転送ゲートと、
　前記第２ストレージノードと前記第１転送ゲートの間に接続された第６転送ゲートと、を有する
　測距モジュール。
１　測距モジュール
２　発光部
４　測距センサ
５　発光制御部
８　画素アレイ部
１０　転送ゲート駆動部
ＬＤ　光源
Ｓｐ　照射信号
Ｔａ，Ｔｂ，Ｔｃ，Ｔｄ　時間
ＲＯ　読み出し期間
Ｐｘ、Ｐｘ１、Ｐｘ２　画素
ＰＤ　フォトダイオード
ＦＤ　浮遊拡散領域
ＭＧ１　第１転送ゲート
ＭＧ２　第２転送ゲート
ＳＮ１　第１ストレージノード
ＳＮ２　第２ストレージノード
ＴＧ３　第３転送ゲート
ＴＧ４　第４転送ゲート
ＴＧ５　第５転送ゲート
ＴＧ６　第６転送ゲート
ＴＧ７　第７転送ゲート
ＴＧ８　第８転送ゲート
ＭＧ１１，ＭＧ１２　転送ゲート
ＭＧ２１，ＭＧ２２　転送ゲート
ＳＮ１１，ＳＮ１２　ストレージノード
ＳＮ２１，ＳＮ２２　ストレージノード
ＴＧ３１，ＴＧ３２　転送ゲート
ＴＧ４１，ＴＧ４２　転送ゲート
ＴＧ５１，ＴＧ５２　転送ゲート
ＴＧ６１，ＴＧ６２　転送ゲート
ＴＧ７１，ＴＧ７２　転送ゲート
ＴＧ８１，ＴＧ８２　転送ゲート
ＯＦＧ，ＯＦＧ１，ＯＦＧ２　オーバーフローゲート

Claims (14)

  1. 　光電変換素子と、
    　前記光電変換素子から転送された電荷を蓄積する第１ストレージノード及び第２ストレージノードと、
    　前記光電変換素子で発生した電荷をそれぞれ異なる経路に分岐して転送するように前記光電変換素子に接続された第１転送ゲート及び第２転送ゲートと、
    　前記第１ストレージノードと前記第１転送ゲートの間に接続された第３転送ゲートと、
    　前記第２ストレージノードと前記第２転送ゲートの間に接続された第４転送ゲートと、
    　前記第１ストレージノードと前記第２転送ゲートの間に接続された第５転送ゲートと、
    　前記第２ストレージノードと前記第１転送ゲートの間に接続された第６転送ゲートと、を有する画素と、
    　各転送ゲートを駆動する転送ゲート駆動部と、を備えた
    　測距センサ。
  2. 　前記画素は、
    　浮遊拡散領域と、
    　前記第１ストレージノードと前記浮遊拡散領域の間に接続された第７転送ゲートと、
    　前記第２ストレージノードと前記浮遊拡散領域の間に接続された第８転送ゲートと、を有する
    　請求項１に記載の測距センサ。
  3. 　前記画素は前記光電変換素子で発生した電荷を排出するオーバーフローゲートを備えた
    　請求項１に記載の測距センサ。
  4. 　前記光電変換素子は、パルス発光を行う発光部が発した光の反射光を受光し、
    　前記転送ゲート駆動部は、前記発光部を駆動するパルス信号によって前記第１転送ゲート及び前記第２転送ゲートのＯＮ／ＯＦＦ制御を行う
    　請求項１に記載の測距センサ。
  5. 　前記転送ゲート駆動部は、前記第１転送ゲートを介して前記第１ストレージノードに電荷を蓄積する間は前記第２転送ゲートを介して前記第２ストレージノードに電荷が蓄積されるように各転送ゲートを制御し、前記第１転送ゲートを介して前記第２ストレージノードに電荷を蓄積する間は前記第２転送ゲートを介して前記第１ストレージノードに電荷が蓄積されるように各転送ゲートを制御する
    　請求項１に記載の測距センサ。
  6. 　前記転送ゲート駆動部は、前記第３転送ゲートをＯＮに制御している間は前記第５転送ゲートをＯＦＦに制御し、前記第４転送ゲートをＯＮに制御している間は前記第６転送ゲートをＯＦＦに制御する
    　請求項５に記載の測距センサ。
  7. 　前記転送ゲート駆動部は、第１期間において前記第３転送ゲート及び前記第４転送ゲートをＯＮに制御し、前記第１期間とは異なる第２期間において前記第５転送ゲート及び前記第６転送ゲートをＯＮに制御し、
    　前記第１期間の長さと前記第２期間の長さは同じ長さとされた
    　請求項６に記載の測距センサ。
  8. 　前記第１ストレージノードにおいて前記第１転送ゲートを介して前記電荷が蓄積される期間の長さ及び前記第２転送ゲートを介して前記電荷が蓄積される期間の長さと、前記第２ストレージノードにおいて前記第１転送ゲートを介して前記電荷が蓄積される期間の長さ及び前記第２転送ゲートを介して前記電荷が蓄積される期間の長さは何れも同じ長さとされた
    　請求項６に記載の測距センサ。
  9. 　前記転送ゲート駆動部は、前記第３転送ゲートと前記第４転送ゲートと前記第５転送ゲートと前記第６転送ゲートをそれぞれ３値駆動する
    　請求項１に記載の測距センサ。
  10. 　前記３値駆動は負バイアス駆動を含む
    　請求項９に記載の測距センサ。
  11. 　前記転送ゲート駆動部は、前記第１ストレージノード及び前記第２ストレージノードに蓄積された電荷の読み出し期間中において前記第３転送ゲートと前記第４転送ゲートと前記第５転送ゲートと前記第６転送ゲートを負バイアス駆動する
    　請求項１０に記載の測距センサ。
  12. 　前記画素を複数備える
    　請求項１に記載の測距センサ。
  13. 　前記画素が二次元配列された画素アレイ部を有する
    　請求項１に記載の測距センサ。
  14. 　パルス発光を行う発光部と、
    　前記発光部から照射された光についての反射光を受光する光電変換素子を含む画素と、複数の転送ゲートを駆動する転送ゲート駆動部と、を有した測距センサと、を備え、
    　前記画素は、
    　前記光電変換素子と、
    　前記光電変換素子から転送された電荷を蓄積する第１ストレージノード及び第２ストレージノードと、
    　前記光電変換素子で発生した電荷をそれぞれ異なる経路に分岐して転送するように前記光電変換素子に接続された第１転送ゲート及び第２転送ゲートと、
    　前記第１ストレージノードと前記第１転送ゲートの間に接続された第３転送ゲートと、
    　前記第２ストレージノードと前記第２転送ゲートの間に接続された第４転送ゲートと、
    　前記第１ストレージノードと前記第２転送ゲートの間に接続された第５転送ゲートと、
    　前記第２ストレージノードと前記第１転送ゲートの間に接続された第６転送ゲートと、を有する
    　測距モジュール。
PCT/JP2021/046512 2021-01-20 2021-12-16 測距センサ、測距モジュール WO2022158186A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/261,201 US20240085535A1 (en) 2021-01-20 2021-12-16 Ranging sensor and ranging module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021007239A JP2022111663A (ja) 2021-01-20 2021-01-20 測距センサ、測距モジュール
JP2021-007239 2021-01-20

Publications (1)

Publication Number Publication Date
WO2022158186A1 true WO2022158186A1 (ja) 2022-07-28

Family

ID=82548191

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/046512 WO2022158186A1 (ja) 2021-01-20 2021-12-16 測距センサ、測距モジュール

Country Status (3)

Country Link
US (1) US20240085535A1 (ja)
JP (1) JP2022111663A (ja)
WO (1) WO2022158186A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019054099A1 (ja) * 2017-09-14 2019-03-21 パナソニックＩｐマネジメント株式会社 固体撮像装置、及びそれを備える撮像装置
JP2019103030A (ja) * 2017-12-05 2019-06-24 キヤノン株式会社 撮像装置、その制御方法、および制御プログラム
WO2020241151A1 (ja) * 2019-05-24 2020-12-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び測距装置
US20200393549A1 (en) * 2019-06-13 2020-12-17 Samsung Electronics Co., Ltd. Depth sensor comprising hybrid pixel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019054099A1 (ja) * 2017-09-14 2019-03-21 パナソニックＩｐマネジメント株式会社 固体撮像装置、及びそれを備える撮像装置
JP2019103030A (ja) * 2017-12-05 2019-06-24 キヤノン株式会社 撮像装置、その制御方法、および制御プログラム
WO2020241151A1 (ja) * 2019-05-24 2020-12-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び測距装置
US20200393549A1 (en) * 2019-06-13 2020-12-17 Samsung Electronics Co., Ltd. Depth sensor comprising hybrid pixel

Also Published As

Publication number Publication date
JP2022111663A (ja) 2022-08-01
US20240085535A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
JP5635937B2 (ja) 固体撮像装置
JP4798254B2 (ja) 受光デバイス及びその制御方法
JP5171158B2 (ja) 固体撮像装置及び距離画像測定装置
KR101751090B1 (ko) 거리 화상 센서
US9025139B2 (en) Photoelectric conversion element, light receiving device, light receiving system, and distance measuring device
CN107300705B (zh) 基于载波调制的激光雷达测距系统及测距方法
US20180176498A1 (en) Global shutter pixel structures with shared transfer gates
JP5576851B2 (ja) 測距システム及び測距方法
JP6006514B2 (ja) 距離センサ及び距離画像センサ
US8446499B2 (en) Image capturing apparatus, image capturing system, and processing method
US9018573B2 (en) Solid-state image sensing device with a change-over switch
WO2022007449A1 (zh) 一种图像传感器像素电路、图像传感器及深度相机
JP5675469B2 (ja) 測距システム
JP2012215480A (ja) 測距システム
JP6651720B2 (ja) 撮像素子および撮像装置
JP6643346B2 (ja) 固体撮像装置
WO2022158186A1 (ja) 測距センサ、測距モジュール
US9054014B2 (en) Unit pixel for accurately removing reset noise, solid-state image sensing device, and method for summing unit pixel signals
JP5657516B2 (ja) 画素駆動装置及び画素駆動方法
CN113923382A (zh) 图像感测装置
WO2022137685A1 (ja) 測距装置、測距方法および位相検出装置
US20220113425A1 (en) Device of acquisition of a 2d image and of a depth image of a scene
US8569804B2 (en) Light receiving device
JP2021097301A (ja) 間接ｔｏｆカメラ用画素、間接ｔｏｆカメラ用固体撮像装置、および間接ｔｏｆカメラ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21921288

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18261201

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21921288

Country of ref document: EP

Kind code of ref document: A1