JP2022111663A - 測距センサ、測距モジュール - Google Patents

Abstract

【課題】回路における特性のばらつきを解消することにより測距結果の精度向上を図る。【解決手段】 測距センサは、光電変換素子と、前記光電変換素子から転送された電荷を蓄積する第１ストレージノード及び第２ストレージノードと、前記光電変換素子で発生した電荷をそれぞれ異なる経路に分岐して転送するように前記光電変換素子に接続された第１転送ゲート及び第２転送ゲートと、記第１ストレージノードと前記第１転送ゲートの間に接続された第３転送ゲートと、前記第２ストレージノードと前記第２転送ゲートの間に接続された第４転送ゲートと、前記第１ストレージノードと前記第２転送ゲートの間に接続された第５転送ゲートと、前記第２ストレージノードと前記第１転送ゲートの間に接続された第６転送ゲートと、を有する画素と、各転送ゲートを駆動する転送ゲート駆動部と、を備えるものとした。【選択図】図４

Description

本技術は、強度変調された照射光についての反射光を受光することによって生成される電荷を微小時間ごとに振り分ける回路を備える測距センサ及び測距モジュールの技術分野に関する。

例えば、飛行時間型の測距方式の一種であるｉＴｏＦ（indirect Time of Flight）方式に対応した測距センサでは、光電変換素子で発生した電荷を微小時間毎に複数の浮遊拡散領域（ＦＤ：Floating Diffusion）に交互に転送することで距離情報を生成している。
例えば、下記特許文献１においては、一つの光電変換領域に対して二つのＦＤを配置し、微小時間毎に電荷を二つのＦＤに転送することで距離情報の生成に必要な電荷の蓄積を行っている。

特開２０１９－４１４９号公報

ところで、測距センサが備える各回路には個体差などに起因する特性のばらつきがある。回路における特性のばらつきは測距結果に多大な影響を及ぼす場合がある。例えば、特許文献１に記載の技術においては、ＦＤから電荷を読み出す読み出し回路がＦＤごとに異なるため、読み出し回路の特性のばらつきが測距結果に影響を及ぼしてしまう虞がある。

本技術は上記事情に鑑み為されたものであり、回路における特性のばらつきを解消することにより測距結果の精度向上を図ることを目的とする。

本技術に係る測距センサは、 光電変換素子と、前記光電変換素子から転送された電荷を蓄積する第１ストレージノード及び第２ストレージノードと、前記光電変換素子で発生した電荷をそれぞれ異なる経路に分岐して転送するように前記光電変換素子に接続された第１転送ゲート及び第２転送ゲートと、前記第１ストレージノードと前記第１転送ゲートの間に接続された第３転送ゲートと、前記第２ストレージノードと前記第２転送ゲートの間に接続された第４転送ゲートと、前記第１ストレージノードと前記第２転送ゲートの間に接続された第５転送ゲートと、前記第２ストレージノードと前記第１転送ゲートの間に接続された第６転送ゲートと、を有する画素と、各転送ゲートを駆動する転送ゲート駆動部と、を備えたものである。
これにより、第１ストレージノードに電荷を蓄積するための経路が少なくとも二つ設けられる。同様に、第２ストレージノードに電荷を蓄積するための経路についても少なくとも二つ設けられる。

上記した測距センサにおける前記画素は、浮遊拡散領域と、前記第１ストレージノードと前記浮遊拡散領域の間に接続された第７転送ゲートと、前記第２ストレージノードと前記浮遊拡散領域の間に接続された第８転送ゲートと、を有していてもよい。
これにより、第１ストレージノードと第２ストレージノードの読み出しに用いられる浮遊拡散領域及びそこからの読出回路が共通とされる。

上記した測距センサにおける前記画素は前記光電変換素子で発生した電荷を排出するオーバーフローゲートを備えていてもよい。
これにより、光電変換素子で生成された電荷のオーバーフローが抑制される。

上記した測距センサにおける前記光電変換素子は、パルス発光を行う発光部が発した光の反射光を受光し、前記転送ゲート駆動部は、前記発光部を駆動するパルス信号によって前記第１転送ゲート及び前記第２転送ゲートのＯＮ／ＯＦＦ制御を行ってもよい。
即ち、第１転送ゲートと第２転送ゲートは、交互にＯＮに制御される。

上記した測距センサにおける前記転送ゲート駆動部は、前記第１転送ゲートを介して前記第１ストレージノードに電荷を蓄積する間は前記第２転送ゲートを介して前記第２ストレージノードに電荷が蓄積されるように各転送ゲートを制御し、前記第１転送ゲートを介して前記第２ストレージノードに電荷を蓄積する間は前記第２転送ゲートを介して前記第１ストレージノードに電荷が蓄積されるように各転送ゲートを制御してもよい。
これにより、第１転送ゲートにより転送された電荷と第２転送ゲートにより転送された電荷が、それぞれ第１ストレージノードと第２ストレージノードに分けられて蓄積される。

上記した測距センサにおける前記転送ゲート駆動部は、前記第３転送ゲートをＯＮに制御している間は前記第５転送ゲートをＯＦＦに制御し、前記第４転送ゲートをＯＮに制御している間は前記第６転送ゲートをＯＦＦに制御してもよい。
これにより、第１転送ゲートを介して転送される電荷が同時に第１ストレージノードと第２ストレージノードの双方に転送されることが防止される。同様に、第２転送ゲートを介して転送される電荷が同時に第１ストレージノードと第２ストレージノードの双方に転送されることが防止される。

上記した測距センサにおける前記転送ゲート駆動部は、第１期間において前記第３転送ゲート及び前記第４転送ゲートをＯＮに制御し、前記第１期間とは異なる第２期間において前記第５転送ゲート及び前記第６転送ゲートをＯＮに制御し、前記第１期間の長さと前記第２期間の長さは同じ長さとされてもよい。
これにより、第３ゲートを介して第１ストレージノードに電荷が蓄積される期間と第６ゲートを介して第１ストレージノードに電荷が蓄積される期間の長さは同じとされる。同様に、第４ゲートを介して第２ストレージノードに電荷が蓄積される期間と第５ゲートを介して第２ストレージノードに電荷が蓄積される期間の長さは同じとされる。

上記した測距センサでは、前記第１ストレージノードにおいて前記第１転送ゲートを介して前記電荷が蓄積される期間の長さ及び前記第２転送ゲートを介して前記電荷が蓄積される期間の長さと、前記第２ストレージノードにおいて前記第１転送ゲートを介して前記電荷が蓄積される期間の長さ及び前記第２転送ゲートを介して前記電荷が蓄積される期間の長さは何れも同じ長さとされてもよい。
これにより、第１転送ゲートを介して第１ストレージノードに転送されて電荷が蓄積される期間と第２転送ゲートを介して第１ストレージノードに転送されて電荷が蓄積される期間の長さが同一とされ、第１転送ゲートを介して第２ストレージノードに転送されて電荷が蓄積される期間と第２転送ゲートを介して第２ストレージノードに転送されて電荷が蓄積される期間の長さが同一とされる。

上記した測距センサにおける前記転送ゲート駆動部は、前記第３転送ゲートと前記第４転送ゲートと前記第５転送ゲートと前記第６転送ゲートをそれぞれ３値駆動してもよい。
これにより、例えば、ＯＮ／ＯＦＦの駆動に加えて負バイアスによる駆動を行うことが可能とされる。

上記した測距センサにおいて、前記３値駆動は負バイアス駆動を含んでいてもよい。
負バイアス駆動を行うことにより、第１ストレージノード及び第２ストレージノードに意図しない電荷蓄積の抑制が図られる。

上記した測距センサにおける前記転送ゲート駆動部は、前記第１ストレージノード及び前記第２ストレージノードに蓄積された電荷の読み出し期間中において前記第３転送ゲートと前記第４転送ゲートと前記第５転送ゲートと前記第６転送ゲートを負バイアス駆動してもよい。
これにより、読み出し期間中の第１ストレージノード及び第２ストレージノードに意図しない電荷蓄積の抑制が図られる。

上記した測距センサにおいては、前記画素を複数備えていてもよい。
これにより、画素ごとの距離情報が複数含まれた距離画像が生成される。

上記した測距センサにおいては、前記画素が二次元配列された画素アレイ部を有していてもよい。
これにより、二次元データとしての距離画像が生成される。

本技術に係る測距モジュールは、 パルス発光を行う発光部と、前記発光部から照射された光についての反射光を受光する光電変換素子を含む画素と、複数の転送ゲートを駆動する転送ゲート駆動部と、を有した測距センサと、を備え、前記画素は、光電変換素子と、前記光電変換素子から転送された電荷を蓄積する第１ストレージノード及び第２ストレージノードと、前記光電変換素子で発生した電荷をそれぞれ異なる経路に分岐して転送するように前記光電変換素子に接続された第１転送ゲート及び第２転送ゲートと、前記第１ストレージノードと前記第１転送ゲートの間に接続された第３転送ゲートと、前記第２ストレージノードと前記第２転送ゲートの間に接続された第４転送ゲートと、前記第１ストレージノードと前記第２転送ゲートの間に接続された第５転送ゲートと、前記第２ストレージノードと前記第１転送ゲートの間に接続された第６転送ゲートと、を有するものである。
このような測距モジュールによっても上記した各種の作用を得ることができる。

本技術に係る測距モジュールの構成例を示すブロック図である。 測距センサの構成例を示すブロック図である。 クロック信号についての説明図である。 画素が備える回路構成例を示す回路図である。 時間Ｔ１と時間Ｔａと時間Ｔｂの関係を示す説明図である。 時間Ｔ２と時間Ｔｃと時間Ｔｄの関係を示す説明図である。 蓄積期間と読み出し期間とデッドタイムの関係を示す説明図である。 蓄積期間と読み出し期間における回路素子のタイミングチャートである。 転送ゲートやストレージノードなどの回路素子の配置例を示す概略図である。 第２の実施の形態における蓄積時間と読み出し期間とデッドタイムの関係を示す説明図である。 第２の実施の形態における画素が備える回路構成例を示す回路図である。 第２の実施の形態における読み出し期間の動作を説明するためのタイミングチャートである。 変形例に記載した画素が備える回路素子のタイミングチャートである。 従来の測距センサの回路構成例を示す図である。 従来の手法による蓄積時間と読み出し期間とデッドタイムの関係を示す図である。

以下、添付図面を参照し、本技術に係る実施の形態を次の順序で説明する。
<１．測距モジュールの構成>
<２．画素の回路構成>
<３．画素の動作>
<４．回路素子の配置例>
<５．第２の実施の形態>
<６．変形例>
<７．まとめ>
<８．本技術>

<１．測距モジュールの構成>
図１は測距モジュール１の構成例を示したものである。
測距モジュール１は、本技術に係る実施の形態としての測距センサを備えて構成されている。
測距モジュール１は、ｉＴｏＦ（indirect Time of Flight）方式による測距を行うモジュールとされ、発光部２と制御部３と測距センサ４とを備えている。ｉＴｏＦ方式は、被写体ＯＢに対して照射される強度変調された照射光ＬＩの位相と照射光ＬＩが被写体ＯＢによって反射された反射光ＬＲの位相の差分を検出することにより測距モジュールと被写体ＯＢ間の距離を算出するものである。

発光部２は、光源ＬＤとして一つ以上の発光素子を有して構成されている。発光部２は、被写体ＯＢに対して照射光ＬＩの照射を行う。照射光ＬＩは、例えば、７８０ｎｍ～１０００ｎｍの範囲とされた赤外光（ＩＲ光）とされる。

制御部３は、発光部２の光源ＬＤを駆動するための発光制御部５を備えている。発光制御部５は、所定の周期で強度が変化する強度変調光を照射するためのクロック信号を生成し発光部２に供給する。クロック信号の周波数は、例えば、数ＭＨｚ～数１００ＭＨｚとされている。

発光部２は制御部３から供給されたクロック信号に基づいてパルス信号としての照射信号Ｓｐを生成し光源ＬＤに供給することにより光源ＬＤを発光駆動する。なお、発光部２は制御部３から供給されたクロック信号そのものを用いて光源ＬＤを発光駆動してもよい。

以降の説明においては、光源ＬＤの発光周期を「発光周期Ｃｍ」と記載する。発光周期Ｃｍはクロック信号の周波数の逆数によって表される。

測距センサ４は、センサ部６と信号処理部７とを備えて構成されている。センサ部６は、例えば、光電変換素子が形成された半導体基板の裏面にオンチップマイクロレンズ等の光学部材が形成され、半導体基板の表面側に配線層が形成された裏面照射型のセンサチップとされる。
信号処理部７はセンサ部６に対して別の半導体チップとして形成されていてもよいし、一体の半導体チップとされていてもよい。

センサ部６は画素アレイ部８を備えて構成されている。センサ部６と画素アレイ部８の具体的な構成例について図２を参照して説明する。

測距センサ４は、画素アレイ部８とセンサ制御部９と転送ゲート駆動部１０と垂直駆動部１１とカラム処理部１２と水平駆動部１３と信号処理部７とデータ格納部１４とを備えている。

画素アレイ部８は、画素Ｐｘが行方向及び列方向に二次元配列された構成を有し、更に、画素Ｐｘを駆動するための信号線等を含む回路構成を備えている。これらの回路構成については改めて後述する。
なお、以降の説明において、行方向とは水平方向に配列された画素Ｐｘの配列方向を言い、列方向とは垂直方向に配列された画素Ｐｘの配列方向を言う。図２においては、行方向を横方向、列方向を縦方向としている。

画素アレイ部８は、画素Ｐｘごとに測距された距離情報を出力する。公知のように、ｉＴｏＦ方式における画素Ｐｘでは、例えば、受光により光電変換素子で発生する電荷が交互にＯＮに制御される二つの転送ゲートによって蓄積部（或いは保持部）に振り分けられる。詳しくは後述するが、本実施の形態における画素Ｐｘは、電荷が振り分けられる蓄積部として浮遊拡散領域（ＦＤ：Floating Diffusion）とは別のストレージノードを備える。

ここで、二つの転送ゲートの切り替え周期は光源ＬＤに供給される照射信号Ｓｐの周期（＝発光周期Ｃｍ）と同じとされる。即ち、照射信号Ｓｐの１周期において、一方の転送ゲートから他方の転送ゲートへのＯＮ状態の切り替えと他方の転送ゲートから一方の転送ゲートへのＯＮ状態の切り替えが一度ずつ行われる。

照射信号Ｓｐの周波数は上述したように比較的高周波とされるため、上述した転送ゲートの切り替えを１回ずつ行った場合に蓄積部に蓄積される電荷は非常に微量とされる。従って、距離情報の精度を向上させるために、ｉＴｏＦ方式では、照射光ＬＩの強度変調を数千回から数万回程度繰り返すと共に画素Ｐｘの転送ゲートにおいてＯＮ制御及びＯＦＦ制御を同じ回数だけ繰り返す。
これにより、蓄積部に蓄積される電荷量を増やし距離情報の高精度化を図っている。

センサ制御部９は、入力される所定のクロック信号に基づいて各種のタイミング信号を生成するタイミングジェネレータなどにより構成され、生成したタイミング信号に基づいて転送ゲート駆動部１０と垂直駆動部１１とカラム処理部１２と水平駆動部１３とを駆動する。

転送ゲート駆動部１０は、照射信号Ｓｐの周期に同期した転送ゲートのＯＮ／ＯＦＦ制御を行う。本実施の形態では、後述するように、一つの画素Ｐｘに対して設けられた複数の転送ゲートのうち、二つの転送ゲートについて照射信号Ｓｐに同期したタイミング信号を用いた駆動を行う。また、画素Ｐｘに設けられた他の転送ゲートについても、照射信号Ｓｐよりも低周波のタイミング信号を用いてＯＮ／ＯＦＦ制御を行う。各転送ゲートの駆動についてはタイミングチャートを参照して改めて後述する。

転送ゲート駆動部１０は、画素列に対応したゲート駆動線Ｌｇを介して各転送ゲートの駆動を行う。

ここで、センサ制御部９に供給される所定のクロック信号について図３を参照して説明する。
制御部３の発光制御部５は、発光部２が備える光源ＬＤに供給するクロック信号ＣＬＫ－ＬＤを生成する。具体的には、発光制御部５は発振器を用いて生成したクロック信号ＣＬＫ－ＬＤを生成する。発光制御部５は、生成したクロック信号ＣＬＫ－ＬＤを発光部２に供給する。

また、センサ制御部９は、クロック信号ＣＬＫ－ＬＤに基づいて生成された照射信号Ｓｐに同期させて転送ゲート駆動部１０が転送ゲートを駆動するために、転送ゲート駆動部１０に対してクロック信号ＣＫＬ－ＴＧを供給する。
クロック信号ＣＬＫ－ＴＧは発光部２に供給されるクロック信号ＣＬＫ－ＬＤと同一の信号とされる。従って、発光制御部５はクロック信号ＣＬＫ－ＬＤをクロック信号ＣＬＫ－ＴＧとして測距センサ４のセンサ制御部９に供給する。

図２の説明に戻る。
垂直駆動部１１は、シフトレジスタやアドレスデコーダなどによって構成され、行駆動線Ｌｈを介して画素アレイ部８の画素Ｐｘを全画素同時或いは行単位等で駆動する。すなわち、垂直駆動部１１は、垂直駆動部１１を制御するセンサ制御部９と共に、画素アレイ部８の各画素Ｐｘの動作を制御する駆動部を構成している。

垂直駆動部１１による駆動制御に応じて画素行の各画素Ｐｘから出力される（読み出される）検出信号、具体的には、画素Ｐｘごとに設けられた浮遊拡散領域に蓄積された電荷に応じた信号は、対応する垂直信号線Ｌｖを通してカラム処理部１２に入力される。
カラム処理部１２は、各画素Ｐｘから垂直信号線Ｌｖを介して読み出された検出信号に対して所定の信号処理を行うと共に、信号処理後の検出信号を一時的に保持する。具体的には、カラム処理部１２は、信号処理としてノイズ除去処理やＡ／Ｄ（Analog to Digital）変換処理などを行う。

各画素Ｐｘに設けられた一つの浮遊拡散領域からの検出信号の読み出しは、照射光ＬＩの強度変調に同期させて振り分けられた電荷が蓄積される蓄積部の数に応じた回数行われる。本実施の形態においては、後述するように蓄積部の数が二つとされているため、各画素Ｐｘについて蓄積部ごとに蓄積電荷が浮遊拡散領域に転送されて検出信号として読み出される。即ち、二つの蓄積部に対してそれぞれ１回の読み出しが実行されるため、画素Ｐｘにおける浮遊拡散領域においては合計２回の読み出しが成される。蓄積部については改めて後述する。

なお、各画素Ｐｘからの検出信号の読み出しは、前述した数千から数万回に亘って転送ゲートをＯＮ／ＯＦＦ制御した後に蓄積部ごとに行われる。即ち、数千から数万回に亘って微量ずつ蓄積された電荷が１回の読み出しで検出信号として読み出される。

センサ制御部９は、クロック信号ＣＬＫ－ＴＧに基づき垂直駆動部１１を制御して、各画素Ｐｘからの検出信号の読み出しタイミングが、このように光源ＬＤが所定回数繰り返し発光されるごとのタイミングとなるように制御する。

水平駆動部１３は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１２の画素列に対応する単位回路を順番に選択する。この水平駆動部１３による選択走査により、カラム処理部１２において単位回路ごとに信号処理された検出信号が順番に出力される。

信号処理部７は、少なくとも演算処理機能を有し、カラム処理部１２から出力される検出信号に基づいて、ｉＴｏＦ方式に対応した距離の算出処理等の種々の信号処理を行う。
そのために、信号処理部７は図１に示すように距離算出部１５を備えて構成されている。
なお、画素Ｐｘから出力される二種の検出信号、即ち、蓄積部ごとの検出信号に基づいてｉＴｏＦ方式による距離情報を算出する手法については公知の手法を用いることができるため、ここでの説明は省略する。

データ格納部１４は、信号処理部７で信号処理を実現するにあたって、その処理に必要なデータを一時的に格納する。

以上のように構成される測距センサ４は、撮像された被写体ＯＢまでの距離を表す距離情報が画素Ｐｘごとに対応づけられた距離画像Ｄｉを出力する。このような測距センサ４を有する測距モジュール１は、例えば、車両に搭載されて、車外にある被写体ＯＢまでの距離を測定する車載用のシステムや、ユーザの手等の対象物までの距離を測定し、その測定結果に基づいてユーザのジェスチャを認識するジェスチャ認識用の装置などに適用することが可能である。

<２．画素の回路構成>
画素アレイ部８が備える画素Ｐｘについての回路構成を図４に示す。
なお、測距モジュール１の測距形態としては、照射信号Ｓｐの変調周波数に対して位相シフト量が０ｄｅｇと１８０ｄｅｇとされた二つの信号を用いて測距を行う方式や、位相シフト量が０ｄｅｇと９０ｄｅｇと１８０ｄｅｇと２７０ｄｅｇとされた四つの信号を用いて測距を行う方式や、位相シフト量が異なる五つ以上の信号を用いて測距を行う方式など各種考えられる。
以降の説明においては、位相シフト量が０ｄｅｇと９０ｄｅｇと１８０ｄｅｇと２７０ｄｅｇとされた四つの信号を用いて測距を行う方式を例に挙げて説明する。

画素Ｐｘは、光電変換素子としてのフォトダイオードＰＤとオーバーフローゲートＯＦＧとをそれぞれ１個ずつ有する。また、画素Ｐｘは、トランジスタなどによって転送ゲート素子として構成され上述した光源ＬＤに供給される照射信号Ｓｐに同期して高速にＯＮ／ＯＦＦ制御される第１転送ゲートＭＧ１と第２転送ゲートＭＧ２を備える。そして、画素Ｐｘは、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２によって転送された電荷が蓄積されて保持される第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２を有している。
転送ゲート素子としてのトランジスタは、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）とされる。
第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２は、例えば、ＭＯＳ（Metal-Oxide-Semiconductor）キャパシタとされる。

また、画素Ｐｘは、第１転送ゲートＭＧ１によって転送された電荷を第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２に振り分けるための二つの転送ゲートとして第３転送ゲートＴＧ３と第５転送ゲートＴＧ５を有している。

第３転送ゲートＴＧ３は、第１転送ゲートＭＧ１と第１ストレージノードＳＮ１の間に配置される。従って、第１転送ゲートＭＧ１と第３転送ゲートＴＧ３はフォトダイオードＰＤと第１ストレージノードＳＮ１の間においてカスケード接続される。
従って、フォトダイオードＰＤで生成された電荷は第１転送ゲートＭＧ１と第３転送ゲートＴＧ３の双方がＯＮに制御された場合に第１ストレージノードＳＮ１に転送される。

第５転送ゲートＴＧ５は、第１転送ゲートＭＧ１と第２ストレージノードＳＮ２の間に配置される。従って、第１転送ゲートＭＧ１と第５転送ゲートＴＧ５はフォトダイオードＰＤと第２ストレージノードＳＮ２の間においてカスケード接続される。
従って、フォトダイオードＰＤで生成された電荷は第１転送ゲートＭＧ１と第５転送ゲートＴＧ５の双方がＯＮに制御された場合に第２ストレージノードＳＮ２に転送される。

更に、画素Ｐｘは、第２転送ゲートＭＧ２によって転送された電荷を第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２に振り分けるための二つの転送ゲートとして第４転送ゲートＴＧ４と第６転送ゲートＴＧ６を有している。

第４転送ゲートＴＧ４は、第２転送ゲートＭＧ２と第２ストレージノードＳＮ２の間に配置される。従って、第２転送ゲートＭＧ２と第４転送ゲートＴＧ４はフォトダイオードＰＤと第２ストレージノードＳＮ２の間においてカスケード接続される。
従って、フォトダイオードＰＤで生成された電荷は第２転送ゲートＭＧ２と第４転送ゲートＴＧ４の双方がＯＮに制御された場合に第２ストレージノードＳＮ２に転送される。

第６転送ゲートＴＧ６は、第２転送ゲートＭＧ２と第１ストレージノードＳＮ１の間に配置される。従って、第２転送ゲートＭＧ２と第６転送ゲートＴＧ６はフォトダイオードＰＤと第１ストレージノードＳＮ１の間においてカスケード接続される。
従って、フォトダイオードＰＤで生成された電荷は第２転送ゲートＭＧ２と第６転送ゲートＴＧ６の双方がＯＮに制御された場合に第１ストレージノードＳＮ１に転送される。

即ち、画素Ｐｘにおいては、第１転送ゲートＭＧ１を通過した電荷を第１ストレージノードＳＮ１に蓄積することが可能とされると共に、第２ストレージノードＳＮ２に蓄積することも可能とされている。
同様に、画素Ｐｘにおいては、第２転送ゲートＭＧ２を通過した電荷を第１ストレージノードＳＮ１に蓄積することが可能とされると共に、第２ストレージノードＳＮ２に蓄積することも可能とされている。

フォトダイオードＰＤ、第１ストレージノードＳＮ１、第２ストレージノードＳＮ２、第１転送ゲートＭＧ１、第２転送ゲートＭＧ２、第３転送ゲートＴＧ３、第４転送ゲートＴＧ４、第５転送ゲートＴＧ５、第６転送ゲートＴＧ６の接続例についてより具体的に説明する。

第１転送ゲートＭＧ１のドレイン及び第２転送ゲートＭＧ２のドレインは共にフォトダイオードＰＤのカソードに接続されている。

第１転送ゲートＭＧ１のソースは第３転送ゲートＴＧ３のドレインに接続されている。第３転送ゲートＴＧ３のソースは第１ストレージノードＳＮ１に接続されている。

第５転送ゲートＴＧ５のドレインは第１転送ゲートＭＧ１と第３転送ゲートＴＧ３の接続点に接続されている。
第５転送ゲートＴＧ５のソースは第２ストレージノードＳＮ２に接続されている。

第２転送ゲートＭＧ２のソースは第４転送ゲートＴＧ４のドレインに接続されている。第４転送ゲートＴＧ４のソースは第２ストレージノードＳＮ２に接続されている。

第６転送ゲートＴＧ６のドレインは第２転送ゲートＭＧ２と第４転送ゲートＴＧ４の接続点に接続されている。
第６転送ゲートＴＧ６のソースは第１ストレージノードＳＮ１に接続されている。

また、画素Ｐｘは、第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２の何れかから転送された電荷を読み出しのタイミングまで保持する浮遊拡散領域ＦＤと、第１ストレージノードＳＮ１に蓄積された電荷を浮遊拡散領域ＦＤに転送する第７転送ゲートＴＧ７と、第２ストレージノードＳＮ２に蓄積された電荷を浮遊拡散領域ＦＤに転送する第８転送ゲートＴＧ８と、を有している。

画素Ｐｘは、リセットトランジスタＲＳＴと増幅トランジスタＡＭＰと選択トランジスタＳＥＬをそれぞれ一つずつ有する。

それぞれの転送ゲートＭＧ，ＴＧとオーバーフローゲートＯＦＧとリセットトランジスタＲＳＴと増幅トランジスタＡＭＰと選択トランジスタＳＥＬは、例えば、Ｎ型のＭＯＳトランジスタで構成される。

オーバーフローゲートＯＦＧは、ゲートに供給されるオーバーフローゲート信号Ｓｏｆｇがオンされると導通状態となる。フォトダイオードＰＤは、オーバーフローゲートＯＦＧが導通状態となると、所定の基準電位ＶＤＤにクランプされて蓄積電荷がリセットされる。
なお、オーバーフローゲート信号Ｓｏｆｇは、例えば垂直駆動部１１より供給される。

フォトダイオードＰＤで生成された電荷は、先ず第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２に転送される。
ここで、フォトダイオードＰＤにおいて生成された電荷を第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２に蓄積する際の各転送ゲートＭＧ，ＴＧの制御状態について説明する。

第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２は、光源ＬＤに供給される照射信号Ｓｐに同期して制御されると共に、第１転送ゲートＭＧ１と第２転送ゲートＭＧ２は同時にＯＮされないように制御される。即ち、第１転送ゲートＭＧ１と第２転送ゲートＭＧ２は高速で交互にＯＮに制御される。

ここで、測距モジュール１は、測距のために、照射信号Ｓｐの変調周波数に対して位相シフト量が異なる複数の信号を検出する。一つの信号を検出するためには、照射光ＬＩの強度変調が数千回から数万回程度繰り返す時間に亘って、反射光ＬＲの受光によって発生した電荷を蓄積する必要がある。一つの信号を検出するための受光時間を時間Ｔ１とする（図５参照）。
時間Ｔ１の間に繰り返される照射光ＬＩの点消灯の回数をｎ回とすると、時間Ｔ１は発光周期Ｃｍに回数ｎを乗算して得られる時間とされる。
なお、後述するが、図４に示す回路構成においては、一つの時間Ｔ１において２種類または４種類の検出信号（例えば位相差が０ｄｅｇとされた検出信号と１８０ｄｅｇとされた検出信号）を得ることができる。

また、時間Ｔ１を前半と後半の半分ずつに分け、前半の時間を時間Ｔａとし、後半の時間をＴｂとする。時間Ｔａ及び時間Ｔｂは時間Ｔ１に０．５を乗算して得られる時間である。

このとき、転送ゲート駆動部１０は、時間Ｔａにおいて第３転送ゲートＴＧ３及び第４転送ゲートＴＧ４をＯＮに制御し、第５転送ゲートＴＧ５及び第６転送ゲートＴＧ６をＯＦＦに制御する。
これにより、時間Ｔａにおいては、フォトダイオードＰＤで生成された電荷は第１転送ゲートＭＧ１のＯＮ／ＯＦＦ制御に基づいて断続的に第１ストレージノードＳＮ１に転送されると共に、第２転送ゲートＭＧ２のＯＮ／ＯＦＦ制御に基づいて断続的に第２ストレージノードＳＮ２に転送される。

また、転送ゲート駆動部１０は、時間Ｔｂにおいて第３転送ゲートＴＧ３及び第４転送ゲートＴＧ４をＯＦＦに制御し、第５転送ゲートＴＧ５及び第６転送ゲートＴＧ６をＯＮに制御する。
これにより、時間Ｔｂにおいては、フォトダイオードＰＤで生成された電荷は第１転送ゲートＭＧ１のＯＮ／ＯＦＦ制御に基づいて断続的に第２ストレージノードＳＮ２に転送されると共に、第２転送ゲートＭＧ２のＯＮ／ＯＦＦ制御に基づいて断続的に第１ストレージノードＳＮ１に転送される。

即ち、第１ストレージノードＳＮ１には、第１転送ゲートＭＧ１を通過した電荷と第２転送ゲートＭＧ２を通過した電荷が共に蓄積される。そして、第１転送ゲートＭＧ１を通過した電荷が蓄積される時間（＝Ｔａ）と第２転送ゲートＭＧ２を通過した電荷が蓄積される時間（＝Ｔｂ）は同じ長さとされる。

同様に、第２ストレージノードＳＮ２には、第１転送ゲートＭＧ１を通過した電荷と第２転送ゲートＭＧ２を通過した電荷が共に蓄積される。そして、第１転送ゲートＭＧ１を通過した電荷が蓄積される時間（＝Ｔａ）と第２転送ゲートＭＧ２を通過した電荷が蓄積される時間（＝Ｔｂ）は同じ長さとされる。

第１ストレージノードＳＮ１に蓄積された電荷は、第７転送ゲートＴＧ７の制御に基づいて浮遊拡散領域ＦＤに転送される。具体的には、第７転送ゲートＴＧ７は、ゲートに供給される転送駆動信号Ｓｔｇ７がＯＮに制御されると導通状態となり、第１ストレージノードＳＮ１に蓄積されている電荷を浮遊拡散領域ＦＤに転送する。

第２ストレージノードＳＮ２に蓄積された電荷は、第８転送ゲートＴＧ８の制御に基づいて浮遊拡散領域ＦＤに転送される。具体的には、第８転送ゲートＴＧ８は、ゲートに供給される転送駆動信号Ｓｔｇ８がＯＮに制御されると導通状態となり、第２ストレージノードＳＮ２に蓄積されている電荷を浮遊拡散領域ＦＤに転送する。

第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２は前述した「蓄積部」として機能する。

第７転送ゲートＴＧ７と第８転送ゲートＴＧ８は、同時にＯＮにならないように制御される。

転送駆動信号Ｓｔｇ７、Ｓｔｇ８は、それぞれが図２に示したゲート駆動線Ｌｇ，Ｌｇを通じて転送ゲート駆動部１０から供給される。なお、図２においては図示を省略したが、ゲート駆動線Ｌｇは、転送駆動信号Ｓｔｇ７と転送駆動信号Ｓｔｇ８それぞれに対応して設けられている。

浮遊拡散領域ＦＤは、第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２に蓄積された電荷を一時的に保持する電荷保持部として機能する。第１ストレージノードＳＮ１に蓄積されていた電荷が浮遊拡散領域ＦＤに一時的に保持されている間は、第２ストレージノードＳＮ２に蓄積された電荷が浮遊拡散領域ＦＤに転送されてくることはない。
また、第２ストレージノードＳＮ２に蓄積されていた電荷が浮遊拡散領域ＦＤに一時的に保持されている間は、第１ストレージノードＳＮ１に蓄積された電荷が浮遊拡散領域ＦＤに転送されてくることはない。

なお、浮遊拡散領域ＦＤは、あくまで一時的に電荷を保持する機能を有しているだけであり前述した蓄積部として機能するものではない。

リセットトランジスタＲＳＴは、ゲートに供給されるリセット信号ＳｒｓｔがＯＮに制御されると導通状態となり、浮遊拡散領域ＦＤの電位を基準電位ＶＤＤにリセットする。
リセット信号Ｓｒｓｔは、例えば垂直駆動部１１によって供給される。

増幅トランジスタＡＭＰは、ソースが選択トランジスタＳＥＬを介して垂直信号線Ｌｖに接続され、ドレインが基準電位ＶＤＤに接続されて、ソースフォロワ回路を構成する。

選択トランジスタＳＥＬは、増幅トランジスタＡＭＰのソースと垂直信号線Ｌｖとの間に接続され、ゲートに供給される選択信号ＳｓｅｌがＯＮに制御されると導通状態となり、浮遊拡散領域ＦＤに保持された電荷を増幅トランジスタＡＭＰを介して垂直信号線Ｌｖに出力する。
選択信号Ｓｓｅｌは、行駆動線Ｌｈを介して垂直駆動部１１によって供給される。

<３．画素の動作>
画素Ｐｘの動作について添付図を参照して説明する。
各画素Ｐｘは、光源ＬＤに供給される照射信号Ｓｐに対して位相差が０ｄｅｇとされた転送駆動信号Ｓ０と位相差が９０ｄｅｇとされた転送駆動信号Ｓ９０と位相差が１８０ｄｅｇとされた転送駆動信号Ｓ１８０と位相差が２７０ｄｅｇとされた転送駆動信号Ｓ２７０とを用いて測距情報を取得する。

それぞれの転送駆動信号Ｓ０，Ｓ９０，Ｓ１８０，Ｓ２７０は、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２に供給される駆動用の信号である。即ち、第１転送ゲートＭＧ１と第２転送ゲートＭＧ２は、転送駆動信号Ｓ０，Ｓ９０，Ｓ１８０，Ｓ２７０によって上述したようなＯＮ／ＯＦＦ制御がなされる。

図５に示す時間Ｔ１において、第２転送ゲートＭＧ２に供給される転送駆動信号は第１転送ゲートＭＧ１に供給される転送駆動信号の反転信号とされる。

例えば、時間Ｔ１の前半部分とされた時間Ｔａにおいて第１転送ゲートＭＧ１に転送駆動信号Ｓ０が供給されると共に第２転送ゲートＭＧ２に転送駆動信号Ｓ１８０が供給される。
また、後半部分とされた時間Ｔｂにおいて第１転送ゲートＭＧ１に転送駆動信号Ｓ１８０が供給されると共に第２転送ゲートＭＧ２に転送駆動信号Ｓ０が供給される。

これにより、転送ゲートＭＧ１，ＭＧ２の特性差を相殺しつつ、転送駆動信号Ｓ０に基づいて転送された電荷が第１ストレージノードＳＮ１に蓄積されると共に転送駆動信号Ｓ１８０に基づいて転送された電荷が第２ストレージノードＳＮ２に蓄積される。

第１ストレージノードＳＮ１に蓄積された電荷の読み出し処理及び第２ストレージノードＳＮ２に蓄積された電荷の読み出し処理を終えた後、各画素Ｐｘにおいては、転送駆動信号Ｓ９０及び転送駆動信号Ｓ２７０に基づいて再び電荷を蓄積する。

具体的には、図６に示すように、時間Ｔ１と同じ長さとされた時間Ｔ２の前半部分とされた時間Ｔｃにおいては、第１転送ゲートＭＧ１に転送駆動信号Ｓ９０が供給されると共に第２転送ゲートＭＧ２に転送駆動信号Ｓ２７０が供給される。
また、時間Ｔ２の後半部分とされた時間Ｔｄにおいては、第１転送ゲートＭＧ１に転送駆動信号Ｓ２７０が供給されると共に第２転送ゲートＭＧ２に転送駆動信号Ｓ９０が供給される。

これにより、転送ゲートＭＧ１，ＭＧ２の特性差を相殺しつつ、転送駆動信号Ｓ９０に基づいて転送された電荷が第１ストレージノードＳＮ１に蓄積されると共に転送駆動信号Ｓ２７０に基づいて転送された電荷が第２ストレージノードＳＮ２に蓄積される。

そして、時間Ｔ１における電荷の蓄積（受光動作）を行うと共に、時間Ｔ２における電荷の蓄積を行うことで、被写体ＯＢについての画素Ｐｘごとの距離情報を得ることができる。

以上の流れをまとめたものを図７に示す。
図示するように、時間Ｔ１において第１ストレージノードＳＮ１に転送駆動信号Ｓ０に基づく電荷が蓄積されると共に第２ストレージノードＳＮ２に転送駆動信号Ｓ１８０に基づく電荷が蓄積される。
それぞれのストレージノードに蓄積された電荷は、読み出し期間ＲＯにおいて時分割で読み出される。

そして、時間Ｔ２において第１ストレージノードＳＮ１に転送駆動信号Ｓ９０に基づく電荷が蓄積されると共に第２ストレージノードＳＮ２に転送駆動信号Ｓ２７０に基づく電荷が蓄積される。
それぞれのストレージノードに蓄積された電荷は、再度読み出し期間ＲＯにおいて時分割で読み出される。

転送駆動信号Ｓ９０に基づく電荷及び転送駆動信号Ｓ２７０に基づく電荷の読み出し期間ＲＯの後は、デッドタイムＤＴが設けられる。デッドタイムＤＴにおいては、次の露光を開始するための準備や電荷の蓄積を開始するための準備が行われる。

時間Ｔ１及びそれに続く読み出し期間ＲＯについてのより詳細なタイミングチャートを図８に示す。

第１ストレージノードＳＮ１においては、デッドタイムＤＴの終了後に転送駆動信号Ｓ０に基づく電荷が蓄積される。この期間の前半部分は時間Ｔａとされ後半部分は時間Ｔｂとされる。その後、読み出し期間ＲＯが設けられる。
第２ストレージノードＳＮ２においては、デッドタイムＤＴの終了後に転送駆動信号Ｓ１８０に基づく電荷が蓄積される。その後、読み出し期間ＲＯが設けられる。

オーバーフローゲートＯＦＧは、デッドタイムＤＴ及び読み出し期間ＲＯにおいてＯＮに制御され、電荷の蓄積期間である時間Ｔａ及び時間ＴｂにおいてはＯＦＦに制御される。

第１転送ゲートＭＧ１には、蓄積期間における前半部分である時間Ｔａにおいて転送駆動信号Ｓ０が供給され、後半部分である時間Ｔｂにおいて転送駆動信号Ｓ１８０が供給される。即ち、第１転送ゲートＭＧ１に供給される駆動信号は、時間Ｔａと時間Ｔｂの切り替わりのタイミングで反転される。

第２転送ゲートＭＧ２には、時間Ｔａにおいて転送駆動信号Ｓ１８０が供給され、時間Ｔｂにおいて転送駆動信号Ｓ０が供給される。即ち、第２転送ゲートＭＧ２に供給される駆動信号は、時間Ｔａと時間Ｔｂの切り替わりのタイミングで反転される。

なお、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２は、デッドタイムＤＴ及び読み出し期間ＲＯにおいてＯＦＦに制御される。

第３転送ゲートＴＧ３及び第４転送ゲートＴＧ４は、時間ＴａにおいてＯＮに制御され、時間ＴｂとデッドタイムＤＴと読み出し期間ＲＯにおいてＯＦＦに制御される。

第５転送ゲートＴＧ５及び第６転送ゲートＴＧ６は、時間ＴｂにおいてＯＮに制御され、時間ＴａとデッドタイムＤＴと読み出し期間ＲＯにおいてＯＦＦに制御される。

第７転送ゲートＴＧ７及び第８転送ゲートＴＧ８は、読み出し期間ＲＯにおいて時間をずらしてそれぞれ１回ずつＯＮに制御され、当該ＯＮ期間以外はＯＦＦに制御される。

但し、第７転送ゲートＴＧ７及び第８転送ゲートＴＧ８を含む上述した各転送ゲートＴＧは、リセット動作が行われる期間については適宜ＯＮに制御され得る。

先ず、受光を開始する前のデッドタイムＤＴ（図８に示すデッドタイムＤＴよりも前のタイミング）において、画素Ｐｘの電荷をリセットするリセット動作が全画素で行われる。すなわち、例えばオーバーフローゲートＯＦＧ、各リセットトランジスタＲＳＴ、及び各転送ゲートＭＧ，ＴＧがオン（導通状態）とされ、フォトダイオードＰＤ、浮遊拡散領域ＦＤの蓄積電荷がリセットされる。

蓄積電荷のリセット後、図８に示すようなタイミングで画素Ｐｘが備える各回路素子を駆動することで、全画素で測距のための受光動作が開始される。ここで言う受光動作とは、１回の測距のために行われる受光動作を意味する。すなわち、図５に示す時間Ｔ１における受光動作を意味する。

これにより、第１ストレージノードＳＮ１においては、転送駆動信号Ｓ０に基づいて第１転送ゲートＭＧ１を通過した電荷と第２転送ゲートＭＧ２を通過した電荷が同じ長さの期間に亘って蓄積される。同様に第２ストレージノードＳＮ２においては、転送駆動信号Ｓ１８０に基づいて第１転送ゲートＭＧ１を通過した電荷と第２転送ゲートＭＧ２を通過した電荷が同じ長さの期間に亘って蓄積される。

続いて、垂直駆動部１１は、時間ＲＯにおいて相関２重サンプリング処理(ＣＤＳ: Correlated Double Sampling)のための読み出し制御を行う。
具体的には、時間Ｔ１に亘る受光動作を終えると、リセットトランジスタＲＳＴの基準電位ＶＤＤを読み出す。これを「Ｐ相」とする。
続いて、第７転送ゲートＴＧ７をＯＮに制御することにより第１ストレージノードＳＮ１に蓄積された電荷を浮遊拡散領域ＦＤに転送した後、リセットトランジスタＲＳＴの基準電位ＶＤＤと浮遊拡散領域ＦＤの信号電圧の加算電圧を読み出す。これを「Ｄ相」とする。
最後に、Ｄ相において読み出した電圧信号からＰ相において読み出した電圧信号を減算した信号を出力する。

第７転送ゲートＴＧ７を制御することにより第１ストレージノードＳＮ１の電荷を浮遊拡散領域ＦＤを介して読み出した後、第２ストレージノードＳＮ２及び第８転送ゲートＴＧ８についても同様の処理を行う。

このような処理によりカラム処理部１２は相関２重サンプリング処理を実現する。相関２重サンプリング処理が行われることで、画素Ｐｘの回路素子等の製造ばらつきや垂直信号線Ｌｖの製造ばらつき等をキャンセルしたノイズの少ない出力を得ることができる。

以上で１回の受光動作が終了し、リセット動作から始まる次の受光動作が実行される。そして、次の受光動作においては、転送駆動信号Ｓ９０及び転送駆動信号Ｓ２７０が第１転送ゲートＭＧ１及び第２転送ゲートに供給される。

このように、光源ＬＤに供給される照射信号Ｓｐに対しての位相差が０ｄｅｇとされた転送駆動信号Ｓ０と位相差が９０ｄｅｇとされた転送駆動信号Ｓ９０と位相差が１８０ｄｅｇとされた転送駆動信号Ｓ１８０と位相差が２７０ｄｅｇとされた転送駆動信号Ｓ２７０とを用いて受光量に基づく信号を取得する。

画素Ｐｘが受光する反射光ＬＲは、光源ＬＤが照射光ＬＩを発したタイミングから、被写体ＯＢまでの距離に応じて遅延される。被写体ＯＢまでの距離に応じた遅延時間によって、転送駆動信号Ｓ０によって第１ストレージノードＳＮ１に蓄積される電荷と転送駆動信号Ｓ１８０によって第２ストレージノードＳＮ２に蓄積される電荷と転送駆動信号Ｓ９０によって第１ストレージノードＳＮ１に蓄積される電荷と転送駆動信号Ｓ２７０によって第２ストレージノードＳＮ２に蓄積される電荷の比率が異なる。これらの比率に応じて測距モジュール１と被写体ＯＢの距離を求めることができる。

<４．回路素子の配置例>
画素Ｐｘが備える各転送ゲートＭＧ，ＴＧなどのトランジスタやストレージノードなどの回路素子の配置例について平面図として図９に示す。なお、説明における上下左右は、図９における上下左右を示す。
例えば、裏面照射型の測距センサ４における画素Ｐｘであれば、半導体基板の表面側に各回路素子が配置される。

画素Ｐｘの中央部にフォトダイオードＰＤが配置され、フォトダイオードＰＤの上辺付近に第１転送ゲートＭＧ１が配置され、フォトダイオードＰＤの下辺付近に第２転送ゲートＭＧ２が配置されている。
また、フォトダイオードＰＤの左右の辺にはそれぞれオーバーフローゲートＯＦＧが配置されている。

第３転送ゲートＴＧ３及び第５転送ゲートＴＧ５は、フォトダイオードＰＤの上部において左右に離隔して配置されている。
第４転送ゲートＴＧ４及び第６転送ゲートＴＧ６は、フォトダイオードＰＤの下部において左右に離隔して配置されている。

第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２はそれぞれがフォトダイオードＰＤの異なる側の側方に配置されている。

第７転送ゲートＴＧ７は第１ストレージノードＳＮ１の上方に配置され、第８転送ゲートＴＧ８は第２ストレージノードＳＮ２の上方に配置されている。

また、第７転送ゲートＴＧ７と第８転送ゲートＴＧ８はリンクＦＤＬで接続されることにより共通の浮遊拡散領域ＦＤに接続されている。

<５．第２の実施の形態>
前述した実施の形態では、照射信号Ｓｐに対する位相差が０ｄｅｇとされた転送駆動信号Ｓ０及び位相差が１８０ｄｅｇとされた転送駆動信号Ｓ１８０を用いた電荷の蓄積を時間Ｔ１において行った後に、位相差が９０ｄｅｇとされた転送駆動信号Ｓ９０と位相差が２７０ｄｅｇとされた転送駆動信号Ｓ２７０を用いた電荷の蓄積を時間Ｔ２において行う例を説明した。

第２の実施の形態においては、時間Ｔ１の間に上記の４種類の位相差の転送駆動信号を用いて電荷の蓄積を行う。
具体的には、四つのストレージノードを用いて電荷の蓄積を並行して行う。例えば、図１０に示すように、それぞれのストレージノードは位相差の異なる転送駆動信号に基づいて電荷の蓄積を行う。なお、ここでは、四つのストレージノードをそれぞれストレージノードＳＮ１１，ＳＮ１２，ＳＮ２１，ＳＮ２２とする。
時間Ｔ１に続く読み出し期間ＲＯにおいては、それぞれのストレージノードから電荷が読み出される。

第２の実施の形態における画素Ｐｘの回路構成例を図１１に示す。
本実施の形態においては、例えば、垂直方向に隣接した二つの画素Ｐｘ１，Ｐｘ２を一組として扱う。具体的には、下方に位置する画素Ｐｘ１は、フォトダイオードＰＤ１とオーバーフローゲートＯＦＧ１と高速でトグルされる転送ゲートＭＧ１１，ＭＧ２１を備える。

また、画素Ｐｘ１は、フォトダイオードＰＤ１で生成される電荷を蓄積して保持するストレージノードＳＮ１１，ＳＮ２１を備えている。画素Ｐｘ１は、転送ゲートＭＧ１１から転送されてくる電荷をストレージノードＳＮ１１，ＳＮ２１に振り分けるための転送ゲートＴＧ３１，ＴＧ５１を備えている。
更に、画素Ｐｘ１は、転送ゲートＭＧ２１から転送されてくる電荷をストレージノードＳＮ１１，ＳＮ２１に振り分けるための転送ゲートＴＧ６１，ＴＧ４１を備えている。

画素Ｐｘ１は、ストレージノードＳＮ１１に蓄積された電荷を浮遊拡散領域ＦＤに転送するための転送ゲートＴＧ７１と、ストレージノードＳＮ２１に蓄積された電荷を浮遊拡散領域ＦＤに転送するための転送ゲートＴＧ８１を備えている。

画素Ｐｘ１が備えるフォトダイオードＰＤ１、オーバーフローゲートＯＦＧ１、ストレージノードＳＮ１１，ＳＮ２１、転送ゲートＭＧ１１，ＭＧ２１、転送ゲートＴＧ３１，ＴＧ４１，ＴＧ５１，ＴＧ６１、転送ゲートＴＧ７１，ＴＧ８１は、それぞれ第１の実施の形態におけるフォトダイオードＰＤ、オーバーフローゲートＯＦＧ、第１ストレージノードＳＮ１、第２ストレージノードＳＮ２、第１転送ゲートＭＧ１、第２転送ゲートＭＧ２、第３転送ゲートＴＧ３、第４転送ゲートＴＧ４、第５転送ゲートＴＧ５、第６転送ゲートＴＧ６、第７転送ゲートＴＧ７、第８転送ゲートＴＧ８と同様の構成とされる。

また、画素Ｐｘ２は、画素Ｐｘ１と同様の構成として、フォトダイオードＰＤ２、オーバーフローゲートＯＦＧ２、ストレージノードＳＮ１２，ＳＮ２２、転送ゲートＭＧ１２，ＭＧ２２、転送ゲートＴＧ３２，ＴＧ４２，ＴＧ５２，ＴＧ６２、転送ゲートＴＧ７２，ＴＧ８２を備えている。

また、画素Ｐｘ１，Ｐｘ２の何れか一方に、前述の浮遊拡散領域ＦＤとリセットトランジスタＲＳＴと増幅トランジスタＡＭＰと選択トランジスタＳＥＬが設けられている。
なお、浮遊拡散領域ＦＤとリセットトランジスタＲＳＴと増幅トランジスタＡＭＰと選択トランジスタＳＥＬが画素Ｐｘ１，Ｐｘ２の何れにも含まれないように構成してもよい。

ストレージノードＳＮ１１，ＳＮ２１に対する電荷の蓄積と、ストレージノードＳＮ１２，ＳＮ２２に対する電荷の蓄積は、第１の実施の形態と同様に時間Ｔ１において行われる。

各ストレージノードに電荷を蓄積した後の読み出し期間ＲＯにおいて転送ゲートＴＧ７１，ＴＧ８１，ＴＧ７２，ＴＧ８２の制御状態について図１２を参照して説明する。
読み出し期間ＲＯにおいては、先ず前述したＰ相における読み出しを行った後、転送ゲートＴＧ７１をＯＮに制御する。これにより、ストレージノードＳＮ１１に蓄積された電荷、即ち、位相差が０ｄｅｇとされた転送駆動信号Ｓ０に応じて蓄積された電荷が浮遊拡散領域ＦＤに転送される。その後、Ｄ相における電荷読み出しが行われる。

次に、再びＰ相における読み出しを行った後、転送ゲートＴＧ８１をＯＮに制御する。これにより、ストレージノードＳＮ２１に蓄積された電荷、即ち、位相差が１８０ｄｅｇとされた転送駆動信号Ｓ１８０に応じて蓄積された電荷が浮遊拡散領域ＦＤに転送される。続いて、Ｄ相における電荷読み出しが行われる。

続いて、Ｐ相における読み出しを行った後、転送ゲートＴＧ７２をＯＮに制御する。これにより、ストレージノードＳＮ１２に蓄積された電荷、即ち、位相差が９０ｄｅｇとされた転送駆動信号Ｓ９０に応じて蓄積された電荷が浮遊拡散領域ＦＤに転送される。続いて、Ｄ相における電荷読み出しが行われる。

最後に、Ｐ相における読み出しを行った後、転送ゲートＴＧ８２をＯＮに制御する。これにより、ストレージノードＳＮ２２に蓄積された電荷、即ち、位相差が２７０ｄｅｇとされた転送駆動信号Ｓ２７０に応じて蓄積された電荷が浮遊拡散領域ＦＤに転送される。続いて、Ｄ相における電荷読み出しが行われる。

このようにして、４種類の位相差の転送駆動信号を用いて蓄積されたそれぞれの電荷が順次読み出される。

二つの画素Ｐｘ１，Ｐｘ２を一組として扱うことにより、距離画像Ｄｉの解像度は落ちるが、電荷蓄積に要する時間が時間Ｔ１のみとなるため、被写体ＯＢが動被写体などであった場合の距離画像Ｄｉの精度を向上させることができる。また、１枚の距離画像Ｄｉの生成に要する時間が短くされるため、同じ時間で多くの距離画像Ｄｉを生成することができ、時間分解能を高めることができる。

なお、本実施の形態においては垂直方向に隣接した二つの画素を一組として扱う例を示したが、水平方向に隣接した二つの画素を一組として扱うことにより上記の動作を実現してもよい。

<６．変形例>
上述した例では、図８に示すように、第３転送ゲートＴＧ３と第４転送ゲートＴＧ４と第５転送ゲートＴＧ５と第６転送ゲートＴＧ６がＯＮ／ＯＦＦの２値駆動される場合について説明した。
本変形例においては、第３転送ゲートＴＧ３と第４転送ゲートＴＧ４と第５転送ゲートＴＧ５と第６転送ゲートＴＧ６が３値駆動される例について説明する。

第３転送ゲートＴＧ３と第４転送ゲートＴＧ４と第５転送ゲートＴＧ５と第６転送ゲートＴＧ６は、例えば、ＯＮ／ＯＦＦ駆動に加えて負バイアス駆動が可能とされている。

そして、第３転送ゲートＴＧ３と第４転送ゲートＴＧ４と第５転送ゲートＴＧ５と第６転送ゲートＴＧ６は、図１３に示すように、読み出し期間ＲＯにおいて負バイアス駆動される。

これにより、リーク電流の発生が抑制され、各ストレージノードから電荷を読み出す際にノイズが混じり難くされる。

また、上述した各例では、一定のパルス信号とされた照射信号Ｓｐに対して、第１転送ゲートＭＧ１と第２転送ゲートＭＧ２、或いは、転送ゲートＭＧ１１，ＭＧ２１，ＭＧ１２，ＭＧ２２に供給する転送駆動信号の位相を変化させる例を説明した。
これに代わって、一定のパルス信号とその反転信号を第１転送ゲートＭＧ１と第２転送ゲートＭＧ２に供給し、それに合わせて照射信号Ｓｐを時間Ｔａと時間Ｔｂとで位相が１８０ｄｅｇずれるようにしてもよい。
このような態様であっても上述した各種の作用効果を得ることができる。

更に、上述した例では、第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２が共にＭＯＳキャパシタである例を説明したが、浮遊拡散領域として形成されていてもよい。

<７．まとめ>
上述した各例で説明したように、測距センサ４は、
光電変換素子（フォトダイオードＰＤ）と、光電変換素子から転送された電荷を蓄積する第１ストレージノードＳＮ１（ストレージノードＳＮ１１，ＳＮ１２）及び第２ストレージノードＳＮ２（ストレージノードＳＮ２１，ＳＮ２２）と、光電変換素子で発生した電荷をそれぞれ異なる経路に分岐して転送するように光電変換素子に接続された第１転送ゲート（転送ゲートＭＧ１１，ＭＧ１２）及び第２転送ゲートＭＧ２（転送ゲートＭＧ２１，ＭＧ２２）と、を備えたものである。
また、測距センサ４は、第１ストレージノードＳＮ１と第１転送ゲートＭＧ１の間に接続された第３転送ゲートＴＧ３（転送ゲートＴＧ３１，ＴＧ３２）と、第２ストレージノードＳＮ２と第２転送ゲートＭＧ２の間に接続された第４転送ゲートＴＧ４（転送ゲートＴＧ４１，ＴＧ４２）と、第１ストレージノードＳＮ１と第２転送ゲートＭＧ２の間に接続された第５転送ゲートＴＧ５（転送ゲートＴＧ５１，ＴＧ５２）と、第２ストレージノードＳＮ２と第１転送ゲートＭＧ１の間に接続された第６転送ゲートＴＧ６（転送ゲートＴＧ６１，ＴＧ６２）と、を有する画素Ｐｘを備えている。
更に、各転送ゲートＭＧ，ＴＧを駆動する転送ゲート駆動部１０と、を備えている。
これにより、第１ストレージノードＳＮ１に電荷を蓄積するための経路が少なくとも二つ設けられる。同様に、第２ストレージノードＳＮ２に電荷を蓄積するための経路についても少なくとも二つ設けられる。
従って、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２の特性差を相殺するように各転送ゲートＭＧ，ＴＧを駆動することが可能となる。
例えば、フォトダイオードＰＤと第１ストレージノードＳＮ１の間に一つの第１転送ゲートＭＧ１が配置されていると共に、フォトダイオードＰＤと第２ストレージノードＳＮ２の間に一つの第２転送ゲートＭＧ２が配置されているような従来の構成（図１４参照）においては、第１転送ゲートＭＧ１通過した電荷と第２転送ゲートＭＧ２を通過した電荷を第１ストレージノードＳＮ１に集めることはできない。従って、第１転送ゲートＭＧ１と第２転送ゲートＭＧ２の特性差をキャンセルするためには時間Ｔ１で蓄積した電荷に応じた検出信号と時間Ｔ２で蓄積した電荷に応じた検出信号の双方を用いる必要がある。そして時間Ｔ１は十分な検出信号を得るために必要な電荷を各ストレージノードに蓄積するために必要な長さとされており短くすることが困難である。具体的には、転送駆動信号Ｓ０を用いて第１転送ゲートＭＧ１を駆動することにより時間Ｔ１において第１ストレージノードＳＮ１に蓄積した電荷に応じた検出信号と、転送駆動信号Ｓ０を用いて第２転送ゲートＭＧ２を駆動することにより時間Ｔ２において第２ストレージノードＳＮ２に蓄積した電荷に応じた検出信号の双方を用いることにより、位相シフト量が０ｄｅｇとされ回路特性の差分が相殺された検出信号を得ることができる。このとき、時間Ｔ１における第２ストレージノードＳＮ２に蓄積された電荷に応じた検出信号と時間Ｔ２における第１ストレージノードＳＮ１に蓄積された電荷に応じた検出信号を用いることにより、位相シフト量が１８０ｄｅｇとされ回路特性の差分が相殺された検出信号を得ることができる。
即ち、上述したように位相シフト量が異なる四つの検出信号を得るためには、時間Ｔ１と同じ期間とされた受光期間を４回繰り返す必要がある（図１５における時間Ｔ１，Ｔ２，Ｔ３，Ｔ４）。
しかし、本技術の構成のように各転送ゲートを接続すれば、光源ＬＤに供給される照射信号Ｓｐに対して、位相差が０ｄｅｇとされた駆動信号（時間Ｔａ）と位相差が１８０ｄｅｇとされた駆動信号（時間Ｔｂ）とを第１転送ゲートＭＧ１に供給すると共に位相差が１８０ｄｅｇとされた駆動信号（時間Ｔａ）と位相差が０ｄｅｇとされた駆動信号（時間Ｔｂ）とを第２転送ゲートＭＧ２に供給する第１蓄積フェーズ（時間Ｔ１）と、位相差が９０ｄｅｇとされた駆動信号（時間Ｔｃ）と位相差が２７０ｄｅｇとされた駆動信号（時間Ｔｄ）とを第１転送ゲートＭＧ１に供給すると共に位相差が２７０ｄｅｇとされた駆動信号（時間Ｔｃ）と位相差が９０ｄｅｇとされた駆動信号（時間Ｔｄ）とを第２転送ゲートに供給する第２蓄積フェーズ（時間Ｔ２）と、を設けることにより転送ゲートの特性差をキャンセルすることが可能となる。そして時間Ｔ１及び時間Ｔ２においては、十分な検出信号を得るために必要な電荷が各ストレージノードに蓄積される。
なお、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２の切り替え時間を長くする（即ち発光周期Ｃｍを長くする）ことにより特性差が出にくいようにすることもできる。しかし、切り替え時間を長くしてしまうと、被写体ＯＢの動きなどに対する応答性が劣化してしまうという問題がある。本構成によれば、被写体ＯＢの動きなどに高速に対応しつつ転送ゲートの特性差などの回路特性の差分による測距性能の劣化を抑制することができる。

図４等を用いて説明したように、画素Ｐｘは、浮遊拡散領域ＦＤと、第１ストレージノードＳＮ１（ストレージノードＳＮ１１，ＳＮ１２）と浮遊拡散領域ＦＤの間に接続された第７転送ゲートＴＧ７（転送ゲートＴＧ７１，ＴＧ７２）と、第２ストレージノードＳＮ２（ストレージノードＳＮ２１，ＳＮ２２）と浮遊拡散領域ＦＤの間に接続された第８転送ゲートＴＧ８（転送ゲートＴＧ８１，ＴＧ８２）と、を有していてもよい。
これにより、第１ストレージノードＳＮ１と第２ストレージノードＳＮ２の読み出しに用いられる浮遊拡散領域ＦＤ及びそこからの読出回路（増幅トランジスタＡＭＰや選択トランジスタＳＥＬなど）が共通とされる。
従って、浮遊拡散領域ＦＤ及びそこからの読み出し回路の特性差を考慮せずに済む。例えば、浮遊拡散領域ＦＤを介して読み出した第１ストレージノードＳＮ１の蓄積電荷量と第２ストレージノードＳＮ２の蓄積電荷量との比率に基づいて距離画像Ｄｉなどを出力する場合には、精度の高い距離画像Ｄｉを出力することができる。
また、共通部分を有することで、回路の構成を小さく抑えることができる。

図４等を用いて説明したように、画素Ｐｘは光電変換素子（フォトダイオードＰＤ）で発生した電荷を排出するオーバーフローゲートＯＦＧを備えていてもよい。
これにより、光電変換素子で生成された電荷のオーバーフローが抑制される。
即ち、アンチブルーミング機能が働き、生成される距離画像Ｄｉなどを高精度なものとすることができる。

図５，図８及び図１１等を用いて説明したように、測距センサ４における光電変換素子（フォトダイオードＰＤ）は、パルス発光を行う発光部２が発した光の反射光を受光し、転送ゲート駆動部１０は、発光部２を駆動するパルス信号（照射信号Ｓｐ）によって第１転送ゲート（転送ゲートＭＧ１１，ＭＧ１２）及び第２転送ゲートＭＧ２（転送ゲートＭＧ２１，ＭＧ２２）のＯＮ／ＯＦＦ制御を行ってもよい。
即ち、第１転送ゲートＭＧ１と第２転送ゲートＭＧ２は、交互にＯＮに制御される。
これにより、飛行時間型の測距センサとして機能することができる。

図５、図８及び図１３等を用いて説明したように、測距センサ４における転送ゲート駆動部１０は、第１転送ゲートＭＧ１（転送ゲートＭＧ１１，ＭＧ１２）を介して第１ストレージノードＳＮ１（ストレージノードＳＮ１１，ＳＮ１２）に電荷を蓄積する間は第２転送ゲートＭＧ２（転送ゲートＭＧ２１，ＭＧ２２）を介して第２ストレージノードＳＮ２（ストレージノードＳＮ２１，ＳＮ２２）に電荷が蓄積されるように各転送ゲートＭＧ，ＴＧを制御し、第１転送ゲートＭＧ１を介して第２ストレージノードＳＮ２に電荷を蓄積する間は第２転送ゲートＭＧ２を介して第１ストレージノードＳＮ１に電荷が蓄積されるように各転送ゲートＭＧ，ＴＧを制御してもよい。
これにより、第１転送ゲートＭＧ１により転送された電荷と第２転送ゲートＭＧ２により転送された電荷が、それぞれ第１ストレージノードＳＮ１と第２ストレージノードＳＮ２に分けられて蓄積される。
従って、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２の特性差をキャンセルするように転送ゲートＭＧ，ＴＧの制御を行うことが可能となる。

図８及び図１３等を用いて説明したように、測距センサ４における転送ゲート駆動部１０は、第３転送ゲートＴＧ３（転送ゲートＴＧ３１，ＴＧ３２）をＯＮに制御している間は第５転送ゲートＴＧ５（転送ゲートＴＧ５１，ＴＧ５２）をＯＦＦに制御し、第４転送ゲートＴＧ４（転送ゲートＴＧ４１，ＴＧ４２）をＯＮに制御している間は第６転送ゲートＴＧ６（転送ゲートＴＧ６１，ＴＧ６２）をＯＦＦに制御してもよい。
これにより、第１転送ゲートＭＧ１（転送ゲートＭＧ１１，ＭＧ１２）を介して転送される電荷が同時に第１ストレージノードＳＮ１（ストレージノードＳＮ１１，ＳＮ１２）と第２ストレージノードＳＮ２（ストレージノードＳＮ２１，ＳＮ２２）の双方に転送されることが防止される。同様に、第２転送ゲートＭＧ２（転送ゲートＭＧ２１，ＭＧ２２）を介して転送される電荷が同時に第１ストレージノードＳＮ１と第２ストレージノードＳＮ２の双方に転送されることが防止される。
従って、飛行時間型の測距センサとして機能することができる。

図８及び図１３を用いて説明したように、測距センサ４における転送ゲート駆動部１０は、第１期間（時間Ｔａ，時間Ｔｃ）において第３転送ゲートＴＧ３（転送ゲートＴＧ３１，ＴＧ３２）及び第４転送ゲートＴＧ４（転送ゲートＴＧ４１，ＴＧ４２）をＯＮに制御し、第１期間とは異なる第２期間（時間Ｔｂ，時間Ｔｄ）において第５転送ゲートＴＧ５（転送ゲートＴＧ５１，ＴＧ５２）及び第６転送ゲートＴＧ６（転送ゲートＴＧ６１，ＴＧ６２）をＯＮに制御し、第１期間の長さと第２期間の長さは同じ長さとされていてもよい。
これにより、第３転送ゲートＴＧ３を介して第１ストレージノードＳＮ１（ストレージノードＳＮ１１，ＳＮ１２）に電荷が蓄積される期間と第６ゲートを介して第１ストレージノードＳＮ１に電荷が蓄積される期間の長さは同じとされる。同様に、第４ゲートを介して第２ストレージノードＳＮ２（ストレージノードＳＮ２１，ＳＮ２２）に電荷が蓄積される期間と第５ゲートを介して第２ストレージノードＳＮ２に電荷が蓄積される期間の長さは同じとされる。
換言すれば、第１転送ゲートＭＧ１（転送ゲートＭＧ１１，ＭＧ１２）を介して第１ストレージノードＳＮ１に転送されて電荷が蓄積される期間（時間Ｔａ，時間Ｔｃ）と第２転送ゲートＭＧ２（転送ゲートＭＧ２１，ＭＧ２２）を介して第１ストレージノードＳＮ１に転送されて電荷が蓄積される期間（時間Ｔｂ，時間Ｔｄ）の長さが同一とされ、第１転送ゲートＭＧ１を介して第２ストレージノードＳＮ２に転送されて電荷が蓄積される期間（時間Ｔｂ，時間Ｔｄ）と第２転送ゲートＭＧ２を介して第２ストレージノードＳＮ２に転送されて電荷が蓄積される期間（時間Ｔａ，時間Ｔｃ）の長さが同一とされる。
従って、第１転送ゲートＭＧ１と第２転送ゲートＭＧ２の特性差がキャンセルされて、高精度の測距データを出力することができる。特に、飛行時間型の測距センサにおいては、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２の切り替え周波数が数ＭＨｚ～数１００ＭＨｚとされるため、両転送ゲートの特性差が測距結果に影響を及ぼしやすい。本構成のように、第１期間と第２期間が同じ時間長とされることで、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２の特性差がキャンセルされることにより、測距性能の大幅な向上を図ることが可能となる。

図８及び図１３を用いて説明したように、測距センサ４においては、第１ストレージノードＳＮ１（ストレージノードＳＮ１１，ＳＮ１２）において第１転送ゲートＭＧ１（転送ゲートＭＧ１１，ＭＧ１２）を介して電荷が蓄積される期間（時間Ｔａ）の長さ及び第２転送ゲートＭＧ２（転送ゲートＭＧ２１，ＭＧ２２）を介して電荷が蓄積される期間（時間Ｔｂ）の長さと、第２ストレージノードＳＮ２（ストレージノードＳＮ２１，ＳＮ２２）において第１転送ゲートＭＧ１を介して電荷が蓄積される期間（時間Ｔｂ）の長さ及び第２転送ゲートＭＧ２を介して電荷が蓄積される期間（時間Ｔａ）の長さは何れも同じ長さとされてもよい。
これにより、第１転送ゲートＭＧ１を介して第１ストレージノードＳＮ１に転送されて電荷が蓄積される期間と第２転送ゲートＭＧ２を介して第１ストレージノードＳＮ１に転送されて電荷が蓄積される期間の長さが同一とされ、第１転送ゲートＭＧ１を介して第２ストレージノードＳＮ２に転送されて電荷が蓄積される期間と第２転送ゲートＭＧ２を介して第２ストレージノードＳＮ２に転送されて電荷が蓄積される期間の長さが同一とされる。
従って、第１転送ゲートＭＧ１と第２転送ゲートＭＧ２の特性差がキャンセルされて、高精度の測距データを出力することができる。特に、飛行時間型の測距センサにおいては、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２の切り替え周波数が数ＭＨｚ～数１００ＭＨｚとされるため、両転送ゲートの特性差が測距結果に影響を及ぼしやすい。本構成のように、第１期間と第２期間が同じ時間長とされることで、第１転送ゲートＭＧ１及び第２転送ゲートＭＧ２の特性差がキャンセルされることにより、測距性能の大幅な向上を図ることが可能となる。
なお、第１ストレージノードＳＮ１において第１転送ゲートＭＧ１を介して電荷が蓄積される期間の長さとは、より狭義には、時間Ｔａにおいて第１転送ゲートＭＧ１と第３転送ゲートＴＧ３が共にＯＮに制御されている期間の長さと解釈することができる。即ち、当該期間の長さは、発光周期Ｃｍの半分であるＣｍ／２として算出される１回の蓄積時間に蓄積回数（第１転送ゲートＭＧ１と第３転送ゲートＴＧ３が共にＯＮに制御された回数）を乗算することで得る事ができる。
同様に、狭義においては、第１ストレージノードＳＮ１において第２転送ゲートＭＧ２を介して電荷が蓄積される期間の長さは、Ｃｍ／２に蓄積回数（第２転送ゲートＭＧ２と第６転送ゲートＴＧ６が共にＯＮに制御された回数）を乗算することで得る事ができる長さと解釈することができる。第２ストレージノードＳＮ２において第１転送ゲートＭＧ１を介して電荷が蓄積される期間の長さは、Ｃｍ／２に蓄積回数（第１転送ゲートＭＧ１と第５転送ゲートＴＧ５が共にＯＮに制御された回数）を乗算することで得る事ができる長さと解釈することができる。第２ストレージノードＳＮ２において第２転送ゲートＭＧ２を介して電荷が蓄積される期間の長さは、Ｃｍ／２に蓄積回数（第２転送ゲートＭＧ２と第４転送ゲートＴＧ４が共にＯＮに制御された回数）を乗算することで得る事ができる長さと解釈することができる。

図１３を用いて変形例で説明したように、測距センサ４における転送ゲート駆動部１０は、第３転送ゲートＴＧ３（転送ゲートＴＧ３１，ＴＧ３２）と第４転送ゲートＴＧ４（転送ゲートＴＧ４１，ＴＧ４２）と第５転送ゲートＴＧ５（転送ゲートＴＧ５１，ＴＧ５２）と第６転送ゲートＴＧ６（転送ゲートＴＧ６１，ＴＧ６２）をそれぞれ３値駆動してもよい。
これにより、例えば、ＯＮ／ＯＦＦの駆動に加えて負バイアスによる駆動を行うことが可能とされる。
従って、第１ストレージノードＳＮ１（ストレージノードＳＮ１１，ＳＮ１２）及び第２ストレージノードＳＮ２（ストレージノードＳＮ２１，ＳＮ２２）に意図しない電荷が蓄積されてしまうことが抑制されるため、測距データの精度の低下を防止することができる。

図１３を用いて変形例で説明したように、３値駆動は負バイアス駆動を含むようにされてもよい。
負バイアス駆動を行うことにより、第１ストレージノードＳＮ１（ストレージノードＳＮ１１，ＳＮ１２）及び第２ストレージノードＳＮ２（ストレージノードＳＮ２１，ＳＮ２２）に意図しない電荷蓄積の抑制が図られる。
従って、測距データの精度の低下を防止することができる。

図１３を用いて変形例で説明したように、測距センサ４における転送ゲート駆動部１０は、第１ストレージノードＳＮ１（ストレージノードＳＮ１１，ＳＮ１２）及び第２ストレージノードＳＮ２（ストレージノードＳＮ２１，ＳＮ２２）に蓄積された電荷の読み出し期間ＲＯ中において第３転送ゲートＴＧ３（転送ゲートＴＧ３１，ＴＧ３２）と第４転送ゲートＴＧ４（転送ゲートＴＧ４１，ＴＧ４２）と第５転送ゲートＴＧ５（転送ゲートＴＧ５１，ＴＧ５２）と第６転送ゲートＴＧ６（転送ゲートＴＧ６１，ＴＧ６２）を負バイアス駆動してもよい。
これにより、読み出し期間ＲＯ中の第１ストレージノードＳＮ１及び第２ストレージノードＳＮ２に意図しない電荷蓄積の抑制が図られる。
従って、測距データの精度の低下を防止することができる。

図２等を用いて説明したように、測距センサ４においては、画素Ｐｘを複数備えていてもよい。
これにより、画素Ｐｘごとの距離情報が複数含まれた距離画像Ｄｉが生成される。
そして、各画素Ｐｘにおいて第１転送ゲートＭＧ１（転送ゲートＭＧ１１，ＭＧ１２）及び第２転送ゲートＭＧ２（転送ゲートＭＧ２１，ＭＧ２２）の特性差が相殺された検出信号が出力されることで、高精度の距離画像Ｄｉを生成することができる。

図２等を用いて説明したように、測距センサ４においては、画素Ｐｘが二次元配列された画素アレイ部８を有して構成されていてもよい。
これにより、二次元データとしての距離画像Ｄｉが生成される。
そして、各画素において第１転送ゲートＭＧ１（転送ゲートＭＧ１１，ＭＧ１２）及び第２転送ゲートＭＧ２（転送ゲートＭＧ２１，ＭＧ２２）の特性差が相殺された検出信号が出力されることで、高精度の二次元距離画像Ｄｉを生成することができる。

なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。

<８．本技術>
本技術は以下のような構成を採ることも可能である。
（１）
光電変換素子と、
前記光電変換素子から転送された電荷を蓄積する第１ストレージノード及び第２ストレージノードと、
前記光電変換素子で発生した電荷をそれぞれ異なる経路に分岐して転送するように前記光電変換素子に接続された第１転送ゲート及び第２転送ゲートと、
前記第１ストレージノードと前記第１転送ゲートの間に接続された第３転送ゲートと、
前記第２ストレージノードと前記第２転送ゲートの間に接続された第４転送ゲートと、
前記第１ストレージノードと前記第２転送ゲートの間に接続された第５転送ゲートと、
前記第２ストレージノードと前記第１転送ゲートの間に接続された第６転送ゲートと、を有する画素と、
各転送ゲートを駆動する転送ゲート駆動部と、を備えた
測距センサ。
（２）
前記画素は、
浮遊拡散領域と、
前記第１ストレージノードと前記浮遊拡散領域の間に接続された第７転送ゲートと、
前記第２ストレージノードと前記浮遊拡散領域の間に接続された第８転送ゲートと、を有する
上記（１）に記載の測距センサ。
（３）
前記画素は前記光電変換素子で発生した電荷を排出するオーバーフローゲートを備えた
上記（１）から上記（２）の何れかに記載の測距センサ。
（４）
前記光電変換素子は、パルス発光を行う発光部が発した光の反射光を受光し、
前記転送ゲート駆動部は、前記発光部を駆動するパルス信号によって前記第１転送ゲート及び前記第２転送ゲートのＯＮ／ＯＦＦ制御を行う
上記（１）から上記（３）の何れかに記載の測距センサ。
（５）
前記転送ゲート駆動部は、前記第１転送ゲートを介して前記第１ストレージノードに電荷を蓄積する間は前記第２転送ゲートを介して前記第２ストレージノードに電荷が蓄積されるように各転送ゲートを制御し、前記第１転送ゲートを介して前記第２ストレージノードに電荷を蓄積する間は前記第２転送ゲートを介して前記第１ストレージノードに電荷が蓄積されるように各転送ゲートを制御する
上記（１）から上記（４）の何れかに記載の測距センサ。
（６）
前記転送ゲート駆動部は、前記第３転送ゲートをＯＮに制御している間は前記第５転送ゲートをＯＦＦに制御し、前記第４転送ゲートをＯＮに制御している間は前記第６転送ゲートをＯＦＦに制御する
上記（５）に記載の測距センサ。
（７）
前記転送ゲート駆動部は、第１期間において前記第３転送ゲート及び前記第４転送ゲートをＯＮに制御し、前記第１期間とは異なる第２期間において前記第５転送ゲート及び前記第６転送ゲートをＯＮに制御し、
前記第１期間の長さと前記第２期間の長さは同じ長さとされた
上記（６）に記載の測距センサ。
（８）
前記第１ストレージノードにおいて前記第１転送ゲートを介して前記電荷が蓄積される期間の長さ及び前記第２転送ゲートを介して前記電荷が蓄積される期間の長さと、前記第２ストレージノードにおいて前記第１転送ゲートを介して前記電荷が蓄積される期間の長さ及び前記第２転送ゲートを介して前記電荷が蓄積される期間の長さは何れも同じ長さとされた
上記（６）から上記（７）の何れかに記載の測距センサ。
（９）
前記転送ゲート駆動部は、前記第３転送ゲートと前記第４転送ゲートと前記第５転送ゲートと前記第６転送ゲートをそれぞれ３値駆動する
上記（１）から上記（８）の何れかに記載の測距センサ。
（１０）
前記３値駆動は負バイアス駆動を含む
上記（９）に記載の測距センサ。
（１１）
前記転送ゲート駆動部は、前記第１ストレージノード及び前記第２ストレージノードに蓄積された電荷の読み出し期間中において前記第３転送ゲートと前記第４転送ゲートと前記第５転送ゲートと前記第６転送ゲートを負バイアス駆動する
上記（１０）に記載の測距センサ。
（１２）
前記画素を複数備える
上記（１）から上記（１１）の何れかに記載の測距センサ。
（１３）
前記画素が二次元配列された画素アレイ部を有する
上記（１）から上記（１２）の何れかに記載の測距センサ。
（１４）
パルス発光を行う発光部と、
前記発光部から照射された光についての反射光を受光する光電変換素子を含む画素と、複数の転送ゲートを駆動する転送ゲート駆動部と、を有した測距センサと、を備え、
前記画素は、
光電変換素子と、
前記光電変換素子から転送された電荷を蓄積する第１ストレージノード及び第２ストレージノードと、
前記光電変換素子で発生した電荷をそれぞれ異なる経路に分岐して転送するように前記光電変換素子に接続された第１転送ゲート及び第２転送ゲートと、
前記第１ストレージノードと前記第１転送ゲートの間に接続された第３転送ゲートと、
前記第２ストレージノードと前記第２転送ゲートの間に接続された第４転送ゲートと、
前記第１ストレージノードと前記第２転送ゲートの間に接続された第５転送ゲートと、
前記第２ストレージノードと前記第１転送ゲートの間に接続された第６転送ゲートと、を有する
測距モジュール。

１ 測距モジュール
２ 発光部
４ 測距センサ
５ 発光制御部
８ 画素アレイ部
１０ 転送ゲート駆動部
ＬＤ 光源
Ｓｐ 照射信号
Ｔａ，Ｔｂ，Ｔｃ，Ｔｄ 時間
ＲＯ 読み出し期間
Ｐｘ、Ｐｘ１、Ｐｘ２ 画素
ＰＤ フォトダイオード
ＦＤ 浮遊拡散領域
ＭＧ１ 第１転送ゲート
ＭＧ２ 第２転送ゲート
ＳＮ１ 第１ストレージノード
ＳＮ２ 第２ストレージノード
ＴＧ３ 第３転送ゲート
ＴＧ４ 第４転送ゲート
ＴＧ５ 第５転送ゲート
ＴＧ６ 第６転送ゲート
ＴＧ７ 第７転送ゲート
ＴＧ８ 第８転送ゲート
ＭＧ１１，ＭＧ１２ 転送ゲート
ＭＧ２１，ＭＧ２２ 転送ゲート
ＳＮ１１，ＳＮ１２ ストレージノード
ＳＮ２１，ＳＮ２２ ストレージノード
ＴＧ３１，ＴＧ３２ 転送ゲート
ＴＧ４１，ＴＧ４２ 転送ゲート
ＴＧ５１，ＴＧ５２ 転送ゲート
ＴＧ６１，ＴＧ６２ 転送ゲート
ＴＧ７１，ＴＧ７２ 転送ゲート
ＴＧ８１，ＴＧ８２ 転送ゲート
ＯＦＧ，ＯＦＧ１，ＯＦＧ２ オーバーフローゲート

Claims (14)

1. 光電変換素子と、
   前記光電変換素子から転送された電荷を蓄積する第１ストレージノード及び第２ストレージノードと、
   前記光電変換素子で発生した電荷をそれぞれ異なる経路に分岐して転送するように前記光電変換素子に接続された第１転送ゲート及び第２転送ゲートと、
   前記第１ストレージノードと前記第１転送ゲートの間に接続された第３転送ゲートと、
   前記第２ストレージノードと前記第２転送ゲートの間に接続された第４転送ゲートと、
   前記第１ストレージノードと前記第２転送ゲートの間に接続された第５転送ゲートと、
   前記第２ストレージノードと前記第１転送ゲートの間に接続された第６転送ゲートと、を有する画素と、
   各転送ゲートを駆動する転送ゲート駆動部と、を備えた
   測距センサ。
2. 前記画素は、
   浮遊拡散領域と、
   前記第１ストレージノードと前記浮遊拡散領域の間に接続された第７転送ゲートと、
   前記第２ストレージノードと前記浮遊拡散領域の間に接続された第８転送ゲートと、を有する
   請求項１に記載の測距センサ。
3. 前記画素は前記光電変換素子で発生した電荷を排出するオーバーフローゲートを備えた
   請求項１に記載の測距センサ。
4. 前記光電変換素子は、パルス発光を行う発光部が発した光の反射光を受光し、
   前記転送ゲート駆動部は、前記発光部を駆動するパルス信号によって前記第１転送ゲート及び前記第２転送ゲートのＯＮ／ＯＦＦ制御を行う
   請求項１に記載の測距センサ。
5. 前記転送ゲート駆動部は、前記第１転送ゲートを介して前記第１ストレージノードに電荷を蓄積する間は前記第２転送ゲートを介して前記第２ストレージノードに電荷が蓄積されるように各転送ゲートを制御し、前記第１転送ゲートを介して前記第２ストレージノードに電荷を蓄積する間は前記第２転送ゲートを介して前記第１ストレージノードに電荷が蓄積されるように各転送ゲートを制御する
   請求項１に記載の測距センサ。
6. 前記転送ゲート駆動部は、前記第３転送ゲートをＯＮに制御している間は前記第５転送ゲートをＯＦＦに制御し、前記第４転送ゲートをＯＮに制御している間は前記第６転送ゲートをＯＦＦに制御する
   請求項５に記載の測距センサ。
7. 前記転送ゲート駆動部は、第１期間において前記第３転送ゲート及び前記第４転送ゲートをＯＮに制御し、前記第１期間とは異なる第２期間において前記第５転送ゲート及び前記第６転送ゲートをＯＮに制御し、
   前記第１期間の長さと前記第２期間の長さは同じ長さとされた
   請求項６に記載の測距センサ。
8. 前記第１ストレージノードにおいて前記第１転送ゲートを介して前記電荷が蓄積される期間の長さ及び前記第２転送ゲートを介して前記電荷が蓄積される期間の長さと、前記第２ストレージノードにおいて前記第１転送ゲートを介して前記電荷が蓄積される期間の長さ及び前記第２転送ゲートを介して前記電荷が蓄積される期間の長さは何れも同じ長さとされた
   請求項６に記載の測距センサ。
9. 前記転送ゲート駆動部は、前記第３転送ゲートと前記第４転送ゲートと前記第５転送ゲートと前記第６転送ゲートをそれぞれ３値駆動する
   請求項１に記載の測距センサ。
10. 前記３値駆動は負バイアス駆動を含む
    請求項９に記載の測距センサ。
11. 前記転送ゲート駆動部は、前記第１ストレージノード及び前記第２ストレージノードに蓄積された電荷の読み出し期間中において前記第３転送ゲートと前記第４転送ゲートと前記第５転送ゲートと前記第６転送ゲートを負バイアス駆動する
    請求項１０に記載の測距センサ。
12. 前記画素を複数備える
    請求項１に記載の測距センサ。
13. 前記画素が二次元配列された画素アレイ部を有する
    請求項１に記載の測距センサ。
14. パルス発光を行う発光部と、
    前記発光部から照射された光についての反射光を受光する光電変換素子を含む画素と、複数の転送ゲートを駆動する転送ゲート駆動部と、を有した測距センサと、を備え、
    前記画素は、
    光電変換素子と、
    前記光電変換素子から転送された電荷を蓄積する第１ストレージノード及び第２ストレージノードと、
    前記光電変換素子で発生した電荷をそれぞれ異なる経路に分岐して転送するように前記光電変換素子に接続された第１転送ゲート及び第２転送ゲートと、
    前記第１ストレージノードと前記第１転送ゲートの間に接続された第３転送ゲートと、
    前記第２ストレージノードと前記第２転送ゲートの間に接続された第４転送ゲートと、
    前記第１ストレージノードと前記第２転送ゲートの間に接続された第５転送ゲートと、
    前記第２ストレージノードと前記第１転送ゲートの間に接続された第６転送ゲートと、を有する
    測距モジュール。

Images