JP7225209B2 - ピクセルレベルの背景光減算 - Google Patents

ピクセルレベルの背景光減算 Download PDF

Info

Publication number
JP7225209B2
JP7225209B2 JP2020507717A JP2020507717A JP7225209B2 JP 7225209 B2 JP7225209 B2 JP 7225209B2 JP 2020507717 A JP2020507717 A JP 2020507717A JP 2020507717 A JP2020507717 A JP 2020507717A JP 7225209 B2 JP7225209 B2 JP 7225209B2
Authority
JP
Japan
Prior art keywords
floating diffusion
node
signal
transistor
injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020507717A
Other languages
English (en)
Other versions
JP2020533564A (ja
Inventor
克彦 半澤
ジンスク カン
セルチュック セン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JP2020533564A publication Critical patent/JP2020533564A/ja
Application granted granted Critical
Publication of JP7225209B2 publication Critical patent/JP7225209B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/487—Extracting wanted echo signals, e.g. pulse detection
    • G01S7/4876—Extracting wanted echo signals, e.g. pulse detection by removing unwanted signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Description

本出願は、１つまたは複数のピクセルレベルの背景光減算を含む、ピクセルレベルの背景光減算を実行するための回路および方法に関する。
飛行時間（ＴＯＦ）は、三次元（３Ｄ）画像の再構築に使用される技術である。ＴＯＦ技術は、光が光源から物体まで移動して光検出センサに戻るまでの時間を測定することによって、光源と物体との間の距離を計算することを含み、光源および光検出センサは、同一のデバイスに位置する。
従来、赤外発光ダイオード（ＬＥＤ）が光源として使用され、周囲光に対する高い免疫を確保する。物体によって反射された光から得られた情報は、物体と光検出センサとの間の距離を計算するために使用され得、距離は、３Ｄ画像を再構成するために使用され得る。再構築された３Ｄ画像は、その後ジェスチャおよびモーション検出で使用することができる。ジェスチャおよびモーション検出は、自動車、ドローン、およびロボット工学を含む異なる用途で使用されており、これらの用途では、３Ｄ画像の再構築に必要な時間の量を減少させるために、物体と光検出源との間の距離を計算するために使用される情報をより正確かつ高速に得る必要がある。
典型的な赤外ＬＥＤ光源のレベルは、低くなっている。この低いレベルにより、光検出センサの感度も低くなり、物体と光検出センサとの間の測定距離が制限される。いくつかの例では、光検出センサの感度を増加させるために、物体から反射された光に関する信号は、複数回蓄積される場合がある（本明細書では「積分」と呼ばれる）。加えて、いくつかの例では、赤外ＬＥＤからの光が変調され、物体全体が変調光で照射され、変調は、クロック信号で行われる。光源からの変調光は波の形であるため、異なる位相の複数のクロック信号が生成されて光源を制御する。物体から反射された光信号（本明細書では「復調光信号」と呼ばれる）は、光検出センサ、例えば、全体のセンサアレイでキャプチャされる。
光源から物体までの距離を計算するために、復調光信号がシフトされた位相でキャプチャされ、位相差は、光源からの変調光の放出と光検出センサによる復調光信号の受信との間の飛行時間の差から駆動される。位相シフトの量は、式１から計算される。
α＝ａｒｃｔａｎ（（ｘ１－ｘ３）／（ｘ２－ｘ４））…（１）
いくつかの例では、各サンプル（すなわち、４フレームごとの各フレーム）が９０度シフトされる（ｘ１およびｘ３は直角位相であり、ｘ２およびｘ４は同相信号である）。減算後、式１の分子項と分母項の両方が、オフセットおよび背景信号から独立する。距離情報は、式２から得られる。
ｄ＝Ｃ＊α／（２＊π＊ｆ）…（２）
式２では、Ｃは、光の速度であり、ｆは、変調周波数である。
上記で説明したように、光検出センサの感度を増加させるには、積分時間（複数のサイクルにわたる復調光信号の蓄積）を増やすことで信号対雑音比を増加させることができる。複数のサイクルにわたって復調光信号を蓄積することによって、復調光信号は時間とともに線形に増加し、ショット雑音は信号レベルの平方根で増加する。
画像検知デバイスは、典型的には、画像センサと、ピクセル回路のアレイと、信号処理回路と、関連する制御回路とを含む。画像センサ自体の中では、光が当たる結果として、電荷がピクセル回路の光電変換デバイスに収集される。続いて、所与のピクセル回路の電荷がアナログ信号として読み出され、アナログ信号は、アナログ－デジタルコンバータ（ＡＤＣ）によってデジタル形式に変換される。
しかしながら、光電変換デバイス（光検出センサまたはフォトダイオードとも呼ばれる）で生成された電荷は、反射光（例えば、復調光）および周囲光（本明細書では「背景光」と呼ばれる）に基づいている。明るい日光の下での周囲光の強度は、反射光の大きさよりも桁違いに大きい場合がある。いくつかの例では、光検出センサによって受信された光はバンドパスフィルタ処理される場合があり、背景光信号は、光電変換デバイスの信号対雑音比を増加させるために対象の周波数帯域（例えば、～８７０ｎｍ付近またはＩＲ付近の周波数）に制限される場合がある。フォトダイオードの例では、フォトダイオードの最大容量は、ウェル容量によって制限される。場合によっては、高い光電流が周囲光によって生成される。高い光電流により、２つの復調光信号の差分値のダイナミックレンジがさらに制限され、測定可能な距離と、物体と光検出センサとの間の距離の精度の両方に影響する。
以下でより詳細に説明するように、ＴＯＦ用途のための比較光検出センサには、ピクセル内コンパレータおよびワンショットが必要である。しかしながら、いくつかの理由により、コンパレータとワンショットの両方を単一の小さなピクセル（例えば、約５マイクロメートル（μｍ）のピクセルサイズ）に組み込むことは困難である。第１に、コンパレータおよびワンショットには大きなピクセル面積（例えば、約３０μｍ）が必要であり、小さなピクセルには適していない。第２に、コンパレータおよびワンショットは、動作するために大量の電力を必要とし（例えば、コンパレータは、約１マイクロアンペア（μＡ）を必要とし得る）、その結果、単一のピクセルの消費電力が大きくなる。例えば、６４０ピクセルｘ４８０ピクセルのＶＧＡ解像度で画像センサ全体に１μＡを拡張すると、すべてのコンパレータの総消費電流は、約３０７．２ミリアンペア（ｍＡ）になる。いくつかの例では、画像センサが３ボルト（Ｖ）を使用し、すべてのコンパレータの総消費電力は、約９２１．６ミリワット（ｍＷ）になる。また、すべてのコンパレータの総消費電力は、画像センサの解像度が高くなると増加する。最後に、各ピクセルは、タップごとの飽和カウントを保存するか、または２つの位相信号の間の差を保存するために、ピクセル内または外部カウンタを必要とする。したがって、これらおよび他の欠陥の影響を受けないＴＯＦ用途のための光検出センサの必要性が存在する。
本開示の様々な態様は、ピクセル回路、ピクセルレベルの背景光減算を実施するための方法、およびピクセル回路を含む撮影デバイスに関する。本開示の一態様では、ピクセル回路は、背景光と、変調光源によって生成され、物体から反射された復調光の組合せを受信するフォトダイオードと、一方が、フォトダイオードに接続された第１のノードに接続され、他方が第２のノードに接続されたオーバーフローゲートトランジスタと、フォトダイオードからの信号を処理する２つのタップとを備える。フォトダイオードは、受信された背景光に基づいて背景信号を積分し、背景光と復調光の組合せに基づいて合成信号を積分するように構成される。２つのタップの各タップは、積分された背景信号を保存し、浮遊拡散部から背景信号を減算し、浮遊拡散部で積分された合成信号を保存し、浮遊拡散部からの背景信号の減算、および浮遊拡散部で積分された合成信号の保存に基づいて復調信号を生成するように構成される。
本開示の別の態様では、ピクセルレベルの背景光減算を実行するための方法に関する。方法は、ピクセル回路のフォトダイオードにより、フォトダイオードによって受信された背景光に基づいて背景信号を積分することを含む。方法は、ピクセル回路の注入コンデンサに積分された背景信号の電荷を保存することを含む。方法は、ピクセル回路の浮遊拡散部から注入コンデンサに保存された電荷を減算することを含む。方法は、フォトダイオードにより、フォトダイオードによって受信された背景光と復調光の組合せに基づいて合成信号を積分することを含む。方法は、浮遊拡散部に合成信号の電荷を保存することを含む。方法はまた、２つの浮遊拡散部の各々から復調信号を読み出すことを含み、復調信号は、合成信号の電荷と２つの浮遊拡散部の各々に保存された背景信号の電荷との間の差であり、２つの浮遊拡散部の各々からの復調信号は、異なる位相を有する。
本開示のさらに別の態様では、撮影デバイスは、コントローラと、ピクセルのアレイとを含む。ピクセルのアレイは、背景光と、変調光源によって生成され、物体から反射された復調光の組合せを受信するフォトダイオードと、一方が、フォトダイオードに接続された第１のノードに接続され、他方が第２のノードに接続されたオーバーフローゲートトランジスタと、フォトダイオードからの信号を処理する２つのタップとを含む少なくとも１つのピクセル回路を含む。フォトダイオードは、受信された背景光に基づいて背景信号を積分し、背景光と復調光の組合せに基づいて合成信号を積分するように構成される。２つのタップの各タップは、積分された背景信号を保存し、浮遊拡散部から背景信号を減算し、浮遊拡散部で積分された合成信号を保存し、浮遊拡散部からの背景信号の減算、および浮遊拡散部で積分された合成信号の保存に基づいて復調信号を生成するように構成される。
本開示は、コンピュータ実装方法によって制御されるハードウェアまたは回路、コンピュータプログラム製品、コンピュータシステムおよびネットワーク、ユーザインターフェース、ならびにアプリケーションプログラミングインターフェースと同様に、ハードウェア実装方法、信号処理回路、画像センサ回路、特定用途向け集積回路、フィールドプログラマブルゲートアレイ、ならびに他の適切な形態を含む、様々な形態で具現化され得る。前述の概要は、単に本開示の様々な態様の一般的な考えを与えることを意図しており、本開示の範囲を限定するものではない。
様々な実施形態のこれらおよび他のより詳細かつ特定の特徴は、添付の図面を参照しなければならない以下の説明でより完全に開示される。
本開示の様々な態様による、例示的な画像センサを示す回路図である。 ピクセル回路の比較例を示す回路図である。 本開示の様々な態様による、ピクセル回路を示す回路図である。 本開示の様々な態様による、図３のピクセル回路の動作を示すタイミング図である。 本開示の様々な態様による、図３のピクセル回路によって実行される方法を示すフローチャートである。 本開示の様々な態様による、図３のピクセル回路の動作を示す別のタイミング図である。 本開示の様々な態様による、別のピクセル回路を示す回路図である。 本開示の様々な態様による、さらに別のピクセル回路を示す回路図である。 本開示の様々な態様による、図８のピクセル回路の動作を示すタイミング図である。 本開示の様々な態様による、別のピクセル回路を示す回路図である。 本開示の様々な態様による、図１０のピクセル回路の動作を示すタイミング図である。 本開示の様々な態様による、図１０のピクセル回路の動作を示す別のタイミング図である。
以下の説明では、フローチャート、式、および回路構成など、多数の詳細が説明されている。これらの特定の詳細は例示であり、本出願の範囲を限定するものではないことは、当業者には容易に明らかであろう。
このようにして、本開示は、飛行時間センサの技術分野、ならびに画像検知および画像処理の関連する技術分野における改良を提供する。
図１は、本開示の様々な態様による、例示的な画像センサ１００を示す。画像センサ１００は、水平信号線１１２と垂直信号線１１３が互いに交差する交差点に位置するピクセル１１１のアレイ１１０を含む。水平信号線１１２は、アレイ１１０の外側の点で垂直駆動回路１２０（例えば、行走査回路）に動作可能に接続される。水平信号線１１２は、垂直駆動回路１２０からの信号をピクセル１１１のアレイ１１０の特定の行に運ぶ。特定の列のピクセル１１１は、入射光の量に相当するアナログ信号を垂直信号線１１３のピクセルに出力する。説明のために、図１には、実際には少数のピクセル１１１のみが示されている。いくつかの例では、画像センサ１００は、数千万個以上のピクセル１１１（例えば、「メガピクセル」またはＭＰ）を有し得る。
垂直信号線１１３は、特定の列のアナログ信号を列回路１３０に伝導する。図１の例では、１つの垂直信号線１１３がアレイ１１０の各列に使用されている。他の例では、２つ以上の垂直信号線１１３が各列に提供されてもよい。さらに他の例では、各垂直信号線１１３は、アレイ１１０の２つ以上の列に相当してもよい。列回路１３０は、１つまたは複数の個々のアナログ－デジタルコンバータ（ＡＤＣ）１３１および画像処理回路１３２を含むことができる。図１に示すように、列回路１３０は、各垂直信号線１１３のＡＤＣ１３１および画像処理回路１３２を含む。他の例では、ＡＤＣ１３１および画像処理回路１３２の各セットは、２つ以上の垂直信号線１１３に相当してもよい。
列回路１３０は、水平駆動回路１４０（例えば、列走査回路）によって少なくとも部分的に制御される。垂直駆動回路１２０、列回路１３０、および水平駆動回路１４０の各々は、コントローラ１５０から１つまたは複数のクロック信号を受信する。コントローラ１５０は、様々な画像センサ構成要素のタイミングおよび動作を制御する。
いくつかの例では、コントローラ１５０は、列回路１３０を制御し、アレイ１１０からのアナログ信号をデジタル信号に変換する。コントローラ１５０はまた、列回路１３０を制御し、デジタル信号を信号線１６０を介して追加の信号処理、保存、送信などのために出力回路に出力することができる。いくつかの例では、コントローラ１５０は、電子プロセッサ（例えば、１つまたは複数のマイクロプロセッサ、１つまたは複数のデジタル信号プロセッサ、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または他の適切な処理デバイス）と、メモリとを含む。
加えて、列回路１３０は、様々な信号処理方法を実行することができる。例えば、画像処理回路１３２の１つまたは複数は、コントローラ１５０の電子プロセッサによって制御されて様々な信号処理方法を実行し、処理された信号をデジタル信号として、信号線１６０を介して追加の信号処理、保存、送信などのために出力回路に出力することができる。いくつかの例では、コントローラ１５０の電子プロセッサは、コントローラ１５０のメモリを制御し、様々な信号処理方法によって生成されたデジタル信号を保存する。いくつかの例では、コントローラ１５０のメモリは、様々な信号処理方法を実行するために保存されたコンピュータ可読コードを含む、非一時的コンピュータ可読媒体である。非一時的コンピュータ可読媒体の例は、以下でより詳細に説明する。
あるいは、いくつかの例では、画像センサ１００の外部にある画像処理回路（例えば、１つまたは複数のマイクロプロセッサ、１つまたは複数のデジタル信号プロセッサ、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または他の適切な処理デバイス）は、デジタル信号を受信し、様々な信号処理方法を実行することができる。追加または代替として、画像センサ１００の外部にある画像処理回路は、デジタル信号を保存するコントローラ１５０のメモリからデジタル信号を検索し、様々な信号処理方法を実行してもよい。
図２は、ピクセル回路２００の比較例を示す。ピクセル回路２００は、フォトダイオード２０２、ミキサ２０４、積分コンデンサ２０６、積分ノード２０８、コンパレータ２１０、リセットノード２１２、リセットスイッチ２１４、デジタルカウンタ２１６、ドライバ２１８、および電子プロセッサ２２０を含む。
フォトダイオード２０２は、周囲光源（図示せず）から背景光２２２を受信し、変調光源（図示せず）からの光を反射する物体から復調光２２４を受信する。フォトダイオード２０２は、背景光２２２に基づいて背景光の光電流を生成し、復調光２２４に基づいて復調光の光電流を生成する。
ミキサ２０４は、フォトダイオード２０２から背景光の光電流および復調光の光電流を受信する。ミキサ２０４はまた、変調光源から使用される変調光信号を受信する。ミキサ２０４は、背景光の光電流、復調光の光電流、および変調光信号を混合し、混合された信号を積分コンデンサ２０６および積分ノード２０８に出力する。
時間とともに、積分コンデンサ２０６および積分ノード２０８の電圧は、ミキサ２０４による混合された信号の出力から増加する。コンパレータ２１０は、積分コンデンサ２０６および積分ノード２０８の電圧を基準電圧（ＶＲＥＦ）と比較する。積分コンデンサ２０６および積分ノード２０８の電圧が基準電圧と一致するかまたは基準電圧を超えると、コンパレータ２１０は、リセットパルスをリセットノード２１２およびリセットスイッチ２１４に出力する。いくつかの例では、コンパレータ２１０は、リセットパルスを生成するワンショット回路を含み得る。
リセットスイッチ２１４は、リセットノード２１２を介してコンパレータ２１０からリセットパルスを受信する。リセットスイッチ２１４は、リセットパルスの受信に応じて、積分コンデンサ２０６の電圧および積分ノード２０８の電圧を低下させるためにリセット電圧（例えば、電圧ＶＣＣ）を印加する。
デジタルカウンタ２１６は、リセットノード２１２を介してコンパレータ２１０からリセットパルスを受信する。デジタルカウンタ２１６は、リセットパルスの受信に応じて増分される。
積分時間（例えば、複数のサイクルにわたる復調光２２４の蓄積）の後、積分コンデンサ２０６からの電圧がサンプリングされ、リセットの総数（例えば、デジタルカウンタ２１６の出力にリセット電圧または電圧ＶＣＣを掛けたもの）から計算された差動電圧に加算される。いくつかの例では、デジタルカウンタ２１６の代わりに、アナログ保存コンデンサを使用することができる。
図２に示すように、ピクセル回路２００は、積分された電圧（積分コンデンサ２０６および積分ノード２０８の電圧）を基準電圧と比較するために、ピクセル内アナログコンパレータ（例えば、コンパレータ２１０を必要とする。ピクセル回路２００はまた、各積分ノードおよび積分コンデンサのリセットカウントを保持するために、減算された情報を維持するデジタルカウンタ１１６を必要とする。
上記で説明したように、リセットパルスが積分ノード２０８の電圧をリセットすると、リセット電圧は、デジタルカウンタ２１６も増分させる。この技術は、単一の積分期間中に背景光２２２を繰り返し減算することを可能にする。しかしながら、背景光２２２は減算されるが、背景光２２２から生じるショット雑音は減算されず、むしろ、復調光２２４に基づく電圧と時間とともに積分される。したがって、復調光２２４に基づいた信号の信号レベルは線形に増加するが、ショット雑音は背景光２２２に基づいた信号の信号レベルの平方根で増加する。加えて、ピクセル回路２００に必要な回路の数（例えば、コンパレータ、ワンショット、およびカウンタ）および回路を動作させるのに必要な電力のため、ピクセル回路２００は、小さなピクセル面積および低消費電力（例えば、９２１．６ｍＷ未満）を必要とする用途には適していない。言い換えれば、ピクセル回路２００は、モバイルデバイスの画像センサには適していない。
図３は、ピクセル回路３００を示す。図１に関して、ピクセル回路３００は、画像センサ１００のピクセル１１１のアレイ１１０の１つのピクセル、例えば、浮遊拡散グローバルシャッタ（ＦＤＧＳ）センサである。
図３の例では、ピクセル回路３００は、フォトダイオード３０２、第１の共通ノード３０３、オーバーフローゲートトランジスタ３０４、第２の共通ノード３０５、ＣＭＲトランジスタ３０６、共通供給電圧３０８、第１のタップ３１０、および第２のタップ３１２を含む。オーバーフローゲートトランジスタ３０４は、第１の共通ノード３０３でフォトダイオード３０２に接続され、通常の読み出し経路転送ゲートとは無関係にフォトダイオード３０２をグローバルにリセットする。第１のタップ３１０および第２のタップ３１２がフォトダイオード３０２を共有するため、単一のオーバーフローゲートトランジスタのみがピクセル回路３００で使用される。
第１のタップ３１０は、第１の垂直信号線３１４、第１の選択トランジスタ３１６、第１の増幅トランジスタ３１８、第１の供給電圧３２０、第１の浮遊拡散コンデンサ３２２、第１の浮遊拡散トランジスタ３２３、第１の注入スイッチ３２４、第１の浮遊拡散ノード３２５、第１の注入コンデンサ３２６、第１の注入ノード３２７、第１のリセットスイッチ３２８、および第１のリセット電圧供給部３３０を含む。第１の垂直線３１４は、列回路１３０に電気的に接続される。第１の選択トランジスタ３１６のソース側は、第１の垂直信号線３１４に電気的に接続され、第１の選択トランジスタ３１６のドレイン側は、第１の増幅トランジスタ３１８のソース側に電気的に接続され、第１の選択トランジスタ３１６のゲートは、水平信号線１１２の１つおよび垂直駆動回路１２０を介して電子コントローラ１５０に電気的に接続される。第１の増幅トランジスタ３１８のドレイン側は、第１の供給電圧３２０に電気的に接続される。第１の増幅トランジスタ３１８のゲート、第１の浮遊拡散コンデンサ３２２の一端、第１の浮遊拡散トランジスタ３２３の一端、および第１の注入スイッチ３２４の一端は、第１の浮遊拡散ノード３２５に電気的に接続される。浮遊拡散コンデンサ３２２の他端は、グランドに電気的に接続される。第１の浮遊拡散スイッチ３２３の他端は、第１の共通ノード３０３およびフォトダイオード３０２の一端に電気的に接続される。第１の注入スイッチ３２４の他端、第１の注入コンデンサ３２６の一端、および第１のリセットスイッチ３２８の一端は、第１の注入ノード３２７に電気的に接続される。第１の注入コンデンサ３２６の他端およびオーバーフローゲートトランジスタ３０４のドレイン側は、第２の共通ノード３０５に電気的に接続される。第１のリセットスイッチ３２８の他端は、第１のリセット電圧供給部３３０に電気的に接続される。
第２のタップ３１２は、第２の垂直信号線３３２、第２の選択トランジスタ３３４、第２の増幅トランジスタ３３６、第２の供給電圧３３８、第２の浮遊拡散コンデンサ３４０、第２の浮遊拡散トランジスタ３４１、第２の注入スイッチ３４２、第２の浮遊拡散ノード３４３、第２の注入コンデンサ３４４、第２の注入ノード３４５、第２のリセットスイッチ３４６、および第２のリセット電圧供給部３４８を含む。第２のタップ３１２は、第１のタップ３１０を鏡映する。結果として、第２のタップ３１２の電気的接続は、第１のタップ３１０を鏡映し、そのため、第２のタップ３１２の電気的接続の説明は省略される。
フォトダイオード３０２は、復調光３５０および背景光３５２を受信する。以下でより詳細に説明するように、様々な時間期間にわたって、フォトダイオード３０２は、保存および積分のために、復調光３５０および背景光３５２に基づいた電荷を２つの注入コンデンサ３２６および３４４に、ならびに２つの浮遊拡散コンデンサ３２２および３４０に提供する。特に、２つの注入コンデンサ３２６および３４４は、変調光を放出する光源がオフにされると、背景光３５２に基づいて背景信号から積分されるフォトダイオード３０２からの電荷を保存するために使用される。あるいは、いくつかの例では、２つの注入コンデンサ３２６および３４４は、外部から手動で挿入された電荷（例えば、コントローラ１５０からの電荷）を保存してもよい。背景信号の減算中（以下でより詳細に説明する）、２つの注入コンデンサ３２６および３４４によって保存された電荷は、２つの注入スイッチ３２４および３４２がオンにされると、直列回路接続を介して対応する２つの浮遊拡散コンデンサ３２２および３４０に注入される。
逆に、２つの注入スイッチ３２４および３４２がオフにされると、以下でより詳細に説明するように、２つの注入スイッチ３２４および３４２は、２つの浮遊拡散コンデンサ３２６および３４４を２つの注入コンデンサ３２６および３４４から分離するために使用され、ピクセル回路３００は、復調光３５０と背景光３５２の積分に基づいて背景信号または合成信号のいずれかを積分する。２つの注入スイッチ３２４および３４２がオンにされる時間の期間は、リセット時間期間および背景信号減算時間期間中のみである。したがって、２つの注入スイッチ３２４および３４２は、合成信号の積分に影響を及ぼすことなく２つの注入コンデンサ３２６および３４４を分離してリセットおよび再充電し、背景信号の複数の積分および合成信号からの背景信号の複数の減算を可能にする。
図４は、図３のピクセル回路３００の動作を示すタイミング図４００である。タイミング図４００は、合成信号を積分する途中において、背景信号が積分され、合成信号の積分から減算されることを示し、これは背景光３５２と復調光３５０の両方の組合せに基づいている。
第１の時間期間Ｔ１の間、フォトダイオード３０２は、背景光３５２に基づいた背景信号の積分のためにリセット段階にある。フォトダイオード３０２は、ＣＭＲスイッチ３０６、ＯＦＧスイッチ３０４、２つのリセットスイッチ３２８および３４６、ならびに２つの注入スイッチ３２４および３４２を介してリセットされる。加えて、２つの浮遊拡散スイッチ３２３および３４１はオフにされる。２つの注入スイッチ３２４および３４２ならびに２つの浮遊拡散スイッチ３２３および３４１をオフにすることによって、２つの浮遊拡散コンデンサ３２２および３４０は分離され、２つの注入コンデンサ３２６および３４４で発生する背景信号の積分によって影響を及ぼされない。第１の時間期間Ｔ１の間、変調光を放出する光源もオフにされるか、オフのままである。光源をオフにする、またはオフのままにすることによって、２つの注入コンデンサ３２６および３４４で発生する背景信号の積分は、背景光３５２のみに基づく。図４の例では、フォトダイオード３０２のリセット電圧は、共通リセット電圧供給部３０８の電圧によって決定される。
第２の時間期間Ｔ２の間、ＣＭＲスイッチ３０６はオフにされ、ＯＦＧスイッチ３０４はオンのままである。背景光３５２に対する電荷は、フォトダイオード３０２で積分され、２つの注入コンデンサ３２６および３４４に転送される。加えて、２つのリセットスイッチ３２８および３４６はオンのままであり、２つの注入コンデンサ３２６および３４４の一端は、２つのリセット電圧供給部３３０および３４８に接続されたままであり、電位をリセット電圧に保つ。フォトダイオード３０２における背景光３５２の積分からの電荷は、ピクセル回路３００が背景光３５２と復調光３５０の組合せに基づいた電荷から電荷を減算する準備ができるまで、２つの注入コンデンサ３２６および３４４に共有されて保存される。第２の時間期間Ｔ２の間、変調光を放出する光源は、オフのままである。
第３の時間期間Ｔ３の間、ＣＭＲスイッチ３０６はオンにされ、背景光３５２と復調光３５０の積分に基づいた電荷からの背景光３５２の積分から電荷の減算が開始される。ＣＭＲスイッチ３０６をオンにすることによって、２つの注入ノード３２７および３４５における電圧は、共通リセット電圧供給部３０８の電圧（ＶＤＲ）によってブーストされる。ブースト電圧の量は、共通リセット電圧供給部３０８の電圧と２つの注入コンデンサ３２６および３４４に保存された電荷（ＶＦＤＯ）との間の差、つまりＶＤＲ－ＶＦＤＯによって決定される。加えて、第３の時間期間Ｔ３の間、２つの注入スイッチ３２４および３４２がオンにされる。２つの注入スイッチ３２４および３４２をオンにすることによって、ブーストされた電圧は、２つの注入コンデンサ３２６および３４４に保存された電荷を２つの浮遊拡散ノード３２５および３４３に注入する。第３の時間期間Ｔ３の間、２つの浮遊拡散スイッチ３２３および３４１はオフのままである。２つの浮遊拡散ノード３２５および３４３の各々に注入された電荷の量は、各注入コンデンサ（例えば、第１の注入コンデンサ３２６または第２の注入コンデンサ３４４のいずれか）および対応する注入ノード（例えば、対応する第１の注入ノード３２７または対応する第２の注入ノード３４５）の静電容量の比に基づいている。第１のタップ３１０に関して、電荷の量は、式３によって定義される。
電荷の量＝Ｃ３２６（Ｃ３２２＋Ｃ３２６）＊（ＶＤＲ－ＶＦＤＯ）…（３）
式３では、Ｃ３２６は、第１の注入コンデンサ３２６の静電容量であり、Ｃ３２２は、第１の浮遊拡散コンデンサ３２２の静電容量であり、ＶＤＲは、共通リセット電圧供給部３０８の電圧であり、ＶＦＤＯは、第１の注入ノード３２７に蓄積された電荷である。
第４および第５の時間期間Ｔ４およびＴ５の間、２つの注入コンデンサ３２６および３４４に保存された電荷の注入が完了すると、２つの注入スイッチ３２４および３４２がオフにされ、復調光３５０と背景光３５２の組合せの積分は、２つの浮遊拡散スイッチ３２３および３４１をオンにするパルスを交互に供給することによって開始または再開する。変調光を放出する光源もオンにされ、２つの浮遊拡散スイッチ３２３および３４１に交互に提供されるパルスと同期する。加えて、フォトダイオード３０２は、復調（反射）光３５０および背景光３５２を受信し、受信された光を第１の共通ノード３０３で電気的電荷（本明細書では「合成電荷または合成信号」と呼ばれる）に変換する。２つの浮遊拡散トランジスタ３２３および３４１が交互にオンにされるので、２つの浮遊拡散ノード３２５および３４３は、互いに反対の位相で合成電荷を積分する。
第６の時間期間Ｔ６の間、背景信号の減算後の２つの浮遊拡散ノード３２５および３４３の信号レベル（例えば、Ｔ３中に実行される動作）がさらなる信号積分のためのいくらかのヘッドルームをまだ有するとき、第２～第５の時間期間Ｔ２～Ｔ５の間に実行される動作は、２つの浮遊拡散ノード３２５および３４３の信号レベルが２つの浮遊拡散ノード３２５および３４３の飽和レベルに近くなるまで繰り返される。結果として生じる電荷（すなわち、主に復調光３５０に基づいた電荷）は、図１で上記のように垂直走査線１１３の１つおよび列回路１３０を介したコントローラ１５０による読み出しが完了し、次の水平時間期間が開始するまで、２つの浮遊拡散ノード３２５および３４３に保持される。
ピクセル回路３００の多くの利点のうちの１つは、２つの注入スイッチ３２４および３４２によって提供される分離である。２つの注入スイッチ３２４および３４２で２つの注入コンデンサ３２６および３４４から２つの浮遊拡散ノードを分離することによって、２つの浮遊拡散ノードを背景光３５２に基づいた背景信号の各積分後にリセットする必要はない。言い換えれば、ピクセル回路３００は、いつでも合成信号の積分を停止し、背景信号の積分を実行し、合成信号の積分を再開することができる。追加または代替として、いくつかの例では、ピクセル回路３００は、いつでも合成信号のキャプチャを停止し、背景信号の積分を実行し、合成信号の積分を再開する前に合成信号から背景信号の現在の積分を減算する。
図４の例では、図１のピクセル１１１のアレイ１１０の単一のピクセルであるピクセル回路３００は、背景光３５２に基づいて背景信号を積分する。図１に関して、すべての背景信号積分がピクセルごとに実行されるため、背景信号の結果として生じる信号レベルは、ピクセルごとに異なる。しかしながら、第１および第２のタップ３１０および３１２の両方がフォトダイオード３０２を共有するため、フォトダイオード３０２からの同一の積分された背景信号は、第１のタップ３１０と第２のタップ３１２の両方から減算される。ピクセル回路３００の多くの利点のうちの別のものは、アレイ１１０のすべてのピクセル１１１の背景信号の積分および減算がグローバルに行われることである。背景信号の積分および減算をグローバルに実行することによって、ピクセル１１１のアレイ１１０間の処理時間差に起因するアーチファクトは発生しない。
積分サイクルが完了すると、２つの浮遊拡散ノード３２５および３４３の各々に保存された電圧が垂直駆動回路１２０によって読み出され、列回路１３０によってデジタル処理される。同相および直角位相信号（または、４つを超える位相信号が実装されている場合はその間の他の位相信号）の両方に関する情報は、ピクセル回路３００から読み出された電圧から抽出される（例えば、コントローラ１５０または外部電子プロセッサによって抽出される）。読み出された情報は、上記の式１および２に基づいて光源から物体まで、または物体からピクセル回路３００までの距離を計算するために使用される。
図５は、本開示の様々な態様による、図３のピクセル回路３００によって実行される方法５００を示すフローチャートである。方法５００は、フォトダイオード３０２によって受信された背景光３５２に基づいて背景信号を積分することを含む（ブロック５０２）。具体的には、背景信号は、フォトダイオード３０２によって積分され、２つの注入コンデンサ３２６および３４４に転送される。フォトダイオード３０２における背景信号の積分からの電荷は、ピクセル回路３００が背景光３５２と復調光３５０の積分に基づいた電荷から電荷を減算する準備ができるまで、２つの注入コンデンサ３２６および３４４に共有されて保存される。フォトダイオード３０２が背景信号を積分する間、変調光３５０を放出する光源はオフのままである。光源をオフのままにすることによって、フォトダイオード３０２での背景信号の積分は、背景光３５２のみに基づく。
方法５００は、２つの浮遊拡散ノード３２５および３４３から２つの注入コンデンサ３２６および３４４に保存された背景信号の電荷を減算することを含む（ブロック５０４）。背景信号の電荷の減算中、ＣＭＲスイッチ３０６はオンにされ、２つの注入ノード３２７および３４５における電圧は、共通リセット電圧供給部３０８の電圧（ＶＤＲ）によってブーストされる。加えて、背景信号の電荷の減算中、２つの注入スイッチ３２４および３４２がオンにされ、ブーストされた電圧を使用して、２つの注入コンデンサ３２６および３４４に保存された電荷を、２つの注入スイッチ３２４および３４２を介して対応する２つの浮遊拡散ノード３２５および３４３に注入する。
方法５００は、フォトダイオード３０２によって受信された復調光３５０および背景光３５２に基づいて合成電荷を積分し、２つの浮遊拡散ノード３２５および３４３に合成電荷を保存することを含む（ブロック５０６）。２つの注入コンデンサ３２６および３４４に保存された電荷の注入が完了すると、２つの注入スイッチ３２４および３４２がオフにされ、合成電荷の積分は、２つの浮遊拡散スイッチ３２３および３４１をオンにするパルスを交互に供給することによって開始または再開する。変調光を放出する光源もオンにされ、２つの浮遊拡散スイッチ３２３および３４１に交互に提供されるパルスと同期する。フォトダイオード３０２は、復調（反射）光３５０および背景光３５２を受信し、第１の共通ノード３０３での背景信号の電荷の減算により、光を復調電気的電荷に変換する。２つの浮遊拡散トランジスタ３２３および３４１が交互にオンにされるので、２つの浮遊拡散ノード３２５および３４３は、互いに反対の位相で合成電荷を積分する。
方法５００は、２つの浮遊拡散ノード３２５および３４３の各々から復調電荷を読み出すことを含む（ブロック５０８）。任意選択で、いくつかの例では、方法５００はまた、２つの浮遊拡散ノード３２５および３４３の各々から復調電荷を読み出す前に、ヘッドルームの決定（判断ブロック５１０）を含む（ブロック５０８）。例えば、コンパレータまたは電子プロセッサ（例えば、コントローラ１５０）は、背景信号の減算後の復調信号の信号レベルが追加の信号積分のためのヘッドルームを有するかどうかを決定してもよい。コンパレータが、復調信号の信号レベルが追加の信号積分のためのヘッドルームを有すると決定したとき（判断ブロック５１０で「はい」）、方法５００は、復調信号の信号レベルが２つの浮遊拡散ノード３２５および３４３の飽和レベルに近くなるまで繰り返される。結果として生じる復調電荷は、コントローラ１５０による読み出しが完了するまで２つの浮遊拡散ノード３２５および３４３に保持される（ブロック５０８）。
コンパレータが、復調信号の信号レベルが追加の信号積分のためのヘッドルームを有さないと決定したとき（判断ブロック５１０で「いいえ」）、方法５００は繰り返されない。結果として生じる復調電荷は、コントローラ１５０による読み出しが完了するまで２つの浮遊拡散ノード３２５および３４３に保持される（ブロック５０８）。
いくつかの例では、方法５００は、フォトダイオード３０２によって受信された背景光に基づいて背景信号を積分する前に（すなわち、ブロック５０２の前に）フォトダイオード３０２をリセットすることを含む。具体的には、ピクセル回路３００のフォトダイオード３０２は、ＣＭＲスイッチ３０６、ＯＦＧスイッチ３０４、および２つのリセットスイッチ３２８および３４６をオンにすることによってリセットされる。さらに、リセット動作中、変調光を放出する光源はオフにされるか、またはオフのままである。
いくつかの例では、方法５００は、各浮遊拡散ノードに保存された復調電荷を維持するために２つの浮遊拡散ノード３２５および３４４をリセットしない。そのため、復調信号の積分の途中であっても、復調信号のキャプチャおよび積分を停止した後、各浮遊拡散ノードの復調電荷が維持されるために背景信号をブーストするサイクルを実行することができる。各浮遊拡散部の復調電荷のこの維持は、２つの注入コンデンサ３２６および３４４を２つの浮遊拡散ノード３２５および３４３から分離し、背景信号の積分中に２つの浮遊拡散ノード３２５および３４３に保存された復調電荷が影響を及ぼされないようにする２つの注入スイッチ３２４および３４２により可能である。
図６は、本開示の様々な態様による、図３のピクセル回路３００の動作を示す別のタイミング図６００である。タイミング図６００では、背景信号は、現在の対象のフレームに積分されない。図６の例では、背景信号の最小および最大レベルは、飛行時間決定が実行される対象のフレームの前のフレームで事前に決定される。前のフレームからキャプチャされた背景信号データを読み出して分析し、背景信号の最小および最大値を取得する。前のフレーム読み出しから最小および最大値を決定することによって、すべてのピクセルが最小および最大値の間の範囲に入り、背景信号の減算は、ピクセル単位ではなく、すべてのピクセルにわたってグローバルに行われる。
いくつかの例では、最小および最大値の平均は、すべてのピクセルについて同時に２つの浮遊拡散ノード３２５および３４３から減算されてもよい。他の例では、最小および最大値の間の値を使用することができ、値は、ピクセル回路３００の２つの浮遊拡散ノード３２５および３４３が飽和（例えば、飽和レベルに近い所定のレベル）に達するのに必要な時間の最小量に基づいて選択される。
背景信号の値が事前に決定されているため、背景信号の減算は、２つの注入スイッチ３２４および３４２がオンにされて浮遊拡散ノード３２５および３４３の電圧をブーストする時間期間以外は、復調信号の積分に影響を及ぼさない。復調信号の積分中、２つの注入スイッチ３２４および３４２がオフにされ、２つの浮遊拡散ノード３２５および３４３が２つの注入コンデンサ３２６および３４４から分離される。背景信号の減算はまた、２つの浮遊拡散ノード３２５および３４３が飽和していない限り繰り返されてもよい。
第１の時間期間Ｔ１の間、フォトダイオード３０２および２つの浮遊拡散ノード３２５および３４３は、背景信号積分のためにリセット段階にある。フォトダイオード３０２は、ＣＭＲスイッチ３０６およびＯＦＧスイッチ３０４を介してリセットされる。２つの浮遊拡散部３２５および３４３は、対応する２つのリセットスイッチ３２８および３４６によってリセットされる。いくつかの例では、２つのリセット電圧供給部３３０および３４８から２つのリセットスイッチ３２８および３４６によって印加されるリセット電圧は、同一である。他の例では、２つのリセット電圧供給部３３０および３４８から２つのリセットスイッチ３２８および３４６によって印加されるリセット電圧は、互いに異なる。いくつかの例では、２つのリセット電圧供給部３３０および３４８ならびに共通リセット電圧供給部３０８からそれぞれ２つのリセットスイッチ３２８および３４６ならびにＣＭＲスイッチ３０６によって印加されるリセット電圧は、同一である。他の例では、２つのリセット電圧供給部３３０および３４８ならびに共通リセット電圧供給部３０８からそれぞれ２つのリセットスイッチ３２８および３４６ならびにＣＭＲスイッチ３０６によって印加されるリセット電圧は、互いに異なる。
第２および第３の時間期間Ｔ２およびＴ３の間、復調信号の積分は、２つの浮遊拡散スイッチ３２３および３４１をオンにするパルスを交互に提供することによって開始または再開する。変調光を放出する光源もオンにされ、２つの浮遊拡散スイッチ３２３および３４１に交互に提供されるパルスと同期する。加えて、フォトダイオード３０２は、復調（反射）光３５０および背景光３４２を受信し、光を第１の共通ノード３０３で合成電気的電荷に変換する。２つの浮遊拡散トランジスタ３２３および３４１が交互にオンにされるので、２つの浮遊拡散ノード３２５および３４３は、互いに反対の位相で合成電荷を積分する。
第４の時間期間Ｔ４の間、共通リセット電圧供給部３０８の電圧（ＶＤＲ）は、２つの浮遊拡散ノード３２５および３４３から減算される必要がある前のフレームから決定された電圧増分だけ低下する。共通リセット電圧供給部３０８の電圧を電圧増分だけ低下させた後、２つの注入スイッチ３２４および３４２に加えてＣＭＲスイッチ３０６をオンにすることによって、背景信号の減算が始まる。ＣＭＲスイッチ３０６をオンにすることによって、２つの注入ノード３２７および３４５における電圧は、共通リセット電圧供給部３０８の低下した電圧（ＶＤＲ）によってブーストされる。２つの注入スイッチ３２４および３４２をオンにすることによって、ブーストされた電圧は、２つの注入コンデンサ３２６および３４４に保存された電荷を、２つの注入スイッチ３２４および３４２を介して２つの浮遊拡散ノード３２５および３４３に注入する。第３の時間期間Ｔ３の間、２つの浮遊拡散スイッチ３２３および３４１はオフのままである。２つの浮遊拡散ノード３２５および３４３の各々に注入された電荷の量は、各注入コンデンサおよび対応する注入ノードの静電容量の比に基づいている。第１のタップ３１０に関して、電荷の量は、式４によって定義される。
電荷の量＝Ｃ３２６（Ｃ３２２＋Ｃ３２６）＊（ＶＤＲ）…（４）
式４では、Ｃ３２６は、第１の注入コンデンサ３２６の静電容量であり、Ｃ３２２は、第１の浮遊拡散コンデンサ３２２の静電容量であり、ＶＤＲは、共通リセット電圧供給部３０８の電圧である。
第５および第６の時間期間Ｔ５およびＴ６の間、復調信号の積分は、２つの浮遊拡散スイッチ３２３および３４１をオンにするパルスを交互に提供することによって再開する。変調光を放出する光源もオンにされるか、またはオンのままであり、２つの浮遊拡散スイッチ３２３および３４１に提供されるパルスと同期する。加えて、フォトダイオード３０２は、復調（反射）光３５０および背景光３５２を受信し、光を第１の共通ノード３０３で合成電気的電荷に変換する。背景信号の減算ならびに交互にオンにされる２つの浮遊拡散トランジスタ３２３および３４１により、２つの浮遊拡散ノード３２５および３４３は、互いに反対の位相で復調電荷を積分する。
第７の時間期間Ｔ７の間、復調信号の信号レベルがさらなる信号積分のためのヘッドルームをまだ有するとき、第４～第７の時間期間Ｔ４～Ｔ７の間に実行される動作は、復調信号の信号レベルが２つの浮遊拡散ノード３２５および３４３の飽和レベルに近くなるまで繰り返され得る。結果として生じる復調電荷は、列駆動回路１２０による読み出しが完了し、次の水平時間期間が開始するまで、２つの浮遊拡散ノード３２５および３４３に保持される。
積分サイクルが完了すると、２つの浮遊拡散ノード３２５および３４３の各々に保存された電圧が垂直駆動回路１２０によって読み出され、列回路１３０によってデジタル処理される。同相および直角位相信号（または、４つを超える位相信号が実装されている場合はその間の他の位相信号）の両方に関する情報は、読み出された電圧から抽出される。抽出された情報（例えば、コントローラ１５０または外部電子プロセッサによって抽出された）は、上記の式１および２に基づいて光源から物体まで、または物体からピクセル回路３００までの距離を計算するために使用される。
図６の例では、図１のピクセル１１１のアレイ１１０の単一のピクセルであるピクセル回路３００は、前のフレームの背景光３５２を積分する。上記のように、背景信号の値（例えば、補正電圧）は、前のフレームから決定され、背景信号の値の減算は、グローバルベースで実行される。言い換えれば、背景信号の値は、ピクセル１１１のすべてにわたって共通である。したがって、ピクセル回路３００は、ピクセル１１１のすべてに共通する２つの浮遊拡散ノード３２５および３４３から補正電圧を減算することができる。ピクセル回路３００はまた、ピクセル１１１のすべてに関して、同時にまたはほぼ同時に補正電圧を減算することができる。グローバルベースで補正電圧を減算することによって、図４で上記したように、ピクセルごとに積分された背景信号を減算する場合と比較して、飛行時間動作がより速く、より簡単になり、スイッチング雑音の影響を受けにくくなる。
いくつかの例では、背景信号の電荷が２つの注入ノード３２７および３４５に転送されると、電荷は、ＣＭＲスイッチ３０６およびＯＦＧスイッチ３０４のソースまたはドレインノード、ならびに２つの注入コンデンサ３２６および３４４の共通ノードによって共有される。２つの注入コンデンサ３２６および３４４の静電容量が２つの浮遊拡散コンデンサ３２２および３４０の静電容量に対して増加すると、注入電圧の減衰は、２つの浮遊拡散ノード３２５および３４３で増加する。
言い換えると、２つの注入ノード３２７および３４５の各々の全体的な静電容量値が大きいとき、２つの浮遊拡散ノード３２５および３４３に注入される電圧は、大きく減衰する。電圧の減衰は、ピクセル回路３００の信号利得（例えば、変換利得）を低下させ、背景信号補正の範囲を制限する。信号利得が低いと、背景減算信号を２つの浮遊拡散ノード３２５および３４３の信号利得にできるだけ近づけるために、背景信号を積分するのに必要な時間を増やす必要がある。背景信号の積分に必要な時間を増やすと、フレーム時間がさらに長くなる。
図７は、ピクセル回路７００を示す。図７は、図１および図３に関して説明される。図７の例では、ピクセル回路７００は、ピクセル回路３００の構成要素（同様の参照番号によって参照される）と同様の構成要素を含む。加えて、図７の例では、ピクセル回路７００はまた、ＯＦＧスイッチ３０４、ＧＲＳノード７０６で接続されたＧＲＳスイッチ７０４、第２の共通ノード３０５、ならびに２つの注入コンデンサ３２４および３４２の一端の間に位置するアナログバッファ７０２を含む。アナログバッファ７０２は、ＧＲＳノード７０６を２つの注入コンデンサ３２４および３４２から分離する。ＧＲＳノード７０６の分離は、ＧＲＳノード７０６のノード静電容量を第２の共通ノード３０５のノード静電容量よりもはるかに低く保持し、積分された背景信号の全体的な電圧利得を増加させる。ＧＲＳスイッチ７０４は、背景信号と反射ＬＥＤ信号の両方の積分のためにフォトダイオード３０２をグローバルにリセットするように使用される。言い換えると、ＧＲＳスイッチ７０４は、ＧＲＳノードをリセットするために使用され、これによりＯＦＧスイッチ３０４を介してフォトダイオード３０２をリセットする。
図８は、ピクセル回路８００を示す。図８は、図１、図３、および図７に関して説明される。図８の例では、ピクセル回路８００は、ピクセル回路３００および７００の構成要素（同様の参照番号によって参照される）と同様の構成要素を含む。具体的には、図８の例では、ピクセル回路８００は、図７で上記したアナログバッファ７０２の代わりに、ＣＳＦトランジスタ８０２、ＣＭＡスイッチ８０６、およびバイアス電圧スイッチ８０８を含む。ＣＳＦトランジスタ８０２は、ＯＦＧスイッチ３０４、ＧＲＳノード７０６で接続されたＧＲＳスイッチ７０４、およびＣＳＦノード８０４の間に位置する。ＣＳＦノード８０４は、ＣＭＡスイッチ８０６とバイアス電圧スイッチ８０８との間にある。ＣＳＦトランジスタ８０２の一端は、第３のリセット電圧供給部８０３に接続され、ＣＳＦトランジスタ８０２は、ＧＲＳノード７０６を２つの注入コンデンサ３２４および３４２から分離する。ＧＲＳノード７０６の分離は、ＧＲＳノード７０６のノード静電容量を第２の共通ノード３０５のノード静電容量よりもはるかに低く保持し、積分された背景信号の全体的な電圧利得を増加させる。
ＧＲＳノード７０６の寄生静電容量は、ＧＲＳスイッチ７０４およびＯＦＧスイッチ３０４のソースおよびドレイン静電容量、ＣＳＦスイッチ８０２のゲート静電容量、ソースフォロワトランジスタ、ならびに寄生静電容量の合計に制限される。
ＣＳＦトランジスタ８０２は、バイアス電流源とともに電圧フォロワであり、２つの注入コンデンサ３２４および３４２は、供給部ＶＤＤによって充電電流が直接供給され、整定時間がはるかに速くなる。
図９は、本開示の様々な態様による、図８のピクセル回路８００の動作を示すタイミング図９００である。図９の例では、タイミング図９００は、ＧＲＳスイッチ７０４の制御信号とＣＭＡスイッチ８０６の制御信号の追加を除いて、図４で上記したタイミング図４００とほぼ同一である。図９の例では、第１、第３、および第６の時間期間の間、ＧＲＳスイッチ７０４は、背景信号と反射ＬＥＤ信号の両方の積分についてフォトダイオード３０２をグローバルにリセットする。背景信号がブーストされると、ＣＭＡスイッチ８０６がオフにされる。
図１０は、本開示の様々な態様による、別のピクセル回路１０００を示す回路図である。図１に関して、ピクセル回路１０００は、画像センサ１００のピクセル１１１のアレイ１１０の１つのピクセル、例えば、浮遊拡散グローバルシャッタ（ＦＤＧＳ）センサである。
図１０の例では、ピクセル回路１０００が２つの注入スイッチ３２４および３４２と２つの注入ノード３２７および３４５を含まないことを除いて、ピクセル回路１０００は、図３で上記したピクセル回路３００と同様である。ピクセル回路１０００は、フォトダイオード３０２、第１の共通ノード３０３、オーバーフローゲートトランジスタ３０４、第２の共通ノード３０５、ＣＭＲトランジスタ３０６、共通リセット電圧供給部３０８、第１のタップ１０１０、および第２のタップ１０１２を含む。オーバーフローゲートトランジスタ３０４は、通常の読み出し経路転送ゲートとは無関係にフォトダイオード３０２をグローバルにリセットする。第１のタップ１０１０および第２のタップ１０１２が第１の共通ノード３０３でフォトダイオード３０２を共有するため、単一のオーバーフローゲートトランジスタのみがピクセル回路１０００で使用される。
第１のタップ１０１０は、第１の垂直信号線３１４、第１の選択トランジスタ３１６、第１の増幅トランジスタ３１８、第１の供給電圧３２０、第１の浮遊拡散コンデンサ３２２、第１の浮遊拡散トランジスタ３２３、第１の浮遊拡散ノード３２５、第１の注入コンデンサ３２６、第１のリセットスイッチ３２８、および第１のリセット電圧供給部３３０を含む。第１の垂直線３１４は、列回路１３０に電気的に接続される。第１の選択トランジスタ３１６のソース側は、第１の垂直信号線３１４に電気的に接続され、第１の選択トランジスタ３１６のドレイン側は、第１の増幅トランジスタ３１８のソース側に電気的に接続され、第１の選択トランジスタ３１６のゲートは、垂直駆動回路１２０に電気的に接続され、コントローラ１５０によって制御される。第１の増幅トランジスタ３１８のドレイン側は、第１の供給電圧３２０に電気的に接続される。第１の増幅トランジスタ３１８のゲート、第１の浮遊拡散コンデンサ３２２の一端、第１の浮遊拡散トランジスタ３２３の一端、第１の注入コンデンサ３２６の一端、および第１のリセットスイッチ３２８の一端は、第１の浮遊拡散ノード３２５に電気的に接続される。浮遊拡散コンデンサ３２２の他端は、グランドに電気的に接続される。第１の浮遊拡散スイッチ３２３の他端は、第１の共通ノード３０３でフォトダイオード３０２の一端に電気的に接続される。第１の注入コンデンサ３２６の他端およびオーバーフローゲートトランジスタ３０４のドレイン側は、第２の共通ノード３０５に電気的に接続される。第１のリセットスイッチ３２８の他端は、第１のリセット電圧供給部３３０に電気的に接続される。
第２のタップ１０１２は、第２の垂直信号線３３２、第２の選択トランジスタ３３４、第２の増幅トランジスタ３３６、第２の供給電圧３３８、第２の浮遊拡散コンデンサ３４０、第２の浮遊拡散トランジスタ３４１、第２の浮遊拡散ノード３４３、第２の注入コンデンサ３４４、第２のリセットスイッチ３４６、および第２のリセット電圧供給部３４８を含む。第２のタップ１０１２は、第１のタップ１０１０を鏡映する。結果として、第２のタップ１０１２の電気的接続は、第１のタップ１０１０を鏡映し、そのため、第２のタップ１０１２の電気的接続の説明は省略される。
フォトダイオード３０２は、復調光３５０および背景光３５２を受信する。以下でより詳細に説明するように、様々な時間期間にわたって、フォトダイオード３０２は、保存および積分のために、復調光３５０および背景光３５２に基づいた電荷を２つの注入コンデンサ３２６および３４４に、ならびに２つの浮遊拡散コンデンサ３２２および３４０に提供する。特に、２つの注入コンデンサ３２６および３４４は、変調光を放出する光源がオフにされると、背景光３５２に基づいて背景信号から積分されるフォトダイオード３０２からの電荷を保存するために使用される。あるいは、いくつかの例では、２つの注入コンデンサ３２６および３４４は、外部から手動で挿入された電荷（例えば、コントローラ１５０からの電荷）を保存してもよい。背景信号の減算中（以下でより詳細に説明する）、２つの注入コンデンサ３２６および３４４によって保存された電荷は、直列回路接続を介して対応する２つの浮遊拡散コンデンサ３２２および３４０に注入される。
図１１は、本開示の様々な態様による、図１０のピクセル回路８００の動作を示すタイミング図１１００である。タイミング図１１００の第１の時間期間Ｔ１の間、浮遊拡散ノード３２５および３４３ならびにフォトダイオード３０２の両方がリセットされる。例えば、フォトダイオード３０２は、ＣＭＲスイッチ３０６およびＯＦＧスイッチ３０４をオンにすることによってリセットされる。同様に、２つの浮遊拡散ノード３２５および３４３は、２つのリセットスイッチ３２８および３４６をオンにすることによってリセットされる。いくつかの例では、２つのリセットスイッチ３２８および３４６のリセット電圧は、互いに異なる。他の例では、２つのリセットスイッチ３２８および３４６のリセット電圧は、同一である。いくつかの例では、２つのリセット電圧供給部３３０および３４８ならびに共通リセット電圧供給部３０８からそれぞれ２つのリセットスイッチ３２８および３４６ならびにＣＭＲスイッチ３０６によって印加されるリセット電圧は、同一である。他の例では、２つのリセット電圧供給部３３０および３４８ならびに共通リセット電圧供給部３０８からそれぞれ２つのリセットスイッチ３２８および３４６ならびにＣＭＲスイッチ３０６によって印加されるリセット電圧は、互いに異なる。
第２の時間期間Ｔ２の間、ＣＭＲスイッチ３０６はオフにされ、ＯＦＧスイッチ３０４はオン状態のままであり、フォトダイオード３０２に積分された電荷を２つの注入コンデンサ３２６および３４４に転送する。リセットスイッチは両方ともオン状態のままであり、２つの浮遊拡散ノード３２５および３４３をリセット電圧（例えば、それぞれ電圧ＶＤＲ０およびＶＤＲ１）に保つ。第２の時間期間Ｔ２の間、変調光を放出する光源はオフにされる。第１の共通ノード３０３でフォトダイオード３０２によって積分された背景信号は、ピクセル回路１０００が２つの浮遊拡散ノード３２５および３４３から背景信号を減算する準備ができるまで、２つの注入コンデンサ３２６および３４４に共有されて保存される。
第３および第４の時間期間Ｔ３およびＴ４の間、２つの浮遊拡散トランジスタ３２３および３４１は、交互に生成されたパルスを受信する。交互に生成されたパルスは、２つの浮遊拡散トランジスタ３２３および３４１を交互にオンおよびオフにする。２つの浮遊拡散トランジスタ３２３および３４１を交互にオンおよびオフにすることによって、２つの浮遊拡散ノード３２５および３４３は、互いに反対の位相で合成信号を積分する。第３および第４の時間期間Ｔ３およびＴ４の間、変調光を放出する光源がオンにされ、上記のように交互に生成されたパルスと同期する。
第５の時間期間Ｔ５の間、ＣＭＲスイッチはオンにされ、第２の共通ノード３０５を共通供給電圧ＶＤＤにブーストする。ブーストされた電圧の量は、２つの注入コンデンサ３２６および３４４に保存された背景信号に基づいている。ブーストされた電圧は、２つの注入コンデンサ３２６および３４３を介して２つの浮遊拡散ノード３２５および３４３に電荷を注入する。第５の時間期間Ｔ５の間、２つの浮遊拡散トランジスタ３２３および３４１はオフのままである。２つの浮遊拡散ノード３２５および３４３の各々に注入された電荷の量は、各注入コンデンサ（例えば、第１の注入コンデンサ３２６または第２の注入コンデンサ３４４のいずれか）および対応する浮遊拡散ノード（例えば、対応する第１の浮遊ノード３２５または対応する第２の浮遊拡散ノード３４３）の静電容量の比に基づいている。第１のタップ１０１０に関して、電荷の量は、式５によって定義される。
電荷の量＝Ｃ３２６（Ｃ３２２＋Ｃ３２６）＊（ＶＤＲ－ＶＦＤＯ）…（５）
式５では、Ｃ３２６は、第１の注入コンデンサ３２６の静電容量であり、Ｃ３２２は、第１の浮遊拡散コンデンサ３２２の静電容量であり、ＶＤＲは、共通リセット電圧供給部３０８の電圧であり、ＶＦＤＯは、第２の共通ノード３０５に蓄積された電荷である。
第７の時間期間Ｔ７の間、２つの浮遊拡散トランジスタ３２３および３４１は、交互に生成されたパルスを再び受信し、背景信号の減算により、互いに反対の位相で復調電荷を積分し続ける。
積分サイクルが完了すると、２つの浮遊拡散ノード３２５および３４３の各々に保存された電圧が垂直駆動回路１２０によって読み出され、列回路１３０によってデジタル処理される。同相および直角位相信号（または、４つを超える位相信号が実装されている場合はその間の他の位相信号）の両方に関する情報は、ピクセル回路１０００から読み出された電圧から抽出される。読み出された情報は、上記の式１および２に基づいて光源から物体まで、または物体からピクセル回路１０００までの距離を計算するために使用される。
図１０の例では、ピクセル回路１０００は、図１のピクセル１１１のアレイ１１０の単一のピクセルである。ピクセル回路１０００は、背景光３５２に基づいて背景信号を積分する。図１に関して、すべての背景信号積分がピクセルごとに実行されるため、背景信号の結果として生じる信号レベルは、ピクセルごとに異なる。しかしながら、第１および第２のタップ１０１０および１０１２の両方がフォトダイオード３０２を共有するため、フォトダイオード３０２からの同一の積分された背景信号は、第１のタップ１０１０と第２のタップ１０１２の両方から減算される。ピクセル回路１０００の多くの利点の１つは、アレイ１１０のすべてのピクセル１１１の背景信号の積分および減算がグローバルに行われることである。背景信号の積分および減算をグローバルに実行することによって、ピクセル１１１のアレイ１１０間の処理時間差に起因するアーチファクトは発生しない。
図１１の例では、ブーストプロセスおよび背景信号減算は、復調信号積分サイクルごとに一度だけ実行されてもよい。この制限は、背景信号を積分するために、第２の共通ノード３０５ならびに２つの注入コンデンサ３２６および３４４をリセットする必要性によって引き起こされる。この制限は、２つの浮遊拡散ノード３２５および３４３をリセットする必要性によっても引き起こされ、これにより２つの浮遊拡散ノード３２５および３４３に保存された中間結果がリセットされる。
図１２は、本開示の様々な態様による、図１０のピクセル回路８００の動作を示す別のタイミング図１２００である。タイミング図１１００とタイミング図１２００の両方は、復調信号の積分前の背景信号の積分を示す。しかしながら、タイミング図１１００では、２つの注入コンデンサ３２６および３４４に保存された背景信号は、復調信号の積分が開始された後、また復調信号の信号レベルが飽和に近づいたときに減算される。比較すると、タイミング図１２００では、背景信号は、光源（例えば、発光ダイオード（ＬＥＤ）、近赤外ＬＥＤ、レーザダイオード（ＬＤ）、または他の適切な光源）による照射の開始および復調信号の積分の前に事前に補償（減算）される。
図１２の例では、２つの浮遊拡散ノード３２５および３４３がリセットされた後に２つの浮遊拡散ノード３２５および３４３の電圧がブーストされるため、２つの浮遊拡散ノード３２５および３４３の電圧レベルは、ソフトリセット（例えば、Ｖｒｅｓｅｔ－Ｖｔ）によって決定されるリセットレベル、またはハードリセットによって設定される電圧レベルを超える。浮遊拡散ノード３２５および３４３の電圧レベルは、共通リセット電圧供給部３０８によって提供される共通リセット電圧を超えて通過する可能性があるため、１つまたは複数のトランジスタの１つの特性（例えば、２つの増幅トランジスタ３１８および３３６、２つの浮遊拡散トランジスタ３２３および３４１、ならびに２つのリセットスイッチ３２８および３４６）は、ブーストされた電圧に対する耐性を含む必要がある。ブーストされた電圧に対する耐性を有するトランジスタを選択することによって、２つの浮遊拡散ノード３２５および３４３のダイナミックレンジは、ブーストされた最大電圧だけ拡張される。
例えば、通常、各浮遊拡散ノードのダイナミックレンジは、リセット電圧と飽和電圧との間の差、すなわち、Ｖｒｅｓｅｔ－Ｖｓａｔによって決定される。しかしながら、図１２の例では、各浮遊拡散ノードのダイナミックレンジは、ブースト電圧を加えたリセット電圧と飽和電圧との間の差、すなわち、Ｖｒｅｓｅｔ－Ｖｓａｔ＋Ｖｂｏｏｓｔである。復調信号３５０の積分後、浮遊拡散ノード３２５および３４３の電圧レベルは、アナログ－デジタルコンバータ（ＡＤＣ）を含む読み出し回路の入力ダイナミックレンジ内にあるリセット電圧未満である。
第１の時間期間Ｔ１の間、フォトダイオード３０２は、ＣＭＲスイッチ３０６およびＯＦＧスイッチ３０４をオンにすることによってリセットされる。同様に、２つの浮遊拡散ノード３２５および３４３は、２つのリセットスイッチ３２８および３４６をオンにすることによってリセットされる。いくつかの例では、２つのリセットスイッチ３２８および３４６のリセット電圧は、異なっていてもよい。他の例では、２つのリセットスイッチ３２８および３４６のリセット電圧は、同一であってもよい。
第２の時間期間Ｔ２の間、ＣＭＲスイッチ３０６はオフにされ、ＯＦＧスイッチ３０４はオンのままであり、フォトダイオード３０２に積分された背景信号の電荷を２つの注入コンデンサ３２６および３４４に転送する。このとき、リセットスイッチ３２８および３４６の両方はオンのままであり、２つの浮遊拡散ノード３２５および３４３の電圧をリセット電圧に保つ。背景信号は、フォトダイオード３０２によって積分され、ピクセル回路３００が２つの浮遊拡散ノード３２５および３４３から背景信号を減算する準備ができるまで、２つの注入コンデンサ３２６および３４４に共有されて保存される。
第３の時間期間Ｔ３中の間、ＣＭＲスイッチ３０６はオンにされ、共通ノード電圧ＶＦＤ０のノードを共通供給電圧ＶＤＲにブーストする。ブーストされた電圧の量は、２つの注入コンデンサ３２６および３４４に保存された背景信号に基づいている（ＶＤＲ－ＶＦＤＯ）。このとき、ブーストされた電圧は、２つの注入コンデンサ３２６および３４４から２つの浮遊拡散ノード３２５および３４３に電荷を注入する。２つの浮遊拡散ノード３２５および３４３の各々に注入された電荷の量は、各注入コンデンサ（例えば、第１の注入コンデンサ３２６または第２の注入コンデンサ３４４のいずれか）および対応する浮遊拡散ノード（例えば、対応する第１の浮遊ノード３２５または対応する第２の浮遊拡散ノード３４３）の静電容量の比に基づいている。
第４および第５の時間期間Ｔ４およびＴ５の間、変調光源に対して変調光パルスが開始し、フォトダイオード３０２は、復調光によって生成された電子を積分する。このとき、２つの浮遊拡散トランジスタ３２３および３４１は、フォトダイオード３０２の積分された電荷を２つの浮遊拡散ノード３２５および３４３に転送するために交互に生成されるパルスを受信する。
第６の時間期間Ｔ５の間、２つの浮遊拡散ノード３２５および３４３の電圧が読み出される。例えば、図１で上記したコントローラ１５０は、２つの浮遊拡散ノーズ３２５および３４３から電圧を読み出すことができる。
図３、図７、図８、および図１０の注入コンデンサの要件に関して、特に小さなサイズのピクセル回路の場合、注入コンデンサのサイズは小さく、動作電圧、温度、およびプロセスでの静電容量の変動を最小限に抑える必要がある。加えて、寄生静電容量が注入コンデンサの主静電容量と比較して小さいため、寄生静電容量が電荷の保存や浮遊拡散部への電荷の注入に影響を及ぼさないようにする必要もある。裏面照射型（ＢＳＩ）フォトダイオード用途に適したコンデンサの１つは、プロセス、電圧、温度（ＰＶＴ）の変動が合理的であり、寄生静電容量が制御可能であるため、金属－絶縁体－金属（ＭｉＭ）コンデンサである。ＢＳＩフォトダイオード用途に適したもう１つのコンデンサは、金属－金属コンデンサ（ＭｏＭ）であり、スタックされた金属－金属静電容量が使用される。しかしながら、ＭｏＭコンデンサは、一般に、ＭｉＭコンデンサよりも大きく高価であり、ＭｏＭの寄生静電容量は、ＭｉＭコンデンサと比較すると制御可能ではない。表面照射型（ＦＳＩ）フォトダイオード用途の場合、ＭＯＳＣＡＰ（またはＣＩ）コンデンサがＭｉＭまたはＭｏＭ型のコンデンサよりも適している。ＭＯＳＣＡＰ型のコンデンサの利点は、単位面積あたりの静電容量が大きいこと（例えば、１．８Ｖを超える動作電圧をサポートするプロセスでは、～４ｆＦ／ｕｍｓｑ）を含み、ＭＯＳＣＡＰ型のコンデンサは、フォトダイオードの光学性能に影響を及ぼさない。しかしながら、ＭＯＳＣＡＰ型のコンデンサは、拡散とウェルとの間に固有の静電容量を有し、ＭｉＭおよびＭｏＭのコンデンサ型よりもＰＶＴでの静電容量の変動が大きくなる。
図４、図６、図９、図１１、および図１２に関して、背景信号の電荷の注入中の第２の共通ノード３０５の電圧レベルは、式６によって定義される。
Ｖ＝ｑ＊Ｎ／（Ｃ３２６＋Ｃ３４４＋Ｃｐ０）…（６）
式６では、Ｎは、フォトダイオード３０２によって受信された電子の数であり、これはフォトダイオード３０２の露光時間に光電流を掛け、さらにｑで除算したものに等しく、すなわち、Ｎ＝（ＥｘｐｏｓｕｒｅＴｉｍｅ＊ＬｉｇｈｔＣｕｒｒｅｎｔ）／ｑである。式６では、Ｃｐ０は、第２の共通ノード３０５の寄生静電容量である。
加えて、図４、図６、図９、図１１、および図１２に関して、背景信号の電荷の注入中の２つの浮遊拡散ノード３２５および３４３の電圧レベルの間の差は、式７によって定義される。
ΔＶ＝［Ｃ３２６／３４４／（Ｃ３２６／３４４＋Ｃ３２２／３４０）］＊［ｑ＊Ｎ／（Ｃｐ０＋２Ｃ３２６／３４４）］…（７）
式７では、Ｎは、フォトダイオード３０２によって受信された電子の数であり、これはフォトダイオード３０２の露光時間に光電流を掛け、さらにｑで除算したものに等しく、すなわち、Ｎ＝（ＥｘｐｏｓｕｒｅＴｉｍｅ＊ＬｉｇｈｔＣｕｒｒｅｎｔ）／ｑである。式７では、Ｃｐ０は、第２の共通ノード３０５の固有の静電容量である。
図３および図１０に関して、各ピクセル回路が寄生静電容量を放電および充電しているため、ピクセル回路３００および１０００による消費電力は、それぞれ１ｍＷ未満である。図７および図８に関して、各ピクセル回路が増幅器を含むため、ピクセル回路７００および８００による消費電力は、それぞれ１ｍＷよりも大きい。いくつかの例では、増幅器は０．２μＡと３ボルト（Ｖ）を消費する場合があり、ＶＧＡ解像度の画像センサ全体の消費電力は、約１８４ミリワット（ｍＷ）である。
＜結論＞
本明細書で説明されるプロセス、システム、方法、発見的方法などに関して、このようなプロセスなどのステップは特定の順序に従って発生するものとして説明されているが、このようなプロセスは、本明細書で説明される順序以外の順序で実行される説明されたステップで実施することができることを理解されたい。さらに、特定のステップを同時に実行することができること、他のステップを追加することができること、または本明細書で説明される特定のステップを省略することができることを理解されたい。言い換えれば、本明細書のプロセスの説明は、特定の例を説明する目的で提供されており、特許請求の範囲を限定するように解釈されるべきではない。
したがって、上記の説明は例示的なものであり、限定的なものではないことを理解されたい。上記の説明を読むと、提供された例以外の多くの例および用途が明らかになるだろう。上記の説明を参照するのではなく範囲を決定する必要があるが、代わりに、添付の特許請求の範囲と、特許請求の範囲が権利を有する均等物の全範囲を参照して決定する必要がある。本明細書で論じられる技術において将来の開発が行われ、開示されるシステムおよび方法がこのような将来の実施形態に組み込まれることが予想および意図される。要するに、用途は修正および変更が可能であることを理解されたい。
特許請求の範囲で使用されるすべての用語は、本明細書で特に明記しない限り、本明細書に記載の技術に精通した者が理解する最も合理的な構成およびそれらの通常の意味を与えることを意図している。特に、「ａ」、「ｔｈｅ」、「ｓａｉｄ」などの単数冠詞の使用は、請求項が反対の明確な限定を列挙していない限り、示された要素の１つまたは複数を列挙すると読まれるべきである。
読者が技術的開示の性質を迅速に確認することができるように、本開示の要約が提供されている。特許請求の範囲の範囲または意味を解釈または制限するために使用されないという理解の下で、要約は提出されている。その上、前述の詳細な説明において、様々な特徴が、本開示を簡素化するために様々な実施形態に一緒にグループ化されていることがわかるであろう。この開示の方法は、特許請求される実施形態が、各請求項において明示的に列挙されるものよりも多くの特徴を必要とするという意図を反映するものとして解釈されるべきではない。むしろ、以下の特許請求の範囲が反映するように、発明の主題は、単一の開示された実施形態のすべての特徴よりも少ないことにある。したがって、以下の特許請求の範囲はこれにより詳細な説明に組み込まれ、各請求項は、個別に請求された主題としてそれ自体で成り立っている。

Claims (21)

  1. 背景光と、変調光源によって生成され、物体から反射された復調光の組合せを受信するフォトダイオードと、
    一方が、前記フォトダイオードに接続された第１のノードに接続され、他方が第２のノードに接続されたオーバーフローゲートトランジスタと、
    前記フォトダイオードからの信号を処理する２つのタップと
    を備え、
    前記フォトダイオードは、
    受信された前記背景光に基づいて背景信号を積分し、
    前記背景光と前記復調光の前記組合せに基づいて合成信号を積分する
    ように構成され、
    前記２つのタップの各タップは、
    積分された前記背景信号を保存し、
    浮遊拡散部から前記背景信号を減算し、
    前記浮遊拡散部で積分された前記合成信号を保存し、
    前記浮遊拡散部からの前記背景信号の減算、および前記浮遊拡散部で積分された前記合成信号の保存に基づいて復調信号を生成する
    ように構成される２つのタップと
    を備える、
    ピクセル回路。
  2. 共通リセット電圧を供給するように構成された共通リセット電圧供給部と、
    前記共通リセット電圧供給部および前記第２のノードに電気的に接続されたＣＭＲトランジスタと
    をさらに備え、
    前記２つのタップの前記各タップは、保存された前記背景信号から前記浮遊拡散部を分離するようにさらに構成される、
    請求項１に記載のピクセル回路。
  3. 前記オーバーフローゲートトランジスタは、前記第２のノードに電気的に接続され、前記２つのタップの前記各タップは、
    選択ラインに電気的に接続された選択トランジスタと、
    タップドレイン電圧を供給するように構成されたタップドレイン電圧供給部と、
    前記選択トランジスタ、前記タップドレイン電圧供給部、および浮遊拡散ノードに電気的に接続された増幅トランジスタと、
    前記浮遊拡散ノードおよび前記第１のノードに電気的に接続された浮遊拡散トランジスタと、
    前記浮遊拡散ノードおよびシャーシグランドに電気的に接続された浮遊拡散コンデンサと、
    前記浮遊拡散ノードおよび注入ノードに電気的に接続された注入スイッチと、
    前記第２のノードおよび前記注入ノードに電気的に接続された注入コンデンサと、
    リセット電圧を供給するように構成されたリセット電圧供給部と、
    前記リセット電圧供給部および前記注入ノードに電気的に接続されたリセットスイッチと
    を含み、
    前記浮遊拡散部は、前記浮遊拡散コンデンサと、前記浮遊拡散ノードとを備える、
    請求項２に記載のピクセル回路。
  4. 前記各タップによって保存された前記背景信号は、前記注入コンデンサおよび前記注入ノードに保存され、積分された前記背景信号を保存するために、前記２つのタップの前記各タップは、前記オーバーフローゲートトランジスタを介して前記フォトダイオードから積分された前記背景信号を受信するように構成され、その間前記ＣＭＲトランジスタおよび前記注入スイッチは、オフ状態であり、前記リセットスイッチおよび前記オーバーフローゲートトランジスタは、オン状態である、
    請求項３に記載のピクセル回路。
  5. 保存された前記背景信号から前記浮遊拡散部を分離するために、前記２つのタップの前記各タップは、前記注入スイッチの状態をオフ状態に設定するように構成される、
    請求項３に記載のピクセル回路。
  6. 前記浮遊拡散部から前記背景信号を減算するために、前記２つのタップの前記各タップは、前記注入スイッチの状態をオン状態に設定するように構成される、
    請求項３に記載のピクセル回路。
  7. 積分された前記合成信号を保存するために、前記２つのタップの前記各タップは、前記浮遊拡散トランジスタを介して前記フォトダイオードから積分された前記合成信号を受信するように構成され、その間前記ＣＭＲトランジスタ、前記注入スイッチ、前記リセットスイッチ、および前記オーバーフローゲートトランジスタは、オフ状態であり、
    前記２つのタップの第１のタップの第１の浮遊拡散トランジスタおよび前記２つのタップの第２のタップの第２の浮遊拡散トランジスタは、オン状態またはオフ状態に交互に設定され、
    前記第１の浮遊拡散トランジスタは、前記オン状態に設定され、その間前記第２の浮遊拡散トランジスタは、前記オフ状態に設定され、
    前記第１の浮遊拡散トランジスタは、前記オフ状態に設定され、その間前記第２の浮遊拡散トランジスタは、前記オン状態に設定される、
    請求項３に記載のピクセル回路。
  8. 前記第２のノードおよび第３のノードに電気的に接続され、前記第２のノードの静電容量から前記第３のノードの静電容量を分離するアナログバッファと、
    前記共通リセット電圧供給部および前記第３のノードに電気的に接続されたＧＲＳトランジスタと
    をさらに備え、
    前記オーバーフローゲートトランジスタは、前記第３のノードに電気的に接続され、
    前記２つのタップの前記各タップは、
    選択ラインに電気的に接続された選択トランジスタと、
    タップドレイン電圧を供給するように構成されたタップドレイン電圧供給部と、
    前記選択トランジスタ、前記タップドレイン電圧供給部、および浮遊拡散ノードに電気的に接続された増幅トランジスタと、
    前記浮遊拡散ノードおよび前記第１のノードに電気的に接続された浮遊拡散トランジスタと、
    前記浮遊拡散ノードおよびシャーシグランドに電気的に接続された浮遊拡散コンデンサと、
    前記浮遊拡散ノードおよび注入ノードに電気的に接続された注入スイッチと、
    前記第２のノードおよび前記注入ノードに電気的に接続された注入コンデンサと、
    リセット電圧を供給するように構成されたリセット電圧供給部と、
    前記リセット電圧供給部および前記注入ノードに電気的に接続されたリセットスイッチと
    を含み、
    前記浮遊拡散部は、前記浮遊拡散コンデンサと、前記浮遊拡散ノードとを備える、
    請求項２に記載のピクセル回路。
  9. 前記各タップによって保存された前記背景信号は、前記注入コンデンサおよび前記注入ノードに保存され、積分された前記背景信号を保存するために、前記２つのタップの前記各タップは、前記オーバーフローゲートトランジスタを介して前記フォトダイオードから積分された前記背景信号を受信するように構成され、その間前記ＣＭＲトランジスタおよび前記注入スイッチは、オフ状態であり、前記リセットスイッチおよび前記オーバーフローゲートトランジスタは、オン状態である、
    請求項８に記載のピクセル回路。
  10. 保存された前記背景信号から前記浮遊拡散部を分離するために、前記２つのタップの前記各タップは、前記注入スイッチの状態をオフ状態に設定するように構成される、
    請求項８に記載のピクセル回路。
  11. 前記浮遊拡散部から前記背景信号を減算するために、前記２つのタップの前記各タップは、前記注入スイッチの状態をオン状態に設定するように構成される、
    請求項８に記載のピクセル回路。
  12. 積分された前記合成信号を保存するために、前記２つのタップの前記各タップは、前記浮遊拡散トランジスタを介して前記フォトダイオードから積分された前記合成信号を受信するように構成され、その間前記ＣＭＲトランジスタ、前記注入スイッチ、前記リセットスイッチ、および前記オーバーフローゲートトランジスタは、オフ状態であり、
    前記２つのタップの第１のタップの第１の浮遊拡散トランジスタおよび前記２つのタップの第２のタップの第２の浮遊拡散トランジスタは、オン状態またはオフ状態に交互に設定され、
    前記第１の浮遊拡散トランジスタは、前記オン状態に設定され、その間前記第２の浮遊拡散トランジスタは、前記オフ状態に設定され、
    前記第１の浮遊拡散トランジスタは、前記オフ状態に設定され、その間前記第２の浮遊拡散トランジスタは、前記オン状態に設定される、
    請求項８に記載のピクセル回路。
  13. 前記共通リセット電圧供給部、第３のノード、および第４のノードに電気的に接続されたＣＳＦトランジスタと、
    前記第４のノードおよび前記第２のノードに電気的に接続されたＣＭＡトランジスタと、
    前記第４のノードおよびシャーシグランドに電気的に接続された電圧バイアストランジスタと、
    前記共通リセット電圧供給部および前記第３のノードに電気的に接続されたＧＲＳトランジスタと
    をさらに備え、
    前記オーバーフローゲートトランジスタは、前記第３のノードに電気的に接続され、
    前記２つのタップの前記各タップは、
    選択ラインに電気的に接続された選択トランジスタと、
    タップドレイン電圧を供給するように構成されたタップドレイン電圧供給部と、
    前記選択トランジスタ、前記タップドレイン電圧供給部、および浮遊拡散ノードに電気的に接続された増幅トランジスタと、
    前記浮遊拡散ノードおよび前記第１のノードに電気的に接続された浮遊拡散トランジスタと、
    前記浮遊拡散ノードおよび前記シャーシグランドに電気的に接続された浮遊拡散コンデンサと、
    前記浮遊拡散ノードおよび注入ノードに電気的に接続された注入スイッチと、
    前記第２のノードおよび前記注入ノードに電気的に接続された注入コンデンサと、
    リセット電圧を供給するように構成されたリセット電圧供給部と、
    前記リセット電圧供給部および前記注入ノードに電気的に接続されたリセットスイッチと
    を含み、
    前記浮遊拡散部は、前記浮遊拡散コンデンサと、前記浮遊拡散ノードとを備える、
    請求項２に記載のピクセル回路。
  14. 前記各タップによって保存された前記背景信号は、前記注入コンデンサおよび前記注入ノードに保存され、積分された前記背景信号を保存するために、前記２つのタップの前記各タップは、前記オーバーフローゲートトランジスタを介して前記フォトダイオードから積分された前記背景信号を受信するように構成され、その間前記ＣＭＲトランジスタおよび前記注入スイッチは、オフ状態であり、前記リセットスイッチおよび前記オーバーフローゲートトランジスタは、オン状態である、
    請求項１３に記載のピクセル回路。
  15. 積分された前記合成信号を保存するために、前記２つのタップの前記各タップは、前記浮遊拡散トランジスタを介して前記フォトダイオードから積分された前記合成信号を受信するように構成され、その間前記ＣＭＲトランジスタ、前記注入スイッチ、前記リセットスイッチ、および前記オーバーフローゲートトランジスタは、オフ状態であり、
    前記２つのタップの第１のタップの第１の浮遊拡散トランジスタおよび前記２つのタップの第２のタップの第２の浮遊拡散トランジスタは、オン状態またはオフ状態に交互に設定され、
    前記第１の浮遊拡散トランジスタは、前記オン状態に設定され、その間前記第２の浮遊拡散トランジスタは、前記オフ状態に設定され、
    前記第１の浮遊拡散トランジスタは、前記オフ状態に設定され、その間前記第２の浮遊拡散トランジスタは、前記オン状態に設定される、
    請求項１３に記載のピクセル回路。
  16. 前記２つのタップの前記各タップは、
    外部源から補正信号を受信し、
    前記浮遊拡散部から前記補正信号を減算し、
    前記浮遊拡散部からの前記補正信号の減算、および前記浮遊拡散部で積分された前記合成信号の前記保存に基づいて第２の復調信号を生成する
    ようにさらに構成される、
    請求項１に記載のピクセル回路。
  17. 前記浮遊拡散部からの前記背景信号の前記減算、および前記浮遊拡散部で積分された前記合成信号の前記保存に基づいて前記復調信号を生成するために、前記２つのタップの前記各タップは、前記復調信号の信号レベルが所定のレベルに達するまで、複数のサイクルにわたって前記復調信号を生成するように構成される、
    請求項１に記載のピクセル回路。
  18. 前記所定のレベルは、前記浮遊拡散部のほぼ飽和レベルである、
    請求項１７に記載のピクセル回路。
  19. ピクセルレベルの背景光減算を実行するための方法であって、前記方法は、
    ピクセル回路のフォトダイオードにより、前記フォトダイオードによって受信された背景光に基づいて背景信号を積分することと、
    前記ピクセル回路の注入コンデンサに積分された前記背景信号の電荷を保存することと、
    前記ピクセル回路の浮遊拡散部から前記注入コンデンサに保存された前記電荷を減算することと、
    前記フォトダイオードにより、前記フォトダイオードによって受信された背景光と復調光の組合せに基づいて合成信号を積分することと、
    前記浮遊拡散部に前記合成信号の電荷を保存することと、
    ２つの前記浮遊拡散部の各々から復調信号を読み出すこととを含み、前記復調信号は、前記合成信号の前記電荷と前記２つの浮遊拡散部の前記各々に保存された前記背景信号の前記電荷との間の差であり、前記２つの浮遊拡散部の前記各々からの前記復調信号は、異なる位相を有する、
    方法。
  20. 前記２つの浮遊拡散部の前記各々から前記復調信号を読み出すことは、
    前記２つの浮遊拡散部の前記各々における前記復調信号の信号レベルが所定のレベルにあるかどうかを決定することと、
    前記２つの浮遊拡散部の前記各々における前記復調信号の前記信号レベルが前記所定のレベル以上であると決定したことに応じて、前記浮遊拡散部の前記各々から前記復調信号を読み出すことと、
    前記２つの浮遊拡散部の前記各々における前記復調信号の前記信号レベルが前記所定のレベルよりも低いと決定したことに応じて、請求項１９に記載の方法を繰り返すことと
    をさらに含む、
    請求項１９に記載の方法。
  21. コントローラと、
    背景光と、変調光源によって生成され、物体から反射された復調光の組合せを受信するフォトダイオードと、
    一方が、前記フォトダイオードに接続された第１のノードに接続され、他方が第２のノードに接続されたオーバーフローゲートトランジスタと、
    前記フォトダイオードからの信号を処理する２つのタップと
    を備え、
    前記フォトダイオードは、
    受信された前記背景光に基づいて背景信号を積分し、
    前記背景光と前記復調光の前記組合せに基づいて合成信号を積分する
    ように構成され、
    前記２つのタップの各タップは、
    積分された前記背景信号を保存し、
    浮遊拡散部から前記背景信号を減算し、
    前記浮遊拡散部で積分された前記合成信号を保存し、
    前記浮遊拡散部からの前記背景信号の減算、および前記浮遊拡散部で積分された前記合成信号の保存に基づいて復調信号を生成する
    ように構成される２つのタップと
    を含む、ピクセルのアレイと
    を備える、
    撮影デバイス。
JP2020507717A 2017-09-08 2018-08-24 ピクセルレベルの背景光減算 Active JP7225209B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/699,768 2017-09-08
US15/699,768 US10522578B2 (en) 2017-09-08 2017-09-08 Pixel-level background light subtraction
PCT/JP2018/031285 WO2019049685A1 (en) 2017-09-08 2018-08-24 SUB-LIGHT SUBTRACTION AT THE PIXEL LEVEL

Publications (2)

Publication Number Publication Date
JP2020533564A JP2020533564A (ja) 2020-11-19
JP7225209B2 true JP7225209B2 (ja) 2023-02-20

Family

ID=63586783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020507717A Active JP7225209B2 (ja) 2017-09-08 2018-08-24 ピクセルレベルの背景光減算

Country Status (5)

Country Link
US (3) US10522578B2 (ja)
EP (1) EP3679396B1 (ja)
JP (1) JP7225209B2 (ja)
CN (1) CN111051917B (ja)
WO (1) WO2019049685A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017015580A1 (en) 2015-07-23 2017-01-26 Artilux Corporation High efficiency wide spectrum sensor
US10707260B2 (en) 2015-08-04 2020-07-07 Artilux, Inc. Circuit for operating a multi-gate VIS/IR photodiode
US10861888B2 (en) 2015-08-04 2020-12-08 Artilux, Inc. Silicon germanium imager with photodiode in trench
US10761599B2 (en) 2015-08-04 2020-09-01 Artilux, Inc. Eye gesture tracking
TW202335281A (zh) 2015-08-04 2023-09-01 光程研創股份有限公司 光感測系統
EP3783656B1 (en) 2015-08-27 2023-08-23 Artilux Inc. Wide spectrum optical sensor
US10418407B2 (en) 2015-11-06 2019-09-17 Artilux, Inc. High-speed light sensing apparatus III
US10741598B2 (en) 2015-11-06 2020-08-11 Atrilux, Inc. High-speed light sensing apparatus II
US10254389B2 (en) 2015-11-06 2019-04-09 Artilux Corporation High-speed light sensing apparatus
US10886309B2 (en) 2015-11-06 2021-01-05 Artilux, Inc. High-speed light sensing apparatus II
US10739443B2 (en) 2015-11-06 2020-08-11 Artilux, Inc. High-speed light sensing apparatus II
US10522578B2 (en) * 2017-09-08 2019-12-31 Sony Semiconductor Solutions Corporation Pixel-level background light subtraction
US10585176B2 (en) 2017-09-19 2020-03-10 Rockwell Automation Technologies, Inc. Pulsed-based time of flight methods and system
US10663565B2 (en) * 2017-09-19 2020-05-26 Rockwell Automation Technologies, Inc. Pulsed-based time of flight methods and system
US11105928B2 (en) 2018-02-23 2021-08-31 Artilux, Inc. Light-sensing apparatus and light-sensing method thereof
JP6975341B2 (ja) 2018-02-23 2021-12-01 アーティラックス・インコーポレイテッド 光検出装置およびその光検出方法
WO2019199691A1 (en) 2018-04-08 2019-10-17 Artilux, Inc. Photo-detecting apparatus
US10854770B2 (en) 2018-05-07 2020-12-01 Artilux, Inc. Avalanche photo-transistor
US10969877B2 (en) 2018-05-08 2021-04-06 Artilux, Inc. Display apparatus
US11002836B2 (en) 2018-05-14 2021-05-11 Rockwell Automation Technologies, Inc. Permutation of measuring capacitors in a time-of-flight sensor
US10996324B2 (en) 2018-05-14 2021-05-04 Rockwell Automation Technologies, Inc. Time of flight system and method using multiple measuring sequences
US10969476B2 (en) 2018-07-10 2021-04-06 Rockwell Automation Technologies, Inc. High dynamic range for sensing systems and methods
US10789506B2 (en) 2018-09-24 2020-09-29 Rockwell Automation Technologies, Inc. Object intrusion detection system and method
US11448830B2 (en) 2018-12-12 2022-09-20 Artilux, Inc. Photo-detecting apparatus with multi-reset mechanism
US20220179087A1 (en) * 2019-03-25 2022-06-09 Sony Semiconductor Solutions Corporation Time-of-flight apparatus and method
TW202104927A (zh) 2019-06-19 2021-02-01 美商光程研創股份有限公司 光偵測裝置以及電流再利用方法
CN110865383B (zh) * 2019-11-26 2022-07-26 宁波飞芯电子科技有限公司 一种信号提取电路、信号提取方法以及测距方法和装置
US11297270B2 (en) 2019-12-26 2022-04-05 Sony Corporation Readout circuit and method for time-of-flight image sensor
US10904456B1 (en) * 2020-03-18 2021-01-26 Sony Semiconductor Solutions Corporation Imaging with ambient light subtraction
US20210297617A1 (en) * 2020-03-18 2021-09-23 Sony Semiconductor Solutions Corporation Imaging with ambient light subtraction
WO2021199918A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 駆動装置、発光装置、および駆動方法
US20240155259A1 (en) * 2021-03-24 2024-05-09 Sony Semiconductor Solutions Corporation Image sensor assembly, solid-state imaging device and time-of-flight sensor assembly
US20230035088A1 (en) * 2021-07-29 2023-02-02 Omnivision Technologies, Inc. Readout architectures for dark current reduction in indirect time-of-flight sensors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014039250A (ja) 2012-07-24 2014-02-27 Samsung Electronics Co Ltd 深度検出装置及び方法
WO2016170833A1 (ja) 2015-04-24 2016-10-27 ソニー株式会社 固体撮像素子、半導体装置、及び、電子機器
JP2017022259A (ja) 2015-07-10 2017-01-26 株式会社ニコン 撮像素子および撮像装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09168117A (ja) * 1995-12-18 1997-06-24 Sony Corp 固体撮像素子
EP2441246A1 (en) * 2009-06-09 2012-04-18 MESA Imaging AG System for charge-domain electron subtraction in demodulation pixels and method therefor
KR101697519B1 (ko) * 2010-09-08 2017-01-19 삼성전자주식회사 깊이 센싱 장치 및 방법
US9137521B2 (en) * 2012-07-24 2015-09-15 Samsung Electronics Co., Ltd. Depth sensing apparatus and method
KR20140092712A (ko) 2013-01-16 2014-07-24 삼성전자주식회사 센싱 픽셀 및 이를 포함하는 이미지 센서
EP2966250A4 (en) 2013-03-04 2016-10-12 Ryobi Ltd DOOR CLOSURE DEVICE
US9762890B2 (en) * 2013-11-08 2017-09-12 Samsung Electronics Co., Ltd. Distance sensor and image processing system including the same
EP2996250B1 (en) * 2014-09-11 2020-02-19 ams AG Optical sensor arrangement and method for generating an analog output signal
US9332200B1 (en) 2014-12-05 2016-05-03 Qualcomm Incorporated Pixel readout architecture for full well capacity extension
US10522578B2 (en) * 2017-09-08 2019-12-31 Sony Semiconductor Solutions Corporation Pixel-level background light subtraction

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014039250A (ja) 2012-07-24 2014-02-27 Samsung Electronics Co Ltd 深度検出装置及び方法
WO2016170833A1 (ja) 2015-04-24 2016-10-27 ソニー株式会社 固体撮像素子、半導体装置、及び、電子機器
JP2017022259A (ja) 2015-07-10 2017-01-26 株式会社ニコン 撮像素子および撮像装置

Also Published As

Publication number Publication date
US10522578B2 (en) 2019-12-31
CN111051917A (zh) 2020-04-21
US20200119068A1 (en) 2020-04-16
US20190081095A1 (en) 2019-03-14
CN111051917B (zh) 2023-09-15
WO2019049685A1 (en) 2019-03-14
EP3679396A1 (en) 2020-07-15
US11257854B2 (en) 2022-02-22
EP3679396B1 (en) 2023-10-04
US20200350349A1 (en) 2020-11-05
US11387266B2 (en) 2022-07-12
JP2020533564A (ja) 2020-11-19

Similar Documents

Publication Publication Date Title
JP7225209B2 (ja) ピクセルレベルの背景光減算
US9171985B2 (en) Pixel circuit with controlled capacitor discharge time of flight measurement
US9442196B2 (en) Demodulation sensor with separate pixel and storage arrays
US9807323B2 (en) Pixel circuit with constant voltage biased photodiode and related imaging method
Charbon et al. SPAD-based sensors
EP3392675B1 (en) Active pixel circuit for a time-of-flight system and method for operating the same
US20110085065A1 (en) Solid-state imaging device
CN103875237A (zh) 图像拾取器件和相机系统
US9781364B2 (en) Active pixel image sensor operating in global shutter mode, subtraction of the reset noise and non-destructive read
US20120182450A1 (en) Solid state imaging device
US10257451B2 (en) Comparison device and CMOS image sensor using the same
Hsu et al. A CMOS time-of-flight depth image sensor with in-pixel background light cancellation and phase shifting readout technique
US7436342B2 (en) Numerical full well capacity extension for photo sensors with an integration capacitor in the readout circuit using two and four phase charge subtraction
Park et al. A 64× 64 SPAD-based indirect time-of-flight image sensor with 2-tap analog pulse counters
US20120199723A1 (en) Solid-state imaging device
CN111048540B (zh) 一种门控式像素单元以及3d图像传感器
US20230199282A1 (en) Active imaging system
WO2020148570A1 (en) Time-of-flight device and 3d optical detector
Kavusi et al. Folded multiple-capture: An architecture for high dynamic range disturbance-tolerant focal plane array
US11064142B1 (en) Imaging system with a digital conversion circuit for generating a digital correlated signal sample and related imaging method
Han et al. 6.7 A 160× 120 Flash LiDAR Sensor with Fully Analog-Assisted In-Pixel Histogramming TDC Based on Self-Referenced SAR ADC
WO2024094611A1 (en) Pixel arrangement and method for operating a pixel arrangement
JP2000059699A (ja) 動き検出用撮像装置
Perenzoni et al. Electronics-Based 3D Sensors
JP2021025810A (ja) 距離画像センサ、および距離画像測定装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230208

R150 Certificate of patent or registration of utility model

Ref document number: 7225209

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150