JP2021034559A - 光電変換装置、光電変換システム、および移動体 - Google Patents

光電変換装置、光電変換システム、および移動体 Download PDF

Info

Publication number
JP2021034559A
JP2021034559A JP2019153101A JP2019153101A JP2021034559A JP 2021034559 A JP2021034559 A JP 2021034559A JP 2019153101 A JP2019153101 A JP 2019153101A JP 2019153101 A JP2019153101 A JP 2019153101A JP 2021034559 A JP2021034559 A JP 2021034559A
Authority
JP
Japan
Prior art keywords
semiconductor region
photoelectric conversion
conversion device
avalanche
trench structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019153101A
Other languages
English (en)
Other versions
JP7362352B2 (ja
Inventor
旬史 岩田
Junji Iwata
旬史 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019153101A priority Critical patent/JP7362352B2/ja
Priority to US16/992,758 priority patent/US11817464B2/en
Publication of JP2021034559A publication Critical patent/JP2021034559A/ja
Application granted granted Critical
Publication of JP7362352B2 publication Critical patent/JP7362352B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G01J1/0214—Constructional arrangements for removing stray light
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/4228—Photometry, e.g. photographic exposure meter using electric radiation detectors arrangements with two or more detectors, e.g. for sensitivity compensation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/93—Lidar systems specially adapted for specific applications for anti-collision purposes
    • G01S17/931—Lidar systems specially adapted for specific applications for anti-collision purposes of land vehicles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4413—Type
    • G01J2001/442—Single-photon detection or photon counting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/446—Photodiode
    • G01J2001/4466—Avalanche

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】隣り合うアバランシェダイオード間でのクロストークを抑制でき、且つ、暗電流の増加を抑制しながら画素サイズを微細化することができる。【解決手段】半導体基板と、半導体基板の内部に形成され、第１のアバランシェダイオードおよび第２のアバランシェダイオードを含む複数のアバランシェダイオードと、平面視で、第１のアバランシェダイオードと第２のアバランシェダイオードとの間に形成されたトレンチ構造３０７と、を備え、複数のアバランシェダイオードの各々は、第１導電型の第１半導体領域３０１と、第２導電型の第２半導体領域３０２と、を含み、第１のアバランシェダイオードの第２半導体領域に電位を供給するコンタクトプラグ４０１が形成され、平面視でトレンチ構造と重なる位置にコンタクトプラグ４０２が設けられている。【選択図】図５

Description

本発明は、光電変換装置、光電変換システム、および移動体に関する。
受光部に到来する光子の数をデジタル的に計数し、その計数値をデジタル信号として画素から出力する光電変換装置が知られている。特許文献１には、光電変換部を構成する半導体領域のＰＮ接合領域において、アバランシェ増倍を起こすアバランシェダイオードを用いた光検出装置が開示されている。特許文献１の光検出装置では、隣り合うアバランシェダイオード間にトレンチ構造を配置することが開示されている。特許文献１では、平面視でアバランシェダイオードとトレンチ構造との間に、アバランシェダイオードに電位を供給するためのコンタクトが配されている。
特開２０１８−２０１００５号公報
特許文献１ではトレンチ構造により一方のアバランシェダイオードに読み出される信号が他のアバランシェダイオードに移動するクロストークを抑制することができる。しかしながら、画素サイズを小さくすると、コンタクトプラグとアバランシェダイオードを構成するＮ型半導体領域との距離が近づく。この状態でアバランシェダイオードに電位を供給すると、局所的な高電界領域が形成されて暗電流が生じやすくなる。
本発明の光電変換装置の一側面は、第１の面を有する半導体基板と、前記半導体基板の内部に形成され、第１のアバランシェダイオードおよび第２のアバランシェダイオードを含む複数のアバランシェダイオードと、平面視で、前記第１のアバランシェダイオードと前記第２のアバランシェダイオードとの間に形成されたトレンチ構造と、を備え、前記複数のアバランシェダイオードの各々は、第１の深さに形成された第１導電型の第１半導体領域と、前記第１の面からの深さが前記第１の深さよりも深い第２の深さに形成された第２導電型の第２半導体領域と、を含み、前記第１の面に前記第１のアバランシェダイオードの前記第２半導体領域に電位を供給するコンタクトプラグが形成され、平面視で前記トレンチ構造と重なる位置に前記コンタクトプラグが設けられている。
本発明によれば、アバランシェダイオードを用いた光電変換装置において、隣り合うアバランシェダイオード間でのクロストークを抑制でき、且つ、暗電流の増加を抑制しながら画素サイズを小さくすることができる。
光電変換装置のブロック図 画素のブロック図 第１の実施形態の第１の深さにおける平面図 第１の実施形態の第２の深さにおける平面図 図３のＡ−Ａ’断面図 図３のＢ−Ｂ’断面図 第１の実施形態の電界強度分布 第１の実施形態の光電変換装置の製造方法 第２の実施形態の対角方向における断面図 第２の実施形態のポテンシャル分布 第２の実施形態の電界強度分布 第３の実施形態の光電変換システムの概略構成およびブロック図 第４の実施形態による光電変換システムおよび移動体の概略図 第４の実施形態による光電変換システムの動作を示すフロー図
以下に示す形態は、本発明の技術思想を具体化するためのものであって、本発明を限定するものではない。各図面が示す部材の大きさや位置関係は、説明を明確にするために誇張していることがある。以下の説明において、同一の構成については同一の番号を付して説明を省略することがある。
以下に示す形態は、特にアバランシェダイオードに入射するフォトンの数を数えるＳＰ（Ｓｉｎｇｌｅ Ｐｈｏｔｏｎ Ａｖａｌａｎｃｈｅ Ｄｉｏｄｅ）を備える光電変換装置に関する。光電変換装置は、少なくともアバランシェダイオードを備える。
以下の説明において、アバランシェダイオードのアノードを固定電位とし、カソード側から信号を取り出している。したがって、信号キャリアと同じ導電型のキャリアを多数キャリアとする第１導電型の半導体領域とはＮ型半導体領域であり、第２導電型の半導体領域とはＰ型半導体領域である。アバランシェダイオードのカソードを固定電位とし、アノード側から光を取り出す場合でも本発明は成立する。この場合は、信号キャリアと同じ導電型のキャリアを多数キャリアとする第１導電型の半導体領域とはＰ型半導体領域であり、第２導電型の半導体領域とはＮ型半導体領域である。
図１は、本実施形態の光電変換装置１０１０のブロック図である。光電変換装置１０１０は、画素部１０６、制御パルス生成部１０９、水平走査回路部１０４、制御線１０５、信号線１０７、垂直走査回路部１０３、出力回路１０８を有している。
画素部１０６には、画素１００が２次元状に複数配されている。一つの画素１００は、光電変換部１０１および画素信号処理部１０２から構成される。光電変換部１０１は、光を電気信号へ変換する。画素信号処理部１０２は、変換した電気信号を出力回路１０８へ出力する。
垂直走査回路部１０３および水平走査回路部１０４は、制御パルス生成部１０９から供給された制御パルスを受け、各画素１００に制御パルスを供給する。垂直走査回路部１０３にはシフトレジスタやアドレスデコーダといった論理回路が用いられる。
信号線１０７は、垂直走査回路部１０３により選択された画素１００から出力された信号を電位信号として、画素１００の後段の回路に供給する。
出力回路１０８は、バッファアンプ、差動増幅器などから構成され、各画素１００から出力された信号を光電変換装置１０１０の外部の記録部または信号処理部に出力する。
図１において、画素部１０６における画素１００の配列は１次元状に配されていてもよい。また、垂直走査回路部１０３、水平走査回路部１０４は、画素部１０６を複数の画素列をブロックに分けて、ブロック毎に配置してもよい。また、各画素列に配してもよい。
画素信号処理部１０２の機能は、必ずしも全ての画素１００に１つずつ設けられる必要はなく、例えば複数の画素１００によって１つの画素信号処理部１０２が共有され、順次信号処理が行われてもよい。また、画素信号処理部１０２は、光電変換部１０１の開口率を高めるために、光電変換部１０１と異なる半導体基板に設けられていてもよい。この場合、光電変換部１０１と画素信号処理部１０２は、画素毎に設けられた接続配線を介して電気的に接続される。垂直走査回路部１０３、水平走査回路部１０４、信号線１０７も、上記のように異なる半導体基板に設けられていてもよい。
図２は、本実施形態における等価回路を含む画素１００のブロック図である。図２において、一つの画素１００は光電変換部１０１および画素信号処理部１０２を有する。光電変換部１０１は、アバランシェダイオード２０１とクエンチ素子２０２を有する。アバランシェダイオード２０１は、光電変換により入射光に応じた電荷対を生成する。アバランシェダイオード２０１のカソードにはアノードに供給される電位ＶＬよりも高い電位ＶＨに基づく電位が供給される。そしてアバランシェダイオード２０１のアノードとカソードには、アバランシェダイオード２０１に入射したフォトンがアバランシェ増倍されるような逆バイアスがかかるように電位が供給される。このような逆バイアスの電位を供給した状態で光電変換することで、入射光によって生じた電荷がアバランシェ増倍を起こしアバランシェ電流が発生する。
尚、逆バイアスの電位が供給される場合において、アノードおよびカソードの電位差が降伏電圧より大きいときには、アバランシェダイオードはガイガーモード動作となる。ガイガーモード動作を用いて単一光子レベルの微弱信号を高速検出するアバランシェダイオードがＳＰＡＤ（Ｓｉｎｇｌｅ Ｐｈｏｔｏｎ Ａｖａｌａｎｃｈｅ Ｄｉｏｄｅ）である。
クエンチ素子２０２は、高い電位ＶＨを供給する電源とアバランシェダイオード２０１に接続される。クエンチ素子２０２は、Ｐ型ＭＯＳトランジスタまたは拡散抵抗などの抵抗素子により構成される。アバランシェダイオードにおいてアバランシェ増倍により光電流が増倍されると、増倍した信号電荷によって得られる電流が、アバランシェダイオード２０１とクエンチ素子２０２との接続ノードに流れる。この電流により電圧降下により、アバランシェダイオード２０１のカソードの電位が下がり、アバランシェダイオード２０１は、電子なだれを形成しなくなる。これにより、アバランシェダイオード２０１のアバランシェ増倍が停止する。その後、電源の電位ＶＨがクエンチ素子２０２を介してアバランシェダイオード２０１のカソードに供給されるため、アバランシェダイオード２０１のカソードに供給される電位が電位ＶＨに戻る。つまり、アバランシェダイオード２０１の動作領域は再びガイガーモード動作となる。このように、クエンチ素子２０２は、アバランシェ増倍による信号増幅時に負荷回路（クエンチ回路）として機能し、アバランシェ増倍を抑制する働きを持つ（クエンチ動作）。また、クエンチ素子は、アバランシェ増倍を抑制した後に、アバランシェダイオードの動作領域を再びガイガーモードにする働きを持つ。
画素信号処理部１０２は、波形整形部２０３、カウンタ回路２０９、選択回路２０６を有する。波形整形部２０３は、光子検出時に得られるアバランシェダイオード２０１のカソードの電位変化を整形して、パルス信号を出力する。波形整形部２０３としては、例えばインバータ回路が用いられる。また、波形整形部２０３として、インバータを一つ用いた例を示したが、複数のインバータを直列接続した回路を用いてもよいし、波形整形効果があるその他の回路を用いてもよい。
波形整形部２０３から出力されたパルス信号は、カウンタ回路２０９によってカウントされる。カウンタ回路２０９には、例えばＮ−ｂｉｔカウンタ（Ｎ：正の整数）の場合、単一光子によるパルス信号を最大で約２のＮ乗個までカウントすることが可能である。カウントした信号は、検出した信号として保持される。また、制御線１０５を介して制御パルスｐＲＥＳが供給されたとき、カウンタ回路２０９に保持された信号がリセットされる。
選択回路２０６には、図１の垂直走査回路部１０３から、図２の制御線１０５を介して制御パルスｐＳＥＬが供給され、カウンタ回路２０９と信号線１０７との電気的な接続、非接続を切り替える。選択回路２０６には、例えば、信号を出力するためのバッファ回路などを含む。
なお、クエンチ素子２０２とアバランシェダイオード２０１との間や、光電変換部１０１と画素信号処理部１０２との間にトランジスタ等のスイッチを配して、電気的な接続を切り替えてもよい。同様に、アバランシェダイオード２０１に供給される高い電位ＶＨまたは低い電位ＶＬの電位の供給をトランジスタ等のスイッチを用いて電気的に切り替えてもよい。
複数の画素１００が行列状に配された画素部１０６において、カウンタ回路２０９のカウントを行毎に順次リセットし、カウンタ回路２０９に保持された信号を行毎に順次出力するローリングシャッタ動作によって撮像画像を取得してもよい。
または、全画素行のカウンタ回路２０９のカウントを同時にリセットし、カウンタ回路２０９に保持された信号を行毎に順次出力するグローバル電子シャッタ動作によって撮像画像を取得してもよい。尚、グローバル電子シャッタ動作を行う場合には、カウンタ回路２０９のカウントを行う場合と、行わない場合を切り替える手段を設けたほうがよい。切り替える手段とは、例えば前述したスイッチである。
本実施形態では、カウンタ回路２０９を用いて撮像画像を取得する構成を示した。しかし、カウンタ回路２０９の代わりに、時間・デジタル変換回路（Ｔｉｍｅ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ：以下、ＴＤＣ）、メモリを用いて、パルス検出タイミングを取得する光電変換装置１０１０としてもよい。
このとき、波形整形部２０３から出力されたパルス信号の発生タイミングは、ＴＤＣによってデジタル信号に変換される。ＴＤＣには、パルス信号のタイミングの測定に、図１の垂直走査回路部１０３から駆動線を介して、制御パルスｐＲＥＦ（参照信号）が供給される。ＴＤＣは、制御パルスｐＲＥＦを基準として、波形整形部２０３を介して各画素から出力された信号の入力タイミングを相対的な時間としたときの信号をデジタル信号として取得する。
＜第１の実施形態＞
図３〜図７を用いて第１の実施形態における光電変換装置の構成について説明する。
図３は、図５のＣ−Ｃ’概略断面図であり、図４は、図５のＤ−Ｄ’概略断面図である。図３では、第１の方向に２画素、第１の方向に対して平面視で直交する第２の方向に２画素の４画素を示している。第１の方向とは、画素行に沿った方向（行方向）であると言える。つまり、第１の方向とは、第１行の画素が複数あり、一方から他方を見た方向である。また、第２の方向とは、画素列に沿った方向（列方向）であると言える。図５は、図３のＡ−Ａ’概略断面図であり、図６はＢ−Ｂ’概略断面図である。図７（ｂ）は、図７（ａ）の電界強度分布を示す図である。
図５に示すように、アバランシェダイオードは、半導体基板３００の内部に形成される。半導体基板３００は、第１の面と、第１の面に対向する第２の面とを有する。第１の面は、コンタクトプラグ４０１、４０２が形成される側の面である。また、第１の面の側には、トランジスタのゲート電極や多層配線構造が配される。光は半導体基板３００の第２の面から入射する。
各アバランシェダイオードは、少なくとも、第１の深さに形成された第１導電型の第１半導体領域３０１と、第１の深さよりも第１の面からの深さの深い第２の深さに形成された第２導電型の第２半導体領域３０２と、を有する。第１半導体領域３０１と第２半導体領域３０２とは、ＰＮ接合を形成する。第２半導体領域３０２には、第２導電型の第３半導体領域３０６を介して電位が供給される。本明細書において「深さ」とは、第１の面から第２の面に向かう深さをいう。図５において、第１の深さとはＣ−Ｃ’の深さであり、第２の深さとは、Ｄ−Ｄ’の深さであり、第３の深さとはＥ−Ｅ’の深さである。
図５では、各アバランシェダイオードはさらに、平面視で第１半導体領域３０１を取り囲むように配された第１導電型の第６半導体領域３０３を備える。第６半導体領域３０３は、第１半導体領域３０１の角部を覆うように配されている。つまり、第６半導体領域３０３は、第１半導体領域３０１の側面から下面の一部まで連続的に配されている。第６半導体領域３０３が配されることにより、電界集中を緩和することができる。
第６半導体領域３０３の不純物濃度は、第１半導体領域３０１の不純物濃度よりも低い。例えば、第１半導体領域３０１の不純物濃度が６．０×１０１８［ａｔｍｓ／ｃｍ３］以上の場合に、第６半導体領域３０３の不純物濃度は１．０×１０１６［ａｔｍｓ／ｃｍ３］以上１．０×１０１８［ａｔｍｓ／ｃｍ３］以下の範囲内とする。
アバランシェダイオードはさらに、第２の深さよりも第１の面からの深さの深い第３の深さに形成された第２導電型の第４半導体領域３０４および第２導電型の第５半導体領域３０５を含む。第５半導体領域３０５の不純物濃度は第４半導体領域３０４の不純物濃度よりも高くすることが好ましい。これにより、第４半導体領域３０４で発生した信号電荷を半導体基板３００の第１の面側に集めやすくなる。
第１の深さにおいて、第１の画素に含まれる第１のアバランシェダイオードの第１半導体領域３０１と第２の画素に含まれる第２のアバランシェダイオードの第１半導体領域３０１との間には、第２導電型の第３半導体領域３０６が配されている。第３半導体領域３０６は、図３に示すように、平面視で対角方向のアバランシェダイオード間に配される。対角方向とは、例えば、行方向および列方向に交差する方向である。
図５に示すように、第３半導体領域３０６には、コンタクトプラグ（電極）４０２が接続される。第３半導体領域３０６には、電極４０２を介して所定の電位が供給される。第４半導体領域３０４は第３半導体領域３０６と接しており、第２半導体領域３０２は第４半導体領域３０４と接している。したがって、第３半導体領域３０６に印加される電位は、第４半導体領域３０４を介して、第２半導体領域３０２に供給される。
電極４０２は、対角方向におけるアバランシェダイオード間に配されることが好ましい。具体的には、後述するトレンチ構造の交点に配されることが好ましい。そして、第３半導体領域３０６は、トレンチ構造３０７と電極４０２との間に配されることが好ましい。対角方向におけるアバランシェダイオード間の距離は、行方向におけるアバランシェダイオード間の距離よりも長くなりやすい。距離が長くなりやすい領域に電極４０２および第３半導体領域３０６を配することにより、画素サイズを小さくしても第１半導体領域３０１と第３半導体領域３０６との距離が近づきすぎることを抑制することができる。
第１半導体領域３０１には、コンタクトプラグ（電極）４０１が接続される。アバランシェ増倍領域３１０にアバランシェ増倍を起こすだけの十分な電界がかかるように、電極４０２と電極４０１に電位を供給する。このとき、電極４０１は電極４０２に対して、逆バイアスとなる電位が供給される。具体的には、第１半導体領域３０１と第２半導体領域３０２の電位差は６Ｖ以上３０Ｖ以下である。例えば、第１半導体領域３０１には６Ｖ以上の電位が供給され、第２半導体領域３０２には０Ｖ以下の電位が供給される。ただし、電位差が６Ｖ以上となれば、これらの電位の値には限らない。
また、第１半導体領域３０１と第２半導体領域３０２とにより形成されるＰＮ接合の空乏層が、第１半導体領域３０１の全てを空乏化させ、第１の面に空乏層が接触すると、半導体基板と配線層との界面で発生する暗電流が生じやすくなる。そのため、第１半導体領域３０１の全ての領域を空乏化させないように、第１半導体領域３０１の不純物濃度を設定することが好ましい。
第３半導体領域３０６と、半導体基板３００の第２の面との間には、トレンチ構造３０７が配されている。つまり、トレンチ構造３０７は、平面視で電極４０２と重なる位置に配されている。これにより、隣り合うアバランシェダイオード間でのクロストークを抑制しながら、暗電流の増加を抑制することができる。以下で詳細を述べる。
比較例として、隣り合うアバランシェダイオード間にトレンチ構造が形成されており、平面視でトレンチ構造とアバランシェダイオードのＰＮ接合部との間にコンタクトプラグが形成されている場合について検討する。比較例でも、トレンチ構造により一方のアバランシェダイオードで生成された電荷が他方のアバランシェダイオードに移動することを抑制することができる。しかしながら、画素サイズを小さくしようとすると、アバランシェダイオードのＰＮ接合部と、コンタクトプラグとの距離が近くなる。コンタクトプラグの形成位置の製造ばらつきを考慮して第３半導体領域が配されるため、コンタクトプラグの形成位置よりも第１半導体領域に近い位置に第３半導体領域は配されることになる。比較例のようにコンタクトプラグをトレンチ構造とずらして形成する場合には、画素サイズを小さくすると、コンタクトプラグが接続される第３半導体領域と第１半導体領域との間で高電界がかかりやすくなる。そして、本来アバランシェ増倍させたくない領域でアバランシェ増倍が生じやすくなる。したがって、平面視でコンタクトプラグとトレンチ構造とが重ならない場合は、画素サイズを小さくしにくい。これに対して、本実施形態によれば、平面視でトレンチ構造とコンタクトプラグとが重なっており、コンタクトプラグとトレンチ構造との間にアバランシェダイオードに電位を供給するための半導体領域が配されている。これにより、隣り合うアバランシェダイオード間でのクロストークを抑制でき、且つ、暗電流の増加を抑制しながら画素サイズを小さくすることができる。
トレンチ構造３０７は、半導体基板３００とは異なる材料を含むことが好ましい。例えば、トレンチ構造３０７は、絶縁部材、空気、金属を含む。半導体基板３００がシリコンの場合、絶縁部材としては、シリコン酸化膜やシリコン窒化膜等が挙げられる。これにより、隣り合うアバランシェダイオードへのクロストークを抑制することができる。より好ましくは、トレンチ構造３０７は、絶縁部材および金属の少なくとも一方を含む。アバランシェ増倍領域３１０では、発光することがある。これは、アバランシェ増倍によって発生したホットキャリアである電子がホールと再結合することによりフォトンが生じると考えられる。このアバランシェ発光によるフォトンが、隣り合う画素に漏れ込み光電変換されると、電子正孔対を生じる。つまり、入射光ではなくアバランシェ発光により生じたフォトンが隣り合う画素から信号として読み出されることで、偽信号となる。トレンチ構造３０７が、金属などの遮光部材を含むことにより、アバランシェ発光が起こった場合でも、隣り合う画素へのフォトンの混入を抑制することができる。
トレンチ構造３０７の半導体基板３００の第１面に近い側の一端４０３は、第２半導体領域３０２と第１の面との間に相当する高さに形成されていることが好ましく、アバランシェ増倍領域３１０よりも第１の面に近い側まで形成されていることがより好ましい。アバランシェ増倍領域３１０とは、第１半導体領域３０１と第２半導体領域３０２とのＰＮ接合面の近傍である。半導体基板３００の第１の面と平行な面上かそれよりも浅い位置に、第１半導体領域３０１と第２半導体領域３０２とのＰＮ接合面と一端４０３とが位置することが好ましい。その理由として、アバランシェ増倍領域３１０における発光現象により生じるクロストークを抑制するためである。アバランシェ増倍領域３１０における発光現象は、高電界領域で生じる。つまり、第１半導体領域３０１と第２半導体領域３０２とのＰＮ接合面の近傍で生じる。したがって、アバランシェ増倍時の発光現象は、第２半導体領域３０２の半導体基板の第１の面側で起こる。そのため、トレンチ構造３０７の一端４０３は、第２半導体領域３０２が形成される深さよりも、半導体基板の第１の面側に形成されることが好ましい。具体的には、第２の面から第１半導体領域３０１の下端と同じ深さまで形成されていることが好ましく、第１半導体領域３０１の下端よりも浅く第１の面よりも深い深さまで形成されていることがさらに好ましい。なお、アバランシェ増倍領域３１０で発光するフォトンのうち、半導体基板の第１の面とトレンチ構造３０７の一端４０３の間を通って、隣り合う画素へ漏れ込むフォトンが僅かながら存在する。しかしながら、そのような経路で混入するフォトンが隣り合う画素で光電変換されても、そのフォトンはアバランシェダイオードの信号としてカウントできるだけの十分なアバランシェ増倍がなされず、隣り合う画素においてクロストークとしてカウントされない。
図４に示すように、トレンチ構造３０７は、平面視で第１半導体領域３０２を取り囲んで配されることが好ましい。これにより、クロストーク成分が隣り合う画素に漏れることを抑制できる。図４では、トレンチ構造３０７は、第１の方向に伸びる第１部分と、第１の方向に交差する第２の部分とを含む。前述の通り、第３半導体領域３０６は、平面視で、トレンチ構造３０７の第１部分と第２部分との交点に重なる位置に配される。
トレンチ構造３０７の幅は、第３半導体領域３０６の幅よりも小さい。これにより、感度領域を減らすことなく、クロストークを抑制することが可能となる。
図７（ａ）および図７（ｂ）に、電界強度の分布図を示す。図７（ａ）は、図５に破線Ｅ―Ｅ’を追記した図面である。また、図７（ｂ）は、図７（ａ）の破線Ｅ―Ｅ’における電界強度分布を示した図である。図７（ｂ）において、トレンチ構造３０７の一端４０３は、第１半導体領域３０１と第２半導体領域３０２とのＰＮ接合での最大電界強度の深さ４０４よりも半導体基板３００の第１の面側に位置する。その理由として、アバランシェ増倍される際の高電界領域における発光現象は、電界強度に比例して大きくなり、最大電界強度の深さ４０４において、発光強度が最も大きくなる。そのため、トレンチ構造３０７の一端４０３を、最大電界強度の深さ４０４よりも第１面側に形成することで、隣り合う画素へのクロストーク抑制効果を高めることができる。仮に、最大電界強度の深さ４０４が、トレンチ構造３０７の一端４０３よりも第１の面側に生じる場合、最大電界強度の深さ４０４で発光したフォトンが隣り合う画素へ混入しやすくなり、クロストークの悪化を引き起こす。従って、クロストーク抑制の観点から、トレンチ構造３０７の第１の面側の一端４０３は、最大電界強度の深さ４０４よりも第１の面側に形成することが望ましい。
アバランシェ増倍領域３１０での発光により発生したフォトンが、半導体基板３００の水平方向、もしくは半導体基板３００の第２面側に進む場合、フォトンはトレンチ構造３０７で反射されるため、隣り合う画素へのフォトンの混入を抑制できる。
一方、ＰＮ接合部での発光により発生したフォトンが、第３半導体領域３０６を通過する場合、この部分にはトレンチ構造がないため、フォトンは隣り合う画素へ混入して光電変換され、電子正孔対を形成する。しかし、その信号電荷である電子は、主に第６半導体領域３０３を通過して第１半導体領域３０１へ吸われることになる。つまり、強電界が生じる第１半導体領域３０１と第２半導体領域３０２とのＰＮ接合面を通って信号が読み出されず、アバランシェダイオードの信号電荷として検出するのに必要なアバランシェ増倍が起こらない。従って、隣り合う画素で信号電荷としてカウントされることはなく、クロストークを抑制することができる。
また、第１半導体領域３０１と第３半導体領域３０６の間で電界集中領域が形成されるとノイズ悪化要因となる。従って、第３半導体領域３０６は、画素間境界の中央部に配置することが望ましい。つまり、２つの第１半導体領域３０１の間に第３半導体領域３０６が配される場合に、各第１半導体領域３０１から第３半導体領域３０６までの距離は同じであることが好ましい。
第３半導体領域３０６は、一端４０３が位置する深さまでのみに形成されることが好ましい。第３半導体領域３０６は、一般的にイオン注入により形成される。イオン注入は注入エネルギーが大きくなるほど、基板中の横方向への拡散量が大きくなる。仮に、第３半導体領域３０６が、半導体基板３００の第２の面側まで形成され、第５半導体領域３０５と接するような構造の場合、第２面の側に近いほど第３半導体領域３０６の横方向の広がり幅が大きくなり、実効的な光電変換領域が縮小する。その場合に、画素サイズが小さくなるほど、光電変換領域の縮小による感度低下の影響は大きくなる。したがって、第３半導体領域３０６はトレンチ構造３０７の一端４０３と同じ深さで形成されることが好ましい。
第３半導体領域３０６は、コンタクトプラグの接触抵抗を下げるために形成する領域であり、半導体基板３００の第１面側の界面と電極４０２が接する領域に形成されればよい。従って、第３半導体領域３０６は半導体基板３００の第２の面側まで形成する必要はない。
また、トレンチ構造３０７の側壁部からの暗電子を抑制するために、例えば、トレンチ構造３０７をポリシリコンと酸化膜の積層構造で形成し、ポリシリコンに、トレンチ構造３０７の側壁に正孔を誘起するような電位を印加してもよい。
図６は、図３の破線Ｂ―Ｂ’の断面図である。図５との違いは、第３半導体領域３０６が配置されない点である。その理由として、第３半導体領域３０６は、アバランシェダイオードのアノード電位を供給するための領域であり、画素の周囲を全て囲って配置する必要はない。また、前述の通り、第１半導体領域３０１と第３半導体領域３０６が近接すると、電界集中領域が形成されやすくなり、暗電流の増加の要因となる。仮に、第１半導体領域３０１の周囲を全て囲うように第３半導体領域３０６を配置すると、対角方向よりも対辺方向の方が両者の距離が狭まるため、電界集中領域が形成されやすくなり、暗電流の増加が生じやすくなる。
従って、第３半導体領域３０６は、対辺方向の画素間境界部には配置せず、対角方向の画素間境界部にのみ配置することが好ましい。
以上のことから、トレンチ構造３０７の一端４０３は、第２導電型の第３半導体領域３０６が形成される深さ４０１と、第２導電型の第２半導体領域３０２が形成される深さ４０２の間に形成されることが望ましい。このような構造にすることで、画素サイズの微細化時においても、暗電流の増加抑制と、隣り合う画素へのクロストーク抑制を両立することができる。
なお、図５では、第３半導体領域３０６は、第１の面とトレンチ構造３０７の一端４０３との間に形成されている。これに限らず、第３半導体領域３０６は、トレンチ構造３０７の側面まで形成されていてもよい。
次に、本実施形態の製造方法について記述する。説明の便宜上、本実施形態の製法について説明するが、その他の実施形態についても、同様の製造方法で作成することが可能である。また、図８にて説明を省略する工程に関しては、周知の製造方法を適用することが可能である。
図８（ａ）に示すように、半導体基板３００の第１の面に対する法線方向から、第５半導体領域３０５となる領域に第２導電型の不純物のイオン注入を行う。これにより、半導体基板３００の第１の面に対して深い位置に第５半導体領域３０５を形成する。
次に、図８（ｂ）に示すように、半導体基板３００の第１の面に対する法線方向から、第２導電型の不純物のイオン注入を行い、第４半導体領域３０４を第５半導体領域３０５よりも浅い位置に形成する。このとき、第４半導体領域３０４と第５半導体領域３０５が接続するように形成する。また、第５半導体領域３０５の不純物濃度よりも第４半導体領域３０４の不純物濃度が低くなるように形成する。
次に、図８（ｃ）に示すように、半導体基板３００の第１の面に対する法線方向から、第２半導体領域３０２を形成する。第２半導体領域３０２は、第１の面から離れた位置に形成する。
次に、図８（ｄ）に示すように、半導体基板３００の第１の面に対する法線方向から、第１半導体領域３０３を形成する。第１半導体領域３０３は、第１の面と第２半導体領域３０２との間に形成する。
次に、図８（ｅ）に示すように、半導体基板３００の第１の面に対する法線方向から、第１半導体領域３０１を形成する。このとき、第６半導体領域３０３は、第１半導体領域３０１の周囲を覆うように配される。
次に、図８（ｆ）に示すように、半導体基板３００の第１の面に対する法線方向から、第３半導体領域３０６を形成する。第３半導体領域３０６は、コンタクトプラグの接触抵抗を下げるために形成する領域であり、第４半導体領域３０４の不純物濃度よりも高く形成する。
次に、図８（ｇ）に示すように、層間絶縁膜６００とコンタクトプラグ４０１を形成する。コンタクトプラグ４０１は、第１半導体領域３０１、もしくは第３半導体領域３０６のいずれかに接するように形成する。
次に、図８（ｈ）に示すように、コンタクトプラグ４０１の上部を覆うように第１の配線６０２を形成する。
次に、図８（ｉ）に示すように、第１のヴィア６０３を形成した後、第１のヴィア６０３の上部を覆うように、第２の配線６０４を形成する。
次に、図８（ｊ）に示すように、半導体基板３００の第２の面側を研磨し、第５半導体領域３０５が第２の面を構成するようにする。このとき、半導体基板３００の第２の面側の界面で発生する暗電子を抑制するための膜（不図示）を、半導体基板３００の第２の面に形成し、第２の面が半導体基板３００の第２の面を構成するようにしてもよい。
次に、図８（ｋ）に示すように、トレンチ構造３０７を半導体基板３００の第２の面側から形成する。
なお、図５に示す第６半導体領域３０３は必須ではない。第６半導体領域３０３が配されておらず、第４半導体領域３０４と第１半導体領域３０１とが接する場合でもトレンチ構造によるクロストークを抑制することができる。
＜第２の実施形態＞
図９は、第２の実施形態の断面図である。本実施形態は、以下で説明するように、半導体基板３００の内部における各半導体領域の構成が異なる。第１の実施形態と同様の構成要素には同一の符号を付し、説明を省略或いは簡潔にする。
第１導電型の第１半導体領域３０１と同じ深さには、第１導電型の第６半導体領域３０３、第１導電型の第７半導体領域３３０が配される。第１半導体領域３０１と第６半導体領域３０３が接しており、第６半導体領域３０３は平面視で第１半導体領域３０１を取り囲むように配されている。第６半導体領域３０３と第７半導体領域３３０が接しており、第７半導体領域３３０は平面視で第６半導体領域３０３を取り囲むように配されている。
第１半導体領域３０１よりも深い位置には、第１半導体領域３０１よりも不純物濃度の低い第１導電型の第８半導体領域３３１が配されている。第１半導体領域３０１と第８半導体領域３３１とは接している。第８半導体領域３３１と同じ深さには、第２導電型の第２半導体領域３０２が配されており、第８半導体領域３３１と第２半導体領域３０２とは接している。第２半導体領域３０２は、平面視で第８半導体領域３３１を取り囲むように配されている。第６半導体領域３０３は第２半導体領域３０２の少なくとも一部と重なり、第７半導体領域３３０は第２半導体領域３０２の少なくとも一部と重なる。
また、平面視において、第２半導体領域３０２は、第８半導体領域３３１とトレンチ構造３０７との間に配される。
第８半導体領域３３１および第２半導体領域３０２よりも第１の面に対して深い位置には、第１導電型の第９半導体領域３３２が配される。第８半導体領域３３１および第２半導体領域３０２は、平面視で第９半導体領域３３２と重なる。
第１半導体領域３０１は、第７半導体領域３３０、第８半導体領域３３１、第９半導体領域３３２よりも第１導電型の不純物濃度が高い領域である。このような不純物濃度にすることで第１半導体領域３０１に生じる空乏層の電界を強くすることが可能である。尚、第１半導体領域３０１には、第３半導体領域３０６に対して、逆バイアスとなる電位が供給される。
次に、図１０を参照しながら図９のポテンシャル分布について説明する。図１０は、本実施形態のポテンシャル図であり、図１０の実線５１０は、図９の破線Ｋ―Ｋ’のポテンシャル分布を示し、図１０の破線５１１は、図９の破線Ｊ―Ｊ’のポテンシャル分布を示す。図１０では、信号電荷である電子からみたポテンシャルを示す。なお、信号電荷が正孔である場合には、ポテンシャルの高低の関係が逆になる。また図１０における深さＦは、図９の線分Ｆ―Ｆ’に相当する。以下同様に、深さＧは線分Ｇ―Ｇ’、深さＨは線分Ｈ―Ｈ’、深さＩは線分Ｉ―Ｉ’にそれぞれ相当する。
図１０において、深さＦにおける実線５１０のポテンシャル高さをＦ１、破線５１１のポテンシャル高さをＦ２、深さＧにおける実線５１０のポテンシャル高さをＧ１、破線５１１のポテンシャル高さをＧ２とする。また、深さＨにおける実線５１０のポテンシャル高さをＨ１、破線５１１のポテンシャル高さをＨ２、深さＩにおける実線５１０のポテンシャル高さをＩ１、破線５１１のポテンシャル高さをＩ２とする。
図１０および図１１より、第１半導体領域３０１のポテンシャル高さはＦ１に相当し、第８半導体領域３３１のポテンシャル高さはＧ１に相当する。また、第７半導体領域３３０のポテンシャル高さはＦ２に相当し、第２半導体領域３０２のポテンシャル高さはＧ２に相当する。
このようなポテンシャル構造にすることで、図９の第９半導体領域３３２で発生した電荷は、第２半導体領域３０２よりもポテンシャルの低い第８半導体領域３３１に収集される。図９の第９半導体領域３３２で発生した電荷は、アバランシェ増倍領域３１０でアバランシェ増倍され、信号電荷としてカウントされる。
図９において、トレンチ構造３０７の半導体基板３００の第１の面側の端は、アバランシェ増倍領域３１０よりも第１の面に近い側に位置することが好ましい。第２半導体領域３０２よりも第１の面に近い側に位置することがより好ましい。これにより、クロストークを抑制することが可能となる。
次に図１１を参照しながら、本実施形態の電界強度の分布について説明する。図１１（ｂ）は図１１（ａ）の破線Ｆ−Ｆ’における電界強度分布を示す図である。図１１（ｂ）において、トレンチ構造３０７の半導体基板３００の第１の面側の端５０３は、最大電界強度の深さ５０４よりも半導体基板３００の第１の面側に位置することが望ましい。その理由として、第１の実施形態で述べたとおり、アバランシェ増倍される際の高電界領域における発光現象は、電界強度に比例して大きくなり、最大電界強度深さ５０４において、発光強度が最も大きくなる。そのため、トレンチ構造３０７の第１の面側の端５０３を、最大電界強度の深さ５０４よりも第１の面側に形成することで、隣り合う画素へのクロストーク抑制効果を高めることができる。仮に、最大電界強度の深さ５０４が、トレンチ構造３０７の第１の面側の端５０３よりも第１の面側に生じる場合、最大電界強度の深さ５０４で発光したフォトンが隣り合う画素へ混入しやすくなり、クロストークの悪化を引き起こす。従って、クロストーク抑制の観点から、トレンチ構造３０７の第１の面側の端５０３は、最大電界強度の深さ５０４よりも第１の面側に形成することが望ましい。
本実施形態の構造によれば、第１の実施形態と同様に、電界集中による暗電流の増加を抑制しながら、画素サイズを小さくすることができるとともに、クロストークを抑制することができる。また、感度領域を確保したまま、第１の実施形態よりも信号電荷がアバランシェ増倍領域３１０に集まりやすくなる。また、仮に、第３半導体領域３０６を通過したフォトンが隣り合う画素で光電変換され、その信号電荷が第９半導体領域３３２へ進もうとしても、第２半導体領域３０２がポテンシャル障壁となる。したがって、第９半導体領域３３２へ混入することはできず、第１の実施形態よりもクロストークを抑制しやすくなる。
＜第３の実施形態＞
図１２は、本実施形態に係る光電変換システム１２００の構成を示すブロック図である。本実施形態の光電変換システム１２００は、光電変換装置１２０４を含む。ここで、光電変換装置１２０４は、上述の実施形態で述べた光電変換装置のいずれかを適用することができる。光電変換システム１２００は例えば、撮像システムとして用いることができる。撮像システムの具体例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ等が挙げられる。図１２では、光電変換システム１２００としてデジタルスチルカメラの例を示している。
図１２に示す光電変換システム１２００は、光電変換装置１２０４、被写体の光学像を光電変換装置１２０４に結像させるレンズ１２０２、レンズ１２０２を通過する光量を可変にするための絞り１２０３、レンズ１２０２の保護のためのバリア１２０１を有する。レンズ１２０２および絞り１２０３は、光電変換装置１２０４に光を集光する光学系である。
光電変換システム１２００は、光電変換装置１２０４から出力される出力信号の処理を行う信号処理部１２０５を有する。信号処理部１２０５は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。光電変換システム１２００は、更に、画像データを一時的に記憶するためのバッファメモリ部１２０６、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１２０９を有する。更に光電変換システム１２００は、撮像データの記録または読み出しを行うための半導体メモリ等の記録媒体１２１１、記録媒体１２１１に記録または読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１２１０を有する。記録媒体１２１１は、光電変換システム１２００に内蔵されていてもよく、着脱可能であってもよい。また、記録媒体制御Ｉ／Ｆ部１２１０から記録媒体１２１１との通信や外部Ｉ／Ｆ部１２０９からの通信は無線によってなされてもよい。
更に光電変換システム１２００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部１２０８、光電変換装置１２０４と信号処理部１２０５に各種タイミング信号を出力するタイミング発生部１２０７を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システム１２００は、少なくとも光電変換装置１２０４と、光電変換装置１２０４から出力された出力信号を処理する信号処理部１２０５とを有すればよい。第４の実施形態にて説明したようにタイミング発生部１２０７は光電変換装置に搭載されていてもよい。全体制御・演算部１２０８およびタイミング発生部１２０７は、光電変換装置１２０４の制御機能の一部または全部を実施するように構成してもよい。
光電変換装置１２０４は、画像用信号を信号処理部１２０５に出力する。信号処理部１２０５は、光電変換装置１２０４から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部１２０５は、画像用信号を用いて、画像を生成する。また、信号処理部１２０５は、光電変換装置１２０４から出力される信号に対して測距演算を行ってもよい。なお、信号処理部１２０５やタイミング発生部１２０７は、光電変換装置に搭載されていてもよい。つまり、信号処理部１２０５やタイミング発生部１２０７は、画素が配された基板に設けられていてもよいし、別の基板に設けられている構成であってもよい。上述した各実施形態の光電変換装置を用いて撮像システムを構成することにより、より良質の画像が取得可能な撮像システムを実現することができる。
＜第４の実施形態＞
本実施形態の光電変換システムおよび移動体について、図１３および図１４を用いて説明する。図１３は、本実施形態による光電変換システムおよび移動体の構成例を示す概略図である。図１４は、本実施形態による光電変換システムの動作を示すフロー図である。本実施形態では、光電変換システムとして、車載カメラの一例を示す。
図１３は、車両システムとこれに搭載される撮像を行う光電変換システムの一例を示したものである。光電変換システム１３０１は、光電変換装置１３０２、画像前処理部１３１５、集積回路１３０３、光学系１３１４を含む。光学系１３１４は、光電変換装置１３０２に被写体の光学像を結像する。光電変換装置１３０２は、光学系１３１４により結像された被写体の光学像を電気信号に変換する。光電変換装置１３０２は、上述の各実施形態のいずれかの光電変換装置である。画像前処理部１３１５は、光電変換装置１３０２から出力された信号に対して所定の信号処理を行う。画像前処理部１３１５の機能は、光電変換装置１３０２内に組み込まれていてもよい。光電変換システム１３０１には、光学系１３１４、光電変換装置１３０２および画像前処理部１３１５が、少なくとも２組設けられており、各組の画像前処理部１３１５からの出力が集積回路１３０３に入力されるようになっている。
集積回路１３０３は、撮像システム用途向けの集積回路であり、メモリ１３０５を含む画像処理部１３０４、光学測距部１３０６、測距演算部１３０７、物体認知部１３０８、異常検出部１３０９を含む。画像処理部１３０４は、画像前処理部１３１５の出力信号に対して、現像処理や欠陥補正等の画像処理を行う。メモリ１３０５は、撮像画像の一次記憶、撮像画素の欠陥位置を格納する。光学測距部１３０６は、被写体の合焦や、測距を行う。測距演算部１３０７は、複数の光電変換装置１３０２により取得された複数の画像データから測距情報の算出を行う。物体認知部１３０８は、車、道、標識、人等の被写体の認知を行う。異常検出部１３０９は、光電変換装置１３０２の異常を検出すると、主制御部１３１３に異常を発報する。
集積回路１３０３は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
主制御部１３１３は、光電変換システム１３０１、車両センサ１３１０、制御ユニット１３２０等の動作を統括・制御する。主制御部１３１３を持たず、光電変換システム１３０１、車両センサ１３１０、制御ユニット１３２０が個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）方法も取り得る。
集積回路１３０３は、主制御部１３１３からの制御信号を受け或いは自身の制御部によって、光電変換装置１３０２へ制御信号や設定値を送信する機能を有する。
光電変換システム１３０１は、車両センサ１３１０に接続されており、車速、ヨーレート、舵角などの自車両走行状態および自車外環境や他車・障害物の状態を検出することができる。車両センサ１３１０は、対象物までの距離情報を取得する距離情報取得手段でもある。また、光電変換システム１３０１は、自動操舵、自動巡行、衝突防止機能等の種々の運転支援を行う運転支援制御部１３１１に接続されている。特に、衝突判定機能に関しては、光電変換システム１３０１や車両センサ１３１０の検出結果を基に他車・障害物との衝突推定・衝突有無を判定する。これにより、衝突が推定される場合の回避制御、衝突時の安全装置起動を行う。
また、光電変換システム１３０１は、衝突判定部での判定結果に基づいて、ドライバーに警報を発する警報装置１３１２にも接続されている。例えば、衝突判定部の判定結果として衝突可能性が高い場合、主制御部１３１３は、ブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして、衝突を回避、被害を軽減する車両制御を行う。警報装置１３１２は、音等の警報を鳴らす、カーナビゲーションシステムやメーターパネルなどの表示部画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方または後方を光電変換システム１３０１で撮影する。図１３（ｂ）に、車両前方を光電変換システム１３０１で撮像する場合の光電変換システム１３０１の配置例を示す。
２つの光電変換装置１３０２は、車両１３００の前方に配される。具体的には、車両１３００の進退方位または外形（例えば車幅）に対する中心線を対称軸に見立て、その対称軸に対して２つの光電変換装置１３０２が線対称に配されると、車両１３００と被写対象物との間の距離情報の取得や衝突可能性の判定を行う上で好ましい。また、光電変換装置１３０２は、運転者が運転席から車両１３００の外の状況を視認する際に運転者の視野を妨げない配置が好ましい。警報装置１３１２は、運転者の視野に入りやすい配置が好ましい。
次に、光電変換システム１３０１における光電変換装置１３０２の故障検出動作について、図１４を用いて説明する。光電変換装置１３０２の故障検出動作は、図１４に示すステップＳ１４１０〜Ｓ１４８０に従って実施される。
ステップＳ１４１０は、光電変換装置１３０２のスタートアップ時の設定を行うステップである。すなわち、光電変換システム１３０１の外部（例えば主制御部１３１３）または光電変換システム１３０１の内部から、光電変換装置１３０２の動作のための設定を送信し、光電変換装置１３０２の撮像動作および故障検出動作を開始する。
次いで、ステップＳ１４２０において、有効画素から画素信号を取得する。また、ステップＳ１４３０において、故障検出用に設けた故障検出画素からの出力値を取得する。この故障検出画素は、有効画素と同じく光電変換部を備える。この光電変換部には、所定の電圧が書き込まれる。故障検出用画素は、この光電変換部に書き込まれた電圧に対応する信号を出力する。なお、ステップＳ１４２０とステップＳ１４３０とは逆でもよい。
次いで、ステップＳ１４４０において、故障検出画素の出力期待値と、実際の故障検出画素からの出力値との該非判定を行う。ステップＳ１４４０における該非判定の結果、出力期待値と実際の出力値とが一致している場合は、ステップＳ１４５０に移行し、撮像動作が正常に行われていると判定し、処理ステップがステップＳ１４６０へと移行する。ステップＳ１４６０では、走査行の画素信号をメモリ１３０５に送信して一次保存する。そののち、ステップＳ１４２０に戻り、故障検出動作を継続する。一方、ステップＳ１４４０における該非判定の結果、出力期待値と実際の出力値とが一致していない場合は、処理ステップはステップＳ１４７０に移行する。ステップＳ１４７０において、撮像動作に異常があると判定し、主制御部１３１３、または警報装置１３１２に警報を発報する。警報装置１３１２は、表示部に異常が検出されたことを表示させる。その後、ステップＳ１４８０において光電変換装置１３０２を停止し、光電変換システム１３０１の動作を終了する。
なお、本実施形態では、１行毎にフローチャートをループさせる例を例示したが、複数行毎にフローチャートをループさせてもよいし、１フレーム毎に故障検出動作を行ってもよい。ステップＳ１４７０の警報の発報は、無線ネットワークを介して、車両の外部に通知するようにしてもよい。
また、本実施形態では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、光電変換システム１３０１は、自車両等の車両に限らず、例えば、船舶、航空機或いは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
本発明の光電変換装置は、更に、距離情報など各種情報を取得可能な構成であってもよい。
本発明は、上記実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
３０１ 第１半導体領域
３０２ 第２半導体領域
３０３ 第３半導体領域
３０７ トレンチ構造
４０２ コンタクトプラグ

Claims (13)

  1. 第１の面を有する半導体基板と、
    前記半導体基板の内部に形成され、第１のアバランシェダイオードおよび第２のアバランシェダイオードを含む複数のアバランシェダイオードと、
    平面視で、前記第１のアバランシェダイオードと前記第１のアバランシェダイオードに隣り合う前記第２のアバランシェダイオードとの間に形成されたトレンチ構造と、を備え、
    前記複数のアバランシェダイオードの各々は、第１の深さに形成された第１導電型の第１半導体領域と、前記第１の面からの深さが前記第１の深さよりも深い第２の深さに形成された第２導電型の第２半導体領域と、を含み、
    前記第１の面に前記第１のアバランシェダイオードの前記第２半導体領域に電位を供給するコンタクトプラグが形成され、
    平面視で前記トレンチ構造と重なる位置に前記コンタクトプラグが設けられていることを特徴とする光電変換装置。
  2. 前記コンタクトプラグは、さらに前記第２のアバランシェダイオードの前記第２半導体領域に電位を供給することを特徴とする請求項１に記載の光電変換装置。
  3. 前記半導体基板は、前記第１の面に向かい合う第２の面を有し、
    前記トレンチ構造は、前記第２の面から前記アバランシェダイオードのアバランシェ増倍領域と同じ深さまで形成されることを特徴とする請求項１または２に記載の光電変換装置。
  4. 前記半導体基板は、前記第１の面に向かい合う第２の面を有し、
    前記複数のアバランシェダイオードの各々は、前記第２の深さに形成され、前記第１半導体領域よりも不純物濃度の低い前記第１導電型の半導体領域を含み、
    前記トレンチ構造は、前記第２の面から前記第１半導体領域と前記半導体領域との界面と同じ深さまで形成されることを特徴とする請求項１または２に記載の光電変換装置。
  5. 前記半導体基板は、前記第１の面に向かい合う第２の面を有し、
    前記トレンチ構造は、前記第２の面から前記第１半導体領域と前記第２半導体領域との界面と同じ深さまで形成されていることを特徴とする請求項１または２に記載の光電変換装置。
  6. 前記コンタクトプラグと前記トレンチ構造との間には、前記第２導電型の第３半導体領域が形成されていることを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
  7. 平面視で、前記トレンチ構造の幅は、前記第３半導体領域の幅よりも小さいことを特徴とする請求項６に記載の光電変換装置。
  8. 前記トレンチ構造は、金属および絶縁部材の少なくとも一方を含むことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
  9. 平面視で前記第１半導体領域を取り囲んで前記トレンチ構造が形成されていることを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
  10. 前記トレンチ構造は、平面視で第１の方向に伸びる第１部分と、平面視で前記第１の方向に交差する第２の方向に伸びる第２部分と、を含み、
    前記コンタクトプラグは、前記トレンチ構造の前記第１部分と前記第２部分との交点に配置されていることを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
  11. 前記複数のアバランシェダイオードは第３のアバランシェダイオードと第４のアバランシェダイオードとを含み、
    前記複数のアバランシェダイオードが２次元状に配され、
    前記コンタクトプラグは前記第３のアバランシェダイオードの前記第２半導体領域および前記第４のアバランシェダイオードの前記第２半導体領域に電位を供給することを特徴とする請求項１乃至１０のいずれか１項に記載の光電変換装置。
  12. 請求項１乃至１１のいずれか１項に記載の光電変換装置と、
    前記光電変換装置が出力する信号を処理する信号処理部と、を有することを特徴とする光電変換システム。
  13. 請求項１乃至１１のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づく測距情報から、対象物までの距離情報を取得する距離情報取得手段と、を有する移動体であって、
    前記距離情報に基づいて前記移動体を制御する制御手段をさらに有することを特徴とする移動体。
JP2019153101A 2019-08-23 2019-08-23 光電変換装置、光電変換システム、および移動体 Active JP7362352B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019153101A JP7362352B2 (ja) 2019-08-23 2019-08-23 光電変換装置、光電変換システム、および移動体
US16/992,758 US11817464B2 (en) 2019-08-23 2020-08-13 Photoelectric conversion apparatus, photoelectric conversion system, and moving body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019153101A JP7362352B2 (ja) 2019-08-23 2019-08-23 光電変換装置、光電変換システム、および移動体

Publications (2)

Publication Number Publication Date
JP2021034559A true JP2021034559A (ja) 2021-03-01
JP7362352B2 JP7362352B2 (ja) 2023-10-17

Family

ID=74646388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019153101A Active JP7362352B2 (ja) 2019-08-23 2019-08-23 光電変換装置、光電変換システム、および移動体

Country Status (2)

Country Link
US (1) US11817464B2 (ja)
JP (1) JP7362352B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023132004A1 (ja) * 2022-01-05 2023-07-13 キヤノン株式会社 光電変換装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335825B2 (en) * 2019-10-18 2022-05-17 Imec Vzw Single-photon avalanche diode and a sensor array

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010536187A (ja) * 2007-08-10 2010-11-25 アレイ・オプトロニクス・インコーポレーテッド トレンチ分離した背面照射式薄型フォトダイオード・アレイ
US10204950B1 (en) * 2017-09-29 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. SPAD image sensor and associated fabricating method
JP2019033136A (ja) * 2017-08-04 2019-02-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP2020021889A (ja) * 2018-07-18 2020-02-06 浜松ホトニクス株式会社 半導体光検出装置
JP2020150002A (ja) * 2019-03-11 2020-09-17 株式会社リコー 受光回路、及びａｐｄアレイ装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825384B1 (en) * 2007-10-15 2010-11-02 Positron Corporation Quantum detector array
US9312401B2 (en) * 2014-01-15 2016-04-12 Omnivision Technologies, Inc. Single photon avalanche diode imaging sensor for complementary metal oxide semiconductor stacked chip applications
JP2017075906A (ja) * 2015-10-16 2017-04-20 浜松ホトニクス株式会社 測距装置
US9881963B1 (en) * 2016-09-13 2018-01-30 Omnivision Technologies, Inc. Horizontal avalanche photodiode
JP7058479B2 (ja) 2016-10-18 2022-04-22 ソニーセミコンダクタソリューションズ株式会社 光検出器
JP6929671B2 (ja) 2017-03-17 2021-09-01 キヤノン株式会社 撮像装置及び撮像システム
JP6860467B2 (ja) 2017-10-26 2021-04-14 ソニーセミコンダクタソリューションズ株式会社 フォトダイオード、画素回路、および、フォトダイオードの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010536187A (ja) * 2007-08-10 2010-11-25 アレイ・オプトロニクス・インコーポレーテッド トレンチ分離した背面照射式薄型フォトダイオード・アレイ
JP2019033136A (ja) * 2017-08-04 2019-02-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
US10204950B1 (en) * 2017-09-29 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. SPAD image sensor and associated fabricating method
JP2020021889A (ja) * 2018-07-18 2020-02-06 浜松ホトニクス株式会社 半導体光検出装置
JP2020150002A (ja) * 2019-03-11 2020-09-17 株式会社リコー 受光回路、及びａｐｄアレイ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023132004A1 (ja) * 2022-01-05 2023-07-13 キヤノン株式会社 光電変換装置

Also Published As

Publication number Publication date
JP7362352B2 (ja) 2023-10-17
US11817464B2 (en) 2023-11-14
US20210057463A1 (en) 2021-02-25

Similar Documents

Publication Publication Date Title
US11158755B2 (en) Photo-detection apparatus and photo-detection system
US11984525B2 (en) Photo-detection apparatus and photo-detection system
JP6921508B2 (ja) 光検出装置および光検出システム
JP2020057651A (ja) 光検出装置、光検出システム
US11658197B2 (en) Photoelectric conversion apparatus, photoelectric conversion system, and moving object
US10971644B2 (en) Photodetection device, photodetection system, and moving body
US11601608B2 (en) Photoelectric conversion apparatus, photoelectric conversion system, and moving body
US11189742B2 (en) Photo-detection device, photo-detection system, and mobile apparatus
JP7362352B2 (ja) 光電変換装置、光電変換システム、および移動体
JP7182978B2 (ja) 光検出装置、光検出システム
JP7379117B2 (ja) 光電変換装置及び光電変換システム
JP7438730B2 (ja) 光電変換装置、撮像システム及び移動体
JP2022112912A (ja) 光電変換装置、光電変換システムおよび移動体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231004

R151 Written notification of patent or utility model registration

Ref document number: 7362352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151