KR102509050B1 - 전자기 밴드갭 구조를 갖는 패키지 기판 및 이를 이용한 반도체 패키지 - Google Patents

전자기 밴드갭 구조를 갖는 패키지 기판 및 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR102509050B1
KR102509050B1 KR1020180073623A KR20180073623A KR102509050B1 KR 102509050 B1 KR102509050 B1 KR 102509050B1 KR 1020180073623 A KR1020180073623 A KR 1020180073623A KR 20180073623 A KR20180073623 A KR 20180073623A KR 102509050 B1 KR102509050 B1 KR 102509050B1
Authority
KR
South Korea
Prior art keywords
wiring layer
electromagnetic bandgap
plane wiring
ground plane
core layer
Prior art date
Application number
KR1020180073623A
Other languages
English (en)
Other versions
KR20200001096A (ko
Inventor
임성묵
김혜원
정원덕
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180073623A priority Critical patent/KR102509050B1/ko
Priority to US16/236,058 priority patent/US10629543B2/en
Priority to TW108115393A priority patent/TWI816784B/zh
Priority to CN201910496463.4A priority patent/CN110648999B/zh
Publication of KR20200001096A publication Critical patent/KR20200001096A/ko
Application granted granted Critical
Publication of KR102509050B1 publication Critical patent/KR102509050B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

전자기 밴드갭 구조를 갖는 패키지 기판은, 코어층과, 코어층의 상호 반대되는 제1 면 및 제2 면 위에 각각 배치되는 파워 플래인 배선층 및 그라운드 플래인 배선층과, 코어층 내에서 파워 플래인 배선층 및 그라운드 플래인 배선층 사이에 배치되는 전자기 밴드갭 구조를 포함한다. 전자기 밴드갭 구조는, 그라운드 플래인 배선층의 일 표면을 향해 파워 플래인 배선층으로부터 돌출되는 형상으로 배치되는 전자기 밴드갭 비아와, 파워 플래인 배선층의 일 표면을 향해 그라운드 플래인 배선층으로부터 연장되며 전자기 밴드갭 비아의 측면을 둘러싸도록 배치되는 전자기 밴드갭 원통 구조를 포함한다.

Description

전자기 밴드갭 구조를 갖는 패키지 기판 및 이를 이용한 반도체 패키지{Package substrate having electromagnetic bandgap structure and semiconductor package using the package substrate}
본 개시의 여러 실시예들은 일반적으로 패키지 기판 및 이를 이용한 반도체 패키지에 관한 것으로서, 특히 전자기 밴드갭 구조를 갖는 패키지 기판 및 이를 이용한 반도체 패키지에 관한 것이다.
최근 휴대 정보 단말기, 휴대 전화, 액정 표시용 패널, 노트북용 컴퓨터 등의 전자기기에서 소형화, 박형화, 및 경량화가 진행되고 있다. 이에 따라 이들 기기에 구비되는 반도체 장치 뿐만 아니라, 각종 부품들도 소형화, 경량화, 고기능화 및 고밀도화 시키기 위하여 아날로그 패키지와 디지털 패키지를 근접하여 실장하거나, 동일 패키지 내에 실장하고 있다.
본 출원이 해결하고자 하는 과제는, 기판 전체의 면적 증가 없이 파워 플래인 배선층과 그라운드 플래인 배선층에 의해 구성되는 커패시터 성분의 커패시턴스를 증가시켜 파워의 임피던스 레벨이 낮아지도록 하는 패키지 기판을 제공하는 것이다.
본 출원이 해결하고자 하는 다른 과제는, 이와 같은 패키지 기판을 이용한 반도체 패키지를 제공하는 것이다.
본 출원의 일 예에 따른 패키지 기판은, 코어층과, 코어층의 상호 반대되는 제1 면 및 제2 면 위에 각각 배치되는 파워 플래인 배선층 및 그라운드 플래인 배선층과, 코어층 내에서 파워 플래인 배선층 및 그라운드 플래인 배선층 사이에 배치되는 전자기 밴드갭 구조를 포함한다. 전자기 밴드갭 구조는, 그라운드 플래인 배선층의 일 표면을 향해 파워 플래인 배선층으로부터 돌출되는 형상으로 배치되는 전자기 밴드갭 비아와, 파워 플래인 배선층의 일 표면을 향해 그라운드 플래인 배선층으로부터 연장되며 전자기 밴드갭 비아의 측면을 둘러싸도록 배치되는 전자기 밴드갭 원통 구조를 포함한다.
본 출원의 다른 예에 따른 패키지 기판은, 제1 코어층 및 제2 코어층과, 제1 코어층의 상부면 및 제2 코어층의 하부면 위에 각각 배치되는 제1 파워 플래인 배선층 및 제2 파워 플래인 배선층과, 제1 코어층 및 제2 코어층 사이에 배치되는 그라운드 플래인 배선층과, 그리고 제1 코어층 내에서 제1 파워 플래인 배선층 및 그라운드 플래인 배선층 사이에 배치되는 제1 전자기 밴드갭 구조와, 제2 코어층 내에서 제2 파워 플래인 배선층 및 그라운드 플래인 배선층 사이에 배치되는 제2 전자기 밴드갭 구조를 포함한다. 제1 전자기 밴드갭 구조는, 그라운드 플래인 배선층의 상부 표면을 향해 제1 파워 플래인 배선층의 하부 표면으로부터 돌출되는 형상으로 배치되는 제1 전자기 밴드갭 비아와, 제1 파워 플래인 배선층의 하부 표면을 향해 그라운드 플래인 배선층의 상부 표면으로부터 연장되며 제1 전자기 밴드갭 비아의 측면을 둘러싸도록 배치되는 제1 전자기 밴드갭 원통 구조를 포함한다. 제2 제2 전자기 밴드갭 구조는, 그라운드 플래인 배선층의 하부 표면을 향해 제2 파워 플래인 배선층의 상부 표면으로부터 돌출되는 형상으로 배치되는 제2 전자기 밴드갭 비아와, 제2 파워 플래인 배선층의 상부 표면을 향해 그라운드 플래인 배선층의 하부 표면으로부터 연장되며 제2 전자기 밴드갭 비아의 측면을 둘러싸도록 배치되는 제2 전자기 밴드갭 원통 구조를 포함한다.
본 출원의 일 예에 따른 반도체 패키지는, 패키지 기판, 칩, 및 몰딩재를 포함한다. 패키지 기판은, 코어층과, 코어층의 상호 반대되는 제1 면 및 제2 면 위에 각각 배치되는 파워 플래인 배선층 및 그라운드 플래인 배선층과, 코어층 내에서 파워 플래인 배선층 및 그라운드 플래인 배선층 사이에 배치되는 전자기 밴드갭 구조를 포함한다. 전자기 밴드갭 구조는, 그라운드 플래인 배선층의 일 표면을 향해 파워 플래인 배선층으로부터 돌출되는 형상으로 배치되는 전자기 밴드갭 비아와, 파워 플래인 배선층의 일 표면을 향해 그라운드 플래인 배선층으로부터 연장되며 전자기 밴드갭 비아의 측면을 둘러싸도록 배치되는 전자기 밴드갭 원통 구조를 포함한다. 칩은 패키지 기판 위에 실장된다. 몰딩재는 패키지 기판 및 칩을 덮는다.
본 출원의 다른 예에 따른 반도체 패키지는, 패키지 기판, 칩, 및 몰딩재를 포함한다. 패키지 기판은, 제1 코어층 및 제2 코어층과, 제1 코어층의 상부면 및 제2 코어층의 하부면 위에 각각 배치되는 제1 파워 플래인 배선층 및 제2 파워 플래인 배선층과, 제1 코어층 및 제2 코어층 사이에 배치되는 그라운드 플래인 배선층과, 그리고 제1 코어층 내에서 제1 파워 플래인 배선층 및 그라운드 플래인 배선층 사이에 배치되는 제1 전자기 밴드갭 구조와, 제2 코어층 내에서 제2 파워 플래인 배선층 및 그라운드 플래인 배선층 사이에 배치되는 제2 전자기 밴드갭 구조를 포함한다. 제1 전자기 밴드갭 구조는, 그라운드 플래인 배선층의 상부 표면을 향해 제1 파워 플래인 배선층의 하부 표면으로부터 돌출되는 형상으로 배치되는 제1 전자기 밴드갭 비아와, 제1 파워 플래인 배선층의 하부 표면을 향해 그라운드 플래인 배선층의 상부 표면으로부터 연장되며 제1 전자기 밴드갭 비아의 측면을 둘러싸도록 배치되는 제1 전자기 밴드갭 원통 구조를 포함한다. 제2 제2 전자기 밴드갭 구조는, 그라운드 플래인 배선층의 하부 표면을 향해 제2 파워 플래인 배선층의 상부 표면으로부터 돌출되는 형상으로 배치되는 제2 전자기 밴드갭 비아와, 제2 파워 플래인 배선층의 상부 표면을 향해 그라운드 플래인 배선층의 하부 표면으로부터 연장되며 제2 전자기 밴드갭 비아의 측면을 둘러싸도록 배치되는 제2 전자기 밴드갭 원통 구조를 포함한다. 칩은 패키지 기판 위에 실장된다. 몰딩재는 패키지 기판 및 칩을 덮는다.
여러 실시예들에 따르면, 패키지 기판 내의 파워 플래인 배선층과 그라운드 플래인 배선층 사이에 전자기 밴드갭 구조를 배치시킴으로써, 파워의 임피던스 레벨이 낮아지도록 할 수 있으며, 이에 따라 노이즈가 감소되도록 할 수 있다는 이점이 제공된다.
도 1은 본 개시의 일 예에 따른 패키지 기판을 나타내 보인 단면도이다.
도 2는 도 1의 패키지 기판의 전자기 밴드갭 구조를 입체적으로 나타내 보인 도면이다.
도 3은 도 1의 패키지 기판의 커패시터 성분의 등가회로도이다.
도 4는 도 3의 커패시터 성분의 주파수 영역에서의 임피던스 특성을 나타내 보인 그래프이다.
도 5는 도 1의 패키지 기판의 시간 영역에서의 피크 전압 변동을 기존의 경우와 비교하여 나타내 보인 그래프이다.
도 6은 도 1의 패키지 기판의 주파수 영역에서의 피크 전압 변동을 기존의 경우와 비교하여 나타내 보인 그래프이다.
도 7은 본 개시의 다른 예에 따른 패키지 기판을 나타내 보인 단면도이다.
도 8은 도 7의 패키지 기판의 전자기 밴드갭 구조를 입체적으로 나타내 보인 도면이다.
도 9는 본 개시의 일 예에 따른 반도체 패키지를 나타내 보인 단면도이다.
도 10은 본 개시의 다른 예에 따른 반도체 패키지를 나타내 보인 단면도이다.
본 출원의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", 또는 "측면"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다.
고속으로 동작하는 디지털 회로에서 발생하는 고속의 스위칭 노이즈는 파워/그라운드 플래인을 통해 전파될 수 있다. 이 경우 파워/그라운드 네트워크 자체가 구조적으로 특정 주파수에서 공진을 일으키게 되는데, 그 특정 주파수에서 파워/그라운드 임피던스가 크게 나타날 수 있다. 공진 주파수가 시스템의 동작 주파수와 비슷해지는 경우에는 적은 양의 스위칭 전류에 의해서도 파워/그라운드 네트워크에 전압 요동(voltage fluctuation)이 크게 증폭되어 나타나고, 동시적 스위칭 노이즈(simulaneous switching noise; SSN)가 크게 증가하여, 아날로그 회로에 영향을 주거나 시스템을 오동작시킬 수 있다. 동시적 스위칭 노이즈는 인접 신호선이나 인접 시스템에 노이즈 커플링(noise coupling)을 일으킬 수 있고, 전자파 간섭(electromagnetic interference; EMI)의 원인이 될 수 있다. 이에 따라 파워/그라운드 네트워크 설계시 임피던스(impedance)를 저주파 대역으로 이동시켜 그 크기를 감소시키고, 그에 따라 노이즈가 최소화되도록 할 필요가 있다. 본 출원의 여러 실시예에서는 패키지 기판 내의 파워 플래인과 그라운드 플래인 사이에 전자기 밴드갭 구조를 배치시킴으로써, 임피던스가 저주파 대역으로 공진하여 이동되도록 하고, 이에 따라 파워의 임피던스 및 노이즈가 감소되도록 할 수 있는 패키지 기판 및 패키지 구조를 제공하고자 한다.
도 1은 본 개시의 일 예에 따른 패키지 기판(100)을 나타내 보인 단면도이다. 그리고 도 2는 도 1의 패키지 기판(100)의 전자기 밴드갭 구조를 입체적으로 나타내 보인 도면이다. 도 1 및 도 2를 참조하면, 본 예에 따른 패키지 기판(100)은 적어도 2 레이어(layers) 이상의 배선 구조를 갖는다. 패키지 기판(100)은, 코어(core)층(110)과, 파워 플래인(power plane) 배선층(120)과, 그라운드 플래인(ground plane) 배선층(130)과, 그리고 전자기 밴드갭 구조(190)를 포함한다. 코어층(110)은 절연성 물질로 구성된다. 코어층(110)은 서로 반대되는 제1 면(111) 및 제2 면(112)을 갖는다. 2 레이어(2 layers) 배선 구조를 구성하는 파워 플래인 배선층(120) 및 그라운드 플래인 배선층(130)은, 각각 코어층(110)의 제1 면(111) 및 제2 면(112) 위에 배치된다. 비록 도면에 나타내지는 않았지만, 파워 플래인 배선층(120) 및 그라운드 플래인 배선층(130) 위에는 각각 솔더레지스트층이 배치될 수 있다. 일 예에서 파워 플래인 배선층(120) 및 그라운드 플래인 배선층(130)은, 금속과 같은 도전성 물질로 구성된다. 파워 플래인 배선층(120)은 전원 전압을 제공하고, 그라운드 플래인 배선층(130)은 접지 전압을 제공한다. 일 예에서 파워 플래인 배선층(120) 및 그라운드 플래인 배선층(130)은, 코어층(110)의 표면을 따라 나란하게 배치되어 코어층(110) 표면과 수직인 방향으로 상호 중첩될 수 있다. 이에 따라 파워 플래인 배선층(120) 및 그라운드 플래인 배선층(130)과, 그 사이의 코어층(110)에 의해 기생 커패시터 성분(711)이 만들어진다.
전자기 밴드갭 구조(190)는, 코어층(110) 내에서 파워 플래인 배선층(120) 및 그라운드 플래인 배선층(130) 사이에 배치된다. 전자기 밴드갭 구조(190)는, 전자기 밴드갭 원통 구조(160) 및 전자기 밴드갭 비아(170)를 포함하여 구성될 수 있다. 전자기 밴드갭 원통 구조(160) 및 전자기 밴드갭 비아(170)는 금속과 같은 도전성 물질로 구성될 수 있다.
전자기 밴드갭 원통 구조(160)는, 그라운드 플래인 배선층(130)의 상부 표면으로부터 파워 플래인 배선층(120)의 하부 표면을 향해 연장되어 배치된다. 그라운드 플래인 배선층(130)의 상부 표면은, 그라운드 플래인 배선층(130)이 코어층(110)의 제2 표면(112)에 접하는 표면으로 정의할 수 있다. 파워 플래인 배선층(120)의 하부 표면은, 파워 플래인 배선층(120)이 코어층(110)의 제1 표면(111)에 접하는 표면으로 정의할 수 있다. 전자기 밴드갭 원통 구조(160)는 내부면에 의해 한정되는 개구부를 갖는다. 전자기 밴드갭 원통 구조(160)의 하부면은 그라운드 플래인 배선층(130)에 직접 컨택되고, 전자기 밴드갭 원통 구조(160)의 하부면을 제외한 나머지 면들은 모두 코어층(110)으로 둘러싸인다.
전자기 밴드갭 비아(170)는 파워 플래인 배선층(120)의 하부 표면으로부터 그라운드 플래인 배선층(130)의 상부 표면을 향해 연장되어 배치된다. 전자기 밴드갭 원통 구조(160)가 원통 구조로 구성되는 반면에, 전자기 밴드갭 비아(170)는 블라인드 비아 구조로 구성된다. 일 예에서 전자기 밴드갭 비아(170)은, 가로 단면이 원형이고 세로 단면이 역사다리꼴인 기둥 구조로 구성될 수 있다. 전자기 밴드갭 비아(170)의 상부면은 파워 플래인 배선층(120)에 직접 컨택된다. 전자기 밴드갭 비아(170)의 상부면을 제외한 나머지 면들은 모두 코어층(110)으로 둘러싸인다. 전자기 밴드갭 비아(170)는 그 일부가 전자기 밴드갭 원통 구조(160)의 내부면에 의해 한정되는 개구부 내에 삽입되도록 배치된다. 즉 전자기 밴드갭 원통 구조(160)의 내부면은, 전자기 밴드갭 비아(170)의 측면들을 둘러싸며, 그 사이에는 코어층(110)이 배치된다. 이에 따라 수평 방향을 따라 서로 충첩되도록 배치되는 전자기 밴드갭 비아(170), 코어층(110), 및 전자기 밴드갭 원통 구조(160)가 제1 전자기 밴드갭 커패시터 성분(712)을 구성한다. 수직 방향을 따라 서로 충첩되도록 배치되는 전자기 밴드갭 비아(170), 코어층(110), 및 그라운드 플래인 배선층(130)은 제2 전자기 밴드갭 커패시터 성분(713)을 구성한다. 제1 전자기 밴드갭 커패시터 성분(712) 및 제2 전자기 밴드갭 커패시터 성분(713)은, 기생 커패시터 성분(711)과 함께 병렬 접속되어 파워 플래인 배선층(120)과 그라운드 플래인 배선층(130) 사이의 전체 커패시턴스를 구성한다. 따라서 제1 전자기 밴드갭 커패시터 성분(712) 및 제2 전자기 밴드갭 커패시터 성분(713)에 의해 파워 플래인 배선층(120)과 그라운드 플래인 배선층(130) 사이의 전체 커패시턴스가 증가될 수 있다. 즉 본 예에서와 같은 전자기 밴드갭 비아와 전자기 밴드갭 원통 구조의 배치 형상을 통해, 면-면에 한정되지 않는 3차원적인 구조를 갖는 캐퍼시터를 구현하여, 반도체 패키지의 한정된 폼팩터 내에서 상대적으로 큰 값의 캐퍼시턴스를 얻을 수 있다.
도 3은 도 1의 패키지 기판(100)의 커패시터 성분의 등가회로도이다. 도 3을 참조하면, 파워 플래인 배선층(120)과 그라운드 플래인 배선층(130) 사이에는 LC 직렬 공진 회로가 구성된다. 구체적으로 파워 플래인 배선층(120) 및 그라운드 플래인 배선층(130) 사이에 저항 성분(701), 인덕터 성분(702), 및 커패시터 성분이 직렬로 결합된다. 커패시터 성분은, 병렬 접속된 기생 커패시터 성분(711), 제1 전자기 밴드갭 커패시터 성분(712) 및 제2 전자기 밴드갭 커패시터 성분(713)을 포함할 수 있다. 저항 성분(701)은, 파워 플래인 배선층(120) 및 그에 연결되는 배선라인과, 그리고 그라운드 플래인 배선층(130) 및 그에 연결되는 배선라인이 갖는 저항 성분일 수 있으며, "R"의 저항값을 갖는다. 인덕터 성분 또한 파워 플래인 배선층(120) 및 그에 연결되는 배선라인과, 그리고 그라운드 플래인 배선층(130) 및 그에 연결되는 배선라인이 갖는 인덕터 성분일 수 있으며, "L"의 인덕턴스를 갖는다. 커패시터 성분은, 도 1 및 도 2를 참조하여 설명한 바와 같이, "C11"의 커패시턴스를 갖는 기생 커패시터 성분(711)과, "C12"의 커패시턴스를 갖는 제1 전자기 밴드갭 커패시터 성분(712)과, 그리고 "C13"의 커패시턴스를 갖는 제2 전자기 밴드갭 커패시터 성분(713)이 병렬로 결합되어 구성된다. 따라서 커패시터 성분의 전체 등가 커패시턴스는 "C11+C12+C13"로 계산될 수 있다. 즉 제1 전자기 밴드갭 커패시터 성분(711)의 커패시턴스(C12)와 제2 전자기 밴드갭 커패시터 성분(712)의 커패시턴스(C13)의 합만큼 전체 등가 커패시턴스가 증가된다.
도 4는 도 3의 커패시터 성분의 주파수 영역에서의 임피던스 특성을 나타내 보인 그래프이다. 도 4의 그래프에서 가로축은 주파수를 나타내고 세로축은 임피던스를 나타낸다. 도 4를 참조하면, 참조부호 "191"로 나타낸 주파수를 경계로 서로 다른 임피던스 특성을 나타내는 영역1과 영역2로 구분된다. 영역1의 상대적으로 낮은 주파수 영역에서는 주파수가 증가할수록 임피던스가 작아지고, 영역2의 상대적으로 높은 주파수 영역에서는 주파수가 증가할수록 임피던스가 커진다. 영역1에서는 커패시터 성분들(711, 712, 713)에 의해 임피던스 특성이 큰 영향을 받으며, 영역2에서는 인덕터 성분(702)에 의해 임피던스 특성이 큰 영향을 받는다. 도 3에 도시된 등가회로도의 공진주파수(fr)는 리액턴스 성분이 0이 되는 공진 주파수(fr)는
Figure 112021056294946-pat00001
로 정의되며, 이 공진 주파수(fr)에서 임피던스는 저항 성분(701)만으로 되어 최소 임피던스를 나타낸다. 본 예에 따른 패키지 기판(100)의 경우, 전자기 밴드갭 구조(190)에 의해 커패시터 성분들(711, 712, 713)의 전체 등가 커패시턴스(C11+C12+C13)가 증가됨으로써 공진 주파수(fr)가 낮아지며, 파워의 임피던스 레벨 또한 낮아질 수 있다
도 5는 도 1의 패키지 기판(100)의 시간 영역에서의 피크 전압 변동을 전자기 밴드갭 구조(190)를 갖지 않는 기존의 경우와 비교하여 나타내 보인 그래프이다. 도 5의 그래프에서 가로축은 시간을 나타내고, 세로축은 파워 플레인(120)에 유도되는 전압을 나타낸다. 도 5에서 참조부호 "192"로 나타낸 그래프는 전자기 밴드갭 구조가 없는 경우에서의 시간에 따른 전압 변동을 나타내고, 참조부호 "193"으로 나타낸 그래프는 본 예에서와 같이 전자기 밴드갭 구조(190)를 포함하는 경우에서의 시간에 따른 전압 변동을 나타낸다. 도 5에 나타낸 바와 같이, 전자기 밴드갭 구조(190)를 포함하는 경우, 시간이 경과하면서 나타내는 전압 변동의 편차가 상대적으로 작게 나타난다는 것을 알 수 있다. 이와 같이, 전자기 밴드갭 구조(190)가 있는 경우, 상대적으로 낮은 전압 변동 편차에 의해 빠른 동시 스위칭에 의해 생겨나는 노이즈(SSN; simulatneous switching noise)를 감소시킬 수 있다.
도 6은 도 1의 패키지 기판(100)의 주파수 영역에서의 피크 전압 변동을 기존의 경우와 비교하여 나타내 보인 그래프이다. 도 6의 그래프에서 가로축은 주파수를 나타내고, 세로축은 파워 플레인(120)에 유도되는 전압을 나타낸다. 도 6에서 위에 도시된 그래프는 전자기 밴드갭 구조가 없는 경우에서의 주파수에 따른 전압 변동을 나타내고, 아래에 도시된 그래프는 본 예에서와 같이 전자기 밴드갭 구조(190)를 포함하는 경우에서의 주파수에 따른 전압 변동을 나타낸다. 도 6에서 참조부호 "194"로 나타낸 바와 같이, 전자기 밴드갭 구조가 없는 경우에서의 피크 전압의 크기보다, 참조부호 "195"로 나타낸 바와 같이 전자기 밴드갭 구조(190)가 있는 경우에서의 피크 전압의 크기가 상대적으로 작게 나타난다는 것을 알 수 있다. 이와 같이, 전자기 밴드갭 구조(190)가 있는 경우, 상대적으로 낮은 피크 전압 크기를 나타내므로 빠른 동시 스위칭에 의해 생겨나는 노이즈(SSN)를 감소시킬 수 있다.
도 7은 본 개시의 다른 예에 따른 패키지 기판(200)을 나타내 보인 단면도이다. 그리고 도 8은 도 7의 패키지 기판(200)의 제1 전자기 밴드갭 구조(291) 및 제2 전자기 밴드갭 구조(292)를 입체적으로 나타내 보인 도면이다. 도 7 및 도 8을 참조하면, 본 예에 따른 패키지 기판(200)은, 적어도 3 레이어(3 layers) 이상의 배선 구조를 갖는다. 패키지 기판(200)은, 제1 코어층(211)과, 제2 코어층(212)과, 제1 파워 플래인 배선층(221) 및 제2 파워 플래인 배선층(222)과, 그라운드 플래인 배선층(230)과, 그리고 제1 전자기 밴드갭 구조(291) 및 제2 전자기 밴드갭 구조(292)를 포함한다. 제1 코어층(211) 및 제2 코어층(212)은 각각 절연성 물질로 구성된다. 제1 코어층(211)은 서로 반대되는 제1 면(213) 및 제2 면(214)을 갖는다. 제1 코어층(211)의 제2 면(214)이 제2 코어층(212)의 제2 면(216)에 대향하도록 제1 코어층(211)은 제2 코어층(212) 상에 수직방향으로 적층될 수 있다. 제2 코어층(212)은 서로 반대되는 제1 면(215) 및 제2 면(216)을 갖는다. 제1 파워 플래인 배선층(221)은 제1 코어층(211)의 제1 면(213) 위에 배치된다. 제2 파워 플래인 배선층(222)은 제2 코어층(212)의 제1 면(215) 위에 배치된다. 그라운드 플래인 배선층(230)은 제1 코어층(211)의 제2 면(214) 및 제2 코어층(212)의 제2 면(216) 사이에 배치된다. 이에 따라 제1 파워 플래인 배선층(221) 및 그라운드 플래인 배선층(230) 사이에는 제1 코어층(211)이 배치된다. 그리고 제2 파워 플래인 배선층(222) 및 그라운드 플래인 배선층(230) 사이에는 제2 코어층(212)이 배치된다. 비록 도면에 나타내지는 않았지만, 제1 코어층(211)의 반대편인 제1 파워 플래인 배선층(221)의 일 표면 상에 하나의 솔더레지스트층이 배치될 수 있고, 제2 코어층(212)의 반대편인 제2 파워 플래인 배선층(222)의 일 표면 위에는 또 다른 솔더레지스트층이 배치될 수 있다.
일 예에서 제1 파워 플래인 배선층(221), 제2 파워 플래인 배선층(222) 및 그라운드 플래인 배선층(230)은, 금속과 같은 도전성 물질로 구성된다. 제1 파워 플래인 배선층(221) 및 제2 파워 플래인 배선층(222)은 전원 전압을 제공하고, 그라운드 플래인 배선층(230)은 접지 전압을 제공한다. 비록 도면에 나타내지는 않았지만, 제1 파워 플래인 배선층(221) 및 제2 파워 플래인 배선층(221)은, 제1 코어층(211) 및 제2 코어층(212) 내의 비아를 통해 전기적으로 연결될 수 있다. 이와는 달리, 제1 파워 플래인 배선층(221) 및 제2 파워 플래인 배선층(222)은 각각 서로 다른 크기의 전원 전압을 제공하도록 구성될 수도 있다. 제1 파워 플래인 배선층(221), 제2 파워 플래인 배선층(222) 및 그라운드 플래인 배선층(230)은, 제1 코어층(211) 및 제2 코어층(212)의 표면을 따라 나란하게 배치되어 제1 코어층(211) 및 제2 코어층(212) 표면과 수직인 방향으로 상호 중첩될 수 있다. 이에 따라 제1 파워 플래인 배선층(221), 제1 코어층(211), 및 그라운드 플래인 배선층(230)은, 제1 기생 커패시터 성분(731)을 구성한다. 또한 제2 파워 플래인 배선층(222), 제2 코어층(212), 및 그라운드 플래인 배선층(230)은, 제2 기생 커패시터 성분(732)을 구성한다.
제1 전자기 밴드갭 구조(291)는, 제1 코어층(211) 내에서 제1 파워 플래인 배선층(221) 및 그라운드 플래인 배선층(230) 사이에 배치된다. 제1 전자기 밴드갭 구조(291)는, 제1 전자기 밴드갭 원통 구조(261) 및 제1 전자기 밴드갭 비아(271)를 포함하여 구성될 수 있다. 제1 전자기 밴드갭 원통 구조(261) 및 제1 전자기 밴드갭 비아(271)는 금속과 같은 도전성 물질로 구성될 수 있다. 제1 전자기 밴드갭 원통 구조(261)는, 그라운드 플래인 배선층(230)의 상부표면으로부터 제1 파워 플래인 배선층(221)의 하부 표면을 향해 연장되어 배치된다. 그라운드 플래인 배선층(230)의 상부 표면은, 그라운드 플래인 배선층(230)이 제1 코어층(211)의 제2 표면(214)에 접하는 표면으로 정의할 수 있다. 제1 파워 플래인 배선층(221)의 하부 표면은, 제1 파워 플래인 배선층(221)이 제1 코어층(211)의 제1 표면(213)에 접하는 표면으로 정의할 수 있다. 제1 전자기 밴드갭 원통 구조(261)는 내부면에 의해 한정되는 제1 개구부를 갖는다. 제1 전자기 밴드갭 원통 구조(261)의 하부면은 그라운드 플래인 배선층(230)에 직접 컨택되고, 제1 전자기 밴드갭 원통 구조(261)의 하부면을 제외한 나머지 면들은 모두 제1 코어층(211)으로 둘러싸인다. 제1 전자기 밴드갭 비아(271)는 제1 파워 플래인 배선층(221)의 하부 표면으로부터 그라운드 플래인 배선층(230)의 상부 표면을 향해 연장되어 배치된다. 제1 전자기 밴드갭 원통 구조(261)가 원통 구조로 구성되는 반면에, 제1 전자기 밴드갭 비아(271)는 블라인드 비아 구조로 구성된다. 일 예에서 제1 전자기 밴드갭 비아(271)는, 가로 단면이 원형이고 세로 단면이 사다리꼴인 기둥 구조로 구성될 수 있다. 제1 전자기 밴드갭 비아(271)의 상부면은 제1 파워 플래인 배선층(221)에 직접 컨택되고, 제1 전자기 밴드갭 비아(271)의 상부면을 제외한 나머지 면들은 모두 제1 코어층(211)으로 둘러싸인다.
제1 전자기 밴드갭 비아(271)는 그 일부가 제1 전자기 밴드갭 원통 구조(261)의 내부면에 의해 한정되는 제1 개구부 내에 삽입되도록 배치된다. 즉 제1 전자기 밴드갭 원통 구조(261)의 내부면은, 제1 전자기 밴드갭 비아(271)의 측면들을 둘러싸며, 그 사이에는 제1 코어층(211)이 배치된다. 이에 따라 수평 방향을 따라 서로 충첩되도록 배치되는 제1 전자기 밴드갭 비아(271), 제1 코어층(211), 및 제1 전자기 밴드갭 원통 구조(261)는 제1 전자기 밴드갭 커패시터 성분(741)을 구성한다. 수직 방향을 따라 서로 중첩되도록 배치되는 제1 전자기 밴드갭 비아(271), 제1 코어층(211), 및 그라운드 플래인 배선층(230)은 제2 전자기 밴드갭 커패시터 성분(742)을 구성한다. 제1 전자기 밴드갭 커패시터 성분(741) 및 제2 전자기 밴드갭 커패시터 성분(742)은, 제1 기생 커패시터 성분(731)과 함께 제1 파워 플래인 배선층(221)과 그라운드 플래인 배선층(230) 사이의 전체 커패시턴스를 구성한다. 따라서 제1 전자기 밴드갭 커패시터 성분(741) 및 제2 전자기 밴드갭 커패시터 성분(742)에 의해 제1 파워 플래인 배선층(221)과 그라운드 플래인 배선층(230) 사이의 전체 커패시턴스가 증가될 수 있다.
제2 전자기 밴드갭 구조(292)는, 제2 코어층(212) 내에서 제2 파워 플래인 배선층(222) 및 그라운드 플래인 배선층(230) 사이에 배치된다. 제2 전자기 밴드갭 구조(292)는, 제2 전자기 밴드갭 원통 구조(262) 및 제2 전자기 밴드갭 비아(272)를 포함하여 구성될 수 있다. 제2 전자기 밴드갭 원통 구조(262) 및 제2 전자기 밴드갭 비아(272)는 금속과 같은 도전성 물질로 구성될 수 있다. 제2 전자기 밴드갭 원통 구조(262)는, 그라운드 플래인 배선층(230)의 하부 표면으로부터 제2 파워 플래인 배선층(222)의 상부 표면을 향해 연장되어 배치된다. 그라운드 플래인 배선층(230)의 하부 표면은, 그라운드 플래인 배선층(230)이 제2 코어층(212)의 제2 표면(216)에 접하는 표면으로 정의할 수 있다. 제2 파워 플래인 배선층(222)의 상부 표면은, 제2 파워 플래인 배선층(222)이 제2 코어층(212)의 제1 표면(215)에 접하는 표면으로 정의할 수 있다. 제2 전자기 밴드갭 원통 구조(262)는 내부면에 의해 한정되는 제2 개구부를 갖는다. 제2 전자기 밴드갭 원통 구조(262)의 상부면은 그라운드 플래인 배선층(230)에 직접 컨택되고, 제2 전자기 밴드갭 원통 구조(262)의 상부면을 제외한 나머지 면들은 모두 제2 코어층(212)으로 둘러싸인다. 제2 전자기 밴드갭 비아(272)는 제2 파워 플래인 배선층(222)의 상부 표면으로부터 그라운드 플래인 배선층(230)의 하부 표면을 향해 연장되어 배치된다. 제2 전자기 밴드갭 원통 구조(262)가 원통 구조로 구성되는 반면에, 제2 전자기 밴드갭 비아(272)는 블라인드 비아 구조로 구성된다. 일 예에서 제2 전자기 밴드갭 비아(272)은, 가로 단면이 원형이고 세로단면이 사다리꼴인 기둥 구조로 구성될 수 있다. 제2 전자기 밴드갭 비아(272)의 하부면은 제2 파워 플래인 배선층(222)에 직접 컨택된다. 제2 전자기 밴드갭 비아(272)의 하부면을 제외한 나머지 면들은 모두 제2 코어층(212)으로 둘러싸인다.
제2 전자기 밴드갭 비아(272)는 그 일부가 제2 전자기 밴드갭 원통 구조(262)의 내부면에 의해 한정되는 제2 개구부 내에 삽입되도록 배치된다. 즉 제2 전자기 밴드갭 원통 구조(262)의 내부면은, 제2 전자기 밴드갭 비아(272)의 측면들을 둘러싸며, 그 사이에는 제2 코어층(212)이 배치된다. 이에 따라 수평 방향을 따라 서로 중첩되도록 배치되는 제2 전자기 밴드갭 비아(272), 제2 코어층(212), 및 제2 전자기 밴드갭 원통 구조(262)는 제3 전자기 밴드갭 커패시터 성분(751)을 구성한다. 수직 방향을 따라 서로 중첩되도록 배치되는 제2 전자기 밴드갭 비아(272), 제2 코어층(212), 및 그라운드 플래인 배선층(230)은 제4 전자기 밴드갭 커패시터 성분(752)을 구성한다. 제3 전자기 밴드갭 커패시터 성분(751) 및 제4 전자기 밴드갭 커패시터 성분(752)은, 제2 기생 커패시터 성분(732)과 함께 제2 파워 플래인 배선층(222)과 그라운드 플래인 배선층(230) 사이의 전체 커패시턴스를 구성한다. 따라서 제3 전자기 밴드갭 커패시터 성분(761) 및 제4 전자기 밴드갭 커패시터 성분(762)에 의해 제2 파워 플래인 배선층(222)과 그라운드 플래인 배선층(230) 사이의 전체 커패시턴스가 증가될 수 있다.
본 예에서 제1 전자기 밴드갭 구조(291) 및 제2 전자기 밴드갭 구조(292)는, 그라운드 플래인 배선층(230)을 기준으로 그라운드 플래인 배선층(230)의 양 표면들과 수직인 방향으로 상호 대칭이 되도록 배치될 수 있다. 이에 따라 제1 전자기 밴드갭 원통 구조(261) 및 제2 전자기 밴드갭 원통 구조(262)는 그라운드 플래인 배선층(230)을 기준으로 수직 방향을 따라 상호 대칭이 될 수 있다. 또한 제1 전자기 밴드갭 비아(271) 및 제2 전자기 밴드갭 비아(272)도 그라운드 플래인 배선층(230)을 기준으로 수직 방향을 따라 상호 대칭이 될 수 있다. 그러나 이는 하나의 예시로서, 제1 전자기 밴드갭 구조(291)가 배치되는 위치와, 제2 전자기 밴드갭 구조(292)가 배치되는 위치는 패키지 기판(200)의 디자인, 배선구조, 및 용도에 따라서 다양하게 설정될 수 있다.
도 9는 본 개시의 일 예에 따른 반도체 패키지(300)를 나타내 보인 단면도이다. 도 9를 참조하면, 본 예에 따른 반도체 패키지(300)는, 패키지 기판(400) 위에 실장되는 칩(310)과, 패키지 기판(400) 위에서 칩(310)을 둘러싸도록 배치되는 몰딩재(330)를 포함하여 구성된다. 패키지 기판(400)은, 코어층(410)과, 파워 플래인 배선층(420)과, 그라운드 플래인 배선층(430)과, 그리고 적어도 하나 이상의 전자기 밴드갭 구조(490)를 포함한다. 파워 플래인 배선층(420)은 코어층(410)의 상부면 상에 배치될 수 있고, 그라운드 플래인 배선층(430)은 파워 플래인 배선층(420)의 반대편인 코어층(410)의 하부면 상에 배치될 수 있다. 제1 솔더 레지스트층(441)이 코어층(410)의 상부면 및 파워 플래인 배선층(420) 위에 배치될 수 있다.. 제2 솔더 레지스트층(442)은, 코어층(410)의 하부면 및 그라운드 플래인 배선층(430) 위에 배치될 수 있다.
제1 솔더 레지스트층(441)은 복수개의 개구부들을 가질 수 있으며, 이 개구부들 내에는 본딩 패드들(401, 402, 403)이 배치될 수 있다. 제1 본딩 패드(401)는 파워 플래인 배선층(420)과 컨택되도록 배치되며, 제1 와이어(321)를 통해 칩(310)과 전기적으로 연결될 수 있다. 제2 본딩 패드(402)는 제2 와이어(322)를 통해 칩(310)과 전기적으로 연결될 수 있다. 그리고 제3 본딩 패드(403)는 제3 와이어(323)를 통해 칩(310)과 전기적으로 연결될 수 있다. 제2 솔더 레지스트층(442) 또한 복수개의 개구부들을 가질 수 있다. 이 개구부들 내에는 외부접속단자외부접속단자들(404, 405, 406)이 배치될 수 있다. 제1 외부접속단자(404)는 제1 비아(481)를 통해 제1 본딩 패드(401)와 전기적으로 연결될 수 있다. 제2 외부접속단자(405)는 제2 비아(482)를 통해 제2 본딩 패드(402)와 전기적으로 연결될 수 있다. 제2 외부접속단자(405)는 그라운드 플래인 배선층(430)과 컨택되도록 배치된다. 제3 외부접속단자(406)는 제3 비아(483)를 통해 제3 본딩 패드(403)와 전기적으로 연결될 수 있다. 제1, 제2 및 제3 비아들(481, 482, 483)은 코어층(410)을 수직 방향으로 관통하도록 배치될 수 있다. 도면에서 화살표(801)로 나타낸 바와 같이, 칩(310)에 전원 전압을 인가하기 위한 파워 배선 경로는, 제1 외부접속단자(404), 제1 비아(481), 제1 본딩 패드(401) 및 제1 와이어(321)에 의해 제공될 수 있다. 도면에서 화살표(802)로 나타낸 바와 같이, 칩(310)에 접지 전압을 인가하기 위한 그라운드 배선 경로는, 제2 외부접속단자(405), 제2 비아(482), 제2 본딩 패드(402) 및 제2 와이어(322)에 의해 제공될 수 있다. 도면에서 화살표(803)로 나타낸 바와 같이, 칩(310)과의 데이터 신호를 전송하기 위한 신호 전송 경로는, 제3 외부접속단자(406), 제3 비아(483), 제3 본딩 패드(403) 및 제3 와이어(323)에 의해 제공될 수 있다.
코어층(410)은 절연성 물질로 구성된다. 파워 플래인 배선층(420) 및 그라운드 플래인 배선층(430)은, 각각 코어층(410)의 상부면 및 하부면 위에 배치된다. 본 예에서 코어층(410)의 상부면은 칩(310)이 배치되는 방향의 면이고, 하부면은 그 반대면인 것으로 정의될 수 있다. 파워 플래인 배선층(420) 및 그라운드 플래인 배선층(430)은, 금속과 같은 도전성 물질로 구성된다. 파워 플래인 배선층(420)은 칩(310)에 전원 전압을 제공하고, 그라운드 플래인 배선층(430)은 칩(310)에 접지 전압을 제공한다. 일 예에서 파워 플래인 배선층(420) 및 그라운드 플래인 배선층(430)은, 코어층(410)의 표면을 따라 나란하게 배치되어 수직 방향으로 상호 중첩될 수 있다. 이에 따라 수직 방향을 따라 중첩되는 파워 플래인 배선층(420), 코어층(410), 및 그라운드 플래인 배선층(430)은 기생 커패시터 성분을 구성한다.
전자기 밴드갭 구조(490)는, 코어층(410) 내에서 파워 플래인 배선층(420) 및 그라운드 플래인 배선층(430) 사이에 배치된다. 본 예에서 전자기 밴드갭 구조(490)는, 복수개가 패키지 기판(400)의 측면 방향을 따라 상호 이격되도록 배치되지만, 이는 단지 하나의 예로서 전자기 밴드갭 구조(490)의 개수 및 그 배치 구성은 다양하게 설정할 수 있다. 전자기 밴드갭 구조(490)는, 전자기 밴드갭 원통 구조(460) 및 전자기 밴드갭 비아(470)를 포함한다. 전자기 밴드갭 원통 구조(460) 및 전자기 밴드갭 비아(470)는 금속과 같은 도전성 물질로 구성될 수 있다. 전자기 밴드갭 원통 구조(460)는, 그라운드 플래인 배선층(430)의 양 표면들 중 코어층(410)에 접하는 상부 표면으로부터 파워 플래인 배선층(420)의 하부 표면을 향해 연장되어 배치된다. 파워 플래인 배선층(420)의 하부 표면은, 파워 플래인 배선층(420)의 양 표면들 중 코어층(410)에 접하는 표면으로 정의할 수 있다. 전자기 밴드갭 원통 구조(460)는 내부면에 의해 한정되는 개구부를 갖는다. 전자기 밴드갭 원통 구조(460)의 하부면은 그라운드 플래인 배선층(430)에 직접 컨택되고, 전자기 밴드갭 원통 구조(460)의 하부면을 제외한 나머지 면들은 모두 코어층(410)으로 둘러싸인다. 전자기 밴드갭 비아(470)는 파워 플래인 배선층(420)의 하부 표면으로부터 그라운드 플래인 배선층(430)의 상부 표면을 향해 연장되어 배치된다. 전자기 밴드갭 원통 구조(460)가 원통 구조로 구성되는 반면에, 전자기 밴드갭 비아(470)는 블라인드 비아 구조로 구성된다. 일 예에서 전자기 밴드갭 비아(470)는, 가로 단면이 원형이고 세로 단면이 사다리꼴인 기둥 구조로 구성될 수 있다. 전자기 밴드갭 비아(470)의 상부면은 파워 플래인 배선층(420)에 직접 컨택되고, 전자기 밴드갭 비아(470)의 상부면을 제외한 나머지 면들은 모두 코어층(410)으로 둘러싸인다.
전자기 밴드갭 비아(470)는 그 일부가 전자기 밴드갭 원통 구조(460)의 내부면에 의해 한정되는 개구부 내에 삽입되도록 배치된다. 즉 전자기 밴드갭 원통 구조(460)의 내부면은, 전자기 밴드갭 비아(470)의 측면들을 둘러싸며, 그 사이에는 코어층(410)이 배치된다. 이에 따라 전자기 밴드갭 구조들(490)의 각각에 있어서, 수평 방향을 따라 상호 중첩되는 전자기 밴드갭 비아(470), 코어층(410), 및 전자기 밴드갭 원통 구조(460)는 제1 전자기 밴드갭 커패시터 성분을 구성하고, 수직 방향을 따라 상호 중첩되는 전자기 밴드갭 비아(470), 코어층(410), 및 그라운드 플래인 배선층(430)은 제2 전자기 밴드갭 커패시터 성분을 구성한다. 전자기 밴드갭 구조들(490)의 제1 전자기 밴드갭 커패시터 성분들 및 전자기 밴드갭 구조들(490)의 제2 전자기 밴드갭 커패시터 성분들은, 기생 커패시터 성분과 함께 병렬 접속되어 파워 플래인 배선층(420)과 그라운드 플래인 배선층(430) 사이의 전체 커패시턴스를 구성한다. 따라서 제1 전자기 밴드갭 커패시터 성분 및 제2 전자기 밴드갭 커패시터 성분에 의해 파워 플래인 배선층(420)과 그라운드 플래인 배선층(430) 사이의 전체 커패시턴스가 증가될 수 있다.
도 10은 본 개시의 다른 예에 따른 반도체 패키지(500)를 나타내 보인 단면도이다. 도 10을 참조하면, 본 예에 따른 반도체 패키지(500)는, 패키지 기판(600) 위에 실장되는 칩(510)과, 패키지 기판(600) 위에서 칩(510)을 둘러싸도록 배치되는 몰딩재(530)를 포함하여 구성된다. 패키지 기판(600)은, 제1 코어층(611) 및 제2 코어층(612)과, 제1 파워 플래인 배선층(621)과, 제2 파워 플래인 배선층(622)과, 그라운드 플래인 배선층(630)과, 적어도 하나 이상의 제1 전자기 밴드갭 구조(691)와, 그리고 적어도 하나 이상의 제2 전자기 밴드갭 구조(692)를 포함한다. 제1 코어층(611)은 제2 코어층(612)의 상부면에 부착된다. 제1 파워 플래인 배선층(621)은 제2 코어층(612)의 반대편인 제1 코어층(611)의 상부면 상에 배치되고, 제2 파워 플래인 배선층(622)은 제1 코어층(611)의 반대편인 제2 코어층(612)의 하부면 상에 배치된다. 그라운드 플래인 배선층(630)은 제1 코어층(611) 및 제2 코어층(612) 사이의 계면에 배치될 수 있다. 제1 코어층(611)의 상부면 및 제1 파워 플래인 배선층(621) 위에는 제1 솔더 레지스트층(641)이 배치될 수 있다. 제2 코어층(612)의 하부면 및 제2 파워 플래인 배선층(622) 위에는 제2 솔더 레지스트층(642)이 배치될 수 있다. 이 경우에, 칩(510)은 제1 솔더 레지스트층(641) 상에 배치될 수 있다.
제1 솔더 레지스트층(641)은 복수개의 개구부들을 가질 수 있으며, 이 개구부들 내에는 본딩 패드들(601, 602, 603, 604)이 배치될 수 있다. 제1 본딩 패드(601)는 제1 파워 플래인 배선층(621)과 컨택되도록 배치되며, 제1 와이어(521)를 통해 칩(510)과 전기적으로 연결될 수 있다. 제2 본딩 패드(602)는 제2 와이어(521)를 통해 칩(510)과 전기적으로 연결될 수 있다. 제3 본딩 패드(603)는 제3 와이어(523)를 통해 칩(510)과 전기적으로 연결될 수 있다. 그리고 제4 본딩 패드(604)는 제4 와이어(524)를 통해 칩(510)과 전기적으로 연결될 수 있다.
제2 솔더 레지스트층(642) 또한 복수개의 개구부들을 가질 수 있다. 이 개구부들 내에는 외부접속단자들(605, 606, 607, 608)이 배치될 수 있다. 제1 외부접속단자(605)는 제1 비아(681)를 통해 제1 본딩 패드(601)와 전기적으로 연결될 수 있다. 제2 외부접속단자(606)는, 연장 부분(622')을 통해 제2 파워 플래인 배선층(622)에 전기적으로 접속되도록 배치되며, 제2 비아(682)를 통해 제2 본딩 패드(602)와 전기적으로 연결될 수 있다. 제3 외부접속단자(607)는 제3 비아(683)를 통해 제3 본딩 패드(603)와 전기적으로 연결되도록 배치되며, 제3 비아(683)는 그라운드 플래인 배선층(630)과 컨택되도록 배치된다. 제4 외부접속단자(608)는 제4 비아(684)를 통해 제4 본딩 패드(604)와 전기적으로 연결될 수 있다. 제1 내지 제4 비아들(681, 682, 683, 684)의 각각은 제1 및 제2 코어층들(611, 612)을 수직으로 관통하도록 배치될 수 있다.
본 예에서 도면에서 점선의 화살표(811)로 나타낸 바와 같이, 칩(510)에 제1 전원 전압을 인가하기 위한 제1 파워 배선 경로는, 제1 외부접속단자(605), 제1 비아(681), 제1 본딩 패드(601) 및 제1 와이어(521)에 의해 제공될 수 있다. 도면에서 점선의 화살표(812)로 나타낸 바와 같이, 칩(510)에 제2 전원 전압을 인가하기 위한 제2 파워 배선 경로는, 제2 외부접속단자(606), 제2 비아(682), 제2 본딩 패드(602) 및 제2 와이어(522)에 의해 제공될 수 있다. 제1 전원 전압 및 제2 전원 전압은 동일한 크기의 전압일 수 있거나, 또는 서로 다른 크기의 전압일 수 있다. 제1 전원 전압 및 제2 전원 전압이 동일한 크기의 전압이더라도, 제1 전원 전압 및 제2 전원 전압은, 칩(510) 내에서 상이하게 관리되는 전원 전압일 수 있다. 도면에서 점선의 화살표(813)로 나타낸 바와 같이, 칩(510)에 접지 전압을 인가하기 위한 그라운드 배선 경로는, 제3 외부접속단자(607), 제3 비아(683), 제3 본딩 패드(603) 및 제3 와이어(523)에 의해 제공될 수 있다. 도면에서 점선의 화살표(814)로 나타낸 바와 같이, 칩(510)과의 데이터 신호를 전송하기 위한 신호 전송 경로는, 제4 외부접속단자(608), 제4 비아(684), 제4 본딩 패드(604) 및 제4 와이어(524)에 의해 제공될 수 있다.
본 실시예에서 제1 비아(681), 제2 비아(682), 제3 비아(683), 및 제4 비아(684)는 제1 코어층(611) 및 제2 코어층(612)을 동시에 관통하는 관통비아(through via)로 개시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 일 실시예에서 데이터 신호를 전송하기 위한 신호 전송 경로(814)는 제4 외부접속단자(608)와 제4 본딩 패드(604)를 연결하기 위해 제1 코어층(611)만을 관통하는 제1 서브 비아와 제2 코어층(612)만을 관통하는 제2 서브 비아를 포함하도록 구성될 수 있다.
제1 코어층(611) 및 제2 코어층(612)은 절연성 물질로 구성된다. 제1 파워 플래인 배선층(621), 제2 파워 플래인 배선층(622) 및 그라운드 플래인 배선층(630)은, 금속과 같은 도전성 물질로 구성된다. 일 예에서 제1 파워 플래인 배선층(621), 제2 파워 플래인 배선층(622) 및 그라운드 플래인 배선층(630)은, 제1 코어층(611) 및 제2 코어층(612)의 표면을 따라 나란하게 배치되어 수직 방향으로 상호 중첩될 수 있다. 이에 따라 수직 방향을 따라 서로 중첩되도록 배치되는 제1 파워 플래인 배선층(621), 제1 코어층(611) 및 그라운드 플래인 배선층(630)은 제1 기생 커패시터 성분을 구성한다. 또한 수직 방향을 따라 서로 중첩되도록 배치되는 제2 파워 플래인 배선층(622), 제2 코어층(612) 및 그라운드 플래인 배선층(630)은 제2 기생 커패시터 성분을 구성한다.
적어도 하나의 제1 전자기 밴드갭 구조(691)는, 제1 코어층(611) 내에서 제1 파워 플래인 배선층(621) 및 그라운드 플래인 배선층(630) 사이에 배치된다. 본 실시예에서, 적어도 하나의 제1 전자기 밴드갭 구조(691)는 제1 파워 플래인 배선층(621) 및 그라운드 플래인 배선층(630) 사이에 병렬 접속된 3개의 제1 전자기 밴드갭 구조들(691)을 포함할 수 있다. 제1 전자기 밴드갭 구조들(691) 각각은, 제1 전자기 밴드갭 원통 구조(661) 및 제1 전자기 밴드갭 비아(671)를 포함한다. 제1 전자기 밴드갭 원통 구조(661) 및 제1 전자기 밴드갭 비아(671)는 금속과 같은 도전성 물질로 구성될 수 있다. 제1 전자기 밴드갭 원통 구조(661)는, 그라운드 플래인 배선층(630)의 양 표면들 중 제1 코어층(611)의 하부면에 접하는 상부 표면으로부터 제1 파워 플래인 배선층(621)의 하부 표면을 향해 연장되어 배치된다. 제1 파워 플래인 배선층(621)의 하부 표면은, 제1 파워 플래인 배선층(621)이 제1 코어층(611)의 상부면에 접하는 표면으로 정의할 수 있다. 제1 전자기 밴드갭 원통 구조(661)는 내부면에 의해 한정되는 제1 개구부를 갖는다. 제1 전자기 밴드갭 원통 구조(661)의 하부면은 그라운드 플래인 배선층(630)에 직접 컨택되며, 제1 전자기 밴드갭 원통 구조(661)의 하부면을 제외한 나머지 면들은 모두 제1 코어층(611)으로 둘러싸인다. 제1 전자기 밴드갭 비아(671)는 제1 파워 플래인 배선층(621)의 하부 표면으로부터 그라운드 플래인 배선층(630)의 상부 표면을 향해 연장되어 배치된다. 제1 전자기 밴드갭 원통 구조(661)가 원통 구조로 구성되는 반면에, 제1 전자기 밴드갭 비아(671)는 블라인드 비아 구조로 구성된다. 일 예에서 제1 전자기 밴드갭 비아(671)는, 가로 단면이 원형이고 세로 단면이 사다리꼴인 기둥 구조로 구성될 수 있다. 제1 전자기 밴드갭 비아(671)의 상부면은 제1 파워 플래인 배선층(621)의 하부 표면에 직접 컨택되며, 제1 전자기 밴드갭 비아(671)의 상부면을 제외한 나머지 면들은 모두 제1 코어층(611)으로 둘러싸인다.
제1 전자기 밴드갭 비아(671)는 그 일부가 제1 전자기 밴드갭 원통 구조(661)의 내부면에 의해 한정되는 제1 개구부 내에 삽입되도록 배치된다. 즉 제1 전자기 밴드갭 원통 구조(661)의 내부면은, 제1 전자기 밴드갭 비아(671)의 측면들을 둘러싸며, 그 사이에는 제1 코어층(611)이 배치된다. 이에 따라 수평 방향을 따라 상호 중첩되도록 배치되는 제1 전자기 밴드갭 비아(671), 제1 코어층(611) 및 제1 전자기 밴드갭 원통 구조(661)는 제1 전자기 밴드갭 커패시터 성분을 구성한다. 그리고 수직 방향을 따라 상호 중첩되도록 배치되는 제1 전자기 밴드갭 비아(671), 제1 코어층(611), 및 그라운드 플래인 배선층(630)은 제2 전자기 밴드갭 커패시터 성분을 구성한다. 제1 전자기 밴드갭 커패시터 성분 및 제2 전자기 밴드갭 커패시터 성분은, 제1 기생 커패시터 성분과 함께 제1 파워 플래인 배선층(621)과 그라운드 플래인배선층(630) 사이의 전체 커패시턴스를 구성한다. 따라서 제1 전자기 밴드갭 커패시터 성분 및 제2 전자기 밴드갭 커패시터 성분에 의해 제1 파워 플래인 배선층(621)과 그라운드 플래인배선층(630) 사이의 전체 커패시턴스가 증가될 수 있다.
제2 전자기 밴드갭 구조(692)는, 제2 코어층(612) 내에서 제2 파워 플래인 배선층(622) 및 그라운드 플래인 배선층(630) 사이에 배치된다. 본 실시예에서, 적어도 하나의 제2 전자기 밴드갭 구조(692)는 제2 파워 플래인 배선층(622) 및 그라운드 플래인 배선층(630) 사이에 병렬 접속된 3개의 제2 전자기 밴드갭 구조들(692)을 포함할 수 있다. 제2 전자기 밴드갭 구조들(692) 각각은, 제2 전자기 밴드갭 원통 구조(662) 및 제2 전자기 밴드갭 비아(672)를 포함한다. 제2 전자기 밴드갭 원통 구조(662) 및 제2 전자기 밴드갭 비아(672)는 금속과 같은 도전성 물질로 구성될 수 있다. 제2 전자기 밴드갭 원통 구조(662)는, 그라운드 플래인 배선층(630)의 양 표면들 중 제2 코어층(612)에 접하는 하부 표면으로부터 제2 파워 플래인 배선층(622)의 상부 표면을 향해 연장되어 배치된다. 제2 파워 플래인 배선층(622)의 상부 표면은, 제2 파워 플래인 배선층(622)의 양 표면들 중 제2 코어층(612)에 접하는 표면으로 정의할 수 있다. 제2 전자기 밴드갭 원통 구조(662)는 내부면에 의해 한정되는 제2 개구부를 갖는다. 제2 전자기 밴드갭 원통 구조(662)의 상부면은 그라운드 플래인 배선층(630)에 직접 컨택되며, 제2 전자기 밴드갭 원통 구조(662)의 하부면을 제외한 나머지 면들은 모두 제2 코어층(612)으로 둘러싸인다. 제2 전자기 밴드갭 비아(672)는 제2 파워 플래인 배선층(622)의 상부 표면으로부터 그라운드 플래인 배선층(630)의 하부 표면을 향해 연장되어 배치된다. 제2 전자기 밴드갭 원통 구조(662)가 원통 구조로 구성되는 반면에, 제2 전자기 밴드갭 비아(672)는 블라인드 비아 구조로 구성된다. 일 예에서 제2 전자기 밴드갭 비아(672)은, 가로 단면이 원형이고 세로단면이 사다리꼴인 기둥 구조로 구성될 수 있다. 제2 전자기 밴드갭 비아(672)의 하부면은 제2 파워 플래인 배선층(622)에 직접 컨택되며, 제2 전자기 밴드갭 비아(672)의 하부면을 제외한 나머지 면들은 모두 제2 코어층(612)으로 둘러싸인다.
제2 전자기 밴드갭 비아(672)는 그 일부가 제2 전자기 밴드갭 원통 구조(662)의 내부면에 의해 한정되는 제2 개구부 내에 삽입되도록 배치된다. 즉 제2 전자기 밴드갭 원통 구조(662)의 내부면은, 제2 전자기 밴드갭 비아(672)의 측면들을 둘러싸며, 그 사이에는 제2 코어층(612)이 배치된다. 이에 따라 수평 방향을 따라 상호 중첩되도록 배치되는 제2 전자기 밴드갭 비아(672), 제2 코어층(612) 및 제2 전자기 밴드갭 원통 구조(662)는 제3 전자기 밴드갭 커패시터 성분을 구성한다. 그리고 수직 방향을 따라 상호 중첩되도록 배치되는 제2 전자기 밴드갭 비아(672), 제2 코어층(612) 및 그라운드 플래인 배선층(630)은 제4 전자기 밴드갭 커패시터 성분을 구성한다. 제3 전자기 밴드갭 커패시터 성분 및 제4 전자기 밴드갭 커패시터 성분은, 제2 기생 커패시터 성분과 함께 제2 파워 플래인 배선층(622)과 그라운드 플래인 배선층(630) 사이의 전체 커패시턴스를 구성한다. 따라서 제3 전자기 밴드갭 커패시터 성분 및 제4 전자기 밴드갭 커패시터 성분에 의해 제2 파워 플래인 배선층(622)과 그라운드 플래인 배선층(630) 사이의 전체 커패시턴스가 증가될 수 있다.
본 예에서 제1 전자기 밴드갭 구조(691)와 제2 전자기 밴드갭 구조(692)는, 그라운드 플래인 배선층(630)을 기준으로 그라운드 플래인 배선층(630)의 양 표면들과 수직인 방향으로 상호 대칭이 되도록 배치될 수 있다. 이에 따라 제1 전자기 밴드갭 원통 구조(661) 및 제2 전자기 밴드갭 원통 구조(662)는 그라운드 플래인 배선층(630)을 기준으로 상호 대칭이 될 수 있다. 또한 제1 전자기 밴드갭 비아(671) 및 제2 전자기 밴드갭 비아(672)도 그라운드 플래인 배선층(630)을 기준으로 상호 대칭이 될 수 있다. 그러나 이는 하나의 예시로서, 제1 전자기 밴드갭 구조(691)가 배치되는 위치와, 제2 전자기 밴드갭 구조(692)가 배치되는 위치는 패키지 기판(600)의 디자인, 배선구조, 및 용도에 따라서 다양하게 설정될 수 있다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다.
100...패키지 기판 110...코어층
120...파워 플래인 배선층 130...그라운드 플래인 배선층
160...전자기 밴드갭 비아 170...전자기 밴드갭 원통 구조
190...전자기 밴드갭 구조 711...기생 커패시터 성분
712...제1 전자기 밴드갭 커패시터 성분
713...제2 전자기 밴드갭 커패시터 성분

Claims (34)

  1. 상호 반대되는 제1 면 및 제2 면을 갖는 코어층;
    상기 코어층의 상기 제1 면 및 제2 면 위에 각각 배치되는 파워 플래인 배선층 및 그라운드 플래인 배선층; 및
    상기 코어층 내에서 상기 파워 플래인 배선층 및 그라운드 플래인 배선층 사이에 전기적으로 접속되는 전자기 밴드갭 구조를 포함하되,
    상기 전자기 밴드갭 구조는,
    상기 그라운드 플래인 배선층의 일 표면을 향해 상기 파워 플래인 배선층으로부터 돌출되는 형상으로 배치되는 전자기 밴드갭 비아; 및
    상기 파워 플래인 배선층의 일 표면을 향해 상기 그라운드 플래인 배선층으로부터 연장되며 상기 전자기 밴드갭 비아의 모든 측면을 둘러싸도록 배치되되,
    상기 전자기 밴드갭 비아는, 가로 단면에 원형이고 세로 단면에 사다리꼴인 기둥 구조로 구성되는 블라인드 비아 구조를 갖는 전자기 밴드갭 원통 구조를 포함하는 패키지 기판.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 코어층은 절연성 물질로 구성되고, 상기 파워 플래인 배선층, 상기 그라운드 플래인 배선층, 상기 전자기 밴드갭 비아 및 상기 전자기 밴드갭 원통 구조는 도전성 물질로 구성되는 패키지 기판.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 파워 플래인 배선층 및 그라운드 플래인 배선층은 상기 코어층의 표면을 따라 나란하게 배치되어 상기 코어층의 수직 방향으로 상호 중첩되는 패키지 기판.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 전자기 밴드갭 원통 구조의 내부면은, 상기 코어층을 사이에 두고 상기 전자기 밴드갭 비아의 측면과 이격되는 패키지 기판.
  5. 삭제
  6. 삭제
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 전자기 밴드갭 비아의 하부면은, 상기 코어층을 사이에 두고 상기 그라운드 플래인 배선층과 이격되는 패키지 기판.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 상호 반대되는 제1 면 및 제2 면을 갖는 코어층과, 상기 코어층의 상기 제1 면 및 제2 면 위에 각각 배치되는 파워 플래인 배선층 및 그라운드 플래인 배선층과, 그리고 상기 코어층 내에서 상기 파워 플래인 배선층 및 그라운드 플래인 배선층 사이에 전기적으로 접속되는 적어도 하나의 전자기 밴드갭 구조를 포함하는 패키지 기판;
    상기 패키지 기판 위에 실장되는 칩; 및
    상기 패키지 기판 및 칩을 덮는 몰딩재를 포함하며,
    상기 적어도 하나의 전자기 밴드갭 구조는,
    상기 그라운드 플래인 배선층을 향해 상기 파워 플래인 배선층으로부터 돌출되는 형상으로 배치되는 전자기 밴드갭 비아; 및
    상기 파워 플래인 배선층을 향해 상기 그라운드 플래인 배선층으로부터 연장되며 상기 전자기 밴드갭 비아의 모든 측면을 둘러싸도록 배치되되,
    상기 전자기 밴드갭 비아는, 가로 단면에 원형이고 세로 단면에 사다리꼴인 기둥 구조로 구성되는 블라인드 비아 구조를 갖는 전자기 밴드갭 원통 구조를 포함하는 반도체 패키지.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 적어도 하나의 전자기 밴드갭 구조는, 상호 이격되고, 상기 파워 플래인 배선층 및 상기 그라운드 플래인 배선층 사이에 전기적으로 병렬접속된 복수개의 전자기 밴드갭 구조들을 포함하는 반도체 패키지.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 코어층은 절연성 물질로 구성되고, 상기 파워 플래인 배선층, 그라운드 플래인 배선층, 전자기 밴드갭 비아, 및 전자기 밴드갭 원통 구조는 도전성 물질로 구성되는 반도체 패키지.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 파워 플래인 배선층 및 그라운드 플래인 배선층은 상기 코어층의 표면을 따라 나란하게 배치되어 상기 코어층의 수직 방향으로 상호 중첩되는 반도체 패키지.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 전자기 밴드갭 원통 구조의 내부면은, 상기 코어층을 사이에 두고 상기 전자기 밴드갭 비아의 측면과 이격되는 반도체 패키지.
  20. 삭제
  21. 삭제
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 전자기 밴드갭 비아의 하부면은, 상기 코어층을 사이에 두고 상기 그라운드 플래인 배선층의 일 표면과 이격되는 반도체 패키지.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 칩에 전원 전압을 인가하기 위한 파워 배선;
    상기 칩에 접지 전압을 인가하기 위한 그라운드 배선; 및
    상기 칩과의 신호 전송을 위한 신호 배선을 더 포함하는 반도체 패키지.
  24. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 파워 배선은, 상기 파워 플래인 배선층과 컨택되도록 배치되며 제1 와이어를 통해 상기 칩과 전기적으로 연결되는 제1 본딩 패드와, 상기 제1 본딩 패드와 제1 비아를 통해 전기적으로 연결되는 제1 외부접속단자를 포함하고,
    상기 그라운드 배선은, 제2 와이어를 통해 상기 칩과 전기적으로 연결되는 제2 본딩 패드와, 상기 그라운드 플래인 배선층과 컨택되도록 배치되며 제2 비아를 통해 상기 제2 본딩 패드와 전기적으로 연결되는 제2 외부접속단자를 포함하며, 그리고
    상기 신호 배선은, 제3 와이어를 통해 상기 칩과 전기적으로 연결되는 제3 본딩 패드와, 제3 비아를 통해 상기 제3 본딩 패드와 전기적으로 연결되는 제3 외부접속단자를 포함하는 반도체 패키지.
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
KR1020180073623A 2018-06-26 2018-06-26 전자기 밴드갭 구조를 갖는 패키지 기판 및 이를 이용한 반도체 패키지 KR102509050B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180073623A KR102509050B1 (ko) 2018-06-26 2018-06-26 전자기 밴드갭 구조를 갖는 패키지 기판 및 이를 이용한 반도체 패키지
US16/236,058 US10629543B2 (en) 2018-06-26 2018-12-28 Package substrates having an electromagnetic bandgap structure and semiconductor packages employing the package substrates
TW108115393A TWI816784B (zh) 2018-06-26 2019-05-03 具有電磁帶隙結構的封裝基板和使用此封裝基板的半導體封裝
CN201910496463.4A CN110648999B (zh) 2018-06-26 2019-06-10 具有电磁带隙结构的封装基板以及采用其的半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180073623A KR102509050B1 (ko) 2018-06-26 2018-06-26 전자기 밴드갭 구조를 갖는 패키지 기판 및 이를 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20200001096A KR20200001096A (ko) 2020-01-06
KR102509050B1 true KR102509050B1 (ko) 2023-03-13

Family

ID=68980929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180073623A KR102509050B1 (ko) 2018-06-26 2018-06-26 전자기 밴드갭 구조를 갖는 패키지 기판 및 이를 이용한 반도체 패키지

Country Status (4)

Country Link
US (1) US10629543B2 (ko)
KR (1) KR102509050B1 (ko)
CN (1) CN110648999B (ko)
TW (1) TWI816784B (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3495727B2 (ja) * 2001-11-07 2004-02-09 新光電気工業株式会社 半導体パッケージおよびその製造方法
US7305760B2 (en) 2004-08-24 2007-12-11 Dell Products L.P. System and method for capacitive coupled via structures in information handling system circuit boards
KR100965264B1 (ko) * 2008-09-23 2010-06-22 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR101619473B1 (ko) * 2009-07-21 2016-05-11 삼성전자주식회사 히트 슬러그를 갖는 반도체 패키지
JP6153319B2 (ja) * 2011-12-08 2017-06-28 キヤノン株式会社 プリント回路板、プリント配線板及び電子機器
TW201438331A (zh) * 2013-03-29 2014-10-01 Hon Hai Prec Ind Co Ltd 堆疊式電磁能隙結構
US20150303172A1 (en) * 2014-04-22 2015-10-22 Broadcom Corporation Reconstitution techniques for semiconductor packages
KR20160090705A (ko) * 2015-01-22 2016-08-01 에스케이하이닉스 주식회사 패키지 기판 및 이를 이용한 반도체 패키지
CN205071428U (zh) * 2015-07-20 2016-03-02 西安中兴新软件有限责任公司 一种电磁带隙结构及印刷电路板
US9974174B1 (en) * 2016-10-26 2018-05-15 Nxp Usa, Inc. Package to board interconnect structure with built-in reference plane structure
CN206977794U (zh) * 2017-07-26 2018-02-06 深圳市丰达兴线路板制造有限公司 多层阻抗电路板

Also Published As

Publication number Publication date
US10629543B2 (en) 2020-04-21
TWI816784B (zh) 2023-10-01
TW202002231A (zh) 2020-01-01
CN110648999B (zh) 2022-11-15
KR20200001096A (ko) 2020-01-06
US20190393164A1 (en) 2019-12-26
CN110648999A (zh) 2020-01-03

Similar Documents

Publication Publication Date Title
JP5550100B2 (ja) 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ
US6606011B2 (en) Energy conditioning circuit assembly
US9468089B2 (en) EBG structure, semiconductor device, and circuit board
US8283990B2 (en) Signal transmission communication unit and coupler
US20160099102A1 (en) Electronic component
JP2908225B2 (ja) 高周波チョーク回路
JP2016006816A (ja) トランスおよび多層基板
CN103117440A (zh) 一种低损耗扁平传输线
US7369018B2 (en) Dielectric filter
JP5598253B2 (ja) 半導体装置用基板及び半導体装置
JP5994108B2 (ja) コモンモードノイズフィルタ
CN111599799B (zh) 集成电路
KR102509050B1 (ko) 전자기 밴드갭 구조를 갖는 패키지 기판 및 이를 이용한 반도체 패키지
KR101018785B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
KR100427111B1 (ko) 에너지 조절 회로 조립체
CN104812170A (zh) 高频模块
US9674942B2 (en) Structure, wiring board and electronic device
US9913369B2 (en) Circuit board structure with selectively corresponding ground layers
US9609742B2 (en) Electrical characteristics of package substrates and semiconductor packages including the same
CN220233160U (zh) 电路模块
KR101823232B1 (ko) 공통 모드 필터
JP6256575B2 (ja) 高周波モジュール
JP5207587B2 (ja) 回路装置
JP6524408B2 (ja) コモンモードノイズフィルタ
CN113284880A (zh) 基板内连线结构

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant