TWI816784B - 具有電磁帶隙結構的封裝基板和使用此封裝基板的半導體封裝 - Google Patents

具有電磁帶隙結構的封裝基板和使用此封裝基板的半導體封裝 Download PDF

Info

Publication number
TWI816784B
TWI816784B TW108115393A TW108115393A TWI816784B TW I816784 B TWI816784 B TW I816784B TW 108115393 A TW108115393 A TW 108115393A TW 108115393 A TW108115393 A TW 108115393A TW I816784 B TWI816784 B TW I816784B
Authority
TW
Taiwan
Prior art keywords
layer
bandgap
hole
core layer
ground plane
Prior art date
Application number
TW108115393A
Other languages
English (en)
Other versions
TW202002231A (zh
Inventor
林星默
金慧爰
鄭源德
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW202002231A publication Critical patent/TW202002231A/zh
Application granted granted Critical
Publication of TWI816784B publication Critical patent/TWI816784B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一種封裝基板包括芯層，該芯層包括彼此相對的第一表面和第二表面。該封裝基板還包括設置在芯層的第一表面上的電源平面互連層以及設置在芯層的第二表面上的接地平面互連層。該封裝基板另外包括設置在芯層中並且電耦接在電源平面互連層與接地平面互連層之間的電磁(EM)帶隙結構。該EM帶隙結構包括從電源平面互連層的一部分朝著接地平面互連層突出的EM帶隙孔。該EM帶隙結構還包括從接地平面互連層的一部分朝著電源平面互連層延伸並且圍繞EM帶隙孔的側表面的EM帶隙圓筒結構。

Description

具有電磁帶隙結構的封裝基板和使用此封裝基板的半導體封裝
本公開的各種實施方式總體上涉及封裝基板以及採用其的半導體封裝，更具體地，涉及具有電磁（EM）帶隙結構的封裝基板以及採用其的半導體封裝。 相關申請的交叉引用
本申請案主張2018年6月26日提交的韓國申請案第 10-2018-0073623號的優先權，其整體通過引用併入本文。
最近，諸如個人數位助理（PDA）、行動電話、液晶顯示器（LCD）面板和膝上型計算機的電子系統變得更小、更薄和/或更輕。因此，電子系統中所使用的半導體裝置以及其它組件已被開發為更小、更輕、性能更好和高度整合的組件。此外，至少兩個不同的封裝（例如，模擬封裝和數位封裝）可彼此相鄰安裝在同一基板上，或者至少兩個半導體裝置可安裝在單個封裝中以提供緊湊封裝。
根據實施方式，一種封裝基板包括芯層，該芯層包括彼此相對的第一表面和第二表面。該封裝基板還包括設置在芯層的第一表面上的電源平面互連層以及設置在芯層的第二表面上的接地平面互連層。該封裝基板另外包括設置在芯層中並電耦接在電源平面互連層與接地平面互連層之間的電磁（EM）帶隙結構。該EM帶隙結構包括從電源平面互連層的一部分朝著接地平面互連層突出的EM帶隙孔。該EM帶隙結構還包括從接地平面互連層的一部分朝著電源平面互連層延伸並圍繞EM帶隙孔的側表面的EM帶隙圓筒結構。
根據另一實施方式，一種封裝基板包括第一芯層、第二芯層、設置在第一芯層與第二芯層之間的接地平面互連層、設置在第一芯層的頂表面上的第一電源平面互連層以及設置在第二芯層的與第一芯層相對的底表面上的第二電源平面互連層。該封裝基板還包括設置在第一芯層中並電耦接在第一電源平面互連層與接地平面互連層之間的第一EM帶隙結構。該封裝基板還包括設置在第二芯層中並電耦接在第二電源平面互連層與接地平面互連層之間的第二EM帶隙結構。第一EM帶隙結構包括從第一電源平面互連層的一部分朝著接地平面互連層突出的第一EM帶隙孔以及從接地平面互連層的一部分朝著第一電源平面互連層延伸並圍繞第一EM帶隙孔的側表面的第一EM帶隙圓筒結構。第二EM帶隙結構包括從第二電源平面互連層的一部分朝著接地平面互連層突出的第二EM帶隙孔以及從接地平面互連層的一部分朝著第二電源平面互連層延伸並圍繞第二EM帶隙孔的側表面的第二EM帶隙圓筒結構。
根據另一實施方式，一種半導體封裝包括封裝基板、安裝在封裝基板上的晶片以及設置在封裝基板的表面上以覆蓋晶片的模製構件。該封裝基板包括：芯層，其具有第一表面以及與第一表面相對的第二表面；電源平面互連層，其設置在芯層的第一表面上；接地平面互連層，其設置在芯層的第二表面上；以及至少一個EM帶隙結構，其設置在芯層中並電耦接在電源平面互連層和接地平面互連層之間。所述至少一個EM帶隙結構包括從電源平面互連層的一部分朝著接地平面互連層突出的EM帶隙孔以及從接地平面互連層的一部分朝著電源平面互連層延伸並圍繞EM帶隙孔的側表面的EM帶隙圓筒結構。
根據另一實施方式，一種半導體封裝包括封裝基板、安裝在封裝基板上的晶片以及設置在封裝基板的表面上以覆蓋晶片的模製構件。該封裝基板包括第一芯層、第二芯層、設置在第一芯層和第二芯層之間的接地平面互連層、設置在第一芯層的頂表面上的第一電源平面互連層、設置在第二芯層的與第一芯層相對的底表面上的第二電源平面互連層、設置在第一芯層中並電耦接在第一電源平面互連層與接地平面互連層之間的至少一個第一EM帶隙結構、以及設置在第二芯層中並電耦接在第二電源平面互連層與接地平面互連層之間的至少一個第二EM帶隙結構。所述至少一個第一EM帶隙結構包括從第一電源平面互連層的一部分朝著接地平面互連層突出的第一EM帶隙孔以及從接地平面互連層的一部分朝著第一電源平面互連層延伸並圍繞第一EM帶隙孔的側表面的第一EM帶隙圓筒結構。所述至少一個第二EM帶隙結構包括從第二電源平面互連層的一部分朝著接地平面互連層突出的第二EM帶隙孔以及從接地平面互連層的一部分朝著第二電源平面互連層延伸並圍繞第二EM帶隙孔的側表面的第二EM帶隙圓筒結構。
對於實施方式的以下描述，將理解，術語“第一”和“第二”旨在標識元件，而非用於限定元件本身或暗示特定順序或層級。另外，當元件被稱為位於另一元件的“上”、“上方”、“上面”、“下面”或“下方”時，指示相對位置關係，而不管是否存在中間元件。因此，本文所使用的諸如“上”、“上方”、“上面”、“下面”、“下方”、“下”等的術語僅是為了描述特定實施方式，而非旨在限制本公開的範圍。此外，當元件被稱為彼此“連接”或“耦接”時，元件可在沒有中間元件的情況下直接以電或機械方式連接或耦接或者利用中間元件間接連接或耦接。
各種實施方式涉及具有電磁（EM）帶隙結構的封裝基板以及採用其的半導體封裝。
在以高速操作的數位電路中生成的開關雜訊可通過電源平面和接地平面傳播。在這種情況下，電源/接地網絡可在特定頻率下諧振，並且電源/接地網絡可在特定頻率下具有相對低的阻抗值。如果電源/接地網絡的諧振頻率等於或接近包括電源/接地網絡的系統的操作頻率，則即使小開關電流在系統中流動，也可能發生電源電壓的波動現象以導致顯著的同時開關雜訊（SSN）。這可能導致系統的故障或者可能影響包括在系統中的模擬電路的操作。同時開關雜訊（SSN）可能導致相鄰信號線或相鄰系統的雜訊耦合現象並且可能導致EM干擾（EMI）。因此，當設計電源/接地網絡時，可能需要減小電源/接地網絡在低頻帶下的阻抗以抑制在高頻下雜訊的發生。本公開的各種實施方式可提供封裝基板，其能夠通過安裝設置在各個封裝基板中的電源平面和接地平面之間耦接的EM帶隙結構來降低電源/接地網絡的諧振頻率以減少高頻雜訊。
圖1示出例示根據本公開的實施方式的封裝基板100的橫截面圖，並且圖2示出例示圖1所示的封裝基板100的EM帶隙結構的立體圖。參照圖1和圖2，封裝基板100可具有包括至少兩個層的互連結構。封裝基板100可包括芯層110、電源平面互連層120、接地平面互連層130和EM帶隙結構190。芯層110可以是絕緣層。芯層110可具有彼此相對的第一表面111和第二表面112。構成互連結構的電源平面互連層120和接地平面互連層130表示可分別設置在芯層110的第一表面111和第二表面112上的至少兩個層。儘管圖1中未示出，一個阻焊層可設置在電源平面互連層120的與芯層110相對的表面上，另一阻焊層可設置在接地平面互連層130的與芯層110相對的表面上。在實施方式中，電源平面互連層120和接地平面互連層130可以是諸如金屬層的導電層。電源平面互連層120可傳輸電源電壓，並且接地平面互連層130可傳輸接地電壓。在實施方式中，電源平面互連層120和接地平面互連層130可沿著芯層110的第一表面111和第二表面112平行設置以彼此垂直交疊。如本文所使用的，對於不同的實施方式，術語“交疊”可意指部分交疊或完全交疊二者。因此，電源平面互連層120、接地平面互連層130以及它們之間的芯層110可構成寄生電容組件711。
EM帶隙結構190可設置在位於電源平面互連層120和接地平面互連層130之間的芯層110中。EM帶隙結構190可被配置為包括EM帶隙圓筒結構160和EM帶隙孔170。EM帶隙圓筒結構160和EM帶隙孔170中的每一個可包括諸如金屬材料的導電材料。
EM帶隙圓筒結構160可被設置為從接地平面互連層130的頂表面朝著電源平面互連層120的底表面延伸。接地平面互連層130的頂表面可與芯層110的第二表面112接觸。電源平面互連層120的底表面可與芯層110的第一表面111接觸。EM帶隙圓筒結構160可提供由EM帶隙圓筒結構160的內側表面限定的開口孔。EM帶隙圓筒結構160的底表面可直接接觸接地平面互連層130，並且EM帶隙圓筒結構160的頂表面和側表面可由芯層110覆蓋。
EM帶隙孔170可被設置為從電源平面互連層120的底表面朝著接地平面互連層130的頂表面延伸。儘管EM帶隙圓筒結構160具有圓柱形形狀，EM帶隙孔170可具有盲孔形狀。在實施方式中，EM帶隙孔170可對應於在平面圖中具有圓形形狀並且在垂直橫截面圖中具有倒梯形形狀的柱。EM帶隙孔170的頂表面可直接接觸電源平面互連層120。EM帶隙孔170的底表面和側表面可由芯層110覆蓋。EM帶隙孔170可被設置為使得EM帶隙孔170的一部分被插入到由EM帶隙圓筒結構160限定的開口孔中。即，EM帶隙圓筒結構160的內側表面可圍繞EM帶隙孔170的側表面，並且芯層110可被設置在EM帶隙圓筒結構160與EM帶隙孔170之間。因此，EM帶隙孔170、芯層110和EM帶隙圓筒結構160彼此橫向交疊，並且可構成第一EM帶隙電容組件712。在一些實施方式中，EM帶隙圓筒結構160完全圍繞EM帶隙孔170的側表面。在其它實施方式中，EM帶隙圓筒結構160僅部分地圍繞EM帶隙孔170的側表面。另外，EM帶隙孔170、芯層110和接地平面互連層130彼此垂直交疊並且可構成第二EM帶隙電容組件713。第一EM帶隙電容組件712、第二EM帶隙電容組件713和寄生電容組件711可並聯耦接以構成在電源平面互連層120與接地平面互連層130之間的總電容組件。因此，由於第一EM帶隙電容組件712和第二EM帶隙電容組件713的存在，電源平面互連層120與接地平面互連層130之間的總電容值可增加。即，可使用EM帶隙圓筒結構160和EM帶隙孔170來實現三維電容器，以增加分別連接到具有有限形狀因子的半導體封裝中所包括的EM帶隙圓筒結構160和EM帶隙孔170的兩個電極之間的電容組件的電容值。
圖3示出圖1所示的封裝基板100的電源線和接地線之間的等效電路圖。參照圖3，R-L-C串聯電路可耦接在電源平面互連層120和接地平面互連層130之間。具體地，電阻組件701、電感組件702和電容組件可串聯耦接在電源平面互連層120和接地平面互連層130之間。電容組件可包括並聯耦接的寄生電容組件711、第一EM帶隙電容組件712和第二EM帶隙電容組件713。電阻組件701可包括電源平面互連層120的電阻組件和耦接到電源平面互連層120的互連線以及接地平面互連層130的電阻組件和耦接到接地平面互連層130的互連線。電阻組件701可具有電阻值“R”。電感組件702可包括電源平面互連層120的電感組件和耦接到電源平面互連層120的互連線以及接地平面互連層130的電感組件和耦接到接地平面互連層130的互連線。電感組件702可具有電感值“L”。如參照圖1和圖2所描述的，電容組件可被配置為包括並聯耦接的具有電容值“C11”的寄生電容組件711以及具有電容值“C12”的第一EM帶隙電容組件712和具有電容值“C13”的第二EM帶隙電容組件713。因此，電容組件的總等效電容值可被表示為與電容值“C11”、電容值“C12”和電容值“C13”之和對應的“C11+C12+C13”。即，耦接在電源平面互連層120和接地平面互連層130之間的電容組件的總等效電容值可增加第一EM帶隙電容組件712的電容值“C12”和第二EM帶隙電容組件713的電容值“C13”之和那麼多。
圖4示出例示圖3所示的等效電路圖的阻抗對頻率特性的曲線圖。在圖4的曲線圖中，橫坐標表示頻率，縱坐標表示阻抗值。參照圖4，頻率區域可通過由元件符號“191”表示的頻率分割成第一區域（與低頻區域對應）和第二區域（與高頻區域對應）。第一區域中的阻抗特性可不同於第二區域中的阻抗特性。在第一區域（即，191左側的低頻區域）中，如果頻率增加，則圖3所示的等效電路圖的阻抗值可減小。相反，在第二區域（即，191右側的高頻區域）中，如果頻率增加，則圖3所示的等效電路圖的阻抗值可增加。電容組件711、712和713可主要影響第一區域中的圖3所示的等效電路圖的阻抗，並且電感組件702可主要影響第二區域中的圖3所示的等效電路圖（即，R-L-C串聯電路）的阻抗。圖3所示的R-L-C串聯電路的諧振頻率fR 可被定義為在R-L-C串聯電路的電抗分量為零時獲得的公式“”。R-L-C串聯電路可具有僅與電阻組件701在諧振頻率fR 下的電阻值“R”對應的最小阻抗值。在封裝基板100的情況下，根據本實施方式，由於電容組件的總等效電容值“C11+C12+C13”由於EM帶隙結構190的存在而增加，所以圖3所示的R-L-C串聯電路的諧振頻率fR 可降低以減小電源網絡的阻抗級別。
圖5示出例示與沒有EM帶隙結構190的一般封裝基板的峰值電壓對時間相比，圖1所示的封裝基板100的峰值電壓對時間的曲線圖。在圖5的曲線圖中，橫坐標表示時間，縱坐標表示在電源平面120處產生的電壓。由元件符號“192”指示的數據曲線表示沒有EM帶隙結構190的一般封裝基板的電壓對時間特性，由元件符號“193”指示的數據曲線表示包括EM帶隙結構190的封裝基板100的電壓對時間特性。如圖5所示，根據本教導的封裝基板100的電壓變化小於一般封裝基板的電壓變化。因此，與一般封裝基板的同時開關雜訊（SSN）相比，封裝基板100的同時開關雜訊（SSN）可相對減小。
圖6示出例示與沒有EM帶隙結構190的一般封裝基板的峰值電壓對頻率相比，圖1所示的封裝基板100的峰值電壓對頻率的組合曲線圖。在圖6的組合曲線圖中，橫坐標表示頻率，縱坐標表示在電源平面120處產生的電壓。圖6中的上曲線圖例示了沒有EM帶隙結構190的一般封裝基板的電壓對頻率特性，圖6中的下曲線圖例示了包括EM帶隙結構190的封裝基板100的電壓對頻率特性。即，由元件符號“194”指示的數據曲線表示沒有EM帶隙結構190的一般封裝基板的電壓對頻率特性，由元件符號“195”指示的數據曲線表示包括EM帶隙結構190的封裝基板100的電壓對頻率特性。如圖6所示，封裝基板100在高頻區域中的電壓變化小於沒有EM帶隙結構190的一般封裝基板在高頻區域中的電壓變化。因此，與一般封裝基板的同時開關雜訊（SSN）相比，根據本教導的封裝基板100的同時開關雜訊（SSN）可相對減小。
圖7示出例示根據本公開的另一實施方式的封裝基板200的橫截面圖。圖8示出例示圖7所示的封裝基板200的第一EM帶隙結構291和第二EM帶隙結構292的立體圖。參照圖7和圖8，封裝基板200可具有包括至少三個層的互連結構。封裝基板200可包括第一芯層211、第二芯層212、第一電源平面互連層221、第二電源平面互連層222、接地平面互連層230、第一EM帶隙結構291和第二EM帶隙結構292。第一芯層211和第二芯層212可以是絕緣層。第一芯層211可具有彼此相對的第一表面213和第二表面214。第二芯層212可具有彼此相對的第一表面215和第二表面216。第一芯層211可在第二芯層212上垂直地層疊，使得第一芯層211的第二表面214面對第二芯層212的第二表面216。第一電源平面互連層221可設置在第一芯層211的第一表面213上。第二電源平面互連層222可設置在第二芯層212的第一表面215上。接地平面互連層230可設置在第一芯層211的第二表面214與第二芯層212的第二表面216之間。因此，第一芯層211可設置在第一電源平面互連層221與接地平面互連層230之間，並且第二芯層212可設置在第二電源平面互連層222與接地平面互連層230之間。儘管圖7中未示出，一個阻焊層可設置在第一電源平面互連層221的與第一芯層211相對的表面上，並且另一阻焊層可設置在第二電源平面互連層222的與第二芯層212相對的表面上。
在實施方式中，第一電源平面互連層221、第二電源平面互連層222和接地平面互連層230可以是諸如金屬層的導電層。第一電源平面互連層221和第二電源平面互連層222可傳輸電源電壓，並且接地平面互連層230可傳輸接地電壓。儘管附圖中未示出，第一電源平面互連層221可通過設置在第一芯層211和第二芯層212中的導電孔電連接到第二電源平面互連層222。另選地，第一電源平面互連層221和第二電源平面互連層222可被配置為傳輸兩個不同的電源電壓。第一電源平面互連層221和第二電源平面互連層222與接地平面互連層230可沿著第一芯層211和第二芯層212的第一表面和第二表面213、214、215和216平行設置以彼此垂直交疊。因此，第一電源平面互連層221、第一芯層211和接地平面互連層230可構成第一寄生電容組件731。另外，第二電源平面互連層222、第二芯層212和接地平面互連層230可構成第二寄生電容組件732。
第一EM帶隙結構291可設置在位於第一電源平面互連層221和接地平面互連層230之間的第一芯層211中。第一EM帶隙結構291可被配置為包括第一EM帶隙圓筒結構261和第一EM帶隙孔271。第一EM帶隙圓筒結構261和第一EM帶隙孔271中的每一個可包括諸如金屬材料的導電材料。第一EM帶隙圓筒結構261可被設置為從接地平面互連層230的頂表面朝著第一電源平面互連層221的底表面延伸。接地平面互連層230的頂表面可與第一芯層211的第二表面214接觸。第一電源平面互連層221的底表面可與第一芯層211的第一表面213接觸。第一EM帶隙圓筒結構261可提供由第一EM帶隙圓筒結構261的內側表面限定的第一開口孔。第一EM帶隙圓筒結構261的底表面可直接接觸接地平面互連層230，並且第一EM帶隙圓筒結構261的頂表面和側表面可由第一芯層211覆蓋。第一EM帶隙孔271可被設置為從第一電源平面互連層221的底表面朝著接地平面互連層230的頂表面延伸。儘管第一EM帶隙圓筒結構261具有圓柱形形狀，但是第一EM帶隙孔271可具有盲孔形狀或結構。在實施方式中，盲孔形狀意指第一EM帶隙孔271可對應於在平面圖中具有圓形形狀並且在垂直橫截面圖中具有倒梯形形狀的柱。第一EM帶隙孔271的頂表面可直接接觸第一電源平面互連層221，並且第一EM帶隙孔271的底表面和側表面可由第一芯層211覆蓋。
第一EM帶隙孔271可被設置為使得第一EM帶隙孔271的一部分被插入到由第一EM帶隙圓筒結構261限定的第一開口孔中。即，第一EM帶隙圓筒結構261的內側表面可圍繞第一EM帶隙孔271的側表面，並且第一芯層211可設置在第一EM帶隙圓筒結構261和第一EM帶隙孔271之間。因此，第一EM帶隙孔271、第一芯層211和第一EM帶隙圓筒結構261彼此橫向交疊並且可構成第一EM帶隙電容組件741。另外，第一EM帶隙孔271、第一芯層211和接地平面互連層230彼此垂直交疊並且可構成第二EM帶隙電容組件742。第一EM帶隙電容組件741、第二EM帶隙電容組件742和第一寄生電容組件731可並聯耦接以在第一電源平面互連層221與接地平面互連層230之間構成總電容組件。因此，由於第一EM帶隙電容組件741和第二EM帶隙電容組件742的存在，第一電源平面互連層221與接地平面互連層230之間的總電容值可增加。
第二EM帶隙結構292可設置在位於第二電源平面互連層222與接地平面互連層230之間的第二芯層212中。第二EM帶隙結構292可被配置為包括第二EM帶隙圓筒結構262和第二EM帶隙孔272。第二EM帶隙圓筒結構262和第二EM帶隙孔272中的每一個可包括諸如金屬材料的導電材料。第二EM帶隙圓筒結構262可被設置為從接地平面互連層230的底表面朝著第二電源平面互連層222的頂表面延伸。接地平面互連層230的底表面可與第二芯層212的第二表面216接觸。第二電源平面互連層222的頂表面可與第二芯層212的第一表面215接觸。第二EM帶隙圓筒結構262可提供由第二EM帶隙圓筒結構262的內側表面限定的第二開口孔。第二EM帶隙圓筒結構262的頂表面可直接接觸接地平面互連層230，並且第二EM帶隙圓筒結構262的底表面和側表面可由第二芯層212覆蓋。第二EM帶隙孔272可被設置為從第二電源平面互連層222的頂表面朝著接地平面互連層230的底表面延伸。儘管第二EM帶隙圓筒結構262具有圓柱形形狀，但是第二EM帶隙孔272可具有盲孔形狀。在實施方式中，第二EM帶隙孔272可對應於在平面圖中具有圓形形狀並且在垂直橫截面圖中具有梯形形狀的柱。第二EM帶隙孔272的底表面可直接接觸第二電源平面互連層222，並且第二EM帶隙孔272的頂表面和側表面可由第二芯層212覆蓋。
第二EM帶隙孔272可被設置為使得第二EM帶隙孔272的一部分被插入到由第二EM帶隙圓筒結構262限定的第二開口孔中。即，第二EM帶隙圓筒結構262的內側表面可圍繞第二EM帶隙孔272的側表面，並且第二芯層212可設置在第二EM帶隙圓筒結構262與第二EM帶隙孔272之間。因此，第二EM帶隙孔272、第二芯層212和第二EM帶隙圓筒結構262彼此橫向交疊並且可構成第三EM帶隙電容組件751。另外，第二EM帶隙孔272、第二芯層212和接地平面互連層230彼此垂直交疊並且可構成第四EM帶隙電容組件752。第三EM帶隙電容組件751、第四EM帶隙電容組件752和第二寄生電容組件732可並聯耦接以構成第二電源平面互連層222與接地平面互連層230之間的總電容組件。因此，由於第三EM帶隙電容組件751和第四EM帶隙電容組件752的存在，第二電源平面互連層222與接地平面互連層230之間的總電容值可增加。
對於實施方式，第一EM帶隙結構291和第二EM帶隙結構292可具有與接地平面互連層230對稱的結構。因此，第一EM帶隙圓筒結構261和第二EM帶隙圓筒結構262可關於接地平面互連層230彼此對稱，並且第一EM帶隙孔271和第二EM帶隙孔272也可關於接地平面互連層230彼此對稱。然而，圖7僅例示了合適實施方式的一個示例。因此，第一EM帶隙結構291的位置和第二EM帶隙結構292的位置可根據封裝基板200的設計方案、互連結構和/或目的而不同。
圖9示出例示根據本公開的實施方式的半導體封裝300的橫截面圖。參照圖9，半導體封裝300可被配置為包括封裝基板400、安裝在封裝基板400上的晶片310以及設置在封裝基板400上以覆蓋晶片310的模製構件330。封裝基板400可包括芯層410、電源平面互連層420、接地平面互連層430和至少一個EM帶隙結構490。電源平面互連層420可設置在芯層410的頂表面上，並且接地平面互連層430可設置在芯層410的與電源平面互連層420相對的底表面上。第一阻焊層441可設置在芯層410的頂表面上以覆蓋電源平面互連層420。第二阻焊層442可設置在芯層410的底表面上以覆蓋接地平面互連層430。
第一阻焊層441中可具有多個開口，並且接合襯墊可設置在第一阻焊層441的各個開口中。接合襯墊中的第一接合襯墊401可被設置為接觸電源平面互連層420並且可通過第一導線321電連接到晶片310。接合襯墊中的第二接合襯墊402可通過第二導線322電連接到晶片310。此外，接合襯墊中的第三接合襯墊403可通過第三導線323電連接到晶片310。第二阻焊層442中也可具有多個開口。外連接襯墊可設置在第二阻焊層442的開口中。外連接襯墊中的第一外連接襯墊404可通過第一孔481電連接到第一接合襯墊401。外連接襯墊中的第二外連接襯墊405可通過第二孔482電連接到第二接合襯墊402。第二外連接襯墊405可被設置為接觸接地平面互連層430。外連接襯墊中的第三外連接襯墊406可通過第三孔483電連接到第三接合襯墊403。第一孔481、第二孔482和第三孔483可被設置為垂直地穿透芯層410。用於向晶片310供應電源電壓的電源路徑（由圖9中的箭頭“801”指示）可由第一外連接襯墊404、第一孔481、第一接合襯墊401和第一導線321提供。用於向晶片310供應接地電壓的接地路徑（由圖9中的箭頭“802”指示）可由第二外連接襯墊405、第二孔482、第二接合襯墊402和第二導線322提供。用於向晶片310傳輸數據信號或從晶片310輸出數據信號的信號路徑（由圖9中的箭頭“803”指示）可由第三外連接襯墊406、第三孔483、第三接合襯墊403和第三導線323提供。
芯層410可以是絕緣層。電源平面互連層420和接地平面互連層430可分別設置在芯層410的頂表面和底表面上。在實施方式中，芯層410的頂表面可對應於設置有晶片310的表面，並且芯層410的底表面可位於晶片310的相對側。電源平面互連層420和接地平面互連層430可以是諸如金屬層的導電層。電源平面互連層420可向晶片310傳輸電源電壓，並且接地平面互連層430可向晶片310傳輸接地電壓。在實施方式中，電源平面互連層420和接地平面互連層430可沿著芯層410的頂表面和底表面平行設置以彼此垂直交疊。因此，電源平面互連層420、芯層410和接地平面互連層430彼此垂直交疊並且可構成寄生電容組件。
至少一個EM帶隙結構490可設置在位於電源平面互連層420與接地平面互連層430之間的芯層410中。在實施方式中，至少一個EM帶隙結構490可包括並聯耦接在電源平面互連層420與接地平面互連層430之間的三個EM帶隙結構490。然而，對於不同的實施方式，EM帶隙結構490的數量以及EM帶隙結構490之間的連接關係可不同。各個EM帶隙結構490可包括EM帶隙圓筒結構460和EM帶隙孔470。EM帶隙圓筒結構460和EM帶隙孔470中的每一個可包括諸如金屬材料的導電材料。EM帶隙圓筒結構460可被設置為從接地平面互連層430的頂表面朝著電源平面互連層420的底表面延伸。電源平面互連層420的底表面可以是與芯層410接觸的表面。EM帶隙圓筒結構460可提供由EM帶隙圓筒結構460的內側表面限定的開口孔。EM帶隙圓筒結構460的底表面可直接接觸接地平面互連層430，並且EM帶隙圓筒結構460的頂表面和側表面可由芯層410覆蓋。EM帶隙孔470可被設置為從電源平面互連層420的底表面朝著接地平面互連層430的頂表面延伸。儘管EM帶隙圓筒結構460具有圓柱形形狀，但是EM帶隙孔470可具有盲孔形狀。在實施方式中，EM帶隙孔470可對應於在平面圖中具有圓形形狀並且在垂直橫截面圖中具有倒梯形形狀的柱。EM帶隙孔470的頂表面可直接接觸電源平面互連層420，並且EM帶隙孔470的底表面和側表面可由芯層410覆蓋。
EM帶隙孔470可被設置為使得EM帶隙孔470的一部分被插入到由EM帶隙圓筒結構460限定的開口孔中。即，EM帶隙圓筒結構460的內側表面可圍繞EM帶隙孔470的側表面，並且芯層410可設置在EM帶隙圓筒結構460與EM帶隙孔470之間。因此，在各個EM帶隙結構490中，EM帶隙孔470、芯層410和EM帶隙圓筒結構460彼此橫向交疊並且可構成第一EM帶隙電容組件，並且EM帶隙孔470、芯層410和接地平面互連層430彼此垂直交疊並且可構成第二EM帶隙電容組件。EM帶隙結構490的第一EM帶隙電容組件、EM帶隙結構490的第二EM帶隙電容組件和第一寄生電容組件可並聯耦接以構成電源平面互連層420與接地平面互連層430之間的總電容組件。因此，由於EM帶隙結構490的第一EM帶隙電容組件和第二EM帶隙電容組件的存在，電源平面互連層420與接地平面互連層430之間的總電容值可增加。
圖10示出例示根據本公開的另一實施方式的半導體封裝500的橫截面圖。參照圖10，半導體封裝500可被配置為包括封裝基板600、安裝在封裝基板600上的晶片510以及設置在封裝基板600上以覆蓋晶片510的模製構件530。封裝基板600可包括第一芯層611、第二芯層612、第一電源平面互連層621、第二電源平面互連層622、接地平面互連層630、至少一個第一EM帶隙結構691和至少一個第二EM帶隙結構692。第一芯層611可附接到第二芯層612的頂表面。第一電源平面互連層621可設置在第一芯層611的與第二芯層612相對的頂表面上，並且第二電源平面互連層622可設置在第二芯層612的與第一芯層611相對的底表面上。接地平面互連層630可設置在第一芯層611和第二芯層612之間。第一阻焊層641可設置在第一芯層611的頂表面上以覆蓋第一電源平面互連層621。第二阻焊層642可設置在第二芯層612的底表面上以覆蓋第二電源平面互連層622。在這種情況下，晶片510可安裝在第一阻焊層641的頂表面上。
第一阻焊層641中可具有多個開口，並且接合襯墊可設置在第一阻焊層641的各個開口中。接合襯墊中的第一接合襯墊601可被設置為接觸第一電源平面互連層621並且可通過第一導線521電連接到晶片510。接合襯墊中的第二接合襯墊602可通過第二導線522電連接到晶片510。此外，接合襯墊中的第三接合襯墊603可通過第三導線523電連接到晶片510，並且接合襯墊中的第四接合襯墊604可通過第四導線524電連接到晶片510。
第二阻焊層642中也可具有多個開口。外連接襯墊可設置在第二阻焊層642的各個開口中。外連接襯墊中的第一外連接襯墊605可通過第一孔681電連接到第一接合襯墊601。外連接襯墊中的第二外連接襯墊606可通過第二電源平面互連層622的延長線622’電連接到第二電源平面互連層622，並且還可通過第二孔682電連接到第二接合襯墊602。在圖10中，第二電源平面互連層622的延長線622’由虛線示出。外連接襯墊中的第三外連接襯墊607可通過第三孔683電連接到第三接合襯墊603，並且第三孔683可被設置為接觸接地平面互連層630。外連接襯墊中的第四外連接襯墊608可通過第四孔684電連接到第四接合襯墊604。第一至第四孔681、682、683和684中的每一個可被設置為垂直地穿透第一芯層611和第二芯層612。
用於向晶片510供應第一電源電壓的第一電源路徑（在圖10中由箭頭“811”指示）可由第一外連接襯墊605、第一孔681、第一接合襯墊601和第一導線521提供。用於向晶片510供應第二電源電壓的第二電源路徑（在圖10中由箭頭“812”指示）可由第二外連接襯墊606、第二孔682、第二接合襯墊602和第二導線522提供。第一電源電壓和第二電源電壓可以是相同的電壓或不同的電壓。即使第一電源電壓和第二電源電壓可以是相同的電壓，第一電源電壓和第二電源電壓也可通過兩個單獨的電源路徑（即，第一電源路徑811和第二電源路徑812）供應給晶片510。用於向晶片510供應接地電壓的接地路徑（在圖10中由箭頭“813”指示）可由第三外連接襯墊607、第三孔683、第三接合襯墊603和第三導線523提供。用於向晶片510傳輸數據信號或從晶片510輸出數據信號的信號路徑（在圖10中由箭頭“814”指示）可由第四外連接襯墊608、第四孔684、第四接合襯墊604和第四導線524提供。
儘管圖10例示了第一至第四孔681、682、683和684中的每一個是穿透第一芯層611和第二芯層612的通孔的示例，本公開不限於此。例如，在其它實施方式中，信號路徑814可被配置為包括僅穿透第一芯層611的第一子孔以及僅穿透第二芯層612的第二子孔，以便將第四外連接襯墊608電連接到第四接合襯墊604。
第一芯層611和第二芯層612可以是絕緣層。第一電源平面互連層621、第二電源平面互連層622和接地平面互連層630可以是諸如金屬層的導電層。在實施方式中，第一電源平面互連層621和第二電源平面互連層622與接地平面互連層630可沿著第一芯層611和第二芯層612的表面平行設置以彼此垂直交疊。因此，第一電源平面互連層621、第一芯層611和接地平面互連層630彼此垂直交疊並且可構成第一寄生電容組件。另外，第二電源平面互連層622、第二芯層612和接地平面互連層630彼此垂直交疊並且可構成第二寄生電容組件。
至少一個第一EM帶隙結構691可設置在位於第一電源平面互連層621與接地平面互連層630之間的第一芯層611中。在實施方式中，至少一個第一EM帶隙結構691可包括並聯耦接在第一電源平面互連層621與接地平面互連層630之間的三個第一EM帶隙結構691。各個第一EM帶隙結構691可包括第一EM帶隙圓筒結構661和第一EM帶隙孔671。第一EM帶隙圓筒結構661和第一EM帶隙孔671中的每一個可包括諸如金屬材料的導電材料。第一EM帶隙圓筒結構661可被設置為從接地平面互連層630的頂表面朝著第一電源平面互連層621的底表面延伸。第一電源平面互連層621的底表面可以是與第一芯層611接觸的表面。第一EM帶隙圓筒結構661可提供由第一EM帶隙圓筒結構661的內側表面限定的第一開口孔。第一EM帶隙圓筒結構661的底表面可直接接觸接地平面互連層630，並且第一EM帶隙圓筒結構661的頂表面和側表面可由第一芯層611覆蓋。第一EM帶隙孔671可被設置為從第一電源平面互連層621的底表面朝著接地平面互連層630的頂表面延伸。儘管第一EM帶隙圓筒結構661具有圓柱形形狀，但是第一EM帶隙孔671可具有盲孔形狀。在實施方式中，第一EM帶隙孔671可對應於在平面圖中具有圓形形狀並且在垂直橫截面圖中具有倒梯形形狀的柱。第一EM帶隙孔671的頂表面可直接接觸第一電源平面互連層621，並且第一EM帶隙孔671的底表面和側表面可由第一芯層611覆蓋。
第一EM帶隙孔671可被設置為使得第一EM帶隙孔671的一部分被插入到由第一EM帶隙圓筒結構661限定的第一開口孔中。即，第一EM帶隙圓筒結構661的內側表面可圍繞第一EM帶隙孔671的側表面，並且第一芯層611可設置在第一EM帶隙圓筒結構661與第一EM帶隙孔671之間。因此，在各個第一EM帶隙結構691中，第一EM帶隙孔671、第一芯層611和第一EM帶隙圓筒結構661彼此橫向交疊並且可構成第一EM帶隙電容組件，並且第一EM帶隙孔671、第一芯層611和接地平面互連層630彼此垂直交疊並且可構成第二EM帶隙電容組件。第一EM帶隙結構691的第一EM帶隙電容組件、第一EM帶隙結構691的第二EM帶隙電容組件以及第一寄生電容組件可並聯耦接以構成第一電源平面互連層621與接地平面互連層630之間的總電容組件。因此，第一電源平面互連層621與接地平面互連層630之間的總電容值可由於第一EM帶隙結構691的第一EM帶隙電容組件和第二EM帶隙電容組件的存在而增加。
至少一個第二EM帶隙結構692可設置在位於第二電源平面互連層622與接地平面互連層630之間的第二芯層612中。在實施方式中，至少一個第二EM帶隙結構692可包括並聯耦接在第二電源平面互連層622與接地平面互連層630之間的三個第二EM帶隙結構692。各個第二EM帶隙結構692可包括第二EM帶隙圓筒結構662和第二EM帶隙孔672。第二EM帶隙圓筒結構662和第二EM帶隙孔672中的每一個可包括諸如金屬材料的導電材料。第二EM帶隙圓筒結構662可被設置為從接地平面互連層630的底表面朝著第二電源平面互連層622的頂表面延伸。第二電源平面互連層622的頂表面可以是與第二芯層612接觸的表面。第二EM帶隙圓筒結構662可提供由第二EM帶隙圓筒結構662的內側表面限定的第二開口孔。第二EM帶隙圓筒結構662的頂表面可直接接觸接地平面互連層630，並且第二EM帶隙圓筒結構662的底表面和側表面可由第二芯層612覆蓋。第二EM帶隙孔672可被設置為從第二電源平面互連層622的頂表面朝著接地平面互連層630的底表面延伸。儘管第二EM帶隙圓筒結構662具有圓柱形形狀，但是第二EM帶隙孔672可具有盲孔形狀。在實施方式中，第二EM帶隙孔672可對應於在平面圖中具有圓形形狀並且在垂直橫截面圖中具有梯形形狀的柱。第二EM帶隙孔672的底表面可直接接觸第二電源平面互連層622，並且第二EM帶隙孔672的頂表面和側表面可由第二芯層612覆蓋。
第二EM帶隙孔672可被設置為使得第二EM帶隙孔672的一部分被插入到由第二EM帶隙圓筒結構662限定的第二開口孔中。即，第二EM帶隙圓筒結構662的內側表面可圍繞第二EM帶隙孔672的側表面，並且第二芯層612可設置在第二EM帶隙圓筒結構662與第二EM帶隙孔672之間。因此，在各個第二EM帶隙結構692中，第二EM帶隙孔672、第二芯層612和第二EM帶隙圓筒結構662彼此橫向交疊並且可構成第三EM帶隙電容組件，並且第二EM帶隙孔672、第二芯層612和接地平面互連層630彼此垂直交疊並且可構成第四EM帶隙電容組件。第二EM帶隙結構692的第三EM帶隙電容組件、第二EM帶隙結構692的第四EM帶隙電容組件以及第二寄生電容組件可並聯耦接以構成第二電源平面互連層622與接地平面互連層630之間的總電容組件。因此，第二電源平面互連層622與接地平面互連層630之間的總電容值可由於第二EM帶隙結構692的第三EM帶隙電容組件和第四EM帶隙電容組件的存在而增加。
在實施方式中，第一EM帶隙結構691和第二EM帶隙結構692可具有與接地平面互連層630對稱的結構。因此，第一EM帶隙圓筒結構661和第二EM帶隙圓筒結構662可關於接地平面互連層630彼此對稱，並且第一EM帶隙孔671和第二EM帶隙孔672也可關於接地平面互連層630彼此對稱。然而，圖10例示了許多合適的實施方式當中的一個示例。因此，根據封裝基板600的設計方案、互連結構和/或目的，第一EM帶隙結構691的位置和第二EM帶隙結構692的位置可不同。
根據上述實施方式，EM帶隙結構被設置在封裝基板中所包括的電源平面互連層與接地平面互連層之間，以減小包括電源平面互連層和接地平面互連層的電源網絡的阻抗級別。因此，可減少封裝基板的雜訊。
上面出於例示性目的公開了本公開的實施方式。本領域普通技術人員將理解，在不脫離所附申請專利範圍中所公開的本公開的範圍和精神的情況下，可進行各種修改、添加和替換。
100‧‧‧封裝基板 110‧‧‧芯層 111‧‧‧第一表面 112‧‧‧第二表面 120‧‧‧電源平面互連層 130‧‧‧接地平面互連層 160‧‧‧EM帶隙圓筒結構 170‧‧‧EM帶隙孔 190‧‧‧EM帶隙結構 191‧‧‧頻率 192‧‧‧數據曲線 193‧‧‧數據曲線 194‧‧‧數據曲線 195‧‧‧數據曲線 200‧‧‧封裝基板 211‧‧‧第一芯層 212‧‧‧第二芯層 213‧‧‧第一表面 214‧‧‧第二表面 215‧‧‧第一表面 216‧‧‧第二表面 221‧‧‧第一電源平面互連層 222‧‧‧第二電源平面互連層 230‧‧‧接地平面互連層 261‧‧‧第一EM帶隙圓筒結構 262‧‧‧第二EM帶隙圓筒結構 271‧‧‧第一EM帶隙孔 272‧‧‧第二EM帶隙孔 291‧‧‧第一EM帶隙結構 292‧‧‧第二EM帶隙結構 300‧‧‧半導體封裝 310‧‧‧晶片 321‧‧‧第一導線 322‧‧‧第二導線 323‧‧‧第三導線 330‧‧‧模製構件 400‧‧‧封裝基板 401‧‧‧第一接合襯墊 402‧‧‧第二接合襯墊 403‧‧‧第三接合襯墊 404‧‧‧第一外連接襯墊 405‧‧‧第二外連接襯墊 406‧‧‧第三外連接襯墊 410‧‧‧芯層 420‧‧‧電源平面互連層 430‧‧‧接地平面互連層 441‧‧‧第一阻焊層 442‧‧‧第二阻焊層 460‧‧‧EM帶隙圓筒結構 470‧‧‧EM帶隙孔 481‧‧‧第一孔 482‧‧‧第二孔 483‧‧‧第三孔 490‧‧‧EM帶隙結構 500‧‧‧半導體封裝 510‧‧‧晶片 521‧‧‧第一導線 522‧‧‧第二導線 523‧‧‧第三導線 524‧‧‧第四導線 530‧‧‧模製構件 600‧‧‧封裝基板 601‧‧‧第一接合襯墊 602‧‧‧第二接合襯墊 603‧‧‧第三接合襯墊 604‧‧‧第四接合襯墊 605‧‧‧第一外連接襯墊 606‧‧‧第二外連接襯墊 607‧‧‧第三外連接襯墊 608‧‧‧第四外連接襯墊 611‧‧‧第一芯層 612‧‧‧第二芯層 621‧‧‧第一電源平面互連層 622‧‧‧第二電源平面互連層 622’‧‧‧延長線 630‧‧‧接地平面互連層 641‧‧‧第一阻焊層 642‧‧‧第二阻焊層 661‧‧‧第一EM帶隙圓筒結構 662‧‧‧第二EM帶隙圓筒結構 671‧‧‧第一EM帶隙孔 672‧‧‧第二EM帶隙孔 681‧‧‧第一孔 682‧‧‧第二孔 683‧‧‧第三孔 684‧‧‧第四孔 691‧‧‧第一EM帶隙結構 692‧‧‧第二EM帶隙結構 701‧‧‧電阻組件 702‧‧‧電感組件 711‧‧‧寄生電容組件 / 電容組件 712‧‧‧第一EM帶隙電容組件 / 電容組件 713‧‧‧第二EM帶隙電容組件 / 電容組件 731‧‧‧第一寄生電容組件 732‧‧‧第二寄生電容組件 741‧‧‧第一EM帶隙電容組件 742‧‧‧第二EM帶隙電容組件 751‧‧‧第三EM帶隙電容組件 752‧‧‧第四EM帶隙電容組件 801‧‧‧箭頭 / 電源路徑 802‧‧‧箭頭 / 接地路徑 803‧‧‧箭頭 / 信號路徑 811‧‧‧箭頭 / 第一電源路徑 812‧‧‧箭頭 / 第二電源路徑 813‧‧‧箭頭 / 接地路徑 814‧‧‧箭頭 / 信號路徑
在附圖中相似元件符號貫穿單獨的視圖表示相同或功能上相似的元件，附圖與下面的詳細描述一起被併入說明書中並形成說明書的一部分，並且用於進一步例示概念的實施方式，其包括要求保護的新穎性並說明那些實施方式的各種原理和優點。
圖1示出例示根據本公開的實施方式的封裝基板的橫截面圖。
圖2示出例示圖1所示的封裝基板的EM帶隙結構的立體圖。
圖3示出圖1所示的封裝基板的電源線和接地線之間的等效電路圖。
圖4示出例示圖3所示的等效電路圖的阻抗對頻率特性的曲線圖。
圖5示出將圖1所示的封裝基板的峰值電壓對時間特性與一般封裝基板的峰值電壓對時間特性一起例示的曲線圖。
圖6示出將圖1所示的封裝基板的峰值電壓對頻率特性與一般封裝基板的峰值電壓對頻率特性一起例示的組合曲線圖。
圖7示出例示根據本公開的另一實施方式的封裝基板的橫截面圖。
圖8示出例示圖7所示的封裝基板的EM帶隙結構的立體圖。
圖9示出例示根據本公開的實施方式的半導體封裝的橫截面圖。
圖10示出例示根據本公開的另一實施方式的半導體封裝的橫截面圖。
100‧‧‧封裝基板
110‧‧‧芯層
111‧‧‧第一表面
112‧‧‧第二表面
120‧‧‧電源平面互連層
130‧‧‧接地平面互連層
160‧‧‧EM帶隙圓筒結構
170‧‧‧EM帶隙孔
190‧‧‧EM帶隙結構
711‧‧‧寄生電容組件/電容組件
712‧‧‧第一EM帶隙電容組件/電容組件
713‧‧‧第二EM帶隙電容組件/電容組件

Claims (19)

  1. 一種半導體封裝，該半導體封裝包括：封裝基板，該封裝基板包括芯層，該芯層具有第一表面以及與所述第一表面相對的第二表面，電源平面互連層，該電源平面互連層被設置在所述芯層的所述第一表面上；接地平面互連層，該接地平面互連層被設置在所述芯層的所述第二表面上；至少一個電磁帶隙結構，所述至少一個電磁帶隙結構被設置在所述芯層中並且電耦接在所述電源平面互連層與所述接地平面互連層之間；晶片，該晶片被安裝在所述封裝基板上；以及模製構件，該模製構件被設置在所述封裝基板的表面上以覆蓋所述晶片，其中，所述至少一個電磁帶隙結構中的每一個包括：電磁帶隙孔，該電磁帶隙孔從所述電源平面互連層的一部分朝著所述接地平面互連層突出；以及電磁帶隙圓筒結構，該電磁帶隙圓筒結構從所述接地平面互連層的一部分朝著所述電源平面互連層延伸並且圍繞所述電磁帶隙孔的側表面。
  2. 根據請求項1所述的半導體封裝，其中，所述半導體封裝包括多個電磁帶隙結構，以及所述多個電磁帶隙結構彼此間隔開並且並聯電耦接在所述電源平面互連層與所述接地平面互連層之間。
  3. 根據請求項1所述的半導體封裝，其中，所述芯層是絕緣層；並且其中，所述電源平面互連層、所述接地平面互連層、所述電磁帶隙孔和所述電磁帶隙圓筒結構包括至少一種導電材料。
  4. 根據請求項1所述的半導體封裝，其中，所述電源平面互連層沿著 所述芯層的所述第一表面設置，其中，所述接地平面互連層基本上平行於所述電源平面互連層沿著所述芯層的所述第二表面設置，並且其中，所述電源平面互連層和所述接地平面互連層彼此交疊。
  5. 根據請求項1所述的半導體封裝，其中，所述電磁帶隙圓筒結構的內側表面通過所述芯層與所述電磁帶隙孔的側表面分離。
  6. 根據請求項1所述的半導體封裝，其中，所述電磁帶隙孔具有盲孔結構。
  7. 根據請求項6所述的半導體封裝，其中，所述盲孔結構是在平面圖中具有圓形形狀並且在垂直橫截面圖中具有梯形形狀的柱。
  8. 根據請求項1所述的半導體封裝，其中，所述電磁帶隙孔的底表面通過所述芯層與所述接地平面互連層分離。
  9. 根據請求項1所述的半導體封裝，該半導體封裝還包括：用於向所述晶片供應電源電壓的電源路徑；用於向所述晶片供應接地電壓的接地路徑；以及用於向所述晶片傳輸數據信號以及從所述晶片輸出所述數據信號中的至少一個的信號路徑。
  10. 根據請求項9所述的半導體封裝，其中，所述電源路徑包括全部電互連的第一導線、第一接合襯墊、第一孔和第一外連接襯墊，其中，所述第一導線將所述晶片連接到所述第一接合襯墊，其中，所述第一孔將所述第一接合襯墊連接到所述第一外連接襯墊，並且其中，所述第一接合襯墊被設置為接觸所述電源平面互連層；其中，所述接地路徑包括全部電互連的第二導線、第二接合襯墊、第二孔和第二外連接襯墊，其中，所述第二導線將所述晶片連接到所述第二接合襯墊，其中，所述第二孔將所述第二接合襯墊連接到所述第二外連接襯墊，並且其中，所 述第二外連接襯墊被設置為接觸所述接地平面互連層；並且其中，所述信號路徑包括全部電互連的第三導線、第三接合襯墊、第三孔和第三外連接襯墊，其中，所述第三導線將所述晶片連接到所述第三接合襯墊，並且其中，所述第三孔將所述第三接合襯墊連接到所述第三外連接襯墊。
  11. 一種半導體封裝，該半導體封裝包括：封裝基板，該封裝基板包括第一芯層、第二芯層、設置在所述第一芯層與所述第二芯層之間的接地平面互連層、設置在所述第一芯層的頂表面上的第一電源平面互連層、設置在所述第二芯層的與所述第一芯層相對的底表面上的第二電源平面互連層、設置在所述第一芯層中並且電耦接在所述第一電源平面互連層與所述接地平面互連層之間的至少一個第一電磁帶隙結構、以及設置在所述第二芯層中並且電耦接在所述第二電源平面互連層與所述接地平面互連層之間的至少一個第二電磁帶隙結構；晶片，該晶片被安裝在所述封裝基板上；以及模製構件，該模製構件被設置在所述封裝基板的表面上以覆蓋所述晶片，其中，所述至少一個第一電磁帶隙結構包括：第一電磁帶隙孔，該第一電磁帶隙孔從所述第一電源平面互連層的一部分朝著所述接地平面互連層突出；以及第一電磁帶隙圓筒結構，該第一電磁帶隙圓筒結構從所述接地平面互連層的一部分朝著所述第一電源平面互連層延伸並且圍繞所述第一電磁帶隙孔的側表面，並且其中，所述至少一個第二電磁帶隙結構包括：第二電磁帶隙孔，該第二電磁帶隙孔從所述第二電源平面互連層的一部分朝著所述接地平面互連層突出；以及第二電磁帶隙圓筒結構，該第二電磁帶隙圓筒結構從所述接地平面互 連層的一部分朝著所述第二電源平面互連層延伸並且圍繞所述第二電磁帶隙孔的側表面。
  12. 一種封裝基板，該封裝基板包括：芯層，該芯層包括彼此相對的第一表面和第二表面；電源平面互連層，該電源平面互連層被設置在所述芯層的所述第一表面上；接地平面互連層，該接地平面互連層被設置在所述芯層的所述第二表面上；以及電磁帶隙結構，該電磁帶隙結構被設置在所述芯層中並且電耦接在所述電源平面互連層與所述接地平面互連層之間，其中，所述電磁帶隙結構包括：電磁帶隙孔，該電磁帶隙孔從所述電源平面互連層的一部分朝著所述接地平面互連層突出；以及電磁帶隙圓筒結構，該電磁帶隙圓筒結構從所述接地平面互連層的一部分朝著所述電源平面互連層延伸並且圍繞所述電磁帶隙孔的側表面。
  13. 根據請求項12所述的封裝基板，其中，所述芯層是絕緣層；並且其中，所述電源平面互連層、所述接地平面互連層、所述電磁帶隙孔和所述電磁帶隙圓筒結構包括至少一種導電材料。
  14. 根據請求項12所述的封裝基板，其中，所述電源平面互連層沿著所述芯層的所述第一表面設置，其中，所述接地平面互連層基本上平行於所述電源平面互連層沿著所述芯層的所述第二表面設置，並且其中，所述電源平面互連層和所述接地平面互連層彼此交疊。
  15. 根據請求項12所述的封裝基板，其中，所述電磁帶隙圓筒結構的內側表面通過所述芯層與所述電磁帶隙孔的側表面分離。
  16. 根據請求項12所述的封裝基板，其中，所述電磁帶隙孔具有盲孔 結構。
  17. 根據請求項16所述的封裝基板，其中，所述盲孔結構是在平面圖中具有圓形形狀並且在垂直橫截面圖中具有梯形形狀的柱。
  18. 根據請求項16所述的封裝基板，其中，所述電磁帶隙孔的底表面通過所述芯層與所述接地平面互連層分離。
  19. 一種封裝基板，該封裝基板包括：第一芯層；第二芯層；接地平面互連層，該接地平面互連層被設置在所述第一芯層與所述第二芯層之間；第一電源平面互連層，該第一電源平面互連層被設置在所述第一芯層的頂表面上；第二電源平面互連層，該第二電源平面互連層被設置在所述第二芯層的與所述第一芯層相對的底表面上；第一電磁帶隙結構，該第一電磁帶隙結構被設置在所述第一芯層中並且電耦接在所述第一電源平面互連層與所述接地平面互連層之間；以及第二電磁帶隙結構，該第二電磁帶隙結構被設置在所述第二芯層中並且電耦接在所述第二電源平面互連層與所述接地平面互連層之間，其中，所述第一電磁帶隙結構包括：第一電磁帶隙孔，該第一電磁帶隙孔從所述第一電源平面互連層的一部分朝著所述接地平面互連層突出；以及第一電磁帶隙圓筒結構，該第一電磁帶隙圓筒結構從所述接地平面互連層的一部分朝著所述第一電源平面互連層延伸並且圍繞所述第一電磁帶隙孔的側表面，並且 其中，所述第二電磁帶隙結構包括：第二電磁帶隙孔，該第二電磁帶隙孔從所述第二電源平面互連層的一部分朝著所述接地平面互連層突出；以及第二電磁帶隙圓筒結構，該第二電磁帶隙圓筒結構從所述接地平面互連層的一部分朝著所述第二電源平面互連層延伸並且圍繞所述第二電磁帶隙孔的側表面。
TW108115393A 2018-06-26 2019-05-03 具有電磁帶隙結構的封裝基板和使用此封裝基板的半導體封裝 TWI816784B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0073623 2018-06-26
KR1020180073623A KR102509050B1 (ko) 2018-06-26 2018-06-26 전자기 밴드갭 구조를 갖는 패키지 기판 및 이를 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
TW202002231A TW202002231A (zh) 2020-01-01
TWI816784B true TWI816784B (zh) 2023-10-01

Family

ID=68980929

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108115393A TWI816784B (zh) 2018-06-26 2019-05-03 具有電磁帶隙結構的封裝基板和使用此封裝基板的半導體封裝

Country Status (4)

Country Link
US (1) US10629543B2 (zh)
KR (1) KR102509050B1 (zh)
CN (1) CN110648999B (zh)
TW (1) TWI816784B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140247574A1 (en) * 2011-12-08 2014-09-04 Canon Kabushiki Kaisha Printed circuit board
US9148947B2 (en) * 2013-03-29 2015-09-29 Shenzhen Treasure City Technology Co., Ltd. Stacked electromagnetic bandgap structure
TW201543639A (zh) * 2014-04-22 2015-11-16 Broadcom Corp 用於半導體封裝之重構技術
WO2016177160A1 (zh) * 2015-07-20 2016-11-10 中兴通讯股份有限公司 一种电磁带隙结构及印刷电路板
US20180116050A1 (en) * 2016-10-26 2018-04-26 Freescale Semiconductor, Inc. Package to board interconnect structure with built-in reference plane structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3495727B2 (ja) * 2001-11-07 2004-02-09 新光電気工業株式会社 半導体パッケージおよびその製造方法
US7305760B2 (en) 2004-08-24 2007-12-11 Dell Products L.P. System and method for capacitive coupled via structures in information handling system circuit boards
KR100965264B1 (ko) * 2008-09-23 2010-06-22 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR101619473B1 (ko) * 2009-07-21 2016-05-11 삼성전자주식회사 히트 슬러그를 갖는 반도체 패키지
KR20160090705A (ko) * 2015-01-22 2016-08-01 에스케이하이닉스 주식회사 패키지 기판 및 이를 이용한 반도체 패키지
CN206977794U (zh) * 2017-07-26 2018-02-06 深圳市丰达兴线路板制造有限公司 多层阻抗电路板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140247574A1 (en) * 2011-12-08 2014-09-04 Canon Kabushiki Kaisha Printed circuit board
US9148947B2 (en) * 2013-03-29 2015-09-29 Shenzhen Treasure City Technology Co., Ltd. Stacked electromagnetic bandgap structure
TW201543639A (zh) * 2014-04-22 2015-11-16 Broadcom Corp 用於半導體封裝之重構技術
WO2016177160A1 (zh) * 2015-07-20 2016-11-10 中兴通讯股份有限公司 一种电磁带隙结构及印刷电路板
US20180116050A1 (en) * 2016-10-26 2018-04-26 Freescale Semiconductor, Inc. Package to board interconnect structure with built-in reference plane structure

Also Published As

Publication number Publication date
US20190393164A1 (en) 2019-12-26
KR102509050B1 (ko) 2023-03-13
CN110648999B (zh) 2022-11-15
TW202002231A (zh) 2020-01-01
CN110648999A (zh) 2020-01-03
US10629543B2 (en) 2020-04-21
KR20200001096A (ko) 2020-01-06

Similar Documents

Publication Publication Date Title
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
US20020036338A1 (en) Stacked type semiconductor device
US8952518B2 (en) Semiconductor device housing package, and semiconductor apparatus and electronic apparatus including the same
CN205508776U (zh) 半导体装置
KR100911784B1 (ko) 다중 전압용 분리형 박막 커패시터
US10916938B2 (en) ESD-protective surface-mount composite component
US7671704B2 (en) LC resonant circuit
US8830692B2 (en) Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
US7420452B1 (en) Inductor structure
JP4222943B2 (ja) 高周波信号伝送に適合する電子デバイス・キャリア
KR100427111B1 (ko) 에너지 조절 회로 조립체
JP4716951B2 (ja) 電気回路装置
JP6102770B2 (ja) 高周波モジュール
TWI816784B (zh) 具有電磁帶隙結構的封裝基板和使用此封裝基板的半導體封裝
CN105789183A (zh) 半导体器件
US20120182705A1 (en) Systems for surface mounting an integrated circuit using a z-directed printed circuit board component
US7869225B2 (en) Shielding structures for signal paths in electronic devices
JP6256575B2 (ja) 高周波モジュール
US8822838B2 (en) Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8822840B2 (en) Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
CN117040479B (zh) 一种声波滤波器、通信设备和电子设备
US8912452B2 (en) Z-directed printed circuit board components having different dielectric regions
JPH0716100B2 (ja) 多層配線モジュール
US20220077556A1 (en) Transmission line and electronic device