JP3495727B2 - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法

Info

Publication number
JP3495727B2
JP3495727B2 JP2001341643A JP2001341643A JP3495727B2 JP 3495727 B2 JP3495727 B2 JP 3495727B2 JP 2001341643 A JP2001341643 A JP 2001341643A JP 2001341643 A JP2001341643 A JP 2001341643A JP 3495727 B2 JP3495727 B2 JP 3495727B2
Authority
JP
Japan
Prior art keywords
substrate
capacitor
wire
mounting hole
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001341643A
Other languages
English (en)
Other versions
JP2003142627A (ja
Inventor
隆廣 飯島
昭雄 六川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2001341643A priority Critical patent/JP3495727B2/ja
Priority to US10/281,791 priority patent/US20030085471A1/en
Priority to TW091132188A priority patent/TW200300282A/zh
Priority to KR1020020068326A priority patent/KR20030038445A/ko
Priority to CNB021464456A priority patent/CN1306601C/zh
Publication of JP2003142627A publication Critical patent/JP2003142627A/ja
Priority to US10/693,374 priority patent/US7033934B2/en
Application granted granted Critical
Publication of JP3495727B2 publication Critical patent/JP3495727B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージお
よびその製造方法に関し、より詳細には高周波特性の優
れた半導体パッケージおよびその製造方法に関する。
【０００２】
【従来の技術】マイクロプロセッサ等のきわめて高周波
信号を取り扱う半導体パッケージにおいては、信号伝送
経路における周波数特性が問題となることから、入出力
端での信号の反射を防止するために特性インピーダンス
をマッチングさせたり、信号線路をできるだけ短くした
りすることがなされてきた。たとえば、特性インピーダ
ンスをマッチングさせる方法として、信号伝送経路をコ
プレナー形状として擬似的に同軸線路形態に形成する方
法、配線基板に凹型孔を設け、凹型孔に同軸ケーブルを
挿入して同軸構造とするといった方法（特開平5-167258
号公報）等がなされている。また、信号線路を短くする
方法として、半導体素子の接続端子のできるだけ近くに
チップコンデンサ等の回路部品を配置するといったこと
が行われている。
【０００３】
【発明が解決しようとする課題】ところで、半導体パッ
ケージで取り扱う信号の周波数が１ＧＨｚといったよう
な高周波になってくると、電源の変動が周波数特性に影
響を及ぼすようになることから、大容量のキャパシター
を電源線に接続して、信号が伝送される際に電源電圧が
降下することを抑える方策がとられる。回路基板に半導
体素子を搭載した従来の半導体装置の場合には、回路基
板の半導体素子を搭載した面とは反対面にチップコンデ
ンサを配置したり、半導体素子の周囲にチップコンデン
サを配置したりして回路にキャパシターを搭載してい
る。これは、チップコンデンサを半導体素子の接続端子
にできるだけ近く配置することにより伝送経路のインダ
クタンスをできるだけ小さくするためである。
【０００４】しかしながら、半導体装置の動作周波数が
高くなるとともに、動作時のインダクタンス値を数ｐＨ
以下にするといった条件を満足しなければならなってく
ると、半導体素子が搭載されている位置の反対面で半導
体素子にできるだけ近い位置にチップコンデンサを配置
するといった方法によっても基板の厚さやチップコンデ
ンサの大きさによって電極への接続部分でのインダクタ
ンスが要求値を上回ってしまって半導体装置の所要の性
能が引き出されなくなるという問題が生じてくる。
【０００５】そこで、本発明はこれらの課題を解決すべ
くなされたものであり、その目的とするところは、大容
量のキャパシターを容易に搭載することができ、これに
よって電源電圧の変動を抑制することができるととも
に、キャパシターと接続端子とを接続する配線部分のイ
ンダクタンスを下げることができて、高周波数特性のす
ぐれた製品として提供できる半導体パッケージおよびこ
の好適な製造方法を提供するにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、絶縁層を介
して配線パターンが積層して形成された基板を有し、電
源電圧の変動を抑制するキャパシターを搭載して成る半
導体パッケージにおいて、前記キャパシターが、前記基
板を厚さ方向に貫通して設けた装着孔に、一端側で半導
体素子の接続端子に接続され、該接続端子と電源線とを
接続する配線である導体線と、導体線に所定の厚さで被
覆された高誘電体材と、高誘電体材の外周面と前記装着
孔の内壁面との間に配置され、装着孔の内壁面に露出す
る前記配線パターンを介して接地線に接続される導電層
とが、前記導体線を芯線とする同軸構造に形成されて、
前記基板を厚さ方向に貫通して搭載されていることを特
徴とする。また、前記基板に設けられる信号線の少なく
とも一つが、前記基板を厚さ方向に貫通して設けた装着
孔に、信号線を芯線として低誘電体材と導体層とにより
インピーダンスをマッチングさせた同軸線部に形成され
ていることを特徴とする。
【０００７】 また、絶縁層を介して配線パターンが積
層して形成された基板を有し、電源電圧の変動を抑制す
るキャパシターを搭載して成る半導体パッケージの製造
方法において、前記基板を厚さ方向に貫通する装着孔を
設け、該装着孔に、導体線を芯線として同軸に所定の厚
さに高誘電体材が被覆され、高誘電体材の外周面に導体
被膜が被覆されたキャパシター線材を嵌入することで、
前記基板に、半導体素子の接続端子と電源線とを接続す
る配線である前記導体線と、前記高誘電体材と、装着孔
の内壁面に露出する前記配線パターンを介して接地線に
接続される前記導体層とからなり、基板を厚さ方向に貫
通するキャパシターを搭載することを特徴とする。ま
た、絶縁層を介して配線パターンが積層して形成された
基板を有し、電源電圧の変動を抑制するキャパシターを
搭載して成る半導体パッケージの製造方法において、前
記基板を厚さ方向に貫通する装着孔を設け、該装着孔の
内壁面に、該内壁面に露出する前記配線パターンに接続
する導電層を形成し、該導電層が形成された装着孔に、
導体線を芯線として同軸に所定の厚さに高誘電体材が被
覆されたキャパシター線材を嵌入することで、前記基板
に、半導体素子の接続端子と電源線とを接続する配線で
ある前記導体線と、前記高誘電体材と、前記配線パター
ンを介して接地線に接続される前記導体層とからなり、
基板を厚さ方向に貫通するキャパシターを搭載すること
を特徴とする。
【０００８】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図１は本発明に
係る半導体パッケージの一実施形態の構成を示す断面図
である。同図では半導体パッケージ２０に半導体素子１
０を搭載した状態を示している。本実施形態の半導体パ
ッケージにおいて特徴とする構成は、半導体素子１０の
接続端子１０ａの配置位置に合わせて半導体パッケージ
２０の基板２２を貫通してキャパシター３０を搭載した
点にある。
【０００９】キャパシター３０は導体線３２を所定の厚
さで高誘電体材３４によって被覆し、高誘電体材３４の
外周面を導電層としての導体被膜３６によって被覆して
成る。導体線３２と導体皮膜３６とは同芯に配置され、
導体線３２と高誘電体材３４と導体被膜３６とによって
形成されるキャパシター３０は同軸構造となる。高誘電
体材３４は導体線３２と導体被膜３６との間で所要の静
電容量を得るためのものであり、導体線３２と導体被膜
３６とはキャパシター３０の電極として作用する。高誘
電体材３４は所要の静電容量を得るため、チタン酸スト
ロンチウム、チタン酸バリウム等の高誘電体材料、有機
物中に高誘電体材料をフィラーとして混入させた材料な
どによって形成される。
【００１０】本実施形態の半導体パッケージでは、キャ
パシター３０は電源電圧の変動を抑制する目的で使用す
るから、導体線３２は電源線に接続され、高誘電体材３
４の外面に被覆される導体被膜３６は接地線に接続され
て接地電位となる。これによって、キャパシター３０が
電子回路の電源線と接地線との間に設けられることにな
る。
【００１１】図１に示すようにキャパシター３０は基板
２２を厚さ方向に貫通する装着孔に同軸構造として組み
込まれ、導体線３２は半導体素子１０の接続端子１０ａ
にじかに接続される。導体線３２はキャパシター３０内
を上下に貫通するように配置され、キャパシター３０を
構成する構造体部分となるとともに、接続端子１０ａと
電源線とを接続する配線ともなっている。これによっ
て、接続端子１０ａとキャパシターとは配線が迂回する
ことなく最短距離で接続され、キャパシター３０と接続
端子１０ａとを接続する配線長が最短になり、配線部分
のインダクタンスが最小となって数ＧＨｚといった高周
波信号を取り扱う場合の特性劣化を効果的に抑えること
が可能になる。通常の半導体パッケージの構造において
はインダクタンスが２００〜３００ｐＨとなるが、本構
造によればインダクタンスを１０〜５０ｐＨとすること
ができる。
【００１２】図１において、４０は信号線の接続部に設
けたインピーダンスマッチング用の同軸線部である。４
１が信号線となる導体線、４２が低誘電体材、４３が低
誘電体材４２の外周面を被覆する導体被膜である。導体
被膜４３は接地線に接続されて接地電位となる。同軸線
部４０は信号線となる導体線４１の入出力端におけるイ
ンピーダンスを特性インピーダンスにマッチングさせる
ために同軸構造に形成したことを特徴とする。低誘電体
材４２は５０Ωといった特性インピーダンスにマッチン
グさせるために使用される誘電体材であり、キャパシタ
ー３０を構成する誘電体材が比誘電率３０〜４０といっ
たものであるのに対して、低誘電体材４２は比誘電率３
程度の低誘電率の材料が使用される。
【００１３】図示例の半導体パッケージにおいて４５も
導体線４１と同様に信号線として使用されるが、実施形
態の半導体パッケージではこの信号線は低周波の信号の
入出力に関わるものであるため同軸構造には形成されて
いない。４６は接地線である。接地線４６は基板２２の
内層に設けられた配線パターン４７を介して導体被膜３
６、４３に電気的に接続し、導体被膜３６、４３が接地
電位となる。５０は基板２２の下面に設けた外部接続端
子である。外部接続端子５０は基板２２の表面に形成さ
れたランド５２にはんだボールを接合して形成されてい
る。
【００１４】図２は、上述した半導体パッケージの製造
方法を示す。図２(a)は信号線４５、接地線４６となる
導体線および配線パターン４７が形成された基板２２を
示す。基板２２は、たとえば、樹脂基板からなるコア基
板の両面に絶縁層を介して配線層を積層して形成した多
層基板として形成することができる。
【００１５】図２(b)は基板２２の厚さ方向に貫通して
装着孔６０、６２を形成した状態を示す。装着孔６０、
６２は各々前述したキャパシター３０と高周波信号用の
同軸線部４０を形成する部位に合わせてドリル加工等に
よって形成する。装着孔６０、６２は基板２２に装着す
るキャパシター３０および同軸線部４０の外径寸法に合
わせた内径寸法となるように形成する。
【００１６】図２(c)は、基板２２に形成した装着孔６
０、６２にキャパシター３０と同軸線部４０を取り付け
た状態を示す。装着孔６０にキャパシター３０を取り付
ける方法は、あらかじめ円柱状に形成したキャパシター
線材を装着孔６０に挿入して取り付ける方法による。図
３(a)にキャパシター線材３０ａの斜視図を示す。キャ
パシター線材３０ａは、前述した導体線３２と高誘電体
材３４と導体被膜３６とによって長尺の同軸線状に形成
したものである。キャパシター３０は、所定の長さに切
断したキャパシター線材３０ａを基板２２の装着孔６０
に嵌入することによって組み込むことができる。
【００１７】装着孔６０にキャパシター３０を挿入する
ことにより、装着孔６０の内周壁面に露出する配線パタ
ーン４７に導体被膜３６が接し、配線パターン４７と導
体被膜３６とが電気的に接続される。なお、装着孔６０
にキャパシター３０を搭載する方法としては、図３(a)
に示すキャパシター線材３０ａを使用する方法とは別
に、図３(b)に示すキャパシター線材３０ｂを使用する
方法も可能である。図３(b)に示すキャパシター線材３
０ｂは、図３(a)に示すキャパシター線材３０ａで導体
薄膜３６を有しない構成としたものである。
【００１８】図３(b)に示すキャパシター線材３０ｂを
使用して基板２２にキャパシター３０を搭載する場合
は、基板２２に装着孔６０を設けた後、装着孔６０の内
壁面にめっきを施して装着孔６０の内壁面に導電層とし
ての導体層を形成した後、図３(b)に示すキャパシター
線材３０ｂを装着孔６０に嵌入する。この場合は、導体
層が接地電位となり、装着孔６０の内壁面に設けた導体
層が図３(a)に示すキャパシター線材３０ａでの導体被
膜３６と同一の作用をなしてキャパシター３０が形成さ
れる。
【００１９】基板２２の信号線に同軸線部４０を形成す
る方法も基板２２にキャパシター３０を形成する方法と
同様である。すなわち、基板２２に設けた装着孔６２に
図３に示すキャパシター線材と同様な形態に形成した同
軸線を嵌入することによって図２(c)に示す同軸線部４
０を形成することができる。同軸線としては低誘電体材
４２の外表面に導体被膜が形成されているものでもよい
し、導体被膜が形成されていないものであってもよい。
低誘電体材４２の外表面に導体被膜が形成されていない
場合は、上述したと同様に、あらかじめ装着孔６２の内
壁面にめっきを施して導体層を形成しておけばよい。
【００２０】図２(d)は、基板２２にキャパシター３０
と同軸線部４０を形成した後、基板２２の表面に配線パ
ターンを形成した状態を示す。配線パターンは基板２２
の上下両面にめっき等によって導体層を形成した後、導
体層をエッチングして所定のパターンに形成することが
できる。５２は外部接続端子を接合するランド、５２は
半導体素子１０のバンプを接合するためのパッドであ
る。
【００２１】こうして、基板２２の厚さ方向に貫通する
配置でキャパシター３０が搭載された半導体パッケージ
を得ることができる。本実施形態の半導体パッケージ
は、前述したように電源線となる導体線３２自体がキャ
パシター３０の構成部分となっていること、接続端子１
０ａに導体線３２が直接接続され電源線の長さが最短に
形成されていることから、電源電圧の変動を抑え、かつ
低インダクタンスとすることが達成され、きわめて高周
波特性の良いパッケージとして構成されている。また、
高周波信号を伝送する信号線については特性インピーダ
ンスをマッチングさせることによって高周波特性を向上
させることができ、この点においても高周波特性のすぐ
れた半導体パッケージとして構成されている。
【００２２】
【発明の効果】本発明に係る半導体パッケージおよびそ
の製造方法によれば、上述したように、基板に容易にキ
ャパシターを搭載することができて電源電圧の変動を好
適に抑えることができるとともに、キャパシターと接続
端子とを接続する配線長を最短にすることができてイン
ダクタンスを下げることができることから、きわめて高
周波特性の優れた半導体パッケージとして提供すること
ができる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージに半導体素子を
搭載した状態を示す説明図である。
【図２】本発明に係る半導体パッケージの製造方法を示
す説明図である。
【図３】半導体パッケージの製造に使用するキャパシタ
ー線材の斜視図である。
【符号の説明】
１０ 半導体素子 １０ａ 接続端子 ２０ 半導体パッケージ ２２ 基板 ３０ キャパシター ３０ａ、３０ｂ キャパシター線材 ３２ 導体線 ３４ 高誘電体材 ３６、４３ 導体被膜 ４０ 同軸線部 ４１ 導体線 ４２ 低誘電体材 ４５ 信号線 ４６ 接地線 ４７ 配線パターン ５０ 外部接続端子 ５２ ランド ６０、６２ 装着孔
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−167258（ＪＰ，Ａ) 特開 平３−248595（ＪＰ，Ａ) 特開2001−352017（ＪＰ，Ａ) 特開2001−237510（ＪＰ，Ａ) 特開2001−291799（ＪＰ，Ａ) 特開2001−298123（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 - 23/15

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁層を介して配線パターンが積層して
    形成された基板を有し、電源電圧の変動を抑制するキャ
    パシターを搭載して成る半導体パッケージにおいて、 前記キャパシターが、前記基板を厚さ方向に貫通して設
    けた装着孔に、 一端側で半導体素子の接続端子に接続され、該接続端子
    と電源線とを接続する配線である導体線と、導体線に所
    定の厚さで被覆された高誘電体材と、高誘電体材の外周
    面と前記装着孔の内壁面との間に配置され、装着孔の内
    壁面に露出する前記配線パターンを介して接地線に接続
    される導電層とが、前記導体線を芯線とする同軸構造に
    形成されて、前記基板を厚さ方向に貫通して搭載されて
    いることを特徴とする半導体パッケージ。
  2. 【請求項２】 前記基板に設けられる信号線の少なくと
    も一つが、前記基板を厚さ方向に貫通して設けた装着孔
    に、信号線を芯線として低誘電体材と導体層とによりイ
    ンピーダンスをマッチングさせた同軸線部に形成されて
    いることを特徴とする請求項１記載の半導体パッケー
    ジ。
  3. 【請求項３】 絶縁層を介して配線パターンが積層して
    形成された基板を有し、電源電圧の変動を抑制するキャ
    パシターを搭載して成る半導体パッケージの製造方法に
    おいて、 前記基板を厚さ方向に貫通する装着孔を設け、 該装着孔に、導体線を芯線として同軸に所定の厚さに高
    誘電体材が被覆され、高誘電体材の外周面に導体被膜が
    被覆されたキャパシター線材を嵌入することで、前記基
    板に、半導体素子の接続端子と電源線とを接続する配線
    である前記導体線と、前記高誘電体材と、 装着孔の内壁面に露出する前記配線パターンを介して接
    地線に接続される前記導体層とからなり、基板を厚さ方
    向に貫通する キャパシターを搭載することを特徴とする
    半導体パッケージの製造方法。
  4. 【請求項４】 絶縁層を介して配線パターンが積層して
    形成された基板を有し、電源電圧の変動を抑制するキャ
    パシターを搭載して成る半導体パッケージの製造方法に
    おいて、 前記基板を厚さ方向に貫通する装着孔を設け、該装着孔
    の内壁面に、該内壁面に露出する前記配線パターンに接
    続する導電層を形成し、 該導電層が形成された装着孔に、導体線を芯線として同
    軸に所定の厚さに高誘電体材が被覆されたキャパシター
    線材を嵌入することで、前記基板に、半導体素子の接続
    端子と電源線とを接続する配線である前記導体線と、前
    記高誘電体材と、前記配線パターンを介して接地線に接
    続される前記導体層とからなり、基板を厚さ方向に貫通
    するキャパシターを搭載することを特徴とする半導体パ
    ッケージの製造方法。
JP2001341643A 2001-11-07 2001-11-07 半導体パッケージおよびその製造方法 Expired - Fee Related JP3495727B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001341643A JP3495727B2 (ja) 2001-11-07 2001-11-07 半導体パッケージおよびその製造方法
US10/281,791 US20030085471A1 (en) 2001-11-07 2002-10-28 Semiconductor package and method of production thereof
TW091132188A TW200300282A (en) 2001-11-07 2002-10-30 Semiconductor package and method of production thereof
KR1020020068326A KR20030038445A (ko) 2001-11-07 2002-11-06 반도체 패키지 및 그 제조 방법
CNB021464456A CN1306601C (zh) 2001-11-07 2002-11-07 半导体封装及其制造方法
US10/693,374 US7033934B2 (en) 2001-11-07 2003-10-24 Method of production of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001341643A JP3495727B2 (ja) 2001-11-07 2001-11-07 半導体パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2003142627A JP2003142627A (ja) 2003-05-16
JP3495727B2 true JP3495727B2 (ja) 2004-02-09

Family

ID=19155631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001341643A Expired - Fee Related JP3495727B2 (ja) 2001-11-07 2001-11-07 半導体パッケージおよびその製造方法

Country Status (5)

Country Link
US (2) US20030085471A1 (ja)
JP (1) JP3495727B2 (ja)
KR (1) KR20030038445A (ja)
CN (1) CN1306601C (ja)
TW (1) TW200300282A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11818841B2 (en) 2021-04-26 2023-11-14 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4005451B2 (ja) * 2002-08-29 2007-11-07 富士通株式会社 多層基板及び半導体装置
US7767876B2 (en) * 2003-10-30 2010-08-03 The Procter & Gamble Company Disposable absorbent article having a visibly highlighted wetness sensation member
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
WO2006004128A1 (ja) * 2004-07-06 2006-01-12 Tokyo Electron Limited 貫通基板およびインターポーザ、ならびに貫通基板の製造方法
KR100856450B1 (ko) * 2004-07-06 2008-09-04 도쿄엘렉트론가부시키가이샤 관통 기판의 제조 방법
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
SG135065A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7851348B2 (en) * 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7946331B2 (en) * 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7521806B2 (en) * 2005-06-14 2009-04-21 John Trezza Chip spanning connection
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7786592B2 (en) * 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7534722B2 (en) * 2005-06-14 2009-05-19 John Trezza Back-to-front via process
US7701052B2 (en) * 2005-10-21 2010-04-20 E. I. Du Pont De Nemours And Company Power core devices
US7404250B2 (en) * 2005-12-02 2008-07-29 Cisco Technology, Inc. Method for fabricating a printed circuit board having a coaxial via
US20070281460A1 (en) * 2006-06-06 2007-12-06 Cubic Wafer, Inc. Front-end processed wafer having through-chip connections
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
JP2008028188A (ja) * 2006-07-21 2008-02-07 Sharp Corp プリント配線板、プリント配線板の製造方法、及び電子機器
US7473577B2 (en) * 2006-08-11 2009-01-06 International Business Machines Corporation Integrated chip carrier with compliant interconnect
EP2074647B1 (en) * 2006-10-17 2012-10-10 Cufer Asset Ltd. L.L.C. Wafer via formation
US7570493B2 (en) * 2006-11-16 2009-08-04 Sony Ericsson Mobile Communications Printed circuit board with embedded circuit component
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
US7748116B2 (en) * 2007-04-05 2010-07-06 John Trezza Mobile binding in an electronic connection
US7850060B2 (en) * 2007-04-05 2010-12-14 John Trezza Heat cycle-able connection
US20080261392A1 (en) * 2007-04-23 2008-10-23 John Trezza Conductive via formation
US7960210B2 (en) 2007-04-23 2011-06-14 Cufer Asset Ltd. L.L.C. Ultra-thin chip packaging
KR20090096174A (ko) * 2008-03-07 2009-09-10 주식회사 하이닉스반도체 회로 기판 및 이를 이용한 반도체 패키지
CN101661920B (zh) * 2008-08-26 2011-06-29 欣兴电子股份有限公司 芯片封装载板及其制造方法
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
US8227706B2 (en) * 2008-12-31 2012-07-24 Intel Corporation Coaxial plated through holes (PTH) for robust electrical performance
US20100327433A1 (en) * 2009-06-25 2010-12-30 Qualcomm Incorporated High Density MIM Capacitor Embedded in a Substrate
US8558345B2 (en) * 2009-11-09 2013-10-15 International Business Machines Corporation Integrated decoupling capacitor employing conductive through-substrate vias
TWI370532B (en) * 2009-11-12 2012-08-11 Ind Tech Res Inst Chip package structure and method for fabricating the same
FR2953069B1 (fr) * 2009-11-24 2012-03-09 Eads Europ Aeronautic Defence Dispositif de protection contre la foudre d'un recepteur d'antenne et avion le comportant
US8519515B2 (en) * 2011-04-13 2013-08-27 United Microlectronics Corp. TSV structure and method for forming the same
CN107134442B (zh) * 2011-05-24 2020-04-28 三菱电机株式会社 高频封装
US20130048344A1 (en) * 2011-08-30 2013-02-28 Star Technologies Inc. High frequency circuit board
JP5938918B2 (ja) * 2012-01-24 2016-06-22 株式会社デンソー 配線基板を有する半導体装置
KR102134933B1 (ko) * 2012-08-31 2020-07-16 소니 주식회사 배선 기판 및 배선 기판의 제조 방법
US9368440B1 (en) * 2013-07-31 2016-06-14 Altera Corporation Embedded coaxial wire and method of manufacture
WO2015099668A1 (en) * 2013-12-23 2015-07-02 Intel Corporation Through-body-via isolated coaxial capacitor and techniques for forming same
CN106463617B (zh) * 2014-03-18 2019-08-16 日本麦可罗尼克斯股份有限公司 电池
US9275975B2 (en) 2014-03-28 2016-03-01 Intel Corporation Electronic package and method of connecting a first die to a second die to form an electronic package
US10119993B2 (en) * 2014-10-30 2018-11-06 Tongfu Microelectronics Co., Ltd. Testing probe and semiconductor testing fixture, and fabrication methods thereof
US9455189B1 (en) * 2015-06-14 2016-09-27 Darryl G. Walker Package including a plurality of stacked semiconductor devices including a capacitance enhanced through via and method of manufacture
US9807867B2 (en) 2016-02-04 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of manufacturing the same
JP2017204511A (ja) * 2016-05-10 2017-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
CN106912160A (zh) * 2017-03-14 2017-06-30 上海摩软通讯技术有限公司 一种pcb板及其制作方法
CN113194598A (zh) 2018-03-15 2021-07-30 华为技术有限公司 连接板、电路板组件及电子设备
KR102509050B1 (ko) * 2018-06-26 2023-03-13 에스케이하이닉스 주식회사 전자기 밴드갭 구조를 갖는 패키지 기판 및 이를 이용한 반도체 패키지
KR102611780B1 (ko) * 2018-10-26 2023-12-11 삼성전자 주식회사 관통 배선이 형성된 영역을 둘러싸는 개구부 및 개구부의 측면에 도전성 부재가 형성된 기판을 포함하는 기판 연결 부재 및 이를 포함하는 전자 장치
CN109841430B (zh) * 2019-03-22 2020-12-01 杭州灵通电子有限公司 一种用于大尺寸多层瓷介电容器的封端装置及封端工艺

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891375B2 (ja) * 1990-02-27 1999-05-17 新光電気工業株式会社 高速電子部品用セラミック基板とその製造方法
JPH05167258A (ja) * 1991-12-12 1993-07-02 Nec Corp 多層配線基板
JPH10163A (ja) 1996-06-15 1998-01-06 Chubu Corp:Kk 焼き肉ロースタの使用方法
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
US6122187A (en) * 1998-11-23 2000-09-19 Micron Technology, Inc. Stacked integrated circuits
JP4390368B2 (ja) 2000-06-08 2009-12-24 新光電気工業株式会社 配線基板の製造方法
TW525417B (en) * 2000-08-11 2003-03-21 Ind Tech Res Inst Composite through hole structure
US6605551B2 (en) * 2000-12-08 2003-08-12 Intel Corporation Electrocoating process to form a dielectric layer in an organic substrate to reduce loop inductance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11818841B2 (en) 2021-04-26 2023-11-14 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
JP2003142627A (ja) 2003-05-16
US20040238949A1 (en) 2004-12-02
CN1417856A (zh) 2003-05-14
TW200300282A (en) 2003-05-16
US20030085471A1 (en) 2003-05-08
US7033934B2 (en) 2006-04-25
KR20030038445A (ko) 2003-05-16
CN1306601C (zh) 2007-03-21

Similar Documents

Publication Publication Date Title
JP3495727B2 (ja) 半導体パッケージおよびその製造方法
US8269342B2 (en) Semiconductor packages including heat slugs
US6446317B1 (en) Hybrid capacitor and method of fabrication therefor
US6407929B1 (en) Electronic package having embedded capacitors and method of fabrication therefor
US6770969B2 (en) High performance capacitor
US7884458B2 (en) Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package
US6700076B2 (en) Multi-layer interconnect module and method of interconnection
US20050057886A1 (en) Orientation-insensitive ultra-wideband coupling capacitor and method of making
US10109576B2 (en) Capacitor mounting structure
US7436683B2 (en) Wafer level packaging structure with inductors and manufacture method thereof
US6359234B1 (en) Package substrate for mounting semiconductor chip with low impedance and semiconductor device having the same
JP2001127237A (ja) 高周波モジュール
US6603202B2 (en) Circuit board-providing article, circuit board, semiconductor device and process for the production of the same
JP2007266182A (ja) 半導体装置及び半導体装置の製造方法
JP4012652B2 (ja) 半導体装置
JP3081786B2 (ja) 高周波半導体装置
JP2001068583A (ja) 半導体装置
US20040251044A1 (en) Ceramic package and fabrication method thereof
JPH10209328A (ja) フリップチップセラミック基板
JPH11234033A (ja) 高周波アンテナモジュール
JP2006005309A (ja) キャパシタ装置
JP3313250B2 (ja) 高周波デバイス実装用基板
JP4249601B2 (ja) 配線基板
JP2002299502A (ja) 高周波半導体素子収納用パッケージ
US20220368003A1 (en) Antenna module and manufacturing method thereof

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3495727

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees