JP2001068583A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001068583A JP2001068583A JP24263299A JP24263299A JP2001068583A JP 2001068583 A JP2001068583 A JP 2001068583A JP 24263299 A JP24263299 A JP 24263299A JP 24263299 A JP24263299 A JP 24263299A JP 2001068583 A JP2001068583 A JP 2001068583A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- capacitor
- semiconductor integrated
- circuit element
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
Abstract
(57)【要約】
【課題】 デカップリングコンデンサにより、半導体集
積回路素子に低抵抗かつ低インダクタンスで安定した電
源供給およびグランド電位の供給を行なう。 【解決手段】 上面にコンデンサ４を収容する凹部１ａ
を有し、凹部１ａの開口周辺に配線導体２が形成される
とともに凹部１ａの底面に電源供給端子３が形成された
絶縁基体１と、凹部１ａ内に収容され、電源供給端子３
に一方の端子電極が接続されたコンデンサ４と、絶縁基
体１上に凹部１ａの開口を覆うように取着され、電源電
極がコンデンサ４の他方の端子電極に、信号電極が絶縁
基体１の配線導体２にそれぞれ電気的に接続された半導
体集積回路素子８とを具備する半導体装置８である。デ
カップリングコンデンサ４を半導体集積回路素子６の直
近に極めて近接して配置させることができ、両者の接続
部の抵抗やインダクタンスを最小にすることができる。
積回路素子に低抵抗かつ低インダクタンスで安定した電
源供給およびグランド電位の供給を行なう。 【解決手段】 上面にコンデンサ４を収容する凹部１ａ
を有し、凹部１ａの開口周辺に配線導体２が形成される
とともに凹部１ａの底面に電源供給端子３が形成された
絶縁基体１と、凹部１ａ内に収容され、電源供給端子３
に一方の端子電極が接続されたコンデンサ４と、絶縁基
体１上に凹部１ａの開口を覆うように取着され、電源電
極がコンデンサ４の他方の端子電極に、信号電極が絶縁
基体１の配線導体２にそれぞれ電気的に接続された半導
体集積回路素子８とを具備する半導体装置８である。デ
カップリングコンデンサ４を半導体集積回路素子６の直
近に極めて近接して配置させることができ、両者の接続
部の抵抗やインダクタンスを最小にすることができる。
Description
【０００１】
【発明の属する技術分野】本発明はコンピュータ等の情
報処理装置に使用される半導体集積回路素子を実装して
成る半導体装置に関し、より詳細には、半導体集積回路
素子の極めて近傍に電源供給用のデカップリングコンデ
ンサを配置して、半導体集積回路素子を容易かつ安定に
高速動作させることができる半導体装置に関するもので
ある。
報処理装置に使用される半導体集積回路素子を実装して
成る半導体装置に関し、より詳細には、半導体集積回路
素子の極めて近傍に電源供給用のデカップリングコンデ
ンサを配置して、半導体集積回路素子を容易かつ安定に
高速動作させることができる半導体装置に関するもので
ある。
【０００２】
【従来の技術】従来より、半導体集積回路素子を高速で
かつ安定して動作させる目的で、半導体集積回路素子へ
の電源供給および電源ノイズ抑制のためのいわゆるデカ
ップリングコンデンサを半導体集積回路素子の近傍に配
置し、素子に対する電源電位およびグランド電位を安定
させることが検討されている。
かつ安定して動作させる目的で、半導体集積回路素子へ
の電源供給および電源ノイズ抑制のためのいわゆるデカ
ップリングコンデンサを半導体集積回路素子の近傍に配
置し、素子に対する電源電位およびグランド電位を安定
させることが検討されている。
【０００３】例えば、半導体装置を構成する半導体素子
収納用パッケージに半導体集積回路素子を実装する目的
で形成された凹部、いわゆるキャビティ部の底面に半導
体集積回路素子の裏面を金・シリコン等からなる合金ろ
う材で接合し、この半導体集積回路素子の表面外周部に
設けられた信号および電源接続用の端子電極と、半導体
素子収納用パッケージのキャビティ部外側に設けられ、
配線導体に接続された端子電極とを金やアルミニウム等
から成る細線によってワイヤボンディング接続する場合
であれば、この半導体集積回路素子に接続されるデカッ
プリングコンデンサは、例えばチップコンデンサを用い
て、この半導体素子収納用パッケージが実装される回路
基板上に、あるいは半導体素子収納用パッケージの表面
の外周部に実装される。
収納用パッケージに半導体集積回路素子を実装する目的
で形成された凹部、いわゆるキャビティ部の底面に半導
体集積回路素子の裏面を金・シリコン等からなる合金ろ
う材で接合し、この半導体集積回路素子の表面外周部に
設けられた信号および電源接続用の端子電極と、半導体
素子収納用パッケージのキャビティ部外側に設けられ、
配線導体に接続された端子電極とを金やアルミニウム等
から成る細線によってワイヤボンディング接続する場合
であれば、この半導体集積回路素子に接続されるデカッ
プリングコンデンサは、例えばチップコンデンサを用い
て、この半導体素子収納用パッケージが実装される回路
基板上に、あるいは半導体素子収納用パッケージの表面
の外周部に実装される。
【０００４】しかしながら、半導体集積回路素子の高速
化に伴い、デカップリングコンデンサが半導体素子収納
用パッケージの外側に配置された場合は、このデカップ
リングコンデンサと半導体集積回路素子との距離が長く
なるため、その電気的接続を行なうための配線が有する
抵抗やインダクタンスにより安定した電源供給あるいは
グランド電位の供給が困難となる。そのため、デカップ
リングコンデンサを半導体集積回路素子の近傍に配置す
る目的で、例えば、半導体素子収納用パッケージをセラ
ミック積層技術により形成し、誘電体層間に積層された
電源配線およびグランド配線を面状に形成することによ
りそれらの間で容量を形成することによって、半導体素
子収納用パッケージ内部にデカップリングコンデンサを
形成することが行なわれてきた。
化に伴い、デカップリングコンデンサが半導体素子収納
用パッケージの外側に配置された場合は、このデカップ
リングコンデンサと半導体集積回路素子との距離が長く
なるため、その電気的接続を行なうための配線が有する
抵抗やインダクタンスにより安定した電源供給あるいは
グランド電位の供給が困難となる。そのため、デカップ
リングコンデンサを半導体集積回路素子の近傍に配置す
る目的で、例えば、半導体素子収納用パッケージをセラ
ミック積層技術により形成し、誘電体層間に積層された
電源配線およびグランド配線を面状に形成することによ
りそれらの間で容量を形成することによって、半導体素
子収納用パッケージ内部にデカップリングコンデンサを
形成することが行なわれてきた。
【０００５】また、有機多層技術を用いた半導体素子収
納用パッケージの場合であれば、有機樹脂の誘電率が低
いことから、セラミック多層技術による場合のように誘
電体層を利用してパッケージ内部にデカップリングコン
デンサを形成することが困難であるため、半導体集積回
路素子が実装された部位の外周部にデカップリングコン
デンサとしてのチップコンデンサを実装することが行な
われてきた。
納用パッケージの場合であれば、有機樹脂の誘電率が低
いことから、セラミック多層技術による場合のように誘
電体層を利用してパッケージ内部にデカップリングコン
デンサを形成することが困難であるため、半導体集積回
路素子が実装された部位の外周部にデカップリングコン
デンサとしてのチップコンデンサを実装することが行な
われてきた。
【０００６】
【発明が解決しようとする課題】しかしながら、近年、
半導体集積回路素子の動作が更に高速になったことか
ら、半導体集積回路素子を半導体素子収納用パッケージ
に搭載してワイヤボンディング接続と、金属細線のイン
ダクタンスの影響が無視できなくなって電源およびグラ
ンドの電位を安定して供給することが困難となった。
半導体集積回路素子の動作が更に高速になったことか
ら、半導体集積回路素子を半導体素子収納用パッケージ
に搭載してワイヤボンディング接続と、金属細線のイン
ダクタンスの影響が無視できなくなって電源およびグラ
ンドの電位を安定して供給することが困難となった。
【０００７】そこで、ワイヤボンディング接続に代わっ
て、半導体集積回路素子の端子電極上に半田ボール等の
導体バンプを形成し、これを用いて半導体素子収納用パ
ッケージや配線基板上の接続電極に直接搭載し接続す
る、いわゆるフリップチップ接続法が考案された。
て、半導体集積回路素子の端子電極上に半田ボール等の
導体バンプを形成し、これを用いて半導体素子収納用パ
ッケージや配線基板上の接続電極に直接搭載し接続す
る、いわゆるフリップチップ接続法が考案された。
【０００８】しかしながら、半導体集積回路素子をフリ
ップチップ実装する場合は、半導体集積回路素子の表面
に形成された端子電極とパッケージや配線基板側の接続
電極とを対向させるため、この半導体集積回路素子に接
続されるデカップリングコンデンサの配置は、実装され
る半導体集積回路素子の近傍の外周部に限定されること
となる。
ップチップ実装する場合は、半導体集積回路素子の表面
に形成された端子電極とパッケージや配線基板側の接続
電極とを対向させるため、この半導体集積回路素子に接
続されるデカップリングコンデンサの配置は、実装され
る半導体集積回路素子の近傍の外周部に限定されること
となる。
【０００９】そして、この構成においても、半導体集積
回路素子を更に高速で動作させる場合には、デカップリ
ングコンデンサが半導体集積回路素子の近傍の外周部に
配置されることから、デカップリングコンデンサからこ
れが接続される端子電極が形成された半導体集積回路素
子の中心部までの配線の有する抵抗およびインダクタン
スの影響が無視できないものとなるために半導体集積回
路素子への電源およびグランド電位の安定した供給が困
難となるという問題点があった。
回路素子を更に高速で動作させる場合には、デカップリ
ングコンデンサが半導体集積回路素子の近傍の外周部に
配置されることから、デカップリングコンデンサからこ
れが接続される端子電極が形成された半導体集積回路素
子の中心部までの配線の有する抵抗およびインダクタン
スの影響が無視できないものとなるために半導体集積回
路素子への電源およびグランド電位の安定した供給が困
難となるという問題点があった。
【００１０】本発明は上記従来技術の問題点に鑑み案出
されたものであり、その目的は、高速で動作する半導体
集積回路素子に低抵抗かつ低インダクタンスで安定した
電源供給およびグランド電位の供給を行なうことができ
る半導体装置を提供することにある。
されたものであり、その目的は、高速で動作する半導体
集積回路素子に低抵抗かつ低インダクタンスで安定した
電源供給およびグランド電位の供給を行なうことができ
る半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明者は、上記従来技
術の問題点に対して種々の検討を行なった結果、半導体
集積回路素子を中継基板である実装用配線基板上にフリ
ップチップ接続により実装するとともに、この実装用配
線基板を搭載する絶縁基体上面の中央部に凹部を設けて
この凹部にデカップリングコンデンサを実装して収容
し、この上に半導体集積回路素子を搭載実装してこの半
導体集積回路素子とデカップリングコンデンサとを電気
的に接続する構成とすることにより、半導体集積回路素
子の極めて近傍にデカップリングコンデンサを配置して
電源およびグランド電位の供給を極めて低抵抗かつ低イ
ンダクタンスで安定して行なえることを見出した。
術の問題点に対して種々の検討を行なった結果、半導体
集積回路素子を中継基板である実装用配線基板上にフリ
ップチップ接続により実装するとともに、この実装用配
線基板を搭載する絶縁基体上面の中央部に凹部を設けて
この凹部にデカップリングコンデンサを実装して収容
し、この上に半導体集積回路素子を搭載実装してこの半
導体集積回路素子とデカップリングコンデンサとを電気
的に接続する構成とすることにより、半導体集積回路素
子の極めて近傍にデカップリングコンデンサを配置して
電源およびグランド電位の供給を極めて低抵抗かつ低イ
ンダクタンスで安定して行なえることを見出した。
【００１２】本発明の半導体装置は、上面にコンデンサ
を収容する凹部を有し、この凹部の開口周辺に配線導体
が形成されるとともに前記凹部の底面に電源供給端子が
形成された絶縁基体と、前記凹部内に収容され、前記電
源供給端子に一方の端子電極が電気的に接続されたコン
デンサと、前記絶縁基体上に前記凹部の開口を覆うよう
に取着され、電源電極が前記コンデンサの他方の端子電
極に、信号電極が前記絶縁基体の配線導体にそれぞれ電
気的に接続された半導体集積回路素子とを具備すること
を特徴とするものである。
を収容する凹部を有し、この凹部の開口周辺に配線導体
が形成されるとともに前記凹部の底面に電源供給端子が
形成された絶縁基体と、前記凹部内に収容され、前記電
源供給端子に一方の端子電極が電気的に接続されたコン
デンサと、前記絶縁基体上に前記凹部の開口を覆うよう
に取着され、電源電極が前記コンデンサの他方の端子電
極に、信号電極が前記絶縁基体の配線導体にそれぞれ電
気的に接続された半導体集積回路素子とを具備すること
を特徴とするものである。
【００１３】本発明の半導体装置によれば、絶縁基体の
凹部内に収容されたデカップリングコンデンサとしての
コンデンサに、凹部を覆うように絶縁基体に取着して半
導体集積回路素子を搭載実装してその電源電極を直接に
電気的に接続したことから、従来半導体集積回路素子の
近傍の外周部等に配置されていたデカップリングコンデ
ンサを半導体集積回路素子の直近に極めて近接して配置
させることができ、半導体集積回路素子の電源電極とデ
カップリングコンデンサの端子電極との距離を最短に設
定することができるため、両者の接続部の抵抗やインダ
クタンスを最小にすることができる。その結果、高速で
動作する半導体集積回路素子を安定して動作させるため
の素子への電源供給および電源ノイズ抑制を極めて効果
的に安定して行なうことができる。
凹部内に収容されたデカップリングコンデンサとしての
コンデンサに、凹部を覆うように絶縁基体に取着して半
導体集積回路素子を搭載実装してその電源電極を直接に
電気的に接続したことから、従来半導体集積回路素子の
近傍の外周部等に配置されていたデカップリングコンデ
ンサを半導体集積回路素子の直近に極めて近接して配置
させることができ、半導体集積回路素子の電源電極とデ
カップリングコンデンサの端子電極との距離を最短に設
定することができるため、両者の接続部の抵抗やインダ
クタンスを最小にすることができる。その結果、高速で
動作する半導体集積回路素子を安定して動作させるため
の素子への電源供給および電源ノイズ抑制を極めて効果
的に安定して行なうことができる。
【００１４】また、半導体集積回路素子を絶縁基体にそ
の凹部を覆うように取着して信号電極を凹部の開口周辺
に形成された配線導体に直接に電気的に接続したことか
ら、半導体集積回路素子の電源電極とデカップリングコ
ンデンサの端子電極との距離も最短に設定することがで
き、両者の接続部の抵抗やインダクタンスも最小にする
ことができる。その結果、高速で動作する半導体集積回
路素子を安定して動作させることができるとともに、半
導体装置の小型化も図ることができる。
の凹部を覆うように取着して信号電極を凹部の開口周辺
に形成された配線導体に直接に電気的に接続したことか
ら、半導体集積回路素子の電源電極とデカップリングコ
ンデンサの端子電極との距離も最短に設定することがで
き、両者の接続部の抵抗やインダクタンスも最小にする
ことができる。その結果、高速で動作する半導体集積回
路素子を安定して動作させることができるとともに、半
導体装置の小型化も図ることができる。
【００１５】
【発明の実施の形態】次に、本発明の半導体装置を添付
図面に基づき詳細に説明する。
図面に基づき詳細に説明する。
【００１６】図１は本発明の半導体装置の実施の形態の
一例を示す断面図である。同図において、１は絶縁基
体、１ａは例えばその上面中央部に形成された凹部、２
は凹部１ａの開口周辺に形成された配線導体、３は凹部
１ａの底面に形成された電源供給端子である。なお、配
線導体２については代表的なもの以外は図示を省略して
ある。
一例を示す断面図である。同図において、１は絶縁基
体、１ａは例えばその上面中央部に形成された凹部、２
は凹部１ａの開口周辺に形成された配線導体、３は凹部
１ａの底面に形成された電源供給端子である。なお、配
線導体２については代表的なもの以外は図示を省略して
ある。
【００１７】４は凹部１ａ内に収容され、電源供給端子
３に一方の端子電極が電気的に接続された、デカップリ
ングコンデンサとしてのコンデンサ、５はコンデンサ４
の一方の端子電極と電源供給端子３とを電気的に接続す
る導体バンプ、例えば半田バンプである。
３に一方の端子電極が電気的に接続された、デカップリ
ングコンデンサとしてのコンデンサ、５はコンデンサ４
の一方の端子電極と電源供給端子３とを電気的に接続す
る導体バンプ、例えば半田バンプである。
【００１８】６は半導体集積回路素子であり、絶縁基体
１上に凹部１ａの開口を覆うように取着されて絶縁基板
１上に搭載されている。そして、半導体集積回路素子６
の電源電極はコンデンサ４の他方の端子電極に、また半
導体集積回路素子６の信号電極は配線導体２にそれぞれ
導体バンプ７等の導電性接続部材を介して電気的に接続
される。このようにして本発明の半導体装置８が構成さ
れている。
１上に凹部１ａの開口を覆うように取着されて絶縁基板
１上に搭載されている。そして、半導体集積回路素子６
の電源電極はコンデンサ４の他方の端子電極に、また半
導体集積回路素子６の信号電極は配線導体２にそれぞれ
導体バンプ７等の導電性接続部材を介して電気的に接続
される。このようにして本発明の半導体装置８が構成さ
れている。
【００１９】なお、９は半導体装置８が実装される外部
電気回路基板、10はその上面に形成された接続用導体、
11は半導体装置８の実装用電極と接続用導体10とを電気
的に接続する半田等の導電性接続部材である。
電気回路基板、10はその上面に形成された接続用導体、
11は半導体装置８の実装用電極と接続用導体10とを電気
的に接続する半田等の導電性接続部材である。
【００２０】また、図２は本発明の半導体装置の実施の
形態の他の例を示す、図１と同様の断面図である。図２
に示す例の半導体装置８’においては、コンデンサ４と
電源供給端子３とを電気的に接続する導体バンプ５に代
えて、導電性接着剤または半田等の接続用金属から成る
導体層５’を用いている。
形態の他の例を示す、図１と同様の断面図である。図２
に示す例の半導体装置８’においては、コンデンサ４と
電源供給端子３とを電気的に接続する導体バンプ５に代
えて、導電性接着剤または半田等の接続用金属から成る
導体層５’を用いている。
【００２１】これらの例において、絶縁基体１は、酸化
アルミニウム質焼結体や窒化アルミニウム質焼結体・ム
ライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体
・ガラスセラミックス等のセラミック材料、もしくはエ
ポキシ・ＢＴレジン・ポリイミド・ベンゾシクロブテン
・ポリノルボルネン・フッ素樹脂等の高分子絶縁材料、
あるいはセラミック材料から成る無機絶縁物粉末を熱硬
化性の高分子絶縁材料で結合して成る複合絶縁材料等か
ら成る、例えば略四角形状の平板状のものである。ま
た、セラミック材料から成る基体の上に高分子絶縁材料
から成る層間絶縁層と配線導体とを積層した多層配線部
を形成したものであってもよい。その上面中央部には、
コンデンサ４を搭載するための凹部１ａが形成してあ
る。さらに、その凹部１ａの開口周辺には信号伝送用あ
るいは接地接続用の配線導体２が形成されており、この
開口周辺は半導体集積回路素子６を搭載するための搭載
部となっている。
アルミニウム質焼結体や窒化アルミニウム質焼結体・ム
ライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体
・ガラスセラミックス等のセラミック材料、もしくはエ
ポキシ・ＢＴレジン・ポリイミド・ベンゾシクロブテン
・ポリノルボルネン・フッ素樹脂等の高分子絶縁材料、
あるいはセラミック材料から成る無機絶縁物粉末を熱硬
化性の高分子絶縁材料で結合して成る複合絶縁材料等か
ら成る、例えば略四角形状の平板状のものである。ま
た、セラミック材料から成る基体の上に高分子絶縁材料
から成る層間絶縁層と配線導体とを積層した多層配線部
を形成したものであってもよい。その上面中央部には、
コンデンサ４を搭載するための凹部１ａが形成してあ
る。さらに、その凹部１ａの開口周辺には信号伝送用あ
るいは接地接続用の配線導体２が形成されており、この
開口周辺は半導体集積回路素子６を搭載するための搭載
部となっている。
【００２２】配線導体２は、例えばタングステンやモリ
ブデン・モリブデン−マンガン・銅・銀・銀−パラジウ
ム等からなる電気配線用導電体であり、絶縁基体１上面
の凹部１ａの開口周辺から例えば絶縁基体１下面にかけ
て、金属粉末メタライズ等により複数の配線導体２が被
着形成されている。
ブデン・モリブデン−マンガン・銅・銀・銀−パラジウ
ム等からなる電気配線用導電体であり、絶縁基体１上面
の凹部１ａの開口周辺から例えば絶縁基体１下面にかけ
て、金属粉末メタライズ等により複数の配線導体２が被
着形成されている。
【００２３】また、電源供給端子３は、絶縁基体１の凹
部１ａの底面に広面積に、あるいは接続パッド形状に配
線導体２と同様の材料・方法により形成されており、外
部電気回路基板９等からの電源配線が接続されている。
部１ａの底面に広面積に、あるいは接続パッド形状に配
線導体２と同様の材料・方法により形成されており、外
部電気回路基板９等からの電源配線が接続されている。
【００２４】絶縁基体１は、例えば酸化アルミニウム質
焼結体から成る場合であれば、酸化アルミニウム・酸化
珪素・酸化マグネシウム・酸化カルシウム等の原料粉末
に適当な有機バインダ・溶剤・可塑剤・分散剤等を添加
混合して泥漿状となすとともにこれを従来周知のドクタ
ーブレード法を採用してシート状となすことにより複数
枚のセラミックグリーンシートを得て、しかる後、この
セラミックグリーンシートに適当な打ち抜き加工を施す
とともに配線導体２および電源供給端子３となる金属ペ
ーストを印刷し、最後にこのセラミックグリーンシート
を上下積層するとともに約1600℃の温度で焼成すること
によって作製される。
焼結体から成る場合であれば、酸化アルミニウム・酸化
珪素・酸化マグネシウム・酸化カルシウム等の原料粉末
に適当な有機バインダ・溶剤・可塑剤・分散剤等を添加
混合して泥漿状となすとともにこれを従来周知のドクタ
ーブレード法を採用してシート状となすことにより複数
枚のセラミックグリーンシートを得て、しかる後、この
セラミックグリーンシートに適当な打ち抜き加工を施す
とともに配線導体２および電源供給端子３となる金属ペ
ーストを印刷し、最後にこのセラミックグリーンシート
を上下積層するとともに約1600℃の温度で焼成すること
によって作製される。
【００２５】なお、配線導体２および電源供給端子３と
なる金属ペーストは、例えばこれらがタングステンメタ
ライズから成る場合であれば、タングステン粉末に適当
な有機バインダ・溶剤・可塑剤等を添加混合してペース
ト状としたものが用いられ、セラミックグリーンシート
への被着形成はスクリーン印刷法等を採用することによ
って行なわれる。
なる金属ペーストは、例えばこれらがタングステンメタ
ライズから成る場合であれば、タングステン粉末に適当
な有機バインダ・溶剤・可塑剤等を添加混合してペース
ト状としたものが用いられ、セラミックグリーンシート
への被着形成はスクリーン印刷法等を採用することによ
って行なわれる。
【００２６】コンデンサ４としては、デカップリングコ
ンデンサとして用いることができる特性を有するもので
あれば種々のものを用いることができる。例えば、チタ
ン酸バリウム等から成るセラミック誘電体層とニッケル
等から成る内部電極層とを交互に多層に積層して成る積
層型チップコンデンサや、あるいはセラミック誘電体基
体の表面に陽極化成によりタンタルやアルミ等の端子電
極を形成したセラミックコンデンサを用いればよい。
ンデンサとして用いることができる特性を有するもので
あれば種々のものを用いることができる。例えば、チタ
ン酸バリウム等から成るセラミック誘電体層とニッケル
等から成る内部電極層とを交互に多層に積層して成る積
層型チップコンデンサや、あるいはセラミック誘電体基
体の表面に陽極化成によりタンタルやアルミ等の端子電
極を形成したセラミックコンデンサを用いればよい。
【００２７】また、そのようなコンデンサ４の上面には
半導体集積回路素子６の電源電極に対応させた接続用の
端子電極が、通常は多数形成されることとなる。例え
ば、積層型のコンデンサを構成する誘電体層および内部
電極層が絶縁基体１と半導体集積回路素子６との間で水
平方向の層として垂直方向に積み重ねられている場合に
は、内部電極層と接続用の端子電極との接続は、誘電体
層を貫通して形成された貫通導体等により行なわれる。
また、誘電体層および内部電極層が絶縁基体１と半導体
集積回路素子６との間で垂直方向の層として水平方向に
積層されている場合には、コンデンサ４の上面となる積
層断面に導出された内部電極層に接続されるように接続
用の端子電極が形成されることとなる。
半導体集積回路素子６の電源電極に対応させた接続用の
端子電極が、通常は多数形成されることとなる。例え
ば、積層型のコンデンサを構成する誘電体層および内部
電極層が絶縁基体１と半導体集積回路素子６との間で水
平方向の層として垂直方向に積み重ねられている場合に
は、内部電極層と接続用の端子電極との接続は、誘電体
層を貫通して形成された貫通導体等により行なわれる。
また、誘電体層および内部電極層が絶縁基体１と半導体
集積回路素子６との間で垂直方向の層として水平方向に
積層されている場合には、コンデンサ４の上面となる積
層断面に導出された内部電極層に接続されるように接続
用の端子電極が形成されることとなる。
【００２８】このようにコンデンサ４を半導体集積回路
素子６への電気的接続のためにその電源電極に対応させ
た多数の端子電極を有する場合は、一般的に使用される
チップコンデンサのように両端面のそれぞれ１つずつの
端子電極のみから電源および接地を接続する場合に比べ
て、端子電極１つ当たりに流れる電流が少なくなり、ま
た電流の流れる距離が短くなることとなるため、コンデ
ンサ４全体として、その抵抗やインダクタンスによる電
源供給への影響を小さくすることができる。
素子６への電気的接続のためにその電源電極に対応させ
た多数の端子電極を有する場合は、一般的に使用される
チップコンデンサのように両端面のそれぞれ１つずつの
端子電極のみから電源および接地を接続する場合に比べ
て、端子電極１つ当たりに流れる電流が少なくなり、ま
た電流の流れる距離が短くなることとなるため、コンデ
ンサ４全体として、その抵抗やインダクタンスによる電
源供給への影響を小さくすることができる。
【００２９】なお、コンデンサ４は単体のものに限られ
ず、絶縁基体１の凹部１ａ内に収容搭載され、導体バン
プ７等を介して半導体集積回路素子６に電源を供給する
デカップリングコンデンサとして使用できるものであれ
ば、複数のコンデンサを収容搭載してそれらによりデカ
ップリングコンデンサとして機能させるようにしたもの
であってもよい。
ず、絶縁基体１の凹部１ａ内に収容搭載され、導体バン
プ７等を介して半導体集積回路素子６に電源を供給する
デカップリングコンデンサとして使用できるものであれ
ば、複数のコンデンサを収容搭載してそれらによりデカ
ップリングコンデンサとして機能させるようにしたもの
であってもよい。
【００３０】このようなコンデンサ４は、絶縁基体１の
コンデンサ搭載部である凹部１ａに収容され、その一方
の端子電極と電源供給端子３とが導体バンプ５あるいは
導体層５’により電気的に接続されている。
コンデンサ搭載部である凹部１ａに収容され、その一方
の端子電極と電源供給端子３とが導体バンプ５あるいは
導体層５’により電気的に接続されている。
【００３１】また、絶縁基体１には凹部１ａの開口を覆
うようにして半導体集積回路素子６が取着され、その電
源電極が凹部１ａ内のコンデンサ４の他方の端子電極に
電気的に接続されており、信号電極および接地電極は凹
部１ａの開口周辺において信号伝送用あるいは接地用の
配線導体２と電気的に接続されている。
うようにして半導体集積回路素子６が取着され、その電
源電極が凹部１ａ内のコンデンサ４の他方の端子電極に
電気的に接続されており、信号電極および接地電極は凹
部１ａの開口周辺において信号伝送用あるいは接地用の
配線導体２と電気的に接続されている。
【００３２】そして、絶縁基体１上の凹部１ａの開口周
辺には半導体集積回路素子６が開口を覆うようにして搭
載固定されて実装されるとともに、コンデンサ４の他方
の端子電極と半導体集積回路素子６の電源電極とが半田
等から成る導体バンプ７により電気的に接続され、半導
体集積回路素子６の外周部に位置する信号電極と絶縁基
体１の凹部１ａの開口周辺に形成された配線導体２とが
同じく半田等から成る導体バンプ７により電気的に接続
されている。また、半導体集積回路素子６と絶縁基板１
とは、必要に応じて半田またはエポキシ樹脂等の接着剤
により接着固定してもよい。
辺には半導体集積回路素子６が開口を覆うようにして搭
載固定されて実装されるとともに、コンデンサ４の他方
の端子電極と半導体集積回路素子６の電源電極とが半田
等から成る導体バンプ７により電気的に接続され、半導
体集積回路素子６の外周部に位置する信号電極と絶縁基
体１の凹部１ａの開口周辺に形成された配線導体２とが
同じく半田等から成る導体バンプ７により電気的に接続
されている。また、半導体集積回路素子６と絶縁基板１
とは、必要に応じて半田またはエポキシ樹脂等の接着剤
により接着固定してもよい。
【００３３】このようにして本発明の半導体装置８・
８’が完成することになるが、さらに、絶縁基体１の上
面には、半導体集積回路素子６およびその周辺の絶縁基
体１の上面を被覆するようにして樹脂製被覆材を被着し
てもよく、あるいは半導体集積回路素子６を覆うように
して絶縁基体１の上面に蓋体を接合してもよい。
８’が完成することになるが、さらに、絶縁基体１の上
面には、半導体集積回路素子６およびその周辺の絶縁基
体１の上面を被覆するようにして樹脂製被覆材を被着し
てもよく、あるいは半導体集積回路素子６を覆うように
して絶縁基体１の上面に蓋体を接合してもよい。
【００３４】そして、このようにして完成された本発明
の半導体装置８・８’は、絶縁基体１の下面に導出した
配線導体２と外部電気回路基板９の接続用導体10とを導
電性接続部材11を介して接続することによって、外部電
気回路基板９上に実装されるのと同時に半導体集積回路
素子６の各信号電極および接地電極が導体バンプ７・配
線導体２および導電性接続部材11を介して外部電気回路
に接続されることになる。
の半導体装置８・８’は、絶縁基体１の下面に導出した
配線導体２と外部電気回路基板９の接続用導体10とを導
電性接続部材11を介して接続することによって、外部電
気回路基板９上に実装されるのと同時に半導体集積回路
素子６の各信号電極および接地電極が導体バンプ７・配
線導体２および導電性接続部材11を介して外部電気回路
に接続されることになる。
【００３５】このような本発明の半導体装置８・８’に
よれば、絶縁基体１の凹部１ａ内に収容されたデカップ
リングコンデンサとしてのコンデンサ４に、凹部１ａを
覆うように半導体集積回路素子６を取着して搭載実装
し、導体バンプ７等を介して半導体集積回路素子６の電
源電極を電気的に接続したことから、従来は半導体集積
回路素子の近傍の外周部等に配置されていたデカップリ
ングコンデンサを半導体集積回路素子６の直近に極めて
近接して配置させることができ、半導体集積回路素子６
の電源電極とコンデンサ４の端子電極との距離を最短に
設定することができるため、両者の接続部の抵抗やイン
ダクタンスを最小にすることができる。その結果、高速
で動作する半導体集積回路素子６を安定して動作させる
ための素子への電源供給および電源ノイズ抑制を極めて
効果的に安定して行なうことができる。
よれば、絶縁基体１の凹部１ａ内に収容されたデカップ
リングコンデンサとしてのコンデンサ４に、凹部１ａを
覆うように半導体集積回路素子６を取着して搭載実装
し、導体バンプ７等を介して半導体集積回路素子６の電
源電極を電気的に接続したことから、従来は半導体集積
回路素子の近傍の外周部等に配置されていたデカップリ
ングコンデンサを半導体集積回路素子６の直近に極めて
近接して配置させることができ、半導体集積回路素子６
の電源電極とコンデンサ４の端子電極との距離を最短に
設定することができるため、両者の接続部の抵抗やイン
ダクタンスを最小にすることができる。その結果、高速
で動作する半導体集積回路素子６を安定して動作させる
ための素子への電源供給および電源ノイズ抑制を極めて
効果的に安定して行なうことができる。
【００３６】なお、本発明は以上の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の改良・変更を施すことは何ら差し支えない。例
えば、上記の半導体装置８・８’に搭載されるデカップ
リングコンデンサとしてのコンデンサ４は、図１および
図２に示したように１つの容量素子で形成してもよい
し、複数のコンデンサを搭載してもよい。
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の改良・変更を施すことは何ら差し支えない。例
えば、上記の半導体装置８・８’に搭載されるデカップ
リングコンデンサとしてのコンデンサ４は、図１および
図２に示したように１つの容量素子で形成してもよい
し、複数のコンデンサを搭載してもよい。
【００３７】
【発明の効果】以上詳述した通り、本発明の半導体装置
によれば、上面にコンデンサを収容する凹部を有し、こ
の凹部の開口周辺に配線導体が形成されるとともに前記
凹部の底面に電源供給端子が形成された絶縁基体と、前
記凹部内に収容され、前記電源供給端子に一方の端子電
極が電気的に接続されたコンデンサと、前記絶縁基体上
に前記凹部の開口を覆うように取着され、電源電極が前
記コンデンサの他方の端子電極に、信号電極が前記配線
導体にそれぞれ電気的に接続された半導体集積回路素子
とを具備するものとしたことから、従来は半導体集積回
路素子の近傍の外周部等に配置されていたデカップリン
グコンデンサを半導体集積回路素子の直近に極めて近接
して配置させることができ、半導体集積回路素子の電源
電極とデカップリングコンデンサの端子電極との距離を
最短に設定することができるため、両者の接続部の抵抗
やインダクタンスを最小にすることができる。その結
果、高速で動作する半導体集積回路素子を安定して動作
させるための素子への電源供給および電源ノイズ抑制を
極めて効果的に安定して行なうことができる。
によれば、上面にコンデンサを収容する凹部を有し、こ
の凹部の開口周辺に配線導体が形成されるとともに前記
凹部の底面に電源供給端子が形成された絶縁基体と、前
記凹部内に収容され、前記電源供給端子に一方の端子電
極が電気的に接続されたコンデンサと、前記絶縁基体上
に前記凹部の開口を覆うように取着され、電源電極が前
記コンデンサの他方の端子電極に、信号電極が前記配線
導体にそれぞれ電気的に接続された半導体集積回路素子
とを具備するものとしたことから、従来は半導体集積回
路素子の近傍の外周部等に配置されていたデカップリン
グコンデンサを半導体集積回路素子の直近に極めて近接
して配置させることができ、半導体集積回路素子の電源
電極とデカップリングコンデンサの端子電極との距離を
最短に設定することができるため、両者の接続部の抵抗
やインダクタンスを最小にすることができる。その結
果、高速で動作する半導体集積回路素子を安定して動作
させるための素子への電源供給および電源ノイズ抑制を
極めて効果的に安定して行なうことができる。
【図１】本発明の半導体装置の実施の形態の一例を示す
断面図である。
断面図である。
【図２】本発明の半導体装置の実施の形態の他の例を示
す断面図である。
す断面図である。
１・・・・・・絶縁基体 １ａ・・・・・凹部 ２・・・・・・配線導体 ３・・・・・・電源供給端子 ４・・・・・・コンデンサ ６・・・・・・半導体集積回路素子 ８、８’・・・半導体装置
Claims (1)
- 【請求項１】 上面にコンデンサを収容する凹部を有
し、該凹部の開口周辺に配線導体が形成されるとともに
前記凹部の底面に電源供給端子が形成された絶縁基体
と、前記凹部内に収容され、前記電源供給端子に一方の
端子電極が電気的に接続されたコンデンサと、前記絶縁
基体上に前記凹部の開口を覆うように取着され、電源電
極が前記コンデンサの他方の端子電極に、信号電極が前
記配線導体にそれぞれ電気的に接続された半導体集積回
路素子とを具備することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24263299A JP4012655B2 (ja) | 1999-08-30 | 1999-08-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24263299A JP4012655B2 (ja) | 1999-08-30 | 1999-08-30 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006263137A Division JP2007027788A (ja) | 2006-09-27 | 2006-09-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068583A true JP2001068583A (ja) | 2001-03-16 |
| JP4012655B2 JP4012655B2 (ja) | 2007-11-21 |
Family
ID=17091951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24263299A Expired - Fee Related JP4012655B2 (ja) | 1999-08-30 | 1999-08-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4012655B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777795B2 (en) | 2001-09-12 | 2004-08-17 | Hitachi, Ltd. | Semiconductor integrated circuit modules, manufacturing methods and usage thereof |
| US7312402B2 (en) | 2002-10-11 | 2007-12-25 | International Business Machines Corporation | Method and apparatus for providing improved loop inductance of decoupling capacitors |
| US7355290B2 (en) | 2005-09-30 | 2008-04-08 | Fujitsu Limited | Interposer and method for fabricating the same |
| US7405366B2 (en) | 2005-09-30 | 2008-07-29 | Fujitsu Limited | Interposer and electronic device fabrication method |
| US7439199B2 (en) | 2004-07-15 | 2008-10-21 | Fujitsu Limited | Capacitive element, method of manufacture of the same, and semiconductor device |
| US7745924B2 (en) | 2007-08-30 | 2010-06-29 | Fujitsu Limited | Capacitor embedded in interposer, semiconductor device including the same, and method for manufacturing capacitor embedded in interposer |
| US7863524B2 (en) | 2006-09-26 | 2011-01-04 | Fujitsu Limited | Interposer and method for manufacturing the same |
| US8203198B2 (en) | 2006-03-01 | 2012-06-19 | Fujitsu Limited | Thin film capacitor device used for a decoupling capacitor and having a resistor inside |
-
1999
- 1999-08-30 JP JP24263299A patent/JP4012655B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777795B2 (en) | 2001-09-12 | 2004-08-17 | Hitachi, Ltd. | Semiconductor integrated circuit modules, manufacturing methods and usage thereof |
| US7312402B2 (en) | 2002-10-11 | 2007-12-25 | International Business Machines Corporation | Method and apparatus for providing improved loop inductance of decoupling capacitors |
| US7439199B2 (en) | 2004-07-15 | 2008-10-21 | Fujitsu Limited | Capacitive element, method of manufacture of the same, and semiconductor device |
| US8264063B2 (en) | 2004-07-15 | 2012-09-11 | Fujitsu Limited | Capacitive element, method of manufacture of the same, and semiconductor device |
| US7937830B2 (en) | 2005-09-30 | 2011-05-10 | Fujitsu Limited | Interposer and electronic device fabrication method |
| US7614142B2 (en) | 2005-09-30 | 2009-11-10 | Fujitsu Limited | Method for fabricating an interposer |
| US7405366B2 (en) | 2005-09-30 | 2008-07-29 | Fujitsu Limited | Interposer and electronic device fabrication method |
| US7355290B2 (en) | 2005-09-30 | 2008-04-08 | Fujitsu Limited | Interposer and method for fabricating the same |
| US8203198B2 (en) | 2006-03-01 | 2012-06-19 | Fujitsu Limited | Thin film capacitor device used for a decoupling capacitor and having a resistor inside |
| US7863524B2 (en) | 2006-09-26 | 2011-01-04 | Fujitsu Limited | Interposer and method for manufacturing the same |
| US8479386B2 (en) | 2006-09-26 | 2013-07-09 | Fujitsu Limited | Method for manufacturing interposer |
| US7745924B2 (en) | 2007-08-30 | 2010-06-29 | Fujitsu Limited | Capacitor embedded in interposer, semiconductor device including the same, and method for manufacturing capacitor embedded in interposer |
| US7846852B2 (en) | 2007-08-30 | 2010-12-07 | Fujitsu Limited | Method for manufacturing capacitor embedded in interposer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4012655B2 (ja) | 2007-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4912992B2 (ja) | キャパシタ内蔵基板及びその製造方法 | |
| JP3245329B2 (ja) | 半導体素子収納用パッケージ | |
| TW200414839A (en) | Semiconductor package, method of production of same, and semiconductor device | |
| JP4012652B2 (ja) | 半導体装置 | |
| JP4012655B2 (ja) | 半導体装置 | |
| JP4041253B2 (ja) | 集積回路素子搭載用基板および集積回路装置 | |
| JP2001144245A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP4738228B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2007234663A (ja) | 配線基板及びそれを用いた電子装置 | |
| JP4392422B2 (ja) | 半導体装置 | |
| JP2007027788A (ja) | 半導体装置 | |
| JP5171664B2 (ja) | 配線基板及び積層セラミックコンデンサ | |
| JP2001148457A (ja) | 高周波用半導体装置 | |
| JP3792483B2 (ja) | 多層配線基板 | |
| JP3545934B2 (ja) | 配線基板 | |
| JP2019029404A (ja) | 回路基板、電子部品および電子モジュール | |
| JP3878878B2 (ja) | 配線基板 | |
| JP4480418B2 (ja) | 配線基板 | |
| JP2001185675A (ja) | 半導体装置 | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ | |
| JP2668264B2 (ja) | 半導体素子収納用パッケージ | |
| JP3722793B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847239B2 (ja) | 半導体装置 | |
| JPH11312752A (ja) | 配線基板 | |
| JP2006128301A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070910 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |