KR100856450B1 - 관통 기판의 제조 방법 - Google Patents

Abstract

본 발명은 관통 기판은 표면(11)과 이면(12)을 관통하는 관통 구멍(19)을 갖는 실리콘 기판(10)과, 관통 구멍(19)의 내벽면을 따라 설치된 실리콘 산화막(13)과, 실리콘 산화막(13)의 내벽면에 형성된 Zn 및 Cu의 층(14, 15)과, Zn 및 Cu의 층(14, 15)의 내벽면을 따라, 사이에 절연층(16)을 통해, Cu의 시드 층(17)으로부터 성장된 Cu의 도금층(18)을 갖는 것을 목적으로 한다. 그 결과 크로스토크에 의해 노이즈를 배제할 수 있는 관통 전극을 제공할 수 있다.

Description

관통 기판의 제조 방법{METHOD FOR MANUFACTURING THROUGH SUBSTRATE}

본 발명은 관통 기판 및 인터포저 및 관통 기판의 제조 방법에 관해, 특히, 신호 전달 경로로서도 이용 가능한 관통 기판과 인터포저, 및 관통 기판의 제조 방법에 관한 것이다.

종래의 다층 배선 회로 기판은 배선층이 고밀도화됨으로써, 신호선이 근접하는 것으로 서로의 신호 배선간에 크로스토크 노이즈가 생겨나, 회로의 구동 소자에 동작 불량을 발생시킨다고 하는 문제가 있었다. 이러한 문제를 해결하는 하나의 방법이 예컨대, 일본 특허 공개 제2004-63725호 공보에 기재되어 있다.

동일한 공보에 의하면, 기판의 내부에 동축 구조의 동축선을 형성하여 신호 배선층으로서 이용하고 있다.

종래의 크로스토크 노이즈를 배제하는 방법은 상기와 같이 행해지고 있었다. 일본 특허 공개 제2004-63725호 공보에 있어서는, 동축 구조를 기판에 평행하게 배치하여, 그것을 접지 전위나 전원 전위 층의 근방에 배치함으로써 노이즈의 배제를 행하고 있으므로, 기판 내의 구성이 복잡하게 된다는 문제가 있었다.

본 발명은 상기와 같은 과제를 감안하여 이루어질 수 있었던 것으로, 크로스토크에 의한 노이즈를 배제할 수 있는 관통 기판과 인터포저, 및 관통 기판의 제조 방법을 제공하는 것을 목적으로 한다.

본 발명에 따른 관통 기판은 표리면을 관통하는 관통 구멍을 갖는 기판과, 관통 구멍의 내벽면을 따라 설치되며, 내부에 내벽면을 갖는 제1 도전층과, 제1 도전층의 내벽면을 따라, 사이에 절연층을 매개로 설치된 제2 도전층을 갖는다.

본 발명에 따른 관통 기판은 표리면을 관통하는 관통 구멍의 내벽면을 따라 설치된 제1 도전층과, 제1 도전층의 내벽면을 따라, 사이에 절연층을 매개로 설치된 제2 도전층을 갖는다. 관통 구멍의 내부에 제2 도전층은 절연층을 매개로 제1 도전층으로 둘러싸인 구성으로 형성되므로, 차폐성이 향상된 동축 케이블의 구성을 얻을 수 있다.

그 결과, 크로스토크에 의한 노이즈를 배제할 수 있는 관통 기판을 제공할 수 있다.

바람직하게는, 제1 도전층은 실드선으로서 작동하며, 제2 도전층은 신호선으로서 작동한다.

기판은 절연물 기판이더라도 좋으며, 반도체 기판이더라도 좋다.

기판이 반도체 기판인 경우에는 관통 구멍의 내벽면과 제1 도전층 사이에 절연층을 더 포함한다.

관통 구멍은 인터포저의 관통 구멍이더라도 좋다.

본 발명의 다른 국면에 있어서는, 관통 기판의 제조 방법은 표리면을 갖는 기판을 준비하는 단계와, 기판에 관통 구멍을 형성하는 단계와, 관통 구멍의 내벽면을 따라, 내부에 내벽면을 갖는 제1 도전층을 형성하는 단계와, 제1 도전층의 내벽면을 따라 사이에 절연층을 매개로 제2 도전층을 형성하는 단계를 포함한다.

바람직하게는, 표리면을 갖는 기판을 준비하는 단계는 반도체 기판을 준비하는 단계를 포함하며, 관통 구멍의 내벽면을 따라, 내부에 내벽면을 갖는 제1 도전층을 형성하기 전에, 관통 구멍의 내벽면을 따라, 내부에 내벽면을 갖는 절연층을 형성하는 단계를 더 포함하고, 그 후, 절연층의 내벽면을 따라 제2 도전층을 형성하는 단계를 포함한다.

본 발명의 또 다른 국면에 있어서는, 인터포저는 기판과, 기판 상에 설치된 제1 도전층과, 기판 상에 설치되며 제1 도전층의 위에, 절연층을 사이에 두고 설치된 제2 도전층을 포함한다.

인터포저에 있어서, 기판과, 기판 상에 설치된 제1 도전층과, 기판 상에 설치되어 제1 도전층의 위에 절연층을 사이에 두고 설치된 제2 도전층을 포함하므로, 절연층으로 분리되는 제1 도전층과 제2 도전층을 이용하여 수동 소자를 형성할 수 있다.

그 결과, 수동 소자가 형성된 다기능을 갖는 인터포저를 제공할 수 있다.

바람직하게는, 제2 도전층은 절연층을 사이에 두고 상기 제1 도전층에 의해 둘러싸여진다.

나아가서 바람직하게는, 제1 도전층과 제2 도전층은 수동 소자를 구성한다.

제1 도전층은 제1 전위로 유지되며, 제2 도전층은 제1 전위와 다른 제2 전위로 유지되어도 좋고, 동일한 전위로 유지되어도 좋다.

또한, 제1 도전층은 실드선으로서 작동하며, 제2 도전층은 신호선으로서 작동하여도 좋다.

바람직하게는, 기판은 도전체 또는 반도체 기판을 포함하며, 기판이 도전체 또는 반도체 기판일 때에는, 기판은 제1 도전층 및 제2 도전층의 전위와 다른 전위로 유지되어도 좋고, 제1 도전층 또는 제2 도전층의 적어도 한쪽과 동일한 전위로 유지되어도 좋다.

여기서, 제1 도전층을 제1 전위로 유지하고, 제2 도전층을 제1 전위와 다른 제2 전위로 유지하면 커패시터를 형성할 수 있다. 제1 도전층과 제2 도전층을 동일한 전위로 유지하면, 가드 전극으로서 기능시킬 수 있다.

바람직하게는, 제1 도전층은 절연층을 사이에 두고 상기 제2 도전층에 의해 둘러싸여 있다. 제1 도전층이 절연층을 사이에 두고 상기 제2 도전층에 의해 둘러싸여 있으므로, 차폐성이 향상된 동축 케이블의 구성이 얻어진다.

그 결과, 크로스토크에 의한 노이즈를 배제할 수 있는 인터포저를 제공할 수 있다.

도 1a는 기판으로서 반도체 기판을 이용한 경우의 관통 기판의 제조 방법을 단계마다 도시한 도면.

도 1b는 기판으로서 반도체 기판을 이용한 경우의 관통 기판의 제조 방법을 단계마다 도시한 도면.

도 1c는 기판으로서 반도체 기판을 이용한 경우의 관통 기판의 제조 방법을 단계마다 도시한 도면.

도 1d는 기판으로서 반도체 기판을 이용한 경우의 관통 기판의 제조 방법을 단계마다 도시한 도면.

도 2a는 기판으로서 절연 기판을 이용한 경우의 관통 기판의 제조 방법을 단계마다 도시한 도면.

도 2b는 기판으로서 절연 기판을 이용한 경우의 관통 기판의 제조 방법을 단계마다 도시한 도면.

도 2c는 기판으로서 절연 기판을 이용한 경우의 관통 기판의 제조 방법을 단계마다 도시한 도면.

도 2d는 기판으로서 절연 기판을 이용한 경우의 관통 기판의 제조 방법을 단계마다 도시한 도면.

도 3은 본 발명의 일실시 형태에 따른 인터포저의 관통 구멍 근방의 단면도.

도 4a는 인터포저의 기판 상의 배선층의 배치를 도시한 도면

도 4b는 인터포저의 기판 상의 배선층의 배치를 도시한 도면.

도 5a는 인터포저의 내부에 실드 기능을 갖게 한 경우의 구성을 도시한 도면.

도 5b는 인터포저의 내부에 실드 기능을 갖게 한 경우의 구성을 도시한 도면.

도 6a는 인터포저 내에 수동 소자를 형성하는 경우의 처리를 단계마다 도시 한 도면.

도 6b는 인터포저 내에 수동 소자를 형성하는 경우의 처리를 단계마다 도시한 도면.

도 6c는 인터포저 내에 수동 소자를 형성하는 경우의 처리를 단계마다 도시한 도면.

도 6d는 인터포저 내에 수동 소자를 형성하는 경우의 처리를 단계마다 도시한 도면.

도 7a는 인터포저 내에 구성된 기능 소자의 사시도.

도 7b는 인터포저 내에 구성된 기능 소자의 사시도.

도 7c는 인터포저 내에 구성된 기능 소자의 사시도.

도 8은 도전층과 절연층으로 이루어지는 구성의 회로도.

이하, 본 발명의 일실시 형태를 도면을 참조하여 설명한다. 도 1a∼도 1d는 본 발명의 일실시 형태에 따른 관통 기판의 제조 공정을 단계마다 도시한 도면이다. 여기서 관통 기판이란 기판의 표면으로부터 이면에 걸쳐 관통 구멍을 갖는 기판을 말하며, 프린트 기판(플렉시블을 포함함) 및 인터포저(실리콘 인터포저를 포함함)를 포함한다.

도 1을 참조하여, 우선, 표면(11) 및 이면(12)을 갖는 양면 사이를 관통하는 복수의 관통 구멍(19)이 설치된 실리콘 기판(관통 기판)(10)을 준비한다. 또한, 기판(10) 전체는 실리콘 산화막(13)으로 덮여 있는 것으로 한다. 이어서, 예컨대, 무 전해 도금으로 관통 구멍(19)의 내부 및 표면 및 이면 주위에 Zn 층(14)을 형성한다(도 1a). 이어서, Zn 층(14) 위에 Cu 층(15)을 동일하게 무전해 도금으로 형성한다(도 1b, 이들의 층이 제1 도전층이 됨). 다음으로, Cu의 층(15) 위에, 예컨대, 스퍼터링으로 절연층(16)을 형성한다. 이 절연층(16)은 스퍼터링에 한정되지 않고, CVD에 의해 실리콘 산화막이나 실리콘 질화막으로 형성되어도 좋고, 전착 수지 형성되어도 좋다. 여기서 전착 수지로는 PTFE나, 레지스트나, 폴리이미드나, 폴리아미드 등이 있다.

또한, 스퍼터링이나 CVD는 진공 장치를 준비해야 하지만, 전착 수지는 그러한 필요가 없으므로 바람직하다.

다음으로, 관통 구멍(19)의 이면(12) 측에 있어서, 예컨대 Cu의 시드층(17)을 설치하여, 이것을 전계 또는 무전해 도금의 전극으로서 형성하여, 이 전극으로부터, 표면(11)측을 향해 절연층(16)으로 구성된 관통 구멍의 내부에 도금층을 성장시켜 관통시킨 도전층(제2 도전층)(18)을 형성한다(도 1D).

이에 따라, 기판(10)의 관통 구멍(19)은 그 중심으로부터 도전층(18), 절연층(16), 도전층(15 및 14)으로 충전되어, 차폐성이 향샹된 동축 케이블의 형상을 얻을 수 있다. 이 형상은 노이즈를 저감시킬 수 있음과 동시에, 기생 용량을 감하는 동시에, 신호의 고속 전송이 가능한, 동축 케이블의 형상을 갖는 비아 홀이므로, 이하, 이 형상을 동축 비아라고 한다.

다음으로 본 발명의 다른 실시 형태에 대해 설명한다. 상기 실시 형태에 있어서 실리콘의 기판을 이용한 예에 대해 설명했지만, 이 실시 형태에 있어서 관통 기판으로서, 유리 기판이나 사파이어 기판과 같은 절연 기판을 이용한다.

도 2a∼도 2d는 그와 같이 절연 기판을 이용한 경우의 도 1a∼도 1d에 대응하는 도면이다. 도 2a∼도 2d를 참조하여, 이 실시 형태에서 관통 기판은 절연 기판이므로, 이전의 실시 형태와 같이, 관통 구멍의 내벽을 따라 산화막과 같은 절연층(13)을 설치할 필요가 없다.

그 이외의 부분에 대해서는 이전의 실시 형태와 동일하므로, 그 설명은 생략한다.

다음으로, 본 발명의 일실시 형태에 따른 관통 기판을 인터포저에 적용한 경우에 대해 설명한다. 도 3은 본 발명을 인터포저에 적용한 경우의 인터포저의 관통 구멍 근처의 단면도이다.

도 3을 참조하여, 인터포저는 관통 구멍(28)의 내부에 도전층(제1 도전층)(27)을 지니고 도전층(27)은 절연층(23)을 매개로 도전층(제2 도전층)(24)에 둘러싸여 있다.

도전층(27)이 절연층(23)을 통해 도전층으로 둘러싸여 있으므로, 동축 케이블의 구성을 얻을 수 있다. 그 결과, 노이즈에 강한 인터포저를 제공할 수 있다.

도전층(24)은 절연층(23)을 사이에 두고 도전층(27)을 둘러싼 상태로 기판(20) 위에 절연층(29)을 사이에 두고 연장한다. 이 때, 도 3에 도시한 바와 같이, 도전층(27)은 신호선(31)으로서 이용되며, 도전층(24)은 실드 배선(32a, 32b)으로서 이용된다.

또한, 신호선(31) 및 실드 배선(32a, 32b)은 원통형에 한정되지 않고, 동시 에, 기판(20)의 표면 상에서는 평면형의 배선이 되도록 하여도 좋다.

여기에는, 실드 배선은 신호선과는 접속되어 있지 않고, 플로팅 상태이다. 그러나, 필요에 따라, 뒤에 설명한 바와 같이 신호선과 실드선은 동일한 전위로 접속하여도 좋다.

다음으로, 상기한 바와 같이, 기판(20)의 표면 상에 평면상의 배선을 행한 예에 대해 설명한다. 도 4a는 그 경우의 인터포저의 단면도이다.

도 4a를 참조하여, 인터포저의 기판(20) 상에, 서로 절연층(29)을 매개로 중앙부에 신호선이 되는 도전층(31a)을 설치하고, 그것을 둘러싸도록 상하, 좌우에 실드층이 되는 도전층(32a, 32b, 32c 및 32d)을 형성한다.

도 4b는 도 4a의 변형예이다. 이 경우도 도 4a와 동일한 구성이지만, 실드선이 되는 도전층을 전부 접속한 도전층(32e)을 형성하여, 신호선이 되는 도전층(31b)을 절연층(28)을 통해 도전층(32e)으로 둘러싼다. 이와 같이 하여, 인터포저 내에, 동축 구조를 갖는 배선층을 용이하게 구성할 수 있다.

도 5a 및 도 5b는 전극 패드를 도시한 도면이다. 도 5a는 평면도이며(도 5B에서, A-A로 도시하는 평면도), 도 5b는 도 4a, 도 4b에 대응하는 사시도이다. 또한, 여기서는 기판을 생략하고 있다.

도 5a 및 도 5b를 참조하여, 여기서는, 4개의 전극 패드 45a로부터 45d의 각각에 접속된 신호선 41a로부터 41d가 도시되어 있다. 각각의 신호선 41a로부터 41d는 상하 및 좌우에 설치된 실드 전극 42, 43 및 44로 둘러싸여 있다.

다음으로 본 발명의 또 다른 실시 형태에 대해 설명한다. 이 실시 형태에 있 어서는, 인터포저의 내부에 코일(L), 커패시터(C) 및 저항(R)과 같은 수동 소자를 형성한다.

도 6a∼도 6d는 이 경우의 수동 소자의 형성을 단계마다 도시한 도면이다. 또한, 여기서는 포토리소그래피의 공정의 상세한 설명에 대해서는 생략하고 있다. 도 6a∼도 6d를 참조하여, 우선, 실리콘 기판(50)을 준비한다. 도시하지는 않았지만, 기판 표면은 SiO₂, SiN 등의 절연막으로 덮여져 있다. 이어서, 기판(50)의 표면(51) 상에 금속으로 도전층(52)을 형성한다(도 6a).

이어서, 도전층(52) 상에 절연층(53)을 형성한다(도 6b). 이 절연층(53)의 형성은 CVD를 이용하여 실리콘 산화막이나 실리콘 질화막을 형성하여도 좋고, 스퍼터링이나 전착 수지를 이용하여 형성하여도 좋다. 이어서, 절연층(53)의 일부에 비아 홀을 설치하여 절연층(53) 위에 형성된 도전층(54)과 접속한다. 그 위에 절연층(55)을 더 형성한다.

도 6d는 도 6c에서, D-D로 도시되는 부분의 단면도이다. 도 6c및 도 6d를 참조하여, 인터포저에 있어서, 도전층(52)과 도전층(54)이 절연층(53)을 매개로 대향하고 있는 구성을 얻을 수 있다. 이 구성은 커패시터로서 이용 가능하다. 또한, 도전층(52)과 도전층(54)을 동일한 전위로 함으로써, 신호선과 실드선의 관계를 얻을 수도 있다. 이와 같이, 인터포저 내에 수동 소자를 형성하는 것이 가능하다.

다음으로, 도 6a∼도 6d에 도시한 구성을 이용하여 인터포저 내에 복수의 기능 부품을 구성한 구체예에 대해 설명한다. 도 7a∼도 7c는 이 경우의 구체예를 도 시하는 사시도이다. 여기에서도, 기판(60) 상의 산화막에 대해서는 생략하고 있다. 도 7a는 저항(R)을 형성한 경우의 사시도이다. 도 7a를 참조하여, 실리콘의 기판(60)에 설치된 동축 비아(61)에 접속하여 두 번째 층에 금속 도전층(62)을 형성한다. 동일한 층에 금속 도전층(64)을 형성한다. 한편, 기판(60)의 표면 상에 폴리실리콘의 층(63)을 형성하여, 그 양단을 제1 및 제2 의 도전층(62, 64)에 접속한다.

폴리실리콘의 층(63)은 금속에 비해 몇 자릿수 큰 저항치를 갖고 있으므로, 이를 저항층으로 이용할 수 있다.

다음으로 다른 예에 대해 설명한다. 도 7b는 커패시터 C를 형성한 경우의 사시도이다. 도 7b를 참조하여, 실리콘 기판(60)에 설치된 동축 비아(61)에 접속하여 두 번째 층에 금속 도전층(66)을 형성한다. 동일한 두 번째 층에 금속 도전층(67)을 형성한다. 한편, 기판(60)의 표면 상에, 도전층(67)과의 사이에 절연층(68)을 사이에 두고 금속 도전층(65)을 형성하며, 도전층(66)과 도전층(65)을 접속한다.

이와 같이 하면, 도전층(65)과 도전층(67)은 절연층(68)을 사이에 두고 있으므로, 커패시터(C)로서의 기능을 한다.

다음, 또 다른 예에 대해 설명한다. 도 7c는 별도의 커패시터(C)를 형성한 경우의 사시도이다. 도 7c를 참조하여, 실리콘 기판(60)에 설치된 동축 비아(61)에 접속하여, 기판(60)의 표면 상에, 절연층(68)을 사이에 두고 금속 도전층(69)을 형성한다. 이와 같이 하면, 기판(60)과 도전층(69)은 절연층(68)을 사이에 두고 있으므로, 커패시터 C로서의 기능을 한다.

다음으로 도 6a∼도 6d나 도 7a∼도 7c에서 도시한 인터포저의 내부에 구성되는 기능 소자의 일반적 구성에 대해 설명한다. 도 8은 도 6a∼도 6d 및 도 7a∼도 7c로 도시한 도전층과 절연층으로 이루어지는 구성(70)을 도시하는 회로도이다. 여기에서는 도 7b에서 도시한 구성을 일례로서 들고 있다.

도 8을 참조하여, 도전층(65)과 도전층(67) 사이에 절연층(68)을 매개로 접속되어 있다. 지금, 도전층(65)이 접지되어, 도전층(67)이 전원에 접속되어 있는 것으로 한다. 이 경우는 구성(70)은 커패시터(C)로서 기능한다.

한편, 도전층(65)과 도전층(67)이 동일한 전위에 접속되어 있으면, 기생 용량을 작게 할 수 있음과 동시에, 실드 배선으로서 기능하고 가드 전극으로서 기능한다.

또한, 기판이 실시 형태에 도시한 바와 같이, 실리콘 기판과 같은 반도체 기판이나, 도전체 기판인 경우에는 기판을 도전층(65)이나 도전층(67)의 전위와 다른 전위로 유지하여도 좋고, 도전층(65) 또는 도전층(67)의 적어도 한쪽과 동일한 전위로 유지하여도 좋다.

상기 실시 형태에서는 관통 구멍으로서, 원형 또는 원주형을 이용한 경우에 대해 설명했지만, 이에 한정하지 않고, 구형이나 다각형 등이라도 좋다.

상기 실시 형태에서는 기판으로서 실리콘 기판을 이용한 예에 대해 설명했지만, 이에 한정하지 않고, 유리 기판이나 사파이어 기판 등의 절연물 기판이라도 좋다.

본 발명에 따른 관통 기판 및 인터포저는 동축 케이블과 동일한 기능을 갖는 기판으로서, 유리하게 이용될 수 있다.

Claims (15)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 표리면을 갖는 기판을 준비하는 단계와;

   상기 기판에 관통 구멍을 형성하는 단계와;

   상기 관통 구멍의 내벽면을 따라, 내부에 내벽면을 갖는 제1 도전층을 형성하는 단계와;

   상기 제1 도전층의 내벽면을 따라, 사이에 절연층을 매개로 제2 도전층을 형성하는 단계를 포함하고,

   상기 제2 도전층을 형성하는 단계는, 기판의 일면에 시드를 형성하는 단계와, 상기 시드로부터 기판의 타면측으로 도금층을 성장시키는 단계를 포함하는 관통 기판의 제조 방법.
7. 제6항에 있어서, 상기 표리면을 갖는 기판을 준비하는 단계는 반도체 기판을 준비하는 단계를 포함하며,

   상기 관통 구멍의 내벽면을 따라 내부에 내벽면을 갖는 제1 도전층을 형성하기 전에, 상기 관통 구멍의 내벽면을 따라 내부에 내벽면을 갖는 절연층을 형성하는 단계를 더 포함하고, 그 후, 상기 절연층의 내벽면을 따라 상기 제1 도전층을 형성하는 단계를 포함하는 것인 관통 기판의 제조 방법.
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제

Images