JP3822129B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP3822129B2 JP3822129B2 JP2002113723A JP2002113723A JP3822129B2 JP 3822129 B2 JP3822129 B2 JP 3822129B2 JP 2002113723 A JP2002113723 A JP 2002113723A JP 2002113723 A JP2002113723 A JP 2002113723A JP 3822129 B2 JP3822129 B2 JP 3822129B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- connection terminals
- main surface
- insulating layer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＣチップとコンデンサが搭載される配線基板に関し、特に、ＩＣチップの端子と接続されるＩＣ接続端子と、コンデンサの端子と接続されるコンデンサ接続端子とが同一面上に形成されてなり、コア基板を有する配線基板に関する。
【０００２】
【従来の技術】
従来より、ＩＣチップとコンデンサが搭載される配線基板が知られている。例えば、図７〜図１２に示す配線基板９０１が挙げられる。図７は簡略化した部分断面図を、図８は基板主面９０２側から見た簡略化した平面図を、図９は基板裏面９０３側から見た簡略化した平面図を示す。また、図１０は主面側第３導体層９６５の１／８部分の簡略化した部分平面図を、図１１は主面側第１導体層９６１の１／８部分の簡略化した部分平面図を、図１２は裏面側第１導体層９７１の１／８部分の簡略化した部分平面図を示す。
【０００３】
この配線基板９０１は、図７中に破線で示すＩＣチップＩＣ１及び複数のコンデンサＣＯＮ１が搭載される基板主面９０２と、マザーボードに接続される基板裏面９０３とを有する略矩形の略板形状である。
配線基板９０１は、その中心にコア基板９１１を備える。このコア基板９１１のコア主面９１２上には、絶縁層（主面側第１絶縁層９２１，主面側第２絶縁層９２４）が積層され、さらにその上には、主面側ソルダーレジスト層９２７が積層されている。また同様に、コア基板９１１のコア裏面９１３上にも、絶縁層（裏面側第１絶縁層９４１，裏面側第２絶縁層９４４）が積層され、さらにその上にも、裏面側ソルダーレジスト層９４７が積層されている。
【０００４】
このうちコア基板９１１には、これを貫通する多数のスルーホール導体９１６が所定の位置に形成されている。
主面側第１絶縁層９２１には、これを貫通する多数のフィルドビア９２３が所定の位置に形成され、また、主面側第２絶縁層９２４にも、これを貫通する多数のフィルドビア９２６が所定の位置に形成されている。
主面側ソルダーレジスト層９２７には、これを貫通する多数の主面側開口９２８が所定の位置に形成されている。この主面側開口９２８には、ＩＣチップＩＣ１が搭載される領域に形成された平面視円形状の多数の第１主面側開口９２９と、コンデンサＣＯＮ１が搭載される領域に形成された平面視矩形状の複数の第２主面側開口９３０がある。
【０００５】
各々の第１主面側開口９２９には、ＩＣチップＩＣ１の端子と接続されるＩＣ接続端子９３１が、主面側第２絶縁層９２４の表面９２４Ｈ上に形成されている（図７及び図８参照）。これらのＩＣ接続端子９３１は、主面側Ｎｉメッキ層９３３とこれに溶着したハンダバンプ９３５とからなる。ＩＣ接続端子９３１としては、電源電位とされる多数の電源ＩＣ接続端子９３１Ｐと、接地電位とされる多数の接地ＩＣ接続端子９３１Ｇと、信号が伝送される多数の信号ＩＣ接続端子９３１Ｓがある。
一方、各々の第２主面側開口９３０には、コンデンサＣＯＮ１の端子と接続されるコンデンサ接続端子９３７が、主面側第２絶縁層９２４の表面９２４Ｈ上、即ち、ＩＣ接続端子９３１と同一面上に形成されている（図７及び図８参照）。これらのコンデンサ接続端子９３７も、主面側Ｎｉメッキ層９３３とハンダバンプ９３５とからなる。コンデンサ接続端子９３７としては、電源電位とされる複数の電源コンデンサ接続端子９３７Ｐと、接地電位とされる複数の接地コンデンサ接続端子９３７Ｇがある。
【０００６】
他方、図７に示すように、裏面側第１絶縁層９４１にも、これを貫通する多数のフィルドビア９４３が所定の位置に形成され、また、裏面側第２絶縁層９４４にも、これを貫通する多数のフィルドビア９４６が所定の位置に形成されている。
裏面側ソルダーレジスト層９４７には、これを貫通する平面視略円形状の多数の裏面側開口９４８が形成され、各々の裏面側開口９４８には、マザーボードの端子と接続される裏面接続端子９５１が形成されている（図７及び図９参照）。
【０００７】
コア基板９１１と主面側第１絶縁層９２１との層間、即ち、コア主面９１２には、図７及び図１１に示すように、電源電位とされる電源コアプレーン層（主面側第１導体層）９６１が略ベタ状に形成されている。この電源コアプレーン層９６１には、図１１中に「×」印で示す位置に、電源電位とされるスルーホール導体９１６が基板裏面９０３側から接続すると共に、主面側第１絶縁層９２１のフィルドビア９２３のうち電源電位とされるものが基板主面９０２側から接続している。一方、接地電位とされるあるいは信号が伝送されるスルーホール導体９１６や、接地電位とされるあるいは信号が伝送されるフィルドビア９２３は、電源コアプレーン層９６１に形成された開口９６２内を絶縁しつつ貫通している。
【０００８】
主面側第１絶縁層９２１と主面側第２絶縁層９２４との層間には、図７に示すように、配線やパッドを有する所定パターンの主面側配線層（主面側第２導体層）９６３が形成されている。この主面側配線層９６３は、主面側第１絶縁層９２１のフィルドビア９２３や、主面側第２絶縁層９２４のフィルドビア９２６と接続している。
【０００９】
主面側第２絶縁層９２４と主面側ソルダーレジスト層９２７との層間、即ち、主面側第２絶縁層９２４の表面９２４Ｈには、図７及び図１０に示すように、ＩＣ接続端子用パッド９６７とコンデンサ接続端子用パッド９６８を有する主面側第３導体層９６５が形成されている。ＩＣ接続端子用パッド９６７には、主面側第２絶縁層９２４のフィルドビア９２６が基板裏面９０３側から接続すると共に、ＩＣ接続端子９３１が基板主面９０２側から接続している。一方、コンデンサ接続用パッド９６８には、主面側第２絶縁層９２４のフィルドビア９２６が基板裏面９０３側から接続すると共に、コンデンサ接続端子９３７が基板主面９０２側から接続している。
【００１０】
他方、コア基板９１１と裏面側第１絶縁層９４１との層間、即ち、コア裏面９１３には、図７及び図１２に示すように、接地電位とされる接地コアプレーン層（裏面側第１導体層）９７１が略ベタ状に形成されている。この接地コアプレーン層９７１には、図１２中に「×」印で示す位置に、接地電位とされるスルーホール導体９１６が基板主面９０２側から接続すると共に、裏面側第１絶縁層９４１のフィルドビア９４３のうち接地電位とされるものが基板裏面９０３側から接続している。一方、電源電位とされるあるいは信号が伝送されるスルーホール導体９１６や、電源電位とされるあるいは信号が伝送されるフィルドビア９４３は、接地コアプレーン層９７１に形成された開口９７２内を絶縁しつつ貫通している。
【００１１】
裏面側第１絶縁層９４１と裏面側第２絶縁層９４４との層間には、図７に示すように、配線やパッドを有する所定パターンの裏面側配線層（裏面側第２導体層）９７３が形成されている。この裏面側配線層９７３は、裏面側第１絶縁層９４１のフィルドビア９４３や、裏面側第２絶縁層９４４のフィルドビア９４６と接続している。
裏面側第２絶縁層９４４と裏面側ソルダーレジスト層９４７との層間には、図７に示すように、多数の裏面接続端子用パッド９７６を有する裏面側第３導体層９７５が形成されている。この裏面接続端子用パッド９７６には、裏面側第２絶縁層９４４のフィルドビア９４６が基板主面９０２側から接続すると共に、裏面接続端子９５１が基板裏面９０３側から接続している。
【００１２】
以上の説明から明らかなように、この配線基板９０１では、電源電位の供給は、電源ＩＣ接続端子９３１Ｐから、ＩＣ接続端子用パッド９６７と、フィルドビア９２６，９２３と、電源コアプレーン層９６１と、フィルドビア９２３，９２６と、コンデンサ接続端子用パッド９６８とを順に通り、電源コンデンサ接続端子９３７Ｐに至る経路を経由して行われる。一方、接地電位の供給は、接地ＩＣ接続端子９３１Ｇから、ＩＣ接続端子用パッド９６７と、フィルドビア９２６，９２３と、スルーホール導体９１６と、接地コアプレーン層９７１と、スルーホール導体９１６と、フィルドビア９２３，９２６と、コンデンサ接続端子用パッド９６８とを順に通り、接地コンデンサ接続端子９３７Ｇに至る経路を経由して行われる。
【００１３】
【発明が解決しようとする課題】
しかしながら、このような配線基板９０１は、コア基板９１１が比較的厚いため、コア主面９１２にある電源コアプレーン層９６１と、コア裏面９１３にある接地コアプレーン層９７１との間の距離が大きく、相互インダクタンスが大きい。このため、搭載するＩＣチップＩＣ１から搭載するコンデンサＣＯＮ１までのインダクタンスが大きくなる。
また、接地電位を供給する経路のうち、ＩＣチップＩＣ１から接地コアプレーン層９７１に至る経路、及び、この接地コアプレーン層９７１からコンデンサＣＯＮ１に至る経路に、インダクタンスの大きいスルーホール導体９１６が介在する。このため、搭載するＩＣチップＩＣ１から搭載するコンデンサＣＯＮ１までのインダクタンスが大きくなる。
【００１４】
本発明はかかる現状に鑑みてなされたものであって、コア基板を有し、ＩＣチップとコンデンサが搭載される配線基板について、ＩＣチップからコンデンサまでのインダクタンスを小さくすることができる配線基板を提供することを目的とする。
【００１５】
【課題を解決するための手段、作用及び効果】
その解決手段は、ＩＣチップとコンデンサが搭載される配線基板であって、コア主面とコア裏面とを有するコア基板と、上記コア主面上に積層された絶縁層と、上記絶縁層上に積層されたソルダーレジスト層と、上記絶縁層の表面上に形成され、上記ＩＣチップの端子と接続される多数のＩＣ接続端子であって、第１の電位とされる多数の第１ＩＣ接続端子を含むＩＣ接続端子と、上記絶縁層の表面上に形成され、上記コンデンサの端子と接続される複数のコンデンサ接続端子であって、上記第１の電位とされる複数の第１コンデンサ接続端子を含むコンデンサ接続端子と、上記絶縁層の表面に形成された導体層であって、多数配置された上記第１ＩＣ接続端子のうち最外周に位置する複数の最外周第１ＩＣ接続端子と、上記複数の第１コンデンサ接続端子とを接続する経路を有し、上記第１の電位とされる第１導体層と、を備える配線基板である。
【００１６】
この配線基板には、ＩＣチップの端子と接続される多数のＩＣ接続端子と、コンデンサの端子と接続される複数のコンデンサ接続端子とが、同一面上（絶縁層の表面上）に形成されている。そして、本発明では、同じ絶縁層の表面に、第１の電位（例えば接地電位）とされる第１導体層が形成されている。この第１導体層は、多数配置された第１の電位とされる第１ＩＣ接続端子のうち最外周に位置する複数の最外周第１ＩＣ接続端子、及び、第１の電位とされる複数の第１コンデンサ接続端子にそれぞれ接続している。
このような配線基板は、第１の電位を供給する経路のうち、最外周第１ＩＣ接続端子から第１導体層に至る経路、及び、この第１導体層から第１コンデンサ接続端子に至る経路に、インダクタンスの大きなスルーホール導体が介在しない。さらに、ビア導体も介在しない。従って、ＩＣチップからコンデンサまでのインダクタンスを小さくすることができる。
【００１７】
本発明の配線基板は、上記の構成を満たすものであればいずれのものでもよい。例えば、絶縁層は、１層からなるものでも、多層からなるものでもよく、多層からなる場合には、それらの層間に配線層等の導体層が形成されていてもよい。そして、配線基板としては、コア基板の両面に絶縁層が積層され、これらの上にそれぞれソルダーレジスト層が積層されたもの、また、コア基板の片面に絶縁層が積層され、この上にソルダーレジスト層が積層されたものなどが挙げられる。
なお、絶縁層を構成する絶縁体は、アルミナ、窒化アルミニウム、ガラスセラミック、低温焼成セラミックなどのセラミックでも、エポキシ樹脂、ＢＴ樹脂などの樹脂でも、あるいは、ガラス−エポキシ樹脂複合材料、セラミック−樹脂複合材料などの複合材料などであってもよい。
また、ＩＣ接続端子やコンデンサ接続端子は、いずれの形態でもよく、例えば、絶縁層の表面のパッド上に被着した金属層からなるものや、このような金属層とこれに溶着したハンダバンプとからなるものなどが挙げられる。
また、コア基板は、前述した絶縁層と同様に、１層からなるものでも、多層からなるものでもよく、多層からなる場合には、それらの層間に配線層等の導体層が形成されていてもよい。また、コア基板を構成する絶縁体も、前述した絶縁層と同様に、セラミックでも樹脂でも複合材料などでもよい。
【００１８】
さらに、上記の配線基板であって、前記第１導体層は、前記複数の最外周第１ＩＣ接続端子及び前記複数の第１コンデンサ接続端子にそれぞれ接続する略ベタ状の第１プレーン層である配線基板とすると良い。
【００１９】
本発明によれば、第１導体層は、複数の最外周第１ＩＣ接続端子及び複数の第１コンデンサ接続端子にそれぞれ接続する略ベタ状の第１プレーン層である。略ベタ状のプレーン層は、インダクタンスが小さいので、ＩＣチップからコンデンサまでのインダクタンスをさらに小さくすることができる。
【００２０】
また、他の解決手段は、ＩＣチップとコンデンサが搭載される配線基板であって、コア主面とコア裏面を有するコア基板と、上記コア主面上に積層された絶縁層と、上記絶縁層上に積層されたソルダーレジスト層と、上記絶縁層の表面上に形成され、上記ＩＣチップの端子と接続される多数のＩＣ接続端子であって、第１の電位とされる多数の第１ＩＣ接続端子、及び、第２の電位とされる多数の第２ＩＣ接続端子、を含むＩＣ接続端子と、上記絶縁層の表面上に形成され、上記コンデンサの端子と接続される複数のコンデンサ接続端子であって、上記第１の電位とされる複数の第１コンデンサ接続端子、及び、上記第２の電位とされる複数の第２コンデンサ接続端子、を含むコンデンサ接続端子と、上記絶縁層の表面に形成された導体層であって、多数配置された上記第１ＩＣ接続端子のうち最外周に位置する複数の最外周第１ＩＣ接続端子と、上記複数の第１コンデンサ接続端子とを接続する経路を有し、上記第１の電位とされる第１導体層と、上記コア主面に形成された略ベタ状のプレーン層であって、上記多数の第２ＩＣ接続端子及び上記複数の第２コンデンサ接続端子に、上記絶縁層を貫通するビア導体を介してそれぞれ接続し、上記第２の電位とされる第２コアプレーン層と、上記コア裏面に形成された略ベタ状のプレーン層であって、上記多数の第１ＩＣ接続端子のうち、少なくとも、上記複数の最外周第１ＩＣ接続端子を除いた内側第１ＩＣ接続端子、及び、上記複数の第１コンデンサ接続端子の少なくとも一部に、上記絶縁層を貫通するビア導体及び上記コア基板を貫通するスルーホール導体を介してそれぞれ接続し、上記第１の電位とされる第１コアプレーン層と、を備える配線基板である。
【００２１】
この配線基板には、ＩＣチップの端子と接続される多数のＩＣ接続端子と、コンデンサの端子と接続される複数のコンデンサ接続端子とが、同一面上（絶縁層の表面上）に形成されている。そして、本発明では、同じ絶縁層の表面に、第１の電位（例えば接地電位）とされる第１導体層が形成されている。この第１導体層は、多数配置された第１の電位とされる第１ＩＣ接続端子のうち最外周に位置する複数の最外周第１ＩＣ接続端子、及び、第１の電位とされる複数の第１コンデンサ接続端子にそれぞれ接続している。
さらに、コア基板のコア主面には、第２の電位（例えば電源電位）とされる略ベタ状の第２コアプレーン層が形成されている。この第２コアプレーン層は、ＩＣ接続端子のうち第２の電位とされる多数の第２ＩＣ接続端子、及び、コンデンサ接続端子のうち第２の電位とされる複数の第２コンデンサ接続端子に、絶縁層を貫通するビア導体を介してそれぞれ接続している。
またさらに、コア基板のコア裏面には、第１の電位（例えば接地電位）とされる略ベタ状の第１コアプレーン層が形成されている。この第１コアプレーン層は、多数の第１ＩＣ接続端子のうち、少なくとも、複数の最外周第１ＩＣ接続端子を除いた内側第１ＩＣ接続端子、及び、複数の第１コンデンサ接続端子の少なくとも一部に、絶縁層を貫通するビア導体及びコア基板を貫通するスルーホール導体を介してそれぞれ接続している。
【００２２】
このような配線基板は、第１の電位を供給する経路のうち、最外周第１ＩＣ接続端子から第１導体層に至る経路、及び、この第１導体層から第１コンデンサ接続端子に至る経路に、インダクタンスの大きなスルーホール導体が介在しない。さらに、ビア導体も介在しない。従って、ＩＣチップからコンデンサまでのインダクタンスを小さくすることができる。
さらに、第２の電位を供給する経路のうち、第２ＩＣ接続端子から第２コアプレーン層に至る経路、及び、この第２コアプレーン層から第２コンデンサ接続端子に至る経路にも、インダクタンスの大きなスルーホール導体が介在しない。その上、第２コアプレーン層は、インダクタンスの小さい略ベタ状のプレーン層である。従って、ＩＣチップからコンデンサまでのインダクタンスを小さくすることができる。
また、コア基板に比べ絶縁層の厚さは小さくすることができるため、絶縁層の表面にある第１導体層と、絶縁層の裏面（コア主面）にある第２コアプレーン層との距離を小さくすることができ、相互インダクタンスを小さくすることができる。従って、ＩＣチップからコンデンサまでのインダクタンスを小さくすることができる。
【００２３】
さらに、第１の電位を供給する経路として、第１ＩＣ接続端子の少なくとも一部から、第１コアプレーン層を経て、第１コンデンサ接続端子の少なくとも一部に至る経路をも有しており、しかも、第１コアプレーン層はインダクタンスの小さい略ベタ状のプレーン層である。従って、ＩＣチップからコンデンサまでのインダクタンスをさらに小さくすることができる。
なお、コア基板は、前述した絶縁層と同様に、１層からなるものでも、多層からなるものでもよく、多層からなる場合には、それらの層間に配線層等の導体層が形成されていてもよい。また、コア基板を構成する絶縁体も、前述した絶縁層と同様に、セラミックでも樹脂でも複合材料などでもよい。
【００２４】
さらに、上記の配線基板であって、前記第１導体層は、前記複数の最外周第１ＩＣ接続端子及び前記複数の第１コンデンサ接続端子にそれぞれ接続する略ベタ状の第１プレーン層である配線基板とすると良い。
【００２５】
本発明によれば、第１導体層は、複数の最外周第１ＩＣ接続端子及び複数の第１コンデンサ接続端子にそれぞれ接続する略ベタ状の第１プレーン層である。略ベタ状のプレーン層は、インダクタンスが小さいので、ＩＣチップからコンデンサまでのインダクタンスをさらに小さくすることができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しつつ説明する。
本実施形態の配線基板１０１について、図１に簡略化した部分断面図を、図２に基板主面１０２側から見た簡略化した平面図を、図３に基板裏面１０３側から見た簡略化した平面図を示す。また、図４に主面側第３導体層１６５の１／８部分の簡略化した部分平面図を、図５に主面側第１導体層の１６１の１／８部分の簡略化した部分平面図を、図６に裏面側第１導体層１７１の１／８部分の簡略化した部分平面図を示す。
【００２７】
この配線基板１０１は、図１中に破線で示す１個のＩＣチップＩＣ及び８個のコンデンサＣＯＮが搭載される基板主面１０２と、マザーボードに接続される基板裏面１０３とを有する略矩形の略板形状である。その大きさは、約４０ｍｍ×約４０ｍｍ×約１．１ｍｍである。
配線基板１０１は、その中心に、ＢＴ樹脂からなり誘電率が約４．５で厚さが約８００μｍのコア基板１１１を備える。このコア基板１１１のコア主面１１２上には、エポキシ樹脂等からなり誘電率が約３．７で厚さがそれぞれ約４０μｍの２層の絶縁層（主面側第１絶縁層１２１，主面側第２絶縁層１２４）が積層されている。さらにこの絶縁層上には、同じくエポキシ樹脂等からなる厚さ約２１μｍの主面側ソルダーレジスト層１２７が積層されている。また同様に、コア基板１１１のコア裏面１１３上には、エポキシ樹脂等からなり誘電率が約３．７で厚さがそれぞれ約４０μｍの２層の絶縁層（裏面側第１絶縁層１４１，裏面側第２絶縁層１４４）が積層されている。さらにこの絶縁層上には、同じくエポキシ樹脂等からなる厚さ約２１μｍの裏面側ソルダーレジスト層１４７が積層されている。
【００２８】
このうちコア基板１１１には、これを貫通する直径約１００μｍの多数のスルーホール１１５が所定の位置に形成され、その内周面には、Ｃｕからなる略筒状の厚さ約１８μｍのスルーホール導体１１６がそれぞれ形成されている。各スルーホール導体１１６内には、エポキシ樹脂等からなる略円柱形状の樹脂充填体１１７がそれぞれ形成されている。
【００２９】
主面側第１絶縁層１２１には、これを貫通する直径約６５μｍの多数のビア孔１２２が所定の位置に形成され、その内部には、Ｃｕからなるフィルドビア１２３がそれぞれ形成されている。
主面側第２絶縁層１２４にも、これを貫通する直径約６５μｍの多数のビア孔１２５が所定の位置に形成され、その内部には、Ｃｕからなるフィルドビア１２６がそれぞれ形成されている。
【００３０】
主面側ソルダーレジスト層１２７には、これを貫通する多数の主面側開口１２８が所定の位置に形成されている。主面側開口１２８には、ＩＣチップＩＣが搭載される約１２．５ｍｍ×約１２．５ｍｍの矩形状のＩＣチップ搭載領域１０５に形成された第１主面側開口１２９と、コンデンサＣＯＮを搭載するコンデンサ搭載領域１０６に形成された第２主面側開口１３０がある。第１主面側開口１２９は、直径約９０μｍの平面視円形状であり、約２００μｍの間隔で３８４４個形成されている。また、第２主面側開口１３０は、約３．４ｍｍ×約０．５ｍｍの平面視矩形状であり、全部で１６個形成されている。
【００３１】
各々の第１主面側開口１２９には、ＩＣチップＩＣの端子と接続されるＩＣ接続端子１３１がそれぞれ形成されている（図１及び図２参照）。従って、３６００個のＩＣ接続端子１３１が、約２００μｍの間隔で主面側第２絶縁層１２４の表面１２４Ｈ上に形成されている。これらのＩＣ接続端子１３１は、第１主面側開口１２９内に形成された主面側Ｎｉメッキ層１３３と、この主面側Ｎｉメッキ層１３３の表面に溶着し、主面側ソルダーレジスト層１２７の表面を越えて突出するハンダバンプ１３５とからなる。ＩＣ接続端子１３１としては、電源電位とされる１４７４個の電源ＩＣ接続端子１３１Ｐと、接地電位とされる１４７４個の接地ＩＣ接続端子１３１Ｇと、信号が伝送される多数の信号ＩＣ接続端子１３１Ｓがある。
【００３２】
ＩＣ接続端子１３１の配置を具体的に説明すると、多数配置されたＩＣ接続端子１３１の最外周には、電源ＩＣ接続端子１３１Ｐ（最外周電源ＩＣ接続端子１３１ＰＴ）と接地ＩＣ接続端子１３１Ｇ（最外周接地ＩＣ接続端子１３１ＧＴ）が交互に配置されている。そして、その内側の４周には、信号ＩＣ接続端子１３１Ｓが配置されている。また、さらにその内側には、多数の電源ＩＣ接続端子１３１Ｐ（内側電源ＩＣ接続端子１３１ＰＩ）と多数の接地ＩＣ接続端子１３１Ｇ（内側接地ＩＣ接続端子１３１ＧＩ）が交互に配置されている。
【００３３】
一方、各々の第２主面側開口１３０には、コンデンサＣＯＮの端子と接続されるコンデンサ接続端子１３７がそれぞれ形成されている（図１及び図２参照）。従って、１６個のコンデンサ接続端子１３７が、主面側第２絶縁層１２４の表面１２４Ｈ上に形成されている。これらのコンデンサ接続端子１３７も、第２主面側開口１３０内に形成された主面側Ｎｉメッキ層１３３と、この主面側Ｎｉメッキ層１３３の表面に溶着したハンダバンプ１３５とからなる。コンデンサ接続端子１３７としては、電源電位とされる８個の電源コンデンサ接続端子１３７Ｐと、接地電位とされる８個の接地コンデンサ接続端子１３７Ｇがある。
【００３４】
他方、図１に示すように、裏面側第１絶縁層１４１にも、これを貫通する直径約６５μｍの多数のビア孔１４２が所定の位置に形成され、その内部には、Ｃｕからなるフィルドビア１４３がそれぞれ形成されている。
裏面側第２絶縁層１４４にも、これを貫通する直径約６５μｍの多数のビア孔１４５が所定の位置に形成され、その内部には、Ｃｕからなるフィルドビア１４６がそれぞれ形成されている。
裏面側ソルダーレジスト層１４７には、これを貫通する直径約５５０μｍの平面視円形状の１４４４個の裏面側開口１４８が、約１ｍｍの間隔で略格子状に多数形成されている。各々の裏面側開口１４８には、マザーボードの端子と接続される裏面接続端子１５１がそれぞれ形成されている（図１及び図３参照）。これらの裏面接続端子１５１は、裏面側開口１４８内に形成された裏面側Ｎｉメッキ層１５３と、この裏面側Ｎｉメッキ層１５３の表面に被着した裏面側Ａｕメッキ層１５５とからなる。裏面接続端子１５１としては、電源電位とされる２７４個の電源裏面接続端子、接地電位とされる２７４個の接地裏面接続端子、信号が伝送される多数の信号裏面接続端子がある。
【００３５】
コア基板１１１と主面側第１絶縁層１２１との層間、即ち、コア主面１１２には、図１及び図５に示すように、電源電位とされる厚さ約３５μｍの電源コアプレーン層（主面側第１導体層）１６１が略ベタ状に形成されている。この電源コアプレーン層１６１には、図５中に「×」印で示す位置に、電源電位とされるスルーホール導体１１６が基板裏面１０３側から接続すると共に、主面側第１絶縁層のフィルドビア１２３のうち電源電位とされるものが基板主面１０２側から接続している。一方、接地電位とされるあるいは信号が伝送されるスルーホール導体１１６や、接地電位とされるあるいは信号が伝送されるフィルドビア１２３は、電源コアプレーン層１６１に形成された直径約３５０μｍの円形状の開口１６２内を絶縁しつつ貫通している。なお、図５中では、信号の伝送に関わるスルーホール導体１１６及びフィルドビア１２３が貫通する開口は省略してある。
【００３６】
主面側第１絶縁層１２１と主面側第２絶縁層１２４との層間には、図１に示すように、配線やパッドを有する所定パターンの厚さ約１４．５μｍの主面側配線層（主面側第２導体層）１６３が形成されている。この主面側配線層１６３は、主面側第１絶縁層１２１のフィルドビア１２３や主面側第２絶縁層１２４のフィルドビア１２６と接続している。
【００３７】
主面側第２絶縁層１２４と主面側ソルダーレジスト層１２７との層間、即ち、主面側第２絶縁層１２４の表面１２４Ｈには、図１及び図４に示すように、接地プレーン層１６５とＩＣ接続端子用パッド１６７とコンデンサ接続端子用パッド１６８とを有する厚さ約１４．５μｍの主面側第３導体層１６４が形成されている。
具体的には、接地電位とされる接地プレーン層１６５が略ベタ状に形成されている。接地プレーン層１６５には、図４中に「×」印で示す位置に、主面側第２絶縁層１２４のフィルドビア１２６のうち接地電位とされるものが基板裏面１０３側から接続すると共に、接地ＩＣ接続端子１３１Ｇのうち最外周に位置する複数の最外周接地ＩＣ接続端子１３１ＧＴ、及び、接地コンデンサ接続端子１３７Ｇが、基板主面１０２側から接続している。
【００３８】
また、直径約１２５μｍの円形状のＩＣ接続端子用パッド１６７が、接地プレーン層１６５と絶縁するように、略格子状に配置されている。また、約３．５ｍｍ×約０．６ｍｍの矩形状のコンデンサ接続端子用パッド１６８が、接地プレーン層１６５に設けられた約３．６ｍｍ×約０．７ｍｍの矩形状の開口１６６内に、接地プレーン層１６５と絶縁するように形成されている。各々のＩＣ接続端子用パッド１６７には、主面側第２絶縁層１２４のフィルドビア１２６が基板裏面１０３側から接続すると共に、ＩＣ接続端子１３１のうち、最外周接地ＩＣ接続端子１３１ＧＴを除いた内側接地ＩＣ接続端子１３１ＧＩ、電源ＩＣ接続端子１３１Ｐ、あるいは、信号ＩＣ接続端子１３１Ｓが、基板主面１０２側から接続している。一方、コンデンサ接続用パッド１６８には、主面側第２絶縁層１２４のフィルドビア１２６のうち電源電位とされるものが基板裏面１０３側から接続すると共に、電源コンデンサ接続端子１３７Ｐが基板主面１０２側から接続している。
【００３９】
他方、コア基板１１１と裏面側第１絶縁層１４１との層間、即ち、コア裏面１１３には、図１及び図６に示すように、接地電位とされる厚さ約３５μｍの接地コアプレーン層（裏面側第１導体層）１７１が略ベタ状に形成されている。この接地コアプレーン層１７１には、図６中に「×」印で示す位置に、スルーホール導体１１６のうち接地電位とされるものが基板主面１０２側から接続すると共に、裏面側第１絶縁層１４１のフィルドビア１４３のうち接地電位とされるものが基板裏面１０３側から接続している。一方、電源電位とされるあるいは信号が伝送されるスルーホール導体１１６、電源電位とされるあるいは信号が伝送されるフィルドビア１４３は、接地コアプレーン層１７１に形成された直径約３５０μｍの円形状の開口１７２内を絶縁しつつ貫通している。なお、図６中では、信号の伝送に関わるスルーホール導体１１６及びフィルドビア１４３が貫通する開口は省略してある。
【００４０】
裏面側第１絶縁層１４１と裏面側第２絶縁層１４４との層間には、図１に示すように、配線やパッドを有する所定パターンの厚さ約１４．５μｍの裏面側配線層（裏面側第２導体層）１７３が形成されている。この裏面側配線層１７３は、裏面側第１絶縁層１４１のフィルドビア１４３や裏面側第２絶縁層１４４のフィルドビア１４６と接続している。
また、裏面側第２絶縁層１４４と裏面側ソルダーレジスト層１４７との層間には、多数の裏面接続端子用パッド１７６を有する厚さ約１４．５μｍの裏面側第３導体層１７５が形成されている。各々の裏面接続端子用パッド１７６には、裏面側第２絶縁層１４４のフィルドビア１４６が基板主面１０２側から接続すると共に、裏面接続端子１５１が基板裏面１０３側から接続している。
【００４１】
以上の説明から明らかなように、この配線基板１０１では、電源電位の供給は、電源ＩＣ接続端子１３１Ｐから、ＩＣ接続端子用パッド１６７と、フィルドビア１２６，１２３と、電源コアプレーン層１６１と、フィルドビア１２３，１２６と、コンデンサ接続端子用パッド１６８とを順に通り、電源コンデンサ接続端子１３７Ｐに至る経路を経由して行われる。
一方、接地電位の供給は、接地ＩＣ接続端子１３１Ｇのうち最外周接地ＩＣ接続端子１３１ＧＴから、接地プレーン層１６５を通り、接地コンデンサ接続端子１３７Ｇに至る経路を経由して行われる。またさらに、接地ＩＣ接続端子１３１Ｇから、ＩＣ接続端子用パッド１６７または接地プレーン層１６５と、フィルドビア１２６，１２３と、スルーホール導体１１６と、接地コアプレーン層１７１と、スルーホール導体１１６と、フィルドビア１２３，１２６と、接地プレーン層１６５とを順に通り、接地コンデンサ接続端子１３７Ｇに至る経路をも経由して行われる。
【００４２】
このような配線基板１０１は、接地電位を供給する経路のうち、最外周接地ＩＣ接続端子１３１ＧＴから接地プレーン層１６５に至る経路、及び、この接地プレーン層１６５から接地コンデンサ接続端子１３７Ｇに至る経路に、インダクタンスの大きなスルーホール導体が介在しない。さらに、ビア導体も介在しない。その上、接地プレーン層１６５は、インダクタンスの小さい略ベタ状のプレーン層である。従って、ＩＣチップＩＣからコンデンサＣＯＮまでのインダクタンスを小さくすることができる。
さらに、電源電位を供給する経路のうち、電源ＩＣ接続端子１３１Ｐから電源コアプレーン層１６１に至る経路、及び、この電源コアプレーン層１６１から電源コンデンサ接続端子１３７Ｐに至る経路にも、インダクタンスの大きなスルーホール導体が介在しない。その上、電源コアプレーン層１６１は、インダクタンスの小さい略ベタ状のプレーン層である。従って、ＩＣチップＩＣからコンデンサＣＯＮまでのインダクタンスを小さくすることができる。
【００４３】
また、コア基板１１１の厚さ（約８００μｍ）に比べ絶縁層の厚さ（２層で約８０μｍ）は小さいため、絶縁層の表面（主面側第２絶縁層１２４の表面１２４Ｈ）にある接地プレーン層１６５と、絶縁層の裏面（コア主面１１２）にある電源コアプレーン層１６１との距離を小さくすることができ、相互インダクタンスを小さくすることができる。従って、ＩＣチップＩＣからコンデンサＣＯＮまでのインダクタンスを小さくすることができる。
さらに、本実施形態では、接地電位を供給する経路として、接地ＩＣ接続端子１３１Ｇから、コア裏面１１３にある接地コアプレーン層１７１を経て、接地コンデンサ接続端子１３７Ｇに至る経路をも有しており、しかも、この接地コアプレーン層１７１もインダクタンスの小さい略ベタ状のプレーン層である。従って、ＩＣチップＩＣからコンデンサＣＯＮまでのインダクタンスをさらに小さくすることができる。
【００４４】
以上で説明したように、本実施形態の配線基板１０１は、ＩＣチップＩＣからコンデンサＣＯＮまでのインダクタンスを小さくするように設計されている。このため、解析の結果、従来形態で示した配線基板９０１のインダクタンスが基板全体で６９．５ｐＨであったのに対して、本実施形態の配線基板１０１のインダクタンスは、基板全体で２３．５ｐＨと従来の３４％程度まで低減された。
【００４５】
次いで、この配線基板１０１の製造方法について説明する。この配線基板１０１は、公知の手法により製造することができる。
即ち、まず、コア基板１１１を用意し、これにドリル等で所定の位置にスルーホール１１５を穿孔する。次に、Ｃｕ無電解メッキとＣｕ電解メッキを順次施し、スルーホール１１５の内周面に略筒状のスルーホール導体１１６を形成すると共に、コア主面１１２とコア裏面１１３の略全面にベタ状導体層を形成する。
次に、スルーホール導体１１６内に樹脂ペーストを印刷充填し、その後、樹脂ペーストを熱硬化させて、樹脂充填体１１７を形成する。そして、この樹脂充填体１１７の端部を研磨除去し、コア主面１１２及びコア裏面１１３を面一にする。さらに、Ｃｕ無電解メッキとＣｕ電解メッキを順次施し、樹脂充填体１１７上に蓋メッキ層を形成する。
次に、コア主面１１２とコア裏面１１３のベタ状導体層上に、フォトリソグラフィ法により所定パターンのエッチングレジスト層をそれぞれ形成する。そして、エッチングレジスト層から露出する導体層をエッチング除去し、ベタ状導体層から主面側第１導体層１６１と裏面側第１導体層１７１を形成する。
【００４６】
次に、コア主面１１２及び主面側第１導体層１６１上に、フォトリソグラフィ法により、ビア孔１２２を所定の位置に有する主面側第１絶縁層１２１を形成する。また同様にして、コア裏面１１３及び裏面側第１導体層１７１上に、ビア孔１４２を所定の位置に有する裏面側第１絶縁層１４１を形成する。
次に、主面側第１絶縁層１２１のビア孔１２２にフィルドビア１２３を形成すると共に、裏面側第１絶縁層１４１のビア孔１４２にフィルドビア１４３を形成する。また、主面側第１絶縁層１２１上に主面側第２導体層１６３を形成し、裏面側第１絶縁層１４１上に裏面側第２導体層１７３を形成する。具体的には、Ｃｕ無電解メッキを施し、主面側第１絶縁層１２１上及びそのビア孔１２２内、裏面側第１絶縁層１４１上及びそのビア孔１４２内に、無電解メッキ層を形成する。その後、主面側第１絶縁層１２１上の無電解メッキ層上と裏面側第１絶縁層１４１上の無電解メッキ層上に、フォトリソグラフィ法により所定パターンのメッキレジスト層を形成する。その後、Ｃｕ電解メッキを施し、各々のメッキレジスト層から露出する無電解メッキ層上に所定パターンの電解メッキ層を形成する。その後、メッキレジスト層をそれぞれ剥離して、露出した無電解メッキ層をエッチングにより除去し、所定パターンの主面側第２導体層１６３と裏面側第２導体層１７３を形成する。なお、Ｃｕ電解メッキの際は、フィルドビア形成用のメッキ液を使用する。
【００４７】
次に、主面側第１絶縁層１２１及び主面側第２導体層１６３上に、フォトリソグラフィ法により、ビア孔１２５を所定の位置に有する主面側第２絶縁層１２４を形成する。また同様にして、裏面側第１絶縁層１４１及び裏面側第２導体層１７３上に、ビア孔１４５を所定の位置に有する裏面側第２絶縁層１４４を形成する。
次に、主面側第２絶縁層１２４のビア孔１２５にフィルドビア１４６を形成すると共に、裏面側第２絶縁層１４４のビア孔１４５にフィルドビア１３６を形成する。また、主面側第２絶縁層１２４上に主面側第３導体層１６４を形成し、裏面側第２絶縁層１４４上に裏面側第３導体層１７５を形成する。この工程は、前述したフィルドビア１２３，１４３、主面側第２導体層１６３及び裏面側第２導体層１７３の形成と同様に行えばよい。
【００４８】
次に、主面側第２絶縁層１２４及び主面側第３導体層１６５上に、フォトリソグラフィ法により、主面側開口１２８を所定の位置に有する主面側ソルダーレジスト層１２７を形成する。また同様にして、裏面側第２絶縁層１４４及び裏面側第３導体層１７５上に、裏面側開口１４８を所定の位置に有する裏面側ソルダーレジスト層１４７を形成する。
次に、Ｎｉメッキを施し、主面側ソルダーレジスト層１２７の主面側開口１２８内に露出する主面側第３導体層１６５上に、主面側Ｎｉメッキ層１３３を被着させる。またこれと共に、裏面側ソルダーレジスト層１４７の裏面側開口１４８内に露出する裏面側第３導体層１７５上にも、裏面側Ｎｉメッキ層１５３を被着させる。
その後、Ａｕメッキを施し、酸化防止のため、主面側Ｎｉメッキ層１３３上に、厚さ約０．０５μｍのごく薄い主面側Ａｕメッキ層を形成すると共に、裏面側Ｎｉメッキ層１５３上にも、厚さ約０．０５μｍのごく薄い裏面側Ａｕメッキ層１５５を形成する。
【００４９】
次に、各々の主面側Ｎｉメッキ層１３３上にハンダバンプ１３５を形成する。具体的には、まず、主面側開口１２８に対応した所定パターンの印刷マスクを用いて、各々の主面側開口１２８にハンダペーストを印刷する。その後、これをリフローし、ハンダバンプ１３５を形成する。その際、主面側Ａｕメッキ層のＡｕは、ハンダ内に拡散するので、ハンダバンプ１３５は、主面側Ｎｉメッキ層１３３に溶着する。
以上のようにして、配線基板１０１が完成する。
【００５０】
以上において、本発明を実施形態に即して説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、上記実施形態では、絶縁層の表面（主面側第２絶縁層１２４の表面１２４Ｈ）に接地電位とされる接地プレーン層１６５を形成し、一方、コア主面１１２には、電源電位とされる電源コアプレーン層１６１を形成している。しかし、絶縁層の表面に電源電位とされる電源プレーン層を形成し、コア主面１１２に接地電位とされる接地コアプレーン層を形成することもできる。このような形態としても、前述した作用効果を得ることができる。また、コア裏面１１３には、接地電位とされる接地コアプレーン層１７１を形成しているが、これも、電源電位とされる電源コアプレーン層に変えることができる。
【図面の簡単な説明】
【図１】 実施形態に係る配線基板の簡略化した部分断面図である。
【図２】 実施形態に係る配線基板の基板主面側から見た簡略化した平面図である。
【図３】 実施形態に係る配線基板の基板裏面側から見た簡略化した平面図である。
【図４】 実施形態に係る配線基板の主面側第３導体層の簡略化した部分平面図である。
【図５】 実施形態に係る配線基板の主面側第１導体層の簡略化した部分平面図である。
【図６】 実施形態に係る配線基板の裏面側第１導体層の簡略化した部分平面図である。
【図７】 従来技術に係る配線基板の簡略化した部分断面図である。
【図８】 実施形態に係る配線基板の基板主面側から見た簡略化した平面図である。
【図９】 実施形態に係る配線基板の基板裏面側から見た簡略化した平面図である。
【図１０】 実施形態に係る配線基板の主面側第３導体層の簡略化した部分平面図である。
【図１１】 実施形態に係る配線基板の主面側第１導体層の簡略化した部分平面図である。
【図１２】 実施形態に係る配線基板の裏面側第１導体層の簡略化した部分平面図である。
【符号の説明】
１０１ 配線基板
１０２ 基板主面
１０３ 基板裏面
１１１ コア基板
１１２ コア主面
１１３ コア裏面
１２１ 主面側第１絶縁層
１２４ 主面側第２絶縁層
１２４Ｈ （主面側第２絶縁層の）表面（絶縁層の表面）
１２７ 主面側ソルダーレジスト層
１３１ ＩＣ接続端子
１３１Ｐ 電源ＩＣ接続端子（第２ＩＣ接続端子）
１３１ＰＴ 最外周電源ＩＣ接続端子（最外周第２ＩＣ接続端子）
１３１ＰＩ 内側電源ＩＣ接続端子（内側第２ＩＣ接続端子）
１３１Ｇ 接地ＩＣ接続端子（第１ＩＣ接続端子）
１３１ＧＴ 最外周接地ＩＣ接続端子（最外周第１ＩＣ接続端子）
１３１ＧＩ 内側接地ＩＣ接続端子（内側第１ＩＣ接続端子）
１３１Ｓ 信号ＩＣ接続端子
１３７ コンデンサ接続端子
１３７Ｐ 電源コンデンサ接続端子（第２コンデンサ接続端子）
１３７Ｇ 接地コンデンサ接続端子（第１コンデンサ接続端子）
１３７Ｓ 信号コンデンサ接続端子
１６１ 電源コアプレーン層（第２コアプレーン層）
１６５ 接地プレーン層（第１プレーン層）
１７１ 接地コアプレーン層（第１コアプレーン層）
ＩＣ ＩＣチップ
ＣＯＮ コンデンサ
【発明の属する技術分野】
本発明は、ＩＣチップとコンデンサが搭載される配線基板に関し、特に、ＩＣチップの端子と接続されるＩＣ接続端子と、コンデンサの端子と接続されるコンデンサ接続端子とが同一面上に形成されてなり、コア基板を有する配線基板に関する。
【０００２】
【従来の技術】
従来より、ＩＣチップとコンデンサが搭載される配線基板が知られている。例えば、図７〜図１２に示す配線基板９０１が挙げられる。図７は簡略化した部分断面図を、図８は基板主面９０２側から見た簡略化した平面図を、図９は基板裏面９０３側から見た簡略化した平面図を示す。また、図１０は主面側第３導体層９６５の１／８部分の簡略化した部分平面図を、図１１は主面側第１導体層９６１の１／８部分の簡略化した部分平面図を、図１２は裏面側第１導体層９７１の１／８部分の簡略化した部分平面図を示す。
【０００３】
この配線基板９０１は、図７中に破線で示すＩＣチップＩＣ１及び複数のコンデンサＣＯＮ１が搭載される基板主面９０２と、マザーボードに接続される基板裏面９０３とを有する略矩形の略板形状である。
配線基板９０１は、その中心にコア基板９１１を備える。このコア基板９１１のコア主面９１２上には、絶縁層（主面側第１絶縁層９２１，主面側第２絶縁層９２４）が積層され、さらにその上には、主面側ソルダーレジスト層９２７が積層されている。また同様に、コア基板９１１のコア裏面９１３上にも、絶縁層（裏面側第１絶縁層９４１，裏面側第２絶縁層９４４）が積層され、さらにその上にも、裏面側ソルダーレジスト層９４７が積層されている。
【０００４】
このうちコア基板９１１には、これを貫通する多数のスルーホール導体９１６が所定の位置に形成されている。
主面側第１絶縁層９２１には、これを貫通する多数のフィルドビア９２３が所定の位置に形成され、また、主面側第２絶縁層９２４にも、これを貫通する多数のフィルドビア９２６が所定の位置に形成されている。
主面側ソルダーレジスト層９２７には、これを貫通する多数の主面側開口９２８が所定の位置に形成されている。この主面側開口９２８には、ＩＣチップＩＣ１が搭載される領域に形成された平面視円形状の多数の第１主面側開口９２９と、コンデンサＣＯＮ１が搭載される領域に形成された平面視矩形状の複数の第２主面側開口９３０がある。
【０００５】
各々の第１主面側開口９２９には、ＩＣチップＩＣ１の端子と接続されるＩＣ接続端子９３１が、主面側第２絶縁層９２４の表面９２４Ｈ上に形成されている（図７及び図８参照）。これらのＩＣ接続端子９３１は、主面側Ｎｉメッキ層９３３とこれに溶着したハンダバンプ９３５とからなる。ＩＣ接続端子９３１としては、電源電位とされる多数の電源ＩＣ接続端子９３１Ｐと、接地電位とされる多数の接地ＩＣ接続端子９３１Ｇと、信号が伝送される多数の信号ＩＣ接続端子９３１Ｓがある。
一方、各々の第２主面側開口９３０には、コンデンサＣＯＮ１の端子と接続されるコンデンサ接続端子９３７が、主面側第２絶縁層９２４の表面９２４Ｈ上、即ち、ＩＣ接続端子９３１と同一面上に形成されている（図７及び図８参照）。これらのコンデンサ接続端子９３７も、主面側Ｎｉメッキ層９３３とハンダバンプ９３５とからなる。コンデンサ接続端子９３７としては、電源電位とされる複数の電源コンデンサ接続端子９３７Ｐと、接地電位とされる複数の接地コンデンサ接続端子９３７Ｇがある。
【０００６】
他方、図７に示すように、裏面側第１絶縁層９４１にも、これを貫通する多数のフィルドビア９４３が所定の位置に形成され、また、裏面側第２絶縁層９４４にも、これを貫通する多数のフィルドビア９４６が所定の位置に形成されている。
裏面側ソルダーレジスト層９４７には、これを貫通する平面視略円形状の多数の裏面側開口９４８が形成され、各々の裏面側開口９４８には、マザーボードの端子と接続される裏面接続端子９５１が形成されている（図７及び図９参照）。
【０００７】
コア基板９１１と主面側第１絶縁層９２１との層間、即ち、コア主面９１２には、図７及び図１１に示すように、電源電位とされる電源コアプレーン層（主面側第１導体層）９６１が略ベタ状に形成されている。この電源コアプレーン層９６１には、図１１中に「×」印で示す位置に、電源電位とされるスルーホール導体９１６が基板裏面９０３側から接続すると共に、主面側第１絶縁層９２１のフィルドビア９２３のうち電源電位とされるものが基板主面９０２側から接続している。一方、接地電位とされるあるいは信号が伝送されるスルーホール導体９１６や、接地電位とされるあるいは信号が伝送されるフィルドビア９２３は、電源コアプレーン層９６１に形成された開口９６２内を絶縁しつつ貫通している。
【０００８】
主面側第１絶縁層９２１と主面側第２絶縁層９２４との層間には、図７に示すように、配線やパッドを有する所定パターンの主面側配線層（主面側第２導体層）９６３が形成されている。この主面側配線層９６３は、主面側第１絶縁層９２１のフィルドビア９２３や、主面側第２絶縁層９２４のフィルドビア９２６と接続している。
【０００９】
主面側第２絶縁層９２４と主面側ソルダーレジスト層９２７との層間、即ち、主面側第２絶縁層９２４の表面９２４Ｈには、図７及び図１０に示すように、ＩＣ接続端子用パッド９６７とコンデンサ接続端子用パッド９６８を有する主面側第３導体層９６５が形成されている。ＩＣ接続端子用パッド９６７には、主面側第２絶縁層９２４のフィルドビア９２６が基板裏面９０３側から接続すると共に、ＩＣ接続端子９３１が基板主面９０２側から接続している。一方、コンデンサ接続用パッド９６８には、主面側第２絶縁層９２４のフィルドビア９２６が基板裏面９０３側から接続すると共に、コンデンサ接続端子９３７が基板主面９０２側から接続している。
【００１０】
他方、コア基板９１１と裏面側第１絶縁層９４１との層間、即ち、コア裏面９１３には、図７及び図１２に示すように、接地電位とされる接地コアプレーン層（裏面側第１導体層）９７１が略ベタ状に形成されている。この接地コアプレーン層９７１には、図１２中に「×」印で示す位置に、接地電位とされるスルーホール導体９１６が基板主面９０２側から接続すると共に、裏面側第１絶縁層９４１のフィルドビア９４３のうち接地電位とされるものが基板裏面９０３側から接続している。一方、電源電位とされるあるいは信号が伝送されるスルーホール導体９１６や、電源電位とされるあるいは信号が伝送されるフィルドビア９４３は、接地コアプレーン層９７１に形成された開口９７２内を絶縁しつつ貫通している。
【００１１】
裏面側第１絶縁層９４１と裏面側第２絶縁層９４４との層間には、図７に示すように、配線やパッドを有する所定パターンの裏面側配線層（裏面側第２導体層）９７３が形成されている。この裏面側配線層９７３は、裏面側第１絶縁層９４１のフィルドビア９４３や、裏面側第２絶縁層９４４のフィルドビア９４６と接続している。
裏面側第２絶縁層９４４と裏面側ソルダーレジスト層９４７との層間には、図７に示すように、多数の裏面接続端子用パッド９７６を有する裏面側第３導体層９７５が形成されている。この裏面接続端子用パッド９７６には、裏面側第２絶縁層９４４のフィルドビア９４６が基板主面９０２側から接続すると共に、裏面接続端子９５１が基板裏面９０３側から接続している。
【００１２】
以上の説明から明らかなように、この配線基板９０１では、電源電位の供給は、電源ＩＣ接続端子９３１Ｐから、ＩＣ接続端子用パッド９６７と、フィルドビア９２６，９２３と、電源コアプレーン層９６１と、フィルドビア９２３，９２６と、コンデンサ接続端子用パッド９６８とを順に通り、電源コンデンサ接続端子９３７Ｐに至る経路を経由して行われる。一方、接地電位の供給は、接地ＩＣ接続端子９３１Ｇから、ＩＣ接続端子用パッド９６７と、フィルドビア９２６，９２３と、スルーホール導体９１６と、接地コアプレーン層９７１と、スルーホール導体９１６と、フィルドビア９２３，９２６と、コンデンサ接続端子用パッド９６８とを順に通り、接地コンデンサ接続端子９３７Ｇに至る経路を経由して行われる。
【００１３】
【発明が解決しようとする課題】
しかしながら、このような配線基板９０１は、コア基板９１１が比較的厚いため、コア主面９１２にある電源コアプレーン層９６１と、コア裏面９１３にある接地コアプレーン層９７１との間の距離が大きく、相互インダクタンスが大きい。このため、搭載するＩＣチップＩＣ１から搭載するコンデンサＣＯＮ１までのインダクタンスが大きくなる。
また、接地電位を供給する経路のうち、ＩＣチップＩＣ１から接地コアプレーン層９７１に至る経路、及び、この接地コアプレーン層９７１からコンデンサＣＯＮ１に至る経路に、インダクタンスの大きいスルーホール導体９１６が介在する。このため、搭載するＩＣチップＩＣ１から搭載するコンデンサＣＯＮ１までのインダクタンスが大きくなる。
【００１４】
本発明はかかる現状に鑑みてなされたものであって、コア基板を有し、ＩＣチップとコンデンサが搭載される配線基板について、ＩＣチップからコンデンサまでのインダクタンスを小さくすることができる配線基板を提供することを目的とする。
【００１５】
【課題を解決するための手段、作用及び効果】
その解決手段は、ＩＣチップとコンデンサが搭載される配線基板であって、コア主面とコア裏面とを有するコア基板と、上記コア主面上に積層された絶縁層と、上記絶縁層上に積層されたソルダーレジスト層と、上記絶縁層の表面上に形成され、上記ＩＣチップの端子と接続される多数のＩＣ接続端子であって、第１の電位とされる多数の第１ＩＣ接続端子を含むＩＣ接続端子と、上記絶縁層の表面上に形成され、上記コンデンサの端子と接続される複数のコンデンサ接続端子であって、上記第１の電位とされる複数の第１コンデンサ接続端子を含むコンデンサ接続端子と、上記絶縁層の表面に形成された導体層であって、多数配置された上記第１ＩＣ接続端子のうち最外周に位置する複数の最外周第１ＩＣ接続端子と、上記複数の第１コンデンサ接続端子とを接続する経路を有し、上記第１の電位とされる第１導体層と、を備える配線基板である。
【００１６】
この配線基板には、ＩＣチップの端子と接続される多数のＩＣ接続端子と、コンデンサの端子と接続される複数のコンデンサ接続端子とが、同一面上（絶縁層の表面上）に形成されている。そして、本発明では、同じ絶縁層の表面に、第１の電位（例えば接地電位）とされる第１導体層が形成されている。この第１導体層は、多数配置された第１の電位とされる第１ＩＣ接続端子のうち最外周に位置する複数の最外周第１ＩＣ接続端子、及び、第１の電位とされる複数の第１コンデンサ接続端子にそれぞれ接続している。
このような配線基板は、第１の電位を供給する経路のうち、最外周第１ＩＣ接続端子から第１導体層に至る経路、及び、この第１導体層から第１コンデンサ接続端子に至る経路に、インダクタンスの大きなスルーホール導体が介在しない。さらに、ビア導体も介在しない。従って、ＩＣチップからコンデンサまでのインダクタンスを小さくすることができる。
【００１７】
本発明の配線基板は、上記の構成を満たすものであればいずれのものでもよい。例えば、絶縁層は、１層からなるものでも、多層からなるものでもよく、多層からなる場合には、それらの層間に配線層等の導体層が形成されていてもよい。そして、配線基板としては、コア基板の両面に絶縁層が積層され、これらの上にそれぞれソルダーレジスト層が積層されたもの、また、コア基板の片面に絶縁層が積層され、この上にソルダーレジスト層が積層されたものなどが挙げられる。
なお、絶縁層を構成する絶縁体は、アルミナ、窒化アルミニウム、ガラスセラミック、低温焼成セラミックなどのセラミックでも、エポキシ樹脂、ＢＴ樹脂などの樹脂でも、あるいは、ガラス−エポキシ樹脂複合材料、セラミック−樹脂複合材料などの複合材料などであってもよい。
また、ＩＣ接続端子やコンデンサ接続端子は、いずれの形態でもよく、例えば、絶縁層の表面のパッド上に被着した金属層からなるものや、このような金属層とこれに溶着したハンダバンプとからなるものなどが挙げられる。
また、コア基板は、前述した絶縁層と同様に、１層からなるものでも、多層からなるものでもよく、多層からなる場合には、それらの層間に配線層等の導体層が形成されていてもよい。また、コア基板を構成する絶縁体も、前述した絶縁層と同様に、セラミックでも樹脂でも複合材料などでもよい。
【００１８】
さらに、上記の配線基板であって、前記第１導体層は、前記複数の最外周第１ＩＣ接続端子及び前記複数の第１コンデンサ接続端子にそれぞれ接続する略ベタ状の第１プレーン層である配線基板とすると良い。
【００１９】
本発明によれば、第１導体層は、複数の最外周第１ＩＣ接続端子及び複数の第１コンデンサ接続端子にそれぞれ接続する略ベタ状の第１プレーン層である。略ベタ状のプレーン層は、インダクタンスが小さいので、ＩＣチップからコンデンサまでのインダクタンスをさらに小さくすることができる。
【００２０】
また、他の解決手段は、ＩＣチップとコンデンサが搭載される配線基板であって、コア主面とコア裏面を有するコア基板と、上記コア主面上に積層された絶縁層と、上記絶縁層上に積層されたソルダーレジスト層と、上記絶縁層の表面上に形成され、上記ＩＣチップの端子と接続される多数のＩＣ接続端子であって、第１の電位とされる多数の第１ＩＣ接続端子、及び、第２の電位とされる多数の第２ＩＣ接続端子、を含むＩＣ接続端子と、上記絶縁層の表面上に形成され、上記コンデンサの端子と接続される複数のコンデンサ接続端子であって、上記第１の電位とされる複数の第１コンデンサ接続端子、及び、上記第２の電位とされる複数の第２コンデンサ接続端子、を含むコンデンサ接続端子と、上記絶縁層の表面に形成された導体層であって、多数配置された上記第１ＩＣ接続端子のうち最外周に位置する複数の最外周第１ＩＣ接続端子と、上記複数の第１コンデンサ接続端子とを接続する経路を有し、上記第１の電位とされる第１導体層と、上記コア主面に形成された略ベタ状のプレーン層であって、上記多数の第２ＩＣ接続端子及び上記複数の第２コンデンサ接続端子に、上記絶縁層を貫通するビア導体を介してそれぞれ接続し、上記第２の電位とされる第２コアプレーン層と、上記コア裏面に形成された略ベタ状のプレーン層であって、上記多数の第１ＩＣ接続端子のうち、少なくとも、上記複数の最外周第１ＩＣ接続端子を除いた内側第１ＩＣ接続端子、及び、上記複数の第１コンデンサ接続端子の少なくとも一部に、上記絶縁層を貫通するビア導体及び上記コア基板を貫通するスルーホール導体を介してそれぞれ接続し、上記第１の電位とされる第１コアプレーン層と、を備える配線基板である。
【００２１】
この配線基板には、ＩＣチップの端子と接続される多数のＩＣ接続端子と、コンデンサの端子と接続される複数のコンデンサ接続端子とが、同一面上（絶縁層の表面上）に形成されている。そして、本発明では、同じ絶縁層の表面に、第１の電位（例えば接地電位）とされる第１導体層が形成されている。この第１導体層は、多数配置された第１の電位とされる第１ＩＣ接続端子のうち最外周に位置する複数の最外周第１ＩＣ接続端子、及び、第１の電位とされる複数の第１コンデンサ接続端子にそれぞれ接続している。
さらに、コア基板のコア主面には、第２の電位（例えば電源電位）とされる略ベタ状の第２コアプレーン層が形成されている。この第２コアプレーン層は、ＩＣ接続端子のうち第２の電位とされる多数の第２ＩＣ接続端子、及び、コンデンサ接続端子のうち第２の電位とされる複数の第２コンデンサ接続端子に、絶縁層を貫通するビア導体を介してそれぞれ接続している。
またさらに、コア基板のコア裏面には、第１の電位（例えば接地電位）とされる略ベタ状の第１コアプレーン層が形成されている。この第１コアプレーン層は、多数の第１ＩＣ接続端子のうち、少なくとも、複数の最外周第１ＩＣ接続端子を除いた内側第１ＩＣ接続端子、及び、複数の第１コンデンサ接続端子の少なくとも一部に、絶縁層を貫通するビア導体及びコア基板を貫通するスルーホール導体を介してそれぞれ接続している。
【００２２】
このような配線基板は、第１の電位を供給する経路のうち、最外周第１ＩＣ接続端子から第１導体層に至る経路、及び、この第１導体層から第１コンデンサ接続端子に至る経路に、インダクタンスの大きなスルーホール導体が介在しない。さらに、ビア導体も介在しない。従って、ＩＣチップからコンデンサまでのインダクタンスを小さくすることができる。
さらに、第２の電位を供給する経路のうち、第２ＩＣ接続端子から第２コアプレーン層に至る経路、及び、この第２コアプレーン層から第２コンデンサ接続端子に至る経路にも、インダクタンスの大きなスルーホール導体が介在しない。その上、第２コアプレーン層は、インダクタンスの小さい略ベタ状のプレーン層である。従って、ＩＣチップからコンデンサまでのインダクタンスを小さくすることができる。
また、コア基板に比べ絶縁層の厚さは小さくすることができるため、絶縁層の表面にある第１導体層と、絶縁層の裏面（コア主面）にある第２コアプレーン層との距離を小さくすることができ、相互インダクタンスを小さくすることができる。従って、ＩＣチップからコンデンサまでのインダクタンスを小さくすることができる。
【００２３】
さらに、第１の電位を供給する経路として、第１ＩＣ接続端子の少なくとも一部から、第１コアプレーン層を経て、第１コンデンサ接続端子の少なくとも一部に至る経路をも有しており、しかも、第１コアプレーン層はインダクタンスの小さい略ベタ状のプレーン層である。従って、ＩＣチップからコンデンサまでのインダクタンスをさらに小さくすることができる。
なお、コア基板は、前述した絶縁層と同様に、１層からなるものでも、多層からなるものでもよく、多層からなる場合には、それらの層間に配線層等の導体層が形成されていてもよい。また、コア基板を構成する絶縁体も、前述した絶縁層と同様に、セラミックでも樹脂でも複合材料などでもよい。
【００２４】
さらに、上記の配線基板であって、前記第１導体層は、前記複数の最外周第１ＩＣ接続端子及び前記複数の第１コンデンサ接続端子にそれぞれ接続する略ベタ状の第１プレーン層である配線基板とすると良い。
【００２５】
本発明によれば、第１導体層は、複数の最外周第１ＩＣ接続端子及び複数の第１コンデンサ接続端子にそれぞれ接続する略ベタ状の第１プレーン層である。略ベタ状のプレーン層は、インダクタンスが小さいので、ＩＣチップからコンデンサまでのインダクタンスをさらに小さくすることができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しつつ説明する。
本実施形態の配線基板１０１について、図１に簡略化した部分断面図を、図２に基板主面１０２側から見た簡略化した平面図を、図３に基板裏面１０３側から見た簡略化した平面図を示す。また、図４に主面側第３導体層１６５の１／８部分の簡略化した部分平面図を、図５に主面側第１導体層の１６１の１／８部分の簡略化した部分平面図を、図６に裏面側第１導体層１７１の１／８部分の簡略化した部分平面図を示す。
【００２７】
この配線基板１０１は、図１中に破線で示す１個のＩＣチップＩＣ及び８個のコンデンサＣＯＮが搭載される基板主面１０２と、マザーボードに接続される基板裏面１０３とを有する略矩形の略板形状である。その大きさは、約４０ｍｍ×約４０ｍｍ×約１．１ｍｍである。
配線基板１０１は、その中心に、ＢＴ樹脂からなり誘電率が約４．５で厚さが約８００μｍのコア基板１１１を備える。このコア基板１１１のコア主面１１２上には、エポキシ樹脂等からなり誘電率が約３．７で厚さがそれぞれ約４０μｍの２層の絶縁層（主面側第１絶縁層１２１，主面側第２絶縁層１２４）が積層されている。さらにこの絶縁層上には、同じくエポキシ樹脂等からなる厚さ約２１μｍの主面側ソルダーレジスト層１２７が積層されている。また同様に、コア基板１１１のコア裏面１１３上には、エポキシ樹脂等からなり誘電率が約３．７で厚さがそれぞれ約４０μｍの２層の絶縁層（裏面側第１絶縁層１４１，裏面側第２絶縁層１４４）が積層されている。さらにこの絶縁層上には、同じくエポキシ樹脂等からなる厚さ約２１μｍの裏面側ソルダーレジスト層１４７が積層されている。
【００２８】
このうちコア基板１１１には、これを貫通する直径約１００μｍの多数のスルーホール１１５が所定の位置に形成され、その内周面には、Ｃｕからなる略筒状の厚さ約１８μｍのスルーホール導体１１６がそれぞれ形成されている。各スルーホール導体１１６内には、エポキシ樹脂等からなる略円柱形状の樹脂充填体１１７がそれぞれ形成されている。
【００２９】
主面側第１絶縁層１２１には、これを貫通する直径約６５μｍの多数のビア孔１２２が所定の位置に形成され、その内部には、Ｃｕからなるフィルドビア１２３がそれぞれ形成されている。
主面側第２絶縁層１２４にも、これを貫通する直径約６５μｍの多数のビア孔１２５が所定の位置に形成され、その内部には、Ｃｕからなるフィルドビア１２６がそれぞれ形成されている。
【００３０】
主面側ソルダーレジスト層１２７には、これを貫通する多数の主面側開口１２８が所定の位置に形成されている。主面側開口１２８には、ＩＣチップＩＣが搭載される約１２．５ｍｍ×約１２．５ｍｍの矩形状のＩＣチップ搭載領域１０５に形成された第１主面側開口１２９と、コンデンサＣＯＮを搭載するコンデンサ搭載領域１０６に形成された第２主面側開口１３０がある。第１主面側開口１２９は、直径約９０μｍの平面視円形状であり、約２００μｍの間隔で３８４４個形成されている。また、第２主面側開口１３０は、約３．４ｍｍ×約０．５ｍｍの平面視矩形状であり、全部で１６個形成されている。
【００３１】
各々の第１主面側開口１２９には、ＩＣチップＩＣの端子と接続されるＩＣ接続端子１３１がそれぞれ形成されている（図１及び図２参照）。従って、３６００個のＩＣ接続端子１３１が、約２００μｍの間隔で主面側第２絶縁層１２４の表面１２４Ｈ上に形成されている。これらのＩＣ接続端子１３１は、第１主面側開口１２９内に形成された主面側Ｎｉメッキ層１３３と、この主面側Ｎｉメッキ層１３３の表面に溶着し、主面側ソルダーレジスト層１２７の表面を越えて突出するハンダバンプ１３５とからなる。ＩＣ接続端子１３１としては、電源電位とされる１４７４個の電源ＩＣ接続端子１３１Ｐと、接地電位とされる１４７４個の接地ＩＣ接続端子１３１Ｇと、信号が伝送される多数の信号ＩＣ接続端子１３１Ｓがある。
【００３２】
ＩＣ接続端子１３１の配置を具体的に説明すると、多数配置されたＩＣ接続端子１３１の最外周には、電源ＩＣ接続端子１３１Ｐ（最外周電源ＩＣ接続端子１３１ＰＴ）と接地ＩＣ接続端子１３１Ｇ（最外周接地ＩＣ接続端子１３１ＧＴ）が交互に配置されている。そして、その内側の４周には、信号ＩＣ接続端子１３１Ｓが配置されている。また、さらにその内側には、多数の電源ＩＣ接続端子１３１Ｐ（内側電源ＩＣ接続端子１３１ＰＩ）と多数の接地ＩＣ接続端子１３１Ｇ（内側接地ＩＣ接続端子１３１ＧＩ）が交互に配置されている。
【００３３】
一方、各々の第２主面側開口１３０には、コンデンサＣＯＮの端子と接続されるコンデンサ接続端子１３７がそれぞれ形成されている（図１及び図２参照）。従って、１６個のコンデンサ接続端子１３７が、主面側第２絶縁層１２４の表面１２４Ｈ上に形成されている。これらのコンデンサ接続端子１３７も、第２主面側開口１３０内に形成された主面側Ｎｉメッキ層１３３と、この主面側Ｎｉメッキ層１３３の表面に溶着したハンダバンプ１３５とからなる。コンデンサ接続端子１３７としては、電源電位とされる８個の電源コンデンサ接続端子１３７Ｐと、接地電位とされる８個の接地コンデンサ接続端子１３７Ｇがある。
【００３４】
他方、図１に示すように、裏面側第１絶縁層１４１にも、これを貫通する直径約６５μｍの多数のビア孔１４２が所定の位置に形成され、その内部には、Ｃｕからなるフィルドビア１４３がそれぞれ形成されている。
裏面側第２絶縁層１４４にも、これを貫通する直径約６５μｍの多数のビア孔１４５が所定の位置に形成され、その内部には、Ｃｕからなるフィルドビア１４６がそれぞれ形成されている。
裏面側ソルダーレジスト層１４７には、これを貫通する直径約５５０μｍの平面視円形状の１４４４個の裏面側開口１４８が、約１ｍｍの間隔で略格子状に多数形成されている。各々の裏面側開口１４８には、マザーボードの端子と接続される裏面接続端子１５１がそれぞれ形成されている（図１及び図３参照）。これらの裏面接続端子１５１は、裏面側開口１４８内に形成された裏面側Ｎｉメッキ層１５３と、この裏面側Ｎｉメッキ層１５３の表面に被着した裏面側Ａｕメッキ層１５５とからなる。裏面接続端子１５１としては、電源電位とされる２７４個の電源裏面接続端子、接地電位とされる２７４個の接地裏面接続端子、信号が伝送される多数の信号裏面接続端子がある。
【００３５】
コア基板１１１と主面側第１絶縁層１２１との層間、即ち、コア主面１１２には、図１及び図５に示すように、電源電位とされる厚さ約３５μｍの電源コアプレーン層（主面側第１導体層）１６１が略ベタ状に形成されている。この電源コアプレーン層１６１には、図５中に「×」印で示す位置に、電源電位とされるスルーホール導体１１６が基板裏面１０３側から接続すると共に、主面側第１絶縁層のフィルドビア１２３のうち電源電位とされるものが基板主面１０２側から接続している。一方、接地電位とされるあるいは信号が伝送されるスルーホール導体１１６や、接地電位とされるあるいは信号が伝送されるフィルドビア１２３は、電源コアプレーン層１６１に形成された直径約３５０μｍの円形状の開口１６２内を絶縁しつつ貫通している。なお、図５中では、信号の伝送に関わるスルーホール導体１１６及びフィルドビア１２３が貫通する開口は省略してある。
【００３６】
主面側第１絶縁層１２１と主面側第２絶縁層１２４との層間には、図１に示すように、配線やパッドを有する所定パターンの厚さ約１４．５μｍの主面側配線層（主面側第２導体層）１６３が形成されている。この主面側配線層１６３は、主面側第１絶縁層１２１のフィルドビア１２３や主面側第２絶縁層１２４のフィルドビア１２６と接続している。
【００３７】
主面側第２絶縁層１２４と主面側ソルダーレジスト層１２７との層間、即ち、主面側第２絶縁層１２４の表面１２４Ｈには、図１及び図４に示すように、接地プレーン層１６５とＩＣ接続端子用パッド１６７とコンデンサ接続端子用パッド１６８とを有する厚さ約１４．５μｍの主面側第３導体層１６４が形成されている。
具体的には、接地電位とされる接地プレーン層１６５が略ベタ状に形成されている。接地プレーン層１６５には、図４中に「×」印で示す位置に、主面側第２絶縁層１２４のフィルドビア１２６のうち接地電位とされるものが基板裏面１０３側から接続すると共に、接地ＩＣ接続端子１３１Ｇのうち最外周に位置する複数の最外周接地ＩＣ接続端子１３１ＧＴ、及び、接地コンデンサ接続端子１３７Ｇが、基板主面１０２側から接続している。
【００３８】
また、直径約１２５μｍの円形状のＩＣ接続端子用パッド１６７が、接地プレーン層１６５と絶縁するように、略格子状に配置されている。また、約３．５ｍｍ×約０．６ｍｍの矩形状のコンデンサ接続端子用パッド１６８が、接地プレーン層１６５に設けられた約３．６ｍｍ×約０．７ｍｍの矩形状の開口１６６内に、接地プレーン層１６５と絶縁するように形成されている。各々のＩＣ接続端子用パッド１６７には、主面側第２絶縁層１２４のフィルドビア１２６が基板裏面１０３側から接続すると共に、ＩＣ接続端子１３１のうち、最外周接地ＩＣ接続端子１３１ＧＴを除いた内側接地ＩＣ接続端子１３１ＧＩ、電源ＩＣ接続端子１３１Ｐ、あるいは、信号ＩＣ接続端子１３１Ｓが、基板主面１０２側から接続している。一方、コンデンサ接続用パッド１６８には、主面側第２絶縁層１２４のフィルドビア１２６のうち電源電位とされるものが基板裏面１０３側から接続すると共に、電源コンデンサ接続端子１３７Ｐが基板主面１０２側から接続している。
【００３９】
他方、コア基板１１１と裏面側第１絶縁層１４１との層間、即ち、コア裏面１１３には、図１及び図６に示すように、接地電位とされる厚さ約３５μｍの接地コアプレーン層（裏面側第１導体層）１７１が略ベタ状に形成されている。この接地コアプレーン層１７１には、図６中に「×」印で示す位置に、スルーホール導体１１６のうち接地電位とされるものが基板主面１０２側から接続すると共に、裏面側第１絶縁層１４１のフィルドビア１４３のうち接地電位とされるものが基板裏面１０３側から接続している。一方、電源電位とされるあるいは信号が伝送されるスルーホール導体１１６、電源電位とされるあるいは信号が伝送されるフィルドビア１４３は、接地コアプレーン層１７１に形成された直径約３５０μｍの円形状の開口１７２内を絶縁しつつ貫通している。なお、図６中では、信号の伝送に関わるスルーホール導体１１６及びフィルドビア１４３が貫通する開口は省略してある。
【００４０】
裏面側第１絶縁層１４１と裏面側第２絶縁層１４４との層間には、図１に示すように、配線やパッドを有する所定パターンの厚さ約１４．５μｍの裏面側配線層（裏面側第２導体層）１７３が形成されている。この裏面側配線層１７３は、裏面側第１絶縁層１４１のフィルドビア１４３や裏面側第２絶縁層１４４のフィルドビア１４６と接続している。
また、裏面側第２絶縁層１４４と裏面側ソルダーレジスト層１４７との層間には、多数の裏面接続端子用パッド１７６を有する厚さ約１４．５μｍの裏面側第３導体層１７５が形成されている。各々の裏面接続端子用パッド１７６には、裏面側第２絶縁層１４４のフィルドビア１４６が基板主面１０２側から接続すると共に、裏面接続端子１５１が基板裏面１０３側から接続している。
【００４１】
以上の説明から明らかなように、この配線基板１０１では、電源電位の供給は、電源ＩＣ接続端子１３１Ｐから、ＩＣ接続端子用パッド１６７と、フィルドビア１２６，１２３と、電源コアプレーン層１６１と、フィルドビア１２３，１２６と、コンデンサ接続端子用パッド１６８とを順に通り、電源コンデンサ接続端子１３７Ｐに至る経路を経由して行われる。
一方、接地電位の供給は、接地ＩＣ接続端子１３１Ｇのうち最外周接地ＩＣ接続端子１３１ＧＴから、接地プレーン層１６５を通り、接地コンデンサ接続端子１３７Ｇに至る経路を経由して行われる。またさらに、接地ＩＣ接続端子１３１Ｇから、ＩＣ接続端子用パッド１６７または接地プレーン層１６５と、フィルドビア１２６，１２３と、スルーホール導体１１６と、接地コアプレーン層１７１と、スルーホール導体１１６と、フィルドビア１２３，１２６と、接地プレーン層１６５とを順に通り、接地コンデンサ接続端子１３７Ｇに至る経路をも経由して行われる。
【００４２】
このような配線基板１０１は、接地電位を供給する経路のうち、最外周接地ＩＣ接続端子１３１ＧＴから接地プレーン層１６５に至る経路、及び、この接地プレーン層１６５から接地コンデンサ接続端子１３７Ｇに至る経路に、インダクタンスの大きなスルーホール導体が介在しない。さらに、ビア導体も介在しない。その上、接地プレーン層１６５は、インダクタンスの小さい略ベタ状のプレーン層である。従って、ＩＣチップＩＣからコンデンサＣＯＮまでのインダクタンスを小さくすることができる。
さらに、電源電位を供給する経路のうち、電源ＩＣ接続端子１３１Ｐから電源コアプレーン層１６１に至る経路、及び、この電源コアプレーン層１６１から電源コンデンサ接続端子１３７Ｐに至る経路にも、インダクタンスの大きなスルーホール導体が介在しない。その上、電源コアプレーン層１６１は、インダクタンスの小さい略ベタ状のプレーン層である。従って、ＩＣチップＩＣからコンデンサＣＯＮまでのインダクタンスを小さくすることができる。
【００４３】
また、コア基板１１１の厚さ（約８００μｍ）に比べ絶縁層の厚さ（２層で約８０μｍ）は小さいため、絶縁層の表面（主面側第２絶縁層１２４の表面１２４Ｈ）にある接地プレーン層１６５と、絶縁層の裏面（コア主面１１２）にある電源コアプレーン層１６１との距離を小さくすることができ、相互インダクタンスを小さくすることができる。従って、ＩＣチップＩＣからコンデンサＣＯＮまでのインダクタンスを小さくすることができる。
さらに、本実施形態では、接地電位を供給する経路として、接地ＩＣ接続端子１３１Ｇから、コア裏面１１３にある接地コアプレーン層１７１を経て、接地コンデンサ接続端子１３７Ｇに至る経路をも有しており、しかも、この接地コアプレーン層１７１もインダクタンスの小さい略ベタ状のプレーン層である。従って、ＩＣチップＩＣからコンデンサＣＯＮまでのインダクタンスをさらに小さくすることができる。
【００４４】
以上で説明したように、本実施形態の配線基板１０１は、ＩＣチップＩＣからコンデンサＣＯＮまでのインダクタンスを小さくするように設計されている。このため、解析の結果、従来形態で示した配線基板９０１のインダクタンスが基板全体で６９．５ｐＨであったのに対して、本実施形態の配線基板１０１のインダクタンスは、基板全体で２３．５ｐＨと従来の３４％程度まで低減された。
【００４５】
次いで、この配線基板１０１の製造方法について説明する。この配線基板１０１は、公知の手法により製造することができる。
即ち、まず、コア基板１１１を用意し、これにドリル等で所定の位置にスルーホール１１５を穿孔する。次に、Ｃｕ無電解メッキとＣｕ電解メッキを順次施し、スルーホール１１５の内周面に略筒状のスルーホール導体１１６を形成すると共に、コア主面１１２とコア裏面１１３の略全面にベタ状導体層を形成する。
次に、スルーホール導体１１６内に樹脂ペーストを印刷充填し、その後、樹脂ペーストを熱硬化させて、樹脂充填体１１７を形成する。そして、この樹脂充填体１１７の端部を研磨除去し、コア主面１１２及びコア裏面１１３を面一にする。さらに、Ｃｕ無電解メッキとＣｕ電解メッキを順次施し、樹脂充填体１１７上に蓋メッキ層を形成する。
次に、コア主面１１２とコア裏面１１３のベタ状導体層上に、フォトリソグラフィ法により所定パターンのエッチングレジスト層をそれぞれ形成する。そして、エッチングレジスト層から露出する導体層をエッチング除去し、ベタ状導体層から主面側第１導体層１６１と裏面側第１導体層１７１を形成する。
【００４６】
次に、コア主面１１２及び主面側第１導体層１６１上に、フォトリソグラフィ法により、ビア孔１２２を所定の位置に有する主面側第１絶縁層１２１を形成する。また同様にして、コア裏面１１３及び裏面側第１導体層１７１上に、ビア孔１４２を所定の位置に有する裏面側第１絶縁層１４１を形成する。
次に、主面側第１絶縁層１２１のビア孔１２２にフィルドビア１２３を形成すると共に、裏面側第１絶縁層１４１のビア孔１４２にフィルドビア１４３を形成する。また、主面側第１絶縁層１２１上に主面側第２導体層１６３を形成し、裏面側第１絶縁層１４１上に裏面側第２導体層１７３を形成する。具体的には、Ｃｕ無電解メッキを施し、主面側第１絶縁層１２１上及びそのビア孔１２２内、裏面側第１絶縁層１４１上及びそのビア孔１４２内に、無電解メッキ層を形成する。その後、主面側第１絶縁層１２１上の無電解メッキ層上と裏面側第１絶縁層１４１上の無電解メッキ層上に、フォトリソグラフィ法により所定パターンのメッキレジスト層を形成する。その後、Ｃｕ電解メッキを施し、各々のメッキレジスト層から露出する無電解メッキ層上に所定パターンの電解メッキ層を形成する。その後、メッキレジスト層をそれぞれ剥離して、露出した無電解メッキ層をエッチングにより除去し、所定パターンの主面側第２導体層１６３と裏面側第２導体層１７３を形成する。なお、Ｃｕ電解メッキの際は、フィルドビア形成用のメッキ液を使用する。
【００４７】
次に、主面側第１絶縁層１２１及び主面側第２導体層１６３上に、フォトリソグラフィ法により、ビア孔１２５を所定の位置に有する主面側第２絶縁層１２４を形成する。また同様にして、裏面側第１絶縁層１４１及び裏面側第２導体層１７３上に、ビア孔１４５を所定の位置に有する裏面側第２絶縁層１４４を形成する。
次に、主面側第２絶縁層１２４のビア孔１２５にフィルドビア１４６を形成すると共に、裏面側第２絶縁層１４４のビア孔１４５にフィルドビア１３６を形成する。また、主面側第２絶縁層１２４上に主面側第３導体層１６４を形成し、裏面側第２絶縁層１４４上に裏面側第３導体層１７５を形成する。この工程は、前述したフィルドビア１２３，１４３、主面側第２導体層１６３及び裏面側第２導体層１７３の形成と同様に行えばよい。
【００４８】
次に、主面側第２絶縁層１２４及び主面側第３導体層１６５上に、フォトリソグラフィ法により、主面側開口１２８を所定の位置に有する主面側ソルダーレジスト層１２７を形成する。また同様にして、裏面側第２絶縁層１４４及び裏面側第３導体層１７５上に、裏面側開口１４８を所定の位置に有する裏面側ソルダーレジスト層１４７を形成する。
次に、Ｎｉメッキを施し、主面側ソルダーレジスト層１２７の主面側開口１２８内に露出する主面側第３導体層１６５上に、主面側Ｎｉメッキ層１３３を被着させる。またこれと共に、裏面側ソルダーレジスト層１４７の裏面側開口１４８内に露出する裏面側第３導体層１７５上にも、裏面側Ｎｉメッキ層１５３を被着させる。
その後、Ａｕメッキを施し、酸化防止のため、主面側Ｎｉメッキ層１３３上に、厚さ約０．０５μｍのごく薄い主面側Ａｕメッキ層を形成すると共に、裏面側Ｎｉメッキ層１５３上にも、厚さ約０．０５μｍのごく薄い裏面側Ａｕメッキ層１５５を形成する。
【００４９】
次に、各々の主面側Ｎｉメッキ層１３３上にハンダバンプ１３５を形成する。具体的には、まず、主面側開口１２８に対応した所定パターンの印刷マスクを用いて、各々の主面側開口１２８にハンダペーストを印刷する。その後、これをリフローし、ハンダバンプ１３５を形成する。その際、主面側Ａｕメッキ層のＡｕは、ハンダ内に拡散するので、ハンダバンプ１３５は、主面側Ｎｉメッキ層１３３に溶着する。
以上のようにして、配線基板１０１が完成する。
【００５０】
以上において、本発明を実施形態に即して説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、上記実施形態では、絶縁層の表面（主面側第２絶縁層１２４の表面１２４Ｈ）に接地電位とされる接地プレーン層１６５を形成し、一方、コア主面１１２には、電源電位とされる電源コアプレーン層１６１を形成している。しかし、絶縁層の表面に電源電位とされる電源プレーン層を形成し、コア主面１１２に接地電位とされる接地コアプレーン層を形成することもできる。このような形態としても、前述した作用効果を得ることができる。また、コア裏面１１３には、接地電位とされる接地コアプレーン層１７１を形成しているが、これも、電源電位とされる電源コアプレーン層に変えることができる。
【図面の簡単な説明】
【図１】 実施形態に係る配線基板の簡略化した部分断面図である。
【図２】 実施形態に係る配線基板の基板主面側から見た簡略化した平面図である。
【図３】 実施形態に係る配線基板の基板裏面側から見た簡略化した平面図である。
【図４】 実施形態に係る配線基板の主面側第３導体層の簡略化した部分平面図である。
【図５】 実施形態に係る配線基板の主面側第１導体層の簡略化した部分平面図である。
【図６】 実施形態に係る配線基板の裏面側第１導体層の簡略化した部分平面図である。
【図７】 従来技術に係る配線基板の簡略化した部分断面図である。
【図８】 実施形態に係る配線基板の基板主面側から見た簡略化した平面図である。
【図９】 実施形態に係る配線基板の基板裏面側から見た簡略化した平面図である。
【図１０】 実施形態に係る配線基板の主面側第３導体層の簡略化した部分平面図である。
【図１１】 実施形態に係る配線基板の主面側第１導体層の簡略化した部分平面図である。
【図１２】 実施形態に係る配線基板の裏面側第１導体層の簡略化した部分平面図である。
【符号の説明】
１０１ 配線基板
１０２ 基板主面
１０３ 基板裏面
１１１ コア基板
１１２ コア主面
１１３ コア裏面
１２１ 主面側第１絶縁層
１２４ 主面側第２絶縁層
１２４Ｈ （主面側第２絶縁層の）表面（絶縁層の表面）
１２７ 主面側ソルダーレジスト層
１３１ ＩＣ接続端子
１３１Ｐ 電源ＩＣ接続端子（第２ＩＣ接続端子）
１３１ＰＴ 最外周電源ＩＣ接続端子（最外周第２ＩＣ接続端子）
１３１ＰＩ 内側電源ＩＣ接続端子（内側第２ＩＣ接続端子）
１３１Ｇ 接地ＩＣ接続端子（第１ＩＣ接続端子）
１３１ＧＴ 最外周接地ＩＣ接続端子（最外周第１ＩＣ接続端子）
１３１ＧＩ 内側接地ＩＣ接続端子（内側第１ＩＣ接続端子）
１３１Ｓ 信号ＩＣ接続端子
１３７ コンデンサ接続端子
１３７Ｐ 電源コンデンサ接続端子（第２コンデンサ接続端子）
１３７Ｇ 接地コンデンサ接続端子（第１コンデンサ接続端子）
１３７Ｓ 信号コンデンサ接続端子
１６１ 電源コアプレーン層（第２コアプレーン層）
１６５ 接地プレーン層（第１プレーン層）
１７１ 接地コアプレーン層（第１コアプレーン層）
ＩＣ ＩＣチップ
ＣＯＮ コンデンサ
Claims (4)
- ＩＣチップとコンデンサが搭載される配線基板であって、
コア主面とコア裏面とを有するコア基板と、
上記コア主面上に積層された絶縁層と、
上記絶縁層上に積層されたソルダーレジスト層と、
上記絶縁層の表面上に形成され、上記ＩＣチップの端子と接続される多数のＩＣ接続端子であって、第１の電位とされる多数の第１ＩＣ接続端子を含むＩＣ接続端子と、
上記絶縁層の表面上に形成され、上記コンデンサの端子と接続される複数のコンデンサ接続端子であって、上記第１の電位とされる複数の第１コンデンサ接続端子を含むコンデンサ接続端子と、
上記絶縁層の表面に形成された導体層であって、多数配置された上記第１ＩＣ接続端子のうち最外周に位置する複数の最外周第１ＩＣ接続端子と、上記複数の第１コンデンサ接続端子とを接続する経路を有し、上記第１の電位とされる第１導体層と、
を備える配線基板。 - 請求項１に記載の配線基板であって、
前記第１導体層は、前記複数の最外周第１ＩＣ接続端子及び前記複数の第１コンデンサ接続端子にそれぞれ接続する略ベタ状の第１プレーン層である
配線基板。 - ＩＣチップとコンデンサが搭載される配線基板であって、
コア主面とコア裏面を有するコア基板と、
上記コア主面上に積層された絶縁層と、
上記絶縁層上に積層されたソルダーレジスト層と、
上記絶縁層の表面上に形成され、上記ＩＣチップの端子と接続される多数のＩＣ接続端子であって、
第１の電位とされる多数の第１ＩＣ接続端子、及び、
第２の電位とされる多数の第２ＩＣ接続端子、
を含むＩＣ接続端子と、
上記絶縁層の表面上に形成され、上記コンデンサの端子と接続される複数のコンデンサ接続端子であって、
上記第１の電位とされる複数の第１コンデンサ接続端子、及び、
上記第２の電位とされる複数の第２コンデンサ接続端子、
を含むコンデンサ接続端子と、
上記絶縁層の表面に形成された導体層であって、多数配置された上記第１ＩＣ接続端子のうち最外周に位置する複数の最外周第１ＩＣ接続端子と、上記複数の第１コンデンサ接続端子とを接続する経路を有し、上記第１の電位とされる第１導体層と、
上記コア主面に形成された略ベタ状のプレーン層であって、上記多数の第２ＩＣ接続端子及び上記複数の第２コンデンサ接続端子に、上記絶縁層を貫通するビア導体を介してそれぞれ接続し、上記第２の電位とされる第２コアプレーン層と、
上記コア裏面に形成された略ベタ状のプレーン層であって、上記多数の第１ＩＣ接続端子のうち、少なくとも、上記複数の最外周第１ＩＣ接続端子を除いた内側第１ＩＣ接続端子、及び、上記複数の第１コンデンサ接続端子の少なくとも一部に、上記絶縁層を貫通するビア導体及び上記コア基板を貫通するスルーホール導体を介してそれぞれ接続し、上記第１の電位とされる第１コアプレーン層と、を備える配線基板。 - 請求項３に記載の配線基板であって、
前記第１導体層は、前記複数の最外周第１ＩＣ接続端子及び前記複数の第１コンデンサ接続端子にそれぞれ接続する略ベタ状の第１プレーン層である
配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002113723A JP3822129B2 (ja) | 2002-04-16 | 2002-04-16 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002113723A JP3822129B2 (ja) | 2002-04-16 | 2002-04-16 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309342A JP2003309342A (ja) | 2003-10-31 |
| JP3822129B2 true JP3822129B2 (ja) | 2006-09-13 |
Family
ID=29395826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002113723A Expired - Lifetime JP3822129B2 (ja) | 2002-04-16 | 2002-04-16 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3822129B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017084890A (ja) * | 2015-10-26 | 2017-05-18 | 京セラ株式会社 | 配線基板 |
-
2002
- 2002-04-16 JP JP2002113723A patent/JP3822129B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003309342A (ja) | 2003-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4248761B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| US7808799B2 (en) | Wiring board | |
| US8633587B2 (en) | Package structure | |
| JP4387231B2 (ja) | キャパシタ実装配線基板及びその製造方法 | |
| JP4838068B2 (ja) | 配線基板 | |
| US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
| US5883335A (en) | Electrical connection substrate having a through hole for connecting a chip to an opposite surface of the substrate | |
| JP3214470B2 (ja) | マルチチップモジュール及びその製造方法 | |
| JP2001196525A (ja) | 半導体装置及びその製造方法 | |
| JP2000164765A (ja) | 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法 | |
| JP2008177554A (ja) | 多層配線基板、及び多層配線基板埋込用の給電構造体 | |
| JP2000260902A (ja) | 配線基板 | |
| JP2009170941A (ja) | キャパシタ実装配線基板 | |
| JP2002313996A (ja) | 半導体パッケージ用基板およびその製造方法 | |
| JP3554886B2 (ja) | 配線基板 | |
| JP3822129B2 (ja) | 配線基板 | |
| US9736941B1 (en) | Wiring substrate | |
| JP2001291799A (ja) | 配線基板 | |
| JP2003309209A (ja) | 配線基板 | |
| JP2010519769A (ja) | 高速メモリパッケージ | |
| JP2004006828A (ja) | 配線基板 | |
| JPH01183196A (ja) | 多層印刷配線板装置の製造方法 | |
| JP2004040032A (ja) | 配線基板及び配線基板の製造方法 | |
| JPH11163217A (ja) | 半導体装置 | |
| JP4360617B2 (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060621 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3822129 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |