JP2004040032A

JP2004040032A - 配線基板及び配線基板の製造方法

Info

Publication number: JP2004040032A
Application number: JP2002198557A
Authority: JP
Inventors: Rokuro Kanbe; 神戸　六郎; Masao Kuroda; 黒田　正雄; Satoshi Hirano; 平野　訓; Yasuhiro Sugimoto; 杉本　康宏
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 2002-07-08
Filing date: 2002-07-08
Publication date: 2004-02-05

Abstract

【課題】絶縁層間の導体層が導体配線層とプレーン導体層とを含む配線基板について、導体層上の樹脂絶縁層の表面の平坦性を向上させることができる配線基板及び配線基板の製造方法を提供すること。
【解決手段】配線基板１０１は、主面側第１絶縁層１１３と、この上に積層された主面側第２絶縁層１１４と、これらの層間に形成され、導体配線層１２８と平板状のプレーン導体層１２９とを含む主面側第２導体層１２７とを備える。そして、上記プレーン導体層１２９は、多数の孔１２９Ｋが形成されたメッシュ状をなし、上記第２樹脂絶縁層１１４の表面は、高低差８μｍの以下の平坦性を有する。
【選択図】　　　　図３

Description

【０００１】
【発明の属する技術分野】
本発明は、樹脂絶縁層とその層間に形成された導体層とを備える配線基板及び配線基板の製造方法に関し、特に、その導体層が導体配線層と平板状のプレーン導体層とを含む配線基板及び配線基板の製造方法に関する。
【０００２】
【従来の技術】
従来より、樹脂絶縁層とその層間に形成された導体層とを備える配線基板であって、その導体層が導体配線層と平板状のプレーン導体層とを含むものが知られている。
例えば、図４に簡略化した縦断面図を示す配線基板９０１が挙げられる。この配線基板９０１は、図示しないＩＣチップを搭載する基板主面９０２と、図示しないマザーボードに接続される基板裏面９０３とを有する略板形状である。配線基板９０１は、その中心に樹脂製のコア基板９１１を備える。コア基板９１１の基板主面９０２側には、主面側第１樹脂絶縁層９１３と主面側第２樹脂絶縁層９１４と主面側ソルダーレジスト層９１５が積層されている。また同様に、コア基板９１１の基板裏面９０３側には、裏面側第１樹脂絶縁層９１７と裏面側第２樹脂絶縁層９１８と裏面側ソルダーレジスト層９１９が積層されている。
【０００３】
基板内部を基板主面９０２側から基板裏面９０３側に向かって順に説明すると、主面側第２樹脂絶縁層９１４の表面には、主面側第３導体層９２１が形成されている。この主面側第３導体層９２１には、主面側ソルダーレジスト層９１５の主面側開口９１５Ｋ内に露出し、ＩＣチップの端子と接続される多数のＩＣ接続端子９２２が含まれる。また、主面側第３導体層９２１には、略ベタ状に拡がる平板状のプレーン導体層９２３が含まれる。
主面側第２絶縁層９１４には、これを貫通し上記主面側第３導体層９２１と接続する主面側第２ビア導体９２５が多数形成されている。
【０００４】
主面側第１絶縁層９１３の表面には、上記主面側第２ビア導体９２５と接続する主面側第２導体層９２７が形成されている（図５参照）。この主面側第２導体層９２７には、導体配線層９２８と、略ベタ状に拡がる平板状のプレーン導体層９２９が含まれる。なお、図５は、主面側第２導体層９２７の部分拡大平面図を示す。
主面側第１絶縁層９１３には、これを貫通し上記主面側第２導体層９２７と接続する主面側第１ビア導体９３０が多数形成されている。
コア基板９１１の基板主面９０２側の表面には、上記主面側第１ビア導体９３０の一部と接続する主面側第１導体層９３１が形成されている。この主面側第１導体層９３１には、略ベタ状に拡がる平板状のプレーン導体層９３２が含まれる。
コア基板９１１には、これを貫通し上記主面側第１導体層９３１や主面側第１ビア導体９３０の一部と接続するスルーホール導体９３５が多数形成されている。
【０００５】
コア基板９１１の基板裏面９０３側の表面には、上記スルーホール導体９３５の一部と接続する裏面側第１導体層９３７が形成されている。この裏面側第１導体層９３７には、略ベタ状に拡がる平板状のプレーン導体層９３８が含まれる。裏面側第１絶縁層９１７には、これを貫通し上記裏面側第１導体層９３７やスルーホール導体９３５の一部と接続する裏面側第１ビア導体９４１が多数形成されている。
裏面側第１絶縁層９１７の表面には、上記裏面側第１ビア導体９４１と接続する裏面側第２導体層９４３が形成されている。この裏面側第２導体層９４３には、上記主面側第２導体層９２７と同様に、導体配線層９４４と、略ベタ状に拡がる平板状のプレーン導体層９４５が含まれる。
裏面側第２絶縁層９１８には、これを貫通し上記裏面側第２導体層９４３と接続する裏面側第２ビア導体９４７が多数形成されている。
【０００６】
裏面側第２絶縁層９１８の表面には、上記裏面側第２ビア導体９４７と接続する裏面側第３導体層９４９が形成されている。この裏面側第３導体層９４９には、裏面側ソルダーレジスト層９１９の裏面側開口９１９Ｋ内に露出し、マザーボードの端子に接続される多数の裏面接続端子９５０が含まれる。また、裏面側第３導体層９４９には、略ベタ状に拡がる平板状のプレーン導体層９５１が含まれる。
このような配線基板９０１は、ＩＣチップを搭載し、マザーボードに接続したときに、マザーボードからＩＣチップへ電源電位や接地電位を供給したり、マザーボードとＩＣチップとの間で信号を伝送することができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、このような配線基板９０１では、図６に部分拡大断面図を示すように、主面側第２導体層９２７の導体配線層９２８上に形成された主面側第２樹脂絶縁層９１４の厚さが、プレーン導体層９２９上に形成された主面側第２樹脂絶縁層９１４の厚さよりも薄くなり、主面側第２樹脂絶縁層９１４の表面の平坦性が損なわれていた。具体的には、場所によっては、表面の高低差が１５μｍ程度できる場合があった。これは、導体配線層９２８上の部分においては、配線間の隙間を埋めるために多くの絶縁材が必要となるのに対し、プレーン導体層９２９上の部分においては、そのような絶縁材が必要でないことに起因する。
また、このように主面側第２樹脂絶縁層９１４の表面の平坦性が損なわれることにより、その上に形成する主面側第１導体層９２１や主面側ソルダーレジスト層９１５の平坦性も損なわれ、配線基板９０１の信頼性に劣っていた。
なお、導体配線層９４４とプレーン導体層９４５を有する裏面側第２導体層９４３上に形成された裏面側第２樹脂絶縁層９１８についても、同様な理由から、その表面の平坦性が損なわれるなどの問題が生じていた。
【０００８】
本発明はかかる現状に鑑みてなされたものであって、樹脂絶縁層の層間に形成され導体配線層とプレーン導体層とを含む導体層を備える配線基板について、導体層上に形成された樹脂絶縁層の表面の平坦性を向上させることができる配線基板及び配線基板の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段、作用及び効果】
その解決手段は、第１樹脂絶縁層と、上記第１樹脂絶縁層上に積層された第２樹脂絶縁層と、上記第１樹脂絶縁層と上記第２樹脂絶縁層との層間に形成された導体層であって、導体配線層と平板状のプレーン導体層とを含む導体層と、を備える配線基板であって、上記プレーン導体層は、多数の孔が形成されたメッシュ状をなし、上記第２樹脂絶縁層の表面は、高低差８μｍの以下の平坦性を有する配線基板である。
【００１０】
本発明によれば、第１，第２樹脂絶縁層の層間に形成された導体層は、導体配線層と平板状のプレーン導体層とを含む。このうちプレーン導体層は、多数の孔が形成されたメッシュ状とされている。そして、導体層上の第２樹脂絶縁層の表面は、高低差８μｍの以下の平坦性を有する。
このような配線基板では、導体配線層上の部分において、配線間の隙間を埋めるために絶縁材が必要とされるが、プレーン導体層上の部分においても、多数の孔を埋めるために絶縁材が必要とされる。このため、導体配線層上に形成された第２樹脂絶縁層の厚さと、プレーン導体層上に形成された第２樹脂絶縁層の厚さの差を少なくすることができる。具体的には、第２樹脂絶縁層の表面の高低差を８μｍ以下とすることができ、表面の平坦性を確保することができる。
さらに、このような配線基板は、第２樹脂絶縁層の表面の平坦性が高いため、その上にさらに導体層や樹脂絶縁層、ソルダーレジスト層等が形成されていても、それらの平坦性も高く、配線基板の信頼性が向上する。
【００１１】
さらに、上記の配線基板であって、前記プレーン導体層が形成された領域全体の面積に占める上記プレーン導体層の導体面積の面積率に対し、上記プレーン導体層によって囲まれ前記導体配線層が形成された領域全体の面積に占める上記導体配線層の導体面積の面積率の割合が、０．２５以上である配線基板とすると良い。
【００１２】
本発明によれば、プレーン導体層が形成された領域全体の面積に占めるプレーン導体層の導体面積の面積率に対し、プレーン導体層によって囲まれ導体配線層が形成された領域全体の面積に占める導体配線層の導体面積の面積率の割合が、０．２５以上である。即ち、プレーン導体層の導体面積の面積率が小さくされ、導体配線層の導体面積の面積率との差が少なくされている。
このような配線基板では、プレーン導体層上の部分において、多数の孔を埋めるためにより多くの絶縁材が必要とされるので、導体配線層上の部分において配線間の隙間を埋めるために必要とされる絶縁材との差がより小さくなる。このため、導体配線層上に形成された第２樹脂絶縁層の厚さと、プレーン導体層上に形成された第２樹脂絶縁層の厚さの差をより少なくすることができ、第２樹脂絶縁層の表面の平坦性をより向上させることができる。
【００１３】
さらに、上記のいずれかに記載の配線基板であって、前記プレーン導体層が形成された領域全体の面積に占める上記プレーン導体層の導体面積の面積率は、８５％以下である配線基板とすると良い。
【００１４】
本発明によれば、プレーン導体層が形成された領域全体の面積に占めるプレーン導体層の導体面積の面積率が、８５％以下である。
このため、プレーン導体層上の部分において、多数の孔を埋めるためにより多くの絶縁材が必要とされるので、導体配線層上の部分において配線間の隙間を埋めるために必要とされる絶縁材との差がより小さくなる。このため、導体配線層上に形成された第２樹脂絶縁層の厚さと、プレーン導体層上に形成された第２樹脂絶縁層の厚さの差をより少なくすることができ、第２樹脂絶縁層の表面の平坦性をより向上させることができる。
【００１５】
さらに、上記のいずれかに記載の配線基板であって、前記導体層の厚さは、１０μｍ以上であり、前記第２樹脂絶縁層の厚さは、４５μｍ以下である配線基板とすると良い。
【００１６】
導体層の厚さが厚く、また、第２樹脂絶縁層の厚さが薄い場合には、場所による導体層の粗密の影響を強く受け、第２樹脂絶縁層の表面の平坦性が大きく損なわれやすい。従って、このような配線基板については、特に、上述した発明を適用し、第２樹脂絶縁層の表面の平坦性を向上させるのが好ましい。
【００１７】
また、他の解決手段は、第１樹脂絶縁層と、上記第１樹脂絶縁層上に積層された第２樹脂絶縁層と、上記第１樹脂絶縁層と上記第２樹脂絶縁層との層間に形成された導体層であって、導体配線層と平板状のプレーン導体層とを含む導体層と、を備える配線基板の製造方法であって、上記第１樹脂絶縁層を有する基板本体のうち上記第１樹脂絶縁層上に、上記導体層を形成する工程であって、上記プレーン導体層を、多数の孔を有するメッシュ状に形成する工程と、上記第１樹脂絶縁層及び上記導体層上に、上記第２樹脂絶縁層を形成する工程と、を備える配線基板の製造方法である。
【００１８】
本発明の製造方法は、基板本体の第１樹脂絶縁層上に導体層を形成する工程と、第１樹脂絶縁層及び導体層上に第２樹脂絶縁層を形成する工程とを備える。このうち、導体層を形成する工程では、導体層のうちプレーン導体層を、多数の孔を有するメッシュ状に形成する。
このようにして配線基板を製造すれば、導体配線層上の部分において、配線間の隙間を埋めるために絶縁材が必要とされるが、プレーン導体層上の部分においても、多数の孔を埋めるために絶縁材が必要とされる。このため、導体配線層上に形成された第２樹脂絶縁層の厚さと、プレーン導体層上に形成された第２樹脂絶縁層の厚さの差を少なくすることができ、第２樹脂絶縁層の表面の平坦性を高くすることができる。具体的には、表面の高低差が８μｍの以下の平坦性を有する第２樹脂絶縁層を容易に形成することができる。
さらに、第２樹脂絶縁層上に導体層や樹脂絶縁層、ソルダーレジスト層等を形成する場合であっても、第２樹脂絶縁層の表面の平坦性が高いので、それらの平坦性も確保することができ、配線基板の信頼性を向上させることができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しつつ説明する。
本実施形態の配線基板１０１について、図１に簡略化した縦断面図を示す。この配線基板１０１は、ＩＣチップが搭載されると共にマザーボードに接続されるものであり、マザーボードからＩＣチップに電源電位や接地電位を供給したり、マザーボードとＩＣチップとの間で信号を伝送することができる。
【００２０】
配線基板１０１は、図示しないＩＣチップを搭載する基板主面１０２と、図示しないマザーボードに接続される基板裏面１０３とを有する略矩形の略板形状である。配線基板１０１は、その中心にガラス−エポキシ樹脂からなる厚さ約８００μｍのコア基板１１１を備える。このコア基板１１１の基板主面１０２側には、エポキシ樹脂等からなる厚さ約３０μｍの主面側第１絶縁層１１３が積層され、その上には、同じくエポキシ樹脂等からなる厚さ約３０μｍの主面側第２絶縁層１１４が積層され、さらにその上には、同じくエポキシ樹脂等からなる厚さ約２５μｍの主面側ソルダーレジスト層１１５が積層されている。また同様に、コア基板１１１の基板裏面１０３側には、エポキシ樹脂等からなる厚さ約３０μｍの裏面側第１絶縁層１１７が積層され、その上には、同じくエポキシ樹脂等からなる厚さ約３０μｍの裏面側第２絶縁層１１８が積層され、さらにその上には、同じくエポキシ樹脂等からなる厚さ約２５μｍの裏面側ソルダーレジスト層１１９が積層されている。
【００２１】
基板内部の詳細を基板主面１０２側から基板裏面１０３側に向かって説明すると、主面側第２絶縁層１１４の表面には、Ｃｕからなる厚さ約１５μｍの主面側第３導体層１２１が形成されている。この主面側第３導体層１２１には、ＩＣチップの端子と接続される多数のＩＣ接続端子１２２が含まれる。これらのＩＣ接続端子１２２は、基板主面１０２のうちＩＣチップを搭載する平面視略中央のＩＣ搭載領域下に略格子状に配置され、それぞれの中央部が主面側ソルダーレジスト層１１５に形成された主面側開口１１５Ｋ内に露出している。また、主面側第３導体層１２１には、ＩＣ接続端子１２２が形成された領域を除く領域に略ベタ状に拡がり、接地電位とされる平板状のプレーン導体層１２３が含まれる。
主面側第２絶縁層１１４には、これを貫通し上記主面側第３導体層１２１と接続する直径約６５μｍの主面側第２ビア導体１２５が多数形成されている。この主面側第２ビア導体１２５は、Ｃｕからなるフィルドビア導体である。
【００２２】
主面側第１絶縁層１１３の表面には、図２に部分拡大平面図を示すように、上記主面側第２ビア導体１２５と接続する主面側第２導体層１２７が形成されている。主面側第２導体層１２７は、Ｃｕからなり、厚さが約１５μｍである。
この主面側第２導体層１２７には、主に信号を伝送する導体配線層１２８が含まれる。導体配線層１２８に含まれる各配線の線幅は約２５μｍであり、配線と後述するプレーン導体層１２９との絶縁間隔は、約５０μｍである。そして、後述するプレーン導体層１２９によって囲まれ導体配線層１２８が形成された領域全体の面積に占める導体配線層１２８の導体面積の面積率は、約２５％とされている。
【００２３】
また、主面側第２導体層１２７には、導体配線層１２８が形成された領域を除く領域に略ベタ状に拡がり、接地電位とされる平板状のプレーン導体層１２９が含まれる。このプレーン導体層１２９には、従来とは異なり、多数の孔１２９Ｋが形成され、メッシュ状とされている。各孔の開口径は約２５０μｍであり、約５００μｍの間隔で略格子状に配置されている。そして、プレーン導体層１２９が形成された領域全体の面積に占めるプレーン導体層１２９の導体面積の面積率は、約８０％とされている。
従って、上述したプレーン導体層１２９の導体面積の面積率に対し、上述した導体配線層１２８の導体面積の面積率の割合が、約０．３１である。
【００２４】
主面側第１絶縁層１１３には、これを貫通し上記主面側第２導体層１２７と接続する直径約６５μｍの主面側第１ビア導体１３０が多数形成されている。この主面側第１ビア導体１３０も、Ｃｕからなるフィルドビア導体である。
コア基板１１１の基板主面１０２側の表面には、上記主面側第１ビア導体１３０の一部と接続する主面側第１導体層１３１が形成されている。主面側第１導体層１３１は、Ｃｕからなり、厚さが約２５μｍである。この主面側第１導体層１３１には、略ベタ状に拡がり、電源電位とされる平板状のプレーン導体層１３２が含まれる。プレーン導体層１３２には、多数の貫通孔１３２Ｋが形成され、接地電位とされるあるいは信号を伝送する主面側第１ビア導体１３０は、これらの貫通孔１３２Ｋ内に位置し、プレーン導体層１３２と絶縁している。
【００２５】
コア基板１１１には、これを貫通し上記主面側第１導体層１３１または主面側第１ビア導体１３０の一部と接続する直径約１５０μｍ、厚さ約１８μｍの略筒状のスルーホール導体１３５が多数形成されている。スルーホール導体１３５は、Ｃｕからなり、その内部には、図示しない樹脂充填体が充填されている。
コア基板１１１の基板裏面１０３側の表面には、上記スルーホール導体１３５の一部と接続する裏面側第１導体層１３７が形成されている。裏面側第１導体層１３７は、Ｃｕからなり、厚さが約２５μｍである。この裏面側第１導体層１３７には、略ベタ状に拡がり、接地電位とされる平板状のプレーン導体層１３８が含まれる。このプレーン導体層１３８には、多数の貫通孔１３８Ｋが形成され、電源電位とされるあるいは信号を伝送するスルーホール導体１３５は、これらの貫通孔１３８Ｋ内に位置し、プレーン導体層１３８と絶縁している。
裏面側第１絶縁層１１７には、これを貫通し上記裏面側第１導体層１３７またはスルーホール導体１３５の一部と接続する直径約６５μｍの裏面側第１ビア導体１４１が多数形成されている。この裏面側第１ビア導体１４１も、Ｃｕからなるフィルドビア導体である。
【００２６】
裏面側第１絶縁層１１７の表面には、裏面側第１ビア導体１４１と接続する裏面側第２導体層１４３が形成されている。裏面側第２導体層１４３は、Ｃｕからなり、厚さが約１５μｍである。
この裏面側第２導体層１４３には、上記主面側第２導体層１２７と同様に、主に信号を伝送する導体配線層１４４が含まれる。導体配線層１４４に含まれる各配線の線幅は約２５μｍであり、配線と後述するプレーン導体層１４５との絶縁間隔は、約５０μｍである。そして、後述するプレーン導体層１４５によって囲まれ導体配線層１４４が形成された領域全体の面積に占める導体配線層１４４の導体面積の面積率は、約２５％となっている。
【００２７】
また、裏面側第２導体層１４３には、導体配線層１４４が形成された領域を除く領域に略ベタ状に拡がり、接地電位とされる平板状のプレーン導体層１４５が含まれる。このプレーン導体層１４５には、従来とは異なり、多数の孔が形成され、メッシュ状とされている。各孔の開口径は約２５０μｍであり、約５００μｍの間隔で略格子状に配置されている。そして、プレーン導体層１４５が形成された領域全体の面積に占めるプレーン導体層１４５の導体面積の面積率は、約８０％となっている。
従って、上述したプレーン導体層１４５の導体面積の面積率に対し、上述した導体配線層１４４の導体面積の面積率の割合が、約０．３１である。
【００２８】
裏面側第２絶縁層１１８には、これを貫通し上記裏面側第２導体層１４３と接続する直径約６５μｍの裏面側第２ビア導体１４７が形成されている。この裏面側第２ビア導体１４７も、Ｃｕからなるフィルドビア導体である。
裏面側第２絶縁層１１８の表面には、裏面側第２ビア導体１４７と接続する裏面側第３導体層１４９が形成されている。裏面側第３導体層１４９は、Ｃｕからなり、厚さが約１５μｍである。この裏面側第３導体層１４９には、マザーボードの端子と接続される多数の裏面接続端子１５０が含まれる。これらの裏面接続端子１５０は、略格子状に配置され、それぞれの中央部が裏面側ソルダーレジスト層１１９に形成された裏面側開口１１９Ｋ内に露出している。また、裏面側第３導体層１４９には、裏面接続端子１５０が形成された領域を除く領域に略ベタ状に拡がり、電源電位とされる平板状のプレーン導体層１５１が含まれる。
【００２９】
このような配線基板１０１では、図３に部分拡大断面図を示すように、主面側第２導体層１２７が、導体配線層１２８と平板状のプレーン導体層１２９とを含む。このうちプレーン導体層１２９は、多数の孔１２９Ｋが形成されたメッシュ状とされている。そして、主面側第２導体層１２７上の主面側第２絶縁層１１４の表面は、高低差８μｍの以下の平坦性を有する。
このため、導体配線層１２８上の部分において、配線間の隙間を埋めるために絶縁材が必要とされるが、プレーン導体層１２９上の部分においても、多数の孔１２９Ｋを埋めるために絶縁材が必要とされる。従って、導体配線層１２８上に形成された主面側第２絶縁層１１４の厚さと、プレーン導体層１２９上に形成された主面側第２絶縁層１１４の厚さの差を少なくすることができる。具体的には、主面側第２絶縁層１１４の表面の高低差を８μｍ以下とすることができ、表面の平坦性を確保することができる。
さらに、主面側第２絶縁層１１４の表面の平坦性が高いため、その上にさらに形成された主面側第３導体層１２１や主面側ソルダーレジスト層１１５の平坦性も高く、配線基板１０１の信頼性を向上させることができる。
【００３０】
さらに、上記プレーン導体層１２９が形成された領域全体の面積に占めるプレーン導体層１２９の導体面積の面積率に対し、プレーン導体層１２９によって囲まれ上記導体配線層１２８が形成された領域全体の面積に占める導体配線層１２８の導体面積の面積率の割合（０．３１）が、０．２５以上である。
このため、プレーン導体層１２９上の部分において、多数の孔１２９Ｋを埋めるために、より多くの絶縁材が必要とされるので、導体配線層１２８上の部分において配線間の隙間を埋めるために必要とされる絶縁材との差がより小さくなる。このため、導体配線層１２８上に形成された主面側第２絶縁層１１４の厚さと、プレーン導体層１２９上に形成された主面側第２絶縁層１１４の厚さの差をより少なくすることができ、主面側第２絶縁層１１４の表面の平坦性をより向上させることができる。
【００３１】
またさらに、上記プレーン導体層１２９が形成された領域全体の面積に占めるプレーン導体層１２９の導体面積の面積率（約８０％）が、８５％以下である。
このため、プレーン導体層１２９上の部分において、多数の孔１２９Ｋを埋めるために、より多くの絶縁材が必要とされるので、導体配線層１２８上の部分において配線間の隙間を埋めるために必要とされる絶縁材との差がより小さくなる。このため、導体配線層１２８上に形成された主面側第２絶縁層１１４の厚さと、プレーン導体層１２９上に形成された主面側第２絶縁層１１４の厚さの差をより少なくすることができ、主面側第２絶縁層１１４の表面の平坦性をより向上させることができる。
【００３２】
また、主面側第２導体層１２７の厚さ（約１５μｍ）が１０μｍ以上と厚く、一方、主面側第２絶縁層１１４の厚さ（約３０μｍ）が４５μｍ以下と薄いため、場所による主面側第２導体層１２７の粗密の影響を強く受け、主面側第２絶縁層１１４の表面の平坦性が大きく損なわれやすい。しかし、上述したように、プレーン導体層１２９がメッシュ状とされているので、主面側第２絶縁層１１４の平坦性を向上させることができる。
なお、裏面側第２導体層１４３についても、上述した各効果と同様な効果が得られることは言うまでもない。
【００３３】
次いで、上記配線基板１０１の製造方法について説明する。
まず、両面に銅箔が張られたコア基板１１１を用意する。そして、これにドリルやレーザ等により、スルーホール導体１３５に対応した所定の位置にスルーホールを穿孔する。次に、Ｃｕ無電解メッキとＣｕ電解メッキを順次施し、スルーホールの内周面に略筒状のスルーホール導体１３５を形成すると共に、コア基板１１１の両面の略全面にベタ状導体層を形成する。その後、スルーホール導体１３５内に樹脂ペーストを印刷充填し、樹脂ペーストを熱硬化させて、樹脂充填体を形成する。そして、この樹脂充填体の端部を研磨除去し、コア基板１１１の両面をそれぞれ面一にする。さらに、Ｃｕ無電解メッキとＣｕ電解メッキを順次施し、樹脂充填体上に蓋メッキ層を形成する。その後、両面のベタ状導体層上に、公知のフォトリソグラフィ法により所定パターンのエッチングレジスト層をそれぞれ形成する。そして、エッチングレジスト層から露出する導体層をエッチング除去し、ベタ状導体層から主面側第１導体層１３１と裏面側第１導体層１３７を形成する（第１の導体形成工程）。
【００３４】
次に、第１の絶縁層形成工程において、コア基板１１１及び主面側第１導体層１３１上に、公知のフォトリソグラフィ法により、絶縁材としてドライフィルムを利用して、主面側第１ビア導体１３０に対応した所定の位置にビアホールを有する主面側第１絶縁層１１３を形成する。また同様にして、コア基板１１１及び裏面側第１導体層１３７上に、裏面側第１ビア導体１４１に対応した所定の位置にビアホールを有する裏面側第１絶縁層１１７を形成する。
その際、コア基板１１１上の主面側第１導体層１３１及び裏面側第１導体層１３７は、それぞれ略全面にベタ状に拡がるプレーン導体層１３２，１３８を含むので、その上に形成する主面側第１絶縁層１１３及び裏面側第１絶縁層１１７の表面の平坦性は高くなる。従って、樹脂の表面を研磨したり、特別な平坦化処理をする必要がない。
【００３５】
次に、第２の導体形成工程において、主面側第１絶縁層１１３のビアホールに主面側第１ビア導体１３０を形成すると共に、裏面側第１絶縁層１１７のビアホールに裏面側第１ビア導体１４１を形成する。また、主面側第１絶縁層１１３上に主面側第２導体層１２７を形成し、裏面側第１絶縁層１１７上に裏面側第２導体層１４３を形成する。
具体的には、まず、Ｃｕ無電解メッキを施し、主面側第１絶縁層１１３上及びそのビアホール内、裏面側第１絶縁層１１７上及びそのビアホール内に、無電解メッキ層を形成する。その後、主面側第１絶縁層１１３上の無電解メッキ層上と裏面側第１絶縁層１１７上の無電解メッキ層上に、公知のフォトリソグラフィ法により所定パターンのメッキレジスト層を形成する。次に、Ｃｕ電解メッキを施し、各々のメッキレジスト層から露出する無電解メッキ層上に、電解メッキを形成する。その後、メッキレジスト層をそれぞれ剥離して、露出した無電解メッキ層をエッチングにより除去し、所定パターンの主面側第２導体層１２７と裏面側第２導体層１４３を形成する。なお、主面側第２導体層１２７のプレーン導体層１２９、及び、裏面側第２導体層１４３のプレーン導体層１４５は、いずれも、前述した多数の孔１２９Ｋ等を有するメッシュ状に形成する。
【００３６】
次に、第２の絶縁層形成工程において、主面側第１絶縁層１１３及び主面側第２導体層１２７上に、公知のフォトリソグラフィ法により、絶縁材としてドライフィルムを利用して、主面側第２ビア導体１２５に対応した所定の位置にビアホールを有する主面側第２絶縁層１１４を形成する。また同様にして、裏面側第１絶縁層１１７及び裏面側第２導体層１４３上に、裏面側第２ビア導体１４７に対応した所定の位置にビアホールを有する裏面側第２絶縁層１１８を形成する。
その際、主面側第２導体層１２７及び裏面側第１導体層１４３は、それぞれプレーン導体層１２９，１４５が多数の孔１２９Ｋ等を有するメッシュ状に形成されているので、主面側第２絶縁層１１４及び裏面側第２絶縁層１１８の表面の平坦性を高くすることができる。具体的には、各々の表面の高低差を８μｍ以下とすることができる。従って、樹脂の表面を研磨したり、特別な平坦化処理をする必要がない。
【００３７】
次に、第３の導体形成工程において、主面側第２絶縁層１１４のビアホールに主面側第２ビア導体１２５を形成すると共に、裏面側第２絶縁層１１８のビアホールに裏面側第２ビア導体１４７を形成する。また、主面側第２絶縁層１１４上に主面側第３導体層１２１を形成し、裏面側第１絶縁層１１８上に裏面側第２導体層１４９を形成する。この工程は、上記第２の導体形成工程と同様に行えばよい。
【００３８】
次に、ソルダーレジスト層形成工程において、主面側第２絶縁層１１４及び主面側第３導体層１２１上に、公知のフォトリソグラフィ法により、絶縁材としてドライフィルムを利用して、主面側開口１１５Ｋを所定の位置に有する主面側ソルダーレジスト層１１５を形成する。また同様にして、裏面側第２絶縁層１１８及び裏面側第３導体層１４９上に、裏面側開口１１９Ｋを所定の位置に有する裏面側ソルダーレジスト層１１９を形成する。
【００３９】
次に、無電解Ｎｉメッキを施し、主面側ソルダーレジスト層１１５の主面側開口１１５Ｋ内に露出する主面側第３導体層１２１上に、Ｎｉメッキ層を被着させる。またこれと共に、裏面側ソルダーレジスト層１１９の裏面側開口１１９Ｋ内に露出する裏面側第３導体層１４９上にも、Ｎｉメッキ層を被着させる。その後、Ａｕメッキを施し、酸化防止のため、各Ｎｉメッキ層上に、ごく薄いＡｕメッキ層を被着させる。
以上のようにして、配線基板１０１が完成する。
【００４０】
以上で説明したように、本製造方法では、基板本体の主面側第１絶縁層１１３上に主面側第２導体層１２７を形成する工程と、主面側第１絶縁層１１３及び主面側第２導体層１２７上に主面側第２絶縁層１１４を形成する工程とを備える。このうち、主面側第２導体層１２７を形成する工程では、プレーン導体層１２９を、多数の孔１２９Ｋを有するメッシュ状に形成する。
このようにして配線基板１０１を製造すれば、導体配線層１２８上の部分において、配線間の隙間を埋めるために絶縁材が必要とされるが、プレーン導体層１２９上の部分においても、多数の孔１２９Ｋを埋めるために絶縁材が必要とされる。このため、導体配線層１２８上に形成された主面側第２絶縁層１１４の厚さと、プレーン導体層１２９上に形成された主面側第２絶縁層１１４の厚さの差を少なくすることができ、主面側第２絶縁層１１４の表面の平坦性を高くすることができる。
【００４１】
さらに、主面側第２絶縁層１１４の表面の平坦性が高いため、主面側第２絶縁層１１４上に主面側第３導体層１２１や主面側ソルダーレジスト層１１５を形成したときにも、それらの平坦性も確保することができ、配線基板１０１の信頼性が向上させることができる。
なお、裏面側第２導体層１４３についても、上述した各効果と同様な効果が得られることは言うまでもない。
【００４２】
以上において、本発明を実施形態に即して説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、上記実施形態では、コア基板１１１を中心に有する多層の配線基板１０１について例示したが、コア基板のない配線基板に本発明を適用することもできる。
【図面の簡単な説明】
【図１】実施形態に係る配線基板の簡略化した縦断面図である。
【図２】実施形態に係る配線基板に関し、主面側第２導体層の一部を示す部分拡大平面図である。
【図３】実施形態に係る配線基板に関し、主面側第２導体層及び主面側第２絶縁層付近の一部を示す部分拡大断面図である。
【図４】従来技術に係る配線基板の簡略化した縦断面図である。
【図５】従来技術に係る配線基板に関し、主面側第２導体層の一部を示す部分拡大平面図である。
【図６】従来技術に係る配線基板に関し、主面側第２導体層及び主面側第２絶縁層付近の一部を示す部分拡大断面図である。
【符号の説明】
１０１　　　配線基板
１１１　　　コア基板
１１３　　　主面側第１絶縁層
１１４　　　主面側第２絶縁層
１１７　　　裏面側第１絶縁層
１１８　　　裏面側第２絶縁層
１２１　　　主面側第３導体層
１２７　　　主面側第２導体層
１２８　　　（主面側第２導体層の）導体配線層
１２９　　　　　　（主面側第２導体層の）プレーン導体層
１２９Ｋ　　（プレーン導体層の）孔
１３１　　　主面側第１導体層
１３７　　　裏面側第１導体層
１４３　　　裏面側第２導体層
１４４　　　（裏面側第２導体層の）導体配線層
１４５　　　　　　（裏面側第２導体層の）プレーン導体層
１４９　　　裏面側第３導体層

Claims

第１樹脂絶縁層と、
上記第１樹脂絶縁層上に積層された第２樹脂絶縁層と、
上記第１樹脂絶縁層と上記第２樹脂絶縁層との層間に形成された導体層であって、導体配線層と平板状のプレーン導体層とを含む導体層と、
を備える配線基板であって、
上記プレーン導体層は、多数の孔が形成されたメッシュ状をなし、
上記第２樹脂絶縁層の表面は、高低差８μｍの以下の平坦性を有する
配線基板。
請求項１に記載の配線基板であって、
前記プレーン導体層が形成された領域全体の面積に占める上記プレーン導体層の導体面積の面積率に対し、上記プレーン導体層によって囲まれ前記導体配線層が形成された領域全体の面積に占める上記導体配線層の導体面積の面積率の割合が、０．２５以上である
配線基板。
請求項１または請求項２に記載の配線基板であって、前記プレーン導体層が形成された領域全体の面積に占める上記プレーン導体層の導体面積の面積率は、８５％以下である
配線基板。
請求項１〜請求項３のいずれか一項に記載の配線基板であって、
前記導体層の厚さは、１０μｍ以上であり、
前記第２樹脂絶縁層の厚さは、４５μｍ以下である
配線基板。
第１樹脂絶縁層と、
上記第１樹脂絶縁層上に積層された第２樹脂絶縁層と、
上記第１樹脂絶縁層と上記第２樹脂絶縁層との層間に形成された導体層であって、導体配線層と平板状のプレーン導体層とを含む導体層と、
を備える配線基板の製造方法であって、
上記第１樹脂絶縁層を有する基板本体のうち上記第１樹脂絶縁層上に、上記導体層を形成する工程であって、上記プレーン導体層を、多数の孔を有するメッシュ状に形成する工程と、
上記第１樹脂絶縁層及び上記導体層上に、上記第２樹脂絶縁層を形成する工程と、
を備える配線基板の製造方法。