JP2009290043A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2009290043A
JP2009290043A JP2008141918A JP2008141918A JP2009290043A JP 2009290043 A JP2009290043 A JP 2009290043A JP 2008141918 A JP2008141918 A JP 2008141918A JP 2008141918 A JP2008141918 A JP 2008141918A JP 2009290043 A JP2009290043 A JP 2009290043A
Authority
JP
Japan
Prior art keywords
conductor
insulating layer
layer
electronic component
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008141918A
Other languages
English (en)
Other versions
JP5370883B2 (ja
Inventor
Seiichi Abe
誠一 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2008141918A priority Critical patent/JP5370883B2/ja
Publication of JP2009290043A publication Critical patent/JP2009290043A/ja
Application granted granted Critical
Publication of JP5370883B2 publication Critical patent/JP5370883B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 、配線基板に搭載する電子部品に高速の信号を出し入れした場合であっても、搭載する電子部品を正常に作動させることが可能な配線基板を提供すること。
【解決手段】 複数の絶縁層1a,1bを積層して成る絶縁基板1の最外層の絶縁層1b上に、同軸コネクタ20の信号ピンが接続される信号用線路2(S)とその両側に配設された第一の接地導体2(G1)とが形成されているとともに、絶縁基板1の内部に、前記最外層の絶縁層1bを挟んで信号用線路2(S)および第一の接地導体2(G1)に対向する第二の接地導体2(G2)が配設されて成る配線基板であって、前記最外層の絶縁層1bにおける信号用線路2(S)の両側に第二の接地導体2(G2)の一部を露出させる開口または切欠きCを有する。
【選択図】 図4

Description

本発明は、半導体素子等の電子部品を搭載するために用いられる配線基板に関し、より詳細には搭載する電子部品に高周波の信号を出し入れするための同軸コネクタが接続されるコネクタ接続部を有する配線基板に関する。
従来、半導体素子等の高周波作動する電子部品を搭載するために用いられる配線基板は、図7に示すようにエポキシ樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る複数の絶縁層が積層された絶縁基板31の表面および各絶縁層間に銅箔や銅めっき層等の金属膜から成る導体層32が複数配設されており、その上面中央部に電子部品Eがフリップチップ搭載されるとともに、その外周部に高周波信号を出し入れするための同軸コネクタが接続されるコネクタ接続部33を有している。また、電子部品Eとの接続部およびコネクタ接続部33を除いた上面をソルダーレジスト層34が被覆している。そして、電子部品Eとの接続部とコネクタ接続部33との間は、グランド付きコプレナー線路で接続されており、このグランド付きコプレナー線路を介して外部と電子部品Eとの間で高周波信号の出し入れをすることにより電子部品Eを作動させる。なお、この図では簡略化のために2層の導体層32のみを示しているが実際にはさらに複数の導体層32を有している。さらに、導体層32の配置に対する理解を容易とするために導体層32を絶縁基板31の外周側面に露出させた状態で示しているが、実際には導体層32は絶縁基板31の外周側面から数百μm〜数mm程度内側の領域に配置されている。
コネクタ接続部33は、図8に要部拡大斜視図で示すように、最外層の絶縁層31bの上面に絶縁基板1の外周部から電子部品Eとの接続部にかけて延びるように被着形成された細い帯状の信号用線路32(S)と、その両側に所定の間隔をあけて被着形成された第一の接地導体32(G1)と、最外層の絶縁層31bを挟んで信号用線路32(S)および第一の接地導体32(G1)と対向する第二の接地導体32(G2)とを具備しており、信号用線路32(S)の端部およびその周辺の第一の接地導体32(G1)をソルダーレジスト層34から露出させることにより形成されている。なお、第一の接地導体32(G1)と第二の接地導体32(G2)とは最外層の絶縁層31bを貫通するビア導体35により互に電気的に接続されている。そして、コネクタ接続部33に露出した信号用線路32(S)に同軸コネクタ40の信号ピン41を接続するとともにコネクタ接続部33に露出した第一の接地導体32(G1)に同軸コネクタ40の接地金具42を接続し、コネクタ接続部33に接続された同軸コネクタ40を介して高周波信号の出し入れが行なわれる。
特開2003−258142号公報
しかしながら、この従来の配線基板によると、同軸コネクタ40の接地金具42は第一の接地導体32(G1)のみに直接接続されており、第二の接地導体32(G2)には第一の接地導体32(G1)と第二の接地導体32(G2)とを接続するビア導体35を介して電気的に接続されている。ビア導体35はその直径が30〜100μm程度あり、1個あたり数十pH程度のインダクタンス成分として作用するので、その分、同軸コネクタ40の接地金具42から電子部品Eとの接続部までの第一の接地導体32(G1)と第二の接地導体32(G2)とを合わせた電気的な経路におけるインダクタンスを高めることになる。第一の接地導体32(G1)と第二の接地導体32(G2)とを合わせた電気的な経路におけるインダクタンスが高い場合、配線基板に搭載する電子部品Eに同軸コネクタ40を通して例えば3GHz以上の高速の信号を出し入れすると、信号にリンギングノイズと呼ばれるノイズが発生して搭載する電子部品Eを正常に作動させることが困難となる。
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、配線基板に搭載する電子部品に3GHz以上の高速の信号を出し入れした場合であっても、信号にノイズの発生が少なく、搭載する電子部品を正常に作動させることが可能な配線基板を提供することにある。
本発明の配線基板は、複数の絶縁層を積層して成る絶縁基板の最外層の絶縁層上に、同軸コネクタの信号ピンが接続される信号用線路と該信号用線路の両側に配設された第一の接地導体とが形成されているとともに、前記絶縁基板の内部に、前記最外層の絶縁層を挟んで前記信号用線路および前記第一の接地導体に対向する第二の接地導体が配設されて成る配線基板であって、前記最外層の絶縁層における前記信号用線路の両側に前記第二の接地導体の一部を露出させる開口または切欠きを有することを特徴とするものである。
本発明の配線基板によれば、信号用線路および第一の接地導体が形成された最外層の絶縁層における前記信号用線路の両側に第二の接地導体の一部を露出させる開口または切欠きを有することから、同軸コネクタの接地金具を第一の接地導体のみならず、最外層の絶縁層に設けた開口または切欠きから露出する第二の接地導体にもビア導体を介することなく直接接合することができる。したがって、同軸コネクタの接地金具から電子部品との接続部までの第一の接地導体と第二の接地導体とを合わせた電気的な経路におけるインダクタンスを低いものとすることができる。これにより、配線基板に搭載する電子部品に3GHz以上の高速の信号を出し入れした場合であっても、信号にノイズの発生が少なく、搭載する電子部品を正常に作動させることが可能な配線基板を提供することができる。
次に、本発明の配線基板を添付の図面に基づき詳細に説明する。
図1は、本発明の配線基板の実施形態の一例を示す概略斜視図である。図1において1は絶縁基板、2は配線導体、3はコネクタ接続部、4はソルダーレジスト層である。
本実施形態例の配線基板は、図1に示すようにエポキシ樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る複数の絶縁層が積層されて成る絶縁基板1の表面および各絶縁層間に銅箔や銅めっき層等の金属膜から成る導体層2が複数配設されており、その上面中央部に電子部品Eがフリップチップ搭載されるとともに、その外周部に高周波信号を出し入れするための同軸コネクタが接続されるコネクタ接続部3を有している。また、電子部品Eとの接続部およびコネクタ接続部3を除いた上面をソルダーレジスト層4が被覆している。そして、電子部品Eとの接続部とコネクタ接続部3との間は、グランド付きコプレナー線路で接続されており、このグランド付きコプレナー線路を介して外部と電子部品との間で高周波信号の出し入れをすることにより電子部品Eを作動させる。なお、この図では簡略化のために2層の導体層2のみを示しているが実際にはさらに複数の導体層2を有している。さらに、導体層2の配置に対する理解を容易とするために導体層2を絶縁基板1の外周側面に露出させた状態で示しているが、実際には導体層2は絶縁基板1の外周側面から数百μm〜数mm程度内側の領域に配置されている。また、この例ではコネクタ接続部3を一箇所だけ有する場合を示しているが、実際には同様のコネクタ接続部3を複数箇所有していてもよい。
絶縁基板1は、図2に断面図で示すように、例えばガラス繊維を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成るコア用の絶縁層1aの上下面にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成るビルドアップ用の絶縁層1bがそれぞれ複数層ずつ積層されて成り、各絶縁層1a,1bの表面に銅箔や銅めっき膜等の導体層から成る複数の導体層2が形成されているとともに、コア用の絶縁層1aを貫通して貫通導体(以下スルーホール導体と呼ぶ)5および各ビルドアップ用の絶縁層1bを貫通して貫通導体(以下ビア導体と呼ぶ)6が形成されている。
絶縁基板1を構成するコア用の絶縁層1aは、厚みが0.3〜1.5mm程度であり、その上面から下面にかけて直径が0.2〜1.0mm程度の複数の貫通孔(以下スルーホールと呼ぶ)7を有している。そして、その上下面には導体層2が被着されているとともに各スルーホール7の内面には、スルーホール導体5が被着されており、絶縁層1aの上下面の導体層2がスルーホール導体5を介して電気的に接続されている。
このような絶縁層1aは、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、絶縁層1a上下面の導体層2は、絶縁層1a用のシートの上下全面に厚みが5〜50μm程度の銅箔を貼着しておくとともに、この銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、スルーホール7内面のスルーホール導体5は、絶縁層1aにスルーホール7を設けた後に、このスルーホール7内面に無電解めっき法および電解めっき法により厚みが5〜50μm程度の銅めっき膜を析出させることにより形成される。
さらに、絶縁層1aは、そのスルーホール7の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る孔埋め樹脂8が充填されている。孔埋め樹脂8は、スルーホール7を塞ぐことによりスルーホール7の直上および直下にビルドアップ用の絶縁層1bを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール7内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この孔埋め樹脂8を含む絶縁層1aの上下面に絶縁層1bが積層されている。
絶縁層1aの上下面に積層された絶縁層1bは、それぞれの厚みが20〜50μm程度であり、各層の上面から下面にかけて直径が30〜100μm程度の複数の貫通孔(以下ビアホールと呼ぶ)9を有している。これらの絶縁層1bは、複数の導体層2を高密度に配線するための絶縁間隔を提供するためのものであり、絶縁層1bにはその表面に導体層2およびビアホール9内にビア導体6が形成されている。そして、上層の導体層2と下層の導体層2とをビアホール9内のビア導体6を介して電気的に接続することにより高密度配線を立体的に形成可能としている。
このような絶縁層1bは、厚みが20〜50μm程度の未硬化の熱硬化性樹脂フィルムを絶縁層1aの上下面に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール9を穿孔し、さらにその上に同様にして次の絶縁層1bを順次積み重ねることによって形成される。なお、各絶縁層1b表面に形成された導体層2およびビアホール9内に形成されたビア導体6は、各絶縁層1bを形成する毎に各絶縁層1bの表面およびビアホール9内に5〜50μm程度の厚みの銅めっき膜を公知のセミアディティブ法やサブトラクティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
さらに、この例では最外層の絶縁層1b上にソルダーレジスト層4が被着されている。ソルダーレジスト層4は、例えばアクリル変性エポキシ樹脂にシリカやタルク等の無機物粉末フィラーを30〜70質量%程度分散させた絶縁材料から成り、最外層の導体層2同士の電気的絶縁信頼性を高める作用をなす。
このようなソルダーレジスト層4は、その厚みが10〜50μm程度であり、感光性を有するソルダーレジスト層4用の未硬化樹脂ペーストをロールコーター法やスクリーン印刷法を採用して最外層の絶縁層1b上に塗布し、これを乾燥させた後、露光および現像処理を行なって所定の開口を形成した後、これを熱硬化させることによって形成される。あるいは、ソルダーレジスト層4用の未硬化の樹脂フィルムを最上層の絶縁層1b上に貼着した後、これを熱硬化させ、しかる後、硬化した樹脂フィルムをレーザ光を照射して部分的に除去することによって所定の開口を有するように形成される。
絶縁基板1の各絶縁層1a,1bの表面に形成された導体層2は、電子部品Eの各電極(信号用,接地用および電源用電極)を外部電気回路基板(不図示)に電気的に接続するための導電路として機能し、絶縁基板1の上面側における最外層の絶縁層1bの表面に設けた導体層2の一部が半導体素子等の電子部品Eの電極に半田バンプBを介して電気的に接続される電子部品接続パッド11を形成しているとともに絶縁基板1の下面側における最外層の絶縁層1bの表面に設けた導体層2の一部が外部電気回路基板(不図示)に半田ボール等の外部接続端子Tを介して電気的に接続される外部接続パッド12を形成している。
さらに、絶縁基板1の上面側における最外層の絶縁層1bの表面に設けた導体層2の一部は、その両側に第一の接地導体(不図示)を備える信号用線路2(S)として電子部品接続パッド11とコネクタ接続部3とを接続するための導電路を形成しており、その下方にはコプレナー線路と対向する第二の接地導体2(G2)が最外層の絶縁層1bを挟んで配設されている。そしてこれらの信号用線路2(S),第一の接地導体(不図示)および第二の接地導体2(G2)はコネクタ接続部3において同軸コネクタ20と接続される。
コネクタ接続部3は、図3に要部拡大斜視図で示すように、最外層の絶縁層1bの上面に絶縁基板1の外周部から電子部品接続パッド11にかけて延びるように被着形成された細い帯状の信号用線路2(S)と、その両側に所定の間隔をあけて被着形成された第一の接地導体2(G1)と、最外層の絶縁層1b挟んで信号用線路2(S)および第一の接地導体2(G1)と対向する第二の接地導体2(G2)とを具備しており、信号用線路2(S)の端部およびその周辺の第一の接地導体2(G1)をソルダーレジスト層4から露出させることにより形成されている。さらに、最外層の絶縁層1bには信号用線路2(S)の両側で第二の接地導体2(G2)を露出させる切欠きCが形成されている。
そして、図4に要部拡大斜視図で示すように、コネクタ接続部3に露出した信号用線路2(S)に同軸コネクタ20の信号ピン21を接続するとともにコネクタ部3に露出した第一の接地導体2(G1)および第二の接地導体2(G2)に同軸コネクタ20の接地金具22を接続し、コネクタ接続部3に接続された同軸コネクタ20を介して高周波信号の出し入れが行なわれる。なお、同軸コネクタ20の接地金具22には、切欠きCに嵌合する突起部22aを設けておき、この突起部22aの下面と第二の接地導体2(G2)の露出面が当接するようにしておく。このとき、同軸コネクタ20の接地金具22を第一の接地導体2(G1)のみならず、最外層の絶縁層1bに設けた切欠きCから露出する第二の接地導体2(G2)にもビア導体6を介することなく直接接合することができる。したがって、同軸コネクタ20の接地金具22から電子部品接続パッド11までの第一の接地導体2(G1)と第二の接地導体2(G2)とを合わせた電気的な経路におけるインダクタンスを低いものとすることができる。これにより、配線基板に搭載する電子部品Eに3GHz以上の高速の信号を出し入れした場合であっても、信号にノイズの発生が少なく、搭載する電子部品Eを正常に作動させることが可能な配線基板を提供することができる。
なお、コネクタ接続部3は、図5に示すように、上面側の絶縁層1bの上に信号用線路2(S)と第一の接地導体2(G1)を形成するとともにコネクタ接続部3となる領域を除いてソルダーレジスト層4を被覆する。このとき、切欠きCとなる部分の第一の接地導体2(G1)は除去しておく。次に、図6に示すように、絶縁基体1のコネクタ接続部3となる領域の一部に同軸コネクタ20の接地金具22の一部が嵌合する大きさの切欠きをルータにより形成する。最後に、最外層の絶縁層1bの切欠きCとなる部分をレーザ加工により除去した後、切欠きC内に露出する第二の接地導体2(G2)の表面に残る樹脂残渣を化学的あるいは物理的に除去する方法が採用される。
なお、本発明は上述の実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能であり、例えば上述の実施形態例ではコネクタ接続部3における最外層の絶縁層1bに第二の接地導体2(G2)を露出させる切欠きCを設けたが、切欠きに限らず、第二の接地導体2(G2)を露出させる開口を設けてもよい。
本発明の配線基板の一実施形態例を示す概略斜視図である。 図1に示す配線基板の断面模式図である。 図1に示す配線基板の要部拡大斜視図である。 図1に示す配線基板の要部拡大斜視図である。 図1に示す配線基板の製造方法を説明するための要部拡大斜視図である。 図1に示す配線基板の製造方法を説明するための要部拡大斜視図である。 従来の配線基板を示す概略斜視図である。 図7に示す配線基板の要部拡大斜視図である。
符号の説明
1:絶縁基板
1a,1b:絶縁層
2:導体層
2(S):信号用線路
2(G1):第一の接地導体
2(G2):第二の接地導体
3:コネクタ接続部
20:同軸コネクタ
21:同軸コネクタの信号ピン
C:最外層の絶縁層1bに設けた切欠き

Claims (1)

  1. 複数の絶縁層を積層して成る絶縁基板の最外層の絶縁層上に、同軸コネクタの信号ピンが接続される信号用線路と該信号用線路の両側に配設された第一の接地導体とが形成されているとともに、前記絶縁基板の内部に、前記最外層の絶縁層を挟んで前記信号用線路および前記第一の接地導体に対向する第二の接地導体が配設されて成る配線基板であって、前記最外層の絶縁層における前記信号用線路の両側に前記第二の接地導体の一部を露出させる開口または切欠きを有することを特徴とする配線基板。
JP2008141918A 2008-05-30 2008-05-30 配線基板 Expired - Fee Related JP5370883B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008141918A JP5370883B2 (ja) 2008-05-30 2008-05-30 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008141918A JP5370883B2 (ja) 2008-05-30 2008-05-30 配線基板

Publications (2)

Publication Number Publication Date
JP2009290043A true JP2009290043A (ja) 2009-12-10
JP5370883B2 JP5370883B2 (ja) 2013-12-18

Family

ID=41458956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008141918A Expired - Fee Related JP5370883B2 (ja) 2008-05-30 2008-05-30 配線基板

Country Status (1)

Country Link
JP (1) JP5370883B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181349A (ja) * 2015-03-23 2016-10-13 第一精工株式会社 コネクタ装置及びその組立方法
EP3080864A4 (en) * 2013-12-09 2017-07-26 Alcatel- Lucent Shanghai Bell Co., Ltd Connector for coupling coaxial cable to strip line

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320208A (ja) * 2000-05-09 2001-11-16 Nec Corp 高周波回路及びそれを用いたモジュール、通信機
JP2003258142A (ja) * 2002-02-28 2003-09-12 Hitachi Ltd 半導体装置
US20040037516A1 (en) * 2002-08-23 2004-02-26 Opnext Japan, Inc. Optical transmission module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320208A (ja) * 2000-05-09 2001-11-16 Nec Corp 高周波回路及びそれを用いたモジュール、通信機
JP2003258142A (ja) * 2002-02-28 2003-09-12 Hitachi Ltd 半導体装置
US20040037516A1 (en) * 2002-08-23 2004-02-26 Opnext Japan, Inc. Optical transmission module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3080864A4 (en) * 2013-12-09 2017-07-26 Alcatel- Lucent Shanghai Bell Co., Ltd Connector for coupling coaxial cable to strip line
US9871307B2 (en) 2013-12-09 2018-01-16 Nokia Shanghai Bell Co., Ltd Connector for coupling coaxial cable to strip line
JP2016181349A (ja) * 2015-03-23 2016-10-13 第一精工株式会社 コネクタ装置及びその組立方法

Also Published As

Publication number Publication date
JP5370883B2 (ja) 2013-12-18

Similar Documents

Publication Publication Date Title
JP4387231B2 (ja) キャパシタ実装配線基板及びその製造方法
KR101095161B1 (ko) 전자부품 내장형 인쇄회로기판
JP6626697B2 (ja) 配線基板およびその製造方法
US20180130761A1 (en) Semiconductor package, manufacturing method thereof, and electronic element module using the same
JP5311653B2 (ja) 配線基板
JP4829998B2 (ja) キャパシタ実装配線基板
KR20140143567A (ko) 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
TW201429326A (zh) 具有內埋元件的電路板、其製作方法及封裝結構
TW201444440A (zh) 配線基板及其製造方法
KR20160019297A (ko) 인쇄회로기판 및 그 제조방법
JP2016134621A (ja) 電子部品内蔵型印刷回路基板及びその製造方法
JP2010109243A (ja) 配線基板
TW201616936A (zh) 電路板及其制法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP5370883B2 (ja) 配線基板
JP2012033529A (ja) 配線基板
TW201431454A (zh) 電路板及其製作方法
JP2013098529A (ja) 電子部品埋込み型印刷回路基板及びその製造方法
JP2013229421A (ja) 配線基板
JP2009290044A (ja) 配線基板
JP5565951B2 (ja) 配線基板およびその製造方法
JP4235092B2 (ja) 配線基板およびこれを用いた半導体装置
JP5835732B2 (ja) 配線基板
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
JP4508620B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees