JP2004006828A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2004006828A JP2004006828A JP2003115590A JP2003115590A JP2004006828A JP 2004006828 A JP2004006828 A JP 2004006828A JP 2003115590 A JP2003115590 A JP 2003115590A JP 2003115590 A JP2003115590 A JP 2003115590A JP 2004006828 A JP2004006828 A JP 2004006828A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- capacitor
- connection terminal
- conductor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
【課題】基板主面側にＩＣチップが搭載され、基板裏面側にチップコンデンサが搭載される配線基板において、ＩＣ接続端子とコンデンサ接続端子とを結ぶ導通経路を短くすることができる配線基板を提供すること。
【解決手段】配線基板１０１は、ＩＣ接続端子１４１と、コンデンサ接続端子１２２Ｆと、これらの間に介在する複数の絶縁層１１１，１１２，１１３とを有する。そして、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆとを結ぶ導通経路は、第１，第２フィルドビア導体１３４，１３８を含み、これらが互いに階段状に重なって接合しＩＣ接続端子１４１側からコンデンサ接続端子１２２Ｆ側に向かって延びる階段ビア部をなす。
【選択図】 図１
【解決手段】配線基板１０１は、ＩＣ接続端子１４１と、コンデンサ接続端子１２２Ｆと、これらの間に介在する複数の絶縁層１１１，１１２，１１３とを有する。そして、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆとを結ぶ導通経路は、第１，第２フィルドビア導体１３４，１３８を含み、これらが互いに階段状に重なって接合しＩＣ接続端子１４１側からコンデンサ接続端子１２２Ｆ側に向かって延びる階段ビア部をなす。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＣチップとチップコンデンサが搭載される配線基板に関し、特に、基板主面側にＩＣチップが搭載され、その反対の基板裏面側にチップコンデンサが搭載される配線基板に関する。
【０００２】
【従来の技術】
従来より、ＩＣチップとチップコンデンサが搭載される配線基板が知られている。例えば、図３に簡略化した部分断面図を示す配線基板９０１が挙げられる。この配線基板９０１は、図中に破線で示すＩＣチップＩＣ１が搭載される基板主面９０２と、チップコンデンサＣＯＮ１が搭載される基板裏面９０３とを有する略板形状である。配線基板９０１は、その中心にコア基板９１１を備える。コア基板９１１の基板主面９０２側には、主面側第１絶縁層９１３、主面側第２絶縁層９１４及び主面側ソルダーレジスト層９１５が順に積層されている。また、コア基板９１１の基板裏面９０３側には、裏面側第１絶縁層９１７、裏面側第２絶縁層９１８及び裏面側ソルダーレジスト層９１９が順に積層されている。
【０００３】
コア基板９１１には、略筒状のスルーホール導体９２１が多数形成され、各スルーホール導体９２１内には、略円柱形状の充填体９２２が充填されている。
コア基板９１１と主面側第１絶縁層９１３との層間には、略ベタ状をなし、一部のスルーホール導体９２１と接続して電源電位とされる主面側第１導体層９２３が形成されている。また、主面側第１絶縁層９１３には、この主面側第１導体層９２３またはスルーホール導体９２１と接続する主面側第１ビア導体９２５が多数形成されている。
主面側第１絶縁層９１３と主面側第２絶縁層９１４との層間には、配線やパッド等を有し、主面側第１ビア導体９２５と接続する主面側第２導体層９２７が形成されている。また、主面側第２絶縁層９１４には、この主面側第２導体層９２７と接続する主面側第２ビア導体９２９が多数形成されている。
【０００４】
主面側第２絶縁層９１４と主面側ソルダーレジスト層９１５との層間には、配線やパッドを有し、主面側第２ビア導体９２９と接続する主面側第３導体層９３１が形成されている。また、主面側ソルダーレジスト層９１５には、主面側開口９３３が多数形成され、各主面側開口９３３内には、主面側第３導体層９３１の一部のパッド９３１Ｐが、ＩＣチップＩＣ１の端子と接続されるＩＣ接続端子９３１Ｐとして配置されている。さらに、このＩＣ接続端子９３１Ｐ上には、ハンダバンプ９３５がそれぞれ形成されている。
【０００５】
一方、コア基板９１１と裏面側第１絶縁層９１７との層間には、略ベタ状をなし、一部のスルーホール導体９２１と接続して接地電位とされる裏面側第１導体層９４３が形成されている。また、裏面側第１絶縁層９１７には、この裏面側第１導体層９４３またはスルーホール導体９２１と接続する裏面側第１ビア導体９４５が多数形成されている。
裏面側第１絶縁層９１７と裏面側第２絶縁層９１８との層間には、配線やパッド等を有し、裏面側第１ビア導体９４５と接続する裏面側第２導体層９４７が形成されている。また、裏面側第２絶縁層９１８には、この裏面側第２導体層９４７と接続する裏面側第２ビア導体９４９が多数形成されている。
【０００６】
裏面側第２絶縁層９１８と裏面側ソルダーレジスト層９１９との層間には、配線やパッドを有し、裏面側第２ビア導体９４９と接続する裏面側第３導体層９５１が形成されている。また、裏面側ソルダーレジスト層９１９には、裏面側開口９５３が多数形成され、各裏面側開口９５３には、裏面側第３導体層９５１の一部のパッドが配置されている。これらのパッドには、ピンＰＮ１と接続されるピン接続端子９５１ＰＰと、チップコンデンサＣＯＮ１の端子と接続されるコンデンサ接続端子９５１ＰＣがある。そして、ピン接続端子９５１ＰＰにはハンダを介してピンＰＮ１が接続され、また、コンデンサ接続端子９５１ＰＣにはハンダを介してチップコンデンサＣＯＮ１が接続されている。
なお、このような技術に関連する文献として、例えば、特許文献１が挙げられる。
【特許文献１】
特開２００１−３６２２４号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、このような配線基板９０１では、ＩＣ接続端子９３１Ｐとコンデンサ接続端子９５１ＰＣとは、主面側第１，第２ビア導体９２５，９２９、主面側第１〜第３導体層９２３，９２７，９３１、スルーホール導体９２１、裏面側第１，第２ビア導体９４５，９４９、及び、裏面側第１〜第３導体層９４３，９４７，９５１を介して接続されている。このため、導通経路が長く、インダクタンスや抵抗が増えるなど電気的特性が不安定になるという問題がある。
【０００８】
本発明はかかる現状に鑑みてなされたものであって、基板主面側にＩＣチップが搭載され、基板裏面側にチップコンデンサが搭載される配線基板において、ＩＣ接続端子とコンデンサ接続端子とを結ぶ導通経路を短くすることができる配線基板を提供することを目的とする。
【０００９】
【課題を解決するための手段、作用及び効果】
その解決手段は、ＩＣチップとチップコンデンサが搭載される配線基板であって、上記ＩＣチップの端子と接続されるＩＣ接続端子と、上記チップコンデンサの端子と接続されるコンデンサ接続端子と、これらＩＣ接続端子とコンデンサ接続端子との間に介在する複数の絶縁層と、これらの絶縁層の内部に形成され、上記ＩＣ接続端子と上記コンデンサ接続端子とを結ぶ導通経路であって、上記絶縁層を貫通する複数のフィルドビア導体を含み、これらの少なくとも一群が互いに階段状に重なって接合し上記ＩＣ接続端子側から上記コンデンサ接続端子側に向かって延びる階段ビア部をなす導通経路と、を備える配線基板である。
【００１０】
本発明によれば、ＩＣ接続端子とコンデンサ接続端子とを結ぶ導通経路には、複数のフィルドビア導体が含まれる。そして、これらのフィルドビア導体の少なくとも一群は、互いに階段状に重なって接続し、ＩＣ接続端子側からコンデンサ接続端子側に向かって延びている（階段ビア部）。このため、この階段ビア部においては、水平方向の配線の引き回しを必要としないので、導通経路を短くすることができる。しかも、この階段ビア部では、導体が充填されたフィルドビア導体が互いに接合して導通経路を構成しているので、導通経路の抵抗等を低くすることができる。
従って、このような階段ビア部を有する配線基板では、ＩＣ接続端子とコンデンサ接続端子とを結ぶ導通経路を短くすることができ、インダクタンスや抵抗を低くし電気的特性を向上させることができる。
なお、本発明において、ＩＣ接続端子とコンデンサ接続端子との間に介在する複数の絶縁層は、セラミック製でも樹脂製でもよい。即ち、絶縁体は、アルミナ、窒化アルミニウム、ガラスセラミック、低温焼成セラミックなどのセラミックでも、エポキシ樹脂、ＢＴ樹脂などの樹脂でも、あるいは、ガラス−エポキシ樹脂複合材料、セラミック−樹脂複合材料などの複合材料などであってもよい。
また、複数の絶縁層は、１種類の絶縁層が積層されたものであっても、複数種類の絶縁層が積層されたものであってもよい。即ち、例えば、同一の樹脂絶縁層を複数積層したものであっても、あるいは、セラミック絶縁層と樹脂絶縁層を複数積層したものであってもよい。
また、本発明において、フィルドビア導体とは、絶縁層に設けられたビアホールに導電性物質が充填されたものをいう。従って、樹脂脂絶縁層に形成されたビアホールをメッキで充填したものに限られない。例えば、セラミック絶縁層に形成されたビアホールに導電性のペーストを充填し、セラミックと同時に焼成することで形成したものでもよい。
【００１１】
さらに、上記の配線基板であって、前記導通経路は、平面方向に延びる配線を含まない配線基板とすると良い。
【００１２】
従来の技術でも示したように、ＩＣ接続端子とコンデンサ接続端子とを結ぶ導通経路に平面方向に延びる配線があると、導通経路が長くなり、インダクタンスや抵抗が増加する。
これに対し、本発明の配線基板は、この導通経路に平面方向に延びる配線が含まれない。従って、導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
【００１３】
さらに、上記の配線基板であって、前記導通経路は、前記複数のフィルドビア導体のみからなる、または、上記複数のフィルドビア導体とスルーホール導体のみからなる配線基板とすると良い。
【００１４】
本発明では、ＩＣ接続端子とコンデンサ接続端子とを結ぶ導通経路は、複数のフィルドビア導体のみから構成されているか、あるいは、フィルドビア導体とスルーホール導体のみから構成されている。従って、この導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
なお、本発明において、スルーホール導体とは、コア基板などの絶縁層に設けられたスルーホールのうち、少なくとも内壁面に導電性物質が形成されたものをいう。従って、樹脂脂絶縁層に形成されたスルーホールの内壁面にメッキを施して形成した筒状のものに限られない。例えば、セラミック絶縁層に形成されたスルーホールに導電性のペーストを充填し、セラミックと同時に焼成することで形成したものでもよい。
【００１５】
さらに、上記の配線基板であって、前記複数のフィルドビア導体は、いずれも前記階段ビア部を構成する配線基板とすると良い。
【００１６】
本発明では、上記の配線基板において、フィルドビア導体がいずれも階段ビア部を形成している。つまり、ＩＣ接続端子とコンデンサ接続端子とを結ぶ導通経路は、階段ビア部のみから構成されているか、あるいは、階段ビア部とスルーホール導体のみから構成されている。従って、この導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
【００１７】
さらに、上記のいずれかに記載の配線基板であって、前記チップコンデンサが搭載されるコンデンサ搭載領域は、前記ＩＣチップが搭載されるＩＣ搭載領域と対向する領域内に存在する配線基板とすると良い。
【００１８】
本発明では、チップコンデンサが搭載されるコンデンサ搭載領域が、ＩＣチップが搭載されるＩＣ搭載領域と対向する領域内に存在する。このため、ＩＣ接続端子とコンデンサ接続端子の間の距離が小さくなる。従って、ＩＣ接続端子とコンデンサ接続端子との導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
【００１９】
さらに、上記のいずれかに記載の配線基板であって、前記ＩＣ接続端子の配置間隔は、前記コンデンサ接続端子の配置間隔よりも小さい配線基板とすると良い。
【００２０】
仮にＩＣ接続端子とコンデンサ接続端子を同じ間隔で配置できるのであれば、これらの端子をそれぞれ対向するように配置した上で、フィルドビア導体を垂直方向（厚さ方向）に積み重ねることにより、短い導通経路を容易に構成することもできる。
しかし、本発明のように、ＩＣ接続端子がコンデンサ接続端子よりも小さい間隔で配置されている場合には、ＩＣ接続端子とコンデンサ接続端子をそれぞれ対向させることができないので、単にフィルドビア導体を垂直方向に積み重ねるだけでは、短い導通経路を構成できない。そこで、このような場合に、特に、フィルドビア導体を階段ビア部とすることで、ＩＣ接続端子とコンデンサ接続端子とを結ぶ導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
【００２１】
さらに、上記の記載の配線基板であって、前記ＩＣ接続端子の配置間隔は、５０μｍ以上２００μｍ以下であり、前記コンデンサ接続端子の配置間隔は、４００μｍ以上８００μｍ以下である配線基板とするのが好ましい。
そしてさらに、上記の配線基板であって、前記ＩＣ接続端子の配置間隔は、１５０μｍ以上２００μｍ以下であり、前記コンデンサ接続端子の配置間隔は、５００μｍ以上８００μｍ以下である配線基板とするのが特に好ましい。
ＩＣ接続端子とコンデンサ接続端子がこのような配置間隔である場合に、特に、導通経路に階段ビア部を形成することで、有効に導通経路を短くすることができる。
なお、本明細書において、「配置間隔」とは、隣り合う端子同士の中心間距離のことをいう。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しつつ説明する。
本実施形態の配線基板１０１について、図１に部分断面図を示す。また、図２にＩＣ接続端子１４１近傍の部分拡大断面図を示す。
この配線基板１０１は、図１中に破線で示すＩＣチップＩＣが搭載される基板主面１０２と、入出力端子としてのピンＰＮが立設された基板裏面１０３とを有する略矩形の略板形状である。その大きさは、平面視約３５ｍｍ×約３５ｍｍ、厚さ約１．２ｍｍである。また、その基板裏面１０３側の中央部には、チップコンデンサＣＯＮを収容するため、平面視約１４ｍｍ×約１４ｍｍ、深さ約０．８ｍｍの凹所（キャビティ）１０５が設けられている。ＩＣチップＩＣは、基板主面１０２のうち、その略中央のＩＣ搭載領域１０６に搭載される。一方、チップコンデンサＣＯＮは、ＩＣ搭載領域１０６と対向する領域内に存在するコンデンサ搭載領域１０７に搭載される。
【００２３】
配線基板１０１は、エポキシ樹脂等からなる厚さ約２００μｍの第１コア基板（絶縁層）１１１を備える。この第１コア基板１１１の基板主面１０２側には、エポキシ樹脂等からなる厚さ約３５μｍの第１絶縁層１１２が積層され、その上には、同じくエポキシ樹脂等からなる厚さ約３５μｍの第２絶縁層１１３が積層され、さらにその上には、同じくエポキシ樹脂等からなる厚さ約２５μｍのソルダーレジスト層１１４が積層されている。一方、第１コア基板１１１の基板裏面１０３側には、エポキシ樹脂等からなり、その中央部に貫通孔１１５Ｈを有する厚さ約８００μｍの第２コア基板（絶縁層）１１５が積層されている。従って、上記凹所１０５は、その壁面が第２コア基板１１５の貫通孔１１５Ｈによって構成され、その底面が第１コア基板１１１の裏面によって構成されている。
【００２４】
第１コア基板１１１には、これを貫通する直径約１００μｍのスルーホール１２１が基板中央部の所定の位置に多数形成され、その内周面及びその周縁には、Ｃｕからなる第１スルーホール導体１２２がそれぞれ形成されている。具体的には、各々の第１スルーホール導体１２２は、スルーホール１２１内に形成された厚さ約１８μｍの筒状の筒状部１２２Ｔと、その上下に形成された直径約２５０μｍ、厚さ約１２μｍの円盤状の円盤部１２２Ｅ，１２２Ｆとからなる。そして、各第１スルーホール導体１２２内には、エポキシ樹脂等からなる略円柱形状の樹脂充填体１２３が充填されている。これらの第１スルーホール導体１２２の基板裏面１０３側の端部（円盤部１２２Ｆ）は、凹所１１５内に露出し、図示しないＮｉメッキ層が被着して、チップコンデンサＣＯＮの端子と接続されるコンデンサ接続端子１２２Ｆを構成している。コンデンサ接続端子１２２Ｆの配置間隔は、約５００μｍである。これらのコンデンサ接続端子１２２Ｆには、ハンダ１２４を介してチップコンデンサＣＯＮの端子ＣＯＮＴがそれぞれ接続されている。
【００２５】
また、第１コア基板１１１及び第２コア基板１１５にも、これらを貫通する直径約１００μｍのスルーホール１２６が基板周縁部の所定の位置に多数形成され、その内周面及びその周縁には、Ｃｕからなる第２スルーホール導体１２７がそれぞれ形成されている。この第２スルーホール導体１２７も、スルーホール１２６内に形成された厚さ約１８μｍの筒状の筒状部１２７Ｔと、その上下に形成された直径約２５０μｍ、厚さ約１２μｍの円盤状の円盤部１２７Ｅ，１２７Ｆとからなり、その内部には、エポキシ樹脂等からなる略円柱形状の樹脂充填体１２８が充填されている。これらの第２スルーホール導体１２７の基板裏面１０３側の端部（円盤部１２７Ｆ）は、基板裏面１０３に露出し、図示しないＮｉメッキ層が被着して、ピンＰＮと接続されるピン接続端子１２７Ｆを構成している。そして、これらのピン接続端子１２７Ｆには、ハンダ１２９を介してピンＰＮがそれぞれ接続している。
【００２６】
第１コア基板１１１と第１絶縁層１１２との層間には、Ｃｕからなる厚さ約１５μｍの第１導体層１３１が形成されている。この第１導体層１３１は、配線やパッドを有する所定パターンの配線層である。第１導体層１３１は、主に、第１，第２コア基板１１１，１１５を貫通して形成された第２スルーホール導体１２７（円盤部１２７Ｅ）に接続している。
また、第１絶縁層１１２には、これを貫通する開口径約６５μｍの多数のビアホール１３３が所定の位置に形成され、その内部及びその上には、Ｃｕからなる第１フィルドビア導体１３４がそれぞれ形成されている。具体的には、各第１フィルドビア導体１３４は、ビアホール１３３内に形成された略円錐台状の円錐台部１３４Ｃと、その上に形成された直径約１５０μｍ、厚さ約１５μｍの円盤状の円盤部１３４Ｄとからなる。これらの第１フィルドビア導体１３４は、主に、上記第１導体層１３１または第１スルーホール導体１２２に接続している。
【００２７】
第１絶縁層１１１と第２絶縁層１１２との層間には、Ｃｕからなる厚さ約１５μｍの第２導体層１３６が形成されている。この第２導体層１３６は、配線やパッドを有する所定パターンの配線層である。第２導体層１３６は、主に、第１導体層１３１に接続した第１フィルドビア導体１３４に接続している。
また、第２絶縁層１１３には、これを貫通する開口径約６５μｍの多数のビアホール１３７が所定の位置に形成され、その内部及びその上には、Ｃｕからなる第２フィルドビア導体１３８がそれぞれ形成されている。具体的には、各第２フィルドビア導体１３８は、ビアホール１３７内に形成された略円錐台状の円錐台部１３８Ｃと、その上に形成された直径約１５０μｍ、厚さ約１５μｍの円盤状の円盤部１３８Ｄとからなる。これらの第２フィルドビア導体１３８は、上記第２導体層１３６または第１フィルドビア導体１３４に接続している。
【００２８】
第２絶縁層１１３とソルダーレジスト層１１４との層間には、Ｃｕからなる厚さ約１５μｍの第３導体層１４０が形成されている。この第３導体層１４０は、配線やパッドを有する所定パターンの配線層である。第３導体層１４０は、主に、第２導体層１３６に接続した第２フィルドビア導体１３８に接続している。
ソルダーレジスト層１１４には、これを貫通する直径約６０μｍの多数の主面側開口１１４ＨがＩＣチップＩＣを搭載するＩＣ搭載領域１０６に平面視略格子状に形成されている。これら主面側開口１１４Ｈの内側には、第３導体層１４０のパッドの中央部、または、第２フィルドビア導体１３８の円盤部１３８Ｄの中央部が位置している。これらの中央部には、厚さ約７μｍのＮｉメッキ層１４２が被着して、ＩＣチップＩＣの端子と接続されるＩＣ接続端子１４１を構成している。ＩＣ接続端子１４１の配置間隔は、約１５０μｍであり、前述したコンデンサ接続端子１２２Ｆの配置間隔（約５００μｍ）よりも狭い。さらに、これらのＩＣ接続端子１４１には、ソルダーレジスト層１１４の表面（基板主面１０２）を越えて突出するハンダバンプ１４３が溶着している。
【００２９】
この配線基板１０１のうち、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆとを結ぶ導通経路についてみると、この導通経路は、第２フィルドビア導体１３８、第１フィルドビア導体１３４、及び、第１スルーホール導体１２２から構成されている。そして、このうち第２フィルドビア導体１３８と第１フィルドビア導体１３４は、互いに階段状に重なって接合し、ＩＣ接続端子１４１側からコンデンサ接続端子１２２Ｆ側に向かって延びている。
【００３０】
以上で説明したように、本実施形態の配線基板１０１は、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆとを結ぶ導通経路に、複数のフィルドビア導体（第１フィルドビア導体１３４と第２フィルドビア導体１３８）が含まれる。そして、これらのフィルドビア導体１３４，１３８は、互いに階段状に重なって接続し、ＩＣ接続端子１４１側からコンデンサ接続端子１２２Ｆ側に向かって延びている（階段ビア部）。このため、この階段ビア部においては、水平方向の配線の引き回しを必要としないので、導通経路を短くすることができる。しかも、この階段ビア部では、導体が充填されたフィルドビア導体１３４，１３８が互いに接合して導通経路を構成しているので、導通経路の抵抗等を低くすることができる。
従って、このような階段ビア部を有する配線基板１０１では、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆとを結ぶ導通経路を短くすることができ、インダクタンスや抵抗を低くし電気的特性を向上させることができる。
【００３１】
さらに、本実施形態では、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆとを結ぶ導通経路に、平面方向に延びる配線を含まない。従って、導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
また、本実施形態では、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆとを結ぶ導通経路は、第１，第２フィルドビア導体１３４，１３８と第１スルーホール導体１２２のみから構成されている。従って、この導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
また、本実施形態では、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆとを結ぶ導通経路に含まれるフィルドビア導体１３４，１３８がいずれも階段ビア部を形成している。従って、導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
【００３２】
また、本実施形態では、チップコンデンサＣＯＮが搭載されるコンデンサ搭載領域１０７が、ＩＣチップＩＣが搭載されるＩＣ搭載領域１０６と対向する領域内に存在する。このため、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆの間の距離が小さくなる。従って、この導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
また、本実施形態では、ＩＣ接続端子１４１がコンデンサ接続端子１２２Ｆよりも小さい間隔で配置されているため、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆの位置をそれぞれ対向させることができないので、単にフィルドビア導体１３４，１３８を垂直方向に積み重ねるだけでは、短い導通経路を構成できない。従って、このような場合に、特に、フィルドビア導体１３４，１３８を階段ビア部とすることで、導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
また、ＩＣ接続端子１４１の配置間隔（約１５０μｍ）は、５０μｍ以上２００μｍ以下、特に、１５０μｍ以上２００μｍ以下であり、コンデンサ接続端子１２２Ｆの配置間隔（約５００μｍ）は、４００μｍ以上８００μｍ以下、特に、５００μｍ以上８００以下μｍであるので、特に、これらの導通経路に階段ビア部を形成することにより、有効に導通経路を短くすることができる。
【００３３】
次いで、上記配線基板１０１の製造方法について説明する。この配線基板１０１は、公知の手法により製造することができる。
即ち、まず、表裏面に銅箔が張られた第１コア基板１１１を用意する。そして、第１コア基板１１１の所定の位置にスルーホール１２１を形成する。次に、このスルーホール１２１の内壁にＰｄを含むメッキ触媒を塗布した後に、無電解Ｃｕメッキと電解Ｃｕメッキを順次施し、スルーホール１２１に第１スルーホール導体１２２（筒状部１２２Ｔ）を形成する。その後、第１スルーホール導体１２２内に樹脂ペーストを印刷充填し、樹脂ペーストを熱硬化させて、樹脂充填体１２３を形成する。そして、この樹脂充填体１２３の端部を研磨除去し、第１コア基板１１１の表裏面を面一にする。さらに、Ｃｕ無電解メッキとＣｕ電解メッキを順次施し、樹脂充填体１２３上に蓋メッキ層（円盤部１２２Ｅ，１２２Ｆ）を形成する。その後、第１コア基板１１１の表裏面の導体層上に、フォトリソグラフィ法により所定パターンのエッチングレジスト層をそれぞれ形成する。そして、エッチングレジスト層から露出する導体層をエッチング除去し、主面側第１導体層１３１を形成する。
【００３４】
次に、第２コア基板１１５を別途用意し、これに貫通孔１１５Ｈを形成する。そして、この第２コア基板１１５を、フィルム状接着層等を利用して、上記の第１コア基板１１１の裏面側に貼り付ける。その後、この基板の所定の位置にスルーホール１２６を形成する。次に、このスルーホール１２６の内壁にＰｄを含むメッキ触媒を塗布した後に、無電解Ｃｕメッキと電解Ｃｕメッキを順次施し、スルーホール１２６に第２スルーホール導体１２７（筒状部１２７Ｔ）を形成する。その後、第２スルーホール導体１２７内に樹脂ペーストを印刷充填し、樹脂ペーストを熱硬化させて、樹脂充填体１２８を形成する。そして、この樹脂充填体１２８の端部を研磨除去し、基板の表裏面を面一にする。さらに、Ｃｕ無電解メッキとＣｕ電解メッキを順次施し、樹脂充填体１２８上に蓋メッキ層（円盤部１２７Ｅ，１２７Ｆ）を形成する。その後、この基板の表裏面の導体層上に、フォトリソグラフィ法により所定パターンのエッチングレジスト層をそれぞれ形成する。そして、エッチングレジスト層から露出する導体層をエッチング除去する。
【００３５】
次に、第１コア基板１１１の主面上及び第１導体層１３１上に、公知のフォトリソグラフィ法により、ビアホール１３３を所定の位置に有する第１絶縁層１１２を形成する。その後、公知のセミアディティブティブ方により、このビアホール１３３に第１フィルドビア導体１３４を形成すると共に、第１絶縁層１１２上に第２導体層１３６を形成する。
次に、第１絶縁層１１２上及び第２導体層１３６上に、公知のフォトリソグラフィ法により、ビアホール１３７を所定の位置に有する第２絶縁層１１３を形成する。その後、公知のセミアディティブティブ方により、このビアホール１３７に第２フィルドビア導体１３８を形成すると共に、第２絶縁層１１３上に第３導体層１４０を形成する。
【００３６】
次に、第２絶縁層１１３上及び第３導体層１４０上に、公知のフォトリソグラフィ法により、主面側開口１１４Ｈを所定の位置に有するソルダーレジスト層１１４を形成する。
次に、電解Ｎｉメッキを施し、ソルダーレジスト層１１４の主面側開口１１４Ｈ内に露出するパッドまたは第２フィルドビア導体１３８上に、Ｎｉメッキ層１４２を被着させる。またこれと共に、基板裏面１０３側に露出する第１スルーホール導体１２２の円盤部１２２Ｆと第２スルーホール導体１２７の円盤部１２７Ｆにも、Ｎｉメッキ層を被着させる。その後、Ａｕメッキを施し、酸化防止のため、これら表裏面のＮｉメッキ層１４２等上に、ごく薄いＡｕメッキ層を形成する。
【００３７】
次に、第２スルーホール導体１２７の円盤部１２７Ｆに被着したＮｉメッキ層にハンダ１２９を介してピンＰＮを固着させる。また、第１スルーホール導体１２２の円盤部１２２Ｆに被着したＮｉメッキ層にハンダ１２４を介してチップコンデンサＣＯＮの端子ＣＯＮＴを固着させる。さらに、主面側開口１１４Ｈ内のＮｉメッキ層１４２上にハンダバンプ１４３形成する。なお、各ハンダ１２９，１２４，１４３を付ける際にＡｕメッキ層のＡｕは、そのハンダ内拡散するので、各ハンダ１２９，１２４，１４３は、Ｎｉメッキ層１４２等に溶着する。
以上のようにして、配線基板１０１が完成する。
【００３８】
以上において、本発明を実施形態に即して説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、上記実施形態では、２層の絶縁層（第１絶縁層１１２及び第２絶縁層１１３）にそれぞれフィルドビア導体（第１フィルドビア導体１３４及び第２フィルドビア導体１３８）が形成された配線基板１０１を示したが、３層以上の絶縁層にそれぞれフィルドビア導体が形成された配線基板に本発明を適用することもできる。フィルドビア導体が多数あっても、その少なくとも一群に階段ビア部が形成されていれば、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆとを結ぶ導通経路を短くできる効果があるからである。
【００３９】
また、上記実施形態では、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆとを結ぶ導通経路に第１スルーホール導体１２２が存在するものを例示したが、この導通経路にスルーホール導体が介在しない配線基板にも本発明を適用することができる。スルーホール導体がなくても、フィルドビア導体による階段ビア部を有すれば、上記実施形態と同様な効果が得られるからである。
【００４０】
また、上記実施形態では、既にチップコンデンサＣＯＮを搭載した状態の配線基板１０１を例示したが、チップコンデンサＣＯＮを搭載する前の状態のものを配線基板とすることもできる。
また、上記実施形態では、ＩＣチップＩＣが未だ搭載されていない配線基板１０１を示したが、ＩＣチップＩＣを既に搭載した状態のものを配線基板とすることもできる。
さらに、上記実施形態では、基板裏面１０３の入出力端子としてピンＰＮを有する配線基板１０１を示したが、基板裏面１０３の入出力端子としてパッドやハンダバンプを有する配線基板であってもよい。
【００４１】
なお、上記実施形態では、第１コア基板１１１、第２コア基板１１５、第１絶縁層１１２及び第２絶縁層１１３が、いずれもエポキシ樹脂等からなる樹脂絶縁層である場合を例示したが、絶縁層の材質はこれに限るものではない。例えば、第１コア基板１１１及び第２コア基板１１５をアルミナ等のセラミック基板とし、第１絶縁層１１２及び第２絶縁層１１３を上記のように樹脂絶縁層としてもよい。また、第１コア基板１１１、第２コア基板１１５、第１絶縁層１１２及び第２絶縁層１１３のすべてをセラミック絶縁層とすることもできる。このように絶縁層の材質を変更しても、上記実施形態と同様な効果を得ることができる。
【図面の簡単な説明】
【図１】実施形態に係る配線基板の部分断面図である。
【図２】実施形態に係る配線基板のうちＩＣ接続端子近傍の部分拡大断面図である。
【図３】従来技術に係る配線基板の部分断面図である。
【符号の説明】
１０１ 配線基板
１０６ ＩＣ搭載領域
１０７ コンデンサ搭載領域
１１１ 第１コア基板（絶縁層）
１１２ 第１絶縁層
１１３ 第２絶縁層
１１５ 第２コア基板（絶縁層）
１２２ 第１スルーホール導体
１３４ 第１フィルドビア導体
１３８ 第２フィルドビア導体
１２２Ｆ コンデンサ接続端子
１４１ ＩＣ接続端子
ＩＣ ＩＣチップ
ＣＯＮ チップコンデンサ
【発明の属する技術分野】
本発明は、ＩＣチップとチップコンデンサが搭載される配線基板に関し、特に、基板主面側にＩＣチップが搭載され、その反対の基板裏面側にチップコンデンサが搭載される配線基板に関する。
【０００２】
【従来の技術】
従来より、ＩＣチップとチップコンデンサが搭載される配線基板が知られている。例えば、図３に簡略化した部分断面図を示す配線基板９０１が挙げられる。この配線基板９０１は、図中に破線で示すＩＣチップＩＣ１が搭載される基板主面９０２と、チップコンデンサＣＯＮ１が搭載される基板裏面９０３とを有する略板形状である。配線基板９０１は、その中心にコア基板９１１を備える。コア基板９１１の基板主面９０２側には、主面側第１絶縁層９１３、主面側第２絶縁層９１４及び主面側ソルダーレジスト層９１５が順に積層されている。また、コア基板９１１の基板裏面９０３側には、裏面側第１絶縁層９１７、裏面側第２絶縁層９１８及び裏面側ソルダーレジスト層９１９が順に積層されている。
【０００３】
コア基板９１１には、略筒状のスルーホール導体９２１が多数形成され、各スルーホール導体９２１内には、略円柱形状の充填体９２２が充填されている。
コア基板９１１と主面側第１絶縁層９１３との層間には、略ベタ状をなし、一部のスルーホール導体９２１と接続して電源電位とされる主面側第１導体層９２３が形成されている。また、主面側第１絶縁層９１３には、この主面側第１導体層９２３またはスルーホール導体９２１と接続する主面側第１ビア導体９２５が多数形成されている。
主面側第１絶縁層９１３と主面側第２絶縁層９１４との層間には、配線やパッド等を有し、主面側第１ビア導体９２５と接続する主面側第２導体層９２７が形成されている。また、主面側第２絶縁層９１４には、この主面側第２導体層９２７と接続する主面側第２ビア導体９２９が多数形成されている。
【０００４】
主面側第２絶縁層９１４と主面側ソルダーレジスト層９１５との層間には、配線やパッドを有し、主面側第２ビア導体９２９と接続する主面側第３導体層９３１が形成されている。また、主面側ソルダーレジスト層９１５には、主面側開口９３３が多数形成され、各主面側開口９３３内には、主面側第３導体層９３１の一部のパッド９３１Ｐが、ＩＣチップＩＣ１の端子と接続されるＩＣ接続端子９３１Ｐとして配置されている。さらに、このＩＣ接続端子９３１Ｐ上には、ハンダバンプ９３５がそれぞれ形成されている。
【０００５】
一方、コア基板９１１と裏面側第１絶縁層９１７との層間には、略ベタ状をなし、一部のスルーホール導体９２１と接続して接地電位とされる裏面側第１導体層９４３が形成されている。また、裏面側第１絶縁層９１７には、この裏面側第１導体層９４３またはスルーホール導体９２１と接続する裏面側第１ビア導体９４５が多数形成されている。
裏面側第１絶縁層９１７と裏面側第２絶縁層９１８との層間には、配線やパッド等を有し、裏面側第１ビア導体９４５と接続する裏面側第２導体層９４７が形成されている。また、裏面側第２絶縁層９１８には、この裏面側第２導体層９４７と接続する裏面側第２ビア導体９４９が多数形成されている。
【０００６】
裏面側第２絶縁層９１８と裏面側ソルダーレジスト層９１９との層間には、配線やパッドを有し、裏面側第２ビア導体９４９と接続する裏面側第３導体層９５１が形成されている。また、裏面側ソルダーレジスト層９１９には、裏面側開口９５３が多数形成され、各裏面側開口９５３には、裏面側第３導体層９５１の一部のパッドが配置されている。これらのパッドには、ピンＰＮ１と接続されるピン接続端子９５１ＰＰと、チップコンデンサＣＯＮ１の端子と接続されるコンデンサ接続端子９５１ＰＣがある。そして、ピン接続端子９５１ＰＰにはハンダを介してピンＰＮ１が接続され、また、コンデンサ接続端子９５１ＰＣにはハンダを介してチップコンデンサＣＯＮ１が接続されている。
なお、このような技術に関連する文献として、例えば、特許文献１が挙げられる。
【特許文献１】
特開２００１−３６２２４号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、このような配線基板９０１では、ＩＣ接続端子９３１Ｐとコンデンサ接続端子９５１ＰＣとは、主面側第１，第２ビア導体９２５，９２９、主面側第１〜第３導体層９２３，９２７，９３１、スルーホール導体９２１、裏面側第１，第２ビア導体９４５，９４９、及び、裏面側第１〜第３導体層９４３，９４７，９５１を介して接続されている。このため、導通経路が長く、インダクタンスや抵抗が増えるなど電気的特性が不安定になるという問題がある。
【０００８】
本発明はかかる現状に鑑みてなされたものであって、基板主面側にＩＣチップが搭載され、基板裏面側にチップコンデンサが搭載される配線基板において、ＩＣ接続端子とコンデンサ接続端子とを結ぶ導通経路を短くすることができる配線基板を提供することを目的とする。
【０００９】
【課題を解決するための手段、作用及び効果】
その解決手段は、ＩＣチップとチップコンデンサが搭載される配線基板であって、上記ＩＣチップの端子と接続されるＩＣ接続端子と、上記チップコンデンサの端子と接続されるコンデンサ接続端子と、これらＩＣ接続端子とコンデンサ接続端子との間に介在する複数の絶縁層と、これらの絶縁層の内部に形成され、上記ＩＣ接続端子と上記コンデンサ接続端子とを結ぶ導通経路であって、上記絶縁層を貫通する複数のフィルドビア導体を含み、これらの少なくとも一群が互いに階段状に重なって接合し上記ＩＣ接続端子側から上記コンデンサ接続端子側に向かって延びる階段ビア部をなす導通経路と、を備える配線基板である。
【００１０】
本発明によれば、ＩＣ接続端子とコンデンサ接続端子とを結ぶ導通経路には、複数のフィルドビア導体が含まれる。そして、これらのフィルドビア導体の少なくとも一群は、互いに階段状に重なって接続し、ＩＣ接続端子側からコンデンサ接続端子側に向かって延びている（階段ビア部）。このため、この階段ビア部においては、水平方向の配線の引き回しを必要としないので、導通経路を短くすることができる。しかも、この階段ビア部では、導体が充填されたフィルドビア導体が互いに接合して導通経路を構成しているので、導通経路の抵抗等を低くすることができる。
従って、このような階段ビア部を有する配線基板では、ＩＣ接続端子とコンデンサ接続端子とを結ぶ導通経路を短くすることができ、インダクタンスや抵抗を低くし電気的特性を向上させることができる。
なお、本発明において、ＩＣ接続端子とコンデンサ接続端子との間に介在する複数の絶縁層は、セラミック製でも樹脂製でもよい。即ち、絶縁体は、アルミナ、窒化アルミニウム、ガラスセラミック、低温焼成セラミックなどのセラミックでも、エポキシ樹脂、ＢＴ樹脂などの樹脂でも、あるいは、ガラス−エポキシ樹脂複合材料、セラミック−樹脂複合材料などの複合材料などであってもよい。
また、複数の絶縁層は、１種類の絶縁層が積層されたものであっても、複数種類の絶縁層が積層されたものであってもよい。即ち、例えば、同一の樹脂絶縁層を複数積層したものであっても、あるいは、セラミック絶縁層と樹脂絶縁層を複数積層したものであってもよい。
また、本発明において、フィルドビア導体とは、絶縁層に設けられたビアホールに導電性物質が充填されたものをいう。従って、樹脂脂絶縁層に形成されたビアホールをメッキで充填したものに限られない。例えば、セラミック絶縁層に形成されたビアホールに導電性のペーストを充填し、セラミックと同時に焼成することで形成したものでもよい。
【００１１】
さらに、上記の配線基板であって、前記導通経路は、平面方向に延びる配線を含まない配線基板とすると良い。
【００１２】
従来の技術でも示したように、ＩＣ接続端子とコンデンサ接続端子とを結ぶ導通経路に平面方向に延びる配線があると、導通経路が長くなり、インダクタンスや抵抗が増加する。
これに対し、本発明の配線基板は、この導通経路に平面方向に延びる配線が含まれない。従って、導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
【００１３】
さらに、上記の配線基板であって、前記導通経路は、前記複数のフィルドビア導体のみからなる、または、上記複数のフィルドビア導体とスルーホール導体のみからなる配線基板とすると良い。
【００１４】
本発明では、ＩＣ接続端子とコンデンサ接続端子とを結ぶ導通経路は、複数のフィルドビア導体のみから構成されているか、あるいは、フィルドビア導体とスルーホール導体のみから構成されている。従って、この導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
なお、本発明において、スルーホール導体とは、コア基板などの絶縁層に設けられたスルーホールのうち、少なくとも内壁面に導電性物質が形成されたものをいう。従って、樹脂脂絶縁層に形成されたスルーホールの内壁面にメッキを施して形成した筒状のものに限られない。例えば、セラミック絶縁層に形成されたスルーホールに導電性のペーストを充填し、セラミックと同時に焼成することで形成したものでもよい。
【００１５】
さらに、上記の配線基板であって、前記複数のフィルドビア導体は、いずれも前記階段ビア部を構成する配線基板とすると良い。
【００１６】
本発明では、上記の配線基板において、フィルドビア導体がいずれも階段ビア部を形成している。つまり、ＩＣ接続端子とコンデンサ接続端子とを結ぶ導通経路は、階段ビア部のみから構成されているか、あるいは、階段ビア部とスルーホール導体のみから構成されている。従って、この導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
【００１７】
さらに、上記のいずれかに記載の配線基板であって、前記チップコンデンサが搭載されるコンデンサ搭載領域は、前記ＩＣチップが搭載されるＩＣ搭載領域と対向する領域内に存在する配線基板とすると良い。
【００１８】
本発明では、チップコンデンサが搭載されるコンデンサ搭載領域が、ＩＣチップが搭載されるＩＣ搭載領域と対向する領域内に存在する。このため、ＩＣ接続端子とコンデンサ接続端子の間の距離が小さくなる。従って、ＩＣ接続端子とコンデンサ接続端子との導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
【００１９】
さらに、上記のいずれかに記載の配線基板であって、前記ＩＣ接続端子の配置間隔は、前記コンデンサ接続端子の配置間隔よりも小さい配線基板とすると良い。
【００２０】
仮にＩＣ接続端子とコンデンサ接続端子を同じ間隔で配置できるのであれば、これらの端子をそれぞれ対向するように配置した上で、フィルドビア導体を垂直方向（厚さ方向）に積み重ねることにより、短い導通経路を容易に構成することもできる。
しかし、本発明のように、ＩＣ接続端子がコンデンサ接続端子よりも小さい間隔で配置されている場合には、ＩＣ接続端子とコンデンサ接続端子をそれぞれ対向させることができないので、単にフィルドビア導体を垂直方向に積み重ねるだけでは、短い導通経路を構成できない。そこで、このような場合に、特に、フィルドビア導体を階段ビア部とすることで、ＩＣ接続端子とコンデンサ接続端子とを結ぶ導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
【００２１】
さらに、上記の記載の配線基板であって、前記ＩＣ接続端子の配置間隔は、５０μｍ以上２００μｍ以下であり、前記コンデンサ接続端子の配置間隔は、４００μｍ以上８００μｍ以下である配線基板とするのが好ましい。
そしてさらに、上記の配線基板であって、前記ＩＣ接続端子の配置間隔は、１５０μｍ以上２００μｍ以下であり、前記コンデンサ接続端子の配置間隔は、５００μｍ以上８００μｍ以下である配線基板とするのが特に好ましい。
ＩＣ接続端子とコンデンサ接続端子がこのような配置間隔である場合に、特に、導通経路に階段ビア部を形成することで、有効に導通経路を短くすることができる。
なお、本明細書において、「配置間隔」とは、隣り合う端子同士の中心間距離のことをいう。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しつつ説明する。
本実施形態の配線基板１０１について、図１に部分断面図を示す。また、図２にＩＣ接続端子１４１近傍の部分拡大断面図を示す。
この配線基板１０１は、図１中に破線で示すＩＣチップＩＣが搭載される基板主面１０２と、入出力端子としてのピンＰＮが立設された基板裏面１０３とを有する略矩形の略板形状である。その大きさは、平面視約３５ｍｍ×約３５ｍｍ、厚さ約１．２ｍｍである。また、その基板裏面１０３側の中央部には、チップコンデンサＣＯＮを収容するため、平面視約１４ｍｍ×約１４ｍｍ、深さ約０．８ｍｍの凹所（キャビティ）１０５が設けられている。ＩＣチップＩＣは、基板主面１０２のうち、その略中央のＩＣ搭載領域１０６に搭載される。一方、チップコンデンサＣＯＮは、ＩＣ搭載領域１０６と対向する領域内に存在するコンデンサ搭載領域１０７に搭載される。
【００２３】
配線基板１０１は、エポキシ樹脂等からなる厚さ約２００μｍの第１コア基板（絶縁層）１１１を備える。この第１コア基板１１１の基板主面１０２側には、エポキシ樹脂等からなる厚さ約３５μｍの第１絶縁層１１２が積層され、その上には、同じくエポキシ樹脂等からなる厚さ約３５μｍの第２絶縁層１１３が積層され、さらにその上には、同じくエポキシ樹脂等からなる厚さ約２５μｍのソルダーレジスト層１１４が積層されている。一方、第１コア基板１１１の基板裏面１０３側には、エポキシ樹脂等からなり、その中央部に貫通孔１１５Ｈを有する厚さ約８００μｍの第２コア基板（絶縁層）１１５が積層されている。従って、上記凹所１０５は、その壁面が第２コア基板１１５の貫通孔１１５Ｈによって構成され、その底面が第１コア基板１１１の裏面によって構成されている。
【００２４】
第１コア基板１１１には、これを貫通する直径約１００μｍのスルーホール１２１が基板中央部の所定の位置に多数形成され、その内周面及びその周縁には、Ｃｕからなる第１スルーホール導体１２２がそれぞれ形成されている。具体的には、各々の第１スルーホール導体１２２は、スルーホール１２１内に形成された厚さ約１８μｍの筒状の筒状部１２２Ｔと、その上下に形成された直径約２５０μｍ、厚さ約１２μｍの円盤状の円盤部１２２Ｅ，１２２Ｆとからなる。そして、各第１スルーホール導体１２２内には、エポキシ樹脂等からなる略円柱形状の樹脂充填体１２３が充填されている。これらの第１スルーホール導体１２２の基板裏面１０３側の端部（円盤部１２２Ｆ）は、凹所１１５内に露出し、図示しないＮｉメッキ層が被着して、チップコンデンサＣＯＮの端子と接続されるコンデンサ接続端子１２２Ｆを構成している。コンデンサ接続端子１２２Ｆの配置間隔は、約５００μｍである。これらのコンデンサ接続端子１２２Ｆには、ハンダ１２４を介してチップコンデンサＣＯＮの端子ＣＯＮＴがそれぞれ接続されている。
【００２５】
また、第１コア基板１１１及び第２コア基板１１５にも、これらを貫通する直径約１００μｍのスルーホール１２６が基板周縁部の所定の位置に多数形成され、その内周面及びその周縁には、Ｃｕからなる第２スルーホール導体１２７がそれぞれ形成されている。この第２スルーホール導体１２７も、スルーホール１２６内に形成された厚さ約１８μｍの筒状の筒状部１２７Ｔと、その上下に形成された直径約２５０μｍ、厚さ約１２μｍの円盤状の円盤部１２７Ｅ，１２７Ｆとからなり、その内部には、エポキシ樹脂等からなる略円柱形状の樹脂充填体１２８が充填されている。これらの第２スルーホール導体１２７の基板裏面１０３側の端部（円盤部１２７Ｆ）は、基板裏面１０３に露出し、図示しないＮｉメッキ層が被着して、ピンＰＮと接続されるピン接続端子１２７Ｆを構成している。そして、これらのピン接続端子１２７Ｆには、ハンダ１２９を介してピンＰＮがそれぞれ接続している。
【００２６】
第１コア基板１１１と第１絶縁層１１２との層間には、Ｃｕからなる厚さ約１５μｍの第１導体層１３１が形成されている。この第１導体層１３１は、配線やパッドを有する所定パターンの配線層である。第１導体層１３１は、主に、第１，第２コア基板１１１，１１５を貫通して形成された第２スルーホール導体１２７（円盤部１２７Ｅ）に接続している。
また、第１絶縁層１１２には、これを貫通する開口径約６５μｍの多数のビアホール１３３が所定の位置に形成され、その内部及びその上には、Ｃｕからなる第１フィルドビア導体１３４がそれぞれ形成されている。具体的には、各第１フィルドビア導体１３４は、ビアホール１３３内に形成された略円錐台状の円錐台部１３４Ｃと、その上に形成された直径約１５０μｍ、厚さ約１５μｍの円盤状の円盤部１３４Ｄとからなる。これらの第１フィルドビア導体１３４は、主に、上記第１導体層１３１または第１スルーホール導体１２２に接続している。
【００２７】
第１絶縁層１１１と第２絶縁層１１２との層間には、Ｃｕからなる厚さ約１５μｍの第２導体層１３６が形成されている。この第２導体層１３６は、配線やパッドを有する所定パターンの配線層である。第２導体層１３６は、主に、第１導体層１３１に接続した第１フィルドビア導体１３４に接続している。
また、第２絶縁層１１３には、これを貫通する開口径約６５μｍの多数のビアホール１３７が所定の位置に形成され、その内部及びその上には、Ｃｕからなる第２フィルドビア導体１３８がそれぞれ形成されている。具体的には、各第２フィルドビア導体１３８は、ビアホール１３７内に形成された略円錐台状の円錐台部１３８Ｃと、その上に形成された直径約１５０μｍ、厚さ約１５μｍの円盤状の円盤部１３８Ｄとからなる。これらの第２フィルドビア導体１３８は、上記第２導体層１３６または第１フィルドビア導体１３４に接続している。
【００２８】
第２絶縁層１１３とソルダーレジスト層１１４との層間には、Ｃｕからなる厚さ約１５μｍの第３導体層１４０が形成されている。この第３導体層１４０は、配線やパッドを有する所定パターンの配線層である。第３導体層１４０は、主に、第２導体層１３６に接続した第２フィルドビア導体１３８に接続している。
ソルダーレジスト層１１４には、これを貫通する直径約６０μｍの多数の主面側開口１１４ＨがＩＣチップＩＣを搭載するＩＣ搭載領域１０６に平面視略格子状に形成されている。これら主面側開口１１４Ｈの内側には、第３導体層１４０のパッドの中央部、または、第２フィルドビア導体１３８の円盤部１３８Ｄの中央部が位置している。これらの中央部には、厚さ約７μｍのＮｉメッキ層１４２が被着して、ＩＣチップＩＣの端子と接続されるＩＣ接続端子１４１を構成している。ＩＣ接続端子１４１の配置間隔は、約１５０μｍであり、前述したコンデンサ接続端子１２２Ｆの配置間隔（約５００μｍ）よりも狭い。さらに、これらのＩＣ接続端子１４１には、ソルダーレジスト層１１４の表面（基板主面１０２）を越えて突出するハンダバンプ１４３が溶着している。
【００２９】
この配線基板１０１のうち、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆとを結ぶ導通経路についてみると、この導通経路は、第２フィルドビア導体１３８、第１フィルドビア導体１３４、及び、第１スルーホール導体１２２から構成されている。そして、このうち第２フィルドビア導体１３８と第１フィルドビア導体１３４は、互いに階段状に重なって接合し、ＩＣ接続端子１４１側からコンデンサ接続端子１２２Ｆ側に向かって延びている。
【００３０】
以上で説明したように、本実施形態の配線基板１０１は、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆとを結ぶ導通経路に、複数のフィルドビア導体（第１フィルドビア導体１３４と第２フィルドビア導体１３８）が含まれる。そして、これらのフィルドビア導体１３４，１３８は、互いに階段状に重なって接続し、ＩＣ接続端子１４１側からコンデンサ接続端子１２２Ｆ側に向かって延びている（階段ビア部）。このため、この階段ビア部においては、水平方向の配線の引き回しを必要としないので、導通経路を短くすることができる。しかも、この階段ビア部では、導体が充填されたフィルドビア導体１３４，１３８が互いに接合して導通経路を構成しているので、導通経路の抵抗等を低くすることができる。
従って、このような階段ビア部を有する配線基板１０１では、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆとを結ぶ導通経路を短くすることができ、インダクタンスや抵抗を低くし電気的特性を向上させることができる。
【００３１】
さらに、本実施形態では、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆとを結ぶ導通経路に、平面方向に延びる配線を含まない。従って、導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
また、本実施形態では、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆとを結ぶ導通経路は、第１，第２フィルドビア導体１３４，１３８と第１スルーホール導体１２２のみから構成されている。従って、この導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
また、本実施形態では、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆとを結ぶ導通経路に含まれるフィルドビア導体１３４，１３８がいずれも階段ビア部を形成している。従って、導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
【００３２】
また、本実施形態では、チップコンデンサＣＯＮが搭載されるコンデンサ搭載領域１０７が、ＩＣチップＩＣが搭載されるＩＣ搭載領域１０６と対向する領域内に存在する。このため、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆの間の距離が小さくなる。従って、この導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
また、本実施形態では、ＩＣ接続端子１４１がコンデンサ接続端子１２２Ｆよりも小さい間隔で配置されているため、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆの位置をそれぞれ対向させることができないので、単にフィルドビア導体１３４，１３８を垂直方向に積み重ねるだけでは、短い導通経路を構成できない。従って、このような場合に、特に、フィルドビア導体１３４，１３８を階段ビア部とすることで、導通経路をより短くすることができ、インダクタンスや抵抗をより低くし電気的特性を向上させることができる。
また、ＩＣ接続端子１４１の配置間隔（約１５０μｍ）は、５０μｍ以上２００μｍ以下、特に、１５０μｍ以上２００μｍ以下であり、コンデンサ接続端子１２２Ｆの配置間隔（約５００μｍ）は、４００μｍ以上８００μｍ以下、特に、５００μｍ以上８００以下μｍであるので、特に、これらの導通経路に階段ビア部を形成することにより、有効に導通経路を短くすることができる。
【００３３】
次いで、上記配線基板１０１の製造方法について説明する。この配線基板１０１は、公知の手法により製造することができる。
即ち、まず、表裏面に銅箔が張られた第１コア基板１１１を用意する。そして、第１コア基板１１１の所定の位置にスルーホール１２１を形成する。次に、このスルーホール１２１の内壁にＰｄを含むメッキ触媒を塗布した後に、無電解Ｃｕメッキと電解Ｃｕメッキを順次施し、スルーホール１２１に第１スルーホール導体１２２（筒状部１２２Ｔ）を形成する。その後、第１スルーホール導体１２２内に樹脂ペーストを印刷充填し、樹脂ペーストを熱硬化させて、樹脂充填体１２３を形成する。そして、この樹脂充填体１２３の端部を研磨除去し、第１コア基板１１１の表裏面を面一にする。さらに、Ｃｕ無電解メッキとＣｕ電解メッキを順次施し、樹脂充填体１２３上に蓋メッキ層（円盤部１２２Ｅ，１２２Ｆ）を形成する。その後、第１コア基板１１１の表裏面の導体層上に、フォトリソグラフィ法により所定パターンのエッチングレジスト層をそれぞれ形成する。そして、エッチングレジスト層から露出する導体層をエッチング除去し、主面側第１導体層１３１を形成する。
【００３４】
次に、第２コア基板１１５を別途用意し、これに貫通孔１１５Ｈを形成する。そして、この第２コア基板１１５を、フィルム状接着層等を利用して、上記の第１コア基板１１１の裏面側に貼り付ける。その後、この基板の所定の位置にスルーホール１２６を形成する。次に、このスルーホール１２６の内壁にＰｄを含むメッキ触媒を塗布した後に、無電解Ｃｕメッキと電解Ｃｕメッキを順次施し、スルーホール１２６に第２スルーホール導体１２７（筒状部１２７Ｔ）を形成する。その後、第２スルーホール導体１２７内に樹脂ペーストを印刷充填し、樹脂ペーストを熱硬化させて、樹脂充填体１２８を形成する。そして、この樹脂充填体１２８の端部を研磨除去し、基板の表裏面を面一にする。さらに、Ｃｕ無電解メッキとＣｕ電解メッキを順次施し、樹脂充填体１２８上に蓋メッキ層（円盤部１２７Ｅ，１２７Ｆ）を形成する。その後、この基板の表裏面の導体層上に、フォトリソグラフィ法により所定パターンのエッチングレジスト層をそれぞれ形成する。そして、エッチングレジスト層から露出する導体層をエッチング除去する。
【００３５】
次に、第１コア基板１１１の主面上及び第１導体層１３１上に、公知のフォトリソグラフィ法により、ビアホール１３３を所定の位置に有する第１絶縁層１１２を形成する。その後、公知のセミアディティブティブ方により、このビアホール１３３に第１フィルドビア導体１３４を形成すると共に、第１絶縁層１１２上に第２導体層１３６を形成する。
次に、第１絶縁層１１２上及び第２導体層１３６上に、公知のフォトリソグラフィ法により、ビアホール１３７を所定の位置に有する第２絶縁層１１３を形成する。その後、公知のセミアディティブティブ方により、このビアホール１３７に第２フィルドビア導体１３８を形成すると共に、第２絶縁層１１３上に第３導体層１４０を形成する。
【００３６】
次に、第２絶縁層１１３上及び第３導体層１４０上に、公知のフォトリソグラフィ法により、主面側開口１１４Ｈを所定の位置に有するソルダーレジスト層１１４を形成する。
次に、電解Ｎｉメッキを施し、ソルダーレジスト層１１４の主面側開口１１４Ｈ内に露出するパッドまたは第２フィルドビア導体１３８上に、Ｎｉメッキ層１４２を被着させる。またこれと共に、基板裏面１０３側に露出する第１スルーホール導体１２２の円盤部１２２Ｆと第２スルーホール導体１２７の円盤部１２７Ｆにも、Ｎｉメッキ層を被着させる。その後、Ａｕメッキを施し、酸化防止のため、これら表裏面のＮｉメッキ層１４２等上に、ごく薄いＡｕメッキ層を形成する。
【００３７】
次に、第２スルーホール導体１２７の円盤部１２７Ｆに被着したＮｉメッキ層にハンダ１２９を介してピンＰＮを固着させる。また、第１スルーホール導体１２２の円盤部１２２Ｆに被着したＮｉメッキ層にハンダ１２４を介してチップコンデンサＣＯＮの端子ＣＯＮＴを固着させる。さらに、主面側開口１１４Ｈ内のＮｉメッキ層１４２上にハンダバンプ１４３形成する。なお、各ハンダ１２９，１２４，１４３を付ける際にＡｕメッキ層のＡｕは、そのハンダ内拡散するので、各ハンダ１２９，１２４，１４３は、Ｎｉメッキ層１４２等に溶着する。
以上のようにして、配線基板１０１が完成する。
【００３８】
以上において、本発明を実施形態に即して説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、上記実施形態では、２層の絶縁層（第１絶縁層１１２及び第２絶縁層１１３）にそれぞれフィルドビア導体（第１フィルドビア導体１３４及び第２フィルドビア導体１３８）が形成された配線基板１０１を示したが、３層以上の絶縁層にそれぞれフィルドビア導体が形成された配線基板に本発明を適用することもできる。フィルドビア導体が多数あっても、その少なくとも一群に階段ビア部が形成されていれば、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆとを結ぶ導通経路を短くできる効果があるからである。
【００３９】
また、上記実施形態では、ＩＣ接続端子１４１とコンデンサ接続端子１２２Ｆとを結ぶ導通経路に第１スルーホール導体１２２が存在するものを例示したが、この導通経路にスルーホール導体が介在しない配線基板にも本発明を適用することができる。スルーホール導体がなくても、フィルドビア導体による階段ビア部を有すれば、上記実施形態と同様な効果が得られるからである。
【００４０】
また、上記実施形態では、既にチップコンデンサＣＯＮを搭載した状態の配線基板１０１を例示したが、チップコンデンサＣＯＮを搭載する前の状態のものを配線基板とすることもできる。
また、上記実施形態では、ＩＣチップＩＣが未だ搭載されていない配線基板１０１を示したが、ＩＣチップＩＣを既に搭載した状態のものを配線基板とすることもできる。
さらに、上記実施形態では、基板裏面１０３の入出力端子としてピンＰＮを有する配線基板１０１を示したが、基板裏面１０３の入出力端子としてパッドやハンダバンプを有する配線基板であってもよい。
【００４１】
なお、上記実施形態では、第１コア基板１１１、第２コア基板１１５、第１絶縁層１１２及び第２絶縁層１１３が、いずれもエポキシ樹脂等からなる樹脂絶縁層である場合を例示したが、絶縁層の材質はこれに限るものではない。例えば、第１コア基板１１１及び第２コア基板１１５をアルミナ等のセラミック基板とし、第１絶縁層１１２及び第２絶縁層１１３を上記のように樹脂絶縁層としてもよい。また、第１コア基板１１１、第２コア基板１１５、第１絶縁層１１２及び第２絶縁層１１３のすべてをセラミック絶縁層とすることもできる。このように絶縁層の材質を変更しても、上記実施形態と同様な効果を得ることができる。
【図面の簡単な説明】
【図１】実施形態に係る配線基板の部分断面図である。
【図２】実施形態に係る配線基板のうちＩＣ接続端子近傍の部分拡大断面図である。
【図３】従来技術に係る配線基板の部分断面図である。
【符号の説明】
１０１ 配線基板
１０６ ＩＣ搭載領域
１０７ コンデンサ搭載領域
１１１ 第１コア基板（絶縁層）
１１２ 第１絶縁層
１１３ 第２絶縁層
１１５ 第２コア基板（絶縁層）
１２２ 第１スルーホール導体
１３４ 第１フィルドビア導体
１３８ 第２フィルドビア導体
１２２Ｆ コンデンサ接続端子
１４１ ＩＣ接続端子
ＩＣ ＩＣチップ
ＣＯＮ チップコンデンサ
Claims (7)
- ＩＣチップとチップコンデンサが搭載される配線基板であって、
上記ＩＣチップの端子と接続されるＩＣ接続端子と、
上記チップコンデンサの端子と接続されるコンデンサ接続端子と、
これらＩＣ接続端子とコンデンサ接続端子との間に介在する複数の絶縁層と、
これらの絶縁層の内部に形成され、上記ＩＣ接続端子と上記コンデンサ接続端子とを結ぶ導通経路であって、
上記絶縁層を貫通する複数のフィルドビア導体を含み、
これらの少なくとも一群が互いに階段状に重なって接合し上記ＩＣ接続端子側から上記コンデンサ接続端子側に向かって延びる階段ビア部をなす
導通経路と、
を備える配線基板。 - 請求項１に記載の配線基板であって、
前記導通経路は、平面方向に延びる配線を含まない
配線基板。 - 請求項２に記載の配線基板であって、
前記導通経路は、前記複数のフィルドビア導体のみからなる、または、上記複数のフィルドビア導体とスルーホール導体のみからなる
配線基板。 - 請求項３に記載の配線基板であって、
前記複数のフィルドビア導体は、いずれも前記階段ビア部を構成する
配線基板。 - 請求項１〜請求項４のいずれか一項に記載の配線基板であって、
前記チップコンデンサが搭載されるコンデンサ搭載領域は、前記ＩＣチップが搭載されるＩＣ搭載領域と対向する領域内に存在する
配線基板。 - 請求項１〜請求項５のいずれか一項に記載の配線基板であって、
前記ＩＣ接続端子の配置間隔は、前記コンデンサ接続端子の配置間隔よりも小さい
配線基板。 - 請求項６に記載の配線基板であって、
前記ＩＣ接続端子の配置間隔は、５０μｍ以上２００μｍ以下であり、前記コンデンサ接続端子の配置間隔は、４００μｍ以上８００μｍ以下である
配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003115590A JP2004006828A (ja) | 2002-04-26 | 2003-04-21 | 配線基板 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002127351 | 2002-04-26 | ||
| JP2003115590A JP2004006828A (ja) | 2002-04-26 | 2003-04-21 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004006828A true JP2004006828A (ja) | 2004-01-08 |
Family
ID=30447563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003115590A Pending JP2004006828A (ja) | 2002-04-26 | 2003-04-21 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004006828A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007053205A (ja) * | 2005-08-17 | 2007-03-01 | Tdk Corp | 電子部品及びその製造方法 |
| JP2009206446A (ja) * | 2008-02-29 | 2009-09-10 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
| JP2016510513A (ja) * | 2013-01-30 | 2016-04-07 | 日本テキサス・インスツルメンツ株式会社 | 回路アッセンブリ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156211A (ja) * | 1999-11-30 | 2001-06-08 | Kyocera Corp | コンデンサ内蔵型配線基板 |
| JP2001217356A (ja) * | 1999-11-26 | 2001-08-10 | Ibiden Co Ltd | 多層回路基板および半導体装置 |
| JP2001274034A (ja) * | 2000-01-20 | 2001-10-05 | Shinko Electric Ind Co Ltd | 電子部品パッケージ |
| JP2001313467A (ja) * | 2000-02-21 | 2001-11-09 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2002118368A (ja) * | 2000-07-31 | 2002-04-19 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
-
2003
- 2003-04-21 JP JP2003115590A patent/JP2004006828A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001217356A (ja) * | 1999-11-26 | 2001-08-10 | Ibiden Co Ltd | 多層回路基板および半導体装置 |
| JP2001156211A (ja) * | 1999-11-30 | 2001-06-08 | Kyocera Corp | コンデンサ内蔵型配線基板 |
| JP2001274034A (ja) * | 2000-01-20 | 2001-10-05 | Shinko Electric Ind Co Ltd | 電子部品パッケージ |
| JP2001313467A (ja) * | 2000-02-21 | 2001-11-09 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2002118368A (ja) * | 2000-07-31 | 2002-04-19 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007053205A (ja) * | 2005-08-17 | 2007-03-01 | Tdk Corp | 電子部品及びその製造方法 |
| JP4706387B2 (ja) * | 2005-08-17 | 2011-06-22 | Ｔｄｋ株式会社 | 電子部品及びその製造方法 |
| JP2009206446A (ja) * | 2008-02-29 | 2009-09-10 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
| JP4673388B2 (ja) * | 2008-02-29 | 2011-04-20 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
| JP2016510513A (ja) * | 2013-01-30 | 2016-04-07 | 日本テキサス・インスツルメンツ株式会社 | 回路アッセンブリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4619223B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP4838068B2 (ja) | 配線基板 | |
| JP4361826B2 (ja) | 半導体装置 | |
| JP5147779B2 (ja) | 配線基板の製造方法及び半導体パッケージの製造方法 | |
| US8058721B2 (en) | Package structure | |
| JP5372579B2 (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
| US8664764B2 (en) | Semiconductor device including a core substrate and a semiconductor element | |
| JP2001217337A (ja) | 半導体装置及びその製造方法 | |
| JP2008300507A (ja) | 配線基板とその製造方法 | |
| JP2009194322A (ja) | 半導体装置の製造方法、半導体装置及び配線基板 | |
| JP2004064043A (ja) | 半導体パッケージング装置 | |
| JP2010004028A (ja) | 配線基板及びその製造方法、及び半導体装置 | |
| JP2005150748A (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
| JP2010232333A (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
| JP5934154B2 (ja) | 電子部品が実装された基板構造及びその製造方法 | |
| JP2007318090A (ja) | 配線基板の製造方法 | |
| JP2010245509A (ja) | 半導体装置 | |
| TW202119877A (zh) | 多層配線基板及包括其的探針卡 | |
| JP4074040B2 (ja) | 半導体モジュール | |
| WO2015083345A1 (ja) | 部品内蔵配線基板及びその製造方法 | |
| TW200910561A (en) | Packaging substrate structure with capacitor embedded therein and method for fabricating the same | |
| JP7302784B2 (ja) | インターポーザ及びこれを含むパッケージ構造物 | |
| JP2004006828A (ja) | 配線基板 | |
| JP5810206B1 (ja) | 基板構造およびその製造方法 | |
| KR100693168B1 (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070220 |