JP3554886B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP3554886B2 JP3554886B2 JP2000095178A JP2000095178A JP3554886B2 JP 3554886 B2 JP3554886 B2 JP 3554886B2 JP 2000095178 A JP2000095178 A JP 2000095178A JP 2000095178 A JP2000095178 A JP 2000095178A JP 3554886 B2 JP3554886 B2 JP 3554886B2
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- wiring
- ground
- connection
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、基板内部に高誘電体層と電極層とからなるコンデンサが内蔵された配線基板に関し、特に高誘電体層を貫通する部位での信号配線間のキャパシタンスおよびクロストークノイズを低減させる構造に関する。
【０００２】
【従来の技術】
従来より、複数の絶縁層と導体層を交互に積層して形成され、主面側にＩＣチップ等を、または裏面側にマザーボード等を接続することができ、基板内部にコンデンサが内蔵形成された配線基板が知られている。このような配線基板においては、主面側にＩＣチップ等の接続端子に対応したハンダバンプ（接続端子）が多数形成され、一方、裏面側には、マザーボード等の接続端子に対応した接続パッド（外部接続端子）が多数形成されている。
【０００３】
このうち、主面に形成されたハンダバンプは電源電位と接続する電源バンプ（第１接続端子）と、接地電位を接続する接地バンプ（第２接続端子）と、信号を出入力するための信号バンプ（第３接続端子）とをそれぞれ多数有している。これらの接続端子は、主面に略格子状に密集して配置されている。特に、電源バンプと接地バンプとは略格子状に密集した密集領域をなしている。
【０００４】
また、内蔵されたコンデンサは、上記密集領域を含んで形成された第１導体層および第２導体層と、第１導体層および第２導体層の間に挟まれた高誘電体層からなる。第１導体層は第１接続配線を介して電源バンプ（第１接続端子）および電源パッド（第１外部接続端子）と接続されている。第１接続配線は、第２導体層に形成された第２貫通孔内を通るため、第２導体層とは絶縁されている。また、第２導体層は第２接続配線を介して接地バンプ（第２接続端子）および接地パッド（第２外部接続端子）と接続されている。第２接続配線は第１導体層に形成された第１貫通孔内を通り、第１導体層とは絶縁されている。
【０００５】
ところで、このようなコンデンサ内蔵型配線基板は、多数積層された絶縁層の一部を高誘電体材料からなる高誘電体層とし、この高誘電体層を電極層により挟持した構造の内蔵コンデンサを有している。各電極層とハンダバンプとを結ぶ接続配線のインダクタンスを下げるため、内蔵コンデンサはハンダバンプ（接地バンプ、電源バンプ）の真下部分、すなわち、密集領域を厚さ方向に投影した投影密集領域に設けられる。このような構造の配線基板において、投影密集領域の外側の周縁領域においては、電極層を設けず、信号用の配線（ビア導体）等が多数形成される。
【０００６】
【発明が解決しようとする課題】
しかし、電極層が設けられない周縁領域においても、絶縁層はコンデンサ部分と同じ高誘電体層からなるため、高誘電体層表面に設けられる信号用の配線やビア導体相互間でキャパシタンスが大きくなり、また、隣接する信号用の配線やビア間でクロストークノイズが発生するという問題がある。
【０００７】
本発明は上記問題点を解決するためになされたものであって、本発明の目的は、内蔵コンデンサの外側の周縁領域において、信号配線間のキャパシタンスおよびクロストークノイズを低減させることができるコンデンサ内蔵型配線基板を提供することにある。
【０００８】
【課題を解決するための手段】
しかして、その手段は、主面と裏面とを有する配線基板であって、上記主面に形成され、ＩＣチップの端子と接続するための多数の接続端子であって、多数の第１接続端子、第２接続端子、および第３接続端子を含み、上記第１接続端子および第２接続端子の少なくとも一部は、上記第１接続端子と第２接続端子とが密集する密集領域をなして配置された接続端子と、上記裏面に形成された第１外部接続端子、第２外部接続端子、および第３外部接続端子からなる外部接続端子と、上記配線基板の内部に、高誘電体層を介して少なくとも上記密集領域を厚さ方向に投影した投影密集領域に積層され、コンデンサの電極を構成する複数の略平板状の導体層であって、第１貫通孔を有し、電源電位に接続される第１導体層と、第２貫通孔を有し、接地電位に接続される第２導体層と、上記第１接続端子と上記第１導体層と上記第１外部接続端子とを接続し、上記第２貫通孔内に位置し、第２導体層と絶縁する第１接続配線と、上記第２接続端子と上記第２導体層と上記第２外部接続端子とを接続し、上記第１貫通孔内に位置し、第１導体層と絶縁する第２接続配線と、上記密集領域を厚さ方向に投影した投影密集領域の外側の周縁領域内の高誘電体層を貫通するビア導体を含み、上記第３接続端子と上記第３外部接続端子とを接続する信号伝達用の第３接続配線と、からなり、上記ビア導体相互間には、上記高誘電体層を貫通する接地電位に接続される接地ビア導体が形成されていることを特徴とする配線基板である。
【０００９】
上記配線基板によれば、高誘電体層を貫通する信号用のビア導体相互の間に接地電極に繋がった接地ビア導体を形成したため、シールド効果により、信号用のビア導体間のキャパシタンスおよびクロストークノイズを低減できる。
【００１０】
なお、高誘電体層としては、電極となる導体層や高誘電体層ではない絶縁層などの材質、製法等を勘案して選択すればよいが、ＢａＴｉＯ３の他、たとえば、ＰｂＴｉＯ３、ＰｂＺｒＯ３、ＴｉＯ２、ＳｒＴｉＯ３、ＣａＴｉＯ３、ＭｇＴｉＯ３、ＫＮｂＯ３、ＮｂＯ３、ＮａＴｉＯ３、ＫＴａＯ３、ＲｂＴａＯ３、（Ｎａ１／２Ｂｉ１／２）ＴｉＯ３、Ｐｂ（Ｍｇ１／２Ｗ１／２）Ｏ３、（Ｋ１／２Ｂｉ１／２）ＴｉＯ３などを主成分とした高誘電率セラミックが挙げられる。また、アルミナ、窒化アルミニウム、ムライト、ガラスセラミックなどのセラミックに、あるいはエポキシ樹脂やポリイミド樹脂、ＢＴ樹脂などの樹脂に、上記高誘電率セラミックのフィラーを添加した複合材料なども用いることができる。これらは要求されるコンデンサの静電容量その他に応じて適宜選択すればよい。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。
本実施形態の配線基板１について、図１（ａ）に平面図を、図１（ｂ）に側面図を、図２に部分拡大断面図を示す。この配線基板１は、図１（ｂ）に示すように主面１Ａと裏面１Ｂを有し、略矩形状の略板形状をなしている。配線基板１の主面１Ａ側には図中に破線で示すＩＣチップＣＨ搭載することができる一方、裏面１Ｂ側には、図中に破線で示すマザーボードＭＢなど他の配線基板を接続することができる。
【００１２】
搭載予定のＩＣチップＣＨは、配線基板１とのＩＣ接続端子として、ハンダバンプＴを多数備えている。このハンダバンプＴは、信号を入出力するための信号バンプＴＳの他、電源電位を受け入れる電源バンプＴＰ、および接地電位を受け入れる接地バンプＴＧを多数有している。一方、この配線基板１を接続する予定のマザーボードＭＢも、配線基板１との接続端子として、信号バンプＵＳ、電源バンプＵＰ、および接地バンプＵＧ等のハンダバンプＵを多数有している。
【００１３】
本実施形態の配線基板１は、図１（ｂ）に示すように、その主面１Ａに、ＩＣチップＣＨのハンダバンプＴと接続する接続端子として、多数のハンダバンプ３を有し、また、裏面１Ｂに、マザーボードＭＢのハンダバンプＵと接続する接続端子として、多数の接続パッド（外部接続端子）５を有している。
このうち、主面１Ａに形成された接続端子は、ＩＣのハンダバンプＴ（電源バンプＴＰ、接地バンプＴＧ、信号バンプＴＳ）に対応した電源バンプ（第１接続端子）３Ｐ、接地バンプ（第２接続端子）３Ｇ、および信号バンプ（第３接続端子）３Ｓをそれぞれ有している。これらのハンダバンプ３は、図１（ａ）に示すように、配線基板１の主面１Ａに略格子状に並び、略矩形状のバンプ領域ＢＲを形成している。
さらに詳細にいうと、このバンプ領域ＢＲの略中央には、多数の電源バンプ３Ｐと接地バンプ３Ｇとが、１５０μｍの格子間隔で互い違いに略格子状に密集して並んだ略矩形状の密集領域ＭＲが形成されている。また、バンプ領域ＢＲのうち密集領域ＭＲを取り囲む領域に、信号バンプ３Ｓ、電源バンプ３Ｐ、および接地バンプ３Ｇが格子状に多数並んだ周囲領域ＳＲが形成されている。
【００１４】
一方、裏面１Ｂに形成された接続パッド５も、マザーボードのハンダバンプＵに対応した信号パッド５Ｓ、電源パッド５Ｐ、および接地パッド５Ｇをそれぞれ多数有し、略矩形状のパッド領域を形成している。そして、パッド領域の略中央には、多数の電源パッド５Ｐと接地パッド５Ｇが互い違いに略格子状に配置されている。また、それらの周囲には、信号パッド５Ｓ、電源パッド５Ｐ、および接地パッド５Ｇが多数配置されている。
【００１５】
この配線基板１は、図２に示すように、主面１Ａを形成する第１絶縁層７１から裏面１Ｂを形成する第１１絶縁層８１まで全部で１１層の絶縁層が積層されたものである。そして、これらの絶縁層７１〜８１の層内や層間にはそれぞれビア導体や配線パターンが形成されている。
【００１６】
この配線基板１の内部構造を大きく分類すると、第１絶縁層７１〜第５絶縁層７５からなる展開部９と、ＢａＴｉＯ３を主成分とする高誘電体層からなる第６絶縁層７６〜第１０絶縁層８０等からなる内蔵コンデンサ１３とに分けられる。なお、絶縁層７１〜７５、および８１の材質は特に限定されないがセラミックやガラスセラミックなどを好適に用いることができる。
【００１７】
このうち展開部９は、主として、前述したバンプ領域ＢＲのうち、周縁領域ＳＲに形成されたハンダバンプ３とこれらと対応する接続パッド５とを電気的に接続させるために、これらのハンダバンプと接続する配線、特に信号バンプ３Ｓと信号パッド５Ｓとを電気的に接続するためにの信号配線（第３接続配線）１９等を引き回して配線基板１の周縁方向へ展開（ファンアウト）させるためのものである。一方、図２に示す投影密集領域ＴＭＲ内では、電源バンプ３Ｐに接続した電源配線（第１接続配線）１５、および、接地バンプ３Ｇに接続した接地配線（第２接続配線）１７がそれぞれ主面１Ａ側から裏面１Ｂ側へ向かって厚さ方向に延びている。
【００１８】
また、内蔵コンデンサ１３は、主として、投影密集領域ＴＭＲ内において、電源バンプ３Ｐから延びた電源配線（第１接続配線）１５が電源電極層（第１導体層）２９、３１、３３に接続しており、また、接地バンプ３Ｇから延びた接地配線（第２接続配線）１７が接地電極層（第２導体層）３０、３２、３４に接続している。このように各電極層に接続するための電源配線１５、接地配線１７を投影密集領域ＴＭＲに集中させたために電源配線１５、接地配線１７のインダクタンスを低減できる。
【００１９】
また、投影密集領域ＴＭＲ内においては、上述した通り、電源配線１５および接地配線１７が集中するために、接地配線１７と電源電極層２９、３１、３３とを絶縁するために電源電極層２９、３１、３３に設けられた第１貫通孔２９Ｋ、３１Ｋ、３３Ｋも密集して形成されることとなる。同様に、電源配線１９と接地電極層３０、３２、３４とを絶縁するために接地電極層３０、３２、３４に設けられた第２貫通孔３０Ｋ、３２Ｋ、３４Ｋも密集して形成されることとなる。
【００２０】
具体的には、投影密集領域ＴＭＲ内においては、電源配線１５と、これと隣接する接地配線１７との間隔は、例えば１５０μｍ〜４５０μｍ程度に設定されている。したがって、第１貫通孔２９Ｋ、３１Ｋ、３３Ｋ、第２貫通孔３０Ｋ、３２Ｋ、３４Ｋとの間隔も、１５０μｍ〜４５０μｍ程度に設定されている。
【００２１】
次に、投影密集領域ＴＭＲの周囲に設けられた配線基板内部の周縁領域ＴＳＲについて説明する。周縁領域ＴＳＲにおいては、展開部９にハンダバンプ３から展開された配線が形成されており、特に、信号バンプ３Ｓから延びて形成された信号配線１９が集中的に配置されている。内蔵コンデンサ１３周縁部分においては、信号配線１９は、高誘電体層７６〜８０を貫通する信号ビア１９Ｖを介して、いずれの電極層とも絶縁されつつ、信号パッド５Ｓとそれぞれ接続されている。
【００２２】
信号配線１９は、相互の間隔が１ｍｍ〜１．５ｍｍ程度（例えば１．２７ｍｍ）に設定されている。このように信号配線１９は、電源配線１５や接地配線１７と比べると、比較的間隔が広くなるように展開部９で展開（ファンアウト）されている。しかし、信号配線１９は、高誘電体層７６〜８０を貫通するので、特に隣接する信号ビア１９Ｖ同士のキャパシタンスが大きくなり、クロストークノイズが大きくなりがちである。
【００２３】
これに対し、本実施形態の配線基板１においては、図３の平面図に示すように、信号ビアＶ（φ７５μｍ）の間隔１．２７ｍｍの場合で、信号ビア１９Ｖの中間に接地ビア１８を設けている。なお、高誘電体層７６〜８０の誘電率は約５０００である。このような構造にすることにより、接地ビア１８によるシールド効果により、接地ビアを設けない場合の信号ビア間のキャパシタンスである２５．８ｐＦと比べ、信号ビア１９Ｖ間のキャパシタンスを０．１６ｐＦまで低減できる。また、クロストークノイズも、接地ビアを設けない場合の数％〜１０％から、シールド効果により、０．１７％まで低減できる。
【００２４】
さらに、本実施形態では、接地ビア１８の径（φ３００μｍ）を信号ビア１９Ｖの径（φ７５μｍ）よりも大きくしているので、信号ビア１９Ｖの径と同径にした場合よりも、信号ビア１９Ｖ間のキャパシタンスおよびクロストークノイズをより効果的に低減することができる。
【００２５】
なお、信号ビア１９Ｖと接地ビア１８の配置の仕方は、図３の形態に限定されることなく、例えば、図４や図５に示すような配置も採用できる。
すなわち、図４に示した構造では、図３のものと比べて信号ビア１９Ｖがより高密度に形成されている。また、図５に示した構造では、図３や図４に示したものに比べて、接地ビア１８が信号ビア１９Ｖを包囲するように列設されており、シールド効果がさらに強化されている。
【００２６】
以上説明した通り、コンデンサを内蔵した配線基板において、コンデンサの周囲の高誘電体層を貫通する信号ビア相互間に、接地ビアを設けてあるため、信号ビア相互間の容量およびクロストークノイズを低減できる。さらに、接地ビアの径を信号ビアの径よりも大きくすると、隣接する信号ビア間の容量およびクロストークノイズの低減をより効果的に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る配線基板を示す図であり、（ａ）は平面図であり、（ｂ）は側面図である。
【図２】本発明の実施形態に係る配線基板の部分拡大断面図である。
【図３】本発明の実施形態に係る信号ビアおよび接地ビアの配置を示す平面図である。
【図４】図３とは異なる信号ビアおよび接地ビアの配置を示す平面図である。
【図５】図３、図４とは異なる信号ビアおよび接地ビアの配置を示す平面図である。
【符号の説明】
１ 配線基板
３ ハンダバンプ（接続端子）
３Ｐ 電源バンプ（第１接続端子）
３Ｇ 接地バンプ（第２接続端子）
３Ｓ 信号バンプ（第３接続端子）
５ 接続パッド（外部接続端子）
５Ｐ 電源パッド（第１外部接続端子）
５Ｇ 接地パッド（第２外部接続端子）
５Ｓ 信号パッド（第３外部接続端子）
９ 展開部
１３ 内蔵コンデンサ
１５ 電源配線（第１接続配線）
１７ 接地配線（第２接続配線）
１８ 接地ビア
１９ 信号配線（第３接続配線）
１９Ｖ 信号ビア
２９、３１、３３ 電源電極層（第１導電層）
３０、３２、３４ 接地電極層（第２電極層）
２９Ｋ、３１Ｋ、３３Ｋ 第１貫通孔
３０Ｋ、３２Ｋ、３４Ｋ 第２貫通孔
７６〜８０ 高誘電体層
【発明の属する技術分野】
本発明は、基板内部に高誘電体層と電極層とからなるコンデンサが内蔵された配線基板に関し、特に高誘電体層を貫通する部位での信号配線間のキャパシタンスおよびクロストークノイズを低減させる構造に関する。
【０００２】
【従来の技術】
従来より、複数の絶縁層と導体層を交互に積層して形成され、主面側にＩＣチップ等を、または裏面側にマザーボード等を接続することができ、基板内部にコンデンサが内蔵形成された配線基板が知られている。このような配線基板においては、主面側にＩＣチップ等の接続端子に対応したハンダバンプ（接続端子）が多数形成され、一方、裏面側には、マザーボード等の接続端子に対応した接続パッド（外部接続端子）が多数形成されている。
【０００３】
このうち、主面に形成されたハンダバンプは電源電位と接続する電源バンプ（第１接続端子）と、接地電位を接続する接地バンプ（第２接続端子）と、信号を出入力するための信号バンプ（第３接続端子）とをそれぞれ多数有している。これらの接続端子は、主面に略格子状に密集して配置されている。特に、電源バンプと接地バンプとは略格子状に密集した密集領域をなしている。
【０００４】
また、内蔵されたコンデンサは、上記密集領域を含んで形成された第１導体層および第２導体層と、第１導体層および第２導体層の間に挟まれた高誘電体層からなる。第１導体層は第１接続配線を介して電源バンプ（第１接続端子）および電源パッド（第１外部接続端子）と接続されている。第１接続配線は、第２導体層に形成された第２貫通孔内を通るため、第２導体層とは絶縁されている。また、第２導体層は第２接続配線を介して接地バンプ（第２接続端子）および接地パッド（第２外部接続端子）と接続されている。第２接続配線は第１導体層に形成された第１貫通孔内を通り、第１導体層とは絶縁されている。
【０００５】
ところで、このようなコンデンサ内蔵型配線基板は、多数積層された絶縁層の一部を高誘電体材料からなる高誘電体層とし、この高誘電体層を電極層により挟持した構造の内蔵コンデンサを有している。各電極層とハンダバンプとを結ぶ接続配線のインダクタンスを下げるため、内蔵コンデンサはハンダバンプ（接地バンプ、電源バンプ）の真下部分、すなわち、密集領域を厚さ方向に投影した投影密集領域に設けられる。このような構造の配線基板において、投影密集領域の外側の周縁領域においては、電極層を設けず、信号用の配線（ビア導体）等が多数形成される。
【０００６】
【発明が解決しようとする課題】
しかし、電極層が設けられない周縁領域においても、絶縁層はコンデンサ部分と同じ高誘電体層からなるため、高誘電体層表面に設けられる信号用の配線やビア導体相互間でキャパシタンスが大きくなり、また、隣接する信号用の配線やビア間でクロストークノイズが発生するという問題がある。
【０００７】
本発明は上記問題点を解決するためになされたものであって、本発明の目的は、内蔵コンデンサの外側の周縁領域において、信号配線間のキャパシタンスおよびクロストークノイズを低減させることができるコンデンサ内蔵型配線基板を提供することにある。
【０００８】
【課題を解決するための手段】
しかして、その手段は、主面と裏面とを有する配線基板であって、上記主面に形成され、ＩＣチップの端子と接続するための多数の接続端子であって、多数の第１接続端子、第２接続端子、および第３接続端子を含み、上記第１接続端子および第２接続端子の少なくとも一部は、上記第１接続端子と第２接続端子とが密集する密集領域をなして配置された接続端子と、上記裏面に形成された第１外部接続端子、第２外部接続端子、および第３外部接続端子からなる外部接続端子と、上記配線基板の内部に、高誘電体層を介して少なくとも上記密集領域を厚さ方向に投影した投影密集領域に積層され、コンデンサの電極を構成する複数の略平板状の導体層であって、第１貫通孔を有し、電源電位に接続される第１導体層と、第２貫通孔を有し、接地電位に接続される第２導体層と、上記第１接続端子と上記第１導体層と上記第１外部接続端子とを接続し、上記第２貫通孔内に位置し、第２導体層と絶縁する第１接続配線と、上記第２接続端子と上記第２導体層と上記第２外部接続端子とを接続し、上記第１貫通孔内に位置し、第１導体層と絶縁する第２接続配線と、上記密集領域を厚さ方向に投影した投影密集領域の外側の周縁領域内の高誘電体層を貫通するビア導体を含み、上記第３接続端子と上記第３外部接続端子とを接続する信号伝達用の第３接続配線と、からなり、上記ビア導体相互間には、上記高誘電体層を貫通する接地電位に接続される接地ビア導体が形成されていることを特徴とする配線基板である。
【０００９】
上記配線基板によれば、高誘電体層を貫通する信号用のビア導体相互の間に接地電極に繋がった接地ビア導体を形成したため、シールド効果により、信号用のビア導体間のキャパシタンスおよびクロストークノイズを低減できる。
【００１０】
なお、高誘電体層としては、電極となる導体層や高誘電体層ではない絶縁層などの材質、製法等を勘案して選択すればよいが、ＢａＴｉＯ３の他、たとえば、ＰｂＴｉＯ３、ＰｂＺｒＯ３、ＴｉＯ２、ＳｒＴｉＯ３、ＣａＴｉＯ３、ＭｇＴｉＯ３、ＫＮｂＯ３、ＮｂＯ３、ＮａＴｉＯ３、ＫＴａＯ３、ＲｂＴａＯ３、（Ｎａ１／２Ｂｉ１／２）ＴｉＯ３、Ｐｂ（Ｍｇ１／２Ｗ１／２）Ｏ３、（Ｋ１／２Ｂｉ１／２）ＴｉＯ３などを主成分とした高誘電率セラミックが挙げられる。また、アルミナ、窒化アルミニウム、ムライト、ガラスセラミックなどのセラミックに、あるいはエポキシ樹脂やポリイミド樹脂、ＢＴ樹脂などの樹脂に、上記高誘電率セラミックのフィラーを添加した複合材料なども用いることができる。これらは要求されるコンデンサの静電容量その他に応じて適宜選択すればよい。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。
本実施形態の配線基板１について、図１（ａ）に平面図を、図１（ｂ）に側面図を、図２に部分拡大断面図を示す。この配線基板１は、図１（ｂ）に示すように主面１Ａと裏面１Ｂを有し、略矩形状の略板形状をなしている。配線基板１の主面１Ａ側には図中に破線で示すＩＣチップＣＨ搭載することができる一方、裏面１Ｂ側には、図中に破線で示すマザーボードＭＢなど他の配線基板を接続することができる。
【００１２】
搭載予定のＩＣチップＣＨは、配線基板１とのＩＣ接続端子として、ハンダバンプＴを多数備えている。このハンダバンプＴは、信号を入出力するための信号バンプＴＳの他、電源電位を受け入れる電源バンプＴＰ、および接地電位を受け入れる接地バンプＴＧを多数有している。一方、この配線基板１を接続する予定のマザーボードＭＢも、配線基板１との接続端子として、信号バンプＵＳ、電源バンプＵＰ、および接地バンプＵＧ等のハンダバンプＵを多数有している。
【００１３】
本実施形態の配線基板１は、図１（ｂ）に示すように、その主面１Ａに、ＩＣチップＣＨのハンダバンプＴと接続する接続端子として、多数のハンダバンプ３を有し、また、裏面１Ｂに、マザーボードＭＢのハンダバンプＵと接続する接続端子として、多数の接続パッド（外部接続端子）５を有している。
このうち、主面１Ａに形成された接続端子は、ＩＣのハンダバンプＴ（電源バンプＴＰ、接地バンプＴＧ、信号バンプＴＳ）に対応した電源バンプ（第１接続端子）３Ｐ、接地バンプ（第２接続端子）３Ｇ、および信号バンプ（第３接続端子）３Ｓをそれぞれ有している。これらのハンダバンプ３は、図１（ａ）に示すように、配線基板１の主面１Ａに略格子状に並び、略矩形状のバンプ領域ＢＲを形成している。
さらに詳細にいうと、このバンプ領域ＢＲの略中央には、多数の電源バンプ３Ｐと接地バンプ３Ｇとが、１５０μｍの格子間隔で互い違いに略格子状に密集して並んだ略矩形状の密集領域ＭＲが形成されている。また、バンプ領域ＢＲのうち密集領域ＭＲを取り囲む領域に、信号バンプ３Ｓ、電源バンプ３Ｐ、および接地バンプ３Ｇが格子状に多数並んだ周囲領域ＳＲが形成されている。
【００１４】
一方、裏面１Ｂに形成された接続パッド５も、マザーボードのハンダバンプＵに対応した信号パッド５Ｓ、電源パッド５Ｐ、および接地パッド５Ｇをそれぞれ多数有し、略矩形状のパッド領域を形成している。そして、パッド領域の略中央には、多数の電源パッド５Ｐと接地パッド５Ｇが互い違いに略格子状に配置されている。また、それらの周囲には、信号パッド５Ｓ、電源パッド５Ｐ、および接地パッド５Ｇが多数配置されている。
【００１５】
この配線基板１は、図２に示すように、主面１Ａを形成する第１絶縁層７１から裏面１Ｂを形成する第１１絶縁層８１まで全部で１１層の絶縁層が積層されたものである。そして、これらの絶縁層７１〜８１の層内や層間にはそれぞれビア導体や配線パターンが形成されている。
【００１６】
この配線基板１の内部構造を大きく分類すると、第１絶縁層７１〜第５絶縁層７５からなる展開部９と、ＢａＴｉＯ３を主成分とする高誘電体層からなる第６絶縁層７６〜第１０絶縁層８０等からなる内蔵コンデンサ１３とに分けられる。なお、絶縁層７１〜７５、および８１の材質は特に限定されないがセラミックやガラスセラミックなどを好適に用いることができる。
【００１７】
このうち展開部９は、主として、前述したバンプ領域ＢＲのうち、周縁領域ＳＲに形成されたハンダバンプ３とこれらと対応する接続パッド５とを電気的に接続させるために、これらのハンダバンプと接続する配線、特に信号バンプ３Ｓと信号パッド５Ｓとを電気的に接続するためにの信号配線（第３接続配線）１９等を引き回して配線基板１の周縁方向へ展開（ファンアウト）させるためのものである。一方、図２に示す投影密集領域ＴＭＲ内では、電源バンプ３Ｐに接続した電源配線（第１接続配線）１５、および、接地バンプ３Ｇに接続した接地配線（第２接続配線）１７がそれぞれ主面１Ａ側から裏面１Ｂ側へ向かって厚さ方向に延びている。
【００１８】
また、内蔵コンデンサ１３は、主として、投影密集領域ＴＭＲ内において、電源バンプ３Ｐから延びた電源配線（第１接続配線）１５が電源電極層（第１導体層）２９、３１、３３に接続しており、また、接地バンプ３Ｇから延びた接地配線（第２接続配線）１７が接地電極層（第２導体層）３０、３２、３４に接続している。このように各電極層に接続するための電源配線１５、接地配線１７を投影密集領域ＴＭＲに集中させたために電源配線１５、接地配線１７のインダクタンスを低減できる。
【００１９】
また、投影密集領域ＴＭＲ内においては、上述した通り、電源配線１５および接地配線１７が集中するために、接地配線１７と電源電極層２９、３１、３３とを絶縁するために電源電極層２９、３１、３３に設けられた第１貫通孔２９Ｋ、３１Ｋ、３３Ｋも密集して形成されることとなる。同様に、電源配線１９と接地電極層３０、３２、３４とを絶縁するために接地電極層３０、３２、３４に設けられた第２貫通孔３０Ｋ、３２Ｋ、３４Ｋも密集して形成されることとなる。
【００２０】
具体的には、投影密集領域ＴＭＲ内においては、電源配線１５と、これと隣接する接地配線１７との間隔は、例えば１５０μｍ〜４５０μｍ程度に設定されている。したがって、第１貫通孔２９Ｋ、３１Ｋ、３３Ｋ、第２貫通孔３０Ｋ、３２Ｋ、３４Ｋとの間隔も、１５０μｍ〜４５０μｍ程度に設定されている。
【００２１】
次に、投影密集領域ＴＭＲの周囲に設けられた配線基板内部の周縁領域ＴＳＲについて説明する。周縁領域ＴＳＲにおいては、展開部９にハンダバンプ３から展開された配線が形成されており、特に、信号バンプ３Ｓから延びて形成された信号配線１９が集中的に配置されている。内蔵コンデンサ１３周縁部分においては、信号配線１９は、高誘電体層７６〜８０を貫通する信号ビア１９Ｖを介して、いずれの電極層とも絶縁されつつ、信号パッド５Ｓとそれぞれ接続されている。
【００２２】
信号配線１９は、相互の間隔が１ｍｍ〜１．５ｍｍ程度（例えば１．２７ｍｍ）に設定されている。このように信号配線１９は、電源配線１５や接地配線１７と比べると、比較的間隔が広くなるように展開部９で展開（ファンアウト）されている。しかし、信号配線１９は、高誘電体層７６〜８０を貫通するので、特に隣接する信号ビア１９Ｖ同士のキャパシタンスが大きくなり、クロストークノイズが大きくなりがちである。
【００２３】
これに対し、本実施形態の配線基板１においては、図３の平面図に示すように、信号ビアＶ（φ７５μｍ）の間隔１．２７ｍｍの場合で、信号ビア１９Ｖの中間に接地ビア１８を設けている。なお、高誘電体層７６〜８０の誘電率は約５０００である。このような構造にすることにより、接地ビア１８によるシールド効果により、接地ビアを設けない場合の信号ビア間のキャパシタンスである２５．８ｐＦと比べ、信号ビア１９Ｖ間のキャパシタンスを０．１６ｐＦまで低減できる。また、クロストークノイズも、接地ビアを設けない場合の数％〜１０％から、シールド効果により、０．１７％まで低減できる。
【００２４】
さらに、本実施形態では、接地ビア１８の径（φ３００μｍ）を信号ビア１９Ｖの径（φ７５μｍ）よりも大きくしているので、信号ビア１９Ｖの径と同径にした場合よりも、信号ビア１９Ｖ間のキャパシタンスおよびクロストークノイズをより効果的に低減することができる。
【００２５】
なお、信号ビア１９Ｖと接地ビア１８の配置の仕方は、図３の形態に限定されることなく、例えば、図４や図５に示すような配置も採用できる。
すなわち、図４に示した構造では、図３のものと比べて信号ビア１９Ｖがより高密度に形成されている。また、図５に示した構造では、図３や図４に示したものに比べて、接地ビア１８が信号ビア１９Ｖを包囲するように列設されており、シールド効果がさらに強化されている。
【００２６】
以上説明した通り、コンデンサを内蔵した配線基板において、コンデンサの周囲の高誘電体層を貫通する信号ビア相互間に、接地ビアを設けてあるため、信号ビア相互間の容量およびクロストークノイズを低減できる。さらに、接地ビアの径を信号ビアの径よりも大きくすると、隣接する信号ビア間の容量およびクロストークノイズの低減をより効果的に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る配線基板を示す図であり、（ａ）は平面図であり、（ｂ）は側面図である。
【図２】本発明の実施形態に係る配線基板の部分拡大断面図である。
【図３】本発明の実施形態に係る信号ビアおよび接地ビアの配置を示す平面図である。
【図４】図３とは異なる信号ビアおよび接地ビアの配置を示す平面図である。
【図５】図３、図４とは異なる信号ビアおよび接地ビアの配置を示す平面図である。
【符号の説明】
１ 配線基板
３ ハンダバンプ（接続端子）
３Ｐ 電源バンプ（第１接続端子）
３Ｇ 接地バンプ（第２接続端子）
３Ｓ 信号バンプ（第３接続端子）
５ 接続パッド（外部接続端子）
５Ｐ 電源パッド（第１外部接続端子）
５Ｇ 接地パッド（第２外部接続端子）
５Ｓ 信号パッド（第３外部接続端子）
９ 展開部
１３ 内蔵コンデンサ
１５ 電源配線（第１接続配線）
１７ 接地配線（第２接続配線）
１８ 接地ビア
１９ 信号配線（第３接続配線）
１９Ｖ 信号ビア
２９、３１、３３ 電源電極層（第１導電層）
３０、３２、３４ 接地電極層（第２電極層）
２９Ｋ、３１Ｋ、３３Ｋ 第１貫通孔
３０Ｋ、３２Ｋ、３４Ｋ 第２貫通孔
７６〜８０ 高誘電体層
Claims (1)
- 主面と裏面とを有する配線基板であって、
上記主面に形成され、ＩＣチップの端子と接続するための多数の接続端子であって、多数の第１接続端子、第２接続端子、および第３接続端子を含み、
上記第１接続端子および第２接続端子の少なくとも一部は、上記第１接続端子と第２接続端子とが密集する密集領域をなして配置された接続端子と、
上記裏面に形成された第１外部接続端子、第２外部接続端子、および第３外部接続端子からなる外部接続端子と、
上記配線基板の内部に、高誘電体層を介して少なくとも上記密集領域を厚さ方向に投影した投影密集領域に積層され、コンデンサの電極を構成する複数の略平板状の導体層であって、
第１貫通孔を有し、電源電位に接続される第１導体層と、
第２貫通孔を有し、接地電位に接続される第２導体層と、
上記第１接続端子と上記第１導体層と上記第１外部接続端子とを接続し、上記第２貫通孔内に位置し、第２導体層と絶縁する第１接続配線と、
上記第２接続端子と上記第２導体層と上記第２外部接続端子とを接続し、上記第１貫通孔内に位置し、第１導体層と絶縁する第２接続配線と、
上記密集領域を厚さ方向に投影した投影密集領域の外側の周縁領域内の高誘電体層を貫通するビア導体を含み、上記第３接続端子と上記第３外部接続端子とを接続する信号伝達用の第３接続配線と、からなり、
上記ビア導体相互間には、上記高誘電体層を貫通する接地電位に接続される接地ビア導体が形成されていることを特徴とする配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000095178A JP3554886B2 (ja) | 2000-03-30 | 2000-03-30 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000095178A JP3554886B2 (ja) | 2000-03-30 | 2000-03-30 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001284488A JP2001284488A (ja) | 2001-10-12 |
| JP3554886B2 true JP3554886B2 (ja) | 2004-08-18 |
Family
ID=18610114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000095178A Expired - Fee Related JP3554886B2 (ja) | 2000-03-30 | 2000-03-30 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3554886B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4129717B2 (ja) * | 2001-05-30 | 2008-08-06 | 株式会社ルネサステクノロジ | 半導体装置 |
| SG104279A1 (en) * | 2001-11-02 | 2004-06-21 | Inst Of Microelectronics | Enhanced chip scale package for flip chips |
| US7742276B2 (en) * | 2007-03-30 | 2010-06-22 | Industrial Technology Research Institute | Wiring structure of laminated capacitors |
| JP4735614B2 (ja) * | 2007-07-26 | 2011-07-27 | セイコーエプソン株式会社 | 回路基板 |
| JP2012160701A (ja) * | 2011-01-31 | 2012-08-23 | Ibiden Co Ltd | 半導体実装部材及び半導体実装部材の製造方法 |
| US8643154B2 (en) | 2011-01-31 | 2014-02-04 | Ibiden Co., Ltd. | Semiconductor mounting device having multiple substrates connected via bumps |
| US9557370B2 (en) * | 2012-02-10 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of improving bump allocation for semiconductor devices and semiconductor devices with improved bump allocation |
| JP5904856B2 (ja) * | 2012-04-23 | 2016-04-20 | キヤノン株式会社 | プリント配線板、半導体パッケージ及びプリント回路板 |
| EP3395242B1 (en) * | 2015-12-22 | 2021-11-10 | KYOCERA Corporation | Measuring sensor package and measuring sensor |
| CN108351366A (zh) * | 2016-01-25 | 2018-07-31 | 京瓷株式会社 | 测量传感器用封装体以及测量传感器 |
| JP7001530B2 (ja) * | 2018-04-16 | 2022-01-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2000
- 2000-03-30 JP JP2000095178A patent/JP3554886B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001284488A (ja) | 2001-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7808799B2 (en) | Wiring board | |
| US6888240B2 (en) | High performance, low cost microelectronic circuit package with interposer | |
| US5847936A (en) | Optimized routing scheme for an integrated circuit/printed circuit board | |
| KR101384082B1 (ko) | 캐패시터 내장 배선기판 및 부품 내장 배선기판 | |
| JP4606849B2 (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
| US6967398B2 (en) | Module power distribution network | |
| US20070045815A1 (en) | Wiring board construction including embedded ceramic capacitors(s) | |
| US8242612B2 (en) | Wiring board having piercing linear conductors and semiconductor device using the same | |
| JP2001326305A (ja) | 半導体装置用インターポーザー、その製造方法および半導体装置 | |
| JP2003110084A (ja) | 半導体装置 | |
| JP4005451B2 (ja) | 多層基板及び半導体装置 | |
| JP3554886B2 (ja) | 配線基板 | |
| US7791896B1 (en) | Providing an embedded capacitor in a circuit board | |
| JP3443408B2 (ja) | 配線基板及びそれを用いた半導体装置 | |
| JP4041253B2 (ja) | 集積回路素子搭載用基板および集積回路装置 | |
| JP2001291799A (ja) | 配線基板 | |
| JP3540709B2 (ja) | 配線基板 | |
| JPH07142283A (ja) | コンデンサ及びこれを用いた実装構造 | |
| JP3554885B2 (ja) | 配線基板 | |
| JP2002204077A (ja) | 配線基板、配線基板本体、及びチップコンデンサ | |
| JP3796104B2 (ja) | 多層配線基板 | |
| JP3822129B2 (ja) | 配線基板 | |
| JP2000294733A (ja) | 高周波フリップチップ実装基板のパターンレイアウト | |
| WO2021084750A1 (ja) | インターポーザ実装基板 | |
| JPH08241935A (ja) | 多層回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040422 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |