KR101358925B1 - 인터포저 및 이를 갖는 프로브 카드 - Google Patents
인터포저 및 이를 갖는 프로브 카드 Download PDFInfo
- Publication number
- KR101358925B1 KR101358925B1 KR1020070104922A KR20070104922A KR101358925B1 KR 101358925 B1 KR101358925 B1 KR 101358925B1 KR 1020070104922 A KR1020070104922 A KR 1020070104922A KR 20070104922 A KR20070104922 A KR 20070104922A KR 101358925 B1 KR101358925 B1 KR 101358925B1
- Authority
- KR
- South Korea
- Prior art keywords
- base
- signal lines
- interposer
- ground
- coaxial
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
- H01R12/714—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
인터포저는 베이스, 복수개의 신호 라인들 및 복수개의 그라운드 라인들을 포함한다. 신호 라인들은 상기 베이스에 내장되고, 상기 베이스의 상부면과 하부면을 통해 노출되어 피검체를 검사하기 위한 검사 전류가 흐른다. 그라운드 라인들은 상기 신호 라인들 각각을 둘러싸도록 상기 베이스에 내장되고, 상기 베이스의 상부면과 하부면을 통해 노출된다. 따라서, 신호 라인들 간의 크로스토크가 그라운드 라인에 의해 억제된다.
Description
본 발명은 인터포저 및 이를 갖는 프로브 카드에 관한 것으로서, 보다 구체적으로는 동축 보드와 다층 기판을 전기적으로 연결시키는 인터포저 및 이러한 인터포저를 갖는 프로브 카드에 관한 것이다.
일반적으로, 웨이퍼에 여러 가지 반도체 공정들을 수행하여 복수개의 반도체 구조물들을 형성한다. 반도체 구조물들의 전기적 특성들은 프로브 장치를 이용해서 검사하게 된다.
프로브 장치는 검사 전류를 발생시키는 테스터, 반도체 구조물과 접촉하여 검사 전류를 반도체 구조물로 제공하는 프로브 카드, 및 테스터와 프로브 카드 사이에 배치되어 검사 전류를 프로브 카드로 전달하는 실행 보드(performance board)를 포함한다.
종래의 프로브 카드는 피검체와 접촉하는 탐침들이 배열된 다층 기판, 실행 보드로부터 탐침들로 검사 전류를 공급하기 위한 동축 케이블이 내장된 동축 보드(coaxial board), 및 동축 보드와 다층 기판 사이에 개재되어 검사 전류를 탐침 들로 전달하기 위한 매개체인 인터포저(interposer)를 포함한다.
종래의 인터포저는 탄성 물질의 베이스, 베이스에 내장된 신호 라인들 및 베이스에 내장된 그라운드 라인들을 포함한다. 특히, 신호 라인들과 그라운드 라인들은 교호적으로 배열된다. 따라서, 신호 라인들 간의 크로스 토크(cross talk)를 방지하기 위한 구조물이 신호 라인들 사이에 존재하지 않는다.
이로 인하여, 종래의 인터포저에서는, 신호 라인들 간의 크로스 토크가 매우 심하게 발생되는 문제가 있다. 특히, 반도체 기판의 패턴 간격이 좁아지면서 검사 전류의 전송 속도가 증가할수록, 크로스 토크는 더욱 심하게 발생된다. 이러한 크로스 토크는 검사 전류의 손실을 초래하여, 웨이퍼 검사의 신뢰도를 크게 저하시키게 된다.
본 발명은 신호 라인들 간의 크로스 토크를 억제할 수 있는 인터포저를 제공한다.
또한, 본 발명은 상기된 인터포저를 갖는 프로브 카드를 제공한다.
본 발명의 일 견지에 따른 인터포저는 베이스, 복수개의 신호 라인들 및 복수개의 그라운드 라인들을 포함한다. 신호 라인들은 상기 베이스에 내장되고, 상기 베이스의 상부면과 하부면을 통해 노출되어 피검체를 검사하기 위한 검사 전류가 흐른다. 그라운드 라인들은 상기 신호 라인들 각각을 둘러싸도록 상기 베이스에 내장되고, 상기 베이스의 상부면과 하부면을 통해 노출된다.
본 발명의 일 실시예에 따르면, 상기 베이스는 상기 베이스에 수직 방향을 따라 관통 형성되어 상기 신호 라인들을 수용하는 제 1 비아홀들, 및 상기 제 1 비아홀들 각각을 둘러싸도록 상기 베이스에 수직 방향을 따라 관통 형성되어 상기 그라운드 라인들을 수용하는 제 2 비아홀들을 가질 수 있다. 상기 제 1 비아홀들은 원형이고, 상기 제 2 비아홀들은 환형일 수 있다. 또한, 상기 베이스는 상기 베이스의 상부면과 하부면으로부터 돌출되어 상기 제 1 비아홀들을 한정하는 제 1 돌출부들, 및 상기 베이스의 상부면과 하부면으로부터 돌출되어 상기 제 2 비아홀들을 한정하는 제 2 돌출부들을 가질 수 있다. 상기 베이스는 탄성 물질을 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 신호 라인들과 상기 그라운드 라인들은 동심원 형태로 배열될 수 있다. 상기 신호 라인들은 동일한 간격을 두고 배열되고, 상기 그라운드 라인들은 동일한 간격을 두고 배열될 수 있다.
또한, 상기 신호 라인들과 상기 그라운드 라인들은 전도성 입자들을 포함할 수 있다. 상기 전도성 입자들은 금, 은 또는 구리를 포함할 수 있다.
본 발명의 다른 견지에 따른 인터포저는 제 1 인터포징 부재, 상기 제 1 인터포징 부재의 하부에 배치된 제 2 인터포징 부재 및 상기 제 1 인터포징 부재와 상기 제 2 인터포징 부재 사이에 개재된 인쇄회로기판을 포함한다. 상기 제 1 인터포징 부재는 제 1 베이스, 상기 제 1 베이스의 상부면을 통해 노출되도록 상기 제 1 베이스에 내장된 복수개의 제 1 신호 라인들, 및 상기 제 1 신호 라인들 각각을 둘러싸도록 상기 제 1 베이스에 내장되고 상기 제 1 베이스의 상부면을 통해 노출된 복수개의 제 1 그라운드 라인들을 포함한다. 상기 제 2 인터포징 부재는 상기 제 1 베이스의 하부에 배치된 제 2 베이스, 상기 제 2 베이스의 하부면을 통해 노출되도록 상기 제 2 베이스에 내장된 복수개의 제 2 신호 라인들, 상기 제 2 신호 라인들 각각을 둘러싸도록 상기 제 2 베이스에 내장되고 상기 제 2 베이스의 하부면을 통해 노출된 복수개의 제 2 그라운드 라인들을 포함한다. 상기 인쇄회로기판은 상기 인쇄회로기판에 내장되어 상기 제 1 신호 라인들과 상기 제 2 신호 라인들을 전기적으로 연결시키는 신호 플러그들, 및 상기 인쇄회로기판에 내장되어 상기 제 1 그라운드 라인들과 상기 제 2 그라운드 라인들을 전기적으로 연결시키는 그라운드 플러그들을 포함한다.
본 발명의 일 실시예에 따르면, 상기 제 1 베이스와 상기 제 2 베이스 각각은 상기 제 1 및 제 2 베이스들에 수직 방향을 따라 관통 형성되어 상기 제 1 및 제 2 신호 라인들을 각각 수용하는 제 1 비아홀들, 및 상기 제 1 비아홀들 각각을 둘러싸도록 상기 제 1 및 제 2 베이스들에 수직 방향을 따라 관통 형성되어 상기 제 1 및 제 2 그라운드 라인들을 각각 수용하는 제 2 비아홀들을 가질 수 있다. 또한, 상기 제 1 베이스는 상기 제 1 베이스의 상부면으로부터 돌출되어 상기 제 1 비아홀들을 한정하는 제 1 돌출부들, 및 상기 제 1 베이스의 상부면으로부터 돌출되어 상기 제 2 비아홀들을 한정하는 제 2 돌출부들을 가질 수 있다. 상기 제 2 베이스는 상기 제 2 베이스의 하부면으로부터 돌출되어 상기 제 1 비아홀들을 한정하는 제 3 돌출부들, 및 상기 제 2 베이스의 하부면으로부터 돌출되어 상기 제 2 비아홀들을 한정하는 제 4 돌출부들을 가질 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제 1 신호 라인과 상기 신호 플러그 및 상기 제 2 신호 라인은 동일한 수직축을 갖고, 상기 제 2 그라운드 라인과 상기 그라운드 플러그 및 상기 제 2 그라운드 라인은 동일한 수직축을 가질 수 있다. 또한, 상기 제 1 신호 라인들과 상기 제 1 그라운드 라인들, 및 상기 제 2 신호 라인들과 상기 제 2 그라운드 라인들 각각은 동심원 형태로 배열될 수 있다.
본 발명의 또 다른 견지에 따른 프로브 카드는 다층 기판, 동축 보드 및 인터포저를 포함한다. 다층 기판은 피검체와 접촉하는 탐침들을 갖는다. 동축 보드는 상기 탐침들로 검사 전류를 제공하는 동축 신호 케이블들과 동축 그라운드 케이블들을 갖는다. 인터포저는 상기 다층 기판과 동축 보드 사이에 개재된 베이스, 상기 베이스에 내장되고 상기 동축 케이블들과 상기 탐침들을 전기적으로 연결시키는 복수개의 신호 라인들, 및 상기 신호 라인들 각각을 둘러싸도록 상기 베이스에 내장되어 상기 동축 그라운드 케이블들과 전기적으로 연결된 복수개의 그라운드 라인들을 갖는 인터포저를 포함한다.
본 발명의 일 실시예에 따르면, 상기 베이스는 상기 베이스와 상기 동축 보드 사이에 개재되어 상기 신호 라인들을 수용하는 제 1 돌출부들, 상기 베이스와 상기 동축 보드 사이에 개재되어 상기 그라운드 라인들을 수용하는 제 2 돌출부들, 상기 베이스와 상기 다층 기판 사이에 개재되어 상기 신호 라인들을 수용하는 제 3 돌출부들, 및 상기 베이스와 상기 다층 기판 사이에 개재되어 상기 그라운드 라인들을 수용하는 제 4 돌출부들을 가질 수 있다.
본 발명의 또 다른 견지에 따른 프로브 카드는 다층 기판, 동축 보드, 동축 보드와 인접하게 배치된 제 1 인터포징 부재, 다층 기판과 인접하게 배치된 제 2 인터포징 부재 및 제 1 및 제 2 인터포징 부재들 사이에 개재된 인쇄회로기판을 포함한다. 다층 기판은 피검체와 접촉하는 탐침들을 갖는다. 동축 보드는 상기 탐침들로 검사 전류를 제공하는 동축 신호 케이블들과 동축 그라운드 케이블들을 갖는다. 상기 제 1 인터포징 부재는 상기 동축 보드의 하부에 배치된 제 1 베이스, 상기 제 1 베이스에 내장되어 상기 동축 신호 케이블들과 전기적으로 연결된 복수개의 제 1 신호 라인들, 및 상기 제 1 신호 라인들 각각을 둘러싸도록 상기 제 1 베이스에 내장되어 상기 동축 그라운드 케이블들과 전기적으로 연결된 복수개의 제 1 그라운드 라인들을 포함한다. 상기 제 2 인터포징 부재는 상기 다층 기판의 상부에 배치된 제 2 베이스, 상기 제 2 베이스에 내장되어 상기 탐침들과 전기적으로 연결된 복수개의 제 2 신호 라인들, 및 상기 제 2 신호 라인들 각각을 둘러싸도록 상기 제 2 베이스에 내장된 복수개의 제 2 그라운드 라인들을 포함한다. 상기 인쇄회로기판은 상기 인쇄회로기판에 내장되어 상기 제 1 신호 라인들과 상기 제 2 신호 라인들을 전기적으로 연결시키는 신호 플러그들, 및 상기 인쇄회로기판에 내장되어 상기 제 1 그라운드 라인들과 상기 제 2 그라운드 라인들을 전기적으로 연결시키는 그라운드 플러그들을 포함한다.
본 발명의 일 실시예에 따르면, 상기 제 1 베이스는 상기 제 1 베이스와 상기 동축 보드 사이에 개재되어 상기 제 1 신호 라인들을 한정하는 제 1 돌출부들, 및 상기 제 1 베이스와 상기 동축 보드 사이에 개재되어 상기 제 1 그라운드 라인들을 한정하는 제 2 돌출부들을 갖고, 상기 제 2 베이스는 상기 제 2 베이스와 상기 다층 기판 사이에 개재되어 상기 제 2 신호 라인들을 한정하는 제 3 돌출부들, 및 상기 제 2 베이스와 상기 다층 기판 사이에 개재되어 상기 제 2 그라운드 라인들을 한정하는 제 4 돌출부들을 가질 수 있다.
상기와 같은 본 발명에 따르면, 그라운드 라인들 각각이 신호 라인들 주위를 둘러싸고 있으므로, 신호 라인들 간의 크로스 토크가 억제된다. 따라서, 신호 라인들을 통해 흐르는 검사 전류의 손실이 억제되어, 프로브 카드를 이용한 검사 신뢰도가 대폭 향상될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
인터포저
도 1은 본 발명의 일 실시예에 따른 인터포저를 나타낸 사시도이고, 도 2는 도 1의 인터포저를 나타낸 측면도이며, 도 3은 도 1의 Ⅲ 부위를 확대해서 나타낸 사시도이고, 도 4는 도 3의 Ⅳ-Ⅳ' 선을 따라 절단한 단면도이다.
도 1 내지 도 4를 참조하면, 본 실시예에 따른 인터포저(100)는 베이스(110), 복수개의 신호 라인(120) 및 복수개의 그라운드 라인(130)들을 포함한다.
베이스(110)는 대략 직사각형의 플레이트 형상을 갖는다. 본 실시예에서, 베이스(110)는 러버와 같은 탄성 재질을 포함한다. 또한, 베이스(110)는 복수개의 제 1 비아홀(113)들을 갖는다. 제 1 비아홀(113)들 각각은 대략 원형이다. 제 1 비아홀(113)들은 종횡 방향을 따라 등간격을 두고 배열된다.
베이스(110)는 복수개의 제 2 비아홀(115)들을 갖는다. 제 2 비아홀(115)들은 대략 환형이다. 특히, 제 2 비아홀(115)들 각각은 제 1 비아홀(113)들을 둘러싼다. 따라서, 제 2 비아홀(115)들은 제 1 비아홀(113)들보다 긴 직경을 갖는다. 또 한, 제 1 비아홀(113)과 제 2 비아홀(115)은 동심원 형태로 배열된다. 여기서, 제 1 비아홀(113)들이 종횡 방향을 따라 등간격을 두고 배열되어 있으므로, 제 2 비아홀(115)들도 종횡 방향을 따라 등간격을 두고 배열된다.
또한, 베이스(110)는 베이스(110)의 상부면으로부터 돌출된 복수개의 제 1 돌출부(112)와 제 2 돌출부(114), 및 베이스(110)의 하부면으로부터 돌출된 복수개의 제 3 돌출부(116)와 제 4 돌출부(118)를 갖는다.
제 1 돌출부(112)들과 제 3 돌출부(116)들은 제 1 비아홀(113)들을 한정한다. 즉, 제 1 비아홀(113)들은 제 1 돌출부(112) 내에 형성된다. 본 실시예에서, 제 1 돌출부(112)들은 제 1 비아홀(113)보다 긴 직경을 갖는 대략 환형이다. 제 3 돌출부(116)들은 제 1 돌출부(112)들과 실질적으로 동일한 형상을 가지면서 동일한 패턴으로 배열되므로, 제 3 돌출부(116)들에 대한 설명은 생략한다.
제 2 돌출부(114)들과 제 4 돌출부(118)들은 제 2 비아홀(115)들을 한정한다. 따라서, 제 2 돌출부(114)들은 제 2 비아홀(115)보다는 긴 직경을 갖는 대략 환형이다. 즉, 제 1 돌출부(112)의 외면과 제 2 돌출부(114)의 내면 사이에 형성되는 공간이 제 2 비아홀(115)에 해당된다. 제 4 돌출부(118)들은 제 2 돌출부(114)들과 실질적으로 동일한 형상을 가지면서 동일한 패턴으로 배열되므로, 제 4 돌출부(118)들에 대한 설명은 생략한다.
여기서, 제 1 비아홀(113)과 제 2 비아홀(115)이 동심원 형태로 배열되어 있으므로, 제 1 돌출부(112)와 제 2 돌출부(114)도 동심원 형태로 배열된다.
또한, 제 1 비아홀(113)들과 제 2 비아홀(115)들이 종횡 방향을 따라 등간격 을 두고 배열되어 있으므로, 제 1 돌출부(112)들과 제 2 돌출부(114)들도 종횡 방향을 따라 등간격을 두고 배열된다.
신호 라인(120)들이 제 1 비아홀(113)들 내에 형성된다. 본 실시예에서, 제 1 비아홀(113)들이 도전성 입자들로 채워지게 됨으로써, 내부가 찬 원통형의 신호 라인(120)들이 베이스(110)에 내장된다. 도전성 입자의 예로서는 금, 은, 구리 등을 들 수 있다.
그라운드 라인(130)들이 제 2 비아홀(115)들 내에 형성된다. 본 실시예에서, 제 2 비아홀(115)들이 도전성 입자들로 채워지게 됨으로써, 내부가 빈 원통형의 그라운드 라인(130)들이 베이스(110)에 내장된다. 도전성 입자의 재질은 신호 라인(120)에 사용된 도전성 입자와 동일할 수 있다.
본 실시예에 따르면, 각 신호 라인(120)들은 그라운드 라인(130)들로 둘러싸이게 된다. 그러므로, 신호 라인(120)들 간의 크로스 토크가 그라운드 라인(130)들에 의해 차단된다. 결과적으로, 신호 라인(120)들을 통해 흐르는 검사 전류의 손실이 억제된다.
도 5는 본 발명의 다른 실시예에 따른 인터포저를 나타낸 사시도이고, 도 6은 도 5의 인터포저를 나타낸 측면도이며, 도 7은 도 5의 Ⅵ-Ⅵ' 선을 따라 절단한 단면도이며, 도 8은 도 5에 도시된 인터포저의 인쇄회로기판을 나타낸 평면도이다.
도 5 내지 도 8을 참조하면, 본 실시예에 따른 인터포저(200)는 제 1 인터포징 부재(210), 제 2 인터포징 부재(220) 및 인쇄회로기판(230)을 포함한다.
여기서, 제 1 인터포징 부재(210)는 도 1에 도시된 인터포저(100)의 상부 구조와 실질적으로 동일한 구조를 갖는다. 또한, 제 2 인터포징 부재(220)는 도 1에 도시된 인터포저(100)의 하부 구조와 실질적으로 동일한 구조를 갖는다.
제 1 인터포징 부재(210)는 제 1 베이스(212), 제 1 베이스(212)에 내장된 복수개의 제 1 신호 라인(214)들, 및 제 1 신호 라인(214)들 각각을 둘러싸도록 제 1 베이스(212)에 내장된 복수개의 제 1 그라운드 라인(216)들을 포함한다.
제 2 인터포징 부재(220)는 제 2 베이스(222), 제 2 베이스(222)에 내장된 복수개의 제 2 신호 라인(224)들, 및 제 2 신호 라인(224)들 각각을 둘러싸도록 제 2 베이스(222)에 내장된 복수개의 제 2 그라운드 라인(226)들을 포함한다.
인쇄회로기판(230)은 제 1 인터포징 부재(210)와 제 2 인터포징 부재(220) 사이에 개재된다. 여기서, 제 1 인터포징 부재(210)와 제 2 인터포징 부재(220)의 재질은 러버와 같은 탄성 재질이다. 따라서, 인터포저(200)의 두께가 일정 이상이 되면, 인터포저(200)가 붕괴될 가능성이 있다. 이러한 인터포저(200)의 붕괴를 방지하기 위해, 인쇄회로기판(230)이 제 1 인터포징 부재(210)와 제 2 인터포징 부재(220) 사이에 개재된다. 즉, 제 1 인터포징 부재(210)는 인쇄회로기판(230)의 상부면에 부착되고, 제 2 인터포징 부재(220)는 인쇄회로기판(230)의 하부면에 부착된다.
인쇄회로기판(230)은 복수개의 제 1 비아홀(236)과 복수개의 제 2 비아홀(238)들을 갖는다. 4개의 제 2 비아홀(238)들이 하나의 제 1 비아홀(236)의 주위에 배치된다. 복수개의 신호 플러그(232)들이 제 1 비아홀(236)들 내에 형성된다. 복수개의 그라운드 플러그(234)들이 제 2 비아홀(238)들 내에 형성된다.
신호 플러그(232)들은 제 1 신호 라인(214)들과 제 2 신호 라인(224)들을 전기적으로 연결시킨다. 즉, 신호 플러그(232)들의 각 상단은 제 1 신호 라인(214)들과 접촉하고, 각 하단은 제 2 신호 라인(224)들과 접촉한다. 따라서, 제 1 신호 라인(214), 신호 플러그(232) 및 제 2 신호 라인(224)은 동일한 수직축을 갖는다.
그라운드 플러그(234)들은 제 1 그라운드 라인(216)들과 제 2 그라운드 라인(226)들을 전기적으로 연결시킨다. 즉, 그라운드 플러그(234)들의 각 상단은 제 1 그라운드 라인(216)들과 접촉하고, 각 하단은 제 2 그라운드 라인(226)들과 접촉한다. 따라서, 제 1 그라운드 라인(216), 그라운드 플러그(234) 및 제 2 그라운드 라인(226)은 동일한 수직축을 갖는다.
프로브 카드
도 9는 본 발명의 일 실시예에 따른 프로브 카드를 나타낸 측면도이다.
도 9를 참조하면, 본 실시예에 따른 프로브 카드(300)는 다층 기판(310), 동축 보드(330) 및 다층 기판(310)과 동축 보드(330) 사이에 개재된 인터포저(100)를 포함한다. 여기서, 인터포저(100)는 도 1에 도시된 인터포저와 실질적으로 동일한 구성요소를 포함하므로, 동일한 구성요소들은 동일한 참조부호들로 나타내고 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
다층 기판(310)은 반도체 기판과 같은 피검체의 상부에 배치된다. 인터포저(100)는 다층 기판(310) 상에 배치된다. 다층 기판(310)은 복수개의 절연 기판들 이 적층된 구조를 갖는다. 절연 기판의 재질로는 세라믹을 예로 들 수 있다. 또한, 다층 기판(310)의 상부면과 하부면을 통해 노출된 회로 패턴(미도시)들이 다층 기판(310)에 내장된다. 회로 패턴들이 인터포저(100)의 신호 라인(120)들과 전기적으로 연겨된다. 피검체와 접촉하는 복수개의 탐침(320)들이 다층 기판(310)의 하부면에 배열되어 회로 패턴과 전기적으로 연결된다. 따라서, 탐침(320)들은 회로 패턴들을 매개로 인터포저(100)의 신호 라인(120)들과 전기적으로 연결된다.
동축 보드(330)는 인터포저(100) 상에 배치된다. 동축 보드(320)는 동축 신호 케이블(332)들과 동축 그라운드 케이블(334)들을 갖는다. 동축 신호 케이블(332)들은 인터포저(100)의 신호 라인(120)들과 전기적으로 연결된다. 동축 그라운드 케이블(334)들은 인터포저(100)의 그라운드 라인(130)들과 전기적으로 연결된다.
테스터(미도시)로부터 발생된 검사 전류를 동축 신호 케이블(332)로 전달하는 실행 보드(340)는 동축 보드(330)의 상부에 배치된다.
본 실시예에 따르면, 신호 라인들이 그라운드 라인들로 둘러싸인 구조를 갖는 인터포저가 프로브 카드에 채용됨으로써, 프로브 카드를 이용한 검사 신뢰도가 대폭 향상될 수 있다.
도 10은 본 발명의 다른 실시예에 따른 프로브 카드를 나타낸 측면도이다.
도 10을 참조하면, 본 실시예에 따른 프로브 카드(300a)는 다층 기판(310), 동축 보드(330) 및 다층 기판(310)과 동축 보드(330) 사이에 개재된 인터포저(200) 를 포함한다. 여기서, 인터포저(200)는 도 5에 도시된 인터포저와 실질적으로 동일한 구성요소를 포함하므로, 동일한 구성요소들은 동일한 참조부호들로 나타내고 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
또한, 다층 기판(310)과 동축 보드(330)도 도 9에 도시된 프로브 카드(300)의 다층 기판과 동축 보드와 실질적으로 동일하므로, 다층 기판(310)과 동축 보드(330)에 대한 설명도 생략한다.
인터포저(200)의 제 1 인터포징 부재(210)는 동축 보드(330)의 하부에 배치된다. 제 1 인터포징 부재(210)의 제 1 신호 라인(214)들은 동축 보드(330)의 동축 신호 케이블(332)들과 전기적으로 연결된다. 제 1 인터포징 부재(210)의 제 1 그라운드 라인(216)들은 동축 보드(330)의 동축 그라운드 케이블(334)들과 전기적으로 연결된다.
인터포저(200)의 제 2 인터포징 부재(220)는 다층 기판(310)의 상부에 배치된다. 제 2 인터포징 부재(220)의 제 2 신호 라인(224)들은 다층 기판(310)의 회로 패턴들과 전기적으로 연결된다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 그라운드 라인들 각각이 신호 라인들 주위를 둘러싸고 있으므로, 신호 라인들 간의 크로스 토크가 억제된다. 따라서, 신호 라인들을 통해 흐르는 검사 전류의 손실이 억제되어, 프로브 카드를 이용한 검사 신뢰도가 대폭 향상될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 인터포저를 나타낸 사시도이다.
도 2는 도 1의 인터포저를 나타낸 측면도이다.
도 3은 도 1의 Ⅲ 부위를 확대해서 나타낸 사시도이다.
도 4는 도 3의 Ⅳ-Ⅳ' 선을 따라 절단한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 인터포저를 나타낸 사시도이다.
도 6은 도 5의 인터포저를 나타낸 측면도이다.
도 7은 도 5의 Ⅵ-Ⅵ' 선을 따라 절단한 단면도이다.
도 8은 도 5에 도시된 인터포저의 인쇄회로기판을 나타낸 평면도이다.
도 9는 본 발명의 일 실시예에 따른 프로브 카드를 나타낸 측면도이다.
도 10은 본 발명의 일 실시예에 따른 프로브 카드를 나타낸 측면도이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 베이스 120 : 신호 라인
130 : 그라운드 라인
Claims (20)
- 베이스;상기 베이스에 내장되고, 상기 베이스의 상부면과 하부면을 통해 노출되어 피검체를 검사하기 위한 검사 전류가 흐르는 복수개의 신호 라인들; 및상기 신호 라인들 각각을 둘러싸도록 상기 베이스에 내장되고, 상기 베이스의 상부면과 하부면을 통해 노출된 복수개의 그라운드 라인들을 포함하고,상기 베이스는상기 베이스에 수직 방향을 따라 관통 형성되어 상기 신호 라인들을 수용하는 제 1 비아홀들; 및상기 제 1 비아홀들 각각을 둘러싸도록 상기 베이스에 수직 방향을 따라 관통 형성되어 상기 그라운드 라인들을 수용하는 제 2 비아홀들을 갖는 것을 특징으로 하는 인터포저.
- 삭제
- 삭제
- 제 1 항에 있어서, 상기 베이스는상기 베이스의 상부면과 하부면으로부터 돌출되어 상기 제 1 비아홀들을 한정하는 제 1 돌출부들; 및상기 베이스의 상부면과 하부면으로부터 돌출되어 상기 제 2 비아홀들을 한정하는 제 2 돌출부들을 갖는 것을 특징으로 하는 인터포저.
- 제 1 항에 있어서, 상기 베이스는 탄성 물질을 포함하는 것을 특징으로 하는 인터포저.
- 제 1 항에 있어서, 상기 신호 라인들과 상기 그라운드 라인들은 동심원 형태로 배열된 것을 특징으로 하는 인터포저.
- 제 1 항에 있어서, 상기 신호 라인들은 동일한 간격을 두고 배열되고, 상기 그라운드 라인들은 동일한 간격을 두고 배열된 것을 특징으로 하는 인터포저.
- 제 1 항에 있어서, 상기 신호 라인들과 상기 그라운드 라인들은 전도성 입자들을 포함하는 것을 특징으로 하는 인터포저.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 피검체와 접촉하는 탐침들이 배열된 다층 기판;상기 탐침들로 검사 전류를 제공하는 동축 신호 케이블들과 동축 그라운드 케이블들이 내장된 동축 보드; 및상기 다층 기판과 동축 보드 사이에 개재된 베이스, 상기 베이스에 내장되고 상기 동축 케이블들과 상기 탐침들을 전기적으로 연결시키는 복수개의 신호 라인들, 및 상기 신호 라인들 각각을 둘러싸도록 상기 베이스에 내장되어 상기 동축 그라운드 케이블들과 전기적으로 연결된 복수개의 그라운드 라인들을 갖는 인터포저를 포함하는 프로브 카드.
- 제 16 항에 있어서, 상기 베이스는상기 베이스와 상기 동축 보드 사이에 개재되어 상기 신호 라인들을 수용하는 제 1 돌출부들;상기 베이스와 상기 동축 보드 사이에 개재되어 상기 그라운드 라인들을 수용하는 제 2 돌출부들;상기 베이스와 상기 다층 기판 사이에 개재되어 상기 신호 라인들을 수용하는 제 3 돌출부들; 및상기 베이스와 상기 다층 기판 사이에 개재되어 상기 그라운드 라인들을 수용하는 제 4 돌출부들을 갖는 것을 특징으로 하는 프로브 카드.
- 제 16 항에 있어서, 상기 피검체는 반도체 기판을 포함하는 것을 특징으로 하는 프로브 카드.
- 삭제
- 삭제
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070104922A KR101358925B1 (ko) | 2007-10-18 | 2007-10-18 | 인터포저 및 이를 갖는 프로브 카드 |
US12/285,962 US7884628B2 (en) | 2007-10-18 | 2008-10-17 | Interposer and probe card having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070104922A KR101358925B1 (ko) | 2007-10-18 | 2007-10-18 | 인터포저 및 이를 갖는 프로브 카드 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090039341A KR20090039341A (ko) | 2009-04-22 |
KR101358925B1 true KR101358925B1 (ko) | 2014-02-06 |
Family
ID=40562853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070104922A KR101358925B1 (ko) | 2007-10-18 | 2007-10-18 | 인터포저 및 이를 갖는 프로브 카드 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7884628B2 (ko) |
KR (1) | KR101358925B1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120067057A (ko) * | 2010-12-15 | 2012-06-25 | 삼성전자주식회사 | 적어도 하나의 레이어를 포함하는 pcb |
US8622752B2 (en) * | 2011-04-13 | 2014-01-07 | Teradyne, Inc. | Probe-card interposer constructed using hexagonal modules |
US8491315B1 (en) * | 2011-11-29 | 2013-07-23 | Plastronics Socket Partners, Ltd. | Micro via adapter socket |
US8641428B2 (en) * | 2011-12-02 | 2014-02-04 | Neoconix, Inc. | Electrical connector and method of making it |
US20150061719A1 (en) * | 2013-09-05 | 2015-03-05 | Soulbrain Eng Co., Ltd. | Vertical probe card for micro-bump probing |
TWI529396B (zh) * | 2014-07-18 | 2016-04-11 | Mpi Corp | Probe card and its transfer circuit board and signal feed structure |
US9788425B2 (en) * | 2015-04-09 | 2017-10-10 | Via Alliance Semiconductor Co., Ltd. | Electronic package assembly |
KR102611780B1 (ko) | 2018-10-26 | 2023-12-11 | 삼성전자 주식회사 | 관통 배선이 형성된 영역을 둘러싸는 개구부 및 개구부의 측면에 도전성 부재가 형성된 기판을 포함하는 기판 연결 부재 및 이를 포함하는 전자 장치 |
KR102659482B1 (ko) * | 2019-09-27 | 2024-04-23 | 삼성전자주식회사 | 인터포저를 포함하는 전자 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR200374262Y1 (ko) | 2004-11-05 | 2005-01-27 | 주식회사 아이에스시테크놀러지 | 반도체시험용 소켓보드 조립체 |
KR20050022321A (ko) * | 2003-08-28 | 2005-03-07 | 소니 가부시끼 가이샤 | 마이크로 스트립 라인 구조를 가지는 기판, 마이크로스트립 라인 구조를 가지는 반도체 장치, 및 마이크로스트립 라인 구조를 가지는 기판의 제조 방법 |
KR20050052865A (ko) * | 2003-12-01 | 2005-06-07 | (주)포커스전자 | 전기 부품 시험장치 |
KR20070022730A (ko) * | 2004-07-06 | 2007-02-27 | 동경 엘렉트론 주식회사 | 관통 기판 및 인터포저 및 관통 기판의 제조 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5092774A (en) * | 1991-01-09 | 1992-03-03 | National Semiconductor Corporation | Mechanically compliant high frequency electrical connector |
JP4279929B2 (ja) | 1999-02-12 | 2009-06-17 | 株式会社アドバンテスト | ケーブルターミナル、同軸ケーブルユニット及びハイフィックス |
US6515499B1 (en) | 2000-09-28 | 2003-02-04 | Teradyne, Inc. | Modular semiconductor tester interface assembly for high performance coaxial connections |
US7268419B2 (en) * | 2004-06-17 | 2007-09-11 | Apple Inc. | Interposer containing bypass capacitors for reducing voltage noise in an IC device |
-
2007
- 2007-10-18 KR KR1020070104922A patent/KR101358925B1/ko not_active IP Right Cessation
-
2008
- 2008-10-17 US US12/285,962 patent/US7884628B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050022321A (ko) * | 2003-08-28 | 2005-03-07 | 소니 가부시끼 가이샤 | 마이크로 스트립 라인 구조를 가지는 기판, 마이크로스트립 라인 구조를 가지는 반도체 장치, 및 마이크로스트립 라인 구조를 가지는 기판의 제조 방법 |
KR20050052865A (ko) * | 2003-12-01 | 2005-06-07 | (주)포커스전자 | 전기 부품 시험장치 |
KR20070022730A (ko) * | 2004-07-06 | 2007-02-27 | 동경 엘렉트론 주식회사 | 관통 기판 및 인터포저 및 관통 기판의 제조 방법 |
KR200374262Y1 (ko) | 2004-11-05 | 2005-01-27 | 주식회사 아이에스시테크놀러지 | 반도체시험용 소켓보드 조립체 |
Also Published As
Publication number | Publication date |
---|---|
US20090102500A1 (en) | 2009-04-23 |
KR20090039341A (ko) | 2009-04-22 |
US7884628B2 (en) | 2011-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101358925B1 (ko) | 인터포저 및 이를 갖는 프로브 카드 | |
KR100703135B1 (ko) | 고밀도 인쇄회로기판 | |
US7977583B2 (en) | Shielded cable interface module and method of fabrication | |
TWI452307B (zh) | 測試插座 | |
KR102580492B1 (ko) | 포켓 회로 보드 | |
KR20080015107A (ko) | 임피던스 컨트롤되는 비어 구조 | |
KR100817083B1 (ko) | 프로브 카드 | |
TWI672514B (zh) | 測試裝置 | |
TW201825920A (zh) | 用於dc參數測試的垂直式超低漏電流探針卡 | |
KR101047537B1 (ko) | 프로브 카드 | |
KR102269398B1 (ko) | 도전성 차폐층이 다층으로 적층된 pcb를 절연 베이스로 활용한 검사소켓 | |
KR100933369B1 (ko) | 프로브 카드의 인터포저 및 그 제조 방법 | |
CN109270299B (zh) | 整合薄膜电路板与弹簧针的电路转板 | |
KR101280419B1 (ko) | 프로브카드 | |
US6650134B1 (en) | Adapter assembly for connecting test equipment to a wireless test fixture | |
US8466704B1 (en) | Probe cards with minimized cross-talk | |
KR20090073745A (ko) | 프로브 카드 | |
US6498299B2 (en) | Connection structure of coaxial cable to electric circuit substrate | |
KR101991073B1 (ko) | 프로브 카드용 공간 변환기 및 그 제조방법 | |
CN114829957A (zh) | 用于自动化测试设备的探针卡中的换位通孔布置 | |
US8476919B2 (en) | Prober unit | |
KR100589759B1 (ko) | 반도체 및 전기회로 검사 장치 | |
KR20000056993A (ko) | 프로브카드 | |
KR101229233B1 (ko) | 프로브카드 | |
JP2010054487A (ja) | プローバ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |