CN114829957A - 用于自动化测试设备的探针卡中的换位通孔布置 - Google Patents

Abstract

公开了一种自动化测试设备(ATE)中的探针卡。该探针卡可以是垂直型探针卡组件的一部分，其中在电路板上的焊盘通过探针引脚接触，该电路板中的竖直通孔使各种导电元件互连。本文公开了一种用于探针卡的电路板内的换位通孔布置，其中相邻通孔朝向彼此偏移，使得可减小该相邻通孔之间的电感以在高频信号和/或电力传输期间提供期望的阻抗。

Description

用于自动化测试设备的探针卡中的换位通孔布置

相关专利申请的交叉引用

本申请根据35U.S.C.§120要求于2019年12月24日提交的名称为“用于自动化测试设备的探针卡中的换位通孔布置(TRANSPOSED VIA ARRANGEMENT IN PROBE CARD FORAUTOMATED TEST EQUIPMENT”)的美国专利申请序列号16/726,657的优先权的权益，并且作为其继续，该美国专利申请以引用的方式全文并入本文。

背景技术

电子部件诸如半导体设备、电路和印刷电路板(PCB)组件在其制造期间和之后使用测试系统诸如自动化测试设备(ATE)来进行频繁测试。为了执行这些测试，ATE可包括生成或测量测试信号的仪器，使得可在特定被测设备(DUT)上测试一系列操作状况。例如，仪器可生成施加到半导体设备的一定模式的数字或模拟信号，并且可测量作为响应的来自半导体设备的数字或模拟信号。

在一些情况下，在晶圆级测试半导体设备。晶圆级的测试具有若干益处，包括在将装置切割为半导体管芯并封装之前测试和验证设备作为已知的良好管芯。晶圆可含有许多设备，并且在不必重新加载另一个晶圆的情况下允许测试大量彼此接近的设备，这可减少测试时间并增加制造产量。

每个被测设备含有暴露的连接结构，诸如焊盘或凸块，这些连接结构可用作测试点，在测试点处可对晶圆上的DUT施加或测量测试信号。ATE使用包含多个探针引脚阵列的探针卡组件与设备交接。每个探针引脚在自由端具有微型探针，用于与DUT的测试点进行电接触，其中探针引脚的相对端电连接至印刷电路板上的焊盘，印刷电路板可以是测试仪的一部分，或者可以是探针卡组件的一部分，探针卡组件进而电连接到测试仪。有时，探针卡组件包括一个以上彼此竖直堆叠以形成探针卡的电路板。探针卡组件内的机械支撑件固定探针引脚，并将引脚压靠在探针卡中的印刷电路板上，使得能够在板与引脚之间进行接触。为了与晶圆进行电接触，晶圆探测器将晶圆压靠在探针上，使得针尖与设备上的测试点进行物理接触和电接触。一旦探针已经与晶圆上的测试点和电耦合至测试仪的焊盘都接触，测试过程就可以开始。当探针卡组件的各种部件已经组装在一起时，探针卡组件也可称为探针卡。

发明内容

根据一些实施方案方案，提供了一种用于测试半导体晶圆的探针卡。该探针卡包括板，该板具有沿着第一方向彼此相邻设置的第一焊盘和第二焊盘，该第一方向平行于该板的第一表面，该第一表面被配置为面向该半导体晶圆；该板中的第一通孔和第二通孔，该第一通孔具有与该第一焊盘直接接触的第一接触表面，该第二通孔具有与该第二焊盘直接接触的第二接触表面。该第一接触表面的中心和该第二接触表面的中心从该第一焊盘和该第二焊盘的相应中心沿该第一方向朝向彼此偏移。

根据一些实施方案方案，提供了一种用于测试半导体晶圆的探针卡。该探针卡包括板。该板包括第一表面，在第一方向上与该第一表面分离的第二表面，以及在该第一表面与该第二表面之间的内部。该板还包括该第一表面上的多个焊盘，该多个焊盘被配置成经由接触该多个焊盘的多个探针引脚与该半导体晶圆上的多个晶圆焊盘连接；该内部中的至少一层导体；以及该板中的第一通孔，该第一通孔在该第一方向上伸长并且与该多个焊盘中的第一焊盘接触；该板中的第二通孔，该第二通孔在该第一方向上伸长，并且至少部分地围绕该第一通孔。该第二通孔包括面向该第一通孔的周边。

上述为由所附权利要求书限定的本发明的非限制性内容。

附图说明

各种方面和实施方案将结合以下附图描述。应当理解，附图未必按比例绘制。在附图中，不同图中所示的每个相同或近乎相同的部件由相同的标号表示。为了清晰起见，并非对每张附图中的每个部件都进行了标记。

图1是根据本申请的各方面的示例性测试系统的高级示意图；

图2为根据一些实施方案的探针卡组件100的示意图；

图3A示出了根据实施方案的在示例性电路板内连接不同平面的换位通孔的侧视图；

图3B示出了如图3A所示的结构的俯视图；

图4A和图4B是图3A和图3B中的实施方案的变型形式的侧视图和俯视图，带具有矩形横截面的通孔；图4C是根据实施方案的示例性矩形通孔区段的等距视图；

图5A和图5B是图3A和图3B中的实施方案的另一变型形式的侧视图和俯视图，具有交错的通孔阵列；

图6A、图6B和图6C分别是具有围绕信号通孔的多个接地通孔的实施方案的侧视图和俯视图；

图7A是具有通孔的同轴布置的另一实施方案的侧视图；

图7B是图7A的信号焊盘和接地焊盘的俯视图；

图7C是根据一些实施方案的如图7A所示的信号通孔、接地通孔、信号焊盘和接地导体的俯视图；

图7D是根据实施方案的接地通孔7202的节段的等距视图；

图8A和图8B是示出图7C所示实施方案的两个变型形式的俯视图；

图8C是根据实施方案的接地通孔9202的节段的等距视图。

具体实施方式

在探针卡组件中，探针引脚阵列各自从晶圆表面垂直或“竖直”布置，其中探针引脚的自由端用于接触晶圆的晶圆焊盘。在晶圆上测试DUT期间，晶圆焊盘用作测试点。探针引脚通常与DUT上的晶圆焊盘以相同间距布置，使得在每个探针引脚的自由端处的探针将在测试期间落在对应的晶圆焊盘上。探针引脚的相对端各自与电路板的表面上的对应探针卡焊盘接触，该电路板是探针卡组件内的探针卡的一部分。探针卡焊盘和探针引脚用于经由探针卡中的电路板将DUT上的测试点与测试仪其余部分中的电路电交接。电路板可以具有通过电路板内的不同平面竖直地路由电信号的通孔，以及平行于平面水平地路由电信号的导电结构，诸如每个平面内的迹线。

本申请的方面涉及一种用于探针卡的电路板内的新颖换位通孔布置。在一些实施方案中，相邻通孔朝向彼此偏移，使得可减少相邻通孔之间的电感以在高频信号传输期间提供期望的阻抗。发明人已经认识到，相邻导电结构(诸如通孔)之间的电感随着此类导电结构之间的间距而增加。当通孔中传输高频数据信号和电力信号时，通孔间电感可增加通过通孔的信号路径的阻抗。当阻抗远远高于DUT上的部件的阻抗(通常为50Ω单端和/或100Ω差分)时，在从通孔到与探针引脚电接触的部件的信号路径中产生大阻抗失配，这导致不期望的信号反射。

在一些实施方案中，代替以与DUT表面上的对应晶圆焊盘相同的固定间距间隔开通孔，可将通孔换位，使得它们不再接触探针卡中的电路板表面上的相应探针卡焊盘的中心。在此类实施方案中，不需要收缩探针卡焊盘间距，并且它们可以具有与将探针卡焊盘连接到相应晶圆焊盘的探针卡引脚相同的间距。在一些实施方案中，为了在避免短路的同时向换位通孔的紧密接近处提供电连接，通孔连接到平行但竖直偏移的平面。此类平面中的导体可在竖直方向上彼此重叠，但是由于平面的竖直偏移或“联合”，导体仍被隔离，但是没有短路。

一些方面涉及一种具有通孔的探针卡，这些通孔向信号通孔提供电磁屏蔽以减少相邻信号通孔之间的串扰。在一些实施方案中，通过用一个或多个接地通孔至少部分地围绕信号来实现屏蔽。接地通孔具有面向信号通孔的周边。对于接地通孔，从俯视图看可成形为矩形、弧形或圆形，使得矩形、弧形或圆形的内侧面向和部分地围绕信号通孔，以提供对信号通孔与电路板内的其它导电结构的电磁屏蔽。

上述方面和实施方案，以及另外的方面和实施方案，在下面参考附图进一步描述。这些方面和/或实施例可单独、一起或以两者或更多者的任何组合使用，因为本专利申请在这一点上没有限制。在附图中，相同的附图标记用于指示相同的部件。

图1是根据本申请的各方面的示例性测试系统的高级示意图。图1示出了根据本申请中公开的方法的包含测试计算机12的测试系统10，该测试计算机控制测试器16以对被测设备(DUT)30执行测试。在一些情况下，测试器16可以是使用本领域已知的技术来构造的自动化测试设备(ATE)。DUT 30可以是用于测试的任何合适的设备。例如，DUT 30可以是设置在晶圆20的表面上的半导体管芯。在一些实施方案中，DUT 30可以是未切割的半导体管芯，以及也在晶圆20上多个类似的管芯，用于用ATE 16进行测试。ATE 16可包含用于生成和/或测量针对DUT 30的测试信号14的电路。ATE 16可包括被配置为生成或测量不同类型的模拟或数字信号的多个仪器。晶圆20可通过晶圆探测器22保持并移动成与ATE 16接触。晶圆探测器22还可提供其它功能，诸如建立用于测试晶圆上的设备的温度条件。

应当理解，图1是自动化测试系统的极大简化的表示。例如，尽管未示出，但测试系统10可包括控制ATE 16内的仪器的操作的控制电路。另外，测试系统10可包括处理电路以处理测量结果并且确定DUT 30是否正在正确地操作。可在ATE 16内提供探针卡，以将DUT上的测试点连接到ATE 16内的仪器的对应测试点。另外，图1示出了ATE 16与DUT 30之间的单个信号路径。本领域的技术人员将会理解，测试DUT(诸如半导体晶圆上的设备)可能需要生成并测量数百个或数千个测试信号。因此，如本文所述的电路可在ATE 16内复制多次并且被控制以提供用于测试DUT 30的同步测试信号。此外，尽管图1示出了其中正在测试单个DUT 30的场景，但测试系统10可被配置为测试多个设备。

无论生成或测量测试信号的仪器或其他部件的数量以及被测设备的数量如何，测试系统10均可包括在DUT 30与ATE 16内的仪器之间路由信号的信号递送部件。

此外，应当理解，如图所示的其他部件是示例性的而非限制性的。例如，尽管测试计算机12在图1中被示为个人计算机(PC)，但应当理解，可使用任何合适的计算设备来实现测试计算机，例如，移动设备或计算机工作站。测试计算机12可连接到网络并且能够通过网络访问资源和/或与连接到网络的一个或多个其他计算机进行通信。

图2为根据一些实施方案的探针卡组件100的示意图。探针卡组件100可以是在ATE16(如图1中所示)中使用的探针卡组件，以将ATE内的仪器与DUT 30交接。

如图2所示，探针卡组件100包括第一电路板200、第二电路板300、具有设置在内部的多个探针引脚410的导向板400。第一电路板200竖直地堆在顶表面322上的第二电路板300上方并且例如经由焊料凸块210的阵列电连接到第二电路板，但是可在两个电路板之间进行任何其它合适的连接。两个电路板200、300可以是探针卡组件100内的探针卡的一部分。第二电路板300具有与底表面320相对的顶表面322。探针卡焊盘310电连接到探针引脚410的顶端410a，其中每个探针引脚410在自由端410b处具有探针，该探针引脚定位成与DUT30上的对应晶圆焊盘110接触。探针卡100可被配置为利用晶圆焊盘110的特定布置测试特定DUT，并且不同的探针卡可用于不同的DUT。探针卡100可以可移除地附接到ATE 10的其余部分。附接机构是本领域已知的，并且为简单起见未示出。

DUT 30可以是如图1中的示例中所示的晶圆20上的DUT阵列中的一个阵列，并且可在制造期间同时测试一个或多个DUT以用于质量保证。DUT 30可以是半导体管芯，其具有从绝缘表面32暴露的晶圆焊盘110阵列，该绝缘表面与互连器和半导体部件连接，互连器和半导体部件设置在绝缘表面下方的DUT 30(未示出)内。虽然晶圆焊盘110被示出为金属焊盘，但是应当理解，本申请的各方面不限于此，并且可使用半导体晶圆上的测试点的任何合适的实施方案，诸如金属迹线、焊料凸块或本领域已知的合适的导电结构的一部分。DUT 30可具有大量测试点，诸如至少500个、至少1000个或介于500个和10000个之间的测试点，这些测试点以任何合适类型的网格阵列布置在绝缘表面32上。另选地，DUT可具有少量测试点，在这种情况下，可对同一晶圆上的多个DUT进行连接以同时测试多个DUT。在任一情况下，可存在对进行了连接的测试焊盘的阵列。为了简化讨论，将具有多个测试点的单个DUT用作示例，但是应当理解，其它配置是可能的。网格阵列的示例包括同心阵列、六边形紧密堆积阵列、正交阵列或其混合物。每个测试点还可具有任何合适的形状，诸如但不限于矩形、圆形、椭圆形。当从垂直于绝缘表面32的竖直方向(V)观察时，测试点阵列具有对应于晶圆焊盘110阵列的几何中心的质心112。

探针引脚410可以是竖直型探针引脚设计，其中每个探针引脚与待探测的晶圆基本上垂直地定向。每个探针引脚410可由具有任何合适横截面形状的金属线或镀覆的微机电系统(MEMS)形成。虽然图2示出了探针引脚是直的，但是应当理解，当在探针卡焊盘310与DUT上的晶圆焊盘110之间压缩探针引脚时，探针引脚410在探针引脚的至少一部分中可具有微小曲率，该部分形成顺应弹簧。在一些实施方案中，稍微弯曲的探针引脚可被称为Cobra引脚，尽管本领域已知的其它探针引脚配置也可以是合适的。

导向板400具有多个导向孔，在导向孔中装配有单独的探针引脚410。导向孔布置成阵列，该阵列与DUT上的特定晶圆焊盘阵列110对准，使得探针引脚410的探针410b可在测试期间落在每个对应晶圆焊盘110上并与其电接触。在一些实施方案中，可认为导向板400是位于第二电路板300与DUT 30之间的中介层，并且用于通过多个探针引脚410接合探针卡焊盘310与DUT 30上的晶圆焊盘110之间的布线。中介层400可包括半导体衬底，该半导体衬底包括绝缘材料，诸如介电材料。应当理解，导向板400在图2中描绘为整体构件以仅用于说明简单性，并且本申请的各方面也可适用于包括多个部件的导向板。例如，导向板400可包括沿着竖直方向堆叠的两个或更多个板，每个板与DUT 30的表面32平行。

在制造探针卡组件100期间，导向板400可经由一个或多个机械紧固件(未示出)机械地紧固到第二电路板300，使得探针卡焊盘310的阵列和探针引脚410的阵列接触。

探针卡焊盘310由一层或多层导电材料形成，诸如金属，并且布置成与探针引脚410和晶圆焊盘110的阵列大致对准的阵列，使得当焊盘312的中心与探针引脚阵列的中心412对准时，每个顶端410a接触对应的探针焊盘310。焊盘阵列310的中心312可被计算作为阵列中的焊盘的质心312。每个探针卡焊盘310可以具有本领域已知的任何合适的形状和空间布置。

第二电路板300可包括介电体，其中焊盘310阵列设置在介电体的面向DUT的表面320上。第二电路板300可以是印刷电路板(PCB)或印刷线路板。在一些实施方案中，第二电路板300可由多层有机材料(诸如聚合物)形成，并且可称为多层有机(MLO)板。

一些探针卡焊盘被配置为将测试信号携带到晶圆上的对应测试点，并且可被称为“信号焊盘”，而另一些探针卡焊盘被配置为向晶圆提供诸如接地或电源等参考电压，并且可分别称为“接地焊盘”或“电源焊盘”。在一些实施方案中，测试信号、电源和接地电压经由第二电路板300内的互连结构提供给信号焊盘、接地焊盘和电源焊盘。互连结构经由例如焊料凸块210和第一电路板200将相应探针卡焊盘耦合到测试系统的其余部分。

图2示出了可以是嵌入第二电路板300内的互连结构的一部分的通孔302和平面304。在图2所示的示例中，通孔302是导电结构，该导电结构垂直延伸以将板300的底表面320上的探针卡310互连到设置在平行于表面320但从该表面竖直偏移的不同平面(诸如平面304)中的另一导电结构。平面304是在平行于表面320的方向上在板300内横向延伸的导电结构，并且可以是电源平面、信号迹线或接地平面。应当理解，虽然为了简单起见，图2中仅示出了一个平面304，但是本申请的实施方案不限于此，并且多个平面304可设置在板300内并且设置在一个以上的横向平面中，以在板300内侧向地互连部件。平面304的侧向尺寸也没有限制，并且在一些实施方案中，平面304可实现为具有长度大于宽度的细长形状的迹线。具体地，当用于携带测试信号时，304可以是迹线。类似地，可提供多个通孔302以将迹线与表面320上的一个或多个探针卡焊盘310互连，或者将迹线与板200和300之间的焊料凸块210互连。

一些通孔被配置为将测试信号携带到晶圆上的对应测试点，并且可被称为“信号通孔”，而另一些通孔被配置为向晶圆提供诸如接地或电源等参考电压，并且可分别称为“接地通孔”或“电源通孔”。

在信号焊盘上携载的测试信号可以是在晶圆内生成的信号，并且从晶圆上的测试点测量，或者是提供给晶圆上的测试点的外部生成的刺激信号。在一些实施方案中，测试信号可以是射频信号，该射频信号具有至少10MHz、至少100MHz、至少1GHz、至少10GHz、介于1GHz与100GHz之间、介于10GHz与60GHz之间或适合于探针卡组件下的待测半导体设备的任何其它频率范围的频率。

电源焊盘可将外部电力从测试仪供应至晶圆上的部件。提供的电源可以是直流(DC)电源，以及交流(AC)电源。在一些实施方案中，可以至少10MHz、至少100MHz、至少1GHz、至少10GHz、介于10MHz与10GHz之间、介于50MHz与5GHz之间或适合于探针卡组件下的待测半导体设备的任何其它频率范围的频率向晶圆上的部件提供交流电源。与板300上的电源焊盘接触的探针引脚可比用于信号焊盘的探针引脚携带更大量的DC或AC电流。一些提供的DC或AC电流可通过导电路径从探针卡电路板上的电源焊盘流到连接至电源焊盘的探针引脚，流到被测晶圆上的对应晶圆焊盘，流到被测晶圆内的部件，并且经由对应探针引脚和晶圆焊盘返回到探针卡电路板上的一个或多个接地焊盘。

在一些实施方案中，探针卡内的电路板可以具有可处理或调节探针卡焊盘上的信号的附加部件。附加部件可以是无源或有源部件，诸如但不限于分立电阻器、电容器、电感器或其任何合适的组合。在图2所示的示例中，旁通电容器或解耦电容器306例如通过表面安装设置在第二电路板300的表面320上。旁路电容器306经由迹线304连接到电源焊盘310，并且在一些实施方案中，探针卡内的电路板可以具有可处理或调节探针卡焊盘上的信号的附加部件。附加部件可以是无源部件，诸如但不限于分立电阻器、电容器、电感器或电容器芯片。在图2所示的示例中，旁路电容器或解耦电容器306例如通过表面安装设置在第二电路板300的表面320上。旁路电容器306经由平面304和通孔302连接到电源焊盘310，以滤除DC电源电压中的非DC分量。根据应用，可提供各种其它类型的附加部件，包括有源电路，诸如半导体芯片。本领域已知的任何合适的包装技术可用于提供探针卡内的电路板上的附加部件，诸如但不限于安装在外表面上或嵌入一个或多个电路板的内部。

高频暂态电力从测试仪、旁通电容器或被测晶圆本身上的部件提供。在一些实施方案中，可在回路配置中测试晶圆，其中高频数字、模拟或电力信号从电流路径传输，该电流路径从被测晶圆上的第一区域处的部件经由晶圆焊盘和对应探针引脚向上到达第一探针卡焊盘，通过探针卡中的电路板内的一个或多个迹线、平面和通孔引导到第二探针卡焊盘，然后通过其对应的晶圆焊盘和连接到第二探针卡焊盘的探针引脚到达晶圆上的第二区域处的部件。

无论信号和电力如何被分配给探针卡组件中的探针卡焊盘阵列，发明人已经认识到，当使用通孔和平面304将高频测试信号和高频暂态电力信号引导到DUT时，来自相邻通孔之间的高感应耦合的高阻抗可能不期望导致阻抗失配和晶圆处的信号损失。为了解决这个问题，本申请的方面涉及提供探针卡电路板内的通孔的布置，该布置将通孔放置为彼此紧密接近。此外，在一些实施方案中，通孔可布置为使得电源和/或接地通孔围绕信号通孔，以向信号通孔提供射频屏蔽并降低信号通孔之间的串扰。

图3A示出了根据实施方案的在示例性电路板内连接不同平面的换位通孔的侧视图。图3A示出了两个横向并排设置的通孔3201、3202。通孔3201、3202设置在诸如如图2所示的MLO 300等板内，并且每个通孔垂直于板的表面(诸如表面320)竖直地延伸。通孔3201的接触表面3203与第一焊盘3101接触，而通孔3201的顶部与第一平面3301接触。通孔3202的接触表面3204与第二焊盘3102接触，而通孔3201的顶部与第一平面3301接触。

第一焊盘3101和第二焊盘3102可设置在平行于板的表面320的同一平面上，并且由本领域已知的合适的金属导电材料形成。在一些实施方案中，焊盘3101、3102可以是类似于设置在图2所示的板300的表面320上的晶圆卡焊盘310的晶圆卡焊盘，并且被成形和定位成与探针引脚410和DUT上的对应晶圆焊盘110对准。然而，应当理解，不需要焊盘3101、3102是板的外表面上的焊盘。在一些实施方案中，焊盘3101、3102可设置在板内部内的平面中。尽管未示出，但是诸如通孔的一个或多个导电结构可任选地且另外地连接焊盘3101、3102的底表面以将信号路由到位于两个焊盘下方的一个或多个平面。

图3B示出如图3A所示的结构的俯视图，并且示出了焊盘3101、3102具有矩形形状，沿横向方向(T)具有中心间距D3和宽度D2。返回参考图3A，通孔3201、3202从焊盘3101、3102的中心横向地换位，并且接触表面3203的中心和接触表面3204的中心从相应焊盘3101、3102的中心朝向彼此侧向偏移。因此，与D3相比，两个通孔3201、3202之间的中心间距D1减小。发明人已经认识到和理解到，通过将两个相邻通孔更紧密地放置在一起，可减小两个通孔3201、3202之间的电感，并且使阻抗降低以匹配测试系统内和DUT内的其它部件的阻抗。此外，两个通孔之间的电容耦合将增加，进一步有助于减少阻抗。

如图3A所示，通孔3201的顶部与第一平面3301接触，而通孔3202的顶部与从第一平面竖直偏移的第二平面3302接触。第一平面3301可以是电源平面，而第二平面3302可以是接地平面。在第二通孔3202顶部上方的区域中，第二平面3302在竖直方向上与第一平面3301重叠。平面的这种“联合”可确保两个平面之间的电隔离，同时为两个通孔3201、3202提供足够的接触区域，这些接触区域被设置为彼此侧向地非常接近。在一些实施方案中，诸如平面3301等平面中的一个平面可具有用作焊盘的部分，该焊盘暴露在板300的与表面320相对的顶表面322上，以与电路板200连接。

每个通孔可以是围绕竖直轴线的轴向对称结构，其中接触表面3203、3204具有圆形或椭圆形形状，如图3B所示。当板是MLO板时，通孔3201可在构造MLO板期间以逐层方式构造。在一些实施方案中，在MLO板材料的每个连续层中产生通孔，并且填充有导电材料以形成通孔区段3211。在先前形成的通孔区段3211的上方的后续层中产生相似形状的另一通孔，并且填充以产生形成通孔3201的通孔区段3211的竖直堆叠。

任何合适的半导体制造技术可用于在MLO板材料层中产生通孔，诸如但不限于图案化蚀刻、机械钻孔或激光钻孔。每个通孔区段3211、3212可以是圆柱形或锥形，如图3A所示，并且可填充有合适的导电材料，该导电材料包括但不限于金属、金属合金、金属氮化物或其组合。

参考图3B，焊盘3101可以是电源焊盘，而焊盘3102可以是接地焊盘。两个焊盘被成形为具有沿纵向(L)方向的长度H1和沿横向方向的宽度D2的长边缘。提供长度H1，使得可以将通孔3201阵列提供给接触焊盘3101，如图3B所示。类似地，可将通孔3202阵列提供给接触焊盘3102，如图3B所示。发明人已经认识和理解到，与使用被配置为各自接触一个探针引脚410和一个通孔的较小单独接触焊盘相比，提供与诸如接触焊盘3101等大焊盘接触的多个通孔具有几个好处。例如，大接触焊盘3101可被成形为同时捕获多个探针引脚410，同时允许在焊盘3101上不一定等于焊盘3101下方的探针引脚410的数量的不同数量的通孔3201。可提供比接触焊盘3101上的探针引脚410的数量更多数量的通孔3201，这将减小电阻并增加电流通过电源焊盘和接地焊盘的载流能力。作为另一益处，通孔3201可具有与探针引脚410的间距或晶圆上的晶圆焊盘的间距不同的间距。例如，如果晶圆上的晶圆焊盘具有130μm的间距，则通孔3201可被设计为更靠近彼此并且具有60μm的间距，与探针引脚和晶圆焊盘的数量相比，该间距提供大约双倍数量的通孔。不希望受到特定理论的约束，将通孔布置得比DUT晶圆焊盘间距更近减小了通孔之间的电场线。此外，通孔的数量增加可附加地或另选地通过并行增加信号路径的数量来减小电感。

在一些实施方案中，接触表面3203、3204可以是圆形的并且直径为约40μm。沿横向方向的通孔中心间距D1可以是约80μm。沿纵向方向的通孔中心间距D4可以是约60μm。每个焊盘3101、3102的宽度D2可以是约110μm，其中两个焊盘具有约130μm的中心间距D3，使得在两个焊盘之间的间隙D5为约20μm。应当理解，如上所述的尺寸仅是举例的方式，并且本申请的方面不限于此。例如，可推动D1为尽可能接近两个焊盘之间的间隙，考虑到两个通孔之间的间距未被设计为低于通孔制造工艺期间的许可侧向分辨率和公差。

应当理解，虽然仅示出了一对通孔、几个焊盘和平面，但是这样的描述仅出于简单和说明性目的，本申请的实施方案可在探针卡组件中具有任何数量的类似部件。

虽然图3A和图3B中示出了圆柱形通孔，但是本申请的方面不限于此。图4A和图4B是图3A和图3B中的实施方案的变型形式的侧视图和俯视图，带具有矩形横截面的通孔。

图4A示出了分别将焊盘3101与平面3301连接和将焊盘3102与平面3302连接的通孔4201、4202。通孔4201、4202具有矩形横截面并且具有在焊盘3101、3102上纵向跨越几乎整个长度的长度，如图4B所示。通过用长矩形通孔代替如图3B中所示的单独圆柱形通孔阵列，可实现通孔4201与焊盘3101之间的较高接触面积，这导致在焊盘是电源焊盘和接地焊盘时较低的接触电阻和较高的载流能力。作为另一益处，矩形形状可比多个圆形形状提供更低的电感。不希望受特定理论约束，发明人已经认识到，电场线可进入单个圆形通孔之间，而在矩形的通孔中，场线仅可以围绕远处边缘。在一些实施方案中，通孔4301、4302的宽度可类似于圆柱形通孔3201的直径，并且中心间距D1可类似于通孔3201、3202之间的直径。

有时通孔4201、4202可称为矩形通孔。应当理解，可容易地修改用于制造通孔3201、3202的技术以制造矩形通孔。例如，可在MLO板的每个层中图案化矩形沟槽，之后在沟槽中填充以形成矩形通孔区段4211、4212，这些矩形通孔区段竖直地堆叠以形成通孔4201、4202。图4C示出了根据实施方案的示例性矩形通孔区段4211的等距视图。在所示的示例中，通孔区段4211沿着垂直于纵向方向的平面具有倒梯形横截面，其中底面比顶面窄，但是应当理解，这种横截面形状只是一种设计选择，并且任何合适的设计和制造方法都可用于形成矩形通孔4201、4202。

图5A和图5B是图3A和图3B中的实施方案的另一变型形式的侧视图和俯视图，具有交错的通孔阵列。

在图5A中，通孔阵列4201、4202各自分别将焊盘3101与平面3301连接，将焊盘3102与平面3302连接。如图5B所示，通孔阵列5201以交错阵列布置在焊盘3101上，其中第一纵向列具有四个通孔和第二纵向列具有三个通孔。焊盘3101、3102上的通孔接触表面5203、5204在所示示例中是圆形的，并且可具有与如图3A所示的通孔3201相同的直径。与图3B中的示例相比，交错的通孔阵列可提供更高数量的通孔(在图5B中所示的示例中，焊盘上有7个)，这可增强通孔的载流能力，因为每个通孔共享的电流减小。作为另一益处，可通过使信号路径中具有更多通孔并且断开更多的电场线来减少电感。应当理解，通孔阵列中的任何数量的通孔可设置在诸如焊盘3101的焊盘上。在一些实施方案中，每个通孔可被制造为通孔区段的多层堆叠，其中每个通孔区段具有反向锥形几何形状。图5B示出了焊盘3101、3102上每个锥形通孔区段的外缘的突起5205、5207。

如图5B所示的通孔阵列5201的中心间距D6可类似于图3B中相邻通孔之间的间距D4。如图5B所示，通孔阵列5201、5202的部分具有通孔，该通孔具有接近中心距离D7，该接近中心距离从焊盘3101和3102之间的间距D3减小。在一些实施方案中，通孔的每个接触表面5203的直径可为约40μm，通孔到通孔间距D6可为约60μm，而D7可为约80μm。

一些方面涉及具有通孔的探针卡，这些通孔具有同轴布置，向信号提供电磁屏蔽以减少相邻信号通孔之间的串扰并产生受控阻抗结构。图6A和图6B分别是具有围绕信号通孔的多个接地通孔的实施方案的侧视图和俯视图。

图6A示出了信号通孔6201，该信号通孔竖直地延伸，将底部的焊盘6101连接至顶部的信号迹线6301。焊盘6101、通孔6201和信号迹线6301设置在板300的内部中或在外表面上，如图2所示。在一些实施方案中，焊盘6101是板300的底表面320上的探针卡焊盘，类似于探针卡焊盘310。信号迹线6301中的导体可暴露在板300的顶表面322上，或者可嵌入板300的内部。

接地导体6232的顶部上的多个接地通孔6202设置在板300中邻近信号通孔6201。图6C是如图6A所示的类型的接地通孔和接地导体的示例性布置的俯视图，并且示出了接地导体6232的顶部上的六个圆柱形接地通孔6202，这些圆柱形接地通孔以围绕中心的信号通孔6201和焊盘6101的圆形布置。应当理解，仅出于说明的简单性示出6个接地通孔6202，并且可使用任何合适数量的接地通孔。接地导体6232被成形为圆形焊盘，而也可以使用其它形状。多个接地导体6232不需要在不同的电压电平下单独寻址。例如，所有接地导体6232可在诸如层2的金属平面中捆绑在一起，如图6A所示。在一些实施方案中，接地通孔6232可经由设置在多个层中的接地平面电连接在一起。根据一个方面，布置接地导体和接地通孔以至少部分地围绕信号通孔可对圆形外部的信号通孔发出的干扰提供电磁屏蔽并且减少对信号通孔6201的串扰。不希望受特定理论约束，图6C中的布置可提供类似的屏蔽效果，以提供围绕信号通孔6101的同轴接地屏蔽。

仍然参考图6C，虽然仅示出了一个接地通孔6202接触一个接地导体6232，但是应当理解，这不是必要条件，并且可在合适形状和尺寸的接地导体上提供任何数量的接地通孔或通孔阵列的任何布置。在一些实施方案中，期望紧密接近信号通孔6101来布置接地通孔6202以提供屏蔽。为了避免信号通孔6101的信号焊盘6201与接地导体6232之间的短路，信号焊盘6201和接地导体6232可竖直地偏移以处于不同平面处。

返回参考图6A，接地导体6232设置在不同层(“层2”)，该层从与信号焊盘6101设置在其中的层(“层1”)竖直地偏移以避免短路。可提供通孔6212，该通孔将一个或多个接地导体6232的底表面连接到层1中的接地焊盘6102。

图6B是根据一些实施方案的信号焊盘6101和接地焊盘6102的俯视图。在图6B的示例中，接地焊盘6102和信号焊盘6101是设置在板300的底表面320上的探针卡焊盘，并且被布置为具有与DUT上的对应探针引脚和晶圆焊盘对准的中心间距D8。因此，通孔6212用于在层2中将接地导体重新分布至接地焊盘6102，这些接地导体不必与探针引脚和晶圆焊盘的形状或尺寸相符。在一些实施方案中，D8可以是约130μm。

返回参考图6A，接地通孔6202向上延伸以与电连接到地或测试仪内的任何其它参考电压的接地平面6302接触。接地平面6302可设置在不同层(“层N”)中，其中信号迹线6301设置于(“层N+1”)中，以避免短路。虽然图6A描绘了接地平面6302作为设置在层N+1中的信号迹线6301下方的层N，但是不同层中的一个或多个其它平面可在层N与层N+1之间。在优选实施方案中，层1处的信号平面与层N处的信号平面之间的至少一个层是接地平面。

图7A是具有通孔的同轴布置的另一实施方案的侧视图。在图7A中，接地通孔7202被布置成邻近信号通孔7201，并且至少部分地围绕信号通孔7201以提供屏蔽和受控阻抗。信号通孔7201将板300的信号焊盘6101连接到信号迹线6301。接地通孔7202将一个或多个接地导体7232连接到接地平面6302。通孔6212将接地导体7232连接并重新分配到与信号焊盘6101共面的接地焊盘6102。图7B是信号焊盘6101和接地焊盘6102的俯视图。

图7C是根据一些实施方案的如图7A所示的信号通孔7201、接地通孔7202、信号焊盘6101和接地导体7232的俯视图。在图7C中，接地通孔7202包括接合以完全包围信号通孔7201的四个直线区段。接地通孔7202的沿着横向和纵向方向的四个直边缘形成面向信号通孔7201的周边7206。

图7D是根据实施方案的接地通孔7202的节段的等距视图。在所示的示例中，接地通孔区段7202沿着垂直于纵向方向的平面具有倒梯形横截面，其中底面比顶面窄，但是应当理解，这种横截面形状只是一种设计选择，并且任何合适的设计和制造方法都可用于形成接地通孔。

虽然图7C所示的实施方案中的同轴布置中的接地通孔具有正方形轮廓，但是本申请的方面不限于此。图8A和图8B是示出图7C所示实施方案的两个变型形式的俯视图。

图8A示出了接地通孔8202被成形为部分地包围通孔7201的弧形的实施方案，每个接地通孔具有面向信号通孔7201的周边8206。虽然如图8A所示，每个接地通孔的弧角为约90°，但是不需要弧形具有特定弧角并且可使用任何合适的弧角或其组合。

图8B示出了圆环形接地通孔9202完全包围信号通孔7201的实施方案，圆环形接地通孔具有面向信号通孔7201的周边9206。图8C是根据实施方案的接地通孔9202的节段的等距视图。在所示的示例中，接地通孔区段9202具有沿平面的倒梯形横截面，该平面垂直于纵向方向并且延伸穿过信号通孔7201的竖直轴线。横截面具有比顶面更窄的底面，但是应当理解，这种横截面形状只是一种设计选择，并且任何合适的设计和制造方法都可用于形成接地通孔。

在一些实施方案中，通过用一个或多个接地通孔至少部分地围绕信号来实现屏蔽。接地通孔具有面向信号通孔的周边。对于接地通孔，从俯视图看可成形为矩形、弧形或圆形，使得矩形、弧形或圆形的内侧面向和部分地围绕信号通孔，以提供对信号通孔与电路板内的其它导电结构的电磁屏蔽。

以上描述本发明的至少一个实施例的多个方面，应当理解本领域的技术人员可易于进行各种改变、修改和改进。例如，虽然关于图7和图8描述了矩形、弧形和圆形作为在信号通孔周围的同轴布置中的接地通孔的可能实施方式，但是应当容易地理解，来自顶视图的部分围绕信号通孔的任何合适的接地通孔形状可用于提供信号通孔与电路板内的其它导电结构的电磁屏蔽。

此类改变、修改和改进旨在作为本公开的一部分，并且被视为落入本发明的精神和范围内。此外，尽管指示出本发明的优点，但是应当理解，并非本文所述的技术的每个实施方案均将包括每个所述优点。一些实施方案可能无法实现本文有利地所述的任何特征，并且在一些情况下，可实现所述特征中的一个或多个以实现另外的实施方案。因此，上述的说明和附图仅作为举例的方式。

可单独地、结合地或以在上述实施例中未特别讨论的各种配置方式使用本发明的多种方面，因此其应用不受限于上述说明所述或附图中所示的组件的细节和配置。例如，在一个实施例中所述的方面可以任何方式与其他实施例中所述的方面结合。

另外，本发明可实施为一种方法，并且已提供其示例。作为该方法的一部分执行的操作可通过任何合适的方式来排序。因此，可构建以不同于所示的顺序执行操作的实施方案，这可包括同时执行某些操作，即使这些操作在各示例性实施方案中被示为顺序操作。

在权利要求中使用诸如“第一”、“第二”、“第三”等序数术语修饰权利要求要素，其本身并不意味一个权利要求要素相对于另一个的任何优先权、优先序或顺序或者执行方法操作的时间顺序，而是仅用作将具有某个名称的一个权利要求要素与另一个具有相同名称(除了使用的序数术语)的要素加以区分的标签，以辨别权利要求要素。

术语“大约”和“约”在一些实施方案中可用于意味着在目标值的±20％以内，在一些实施方案中指在目标值的±10％以内，在一些实施方案中指在目标值的±5％以内，并且在一些实施方案中指在目标值的±2％以内。术语“大约”和“约”可包括目标值。

另外，本文所用的短语和术语均是用于说明的目的，并且不应视为限制。本文中所使用的“包括”、“包含”或“具有”、“内含”、“涉及”和它们的变型形式均意味着包含其后所列的项目及其等同物以及额外的项目。

Claims (11)

1.一种用于测试半导体晶圆的探针卡，所述探针卡包括：

板，所述板具有沿第一方向彼此相邻设置的第一焊盘和第二焊盘，所述第一方向平行于所述板的第一表面，所述第一表面被配置为面向所述半导体晶圆；

所述板中的第一通孔和第二通孔，所述第一通孔具有与所述第一焊盘直接接触的第一接触表面，所述第二通孔具有与所述第二焊盘直接接触的第二接触表面，其中：

所述第一接触表面的中心和所述第二接触表面的中心从所述第一焊盘和所述第二焊盘的相应中心沿所述第一方向朝向彼此偏移。

2.根据权利要求1所述的探针卡，其中所述第一通孔与第一平面直接接触，所述第二通孔与第二平面直接接触，其中所述第一平面是电源平面，并且所述第二平面是接地平面。

3.根据权利要求2所述的探针卡，其中：

所述第二平面平行于所述第一平面并且从所述第一平面偏移。

4.根据权利要求2所述的探针卡，其中所述第一平面在垂直于所述表面的方向上与所述第二平面重叠。

5.根据权利要求2所述的探针卡，其中所述第一平面包括焊盘，所述焊盘设置在所述板的与所述第一表面相对的第二表面上。

6.根据权利要求1所述的探针卡，其中所述板包括多个介电层，并且其中所述第一通孔是设置在相应介电层内的多个导电填充材料的堆叠。

7.根据权利要求6所述的探针卡，其中所述板是多层有机(MLO)板。

8.根据权利要求1所述的探针卡，其中所述第一通孔的所述第一接触表面具有矩形形状，所述矩形形状具有平行于垂直于所述第一方向的第二方向的长边缘。

9.根据权利要求8所述的探针卡，其中所述第一通孔在沿着垂直于所述第二方向的平面的横截面处具有梯形形状。

10.根据权利要求1所述的探针卡，其中所述第一通孔的所述第一接触表面具有圆形形状，并且其中所述探针卡进一步包括与所述第一焊盘在相应接触表面处直接接触的通孔阵列，其中所述通孔阵列包括具有接触表面的通孔列，所述接触表面沿着垂直于所述第一方向的第二方向与所述第一通孔的所述第一接触表面对准。

11.根据权利要求1所述的探针卡，其中所述探针卡是探针卡组件的一部分，所述探针卡组件包括与所述第一焊盘和所述第二焊盘接触的多个探针引脚，并且被配置为将所述第一焊盘和所述第二焊盘连接到所述半导体晶圆上的相应焊盘。

Images