JP2008192651A - 半導体素子ユニットとその複合体及び半導体装置とそのモジュール並びにそれらの組立構造とフィルム基板の接続構造 - Google Patents

半導体素子ユニットとその複合体及び半導体装置とそのモジュール並びにそれらの組立構造とフィルム基板の接続構造 Download PDF

Info

Publication number
JP2008192651A
JP2008192651A JP2007022400A JP2007022400A JP2008192651A JP 2008192651 A JP2008192651 A JP 2008192651A JP 2007022400 A JP2007022400 A JP 2007022400A JP 2007022400 A JP2007022400 A JP 2007022400A JP 2008192651 A JP2008192651 A JP 2008192651A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
film
element unit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007022400A
Other languages
English (en)
Inventor
Masahiro Yamaguchi
昌浩 山口
Naoya Isada
尚哉 諫田
Yasuo Amano
泰雄 天野
Shigeharu Tsunoda
重晴 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Micron Memory Japan Ltd
Original Assignee
Hitachi Ltd
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Elpida Memory Inc filed Critical Hitachi Ltd
Priority to JP2007022400A priority Critical patent/JP2008192651A/ja
Priority to US12/022,516 priority patent/US20080185729A1/en
Publication of JP2008192651A publication Critical patent/JP2008192651A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 本発明は、低抵抗化と外部からの不要電磁輻射を受けにし、寄生インダクタンスが小さく、低温で組立可能な半導体装置の構造を提供することにある。
【解決手段】本発明の半導体装置は、フィルム状の基板本体２Ａを表裏貫通する透孔に導電材料を充填してなる貫通ビア２Ｃと該貫通ビアに接続する配線または端子を備えてフィルム基板２が構成されるとともに、端子部材１Ｃを備えた半導体素子１が前記端子部材を前記配線または端子に電気的に接続して前記フィルム状の基板本体２Ａ上に取り付けられてなる。
【選択図】図１

Description

本発明は半導体装置に関するもので、特に、高速メモリの実装に必要な、寄生インダクタンスが小さく、高速信号伝送が可能な実装系を構成する接続信頼性の高い多段積層構造の半導体素子ユニットとその複合体及び半導体装置とそのモジュール並びにそれらの組立構造とフィルム基板の接続構造に関する。
従来、半導体素子を基板に搭載する場合、半導体素子に設けられた突起電極を介して実装基板に設けられたはんだ層を溶融し、凝固させることによって電気的接合を取る構造が知られている。（特許文献１参照）
しかし、高速大容量のチップサイズの大きなメモリや大規模論理チップでは、半導体素子と実装基板の間に熱膨張係数の大きな差があるため、はんだの溶融状態から凝固に至る間によって、はんだ継手が損傷を受ける場合があり、実装歩留まりの低下をもたらす原因のひとつとなっていた。
この対策として、半導体素子と実装基板の間に熱硬化樹脂を入れ、はんだ接合と同時に樹脂を硬化させることではんだ継手に集中する力を分散させるなどの方法がなされてきた。
また、ひとつの半導体装置の中に複数の半導体素子を積層する場合、実装基板に半導体素子をワイヤボンディングし、さらにその上に半導体素子を積層し、ワイヤボンディングするなどの方法で積層半導体装置を製造している。
特許第３８０９１２５号公報
従来から、マイクロストリップ構造と低抵抗な電源層を有する多層基板に半導体素子を搭載することによって、半導体装置を構成し、前記課題が改善されてきた。
しかし、従来の技術においては、半導体装置を積層する場合、はんだを介して接続することが不可欠であるため、はんだ溶融温度以下での積層組立を実現することはできなかった。また、溶融はんだを用いて高温で接続する限り、半導体素子と実装基板との間に熱膨張係数の大きな差があるため、はんだ継手が損傷を受け易く、実装歩留まりを向上させることができなかった。
本発明は、以上のような事情に鑑みてなされたもので、電源の低抵抗化と外部からの不要電磁輻射を受けにくくするとともに、寄生インダクタンスが小さく、低温で組立可能な半導体素子ユニットとその複合体及び半導体装置とそのモジュール並びにそれらの組立構造とフィルム基板の接続構造を提供することにある。
また、本発明の他の目的として、はんだ溶融温度より低い温度で半導体装置の積層が可能な構造を提供することにある。
（１）本発明の半導体素子ユニットは、フィルム状の基板本体を表裏貫通する透孔に導電材料を充填してなる貫通ビアと該貫通ビアに接続する配線または端子を備えてフィルム基板が構成されるとともに、端子部材を備えた半導体素子が前記端子部材を前記配線または端子に電気的に接続して前記フィルム状の基板本体上に取り付けられてなることを特徴とする。
（２）本発明の半導体素子ユニットは、前記フィルム状の基板本体の配線または端子と前記半導体素子の端子部材が接合されてなることを特徴とする。
（３）本発明の半導体素子ユニットは、前記半導体素子に形成された端子部材の少なくとも表面と、前記フィルム状の基板本体の配線または端子の少なくとも表面がＡｕを主体とする被覆層からなる。
（４）本発明の半導体装置は、（１）〜（３）の何れかに記載の半導体素子ユニットのフィルム状の基板本体が前記貫通ビアを多層配線基板表面側の配線または端子に超音波接合して多層配線基板に接合されてなることを特徴とする。
（５）本発明の半導体装置は、（１）〜（３）の何れかに記載の半導体素子ユニットのフィルム状の基板本体が前記貫通ビアを多層配線基板の表面側のビア上の配線または端子に超音波接合して前記多層配線基板に接合されてなることを特徴とする。
（６）本発明の半導体素子ユニット複合体は、（１）〜（３）の何れかに記載の半導体素子ユニットが複数重ねられるとともに、下段側の半導体素子ユニットの半導体素子の上に上段側の半導体素子ユニットのフィルム状の基板本体を配置し、該基板本体を下段側の半導体素子ユニットに向けて湾曲させ、上段側の半導体素子ユニットのフィルム状の基板本体の端部と下段側の半導体素子ユニットのフィルム状の基板本体の端部を多層配線基板の面方向に並べ、該多層配線基板側の配線または端子に超音波接合されてなることを特徴とする。
（７）本発明の半導体素子ユニット複合体は、（１）〜（３）の何れかに記載の半導体素子ユニットが複数重ねられるとともに、下段側の半導体素子ユニットの半導体素子の上に上段側の半導体素子ユニットのフィルム状の基板本体を配置し、該基板本体を下段側の半導体素子ユニットに向けて湾曲させ、該基板本体の端部側を下段側の半導体素子ユニットの基板本体上に沿わせ、上段側の基板本体の貫通ビアを下段側の基板本体の貫通ビアを介して多層配線基板の配線または端子に超音波接合して上下の半導体素子ユニットが接合されてなることを特徴とする。
（８）本発明の半導体装置は、（６）または（７）に記載の複数の半導体素子ユニットのうち、半導体素子ユニットのフィルム状の基板本体が、その貫通ビアを多層配線基板表面側の配線または端子に超音波接合して多層配線基板に接合されてなることを特徴とする。
（９）本発明の半導体装置は、（６）または（７）に記載の複数の半導体素子ユニットのうち、半導体素子ユニットのフィルム状の基板本体が、その貫通ビアを多層配線基板表面側のビア上の配線または端子に超音波接合して多層配線基板に接合されてなることを特徴とする。
（１０）本発明の半導体装置は、（１）〜（３）の何れかに記載の半導体素子ユニットのフィルム状の基板本体上に前記半導体素子と同等かそれよりも厚いスペーサ基板が前記半導体素子の周囲に位置するように配置され、前記スペーサ基板を表裏貫通して設けられた透孔に導電材料を充填して貫通ビアが形成され、前記フィルム状の基板本体に設けられた貫通ビアの上に前記スペーサ基板に形成された貫通ビアが設置され、両ビアを超音波接合して前記基板本体に前記スペーサ基板が接合されてなることを特徴とする。
（１１）本発明の半導体装置モジュールは、（１０）に記載の半導体素子ユニット複合体が複数上下に積み重ねられ、下段側の半導体素子ユニット複合体の貫通ビアの上に上段側の半導体素子ユニット複合体の貫通ビアが設置され、前記ビアを超音波接合することにより下段側の半導体素子ユニット複合体と上段側の半導体素子ユニット複合体が接合されてなることを特徴とする。
（１２）本発明の半導体装置モジュールは、（１０）に記載の複数積み重ねられた半導体素子ユニット複合体において、上下の半導体素子ユニット複合体のフィルム状の基板本体を接合する貫通ビアが最上段の半導体素子ユニット複合体の貫通ビアから最下段の半導体素子ユニット複合体の貫通ビアまで上下に一列に接続されてなることを特徴とする。
（１３）本発明の半導体装置モジュールの組み立て構造は、（１１）または（１２）に記載の半導体装置モジュールが、最下段のフィルム状の基板本体の貫通ビアを多層配線基板側の電極に超音波接合して多層配線基板に接合されてなることを特徴とする。
（１４）本発明の半導体装置モジュールの組み立て構造は、前記フィルム状の基板本体の表面側と裏面側に前記貫通ビアにより導通された配線または端子が設けられ、前記上下に積み重ねられた複数の半導体装置モジュールの半導体素子の複数の端子部材が前記フィルム状の基板本体の配線または端子と貫通ビアを介して前記多層配線基板の配線または端子に接続されてなることを特徴とする。
（１５）本発明のフィルム基板の接続構造は、フィルム状の基板本体を備えたフィルム基板に該基板本体を厚さ方向に貫通する透孔が形成され、該透孔に導電材料を充填して貫通ビアが構成され、前記基板本体の表面側あるいは裏面側に位置する貫通ビアの接合面の少なくとも一方に、複数の導電材料製の被覆層からなる接合層が形成され、前記フィルム基板が接合されるリジッド基板等の取付基板に配線または端子が形成されるとともに、前記フィルム基板が、前記貫通ビア最表面の被覆接合層を前記取付基板の配線または端子の表面層に当接し超音波接合して前記取付基板に接合されてなることを特徴とする。
（１６）本発明のフィルム基板の接続構造は、（１５）に記載の接合層の最表面層がＡｕを主体とする被覆接合層からなり、前記配線の最表面層がＡｕを主体とする表面層からなり、前記フィルム基板が、前記Ａｕを主体とする被覆接合層を前記Ａｕを主体とする表面層に当接させて前記貫通ビアを超音波接合されてなることを特徴とする。
（１７）本発明のフィルム基板の接続構造は、フィルム状の基板本体を備えたフィルム基板に該基板本体を厚さ方向に貫通する透孔が形成され、該透孔に導電材料を充填して貫通ビアが構成され、前記基板本体の表面側あるいは裏面側に位置する貫通ビアの接合面の少なくとも一方に、接合層が形成されてフィルム基板が構成されるとともに、前記フィルム基板が複数、各フィルム基板に設けた貫通ビアどうしをフィルム基板の面方向に同一位置で縦方向に積み重ねて積層され、上下に積み重ねられた貫通ビアどうしを超音波接合により接合することで積層したフィルム基板が接合されてなることを特徴とする。
（１８）本発明のフィルム基板の接続構造は、前記貫通ビアの接合層の最表面層がＡｕを主体とする被覆接合層からなり、前記フィルム基板が、前記Ａｕを主体とする被覆接合層を他のフィルム基板の被覆接合層に超音波接合して積み重ねた貫通ビアを介し接合されてなることを特徴とする。
本発明構造であるならば、表裏に回路形成が可能なフィルム配線基板を用いることで、高速信号伝送に適した配線（例えばマイクロストリップ構造）を形成し、半導体素子に形成した突起電極と超音波接合することによって寄生インダクタンスの小さな電気的接続が達成される。
さらに、フィルム基板の表裏を電気的に接続する貫通ビアを有し、しかもその貫通ビアをめっきなどの方法によって金属で実質的に充填することによって、超音波振動を伝達し易く、そのため、次の実装階層である多層基板との間をはんだ溶融温度よりも低い温度で常温に近い低温での超音波接合を達成できる。このように貫通ビアを介した超音波接合手段を活用することによって、フィルム基板の多段積層構造も温度階層を気にすることなく比較的容易に構成することができる。
超音波接合を行う場合、接合する部分どうしはＡｕとＡｕを介する接合が最も確実かつ良好な接合となる。
従って、フィルム基板ではなく、リジット基板等の剛性の高い多層基板にフィルム基板を接合する場合、フィルム基板側が貫通ビアであるならば、多層基板側は、配線、端子、ビアの何れであってもフィルム状の基板本体に設けた貫通ビアを介して超音波接合が可能となる。
半導体素子ユニットを複数積層し、取付基板に接合する構造の場合、半導体素子ユニットの単位毎に実使用状態に近い高速テストを行い、高周波駆動のテストを行って良品となった半導体素子ユニットのみを選択後、積層することで良品のみを集めた半導体素子ユニット複合体を得ることができる。
また、スペーサ基板により半導体素子の周囲を囲み、上面フラットな状態の半導体素子ユニット複合体としてから必要枚数積層する構造を採用するならば、上下に積層する半導体素子ユニット複合体どうしのフィルム基板の貫通ビアを積み重ねることが容易にできるので、積み重ねた貫通ビアを介して複数枚の半導体素子ユニット複合体の超音波接合が実現でき、半導体素子ユニット複合体を複数枚接合して一体化した構造の半導体装置モジュールを得ることができる。
この半導体装置モジュールは、上下に積み重なった貫通ビアの接合により一体化されるので、半導体素子ユニット複合体どうしの接合性も良好であり、フィルム基板のような可撓性の剛性の低いものが積層されていても、全体としてまとまってハンドリングには充分な程度の剛性を発揮し、取り扱い性に優れる。
以下、本発明の一実施形態による半導体素子ユニットあるいは半導体装置等を図面を参照して説明するが、本発明は以下に説明する実施形態に制限されるものでないことは勿論である。
図１は本発明に係る半導体素子ユニットＡを備えた半導体装置Ｂの第１実施形態の断面構造を示す概念図である。
図１において、半導体素子１がフィルム基板２の上に取り付けられて半導体素子ユニットＡが構成され、この半導体素子ユニットＡがリジット基板等の取付基板５に取り付けられて半導体装置Ｂが構成されている。
前記半導体素子１は、内部に各種のＩＣ（集積回路）、ＬＳＩ（大規模集積回路）等、あるいはＭＰＵ（Micro Processing Unit）、ＭＣＵ（Micro Controller Unit）、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、ゲートアレイ等に代表される回路を単独搭載あるいは複合搭載してなる機能素子を含み、それら機能素子を樹脂やセラミックなどの封止材料により封止してなる板状の封止体１Ａを備えたパッケージ構成部品であり、封止体１Ａの底面側に複数の凸部状の端子基部１Ｂとこの端子基部１Ｂから突起状に形成された突起端子１Ｃからなる端子部材１Ｄが形成された概形とされてなる。なお、本実施形態では封止体１Ａの底面側に端子部材１Ｄを複数設けた構造を半導体素子１の一例として示したが、パッケージ型の半導体素子は他に種々の形状があり、板状の封止体１Ａの側面から足型の端子を複数設けた構造、封止体１Ａの底面に針状あるいはピン状の端子を複数設けた形状、端子の作用をなす半田ボールを設けた構造等、いずれの形状の半導体素子であっても封止体１Ａから突出して設けられている端子部材を備えた構成であれば、広く本発明を適用することができる。
また、本実施形態の半導体素子１とフィルム基板２を備えた半導体装置Ｂを半導体パッケージの内部に封入されている内部基板（インターポーザ）とすることも可能であり、取付基板５をメモリモジュールやいわゆるＳｉＰ（System in Package）あるいはＳｏＰ(Small Outline Package)のモジュール基板やパッケージ基板と見立てることもできる。
前記端子部材１Ｄの突起端子１Ｃは先端部に丸形形状（Ｒ形状）を付した金属導電体からなるピン型に形成されている。この突起端子１Ｃの先端部にはＮｉの下地層を介してＡｕを主体とするＡｕメッキ層が形成されていることが好ましい。本発明においてＡｕ（金）を主体とする層とは、Ａｕ濃度５０％以上のものを意味し、例えば９９％以上の高純度析出めっき型のＡｕメッキ層、純度９８％の２４Ｋメッキ層、純度約５６％〜６０％程度の１４ＫのＡｕ合金メッキ層など、いずれの濃度の層であってもＡｕを主体とする層であれば適用できる。
前記フィルム基板２は、撓曲性を有する熱可塑性の樹脂フィルム（（ＰＩ）ポリイミドフィルム等）からなる基板本体２Ａと、基板本体２Ａをその厚さ方向に貫通する複数の透孔２Ｂに個々にメッキ銅などの導電性金属材料を充填してなる貫通ビア２Ｃと、基板本体２の表面側に形成されて前記貫通ビア２Ｃに接続されている表面側の配線２Ｄまたは端子２ｄと、基板本体２の裏面側に形成されて前記貫通ビア２Ｃに接続されている裏面側の配線２Ｅを具備して構成されている。
前記貫通ビア２Ｃは、図３に拡大して示すように銅メッキなどの導電性金属材料により透孔２Ｃを充填するように形成され、基板本体２Ａの表面側と裏面側に透孔２Ｃより径の大きなフランジ部２Ｆを有するようにリベット型に形成されている。また、貫通ビア２Ｃにおいて基板本体２Ａの表面側に設けられているフランジ部２Ｆの上面側にはＮｉメッキによる下地層７とＡｕを主体とする被覆層８とからなる接合層９が形成され、基板本体２Ａの裏面側に設けられているフランジ部２Ｆの下面側にもＮｉメッキによる下地層７とＡｕを主体とする被覆層８とからなる接合層９が形成されている。また、これらの下地層７とＡｕを主体とする被覆層８はフィルム基板２において表面あるいは裏面側に露出して形成されている後述の配線１３あるいは端子１３ａにも被覆されていることが望ましい。
なお、貫通ビア２Ｃはこの形態ではリベット型に形成され、抜け止めされた構造とされているが、貫通ビア２Ｃの形状はリベット型に限るものではなく、配線や端子とひと続きとなった形状、あるいは、単に透孔２Ｂを埋めた柱状など形状は問わない。
前記取付基板５は、多層配線プリント基板と称される構造を有し、複数層の内部プリント基板を接合一体化してなる構造とされ、内部プリント基板を各層毎に貫通する形式のフィルドビア１１と内部プリント基板の表面部側や裏面部側に設けられた内部配線１２が備えられ、取付基板５の表面側には、内部プリント基板を貫通しているフィルドビア１１のうち、取付基板５の表面に到達しているものに接続されている表面側配線１３と表面側端子１３ａが設けられ、取付基板５の裏面側には、内部プリント基板を貫通しているフィルドビア１１のうち、取付基板５の裏面に到達しているものに接続されている裏面側配線１４と裏面側端子１４ａが設けられている。また、取付基板５の表面側配線１３と表面側端子１３ａの上面には、Ｎｉメッキによる下地層１７とＡｕを主体とする被覆層１８とからなる接合層１９が形成されている。
この取付基板５はリジットな構造とされ、熱可塑性樹脂にフィラーなどを混入して硬化させてなるフィルム状の基板本体２Ａよりも剛性の高い構造とされる。
前記半導体素子１の突起端子１Ｃは、フィルム基板２の配線２Ｄに接続される部分においては半田などの接合材により電気的に接続されているが、突起端子１Ｃにおいて貫通ビア２Ｃに接続されているものは、超音波接合されている。
超音波接合としては、例えば、図２に示す如き超音波接合具１５を用いて半導体素子１をフィルム基板２に接合するには、半導体素子１とフィルム基板２を重ねた後、半導体素子１を上から押さえ付けておき、裏面側から超音波接合具１５を押し付けるか、半導体素子１とフィルム基板２を図１に示す状態とは上下逆として重ね合わせ、上方から超音波接合具１５を押し当てて行うことができる。
超音波接合条件として具体的には、接合周波数５０ｋＨｚ、接合温度２５℃、接合荷重５〜１０Ｎ、振幅８〜１６μｍ、接合時間０．２秒、ポリイミド製のフィルム基板厚さ５０μｍ、銅製貫通ビア径３０μｍ程度の条件で確実に超音波接合することができる。
また、フィルム基板２の貫通ビア２Ｃにおいて取付基板５に対して接合する部分についても超音波接合がなされている。取付基板５の表面部分に位置するフィルドビア１１の上にフィルム基板２の貫通ビア２Ｃを設置している部分にあっては、超音波接合具１５を上から押し付けて例えば前述の条件で超音波接合することができる。また、取付基板５の表面部分に位置する表面側配線１３の上にフィルム基板２の貫通ビア２Ｃを配置している部分にあっては、超音波接合具１５を上から押し付けて例えば前述の条件で超音波接合することができる。
前記超音波接合具１５により超音波接合を行うためには、超音波接合具１５により必要な圧力を印加しつつ超音波を接合部位に正確に伝達する必要がある。ここで超音波接合具１５と接合部位との間に、樹脂や柔軟材などの振動減衰の要因となるものを介在させると超音波接合は極めて困難となる。例えば、ポリイミドのフィルム状の基板本体上に配線を形成したフィルム基板を２枚用意し、配線どうしを当接させてこれらを挟むように加圧して接合具により超音波溶接しようとしても、配線どうしの間に挟持しているポリイミドなどの熱硬化性樹脂が超音波振動を減衰させ、接合するべき部位に伝達される振動数を変えてしまうので、満足な超音波接合ができない。
これに対して前述の構造の如く、半導体素子１の突起端子１Ｃとフィルム基板２の貫通ビア２Ｃとを当接させて超音波接合具１５により突起端子１Ｃと貫通ビア２Ｃに超音波を伝達しながら超音波接合するケースでは、金属の貫通ビア２Ｃから金属の突起端子１Ｃに超音波を直に伝達できるので、振動を減衰させることなく超音波接合ができる。
また、リジット基板であり、ポリイミドなどの樹脂よりも振動を良好に伝達することができる取付基板５に対する超音波接合を行う場合には、図２に示す如く取付基板５の上にフィルム基板２を重ね、取付基板５のフィルドビア１１の上に貫通ビア１Ｃを配置した部位について上方から超音波接合具１５を押し当てて前述の条件で超音波接合するならば、超音波接合具１５からの圧力と超音波振動をフィルドビア１１と貫通ビア１Ｃとの界面に充分に印加することができるので、良好な超音波接合ができる。また、取付基板５の配線１３の上にフィルム基板２の貫通ビア１Ｃを配置した部位においても、上方から超音波接合具１５を押し当てて前述の条件で超音波接合することができる。なお、取付基板５については以上の観点から、熱硬化性樹脂にフィラーや添加剤などを配合してなり、フィルム状の基板本体２Ａよりも剛性の高い基板であって、超音波振動を良好に伝達するものから構成されていることが好ましい。
次に、半導体素子１の突起端子１Ｃが超音波接合される部分、即ち、フィルム基板２の貫通ビア２Ｃの上面側にはＡｕを主体とする被覆層が形成され、突起端子１Ｃが接合される側のフィルム基板２の貫通ビア２Ｃの上面側にもＡｕを主体とする被覆層が形成されているので、超音波接合される界面はＡｕとＡｕによる接合となり、超音波接合により充分な接合強度と導電性でもって電気的導通と機械的接合力が得られる。なお、Ａｕを主体する被覆層の下地となるＮｉ層は突起端子１Ｃを構成する金属あるいは貫通ビア２Ｃを構成する金属がＡｕとの機械的接合力において問題となる場合に適用されるが、突起端子１Ｃと貫通ビア２ＣがＡｕとの接合力の高い材料からなる場合は略しても良い。
また、フィルム基板２の貫通ビア２Ｃが取付基板５の配線１３に超音波接合される部分、あるいは、貫通ビア２Ｃが取付基板５のフィルドビア１１上に超音波接合される部分についても同様に、取付基板５の配線１３の上にＡｕを主体とする被覆層１８が形成され、フィルドビア１１の上にＡｕを主体とする被覆層１８が形成されているので、超音波接合される界面はＡｕとＡｕによる接合となり、超音波接合により充分な接合強度と導電性でもって電気的導通と機械的接合力が得られる。
半導体素子１を備えたフィルム基板２を取付基板５上に接合した半導体装置Ｂは、例えば図３に示す如く更に大きなマザーボードのような集合基板２０に取り付けることで実用に供される。ここで取付基板５の裏面側のフィルドビア１１あるいは裏面側の配線１４を集合基板に接合する場合は半田付けあるいはボールボンディングによる接合手法など、基板どうしの接合における常法を適用すればよい。また、集合基板２０には表面側配線あるいは内部配線などが形成され、単層基板あるいは複層基板などが用いられるが、図２では詳細を略している。
以上説明した実施形態の構造では、表裏に配線などの回路形成が可能なフィルム基板２を用いることで、高速信号伝送に適した配線（例えばマイクロストリップ構造）を形成し、半導体素子１に形成した突起端子１Ｃと各種配線を超音波接合することによって寄生インダクタンスの小さな電気的接続が達成される。また、超音波接合を行った接合部分は機械強度の面でも高い接合状態が得られる。
さらに、フィルム基板２の表裏を電気的に接続可能な貫通ビア２Ｃを設けたことにより、超音波振動が伝達され易く、そのため、次の実装階層である取付基板５との間をはんだ溶融温度よりも低い温度で接合が可能な超音波接合で達成できる。この超音波接合手段を活用することによって、多段積層構造であっても温度階層を気にすることなく比較的容易に積層構造を形成することができる。
また、取付基板５に半導体素子ユニットＡを取り付けるにあたり、フィルム基板２に形成されている配線２Ｄを利用して半導体素子１の検査を行うことができ、この検査に合格した半導体素子ユニットＡのみを取付基板５に取り付けるようにすれば、不良品を取り付けてしまうことを防止できる。なお、半導体素子ユニットＡの配線１３であるならば、半導体素子１の単品ではなく、配線拡張した段階の構造となっているので、高速動作の試験も含めた厳密なテストを行うことができる。この点において半導体素子１の単品であるならば、テスターや検査装置のプローブによりある程度の試験を行い得るが、高速信号入力の高速テストなどは難しいが、半導体素子ユニットＡの状態での高速テストであればより実使用状態に近い状態で試験できるので、完全な良品を選別できる。
図４と図５は本発明の半導体素子ユニット複合体に係る第１の実施形態を示す構成図であり、この第１の実施形態の半導体素子ユニット複合体Ｆは、先に説明した実施形態の半導体素子ユニットＡを２階建て構造としたものである。
この形態に適用されている半導体素子ユニットＡは先の形態と同様に、半導体素子１をフィルム基板２に取り付けた構造であり、フィルム基板２が基板本体２Ａに貫通ビア２Ｃを形成してなる構成、貫通ビア２Ｃがフランジ部２Ｆを有して下地層７と被覆層８からなる接合層９を有する構成などは同等である。
この形態の半導体素子ユニット複合体Ｆの特徴点は、２つの半導体素子ユニットＡが重ねられるとともに、下段側の半導体素子ユニットＡの半導体素子１の上に上段側の半導体素子ユニットＡのフィルム状の基板本体２Ａを配置し、該基板本体２Ａの両端側を下段側の半導体素子ユニットＡに向けて湾曲させ、該基板本体２Ａの両端部側を下段側の半導体素子ユニットＡの基板本体２Ａ上に沿わせ、上段側の基板本体２Ａの貫通ビア２Ｃの必要なものを下段側の基板本体２Ａの貫通ビア２Ｃの必要なものに超音波接合して上下の半導体素子ユニットＡ、Ａが接合されてなる点である。
また、この形態の半導体素子ユニット複合体Ｆは、上段側の半導体素子ユニットＡのフィルム状の基板本体２Ａにおいて端部側に配置されている貫通ビア２Ｃを、下段側の半導体素子ユニットＡのフィルム状の基板本体２Ａにおいて端部側に配置されている貫通ビア２Ｃの上に重ね、上下に重なっているうちの必要な貫通ビア２Ｃどうしを超音波接合して両半導体素子ユニットＡ、Ａが接合一体化されてなる。
超音波接合には、先の実施形態において使用した超音波接合器具１５を用いて前述した溶接条件にて超音波接合すれば良い。
この実施形態の構造により、上下の半導体素子ユニットＡ、Ａを半田付け温度以下の常温に近い温度にて電気的かつ機械的に接合することができ、半導体素子ユニットＡの立体集積化が容易にできる。また、半田付け温度以下の常温に近い温度にて電気的かつ機械的に接合することにより、半導体素子ユニットＡに搭載されている半導体素子１、１に熱的ストレスを加えることなく集積化ができるとともに、貫通ビア２Ｃどうしの超音波接合により高い接合強度を得ることができる。
図５は前述の半導体素子ユニット複合体Ｆを先の実施形態において適用した取付基板５に接続した半導体装置２５の一例構造を示す。
図５に示す取付基板５は先に説明した実施形態の取付基板５と同様に、多層配線プリント基板と称される構造を有し、複数層の内部プリント基板を接合一体化してなる構造とされ、内部プリント基板を各層毎に貫通する形式のフィルドビア１１と内部プリント基板の表面部側や裏面部側に設けられた内部配線１２が備えられ、取付基板５の表面側には、内部プリント基板を貫通しているフィルドビア１１のうち、取付基板５の表面に到達しているものに接続されている表面側配線１３と表面側端子１３ａが設けられ、取付基板５の裏面側には、内部プリント基板を貫通しているフィルドビア１１のうち、取付基板５の裏面に到達しているものに接続されている裏面側配線１４と裏面側端子１４ａが設けられている。また、取付基板５の表面側配線１３と表面側端子１３ａの上面には、Ｎｉメッキによる下地層１７とＡｕを主体とする被覆層１８とからなる接合層１９が形成されている点についても同様である。
本実施形態では、半導体素子ユニット複合体Ｆにおいて最下段の半導体素子ユニットＡの基板本体２Ａに形成されている貫通ビア２Ｃのうち、必要なものを取付基板５の表面側に設けられている表面側配線１３に超音波接合して取付基板５に接合一体化されている。
この構造において取付基板５はリジットな硬度の高い基板であり、半導体素子ユニットＡ側の貫通ビア２Ｃを取付基板５の表面側配線１３の上に設置して上側から超音波接合具１５にて加圧しながら超音波振動を印加することにより接合することができる。
この場合、図５に示す如く、上段側の半導体素子ユニットＡの貫通ビア２Ｃと下段側の半導体素子ユニットＡの貫通ビア２Ｃと取付基板５の表面側の配線１３であって、しかもその下にフィルドビア１１が形成されている部分においては、ビア２Ｃ、２Ｃ、１１の３つを積み重ねた構造になるので、３つ積み重ねてから一度に超音波接合具１５にて加圧しながら超音波振動を印加することにより接合することができる。
また、３段重ねの超音波接合を行う場合、取付基板５のフィルドビア１１の上に下段側の半導体素子ユニットＡの貫通ビア２Ｃを重ねて超音波接合し、その後に上段側の半導体素子ユニットＡの貫通ビア２Ｃを重ねて超音波接合する順序で接合しても良い。
以上の如く構成された半導体装置２５を更に図２に示す構造の集合基板２０に更に取り付けても良いのは勿論である。
図６は本発明の半導体素子ユニット複合体に係る他の実施形態を示す構成図であり、この実施形態の半導体素子ユニット複合体Ｇは、先に説明した実施形態の半導体素子ユニットＡにスペーサ基板２７を設けた構造としたものである。
この形態の半導体素子ユニット複合体Ｇは、半導体素子ユニットＡのフィルム状の基板本体２Ａ上に前記半導体素子１と同等かそれよりも厚いスペーサ基板２７が前記半導体素子の周囲に位置するように配置され、前記スペーサ基板２７を表裏貫通して設けられた透孔に導電材料を充填して貫通ビア２Ｇが形成され、前記フィルム状の基板本体２Ａに設けられた貫通ビア２Ｃの上に前記スペーサ基板２７に形成された貫通ビア２Ｇが設置され、両貫通ビア２Ｇ、２Ｃを超音波接合して前記基板本体に前記スペーサ基板が接合されてなる。
前記構造の各貫通ビア２Ｇは先の実施形態で説明した貫通ビア２Ｃと同等の構造のものである。
この実施形態の半導体素子ユニット複合体Ｇは、半導体素子１の上面とスペーサ基板２７の上面とがほぼ面一とされて上面フラットにされている点に特徴を有する。
前記上面フラット構造の半導体素子ユニット複合体Ｇであるならば、複数枚積層した場合であっても、凹凸のない状態で上下積層できる構造とされる。その積層構造の一例を図７に示す。
図７は前記構造の半導体素子ユニット複合体Ｇを複数積層した構造例を示すもので、半導体素子ユニット複合体Ｇを複数積層した構造を本明細書では半導体装置モジュールと称する。
この形態の半導体装置モジュールＪは、半導体素子ユニット複合体Ｇを３つ積層した構造とされ、この形態では上下に積層されている各半導体素子ユニット複合体Ｇの貫通ビア２Ｇ、２Ｃが全て上下に一列に並べられて上下に当接している貫通ビア２Ｃ、２Ｇどうしが超音波接合されている。
この形態の如くスペーサ基板２７を備えた半導体素子ユニット複合体Ｇは必要な枚数、積層することが可能であり、その場合に全てのフィルム状の基板本体２Ａをほぼ並行に収まりよく接合することができる。
図８は先の実施形態で説明した半導体装置モジュールＪを取付基板５に接合した半導体装置モジュールＪの組立構造を示す。
この形態の半導体装置モジュールＪの組立構造においても先の図１に示す半導体装置Ｂの構造と同様に、最下段のフィルム基板２の貫通ビア２Ｃが取付基板５の表面側の配線１３あるいは端子１３ａに超音波接合されて取付基板５に接合一体化されている。
この実施形態の構造においても、先の実施形態の場合と同様に、取付基板５の表面部分に位置するフィルドビア１１の上にフィルム基板２の貫通ビア２Ｃを設置している部分にあっては、超音波接合具１５を上から押し付けて例えば前述の条件で超音波接合することができる。また、取付基板５の表面部分に位置する表面側配線１３の上にフィルム基板２の貫通ビア２Ｃを配置している部分にあっては、超音波接合具１５を上から押し付けて例えば前述の条件で超音波接合することができる。
図８の構造において取付基板５上に半導体装置モジュールＪを組立するには、超音波接合により一端図７に示す半導体装置モジュールＪとして一体化したものを取付基板５上に重ねてから、図２に示す超音波接合器５を用いて一度に接合しても良いし、取付基板５上に１つの半導体素子ユニット複合体Ｇを超音波接合した後、２層目の半導体素子ユニット複合体Ｇを超音波接合し、次いで３層目の半導体素子ユニット複合体Ｇを超音波接合するというように、順次半導体素子ユニット複合体Ｇを必要数順番に超音波接合しても良い。
図９は先の実施形態で説明した半導体装置モジュールＪを取付基板５に接合した半導体装置モジュールＪの組立構造の他の例を示す。
この例では図７に示す構造の半導体装置モジュールＪを得た後、取付基板５の配線１３あるいは端子１３ａに半田付けによる接合部２８を介して半導体装置モジュールＪを組み立てた形態である。前記配線１３や端子１３に先に説明した下地層７とＡｕを主体とする被覆層８を積層しておくならば、超音波接合ではなく、ハンダ付けによる接合でも容易に取付基板５に接合できる。
以上説明のように取付基板５に接合する場合に超音波接合の他の手段を用いても良い。
図８と図９に示すいずれの半導体装置モジュールＪの組立構造においても、半導体素子１の高集積化が可能である。しかも、１つ１つは可撓性を有して剛性の少ないフィルム状の基板本体２Ａであっても、上下に複数枚相互に超音波接合してなる半導体装置モジュールＪであれば作業者やロボットがハンドリングする場合に適切な剛性を有するので、図８と図９に示す半導体装置モジュールＪの組立構造を製作する場合に作業性が向上し、製造
が容易となる。
図１０は本発明の半導体複合素子ユニットの第２実施形態をパッケージ製品タイプとした状態を示す概念図である。
この第２の実施形態の半導体素子ユニット複合体Ｋは、先に説明した第１の実施形態の半導体素子ユニットＡを２階建て構造としたものである。
この形態に適用されている半導体素子ユニットＡは先の形態と同様に、半導体素子１をフィルム基板２に取り付けた構造であり、フィルム基板２が基板本体２Ａに貫通ビア２Ｃを形成してなる構成、貫通ビア２Ｃの構成などは同等である。
この形態の半導体素子ユニット複合体Ｋの特徴点は、２つの半導体素子ユニットＡが取付基板５の上に重ねられるとともに、下段側の半導体素子ユニットＡの半導体素子１の上に上段側の半導体素子ユニットＡのフィルム状の基板本体２Ａを配置し、該基板本体２Ａの片端側（図１０では左端部側）を下段側の半導体素子ユニットＡに向けて湾曲させ、該基板本体２Ａの片端部側を下段側の半導体素子ユニットＡの基板本体２Ａを越えて延長して取付基板５上に沿わせ、上段側の基板本体２Ａの貫通ビア２Ｃの必要なものと下段側の基板本体２Ａの貫通ビア２Ｃの必要なものとを取付基板５の表面側の配線１３の位置ずれした位置に超音波接合して上下の半導体素子ユニットＡ、Ａが取付基板５に接合されてなる点である。
また、取付基板５の上の半導体素子ユニットＡ、Ａは、封止材からなる封止部３０で覆われ、取付基板５の下面側の配線には接続端子として用いられるハンダボール部３１が必要個数形成されている。
図１１は本発明の半導体複合素子ユニットの第３実施形態をパッケージ製品タイプとした状態を示す概念図である。
この第２の実施形態の半導体素子ユニット複合体Ｌは、先に説明した第１の実施形態の半導体素子ユニットＡを２階建て構造としたものである。
この形態に適用されている半導体素子ユニットＡは先の形態と同様に、半導体素子１をフィルム基板２に取り付けた構造であり、フィルム基板２が基板本体２Ａに貫通ビア２Ｃを形成してなる構成、貫通ビア２Ｃの構成などは同等である。
この形態の半導体素子ユニット複合体Ｌの特徴点は、２つの半導体素子ユニットＡが取付基板５の上に重ねられるとともに、下段側の半導体素子ユニットＡの半導体素子１の上に上段側の半導体素子ユニットＡのフィルム状の基板本体２Ａを配置し、該基板本体２Ａの片端側（図１０では左端部側）を下段側の半導体素子ユニットＡに向けて湾曲させ、該基板本体２Ａの片端部側を下段側の半導体素子ユニットＡの基板本体２Ａの片端側に重ねて取付基板５上に沿わせ、上段側の基板本体２Ａの貫通ビア２Ｃの必要なものと下段側の基板本体２Ａの貫通ビア２Ｃの必要なものとを取付基板５の表面側の配線１３に超音波接合して上下の半導体素子ユニットＡ、Ａが取付基板５に接合されてなる点である。
また、取付基板５の上の半導体素子ユニットＡ、Ａは、封止材からなる封止部３０で覆われ、取付基板５の下面側の配線には接続端子として用いられるハンダボール部３１が必要個数形成されている。
これらの図１０と図１１に示す半導体素子ユニット複合体Ｋ、Ｇでは、前述の半導体素子ユニットＡを備えているので、表裏に配線回路が形成されたフィルム状であるので、例えば、マイクロストリップ構造のような高速信号電送に適した配線を搭載可能であり、半導体素子１の突起端子１Ｃと配線を超音波接合により接続することにより、寄生インダクタンスの小さな電気接続が可能となるなど、先の第１の実施形態の半導体複合素子ユニットと同等の効果が得られる。また、半導体素子ユニットＡの貫通ビア２Ｃはいずれもメッキ銅などの導電性金属材料が充填された構造であり、超音波振動を震動減衰することなく伝達できるので、超音波接合部分の接合も確実になされている。勿論、超音波接合では常温に近い温度での接合が可能なために、半導体素子１、１が接合時に熱損傷を受けることもない。
本発明に係る半導体素子とフィルム基板を備えた半導体素子ユニットの構造とその半導体素子ユニットを取付基板に備えた半導体装置の一例を構造を示す概念図。 同半導体装置における超音波接合時の状態を示すとともに、同半導体装置を取り付ける集合基板を示す概念図。 同半導体装置の構造におけるフィルム基板の貫通ビアの拡大断面図。 本発明の半導体素子ユニット複合体に係る実施形態を示す概念図。 同半導体素子ユニット複合体の取付基板に対する接合状態を示す概念図。 本発明の半導体素子ユニット複合体に係る他の実施形態を示す概念図。 同半導体素子ユニット複合体を積層構造とした半導体装置モジュールを示す概念図。 同半導体装置モジュールを取付基板に接合した半導体装置モジュールの組立構造を示す概念図。 同半導体装置モジュールを取付基板に接合した半導体装置モジュールの組立構造の他の例を示す概念図。 本発明の半導体素子ユニット複合体に係る第２実施形態を示す概念図。 本発明の半導体素子ユニット複合体に係る第３実施形態を示す概念図。
符号の説明
Ａ 半導体素子ユニット、
Ｂ 半導体装置、
Ｆ、Ｇ 半導体素子ユニット複合体、
Ｊ 半導体装置モジュール、
Ｋ、Ｌ 半導体素子ユニット複合体、
１ 半導体素子、
１Ｃ 突起端子、
１Ｄ 端子部材、
２ フィルム基板、
２Ａ 基板本体、
２Ｂ 透孔、
２Ｃ 貫通ビア、
２Ｄ 配線、
２Ｅ 配線、
７ 下地層、
８ 被覆層、
９ 接合層、
１１ フィルドビア、
１３ 配線、
１３ａ 端子、
１４ 配線、
１４ａ 端子、
１５ 超音波接合具、
１７ 下地層、
１８ 被覆層、
１９ 接合層、
２０ 集合基板、
２５ 半導体装置、

Claims (18)

  1. フィルム状の基板本体を表裏貫通する透孔に導電材料を充填してなる貫通ビアと該貫通ビアに接続する配線または端子を備えてフィルム基板が構成されるとともに、端子部材を備えた半導体素子が前記端子部材を前記配線または端子に電気的に接続して前記フィルム状の基板本体上に取り付けられてなることを特徴とする半導体素子ユニット。
  2. 前記フィルム状の基板本体の配線または端子と前記半導体素子の端子部材が接合されてなることを特徴とする請求項１に記載の半導体素子ユニット。
  3. 前記半導体素子の端子部材の少なくとも表面と、前記フィルム状の基板本体の配線または端子の少なくとも表面が、Ａｕを主体とする被覆層からなることを特徴とする請求項２に記載の半導体素子ユニット。
  4. 請求項１〜３の何れかに記載の半導体素子ユニットのフィルム状の基板本体が前記貫通ビアを多層配線基板表面側の配線または端子に超音波接合して前記多層配線基板に接合されてなることを特徴とする半導体装置。
  5. 請求項１〜３の何れかに記載の半導体素子ユニットのフィルム状の基板本体が前記貫通ビアを多層配線基板の表面側のビア上の配線または端子に超音波接合して前記多層配線基板に接合されてなることを特徴とする半導体装置。
  6. 請求項１〜３の何れかに記載の半導体素子ユニットが複数重ねられるとともに、下段側の半導体素子ユニットの半導体素子の上に上段側の半導体素子ユニットのフィルム状の基板本体を配置し、該基板本体を下段側の半導体素子ユニットに向けて湾曲させ、上段側の半導体素子ユニットのフィルム状の基板本体の端部と下段側の半導体素子ユニットのフィルム状の基板本体の端部を多層配線基板の面方向に並べ、該多層配線基板側の配線または端子に超音波接合されてなることを特徴とする半導体素子ユニット複合体。
  7. 請求項１〜３の何れかに記載の半導体素子ユニットが複数重ねられるとともに、下段側の半導体素子ユニットの半導体素子の上に上段側の半導体素子ユニットのフィルム状の基板本体を配置し、該基板本体を下段側の半導体素子ユニットに向けて湾曲させ、該基板本体の端部側を下段側の半導体素子ユニットの基板本体上に沿わせ、上段側の基板本体の貫通ビアを下段側の基板本体の貫通ビアを介して多層配線基板側の配線または端子に超音波接合されてなることを特徴とする半導体素子ユニット複合体。
  8. 請求項６または７に記載の複数の半導体素子ユニットのうち、半導体素子ユニットのフィルム状の基板本体が、その貫通ビアを多層配線基板表面側の配線または端子に超音波接合して多層配線基板に接合されてなることを特徴とする半導体装置。
  9. 請求項６または７に記載の複数の半導体素子ユニットのうち、半導体素子ユニットのフィルム状の基板本体が、その貫通ビアを多層配線基板表面側のビア上の配線または端子に超音波接合して多層配線基板に接合されてなることを特徴とする半導体装置。
  10. 請求項１〜３の何れかに記載の半導体素子ユニットのフィルム状の基板本体上に前記半導体素子と同等かそれよりも厚いスペーサ基板が前記半導体素子の周囲に位置するように配置され、前記スペーサ基板を表裏貫通して設けられた透孔に導電材料を充填して貫通ビアが形成され、前記フィルム状の基板本体に設けられた貫通ビアの上に前記スペーサ基板に形成された貫通ビアが設置され、両ビアを超音波接合して前記基板本体に前記スペーサ基板が接合されてなることを特徴とする半導体素子ユニット複合体。
  11. 請求項１０に記載の半導体素子ユニット複合体が複数上下に積み重ねられ、下段側の半導体素子ユニット複合体の貫通ビアの上に上段側の半導体素子ユニット複合体の貫通ビアが設置され、前記ビアを超音波接合することにより下段側の半導体素子ユニット複合体と上段側の半導体素子ユニット複合体が接合されてなることを特徴とする半導体装置モジュール。
  12. 前記複数積み重ねられた半導体素子ユニット複合体において、上下の半導体素子ユニット複合体のフィルム状の基板本体を接合する貫通ビアが最上段の半導体素子ユニット複合体の貫通ビアから最下段の半導体素子ユニット複合体の貫通ビアまで上下に一列に接続されてなることを特徴とする請求項１１に記載の半導体装置モジュール。
  13. 請求項１１または請求項１２に記載の半導体装置モジュールが、最下段のフィルム状の基板本体の貫通ビアを多層配線基板側の配線または端子に超音波接合して多層配線基板に接合されてなることを特徴とする半導体装置モジュールの組立構造。
  14. 前記フィルム状の基板本体の表面側と裏面側に前記貫通ビアにより導通された配線または端子が設けられ、前記上下に積み重ねられた複数の半導体装置モジュールの半導体素子の複数の端子部材が前記フィルム状の基板本体の配線または端子と貫通ビアを介して前記多層配線基板の配線または端子に接続されてなることを特徴とする請求項１３に記載の半導体装置モジュールの組立構造。
  15. フィルム状の基板本体を備えたフィルム基板に該基板本体を厚さ方向に貫通する透孔が形成され、該透孔に導電材料を充填して貫通ビアが構成され、前記基板本体の表面側あるいは裏面側に位置する貫通ビアの接合面の少なくとも一方に、複数の導電材料製の被覆層からなる接合層が形成され、前記フィルム基板が接合されるリジッド基板等の取付基板に配線または端子が形成されるとともに、前記フィルム基板が、前記貫通ビア最表面の被覆接合層を前記取付基板の配線または端子の表面層に当接し超音波接合して前記取付基板に接合されてなることを特徴とするフィルム基板の接続構造。
  16. 前記接合層の最表面層がＡｕを主体とする被覆接合層からなり、前記配線の最表面層がＡｕを主体とする表面層からなり、前記フィルム基板が、前記Ａｕを主体とする被覆接合層を前記Ａｕを主体とする表面層に当接させて貫通ビアを超音波接合して接合されてなることを特徴とする請求項１５に記載のフィルム基板の接続構造。
  17. フィルム状の基板本体を備えたフィルム基板に該基板本体を厚さ方向に貫通する透孔が形成され、該透孔に導電材料を充填して貫通ビアが構成され、前記基板本体の表面側あるいは裏面側に位置する貫通ビアの接合面の少なくとも一方に、接合層が形成されてフィルム基板が構成されるとともに、
    前記フィルム基板が複数、各フィルム基板に設けた貫通ビアどうしをフィルム基板の面方向に同一位置で縦方向に積み重ねて積層され、上下に積み重ねられた貫通ビアどうしを超音波接合により接合することで積層したフィルム基板が接合されてなることを特徴とするフィルム基板の接続構造。
  18. 前記貫通ビアの接合層の最表面層がＡｕを主体とする被覆接合層からなり、前記フィルム基板が、前記Ａｕを主体とする被覆接合層を他のフィルム基板の被覆接合層に超音波接合して積み重ねた貫通ビアを介し接合されてなることを特徴とする請求項１７に記載のフィルム基板の接続構造。
JP2007022400A 2007-01-31 2007-01-31 半導体素子ユニットとその複合体及び半導体装置とそのモジュール並びにそれらの組立構造とフィルム基板の接続構造 Pending JP2008192651A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007022400A JP2008192651A (ja) 2007-01-31 2007-01-31 半導体素子ユニットとその複合体及び半導体装置とそのモジュール並びにそれらの組立構造とフィルム基板の接続構造
US12/022,516 US20080185729A1 (en) 2007-01-31 2008-01-30 Semiconductor element unit and complex thereof, semiconductor device and module thereof, assembled structure thereof and film substrate connection structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007022400A JP2008192651A (ja) 2007-01-31 2007-01-31 半導体素子ユニットとその複合体及び半導体装置とそのモジュール並びにそれらの組立構造とフィルム基板の接続構造

Publications (1)

Publication Number Publication Date
JP2008192651A true JP2008192651A (ja) 2008-08-21

Family

ID=39675467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007022400A Pending JP2008192651A (ja) 2007-01-31 2007-01-31 半導体素子ユニットとその複合体及び半導体装置とそのモジュール並びにそれらの組立構造とフィルム基板の接続構造

Country Status (2)

Country Link
US (1) US20080185729A1 (ja)
JP (1) JP2008192651A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099714A (ja) * 2010-11-04 2012-05-24 Elpida Memory Inc 半導体チップ及びこれを備える半導体装置
JP2013038270A (ja) * 2011-08-09 2013-02-21 Fujitsu Ltd 電子装置及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003712A (ja) * 2007-08-09 2010-01-07 Renesas Technology Corp 半導体装置、半導体装置の配置配線方法、及びデータ処理システム
JPWO2010038433A1 (ja) * 2008-09-30 2012-03-01 ローム株式会社 プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法
US8531015B2 (en) * 2009-03-26 2013-09-10 Stats Chippac, Ltd. Semiconductor device and method of forming a thin wafer without a carrier
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
US11333683B2 (en) * 2019-12-24 2022-05-17 Teradyne, Inc. Transposed via arrangement in probe card for automated test equipment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057279A (ja) * 2000-01-28 2002-02-22 Toshiba Corp 半導体装置、積層型半導体装置及びその製造方法
JP2002343934A (ja) * 2001-05-18 2002-11-29 Toshiba Corp 半導体装置の製造方法
JP2006310523A (ja) * 2005-04-28 2006-11-09 Elpida Memory Inc 半導体装置及びその製造方法、並びに、回路基板の接続方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3987521B2 (ja) * 2004-11-08 2007-10-10 新光電気工業株式会社 基板の製造方法
JP4463178B2 (ja) * 2005-09-30 2010-05-12 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057279A (ja) * 2000-01-28 2002-02-22 Toshiba Corp 半導体装置、積層型半導体装置及びその製造方法
JP2002343934A (ja) * 2001-05-18 2002-11-29 Toshiba Corp 半導体装置の製造方法
JP2006310523A (ja) * 2005-04-28 2006-11-09 Elpida Memory Inc 半導体装置及びその製造方法、並びに、回路基板の接続方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099714A (ja) * 2010-11-04 2012-05-24 Elpida Memory Inc 半導体チップ及びこれを備える半導体装置
US8922053B2 (en) 2010-11-04 2014-12-30 Ps4 Luxco S.A.R.L. Semiconductor chip and semiconductor device including the same
JP2013038270A (ja) * 2011-08-09 2013-02-21 Fujitsu Ltd 電子装置及びその製造方法

Also Published As

Publication number Publication date
US20080185729A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
JP6609633B2 (ja) 半導体装置
JP4551255B2 (ja) 半導体装置
JP4473807B2 (ja) 積層半導体装置及び積層半導体装置の下層モジュール
US9129914B2 (en) Electronic device, test board, and semiconductor device manufacturing method
US20050056943A1 (en) Integrated electronic chip and interconnect device and process for making the same
JP2008192651A (ja) 半導体素子ユニットとその複合体及び半導体装置とそのモジュール並びにそれらの組立構造とフィルム基板の接続構造
JP5071084B2 (ja) 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
JP4800606B2 (ja) 素子内蔵基板の製造方法
US20130215586A1 (en) Wiring substrate
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
JP3833124B2 (ja) 表示装置
JP2019144057A (ja) 検査装置用配線基板
US7195935B2 (en) Selective packaging of tested semiconductor devices
JP2001127242A (ja) 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法
TWI357653B (ja)
JP2009054684A (ja) 半導体ｐｏｐ装置
JP2021028927A (ja) 半導体装置、その製造方法および電子装置
JP4339032B2 (ja) 半導体装置
JP4654971B2 (ja) 積層型半導体装置
CN105321905A (zh) 焊接结构和包括焊接结构的电子组件模块
JP5014943B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置のテスト方法
KR20140114932A (ko) 복합기판을 이용한 패키지 및 그 제조방법
JP5126119B2 (ja) 電子装置の製造方法
US20090189272A1 (en) Wafer Level Chip Scale Packages Including Redistribution Substrates and Methods of Fabricating the Same
JP2001177251A (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011