JP2001177251A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JP2001177251A JP2001177251A JP36201799A JP36201799A JP2001177251A JP 2001177251 A JP2001177251 A JP 2001177251A JP 36201799 A JP36201799 A JP 36201799A JP 36201799 A JP36201799 A JP 36201799A JP 2001177251 A JP2001177251 A JP 2001177251A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- wiring board
- substrate material
- multilayer wiring
- ivh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 基板材に対するパッドの密着強度を高め、パ
ッドと非貫通の接続穴部との接続信頼性を高める。 【解決手段】 第１〜第４配線５〜８が形成された第１
〜第３基板２〜４の最上部の第１基板材２の上面に、Ｉ
ＶＨ１８に接続され、かつ水晶振動子１２の接続端子１
３が接合されるパッド１６を形成するとともに、このパ
ッド１６の部品接合領域１９を除く外周部上を覆って絶
縁膜１７を形成した。従って、この絶縁膜１７により最
上部の第１基板材２に対するパッド１６の密着強度を高
めることができ、このためパッド１６に水晶振動子１２
の接続端子１３を接合するときに発生する熱応力によ
り、パッド１６が第１基板材２から剥離するのを抑える
ことができ、これによりパッド１６とＩＶＨ１８との間
におけるクラックの発生を抑制することができ、接続信
頼性を高めることができる。
ッドと非貫通の接続穴部との接続信頼性を高める。 【解決手段】 第１〜第４配線５〜８が形成された第１
〜第３基板２〜４の最上部の第１基板材２の上面に、Ｉ
ＶＨ１８に接続され、かつ水晶振動子１２の接続端子１
３が接合されるパッド１６を形成するとともに、このパ
ッド１６の部品接合領域１９を除く外周部上を覆って絶
縁膜１７を形成した。従って、この絶縁膜１７により最
上部の第１基板材２に対するパッド１６の密着強度を高
めることができ、このためパッド１６に水晶振動子１２
の接続端子１３を接合するときに発生する熱応力によ
り、パッド１６が第１基板材２から剥離するのを抑える
ことができ、これによりパッド１６とＩＶＨ１８との間
におけるクラックの発生を抑制することができ、接続信
頼性を高めることができる。
Description
【０００１】
【発明の属する技術分野】この発明は多層配線基板に関
する。
する。
【０００２】
【従来の技術】例えば、腕時計や携帯型の電話などの電
子機器においては、小型化、軽量化、および高密度化が
要望され、これに伴って機器ケース内に組み込まれる回
路基板として、多層配線基板が用いられている。この多
層配線基板は、配線が形成された基板材を複数積層し、
各基板材に非貫通の接続穴部（インターステシャルビア
ホール；以下ＩＶＨと略す）を形成し、これらＩＶＨに
より上下に対応して接続を必要とする配線同士を電気的
に接続した構造になっている。この多層配線基板の上下
面には、ＣＳＰ（チップサイズパッケージ）や、ＢＧＡ
（ボールグリッドアレイ）などの半導体パッケージ、あ
るいは水晶振動子などの各種の電子部品が搭載されるよ
うになっている。
子機器においては、小型化、軽量化、および高密度化が
要望され、これに伴って機器ケース内に組み込まれる回
路基板として、多層配線基板が用いられている。この多
層配線基板は、配線が形成された基板材を複数積層し、
各基板材に非貫通の接続穴部（インターステシャルビア
ホール；以下ＩＶＨと略す）を形成し、これらＩＶＨに
より上下に対応して接続を必要とする配線同士を電気的
に接続した構造になっている。この多層配線基板の上下
面には、ＣＳＰ（チップサイズパッケージ）や、ＢＧＡ
（ボールグリッドアレイ）などの半導体パッケージ、あ
るいは水晶振動子などの各種の電子部品が搭載されるよ
うになっている。
【０００３】図１０〜図１２は、その一例を示した図で
ある。この多層配線基板１は、上から順に、第１〜第３
基板材２〜４を積層した構造になっている。この場合、
各基板材２〜４は、耐熱性繊維とエポキシ樹脂などを組
み合わせた絶縁性を有する有機複合材料からなり、各基
板材２〜４の表面には、銅箔を所定形状にパターニング
してなる第１〜第４配線５〜８がそれぞれ上から順に形
成されている。また、各基板材２〜４には、それぞれＩ
ＶＨ９が形成されている。これらＩＶＨ９は、各基板材
２〜４に微細な貫通穴加工を施し、その内部に導電ペー
ストやめっきなどの導電材を設けた構造で、各基板材２
〜４の上下に対応して接続を必要とする各配線５〜８を
電気的に接続するように構成されている。なお、このＩ
ＶＨ９には、外部に露出する表面層の配線５、８と内層
の配線６、７とを接続するブラインドビアホールと、内
層の配線６、７同士を接続するインナービアホールの２
種類があるが、ここではブラインドビアホールのみを示
す。
ある。この多層配線基板１は、上から順に、第１〜第３
基板材２〜４を積層した構造になっている。この場合、
各基板材２〜４は、耐熱性繊維とエポキシ樹脂などを組
み合わせた絶縁性を有する有機複合材料からなり、各基
板材２〜４の表面には、銅箔を所定形状にパターニング
してなる第１〜第４配線５〜８がそれぞれ上から順に形
成されている。また、各基板材２〜４には、それぞれＩ
ＶＨ９が形成されている。これらＩＶＨ９は、各基板材
２〜４に微細な貫通穴加工を施し、その内部に導電ペー
ストやめっきなどの導電材を設けた構造で、各基板材２
〜４の上下に対応して接続を必要とする各配線５〜８を
電気的に接続するように構成されている。なお、このＩ
ＶＨ９には、外部に露出する表面層の配線５、８と内層
の配線６、７とを接続するブラインドビアホールと、内
層の配線６、７同士を接続するインナービアホールの２
種類があるが、ここではブラインドビアホールのみを示
す。
【０００４】また、この多層配線基板１の上面、つまり
最上層の第１基板材２の上面には、複数のパッド１０が
それぞれブラインドビアホールであるＩＶＨ９に接続さ
れた状態で第１配線５と同じ材料で同時に形成されてい
る。さらに、第１基板材２の上面には、各パッド１０を
覆うことなく露出させた状態で絶縁膜１１が形成されて
いる。なお、この絶縁膜１１は、第１基板材２の上面に
形成された第１配線５を覆って形成されている。そし
て、この多層配線基板１上には、電子部品のうち、例え
ば水晶振動子１２が搭載されている。この水晶振動子１
２は、第１基板材２の絶縁膜１１上に配置され、この状
態で水晶振動子１２の各接続端子１３が第１基板材２上
の各パッド１０に半田１４により接合されている。
最上層の第１基板材２の上面には、複数のパッド１０が
それぞれブラインドビアホールであるＩＶＨ９に接続さ
れた状態で第１配線５と同じ材料で同時に形成されてい
る。さらに、第１基板材２の上面には、各パッド１０を
覆うことなく露出させた状態で絶縁膜１１が形成されて
いる。なお、この絶縁膜１１は、第１基板材２の上面に
形成された第１配線５を覆って形成されている。そし
て、この多層配線基板１上には、電子部品のうち、例え
ば水晶振動子１２が搭載されている。この水晶振動子１
２は、第１基板材２の絶縁膜１１上に配置され、この状
態で水晶振動子１２の各接続端子１３が第１基板材２上
の各パッド１０に半田１４により接合されている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな多層配線基板１では、パッド１０に水晶振動子１２
の接続端子１３を接合するときに発生する熱応力によ
り、パッド１０が第１基板材２の上面から剥離し、図１
２に示すように、パッド１０とＩＶＨ９との間にクラッ
クが発生し、パッド１０とＩＶＨ９とが断線するという
問題がある。なお、このような問題は、ＣＳＰやＢＧＡ
などの半導体パッケージを多層配線基板１上に配置し
て、多層配線基板１の各パッドに半導体パッケージの各
バンプを半田ボールにより接合するときにも、ほぼ同様
に発生する。
うな多層配線基板１では、パッド１０に水晶振動子１２
の接続端子１３を接合するときに発生する熱応力によ
り、パッド１０が第１基板材２の上面から剥離し、図１
２に示すように、パッド１０とＩＶＨ９との間にクラッ
クが発生し、パッド１０とＩＶＨ９とが断線するという
問題がある。なお、このような問題は、ＣＳＰやＢＧＡ
などの半導体パッケージを多層配線基板１上に配置し
て、多層配線基板１の各パッドに半導体パッケージの各
バンプを半田ボールにより接合するときにも、ほぼ同様
に発生する。
【０００６】この発明の課題は、基板材に対するパッド
の密着強度を高め、パッドと非貫通の接続穴部との接続
信頼性を高めることである。
の密着強度を高め、パッドと非貫通の接続穴部との接続
信頼性を高めることである。
【０００７】
【課題を解決するための手段】この発明は、表面に配線
が形成された基板材が複数積層され、これら各基板材に
非貫通の接続穴部が形成され、これら非貫通の接続穴部
により上下に対応して接続を必要とする前記配線同士が
電気的に接続された多層配線基板において、電子部品が
搭載される最外部の前記基板材の表面に、少なくとも前
記非貫通の接続穴部に接続され、かつ前記電子部品が接
合されるパッドを形成するとともに、このパッドの部品
接合領域を除く箇所を覆って絶縁膜を形成したことを特
徴とする。この発明によれば、パッドの部品接合領域を
除く箇所を絶縁膜で覆っているので、この絶縁膜により
基板材に対するパッドの密着強度を高めることができ、
このためパッドに電子部品を接合するときに発生する熱
応力により、パッドが基板材から剥離するのを抑えるこ
とができ、これによりパッドと非貫通の接続穴部との間
にクラックが発生するのを抑制することができるので、
接続信頼性を高めることができる。
が形成された基板材が複数積層され、これら各基板材に
非貫通の接続穴部が形成され、これら非貫通の接続穴部
により上下に対応して接続を必要とする前記配線同士が
電気的に接続された多層配線基板において、電子部品が
搭載される最外部の前記基板材の表面に、少なくとも前
記非貫通の接続穴部に接続され、かつ前記電子部品が接
合されるパッドを形成するとともに、このパッドの部品
接合領域を除く箇所を覆って絶縁膜を形成したことを特
徴とする。この発明によれば、パッドの部品接合領域を
除く箇所を絶縁膜で覆っているので、この絶縁膜により
基板材に対するパッドの密着強度を高めることができ、
このためパッドに電子部品を接合するときに発生する熱
応力により、パッドが基板材から剥離するのを抑えるこ
とができ、これによりパッドと非貫通の接続穴部との間
にクラックが発生するのを抑制することができるので、
接続信頼性を高めることができる。
【０００８】この場合、請求項２に記載のごとく、非貫
通の接続穴部がパッドの絶縁膜で覆われた箇所に対応し
て形成されていれば、非貫通の接続穴部に対するパッド
の密着強度を、より一層、高めることができ、これによ
りパッドの非貫通の接続穴部に対する剥離を確実に防ぐ
ことができ、より一層、接続信頼性を高めることができ
る。また、請求項３に記載のごとく、パッドが電子部品
の搭載領域内に多数形成され、これらパッドのうち、搭
載領域内の最外周に位置するパッドの直下には、非貫通
の接続穴部が形成されず、最外周の次に位置するパッド
から順に搭載領域内の中心部に向かって位置するパッド
の下側に積層された複数の基板材には、非貫通の接続穴
部が下側に向かって段階的に長く形成された構造であれ
ば、配線が複雑にならず、配線設計が容易になるばかり
か、配線同士によるノイズの影響をも軽減することがで
きる。
通の接続穴部がパッドの絶縁膜で覆われた箇所に対応し
て形成されていれば、非貫通の接続穴部に対するパッド
の密着強度を、より一層、高めることができ、これによ
りパッドの非貫通の接続穴部に対する剥離を確実に防ぐ
ことができ、より一層、接続信頼性を高めることができ
る。また、請求項３に記載のごとく、パッドが電子部品
の搭載領域内に多数形成され、これらパッドのうち、搭
載領域内の最外周に位置するパッドの直下には、非貫通
の接続穴部が形成されず、最外周の次に位置するパッド
から順に搭載領域内の中心部に向かって位置するパッド
の下側に積層された複数の基板材には、非貫通の接続穴
部が下側に向かって段階的に長く形成された構造であれ
ば、配線が複雑にならず、配線設計が容易になるばかり
か、配線同士によるノイズの影響をも軽減することがで
きる。
【０００９】
【発明の実施の形態】［第１実施形態］以下、図１およ
び図２を参照して、この発明の多層配線基板の第１実施
形態について説明する。なお、図１０〜図１２に示され
た従来例と同一部分には、同一符号を付して説明する。
この多層配線基板１５は、最上層の第１基板材２の上面
に形成されるパッド１６の形状および絶縁膜１７の構造
が従来例と異なるほか、パッド１６に対応するＩＶＨ１
８の位置も従来例と異なり、これ以外は従来例とほぼ同
じ構造になっている。
び図２を参照して、この発明の多層配線基板の第１実施
形態について説明する。なお、図１０〜図１２に示され
た従来例と同一部分には、同一符号を付して説明する。
この多層配線基板１５は、最上層の第１基板材２の上面
に形成されるパッド１６の形状および絶縁膜１７の構造
が従来例と異なるほか、パッド１６に対応するＩＶＨ１
８の位置も従来例と異なり、これ以外は従来例とほぼ同
じ構造になっている。
【００１０】すなわち、パッド１６は、水晶振動子１２
の各接続端子１３が接合される部品接合領域１９が、従
来例のパッド１０とほぼ同じ大きさで、水晶振動子１２
の搭載箇所から離れる方向に長く形成され、これにより
全体が従来のパッド１０よりも広い面積で形成されてい
る。また、絶縁膜１７は、第１配線５を覆い、かつパッ
ド１６の部品接合領域１９（図２に斜線で示す領域）を
除いて、その外周部上を覆って形成されている。この場
合、絶縁膜１７は、パッド１６のうち、水晶振動子１２
の搭載箇所から離れる方向に長く形成された右側部分を
他の部分よりも広く覆っている。また、最上層の第１基
板材２には、パッド１６が絶縁膜１７で広く覆われた右
側部分に対応してＩＶＨ１８が形成されている。
の各接続端子１３が接合される部品接合領域１９が、従
来例のパッド１０とほぼ同じ大きさで、水晶振動子１２
の搭載箇所から離れる方向に長く形成され、これにより
全体が従来のパッド１０よりも広い面積で形成されてい
る。また、絶縁膜１７は、第１配線５を覆い、かつパッ
ド１６の部品接合領域１９（図２に斜線で示す領域）を
除いて、その外周部上を覆って形成されている。この場
合、絶縁膜１７は、パッド１６のうち、水晶振動子１２
の搭載箇所から離れる方向に長く形成された右側部分を
他の部分よりも広く覆っている。また、最上層の第１基
板材２には、パッド１６が絶縁膜１７で広く覆われた右
側部分に対応してＩＶＨ１８が形成されている。
【００１１】このような多層配線基板１５では、パッド
１６の部品接合領域１９を除く外周部上を絶縁膜１７で
覆っているので、この絶縁膜１７により最上部の第１基
板材２に対するパッド１６の密着強度を高めることがで
きる。このため、パッド１６に水晶振動子１２の各接続
端子１３を半田１４で接合するときに発生する熱応力に
より、パッド１６が第１基板材２から剥離するのを抑え
ることができ、これによりパッド１６とＩＶＨ１８との
間におけるクラックの発生を抑制することができるの
で、接続信頼性の高いものを得ることができる。この場
合、特に、ＩＶＨ１８がパッド１６の絶縁膜１７で覆わ
れた右側部分に対応して形成されていることにより、Ｉ
ＶＨ１８に対するパッド１６の密着強度を、より一層、
高めることができ、これによりパッド１６のＩＶＨ１８
に対する剥離を確実に防ぐことができ、より一層、接続
信頼性を高めることができる。
１６の部品接合領域１９を除く外周部上を絶縁膜１７で
覆っているので、この絶縁膜１７により最上部の第１基
板材２に対するパッド１６の密着強度を高めることがで
きる。このため、パッド１６に水晶振動子１２の各接続
端子１３を半田１４で接合するときに発生する熱応力に
より、パッド１６が第１基板材２から剥離するのを抑え
ることができ、これによりパッド１６とＩＶＨ１８との
間におけるクラックの発生を抑制することができるの
で、接続信頼性の高いものを得ることができる。この場
合、特に、ＩＶＨ１８がパッド１６の絶縁膜１７で覆わ
れた右側部分に対応して形成されていることにより、Ｉ
ＶＨ１８に対するパッド１６の密着強度を、より一層、
高めることができ、これによりパッド１６のＩＶＨ１８
に対する剥離を確実に防ぐことができ、より一層、接続
信頼性を高めることができる。
【００１２】［第２実施形態］次に、図３〜図５を参照
して、この発明の多層配線基板の第２実施形態について
説明する。この多層配線基板２０は、上から順に、第１
〜第４基板材２１〜２４を積層した構造になっている。
この場合、各基板材２１〜２４は、従来例と同様、耐熱
性繊維とエポキシ樹脂などを組み合わせた絶縁性を有す
る有機複合材料からなり、各基板材２１〜２４の表面に
は、銅箔を所定形状にパターニングしてなる第１〜第５
配線２５〜２９がそれぞれ上から順に形成されている。
また、各基板材２１〜２４には、多数のＩＶＨ３０が部
品搭載領域３１内に形成されている。これらＩＶＨ３０
は、ブラインドビアホールであり、従来例と同様、各基
板材２１〜２４に微細な貫通穴加工を施し、その内部に
導電ペーストやめっきなどの導電材を設けた構造で、各
基板材２１〜２４の上下に対応して接続を必要とする各
配線２５〜２９を電気的に接続するように構成されてい
る。
して、この発明の多層配線基板の第２実施形態について
説明する。この多層配線基板２０は、上から順に、第１
〜第４基板材２１〜２４を積層した構造になっている。
この場合、各基板材２１〜２４は、従来例と同様、耐熱
性繊維とエポキシ樹脂などを組み合わせた絶縁性を有す
る有機複合材料からなり、各基板材２１〜２４の表面に
は、銅箔を所定形状にパターニングしてなる第１〜第５
配線２５〜２９がそれぞれ上から順に形成されている。
また、各基板材２１〜２４には、多数のＩＶＨ３０が部
品搭載領域３１内に形成されている。これらＩＶＨ３０
は、ブラインドビアホールであり、従来例と同様、各基
板材２１〜２４に微細な貫通穴加工を施し、その内部に
導電ペーストやめっきなどの導電材を設けた構造で、各
基板材２１〜２４の上下に対応して接続を必要とする各
配線２５〜２９を電気的に接続するように構成されてい
る。
【００１３】この多層配線基板２０の上面、つまり最上
層の第１基板材２１の上面における部品搭載領域３１に
は、多数のパッド３２がＩＶＨ３０に対応した状態でほ
ぼ面格子状に形成されている。すなわち、各パッド３２
は、第１配線２５と同じ材料で同時に形成され、その形
状がそれぞれ四角形状をなし、その一辺の長さがＩＶＨ
３０の直径よりも長く形成され、これによりパッド３２
の表面積がＩＶＨ３０の断面積よりも十分に大きく形成
されている。また、第１基板材２１の上面には、第１配
線２５を覆い、かつ部品接合領域３３を除いて、その外
周部上を覆う絶縁膜３４が形成されている。この場合、
部品接合領域３３は、各パッド３２のほぼ中央部分に位
置し、その面積がＩＶＨ３０の断面積よりも少し大きく
形成されている。
層の第１基板材２１の上面における部品搭載領域３１に
は、多数のパッド３２がＩＶＨ３０に対応した状態でほ
ぼ面格子状に形成されている。すなわち、各パッド３２
は、第１配線２５と同じ材料で同時に形成され、その形
状がそれぞれ四角形状をなし、その一辺の長さがＩＶＨ
３０の直径よりも長く形成され、これによりパッド３２
の表面積がＩＶＨ３０の断面積よりも十分に大きく形成
されている。また、第１基板材２１の上面には、第１配
線２５を覆い、かつ部品接合領域３３を除いて、その外
周部上を覆う絶縁膜３４が形成されている。この場合、
部品接合領域３３は、各パッド３２のほぼ中央部分に位
置し、その面積がＩＶＨ３０の断面積よりも少し大きく
形成されている。
【００１４】また、この多層配線基板２０上には、電子
部品のうち、例えばＣＳＰ３５が搭載されている。この
ＣＳＰ３５は、チップサイズと同等、あるいは僅かに大
きい半導体パッケージであり、その裏面に多数のバンプ
（図示せず）が設け、これら各バンプに半田ボール３６
が設けられた構造で、これら半田ボール３６を絶縁膜３
４で覆われずに露出した各パッド３２の部品接合領域３
３に対応させることにより、各半田ボール３６が一括し
て多層配線基板２０の各パッド３２に接合されている。
部品のうち、例えばＣＳＰ３５が搭載されている。この
ＣＳＰ３５は、チップサイズと同等、あるいは僅かに大
きい半導体パッケージであり、その裏面に多数のバンプ
（図示せず）が設け、これら各バンプに半田ボール３６
が設けられた構造で、これら半田ボール３６を絶縁膜３
４で覆われずに露出した各パッド３２の部品接合領域３
３に対応させることにより、各半田ボール３６が一括し
て多層配線基板２０の各パッド３２に接合されている。
【００１５】このような多層配線基板２０では、パッド
３２の部品接合領域３３を除く外周部上を絶縁膜３４で
覆っているので、第１実施形態と同様、この絶縁膜３４
により最上部の第１基板材２１に対するパッド３２の密
着強度を高めることができる。このため、第１基板材２
１の各パッド３２にＣＳＰ３５の各バンプを半田ボール
３６で接合するときに、ＣＳＰ３５と第１基板材２１と
の間に発生する熱応力により、パッド３２が第１基板材
２１から剥離するのを抑えることができ、これによりパ
ッド３２とＩＶＨ３０との間におけるクラックの発生を
抑制することができるので、接続信頼性の高いものを得
ることができる。
３２の部品接合領域３３を除く外周部上を絶縁膜３４で
覆っているので、第１実施形態と同様、この絶縁膜３４
により最上部の第１基板材２１に対するパッド３２の密
着強度を高めることができる。このため、第１基板材２
１の各パッド３２にＣＳＰ３５の各バンプを半田ボール
３６で接合するときに、ＣＳＰ３５と第１基板材２１と
の間に発生する熱応力により、パッド３２が第１基板材
２１から剥離するのを抑えることができ、これによりパ
ッド３２とＩＶＨ３０との間におけるクラックの発生を
抑制することができるので、接続信頼性の高いものを得
ることができる。
【００１６】［第３実施形態］次に、図６および図７を
参照して、この発明の多層配線基板の第３実施形態につ
いて説明する。なお、図３〜図５に示された第２実施形
態と同一部分には、同一符号を付して説明する。この多
層配線基板４０は、ＩＶＨ４１および第１〜第５配線２
５〜２９が第２実施形態と異なり、これ以外は第２実施
形態とほぼ同じ構造になっている。すなわち、部品接合
領域３３内に面格子状に設けられた多数のパッド３２の
うち、部品接合領域３３内の最外周に位置するパッド３
２は、その直下にＩＶＨ４１が設けられておらず、図６
および図７に示すように、直接、第１配線２５と接続さ
れている。また、最外周部の次に位置するパッド３２か
ら順に部品接合領域３３内の中心部に向かって位置する
パッド３２の下側に積層された第１〜第４基板材２１〜
２４には、これらパッド３２にそれぞれ接続された状態
で、ＩＶＨ４１が多層配線基板４０の下側に向けて段階
的に長くなるように形成されている。
参照して、この発明の多層配線基板の第３実施形態につ
いて説明する。なお、図３〜図５に示された第２実施形
態と同一部分には、同一符号を付して説明する。この多
層配線基板４０は、ＩＶＨ４１および第１〜第５配線２
５〜２９が第２実施形態と異なり、これ以外は第２実施
形態とほぼ同じ構造になっている。すなわち、部品接合
領域３３内に面格子状に設けられた多数のパッド３２の
うち、部品接合領域３３内の最外周に位置するパッド３
２は、その直下にＩＶＨ４１が設けられておらず、図６
および図７に示すように、直接、第１配線２５と接続さ
れている。また、最外周部の次に位置するパッド３２か
ら順に部品接合領域３３内の中心部に向かって位置する
パッド３２の下側に積層された第１〜第４基板材２１〜
２４には、これらパッド３２にそれぞれ接続された状態
で、ＩＶＨ４１が多層配線基板４０の下側に向けて段階
的に長くなるように形成されている。
【００１７】例えば、図６に示すように、最外周部の次
に位置する２番目のパッド３２の下に設けられたＩＶＨ
４１は、最上部の第１基板材２１のみに形成され、その
上下に対応する第１配線２５と第２配線２６とを電気的
に接続している。また、３番目のパッド３２の下に設け
られたＩＶＨ４１は、最上部の第１基板材２１と第２基
板材２２に形成され、その上下に対応する第１配線２５
と第３配線２７とを電気的に接続している。また、４番
目のパッド３２の下に設けられたＩＶＨ４１は、最上部
の第１基板材２１から第３基板材２３に連続して形成さ
れ、その上下に対応する第１配線２５と第４配線２８と
を電気的に接続している。さらに、５番目のパッド３２
の下に設けられたＩＶＨ４１は、最上部の第１基板材２
１から第４基板材２４に連続して形成され、その上下に
対応する第１配線２５と最下部の第５配線２９とを電気
的に接続している。
に位置する２番目のパッド３２の下に設けられたＩＶＨ
４１は、最上部の第１基板材２１のみに形成され、その
上下に対応する第１配線２５と第２配線２６とを電気的
に接続している。また、３番目のパッド３２の下に設け
られたＩＶＨ４１は、最上部の第１基板材２１と第２基
板材２２に形成され、その上下に対応する第１配線２５
と第３配線２７とを電気的に接続している。また、４番
目のパッド３２の下に設けられたＩＶＨ４１は、最上部
の第１基板材２１から第３基板材２３に連続して形成さ
れ、その上下に対応する第１配線２５と第４配線２８と
を電気的に接続している。さらに、５番目のパッド３２
の下に設けられたＩＶＨ４１は、最上部の第１基板材２
１から第４基板材２４に連続して形成され、その上下に
対応する第１配線２５と最下部の第５配線２９とを電気
的に接続している。
【００１８】このような多層配線基板４０では、第２実
施形態と同様の作用効果があるほか、特に、部品接合領
域３３内の最外周に位置するパッド３２の直下にＩＶＨ
４１を設けず、これら最外周に位置するパッド３２と第
１配線２５とを直接接続し、最外周部の次に位置するパ
ッド３２から順に部品接合領域３３内の中心部に向かっ
て位置するパッド３２の下側に積層された第１〜第４基
板材２１〜２４に、これらパッド３２にそれぞれ接続し
た状態で、ＩＶＨ４１を多層配線基板４０の下層に向け
て段階的に長くなるように形成したので、第１〜第５配
線２５〜２９の形状が複雑にならず、配線設計が容易に
なるばかりか、各配線２５〜２９同士によるノイズの影
響をも軽減することができる。
施形態と同様の作用効果があるほか、特に、部品接合領
域３３内の最外周に位置するパッド３２の直下にＩＶＨ
４１を設けず、これら最外周に位置するパッド３２と第
１配線２５とを直接接続し、最外周部の次に位置するパ
ッド３２から順に部品接合領域３３内の中心部に向かっ
て位置するパッド３２の下側に積層された第１〜第４基
板材２１〜２４に、これらパッド３２にそれぞれ接続し
た状態で、ＩＶＨ４１を多層配線基板４０の下層に向け
て段階的に長くなるように形成したので、第１〜第５配
線２５〜２９の形状が複雑にならず、配線設計が容易に
なるばかりか、各配線２５〜２９同士によるノイズの影
響をも軽減することができる。
【００１９】なお、上記第３実施形態では、ＣＳＰ３５
の各バンプを多層配線基板４０の各パッド３２に半田ボ
ール３６で接合しただけの構造であるが、これに限ら
ず、例えば、図８に示すように、ＣＳＰ３５の外周部に
沿って、アンダーフィルである固定用樹脂４５を塗布し
て硬化させることにより形成しても良い。このようにす
れば、耐衝撃性の向上を図ることができる。この場合、
固定用樹脂４５は、ＣＳＰ３５の４辺の全外周に設ける
必要はなく、少なくとも１辺を除いて固定用樹脂４５を
設ければ良い。例えば、図９（ａ）に示すように、ＣＳ
Ｐ３５の外周部における対向する２辺に設けた構造でも
良く、また図９（ｂ）に示すように、ＣＳＰ３５の外周
部における３辺に設け構造でも良く、さらにＣＳＰ３５
の外周部における１辺だけに設けだけの構造でも良い。
このようにすれば、耐衝撃性の向上を図ることができる
ほか、少なくとも１辺が開放されていることにより、耐
環境性の向上をも図ることができる。
の各バンプを多層配線基板４０の各パッド３２に半田ボ
ール３６で接合しただけの構造であるが、これに限ら
ず、例えば、図８に示すように、ＣＳＰ３５の外周部に
沿って、アンダーフィルである固定用樹脂４５を塗布し
て硬化させることにより形成しても良い。このようにす
れば、耐衝撃性の向上を図ることができる。この場合、
固定用樹脂４５は、ＣＳＰ３５の４辺の全外周に設ける
必要はなく、少なくとも１辺を除いて固定用樹脂４５を
設ければ良い。例えば、図９（ａ）に示すように、ＣＳ
Ｐ３５の外周部における対向する２辺に設けた構造でも
良く、また図９（ｂ）に示すように、ＣＳＰ３５の外周
部における３辺に設け構造でも良く、さらにＣＳＰ３５
の外周部における１辺だけに設けだけの構造でも良い。
このようにすれば、耐衝撃性の向上を図ることができる
ほか、少なくとも１辺が開放されていることにより、耐
環境性の向上をも図ることができる。
【００２０】
【発明の効果】以上説明したように、この発明によれ
ば、パッドの部品接合領域を除く箇所を絶縁膜で覆って
いるので、この絶縁膜により基板材に対するパッドの密
着強度を高めることができ、このためパッドに電子部品
を接合するときに発生する熱応力により、パッドが基板
材から剥離するのを抑えることができ、これによりパッ
ドと非貫通の接続穴部との間にクラックが発生するのを
抑制することができるので、接続信頼性を高めることが
できる。この場合、非貫通の接続穴部がパッドの絶縁膜
で覆われた箇所に対応して形成されていれば、非貫通の
接続穴部に対するパッドの密着強度を、より一層、高め
ることができ、これによりパッドの非貫通の接続穴部に
対する剥離を確実に防ぐことができ、より一層、接続信
頼性を高めることができる。また、パッドが電子部品の
搭載領域内に多数形成され、これらパッドのうち、搭載
領域内の最外周に位置するパッドの下には、非貫通の接
続穴部が形成されず、最外周の次に位置するパッドから
順に搭載領域内の中心部に向かって位置するパッドの下
に積層された各基板材に、非貫通の接続穴部が下側に向
かって段階的に長く形成された構造であれば、配線が複
雑にならず、配線設計が容易になるばかりか、配線同士
によるノイズの影響をも軽減することができる。
ば、パッドの部品接合領域を除く箇所を絶縁膜で覆って
いるので、この絶縁膜により基板材に対するパッドの密
着強度を高めることができ、このためパッドに電子部品
を接合するときに発生する熱応力により、パッドが基板
材から剥離するのを抑えることができ、これによりパッ
ドと非貫通の接続穴部との間にクラックが発生するのを
抑制することができるので、接続信頼性を高めることが
できる。この場合、非貫通の接続穴部がパッドの絶縁膜
で覆われた箇所に対応して形成されていれば、非貫通の
接続穴部に対するパッドの密着強度を、より一層、高め
ることができ、これによりパッドの非貫通の接続穴部に
対する剥離を確実に防ぐことができ、より一層、接続信
頼性を高めることができる。また、パッドが電子部品の
搭載領域内に多数形成され、これらパッドのうち、搭載
領域内の最外周に位置するパッドの下には、非貫通の接
続穴部が形成されず、最外周の次に位置するパッドから
順に搭載領域内の中心部に向かって位置するパッドの下
に積層された各基板材に、非貫通の接続穴部が下側に向
かって段階的に長く形成された構造であれば、配線が複
雑にならず、配線設計が容易になるばかりか、配線同士
によるノイズの影響をも軽減することができる。
【図１】この発明の多層配線基板の第１実施形態を示し
た拡大断面図。
た拡大断面図。
【図２】図１の要部を示した平面図。
【図３】この発明の多層配線基板の第２実施形態を示し
た拡大断面図。
た拡大断面図。
【図４】図３の多層配線基板の部品搭載領域を示した平
面図。
面図。
【図５】図４のパッドを示し、（ａ）はその拡大平面
図、（ｂ）はその拡大断面図。
図、（ｂ）はその拡大断面図。
【図６】この発明の多層配線基板の第３実施形態を示し
た拡大断面図。
た拡大断面図。
【図７】図６の多層配線基板の部品搭載領域を示した平
面図。
面図。
【図８】図６に示された第３実施形態の変形例を示した
拡大断面図。
拡大断面図。
【図９】図８においてＣＳＰの外周に固定用樹脂を設け
た状態を示し、（ａ）はＣＳＰの２辺に固定用樹脂を設
けた場合の平面図、（ｂ）はＣＳＰの３辺に固定用樹脂
を設けた場合の平面図。
た状態を示し、（ａ）はＣＳＰの２辺に固定用樹脂を設
けた場合の平面図、（ｂ）はＣＳＰの３辺に固定用樹脂
を設けた場合の平面図。
【図１０】従来の多層配線基板に水晶振動子を搭載した
状態を示した拡大断面図。
状態を示した拡大断面図。
【図１１】図１０の平面図。
【図１２】図１０の状態で熱応力によりパッドが基板材
から剥離してパッドとＩＶＨとが断線した状態を示した
拡大断面図。
から剥離してパッドとＩＶＨとが断線した状態を示した
拡大断面図。
１５、２０、４０ 多層配線基板 ２〜４、２１〜２４ 基板材 ５〜８、２５〜２９ 配線 １６、３２ パッド １７、３４ 絶縁膜 １８、３０、４１ ＩＶＨ
Claims (3)
- 【請求項１】表面に配線が形成された基板材が複数積層
され、これら各基板材に非貫通の接続穴部が形成され、
これら非貫通の接続穴部により上下に対応して接続を必
要とする前記配線同士が電気的に接続された多層配線基
板において、 電子部品が搭載される最外部の前記基板材の表面に、少
なくとも前記非貫通の接続穴部に接続され、かつ前記電
子部品が接合されるパッドを形成するとともに、このパ
ッドの部品接合領域を除く箇所を覆って絶縁膜を形成し
たことを特徴とする多層配線基板。 - 【請求項２】前記非貫通の接続穴部は、前記パッドが前
記絶縁膜で覆われた箇所に対応して形成されていること
を特徴とする請求項１に記載の多層配線基板。 - 【請求項３】前記パッドは、前記電子部品の搭載領域内
に多数形成され、これらパッドのうち、前記搭載領域内
の最外周に位置する前記パッドの直下の前記基板材に
は、前記非貫通の接続穴部が形成されず、前記最外周の
次に位置する前記パッドから順に前記搭載領域内の中心
部に向かって位置する前記パッドの下側に積層された前
記複数の基板材には、前記非貫通の接続穴部が下側に向
かって段階的に長く形成されていることを特徴とする請
求項１に記載の多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36201799A JP2001177251A (ja) | 1999-12-21 | 1999-12-21 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36201799A JP2001177251A (ja) | 1999-12-21 | 1999-12-21 | 多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001177251A true JP2001177251A (ja) | 2001-06-29 |
Family
ID=18475632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36201799A Pending JP2001177251A (ja) | 1999-12-21 | 1999-12-21 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001177251A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100960A (ja) * | 2001-09-19 | 2003-04-04 | Keihin Corp | Ｂｇａパッケージ実装構造とその製造方法 |
| JP2003100956A (ja) * | 2001-09-19 | 2003-04-04 | Keihin Corp | Ｂｇａパッケージ実装構造とその製造方法 |
-
1999
- 1999-12-21 JP JP36201799A patent/JP2001177251A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100960A (ja) * | 2001-09-19 | 2003-04-04 | Keihin Corp | Ｂｇａパッケージ実装構造とその製造方法 |
| JP2003100956A (ja) * | 2001-09-19 | 2003-04-04 | Keihin Corp | Ｂｇａパッケージ実装構造とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
| JP2570498B2 (ja) | 集積回路チップ・キャリア | |
| JPH10223801A (ja) | 半導体素子の実装構造 | |
| WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| JPH1174403A (ja) | 半導体装置 | |
| JP2009141169A (ja) | 半導体装置 | |
| JP2005150730A (ja) | 配線性が高いマイクロビア基板 | |
| JP4074040B2 (ja) | 半導体モジュール | |
| JP3627428B2 (ja) | 半導体装置 | |
| JP3490303B2 (ja) | 半導体装置の実装体 | |
| KR100608610B1 (ko) | 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지 | |
| KR20010011310A (ko) | 적층 패키지의 제조 방법 | |
| JP3211746B2 (ja) | 電子部品の実装構造 | |
| JP2001177251A (ja) | 多層配線基板 | |
| JP4654971B2 (ja) | 積層型半導体装置 | |
| JP3424515B2 (ja) | 電子部品の実装構造 | |
| JP2008153482A (ja) | インターポーザ基板を備えた半導体パッケージ | |
| JP2003264257A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001060638A (ja) | 半導体装置 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2011066122A (ja) | 回路基板 | |
| JP3088391B2 (ja) | 半導体装置 | |
| JPH09237802A (ja) | 電子部品 | |
| JPH11111882A (ja) | Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置 | |
| JPH1197574A (ja) | バンプを有する電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040225 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060203 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060926 |