JPH09237802A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPH09237802A JPH09237802A JP4192896A JP4192896A JPH09237802A JP H09237802 A JPH09237802 A JP H09237802A JP 4192896 A JP4192896 A JP 4192896A JP 4192896 A JP4192896 A JP 4192896A JP H09237802 A JPH09237802 A JP H09237802A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- terminal pad
- base member
- electronic component
- covered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Abstract
(57)【要約】
【課題】 従来は、端子パッドの周縁部に被せて保護膜
を形成しており、パッケージに熱応力がかかると、構成
材料の熱膨張係数の差によってパッケージ基板と端子パ
ッドとの境界位置においてパッケージ基板にクラックが
発生する。 【解決手段】 ベース部材１０の表面に端子パッド１５
を設け、かつ、上記ベース部材の表面をベース部材と熱
膨張係数の異なる保護膜１４で被覆する電子部品におい
て、端子パッド及びその周縁から離間分離して保護膜を
設ける。このため、端子パッド上には保護膜が設けられ
ず、保護膜とベース部材との熱膨張係数の差によって生
じる熱応力が端子パッドの周縁に加わることがなく、ベ
ース部材にクラックが発生することを防止できる。
を形成しており、パッケージに熱応力がかかると、構成
材料の熱膨張係数の差によってパッケージ基板と端子パ
ッドとの境界位置においてパッケージ基板にクラックが
発生する。 【解決手段】 ベース部材１０の表面に端子パッド１５
を設け、かつ、上記ベース部材の表面をベース部材と熱
膨張係数の異なる保護膜１４で被覆する電子部品におい
て、端子パッド及びその周縁から離間分離して保護膜を
設ける。このため、端子パッド上には保護膜が設けられ
ず、保護膜とベース部材との熱膨張係数の差によって生
じる熱応力が端子パッドの周縁に加わることがなく、ベ
ース部材にクラックが発生することを防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は電子部品に関し高密
度実装を要求される半導体回路パッケージやマザーボー
ド等の電子部品に関する。
度実装を要求される半導体回路パッケージやマザーボー
ド等の電子部品に関する。
【０００２】
【従来の技術】近年、半導体回路素子の高機能化に伴っ
て入出力端子は増加しており、従来のＱＦＰ（Quad Fla
t Package)等からＰＧＡ（Pin Grid Arrey) やＢＧＡ
（Ball Grid Arrey)のように入出力端子をパッケージの
表面全体から格子状に取り出し高密度実装を可能とする
パッケージが開発されている。
て入出力端子は増加しており、従来のＱＦＰ（Quad Fla
t Package)等からＰＧＡ（Pin Grid Arrey) やＢＧＡ
（Ball Grid Arrey)のように入出力端子をパッケージの
表面全体から格子状に取り出し高密度実装を可能とする
パッケージが開発されている。
【０００３】図７はＢＧＡパッケージの構造図を示す。
同図中、パッケージ基板１の裏面には端子パッドが格子
状に配列されており、マザーボード３にも同様に端子パ
ッドが格子状に配列されており、上記パッケージ基板１
側の端子パッドとマザーボード３側の端子パッドとの間
を半田ボール２によって接合している。
同図中、パッケージ基板１の裏面には端子パッドが格子
状に配列されており、マザーボード３にも同様に端子パ
ッドが格子状に配列されており、上記パッケージ基板１
側の端子パッドとマザーボード３側の端子パッドとの間
を半田ボール２によって接合している。
【０００４】また、パッケージ基板１が多層配線板で構
成されている場合はパッケージ基板１に信号配線を内層
に接続するために、金属の端子パッドの近傍に層変換用
の金属のスルーホールが配置されている。パッケジ基板
１やマザーボード基板３に使用される材料は主にセラミ
ック材や有機樹脂材（ガラスエポキシ樹脂材，ビスマレ
イド・トリアジン樹脂材）が使用され、有機樹脂材を使
用した場合、耐湿性等の信頼性を考慮して表面にエポキ
シ系レジスト等の保護膜を形成することが一般的であ
る。
成されている場合はパッケージ基板１に信号配線を内層
に接続するために、金属の端子パッドの近傍に層変換用
の金属のスルーホールが配置されている。パッケジ基板
１やマザーボード基板３に使用される材料は主にセラミ
ック材や有機樹脂材（ガラスエポキシ樹脂材，ビスマレ
イド・トリアジン樹脂材）が使用され、有機樹脂材を使
用した場合、耐湿性等の信頼性を考慮して表面にエポキ
シ系レジスト等の保護膜を形成することが一般的であ
る。
【０００５】図８（Ａ），（Ｂ）は従来のＢＧＡパッケ
ージの断面図，裏面から見た平面図を示す。同図中
（Ａ）において、パッケージ基板１の裏側の裏面には端
子パッド５が形成されており、保護膜４が形成されてい
る。一般的に保護膜４は、端子パッド密着強度を高め、
かつ半田ボール２の形状を一定に保つため同図（Ｂ）に
示す如く、端子パッド５の周縁部及びスルーホール７の
周縁部に被せて形成されている。
ージの断面図，裏面から見た平面図を示す。同図中
（Ａ）において、パッケージ基板１の裏側の裏面には端
子パッド５が形成されており、保護膜４が形成されてい
る。一般的に保護膜４は、端子パッド密着強度を高め、
かつ半田ボール２の形状を一定に保つため同図（Ｂ）に
示す如く、端子パッド５の周縁部及びスルーホール７の
周縁部に被せて形成されている。
【０００６】同様にしてマザーボード基板３の表面には
端子パッド６が形成され、この端子パッド６の周縁部に
被せて保護膜８が形成されている。
端子パッド６が形成され、この端子パッド６の周縁部に
被せて保護膜８が形成されている。
【０００７】
【発明が解決しようとする課題】従来は、端子パッド５
の周縁部に被せて保護膜４を形成しており、端子パッド
５と保護膜４夫々の構成材料の熱膨張係数が異なってい
る。このため、パッケージに熱応力がかかると、構成材
料の熱膨張係数の差によってパッケージ基板１と端子パ
ッド５との境界位置においてパッケージ基板１に図８
（Ａ）に示すようなクラック９が発生し、パッケージの
信頼性及び寿命が著しく低下するという問題があった。
マザーボード基板３においても同様の理由でクラック９
が発生し、マザーボードの信頼性及び寿命が著しく低下
する。
の周縁部に被せて保護膜４を形成しており、端子パッド
５と保護膜４夫々の構成材料の熱膨張係数が異なってい
る。このため、パッケージに熱応力がかかると、構成材
料の熱膨張係数の差によってパッケージ基板１と端子パ
ッド５との境界位置においてパッケージ基板１に図８
（Ａ）に示すようなクラック９が発生し、パッケージの
信頼性及び寿命が著しく低下するという問題があった。
マザーボード基板３においても同様の理由でクラック９
が発生し、マザーボードの信頼性及び寿命が著しく低下
する。
【０００８】本発明は上記の点に鑑みなされたもので、
端子パッドと保護膜との境界部に発生する応力を緩和し
てクラックの発生を防止する半導体回路パッケージ及び
マザーボード等の電子部品を提供することを目的とす
る。
端子パッドと保護膜との境界部に発生する応力を緩和し
てクラックの発生を防止する半導体回路パッケージ及び
マザーボード等の電子部品を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】請求項１に記載の発明
は、ベース部材の表面に端子パッドを設け、かつ、上記
ベース部材の表面をベース部材と熱膨張係数の異なる保
護膜で被覆する電子部品において、上記端子パッド及び
その周縁から離間分離して保護膜を設ける。
は、ベース部材の表面に端子パッドを設け、かつ、上記
ベース部材の表面をベース部材と熱膨張係数の異なる保
護膜で被覆する電子部品において、上記端子パッド及び
その周縁から離間分離して保護膜を設ける。
【００１０】このため、端子パッド上には保護膜が設け
られず、保護膜とベース部材との熱膨張係数の差によっ
て生じる熱応力が端子パッドの周縁に加わることがな
く、ベース部材にクラックが発生することを防止でき
る。請求項２に記載の発明は、ベース部材の表面に端子
パッドを設け、かつ、上記ベース部材の表面をベース部
材と熱膨張係数の異なる保護膜で被覆する電子部品にお
いて、上記保護膜を端子パッドの周縁を被覆する部分
と、その周囲の本体部分との間に、保護膜削除部分を設
け、上記端子パッドの周縁を被覆する部分と本体部分と
を分離する。
られず、保護膜とベース部材との熱膨張係数の差によっ
て生じる熱応力が端子パッドの周縁に加わることがな
く、ベース部材にクラックが発生することを防止でき
る。請求項２に記載の発明は、ベース部材の表面に端子
パッドを設け、かつ、上記ベース部材の表面をベース部
材と熱膨張係数の異なる保護膜で被覆する電子部品にお
いて、上記保護膜を端子パッドの周縁を被覆する部分
と、その周囲の本体部分との間に、保護膜削除部分を設
け、上記端子パッドの周縁を被覆する部分と本体部分と
を分離する。
【００１１】このため、保護膜の端子パッドを被覆する
部分の面積は小さくなり、保護膜とベース部材との熱膨
張係数の差によって生じる端子パッドの周縁に加わる熱
応力は非常に小さくなり、ベース部材にクラックが発生
することを防止できる。請求項３に記載の発明は、ベー
ス部材の表面に端子パッドを設け、かつ、上記ベース部
材の表面をベース部材と熱膨張係数の異なる保護膜で被
覆する電子部品において、上記保護膜を端子パッド及び
その周縁だけを被覆するよう形成する。
部分の面積は小さくなり、保護膜とベース部材との熱膨
張係数の差によって生じる端子パッドの周縁に加わる熱
応力は非常に小さくなり、ベース部材にクラックが発生
することを防止できる。請求項３に記載の発明は、ベー
ス部材の表面に端子パッドを設け、かつ、上記ベース部
材の表面をベース部材と熱膨張係数の異なる保護膜で被
覆する電子部品において、上記保護膜を端子パッド及び
その周縁だけを被覆するよう形成する。
【００１２】このため、保護膜の端子パッドを被覆する
部分の面積は小さくなり、保護膜とベース部材との熱膨
張係数の差によって生じる端子パッドの周縁に加わる熱
応力は非常に小さくなり、ベース部材にクラックが発生
することを防止できる。請求項４に記載の発明は、請求
項２記載の電子部品において、前記保護膜の端子パッド
の周縁を被覆する部分を金属レジストで形成する。
部分の面積は小さくなり、保護膜とベース部材との熱膨
張係数の差によって生じる端子パッドの周縁に加わる熱
応力は非常に小さくなり、ベース部材にクラックが発生
することを防止できる。請求項４に記載の発明は、請求
項２記載の電子部品において、前記保護膜の端子パッド
の周縁を被覆する部分を金属レジストで形成する。
【００１３】このため、端子パッドに溶着される半田ボ
ールが変形し接続不良となることを防止できる。請求項
５に記載の発明は、請求項１乃至４のいずれかに記載の
電子部品において、前記ベース部材は、半導体回路のパ
ッケージ基板である。このため、半導体回路のパッケー
ジ基板に熱応力によるクラックが発生することを防止で
きる。
ールが変形し接続不良となることを防止できる。請求項
５に記載の発明は、請求項１乃至４のいずれかに記載の
電子部品において、前記ベース部材は、半導体回路のパ
ッケージ基板である。このため、半導体回路のパッケー
ジ基板に熱応力によるクラックが発生することを防止で
きる。
【００１４】請求項６に記載の発明は、請求項１乃至４
のいずれかに記載の電子部品において、前記ベース部材
は、マザーボード基板である。このため、マザーボード
基板に熱応力によるクラックが発生することを防止でき
る。
のいずれかに記載の電子部品において、前記ベース部材
は、マザーボード基板である。このため、マザーボード
基板に熱応力によるクラックが発生することを防止でき
る。
【００１５】
【発明の実施の形態】図１は本発明の第１実施例の平面
図を示す。同図中、ベース部材１０はガラスエポキシ材
等の有機樹脂材料で形成されたパッケージ基板又はマザ
ーボード基板である。ベース部材１０は多層配線板で構
成され、その表面には金属の端子パッド１５及び金属の
スルーホール１７が形成され、この端子パッド１５とス
ルーホール１７との間は金属の信号配線１８により接続
されている。スルーホール１７は端子パッド１５を多層
配線板の内層の配線に接続するために設けられている。
図を示す。同図中、ベース部材１０はガラスエポキシ材
等の有機樹脂材料で形成されたパッケージ基板又はマザ
ーボード基板である。ベース部材１０は多層配線板で構
成され、その表面には金属の端子パッド１５及び金属の
スルーホール１７が形成され、この端子パッド１５とス
ルーホール１７との間は金属の信号配線１８により接続
されている。スルーホール１７は端子パッド１５を多層
配線板の内層の配線に接続するために設けられている。
【００１６】上記のベース部材１０の表面は斜線で示す
例えばエポキシ系レジストやポリイミド等の保護膜１４
で被覆されている。保護膜１４は端子パッド１５，スル
ーホール１７夫々を被らないよう、保護膜１４の縁部を
端子パッド１５，スルーホール１７夫々の周縁から離間
して設けられており、信号配線１８は保護膜１４に被覆
されている。 このように保護膜１４が端子パッド１
５，スルーホール１７に被らないよう離間させているた
め、ベース部材１０と保護膜１４との熱膨張係数の差に
よって生じる熱応力が金属の端子パッド１５及びスルー
ホール１７の周縁に加わることを防止でき、これによっ
てベース部材１０にクラックが発生することを防止でき
る。
例えばエポキシ系レジストやポリイミド等の保護膜１４
で被覆されている。保護膜１４は端子パッド１５，スル
ーホール１７夫々を被らないよう、保護膜１４の縁部を
端子パッド１５，スルーホール１７夫々の周縁から離間
して設けられており、信号配線１８は保護膜１４に被覆
されている。 このように保護膜１４が端子パッド１
５，スルーホール１７に被らないよう離間させているた
め、ベース部材１０と保護膜１４との熱膨張係数の差に
よって生じる熱応力が金属の端子パッド１５及びスルー
ホール１７の周縁に加わることを防止でき、これによっ
てベース部材１０にクラックが発生することを防止でき
る。
【００１７】また、信号線１８は保護膜１４に被覆され
ているため、端子パッド１５に溶着される半田ボールが
信号配線１８側に溶け出して形状が変形し接続不良とな
ることを防止できる。図２は本発明の第２実施例の平面
図を示す。同図中、図１と同一部分には同一符号を付
す。図２において、ベース部材１０はガラスエポキシ材
等の有機樹脂材料で形成されたパッケージ基板又はマザ
ーボード基板である。ベース部材１０は多層配線板で構
成され、その表面には金属の端子パッド１５及び金属の
スルーホール１７が形成され、この端子パッド１５とス
ルーホール１７との間は金属の信号配線１８により接続
されている。スルーホール１７は端子パッド１５を多層
配線板の内層の配線に接続するために設けられている。
ているため、端子パッド１５に溶着される半田ボールが
信号配線１８側に溶け出して形状が変形し接続不良とな
ることを防止できる。図２は本発明の第２実施例の平面
図を示す。同図中、図１と同一部分には同一符号を付
す。図２において、ベース部材１０はガラスエポキシ材
等の有機樹脂材料で形成されたパッケージ基板又はマザ
ーボード基板である。ベース部材１０は多層配線板で構
成され、その表面には金属の端子パッド１５及び金属の
スルーホール１７が形成され、この端子パッド１５とス
ルーホール１７との間は金属の信号配線１８により接続
されている。スルーホール１７は端子パッド１５を多層
配線板の内層の配線に接続するために設けられている。
【００１８】上記のベース部材１０の表面は斜線で示す
例えばエポキシ系レジストやポリイミド等の保護膜１４
で被覆されている。保護膜１４は端子パッド１５，スル
ーホール１７及び信号配線１８夫々を被らないよう、保
護膜１４の縁部を端子パッド１５，スルーホール１７及
び信号配線夫々の周縁から離間して設けられており、信
号配線１８は保護膜１４に被覆されている。
例えばエポキシ系レジストやポリイミド等の保護膜１４
で被覆されている。保護膜１４は端子パッド１５，スル
ーホール１７及び信号配線１８夫々を被らないよう、保
護膜１４の縁部を端子パッド１５，スルーホール１７及
び信号配線夫々の周縁から離間して設けられており、信
号配線１８は保護膜１４に被覆されている。
【００１９】このように保護膜１４が端子パッド１５，
スルーホール１７，信号配線１８に被らないよう離間さ
せているため、ベース部材１０と保護膜１４との熱膨張
係数の差によって生じる熱応力が金属の端子パッド１５
及びスルーホール１７及び信号配線１８の周縁に加わる
ことを防止でき、これによってベース部材１０にクラッ
クが発生することを防止できる。
スルーホール１７，信号配線１８に被らないよう離間さ
せているため、ベース部材１０と保護膜１４との熱膨張
係数の差によって生じる熱応力が金属の端子パッド１５
及びスルーホール１７及び信号配線１８の周縁に加わる
ことを防止でき、これによってベース部材１０にクラッ
クが発生することを防止できる。
【００２０】図３は本発明の第３実施例の平面図を示
す。同図中、図１と同一部分には同一符号を付す。図３
において、ベース部材１０はガラスエポキシ材等の有機
樹脂材料で形成されたパッケージ基板又はマザーボード
基板である。ベース部材１０は多層配線板で構成され、
その表面には金属の端子パッド１５及び金属のスルーホ
ール１７が形成され、この端子パッド１５とスルーホー
ル１７との間は金属の信号配線１８により接続されてい
る。スルーホール１７は端子パッド１５を多層配線板の
内層の配線に接続するために設けられている。
す。同図中、図１と同一部分には同一符号を付す。図３
において、ベース部材１０はガラスエポキシ材等の有機
樹脂材料で形成されたパッケージ基板又はマザーボード
基板である。ベース部材１０は多層配線板で構成され、
その表面には金属の端子パッド１５及び金属のスルーホ
ール１７が形成され、この端子パッド１５とスルーホー
ル１７との間は金属の信号配線１８により接続されてい
る。スルーホール１７は端子パッド１５を多層配線板の
内層の配線に接続するために設けられている。
【００２１】上記のベース部材１０の表面は斜線で示す
例えばエポキシ系レジストやポリイミド等の保護膜１４
で被覆されている。保護膜１４は端子パッド１５，スル
ーホール１７夫々の周縁部及び信号配線１８の全てを被
覆する部分１４ａと本体部分１４ｂとの間に保護膜削除
部分１４ｃが設けられ、部分１４ａと本体部分１４ｂと
は互いに分離されている。
例えばエポキシ系レジストやポリイミド等の保護膜１４
で被覆されている。保護膜１４は端子パッド１５，スル
ーホール１７夫々の周縁部及び信号配線１８の全てを被
覆する部分１４ａと本体部分１４ｂとの間に保護膜削除
部分１４ｃが設けられ、部分１４ａと本体部分１４ｂと
は互いに分離されている。
【００２２】このように、保護膜１４は部分１４ａと本
体部分１４ｂに分離され、金属の端子パッド１５，スル
ーホール１７，信号配線１８に被っている部分１４ａの
面積は小さいため、ベース部材１０と保護膜１４の部分
１４ａとの熱膨張係数の差によって生じ、端子パッド１
５，スルーホール１７，信号配線１８の周縁に加わる熱
応力は非常に小さくなり、ベース部材１０にクラックが
発生することを防止できる。
体部分１４ｂに分離され、金属の端子パッド１５，スル
ーホール１７，信号配線１８に被っている部分１４ａの
面積は小さいため、ベース部材１０と保護膜１４の部分
１４ａとの熱膨張係数の差によって生じ、端子パッド１
５，スルーホール１７，信号配線１８の周縁に加わる熱
応力は非常に小さくなり、ベース部材１０にクラックが
発生することを防止できる。
【００２３】また、信号線１８は保護膜１４に被覆され
ているため、端子パッド１５に溶着される半田ボールが
信号配線１８側に溶け出して形状が変形し接続不良とな
ることを防止できる。図４は本発明の第４実施例の平面
図を示す。同図中、図１と同一部分には同一符号を付
す。図４において、ベース部材１０はガラスエポキシ材
等の有機樹脂材料で形成されたパッケージ基板又はマザ
ーボード基板である。ベース部材１０は多層配線板で構
成され、その表面には金属の端子パッド１５及び金属の
スルーホール１７が形成され、この端子パッド１５とス
ルーホール１７との間は金属の信号配線１８により接続
されている。スルーホール１７は端子パッド１５を多層
配線板の内層の配線に接続するために設けられている。
ているため、端子パッド１５に溶着される半田ボールが
信号配線１８側に溶け出して形状が変形し接続不良とな
ることを防止できる。図４は本発明の第４実施例の平面
図を示す。同図中、図１と同一部分には同一符号を付
す。図４において、ベース部材１０はガラスエポキシ材
等の有機樹脂材料で形成されたパッケージ基板又はマザ
ーボード基板である。ベース部材１０は多層配線板で構
成され、その表面には金属の端子パッド１５及び金属の
スルーホール１７が形成され、この端子パッド１５とス
ルーホール１７との間は金属の信号配線１８により接続
されている。スルーホール１７は端子パッド１５を多層
配線板の内層の配線に接続するために設けられている。
【００２４】上記のベース部材１０の表面は斜線で示す
例えばエポキシ系レジストの保護膜１４で被覆されてい
る。保護膜１４は端子パッド１５，スルーホール１７夫
々の周縁部及び信号配線１８の全てを被覆する部分にだ
け設けられている。このように、保護膜１４は金属の端
子パッド１５，スルーホール１７，信号配線１８に被っ
ている部分だけでその面積は小さいため、ベース部材１
０と保護膜１４の部分１４ａとの熱膨張係数の差によっ
て生じ、端子パッド１５，スルーホール１７，信号配線
１８の周縁に加わる熱応力は非常に小さくなり、ベース
部材１０にクラックが発生することを防止できる。
例えばエポキシ系レジストの保護膜１４で被覆されてい
る。保護膜１４は端子パッド１５，スルーホール１７夫
々の周縁部及び信号配線１８の全てを被覆する部分にだ
け設けられている。このように、保護膜１４は金属の端
子パッド１５，スルーホール１７，信号配線１８に被っ
ている部分だけでその面積は小さいため、ベース部材１
０と保護膜１４の部分１４ａとの熱膨張係数の差によっ
て生じ、端子パッド１５，スルーホール１７，信号配線
１８の周縁に加わる熱応力は非常に小さくなり、ベース
部材１０にクラックが発生することを防止できる。
【００２５】また、信号線１８は保護膜１４に被覆され
ているため、端子パッド１５に溶着される半田ボールが
信号配線１８側に溶け出して形状が変形し接続不良とな
ることを防止できる。図５は本発明の第５実施例の平面
図を示す。同図中、ベース部材であるパッケージ基板２
０はガラスエポキシ材等の有機樹脂材料で形成されてい
る。パッケージ基板２０の表面には銅の端子パッド２１
が形成されている。端子パッド２１の中央部には、銅と
の親和性の良いニッケル層２２がメッキ又は蒸着で形成
され、更にニッケルと親和性の良い金層２３がメッキ又
は蒸着で形成されている。この金は半田との親和性が良
い材料である。
ているため、端子パッド１５に溶着される半田ボールが
信号配線１８側に溶け出して形状が変形し接続不良とな
ることを防止できる。図５は本発明の第５実施例の平面
図を示す。同図中、ベース部材であるパッケージ基板２
０はガラスエポキシ材等の有機樹脂材料で形成されてい
る。パッケージ基板２０の表面には銅の端子パッド２１
が形成されている。端子パッド２１の中央部には、銅と
の親和性の良いニッケル層２２がメッキ又は蒸着で形成
され、更にニッケルと親和性の良い金層２３がメッキ又
は蒸着で形成されている。この金は半田との親和性が良
い材料である。
【００２６】また、端子パッド２１の周縁部には銅と親
和性が良く、かつ、半田との親和性が悪いクロム層２４
がメッキ又は蒸着で金属レジストとして形成されてい
る。また、パッケージ基板２０の表面にはエポキシ系レ
ジストの保護膜２５で被覆されている。保護膜２５はク
ロム層とは離間分離して形成されている。
和性が良く、かつ、半田との親和性が悪いクロム層２４
がメッキ又は蒸着で金属レジストとして形成されてい
る。また、パッケージ基板２０の表面にはエポキシ系レ
ジストの保護膜２５で被覆されている。保護膜２５はク
ロム層とは離間分離して形成されている。
【００２７】ベース部材であるマザーボード基板３０は
ガラスエポキシ材等の有機樹脂材料で形成されている。
マザーボード基板３０の表面には銅の端子パッド３１が
形成されている。端子パッド３１の全面及びその周囲
は、銅との親和性の良いニッケル層３２がメッキ又は蒸
着で金属レジストとして形成されている。このニッケル
は半田との親和性が悪い材料である。このニッケル層３
２の中央部にはニッケルと親和性が良く、かつ、半田と
の親和性が良い金層３３がメッキ又は蒸着で形成されて
いる。また、パッケージ基板２０の表面にはエポキシ系
レジストの保護膜３４で被覆されている。保護膜３４は
金層３２とは離間分離して形成されている。
ガラスエポキシ材等の有機樹脂材料で形成されている。
マザーボード基板３０の表面には銅の端子パッド３１が
形成されている。端子パッド３１の全面及びその周囲
は、銅との親和性の良いニッケル層３２がメッキ又は蒸
着で金属レジストとして形成されている。このニッケル
は半田との親和性が悪い材料である。このニッケル層３
２の中央部にはニッケルと親和性が良く、かつ、半田と
の親和性が良い金層３３がメッキ又は蒸着で形成されて
いる。また、パッケージ基板２０の表面にはエポキシ系
レジストの保護膜３４で被覆されている。保護膜３４は
金層３２とは離間分離して形成されている。
【００２８】このように保護膜２５，３２夫々が端子パ
ッド２１，３１夫々に被らないよう離間させているた
め、ベース部材であるパッケージ基板２０，マザーボー
ド基板３０夫々と保護膜２５，３２夫々との熱膨張係数
の差によって生じる熱応力が金属の端子パッド２１，３
１の周縁に加わることを防止でき、これによってパッケ
ージ基板２０，マザーボード基板３０にクラックが発生
することを防止できる。
ッド２１，３１夫々に被らないよう離間させているた
め、ベース部材であるパッケージ基板２０，マザーボー
ド基板３０夫々と保護膜２５，３２夫々との熱膨張係数
の差によって生じる熱応力が金属の端子パッド２１，３
１の周縁に加わることを防止でき、これによってパッケ
ージ基板２０，マザーボード基板３０にクラックが発生
することを防止できる。
【００２９】更にパッケージ基板２０の表面に図６に示
す如く端子パッド２１の近傍にスルーホール４１が形成
され、端子パッド２１とスルーホール４１とが銅等の信
号配線４２で接続されている場合、図示の如く信号配線
４２を金属レジストとしてのニッケル層で被覆する。
す如く端子パッド２１の近傍にスルーホール４１が形成
され、端子パッド２１とスルーホール４１とが銅等の信
号配線４２で接続されている場合、図示の如く信号配線
４２を金属レジストとしてのニッケル層で被覆する。
【００３０】この場合、端子パッド２１，３１夫々は金
属レジストであるクロム層２４，ニッケル層３２で周囲
を囲まれており、かつ、信号配線４２は金属レジストで
あるクロム層４５で被覆されているため、端子パッド２
１，３１夫々に溶着される半田ボール４０が信号配線４
２側に溶けだして形状が変形し接続不良となることを防
止できる。
属レジストであるクロム層２４，ニッケル層３２で周囲
を囲まれており、かつ、信号配線４２は金属レジストで
あるクロム層４５で被覆されているため、端子パッド２
１，３１夫々に溶着される半田ボール４０が信号配線４
２側に溶けだして形状が変形し接続不良となることを防
止できる。
【００３１】なお、図５ではＢＧＡタイプのパッケージ
を例として説明をしたが、これはＰＧＡタイプのパッケ
ージであっても良く、上記実施例に限定されない。
を例として説明をしたが、これはＰＧＡタイプのパッケ
ージであっても良く、上記実施例に限定されない。
【００３２】
【発明の効果】上述の如く、請求項１に記載の発明は、
ベース部材の表面に端子パッドを設け、かつ、上記ベー
ス部材の表面をベース部材と熱膨張係数の異なる保護膜
で被覆する電子部品において、上記端子パッド及びその
周縁から離間分離して保護膜を設ける。
ベース部材の表面に端子パッドを設け、かつ、上記ベー
ス部材の表面をベース部材と熱膨張係数の異なる保護膜
で被覆する電子部品において、上記端子パッド及びその
周縁から離間分離して保護膜を設ける。
【００３３】このため、端子パッド上には保護膜が設け
られず、保護膜とベース部材との熱膨張係数の差によっ
て生じる熱応力が端子パッドの周縁に加わることがな
く、ベース部材にクラックが発生することを防止でき
る。また、請求項２に記載の発明は、ベース部材の表面
に端子パッドを設け、かつ、上記ベース部材の表面をベ
ース部材と熱膨張係数の異なる保護膜で被覆する電子部
品において、上記保護膜を端子パッドの周縁を被覆する
部分と、その周囲の本体部分との間に、保護膜削除部分
を設け、上記端子パッドの周縁を被覆する部分と本体部
分とを分離する。
られず、保護膜とベース部材との熱膨張係数の差によっ
て生じる熱応力が端子パッドの周縁に加わることがな
く、ベース部材にクラックが発生することを防止でき
る。また、請求項２に記載の発明は、ベース部材の表面
に端子パッドを設け、かつ、上記ベース部材の表面をベ
ース部材と熱膨張係数の異なる保護膜で被覆する電子部
品において、上記保護膜を端子パッドの周縁を被覆する
部分と、その周囲の本体部分との間に、保護膜削除部分
を設け、上記端子パッドの周縁を被覆する部分と本体部
分とを分離する。
【００３４】このため、保護膜の端子パッドを被覆する
部分の面積は小さくなり、保護膜とベース部材との熱膨
張係数の差によって生じ端子パッドの周縁に加わる熱応
力は非常に小さくなり、ベース部材にクラックが発生す
ることを防止できる。また、請求項３に記載の発明は、
ベース部材の表面に端子パッドを設け、かつ、上記ベー
ス部材の表面をベース部材と熱膨張係数の異なる保護膜
で被覆する電子部品において、上記保護膜を端子パッド
及びその周縁だけを被覆するよう形成する。
部分の面積は小さくなり、保護膜とベース部材との熱膨
張係数の差によって生じ端子パッドの周縁に加わる熱応
力は非常に小さくなり、ベース部材にクラックが発生す
ることを防止できる。また、請求項３に記載の発明は、
ベース部材の表面に端子パッドを設け、かつ、上記ベー
ス部材の表面をベース部材と熱膨張係数の異なる保護膜
で被覆する電子部品において、上記保護膜を端子パッド
及びその周縁だけを被覆するよう形成する。
【００３５】このため、保護膜の端子パッドを被覆する
部分の面積は小さくなり、保護膜とベース部材との熱膨
張係数の差によって生じ端子パッドの周縁に加わる熱応
力は非常に小さくなり、ベース部材にクラックが発生す
ることを防止できる。また、請求項４に記載の発明は、
請求項２記載の電子部品において、前記保護膜の端子パ
ッドの周縁を被覆する部分を金属レジストで形成する。
部分の面積は小さくなり、保護膜とベース部材との熱膨
張係数の差によって生じ端子パッドの周縁に加わる熱応
力は非常に小さくなり、ベース部材にクラックが発生す
ることを防止できる。また、請求項４に記載の発明は、
請求項２記載の電子部品において、前記保護膜の端子パ
ッドの周縁を被覆する部分を金属レジストで形成する。
【００３６】このため、端子パッドに溶着される半田ボ
ールが変形し接続不良となることを防止できる。また、
請求項５に記載の発明は、請求項１乃至４のいずれかに
記載の電子部品において、前記ベース部材は、半導体回
路のパッケージ基板である。このため、半導体回路のパ
ッケージ基板に熱応力によるクラックが発生することを
防止できる。
ールが変形し接続不良となることを防止できる。また、
請求項５に記載の発明は、請求項１乃至４のいずれかに
記載の電子部品において、前記ベース部材は、半導体回
路のパッケージ基板である。このため、半導体回路のパ
ッケージ基板に熱応力によるクラックが発生することを
防止できる。
【００３７】また、請求項６に記載の発明は、請求項１
乃至４のいずれかに記載の電子部品において、前記ベー
ス部材は、マザーボード基板である。このため、マザー
ボード基板に熱応力によるクラックが発生することを防
止できる。
乃至４のいずれかに記載の電子部品において、前記ベー
ス部材は、マザーボード基板である。このため、マザー
ボード基板に熱応力によるクラックが発生することを防
止できる。
【図１】本発明の平面図である。
【図２】本発明の平面図である。
【図３】本発明の平面図である。
【図４】本発明の平面図である。
【図５】本発明の断面図である。
【図６】本発明の平面図である。
【図７】従来のＢＧＡパッケージの構造図である。
【図８】従来のＢＧＡパッケージの断面図，平面図であ
る。
る。
１０ ベース部材 １４，２５，３４ 保護膜 １４ａ 部分 １４ｂ 本体部分 １４ｃ 保護膜削除部分 １５，２１，３１ 端子パッド １７ スルーホール １８ 信号配線 ２０ パッケージ基板 ２２，３２ ニッケル層 ２３，３３ 金層 ２４ クロム層 ３０ マザーボード基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 除村 均 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 太田黒 浩幸 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 海津 勝美 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内
Claims (6)
- 【請求項１】 ベース部材の表面に端子パッドを設け、
かつ、上記ベース部材の表面をベース部材と熱膨張係数
の異なる保護膜で被覆する電子部品において、 上記端子パッド及びその周縁から離間分離して保護膜を
設けたことを特徴とする電子部品。 - 【請求項２】 ベース部材の表面に端子パッドを設け、
かつ、上記ベース部材の表面をベース部材と熱膨張係数
の異なる保護膜で被覆する電子部品において、 上記保護膜を端子パッドの周縁を被覆する部分と、その
周囲の本体部分との間に、保護膜削除部分を設け、上記
端子パッドの周縁を被覆する部分と本体部分とを分離し
たことを特徴とする電子部品。 - 【請求項３】 ベース部材の表面に端子パッドを設け、
かつ、上記ベース部材の表面をベース部材と熱膨張係数
の異なる保護膜で被覆する電子部品において、 上記保護膜を端子パッド及びその周縁だけを被覆するよ
う形成したことを特徴とする電子部品。 - 【請求項４】 請求項２記載の電子部品において、 前記保護膜の端子パッドの周縁を被覆する部分を金属レ
ジストで形成したことを特徴とする電子部品。 - 【請求項５】 請求項１乃至４のいずれかに記載の電子
部品において、 前記ベース部材は、半導体回路のパッケージ基板である
ことを特徴とする電子部品。 - 【請求項６】 請求項１乃至４のいずれかに記載の電子
部品において、 前記ベース部材は、マザーボード基板であることを特徴
とする電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4192896A JPH09237802A (ja) | 1996-02-28 | 1996-02-28 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4192896A JPH09237802A (ja) | 1996-02-28 | 1996-02-28 | 電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09237802A true JPH09237802A (ja) | 1997-09-09 |
Family
ID=12621909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4192896A Withdrawn JPH09237802A (ja) | 1996-02-28 | 1996-02-28 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09237802A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6736306B2 (en) | 2001-02-05 | 2004-05-18 | Samsung Electronics Co., Ltd. | Semiconductor chip package comprising enhanced pads |
| WO2010097898A1 (ja) * | 2009-02-25 | 2010-09-02 | セイコーインスツル株式会社 | 圧電振動子、圧電振動子の実装体、及び圧電振動子の製造方法 |
| JP2010193029A (ja) * | 2009-02-17 | 2010-09-02 | Seiko Instruments Inc | 電子部品、電子装置、及び電子部品製造方法 |
| JP2012109507A (ja) * | 2010-11-16 | 2012-06-07 | Stats Chippac Ltd | 半導体素子およびフリップチップ相互接続構造を形成する方法 |
-
1996
- 1996-02-28 JP JP4192896A patent/JPH09237802A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10388626B2 (en) | 2000-03-10 | 2019-08-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming flipchip interconnect structure |
| US6736306B2 (en) | 2001-02-05 | 2004-05-18 | Samsung Electronics Co., Ltd. | Semiconductor chip package comprising enhanced pads |
| JP2010193029A (ja) * | 2009-02-17 | 2010-09-02 | Seiko Instruments Inc | 電子部品、電子装置、及び電子部品製造方法 |
| WO2010097898A1 (ja) * | 2009-02-25 | 2010-09-02 | セイコーインスツル株式会社 | 圧電振動子、圧電振動子の実装体、及び圧電振動子の製造方法 |
| CN102334288A (zh) * | 2009-02-25 | 2012-01-25 | 精工电子有限公司 | 压电振动器、压电振动器的安装体及压电振动器的制造方法 |
| US8415862B2 (en) | 2009-02-25 | 2013-04-09 | Seiko Instruments Inc. | Piezoelectric vibrator, piezoelectric vibrator mounting body, and piezoelectric vibrator manufacturing method |
| JP5281144B2 (ja) * | 2009-02-25 | 2013-09-04 | セイコーインスツル株式会社 | 圧電振動子、及び圧電振動子の実装体 |
| JP2012109507A (ja) * | 2010-11-16 | 2012-06-07 | Stats Chippac Ltd | 半導体素子およびフリップチップ相互接続構造を形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5412539A (en) | Multichip module with a mandrel-produced interconnecting decal | |
| US5886415A (en) | Anisotropic conductive sheet and printed circuit board | |
| US5715144A (en) | Multi-layer, multi-chip pyramid and circuit board structure | |
| JP2768650B2 (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| US7327018B2 (en) | Chip package structure, package substrate and manufacturing method thereof | |
| US7250355B2 (en) | Multilayered circuit substrate, semiconductor device and method of producing same | |
| US6303878B1 (en) | Mounting structure of electronic component on substrate board | |
| JP3158073B2 (ja) | 電子素子のパッケージ方法および電子素子パッケージ | |
| JPH10242332A (ja) | 半導体装置 | |
| JPH09237802A (ja) | 電子部品 | |
| JP3330468B2 (ja) | 配線基板及び半導体装置 | |
| US20040195699A1 (en) | Semiconductor package with recess for die | |
| JP2000101237A (ja) | ビルドアップ基板 | |
| JPH08288316A (ja) | 半導体装置 | |
| US20050224933A1 (en) | Thermally enhanced component interposer: finger and net structures | |
| JP2947563B2 (ja) | 半導体装置 | |
| JP3153062B2 (ja) | 電子部品搭載用基板 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JP2970595B2 (ja) | Ｂｇａ型半導体装置 | |
| JPH07130900A (ja) | 半導体装置 | |
| JP3424515B2 (ja) | 電子部品の実装構造 | |
| KR100861508B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JPH11111882A (ja) | Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030506 |