JPH10242332A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH10242332A
JPH10242332A JP9055442A JP5544297A JPH10242332A JP H10242332 A JPH10242332 A JP H10242332A JP 9055442 A JP9055442 A JP 9055442A JP 5544297 A JP5544297 A JP 5544297A JP H10242332 A JPH10242332 A JP H10242332A
Authority
JP
Japan
Prior art keywords
circuit board
connection pad
internal
semiconductor device
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9055442A
Other languages
English (en)
Other versions
JP3627428B2 (ja
Inventor
Takeshi Wakabayashi
猛 若林
Shinji Wakizaka
伸治 脇坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP05544297A priority Critical patent/JP3627428B2/ja
Publication of JPH10242332A publication Critical patent/JPH10242332A/ja
Application granted granted Critical
Publication of JP3627428B2 publication Critical patent/JP3627428B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 上面に半導体チップが搭載されたサブ回路基
板において、その下面に形成された第２の接続パッドと
その内部に形成された内部導通部との接合強度を強くす
る。 【解決手段】 １つの内部導通部４Ａから２つに分岐さ
れた内部導通部４ａ、４ｂは１つの第２の接続パッド３
に接続されている。この場合、内部導通部が１本である
場合と比較して、各内部導通部４ａ、４ｂの外径を大き
くすることなく、第２の接続パッド３と内部導通部４
ａ、４ｂとの接合面積を２倍にすることができる。な
お、第２の接続パッド３に接続される内部導通部を１本
とし、その外径を大きくしても、接続面積を大きくする
ことができるが、この場合、サブ回路基板１にクラック
が発生しやすくなり、好ましくない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体装置に関
し、特に、半導体チップを回路基板上に搭載してなる半
導体装置に関する。
【０００２】
【従来の技術】例えばＣＳＰ(chip size package)と呼
ばれるＬＳＩ等からなる半導体チップの実装技術では、
半導体チップを回路基板（メイン回路基板）上に直接実
装するのではなく、サブ回路基板を介して実装してい
る。この場合、サブ回路基板の平面サイズは半導体チッ
プの平面サイズとほぼ同じとなっている。
【０００３】図４は従来のこのような半導体装置の一例
を示したものである。サブ回路基板１は複数枚（例えば
３枚）のセラミック基板１ａを積層したものからなって
いる。このサブ回路基板１の上面周辺部には、導電性ペ
ースト（例えば銀とパラジウムの混合ペースト、以下同
じ。）を焼成硬化してなる複数個の第１の接続パッド２
が配列形成されている。サブ回路基板１の下面全体に
は、導電性ペーストを焼成硬化してなる複数個の第２の
接続パッド３が格子状に配列形成されている。第１の接
続パッド２と第２の接続パッド３との相対応するもの同
士は、それぞれ、サブ回路基板１内に形成された、導電
性ペーストを焼成硬化してなる内部導通部４を介して接
続されている。第１の接続パッド２の上面にはニッケル
メッキ層５および金メッキ層６がこの順に形成されてい
る。第２の接続パッド３の下面にはニッケルメッキ層
７、金メッキ層８およびハンダバンプ９がこの順で形成
されている。
【０００４】半導体チップ１１は、チップ本体１２の下
面周辺部に複数個の接続パッド１３が配列形成され、接
続パッド１３の中央部を除くチップ本体１２の下面全体
に保護膜（パッシベーション膜）１４が形成され、接続
パッド１３の露出面下に下地金属層１５を介して金メッ
キからなる金バンプ１６が形成された構造となってい
る。そして、半導体チップ１１は、その金バンプ１６を
サブ回路基板１の第１の接続パッド２上の金メッキ層６
に金属拡散接合されていることにより、サブ回路基板１
上に搭載されている。この場合、半導体チップ１１とサ
ブ回路基板１との間にはエポキシ樹脂等からなる樹脂封
止材１７が設けられている。
【０００５】次に、この半導体装置におけるサブ回路基
板１の製造方法の一例について説明する。まず、未焼成
の３枚のセラミック基板１ａにスルーホールを形成す
る。次に、スルーホール内に導電性ペーストを充填す
る。次に、未焼成の３枚のセラミック基板１ａの各面に
印刷により導電性ペーストからなるパターンを形成す
る。次に、未焼成の３枚のセラミック基板１ａを積層
し、加圧しながら焼成することにより、３枚のセラミッ
ク基板１ａを硬化させるとともに、導電性ペーストを硬
化させて、第１、第２の接続パッド２、３および内部導
通部４を形成する。この場合、第２の接続パッド３の部
分は、実際には、図５に示すようになる。すなわち、印
刷により形成された導電性ペーストからなる未焼成の第
２の接続パッド３は加圧されて未焼成のセラミック基板
１ａの下面にめり込むが、焼成後に加圧力が解除される
と、多少復元してやや盛り上がる。この結果、第２の接
続パッド３の断面形状はかなり薄い楕円に近い形状とな
り、その上側半分がサブ回路基板１の下面に埋め込まれ
ることになる。次に、第２の接続パッド３の下側半分の
表面に無電解メッキによりニッケルメッキ層７を膜厚２
〜３μｍ程度に形成し、また第１の接続パッド２の表面
にニッケルメッキ層５を同様に形成する。次に、ニッケ
ルメッキ層７の表面に無電解メッキにより金メッキ層８
を膜厚０．２〜１μｍ程度に形成し、またニッケルメッ
キ層５の表面に金メッキ層６を同様に形成する。次に、
金メッキ層８の表面にハンダバンプ９をリフローにより
ほぼ球状となるように形成する。かくして、サブ回路基
板１が製造される。
【０００６】
【発明が解決しようとする課題】ところで、従来のこの
ような半導体装置では、導電性ペーストを焼成硬化して
なる第２の接続パッド３とセラミック基板１ａとの密着
性があまり良くないので、第２の接続パッド３が剥離し
ないようにするためには、第２の接続パッド３と最下層
のセラミック基板１ａのスルーホールに形成された内部
導通部４との接合強度を強くする方が望ましい。この場
合、当該接合強度は第２の接続パッド３と当該内部導通
部４との接合面積が大きいほど強くなる。したがって、
当該接合強度を強くするには当該内部導通部４の外径を
大きくすることが考えられる。しかしながら、当該内部
導通部４の外径を大きくすると、内部導通部４の線膨張
係数とセラミック基板１ａの線膨張係数とが互いに異な
る関係から、温度変化により、最下層のセラミック基板
１ａのスルーホールの下端部周辺部に応力集中が生じる
ことになる。このような応力集中が生じると、最下層の
セラミック基板１ａのスルーホールの下端部周辺部から
セラミック基板１ａ内にかけてクラックが発生すること
がある。そこで、従来では、当該内部導通部４の外径を
最下層のセラミック基板１ａにクラックが発生しない範
囲でなるべく大きくしている。したがって、当該接合強
度に限界があるという問題があった。ここで、寸法の一
例を述べると、第２の接続パッド３の外径を０．５ｍｍ
程度とした場合、当該内部導通部４の外径は０．１ｍｍ
程度としている。一方、当該内部導通部４の外径を０．
１ｍｍ程度とした場合、この寸法は実際にはかなり小さ
いので、当該内部導通部４を形成するときに異物が混入
すると、この異物の混入した部分で当該内部導通部４が
断線することがあるという問題もあった。この発明の第
１の課題は、回路基板にクラックが発生しない範囲で接
続パッドと内部導通部との接合強度をより一層強くする
ことである。この発明の第２の課題は、異物が混入して
も内部導通部が断線しにくいようにすることである。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
一の面に半導体チップが搭載された回路基板の他の面に
複数の接続パッドが形成されてなる半導体装置におい
て、前記複数の接続パッドのうち少なくとも１つの接続
パッドに対して、当該接続パッドの近傍において前記回
路基板内に設けられた内部導通部を複数接続させたもの
である。請求項２記載の発明は、一の面に半導体チップ
が搭載された回路基板の他の面に複数の接続パッドが形
成されてなる半導体装置において、前記回路基板内に設
けられた複数の内部導通部のうち少なくとも１つを複数
に分岐された状態で１つの前記接続パッドに接続させた
ものである。請求項３記載の発明は、一の面に半導体チ
ップが搭載された回路基板の他の面に複数の接続パッド
が形成されてなる半導体装置において、前記回路基板内
に設けられた複数の内部導通部のうち同電位の複数の内
部導通部を１つの前記接続パッドに接続させたものであ
る。
【０００８】この発明によれば、１つの接続パッドに対
して、当該接続パッドの近傍において回路基板内に設け
られた内部導通部を複数接続させているので、当該内部
導通部の外径を大きくすることなく当該接続パッドと当
該内部導通部との接合面積を大きくすることができ、し
たがって回路基板にクラックが発生しない範囲で接続パ
ッドと内部導通部との接合強度をより一層強くすること
ができる。また、請求項２記載の発明によれば、複数に
分岐された状態で１つの接続パッドに接続される内部導
通部を形成するとき、複数の分岐部分に同時に異物が混
入する確率が極めて少なく、１つの分岐部分に異物が混
入しても、残りの分岐部分で導通状態を確保することが
でき、したがって異物が混入しても内部導通部が断線し
にくいようにすることができる。
【０００９】
【発明の実施の形態】図１はこの発明の第１実施形態に
おける半導体装置を示したものであり、図２は同半導体
装置の一部を示したものである。これらの図において、
図４および図５と同一名称部分には同一の符号を付し、
その説明を適宜省略する。この実施形態を説明するに、
説明の便宜上、まず、最下層のセラミック基板１ａの部
分について図２を参照して説明する。最下層のセラミッ
ク基板１ａには、１つの第２の接続パッド３に対して、
２つのスルーホール２１、２２が互いに平行して形成さ
れている。各スルーホール２１、２２内には内部導通部
４ａ、４ｂが共に１つの第２の接続パッド３に接続され
て形成されている。この場合、内部導通部４ａ、４ｂ
は、最下層のセラミック基板１ａと中間層のセラミック
基板１ａとの間に形成された１つの内部導通部４Ａから
分岐されたものである。すなわち、１つの内部導通部４
Ａと１つの第２の接続パッド３とは２つの内部導通部４
ａ、４ｂを介して接続されている。
【００１０】このように、この半導体装置では、１つの
内部導通部４Ａから２つに分岐された内部導通部４ａ、
４ｂを１つの第２の接続パッド３に接続しているので、
内部導通部４ａ、４ｂの外径を大きくすることなく第２
の接続パッド３と内部導通部４ａ、４ｂとの接合面積を
２倍にすることができる。したがって、サブ回路基板１
にクラックが発生しない範囲で第２の接続パッド３と内
部導通部４ａ、４ｂとの接合強度をより一層強くするこ
とができる。ここで、寸法の一例を述べると、内部導通
部４ａ、４ｂの外径を共に０．１ｍｍ程度、内部導通部
４ａ、４ｂ間の間隔を０．１ｍｍ程度、第２の接続パッ
ド３の外径を０．５ｍｍ程度とする。
【００１１】また、２つに分岐された状態で１つの第２
の接続パッド３に接続される内部導通部４ａ、４ｂを形
成するときに、２つの内部導通部４ａ、４ｂに同時に異
物が混入する確率が極めて少なく、例えば左側の内部導
通部４ａに異物が混入しても、右側の内部導通部４ｂが
導通状態を確保することができる。したがって、異物が
混入しても、内部導通部４ａ、４ｂを含む全体の内部導
通部４が断線しにくいようにすることができる。
【００１２】ところで、図１に示すように、中間層のセ
ラミック基板１ａと最上層のセラミック基板１ａとの間
に形成された内部導通部４Ｂから２つに分岐された内部
導通部４ｃ、４ｄを１つの第２の接続パッド３に接続し
てもよい。また、図示していないが、第１の接続パッド
２から２つに分岐された内部導通部を１つの第２の接続
パッド３に接続してもよい。これらの場合も、最下層の
セラミック基板１ａと中間層のセラミック基板１ａとの
間に形成された内部導通部４Ａから２つに分岐された内
部導通部４ａ、４ｂを１つの第２の接続パッド３に接続
した場合と同様の作用効果を有する。
【００１３】なお、上記第１実施形態では、内部導通部
４を２つに分岐した状態で第２の接続パッド３に接続し
た場合について説明したが、これに限定されず、内部導
通部４を３つ以上に分岐した状態で第２の接続パッド３
に接続してもよい。
【００１４】図３はこの発明の第２実施形態における半
導体装置の一部を示したものである。この図において、
図２と同一名称部分には同一の符号を付し、その説明を
適宜省略する。この実施形態を図３を参照して説明す
る。最下層のセラミック基板１ａには、１つの第２の接
続パッド３に対して、２つのスルーホール３１、３２が
互いに平行して形成され、中間層のセラミック基板１ａ
には、スルーホール３３がスルーホール３２に連続して
形成されている。最下層のセラミック基板１ａに形成さ
れたスルーホール３１、３２内には、内部導通部４ｅ、
４ｆが共に１つの第２の接続パッド３に接続されて形成
され、中間層のセラミック基板１ａに形成されたスルー
ホール３３内には内部導通部４ｇが内部導通部４ｆに接
続されて形成されている。最下層のセラミック基板１ａ
と中間層のセラミック基板１ａとの間には内部導通部４
Ｃが形成され、中間層のセラミック基板１ａと最上層の
セラミック基板１ａとの間には内部導通部４Ｄが形成さ
れている。内部導通部４Ｃと第２の接続パッド３とは内
部導通部４ｅを介して接続され、内部導通部４Ｄと第２
の接続パッド３とは内部導通部４ｆ、４ｇを介して接続
されている。この場合、内部導通部４Ｃと内部導通部４
Ｄとが同電位となっているので、内部導通部４Ｃを含む
全体の内部導通部４と内部導通部４Ｄを含む全体の内部
導通部４とが同電位となっている。
【００１５】このように、この半導体装置では、同電位
の２つの内部導通部４、４を１つの第２の接続パッド３
に接続しているので、第２の接続パッド３の数を減らす
ことができ、装置を小型化することができる。また、こ
の半導体装置をメイン回路基板に搭載する場合、サブ回
路基板１とメイン回路基板との接合箇所を少なくするこ
とができるので、接合作業の歩留まりを向上させること
ができ、またメイン回路基板の配線を簡素化することも
できる。
【００１６】なお、上記第２実施形態では、同電位の２
つの内部導通部４、４を１つの第２の接続パッド３に接
続した場合について説明したが、これに限定されず、同
電位の３つ以上の内部導通部を１つの第２の接続パッド
３に接続するようにしてもよい。また、上記第１および
第２実施形態では、サブ回路基板１にセラミック基板を
用いたが、これに限定されず、ガラスエポキシ基板等を
用いてもよく、またポリイミド基板等のフレキシブル基
板を用いてもよい。さらに、半導体チップ１とサブ回路
基板１との組合わせは、ＣＳＰに限らず、ＢＧＡ(ball
grid array)等としてもよい。
【００１７】
【発明の効果】以上説明したように、この発明によれ
ば、１つの接続パッドに対して、当該接続パッドの近傍
において回路基板内に設けられた内部導通部を複数接続
させているので、当該内部導通部の外径を大きくするこ
となく当該接続パッドと当該内部導通部との接合面積を
大きくすることができ、したがって回路基板にクラック
が発生しない範囲で接続パッドと内部導通部との接合強
度をより一層強くすることができる。また、請求項２記
載の発明によれば、複数に分岐された状態で１つの接続
パッドに接続される内部導通部を形成するとき、複数の
分岐部分に同時に異物が混入する確率が極めて少なく、
１つの分岐部分に異物が混入しても、残りの分岐部分で
導通状態を確保することができ、したがって異物が混入
しても内部導通部が断線しにくいようにすることができ
る。
【図面の簡単な説明】
【図１】この発明の第１実施形態における半導体装置を
示す断面図。
【図２】同半導体装置の一部を示す断面図。
【図３】この発明の第２実施形態における半導体装置の
一部を示す断面図。
【図４】従来の半導体装置を示す断面図。
【図５】同半導体装置の一部を示す断面図。
【符号の説明】
１ サブ回路基板 ２ 第１の接続パッド ３ 第２の接続パッド ４ａ、４ｂ 内部導通部 １１ 半導体チップ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 一の面に半導体チップが搭載された回路
    基板の他の面に複数の接続パッドが形成されてなる半導
    体装置において、前記複数の接続パッドのうち少なくと
    も１つの接続パッドに対して、当該接続パッドの近傍に
    おいて前記回路基板内に設けられた内部導通部が複数接
    続されていることを特徴とする半導体装置。
  2. 【請求項２】 一の面に半導体チップが搭載された回路
    基板の他の面に複数の接続パッドが形成されてなる半導
    体装置において、前記回路基板内に設けられた複数の内
    部導通部のうち少なくとも１つが複数に分岐された状態
    で１つの前記接続パッドに接続されていることを特徴と
    する半導体装置。
  3. 【請求項３】 一の面に半導体チップが搭載された回路
    基板の他の面に複数の接続パッドが形成されてなる半導
    体装置において、前記回路基板内に設けられた複数の内
    部導通部のうち同電位の複数の内部導通部が１つの前記
    接続パッドに接続されていることを特徴とする半導体装
    置。
  4. 【請求項４】 前記回路基板の平面サイズは前記半導体
    チップの平面サイズとほぼ同じであることを特徴とする
    請求項１〜３のいずれかに記載の半導体装置。
JP05544297A 1997-02-25 1997-02-25 半導体装置 Expired - Fee Related JP3627428B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05544297A JP3627428B2 (ja) 1997-02-25 1997-02-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05544297A JP3627428B2 (ja) 1997-02-25 1997-02-25 半導体装置

Publications (2)

Publication Number Publication Date
JPH10242332A true JPH10242332A (ja) 1998-09-11
JP3627428B2 JP3627428B2 (ja) 2005-03-09

Family

ID=12998719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05544297A Expired - Fee Related JP3627428B2 (ja) 1997-02-25 1997-02-25 半導体装置

Country Status (1)

Country Link
JP (1) JP3627428B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190771A (ja) * 2005-01-05 2006-07-20 Renesas Technology Corp 半導体装置
WO2007040229A1 (ja) * 2005-10-03 2007-04-12 Rohm Co., Ltd. 半導体装置
JP2007129207A (ja) * 2005-10-03 2007-05-24 Rohm Co Ltd 半導体装置
JP2009065149A (ja) * 2008-08-27 2009-03-26 Shinko Electric Ind Co Ltd 配線基板
US7830011B2 (en) 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
JP2011014764A (ja) * 2009-07-03 2011-01-20 Casio Computer Co Ltd 半導体装置およびその製造方法
JP2011014765A (ja) * 2009-07-03 2011-01-20 Casio Computer Co Ltd 半導体構成体およびその製造方法並びに半導体装置およびその製造方法
JP2012018965A (ja) * 2010-07-06 2012-01-26 Denso Corp 多層配線基板及びビアホールの製造方法
JPWO2010026956A1 (ja) * 2008-09-02 2012-02-02 日本電気株式会社 半導体装置及びその製造方法
JP2012028730A (ja) * 2010-07-21 2012-02-09 Samsung Electro-Mechanics Co Ltd 多層回路基板及び多層回路基板の製造方法
US8525335B2 (en) 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
JP2013251579A (ja) * 2013-09-05 2013-12-12 Shinko Electric Ind Co Ltd 配線基板の製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830011B2 (en) 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
JP2006190771A (ja) * 2005-01-05 2006-07-20 Renesas Technology Corp 半導体装置
WO2007040229A1 (ja) * 2005-10-03 2007-04-12 Rohm Co., Ltd. 半導体装置
JP2007129207A (ja) * 2005-10-03 2007-05-24 Rohm Co Ltd 半導体装置
US8659174B2 (en) 2005-10-03 2014-02-25 Rohm Co., Ltd. Semiconductor device
US8063495B2 (en) 2005-10-03 2011-11-22 Rohm Co., Ltd. Semiconductor device
US8432046B2 (en) 2005-10-03 2013-04-30 Rohm Co., Ltd. Semiconductor device
JP2009065149A (ja) * 2008-08-27 2009-03-26 Shinko Electric Ind Co Ltd 配線基板
JPWO2010026956A1 (ja) * 2008-09-02 2012-02-02 日本電気株式会社 半導体装置及びその製造方法
US8525335B2 (en) 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
JP2011014765A (ja) * 2009-07-03 2011-01-20 Casio Computer Co Ltd 半導体構成体およびその製造方法並びに半導体装置およびその製造方法
JP2011014764A (ja) * 2009-07-03 2011-01-20 Casio Computer Co Ltd 半導体装置およびその製造方法
US8754525B2 (en) 2009-07-03 2014-06-17 Tera Probe, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
US8946079B2 (en) 2009-07-03 2015-02-03 Tera Probe, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
US9406637B2 (en) 2009-07-03 2016-08-02 Aoi Electronics Co., Ltd. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
JP2012018965A (ja) * 2010-07-06 2012-01-26 Denso Corp 多層配線基板及びビアホールの製造方法
JP2012028730A (ja) * 2010-07-21 2012-02-09 Samsung Electro-Mechanics Co Ltd 多層回路基板及び多層回路基板の製造方法
JP2013251579A (ja) * 2013-09-05 2013-12-12 Shinko Electric Ind Co Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
JP3627428B2 (ja) 2005-03-09

Similar Documents

Publication Publication Date Title
JP2825083B2 (ja) 半導体素子の実装構造
US8293574B2 (en) Semiconductor device having a plurality of semiconductor constructs
JP2001077293A (ja) 半導体装置
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JPH06510396A (ja) 集積回路チップ・キャリア
KR20050022336A (ko) 반도체장치
JP3627428B2 (ja) 半導体装置
JPH0831868A (ja) Ｂｇａ型半導体装置
US7847414B2 (en) Chip package structure
US6504239B1 (en) Semiconductor device having dummy pattern that relieves stress
JPH0547842A (ja) 半導体装置
JP4189327B2 (ja) 半導体装置
JP3899755B2 (ja) 半導体装置
JP2934876B2 (ja) 半導体装置及びその製造方法
KR100337455B1 (ko) 반도체패키지
JP3397045B2 (ja) 半導体装置及びその製造方法
JPH10233417A (ja) 半導体装置及びその製造方法
JP3088391B2 (ja) 半導体装置
US20040135252A1 (en) Arrangement for the protection of three-dimensional structures on wafers
JP3316532B2 (ja) 半導体装置及びその製造方法
JP2001177251A (ja) 多層配線基板
JPH10107084A (ja) 半導体装置及びその製造方法
KR100379086B1 (ko) 반도체패키지제조방법
JP2898678B2 (ja) 電子部品搭載用基板
JPS6362240A (ja) 多層セラミツク配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121217

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121217

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees