JP2009065149A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2009065149A
JP2009065149A JP2008218093A JP2008218093A JP2009065149A JP 2009065149 A JP2009065149 A JP 2009065149A JP 2008218093 A JP2008218093 A JP 2008218093A JP 2008218093 A JP2008218093 A JP 2008218093A JP 2009065149 A JP2009065149 A JP 2009065149A
Authority
JP
Japan
Prior art keywords
wiring board
connection pad
curved
wiring
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008218093A
Other languages
English (en)
Other versions
JP5124389B2 (ja
Inventor
Yasushi Yokota
泰志 横田
Akio Horiuchi
章夫 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008218093A priority Critical patent/JP5124389B2/ja
Publication of JP2009065149A publication Critical patent/JP2009065149A/ja
Application granted granted Critical
Publication of JP5124389B2 publication Critical patent/JP5124389B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】本発明は曲面部を有する接続パッドが設けられた配線基板に関し、実装される電子部品との接続性の向上を図ることを課題とする。
【解決手段】配線層と絶縁層が積層された構造を有し配線層18aに配線基板表面から露出する接続パッド28が接続された配線基板であって、前記接続パッド28が配線基板表面から突出した曲面部28aを有し、且つこの曲面部28aの表面を凹凸形状とする。
【選択図】 図12

Description

本発明は配線基板に係り、特に曲面部を有する接続パッドが設けられた配線基板に関する。
例えば、電子部品が実装される配線基板を製造する方法として、支持体の上に剥離できる状態で所要の配線層を形成した後に、配線層を支持体から分離して配線基板を得る方法がある。特許文献1及び2には、樹脂基板の上に銅箔をその周縁側のみを接着層で接着して形成することにより仮基板(支持体)を形成し、その上にビルドアップ配線層を形成した後に、その接着層の内側部分を切断することにより、銅箔及びビルドアップ配線層を仮基板から分離して配線基板を得る方法が記載されている。
この種の配線基板の製造方法では、ビルドアップ配線層の形成時には仮基板が支持体として機能するため、ビルドアップ配線層を確実に制度よく形成することができる。また、ビルドアップ配線層が形成された後に仮基板は除去されるため、製造される配線基板の薄型化及び電気的特性の向上を図ることができる。
ところで、従来では支持体のビルドアップ配線層が形成される面は平坦な面とされており、その表面に特に加工を行うことはされていなかった。このため、ビルドアップ配線層の金属配線の外部に露出した接続端子となる部位(以下、外部接続端子部という)は、仮基板の表面が転写されるために平坦面となっていた。
特開2005−236244号公報
しかしながら、外部接続端子部が平坦面である配線基板は、この配線基板に電子部品を実装し接合金属(例えば、はんだ)で接合しようとした場合、接合強度に問題が生じる場合がある。例えば、電子部品と配線基板の熱膨張率の相違に起因した応力が発生した場合、この応力は外部接続端子と電子部品の端子との接触部分に印加されてしまう。このため、外部接続端子が平坦面であると、電子部品の端子との接合部分の接合強度が不足し接続不良が発生してしまうおそれがあるという問題点があった。
本発明は上記の点に鑑みてなされたものであり、実装される電子部品との接続性の向上を図りうる配線基板を提供することを目的とする。
上記の課題は、本発明の第1の観点からは、
配線層と絶縁層が積層された構造を有し、前記配線層に配線基板表面から露出する接続パッドが接続された配線基板であって、
前記接続パッドが、前記配線基板表面から突出した曲面部を有し、
且つ、該曲面部の表面を凹凸形状としたことを特徴とする配線基板により解決することができる。
本発明によれば、接続パッドの表面は球面状の曲面形状ではなく、凹凸を有した曲面形状となるため、配線基板に電子部品が実装された際、球面状の接続パッドに比べて電子部品の端子と接続パッドとの接触面積を増加させることができる。これにより、電子部品の端子と接続パッドをはんだ等の接合金属により接合する際、接合面積が従来よりも増大するため接合強度を高めることができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
次に、本発明を実施するための最良の形態について図面と共に説明する。
(本発明の第1参考例)
図1〜図6は本発明の第1参考例である配線基板の製造方法を順に示す断面図である。配線基板を製造するには、先ず図1(A)に示すように、一対の銅箔12(支持体)を用意する。この銅箔12の厚さは、例えば35〜100μmである。また銅箔12には、配線形成領域Aとその外側の外周部Bがそれぞれ画定されている。
上記の一対の銅箔12は、接着剤11により接着されて一体化し、支持体10(支持体の複合体)を形成する。図1(B)は、一対の銅箔12が接着剤11により接着され、支持体10が形成された状態を示している。
接着剤11の配設位置は、外周部B内に設定されている。よって、外周部Bを除く配線形成領域Aにおいては、一対の銅箔12は接着されておらず、単に対峙した状態となっている。尚、図1(B)では理解を容易とするために、接着剤11の厚さを実際より誇張して示し、よって一対の銅箔12が離間しているように図示している。しかしながら、実際には接着剤11は薄い膜となっており、よって一対の銅箔12は略密着した状態となっている。
次いで、図1(C)に示すように、支持体10の両面側に、所要部(後述する曲面凸状接続パッド18の形成位置に対応する位置)に開口部16Xが設けられたレジスト膜16を形成する。このレジスト膜16としては、例えばドライフィルムを利用することができる。
支持体10にレジスト膜16が形成されると、この支持体10はエッチング装置内に投入される。図2(A)は、支持体10がエッチング装置内に投入された状態を模式的に示す図である。エッチング装置内に投入された支持体10は、図示しない搬送ローラに案内されて装置内を図中左方向に速度Vで移動する。
また、同図に示すようにエッチング装置内には、支持体10の移動位置を挟んでその上下に複数のシャワーノズル19が配設されている。この各シャワーノズル19からは、銅箔12をエッチングするエッチング液が噴射される構成とされている。
シャワーノズル19からのエッチング液は、レジスト膜16に形成された開口部16Xを介して銅箔12に噴射され、よって銅箔12はこのエッチング液によりエッチングされる。この際、シャワーノズル19からのエッチング液による銅箔12のエッチング量は、銅箔12の厚さの範囲内で行われるよう設定されている。このエッチング量の調整は、エッチング装置内における支持体10の搬送速度により制御することが可能である。
図2(B)は、エッチング装置で銅箔12がエッチングされた状態を示している。シャワーノズル19からのエッチング液は、開口部16Xの中央部分に多く噴射され、レジスト膜16の外周近傍においては噴射量が少なくなるため、開口部16Xの中央位置における銅箔12のエッチング量は大きくなり、外周に行くほどエッチング量は小さくなる。このため、エッチング後における開口部16X内における銅箔12の表面形状は、球面状の曲面を有した凹部となる(以下、この部位を曲面状凹部13という)。この曲面状凹部13は、後述する曲面凸状接続パッド18の形成位置に対応する位置に形成される。
尚、本参考例では上記のように曲面状凹部13を形成するのにエッチング法を用いているが、曲面状凹部13の形成はエッチング法に限定されるものではなく、例えばサンドブラスト処理やプレス加工等によっても形成することが可能である。
上記のように銅箔12の曲面凸状接続パッド18の形成位置に対応する位置に、曲面状凹部13が形成されると、銅箔12をめっき給電層に利用する電解めっきにより、図3(A)に示すように曲面状凹部13上には第1配線層となる曲面凸状接続パッド18が形成される。この曲面凸状接続パッド18は、レジスト膜16に形成された開口部16X内に形成されており、パッド表面めっき層25とパッド本体26とにより構成されている。
パッド表面めっき層25は図5(C)に拡大して示すように、Au膜25a,Pd膜25b,Ni膜25cにより形成されている。よって、曲面凸状接続パッド18を形成するには、先ずAu膜25a,Pd膜25b,Ni膜25cを順にめっきすることによりパッド表面めっき層25を形成し、続いてこのパッド表面めっき層25上にCuからなるパッド本体26をめっきにより形成する。
この際、曲面凸状接続パッド18は、前記のように曲面状凹部13上に形成される。また、曲面状凹部13の形状は、従来のような平坦面ではなく球面状の曲面を有した凹部である。このため図5(C)に示されるように、パッド本体26の配線基板表面(具体的には、第1絶縁層20の表面)から露出する部分に曲面部26aが形成され、この曲面部26aの表面にパッド表面めっき層25が形成された構成となる。
このように曲面凸状接続パッド18が形成されると、その後に図3(B)に示すように、レジスト膜16が除去される。尚、曲面凸状接続パッド18は、後に説明するように第1の接続端子C1として機能する。
続いて、図3(C)に示すように、支持体10の上下両面に曲面凸状接続パッド18及び接続端子C1を被覆する第1絶縁層20をそれぞれ形成する。第1絶縁層20の材料としては、エポキシ系樹脂、ポリイミド系樹脂などが使用される。第1絶縁層20の形成方法の一例としては、支持体10の両面側に樹脂フィルムをそれぞれラミネートした後に、樹脂フィルムをプレス(押圧)しながら130〜150℃の温度で熱処理して硬化させることにより第1絶縁層20を得ることができる。
次いで、図3(D)に示すように、支持体10の上下両面に形成された第1絶縁層20に、曲面凸状接続パッド18が露出するようにレーザ加工法等を用いて第1ビアホール20Xをそれぞれ形成する。尚、第1絶縁層20は、感光性樹脂膜をフォトリソグラフィによりパターニングして形成してもよいし、またスクリーン印刷により開口部が設けられた樹脂膜をパターニングする方法を用いてもよい。
続いて、図3(E)に示すように、支持体10の両面側に、第1ビアホール20Xを介して曲面凸状接続パッド18(第1配線層)18に接続される銅(Cu)などからなる第2配線層18aを第1絶縁層20上にそれぞれ形成する。第2配線層18aは、例えばセミアディティブ法により形成される。
詳しく説明すると、先ず、無電解めっき又はスパッタ法により、第1ビアホール20X内及び第1絶縁層20の上にCuシード層(不図示)を形成した後に、第2配線層18aに対応する開口部を備えたレジスト膜(不図示)を形成する。次いで、Cuシード層をめっき給電層に利用した電解めっきにより、レジスト膜の開口部にCu層パターン(不図示)を形成する。
続いて、レジスト膜を除去した後に、Cu層パターンをマスクにしてCuシード層をエッチングすることにより、第2配線層18aを得る。尚、第2配線層18aの形成方法としては、上記したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を採用できる。
次いで、図4(A)に示すように、上記と同様な工程を繰り返すことにより、支持体10の上下両面側に、第2配線層18aを被覆する第2絶縁層20aをそれぞれ形成した後に、第2配線層18a上の第2絶縁層20aの部分に第2ビアホール20Yをそれぞれ形成する。更に、第2ビアホール20Yを介して第2配線層18aに接続される第3配線層18bを支持体10の両面側の第2絶縁層20a上にそれぞれ形成する。
更に、支持体10の上下両面側に、第3配線層18bを被覆する第3絶縁層20bをそれぞれ形成した後に、第3配線層18b上の第3絶縁層20bの部分に第3ビアホール20Zをそれぞれ形成する。更に、第3ビアホール20Zを介して第3配線層18bに接続される第4配線層18cを、支持体10の両面側の第第3絶縁層20b上にそれぞれ形成する。
続いて、支持体10の両面側の第4配線層18c上には、開口部22Xが設けられたソルダーレジスト膜22がそれぞれ形成される。これにより、ソルダーレジスト膜22の開口部22X内に露出する第4配線層18cが第2の接続端子C2となる。尚、必要に応じてソルダーレジスト膜22の開口部22X内の第4配線層18cにNi/Auめっき層などのコンタクト層43を形成してもよい。
このようにして、支持体10上の曲面凸状接続パッド18(接続端子C1)の上に所要のビルドアップ配線層が形成される。上記した例では、4層のビルドアップ配線層(第1〜第4配線層18〜18c)を形成したが、n層(nは1以上の整数)のビルドアップ配線層を形成してもよい。
次いで、図4(B)に示すように、ビルドアップ配線層が形成された支持体10の周縁に対応する部分(接着剤11により接続されている部分)を切断し外周部Bを廃棄する。前記ように一対の銅箔12は、接着剤11により接着された以外の部分(配線形成領域A)は、単に一対の銅箔12が対峙した状態となっている。このため、接着剤11により接続されている外周部Bを除去することにより、図5(A)に示すように、支持体10は一対の銅箔12が対向する位置で容易に分離することができる。これによって、銅箔12とビルドアップ配線層とからなる配線部材30がそれぞれ得られる。
その後に、図5(B)に示すように、配線部材30の銅箔12を第1配線層18及び第1絶縁層20に対して選択的に除去する。例えば、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウェットエッチングにより、第1配線層18(Auなど)及び第1絶縁層20に対して銅箔12を選択的にエッチングして除去することができる。
銅箔12を除去することにより、第1絶縁層20から第1の接続端子C1として機能する曲面凸状接続パッド18が露出した状態となる。図5(C)は、第1絶縁層20から露出した曲面凸状接続パッド18を拡大して示している。
同図に示すように、曲面凸状接続パッド18はパッド本体26の上部にパッド表面めっき層25が形成された構成とされている。また、曲面凸状接続パッド18の形状は、図2(B)に示した曲面状凹部13の形状を転写した形状となっている。具体的には、パッド本体26の配線基板表面(第1絶縁層20の表面)から露出する部分に曲面部26aが形成され、この曲面部26aの表面にパッド表面めっき層25が形成された構成となっている。
次いで、第1絶縁層20から露出した曲面凸状接続パッド18にはんだが印刷され、このはんだ印刷がされた配線部材30はリフロー炉に装着されてリフロー処理が行われる。これにより、曲面凸状接続パッド18にはんだバンプ29(接合金属)を形成する。以上の各種製造工程を経ることにより、図6に示すように、第1参考例である配線基板1が製造される。
尚、支持体10が多数個取りの基板であった場合には、はんだバンプ29の形成工程が終了した後、配線部材30を個々の配線基板1に対応する領域で切断(ダイシング等)し、これにより配線基板1を個片化する工程が追加される。
図7は、上記のように製造された配線基板1に半導体チップ40を実装した状態を示している。同図に示す例では、半導体チップ40はポスト状端子40aを外部接続端子としており、このポスト状端子40aを第1の接続端子C1として機能する曲面凸状接続パッド18に接続した構成としている。
この接続状態で、ポスト状端子40aの先端部は曲面凸状接続パッド18の上面と接触しており、またポスト状端子40aと曲面凸状接続パッド18ははんだバンプ29によりはんだ付けされている。更に、半導体チップ40と第1絶縁層20との間にはアンダーフィル樹脂41が充填された構成とされている。尚、第4配線層18cは、配線基板1を例えばマザーボード(図示せず)等に実装するときの外部接続端子(第2の接続端子C2)として機能する。
図8は、ポスト状端子40aと曲面凸状接続パッド18との接合位置を拡大して示す図である。ポスト状端子40aの下端部は、同図に示すように、通常は平坦面となっている。これに対し、本参考例に係る製造方法により製造される配線基板1は、曲面凸状接続パッド18のポスト状端子40aと接触する形状が平坦ではなく曲面形状となっている。
具体的には、本参考例では曲面凸状接続パッド18の先端形状が球面状の曲面を有した凸形状となっている。このため、ポスト状端子40aと曲面凸状接続パッド18は、図8に矢印P1で示す点でのみ接触(即ち、点接触)することとなる。
また、このようにポスト状端子40aと曲面凸状接続パッド18が点P1において点接触することにより、この点P1の周囲にはポスト状端子40aの底面と曲面凸状接続パッド18の表面との間に離間領域(図中、矢印P2で示す)が形成される。そして、この矢印P2で示す離間領域には、はんだ(はんだバンプ29)が進入する。
よって、ポスト状端子40aと曲面凸状接続パッド18が直接接触するのは点P1のみであり、この点P1以外のポスト状端子40aの底面と曲面凸状接続パッド18の表面とが対向する部分では、曲面凸状接続パッド18とポスト状端子40aとの間にはんだが介在した構成となっている。はんだは、曲面凸状接続パッド18(銅が主材料)及びポスト状端子40a(例えば銅合金)の材料よりもやわらかい。
従って、曲面凸状接続パッド18とポスト状端子40aとの間にはんだが介在することにより、このはんだが一種の緩衝材としての機能を奏する。これにより、例えば配線基板1と半導体チップ40との熱膨張率の相違等に起因して曲面凸状接続パッド18とポスト状端子40aとの接合位置に応力が印加されたいとしても、この応力は曲面凸状接続パッド18とポスト状端子40aとの間に介在するはんだが変形することにより吸収される。
よって、配線基板1と半導体チップ40との間に発生する機械的ストレスを軽減することができ、曲面凸状接続パッド18とポスト状端子40aとの接合信頼性を高めることができる。また、はんだバンプ29の曲面凸状接続パッド18及びポスト状端子40aとの接触面積が増大するため、曲面凸状接続パッド18とポスト状端子40aとの接合強度を高めることができる。
図9は、半導体チップ40を配線基板1に実装する際の他の実装構造を示している。即ち、図7を用いて先に説明した半導体チップ40を配線基板1に実装する構造では、第1の接続端子C1である曲面凸状接続パッド18に半導体チップ40を実装した例を示した。これに対して図9に示す実装構造では、ボール状端子40bを用いて半導体チップ40を配線基板1の第4配線層18c(接続端子C2)に接続すると共に、曲面凸状接続パッド18を配線基板1をマザーボード(図示せず)に実装するための接続端子C1として用いる構成とした。
図9(A)は、曲面凸状接続パッド18にはんだバンプ29を配設した例を示している。また、図9(B)は曲面凸状接続パッド18にリードピン45を配設した例を示している。
リードピン45は、曲面凸状接続パッド18と接合されるヘッド部45aと、このヘッド部45aから下方に延出するピン部45bとにより構成される。また、曲面凸状接続パッド18とヘッド部45aは、はんだ46を用いて接合される。この際、曲面凸状接続パッド18は表面が曲面とされているため、はんだ46との接合面背かが増加し、よってリードピン45と曲面凸状接続パッド18との接合強度を高めることができる。
上記のように、配線基板1に形成される曲面凸状接続パッド18は、必ずしも半導体チップ40との接続に限定的にしようされるものではなく、マザーボード等の外部装置と配線基板1とを接続する外部接続端子としても用いることが可能である。この場合、曲面凸状接続パッド18自体が球面状に既に突出した構成であるため、使用するはんだバンプ29の量を削減することができる。
図10は、上記した第1実施例に係る配線基板1の製造方法の変形例により製造された配線基板1を示している。上記した配線基板1の製造方法では、図5(B)を用いて説明した工程において、銅箔12を完全に除去することとした。これに対して、本変形例に係る製造方法では、銅箔12を完全に除去するのではなく、半導体チップ40の実装エリア以外の銅箔12は除去せずに枠状に残す構成したことを特徴としている。
この枠状の銅箔12は、図5(A)の処理により得られた配線部材30に対し、半導体チップ40の実装エリアのみを露出させたエッチングレジスト材を銅箔12上に形成し、これを用いて銅箔12の前記実装エリアのエッチングを行い、その後にエッチングレジスト材を除去することにより得ることができる。このようにした半導体チップ40の実装エリアの外周に残存するよう形成された銅箔12はスティフナーとして機能し、よって配線基板1の機械的な強度を高めることができる。
尚、上記した図7、図8、及び図10に示した例では、半導体チップ40の端子としてポスト状端子40aを用いた例を示したが、半導体チップ40の端子が半球状のバンプであった場合においても本願発明を適用することができ、上記したと同様の効果を実現することができる。
(本発明の一実施形態)
次に、図11及び図12を用いて、本発明の一実施形態に係る配線基板の製造方法について説明する。尚、図11及び図12において、図1〜図10に示した構成と対応する構成については同一符号を付してその説明を省略する。
図11(A)は、一対の銅箔12を接着剤11により接合した構成の支持体10に対し、レジスト膜16が形成された状態を示している。この図11(A)に示す状態は、図1(C)に示した状態と対応している。
図1(C)に示す参考例では、レジスト膜16に単に開口部16Xを形成したのみの構成としていた。これに対して本実施形態では、開口部16Xの内部にリング状パターン16Yを形成したことを特徴としている。
このリング状パターン16Yはレジスト膜16と一体的に形成されており、レジスト膜16に開口部16Xを形成する際に同時に形成されるものである。
このように銅箔12上に開口部16X及びリング状パターン16Yが形成されたレジスト膜16が形成された支持体10は、図2に示したと同様のエッチング装置に送り込まれ、シャワーノズル19から噴射されるエッチング液により開口部16Xから露出した銅箔12に対してエッチングが行われる。
図11(B)は、銅箔12に対するエッチング処理が終了した状態を示している。前記のようにシャワーノズル19からのエッチング液は、レジスト膜16に形成された開口部16Xを介して銅箔12に噴射され、よって銅箔12はこのエッチング液によりエッチングされる。
この際、銅箔12のエッチング量はエッチング液の噴射される量が多い部位ほどエッチング量が多く、噴射される量が少ない部位ではエッチング量が少なくなる。本実施形態において開口部16X内に形成したリング状パターン16Yは、シャワーノズル19からのエッチング液が銅箔12に噴射されるのを阻害する機能を奏する。このため、銅箔12のリング状パターン16Yと対向する位置は、開口部16X内の他の部位に比べてエッチング量が少ないため凸部14aが形成される。従って本実施形態では、銅箔12の開口部16Xと対向する位置には、凹凸部14が形成される。
このように銅箔12に凹凸部14が形成されると、銅箔12をめっき給電層に利用する電解めっきにより、図11(C)に示すように凹凸部14上には凹凸状接続パッド28が形成される。この凹凸状接続パッド28は、レジスト膜16に形成された開口部16X内に形成されており、パッド表面めっき層25とパッド本体26とにより構成されている。
パッド表面めっき層25は図12(A)に拡大して示すように、Au膜25a,Pd膜25b,Ni膜25cにより形成されている。よって本実施形態においても、凹凸状接続パッド28を形成するには、先ずAu膜25a,Pd膜25b,Ni膜25cを順にめっきすることによりパッド表面めっき層25を形成し、続いてこのパッド表面めっき層25上にCuからなるパッド本体26をめっきにより形成する。
このように銅箔12の凹凸部14上に凹凸状接続パッド28が形成されると、第1参考例で図3(B)〜図6を用いて説明した各製造工程が実施され、配線基板1Aが製造される。尚、図3(B)〜図6で実施される製造工程の各処理は第1参考例で説明したのと同一処理であるため、その説明は省略するものとする。
図12(A)は、第1絶縁層20から露出した凹凸状接続パッド28を拡大して示している。同図に示すように、凹凸状接続パッド28の表面形状は、図11(B)に示した凹凸部14の形状を転写した形状となっており、その形状は凸状とされた球面状の曲面の一部に凹部が部分的に形成された形状とされている。具体的には、凹凸状接続パッド28の配線基板表面(第1絶縁層20の表面)から露出する部分に凹凸形状を有した曲面部28aが形成され、この曲面部28aの表面にパッド表面めっき層25が形成された構成となっている。
図12(B)は、本実施形態に係る製造方法により製造された配線基板1Aに半導体チップ40が実装された状態を示している。同図に示す例では、半導体チップ40にはんだからなるボール状端子40bが設けられており、このボール状端子40bを配線基板1Aの凹凸状接続パッド28に接合している。
前記のように凹凸状接続パッド28の表面は球面状の曲面の一部に凹部が部分的に形成された形状、換言すると表面に凹凸が形成された形状となっている。このため、ボール状端子40bと接する凹凸状接続パッド28の表面積は凹凸が存在しない構成に比べて増大し、よってボール状端子40bと凹凸状接続パッド28との接合強度を高めることができる。従って、本実施形態により製造される配線基板1Aにおいても、これに実装される半導体チップ40(電子装置)との機械的及び電気的な接続性を高めることができる。
(本発明の第2参考例)
次に、図13及び図14を用いて、本発明の第2参考例に係る配線基板の製造方法について説明する。尚、図13及び図14において、図1〜図12に示した構成と対応する構成については同一符号を付してその説明を省略する。
図13(A)は、一対の銅箔12が接着剤11により接着された支持体10に対し、レジスト膜16が形成された状態を示している。この図11(A)に示す状態は、図1(C)に示した状態と対応している。
前記した本発明の第1参考例及び本発明の一実施形態では、レジスト膜16をエッチングレジストとして使用し、銅箔12にエッチング処理を行うことにより、この銅箔12上に形成さる曲面凸状接続パッド18及び凹凸状接続パッド28の表面形状を平坦ではない曲面状の凹部及び凸部を有した形状とする方法を用いた。
これに対して本参考例では、レジスト膜16をめっきレジストとして使用し、銅箔12に銅めっきにより曲面状凸部15を形成したことを特徴としている。図13(B)は、銅箔12にめっきを行うことにより曲面状凸部15を形成した状態を示している。
このめっき法としては、例えば特開2001−291954に開示された方法を用いることが望ましい。このめっき方法では、電流密度を10〜20パーセント増加(1.1〜1.2A/dm2)とすることで、開口部16X内の平らな銅箔12上に曲面状凸部15を形成することができる。この方法を用いることにより、曲面状凸部15の表面は球面状の曲面となり、また外側に向け凸となる形状となる。
尚、後の工程において曲面状凸部15は銅箔12と共にエッチングにより除去される。このため、上記のめっき法で形成される曲面状凸部15の材質は、銅箔12がエッチングにより除去される際、同時にエッチングされる材質を選定することが望ましい。
このように銅箔12に曲面状凸部15が形成されると、銅箔12をめっき給電層に利用する電解めっきにより、図13(C)に示すよう曲面状凸部15上には曲面凹状接続パッド38が形成される。この曲面凹状接続パッド38は、レジスト膜16に形成された開口部16X内に形成されており、パッド表面めっき層25とパッド本体26とにより構成されている。本参考例においても、曲面凹状接続パッド38を形成するには、先ずAu膜25a,Pd膜25b,Ni膜25cを順にめっきすることによりパッド表面めっき層25を形成し、続いてこのパッド表面めっき層25上にCuからなるパッド本体26をめっきにより形成する。
このように銅箔12の曲面状凸部15上に曲面凹状接続パッド38が形成されると、第1参考例で図3(B)〜図6を用いて説明した各製造工程が実施され、配線基板1Bが製造される。この際、本実施例では曲面状凸部15が銅箔12の表面よりも突出した構成であるため、図4(B)及び図5(A)で説明した支持体10から配線部材30を分離する工程を実施し、その後に銅箔12を除去すると、曲面状凸部15も除去されるため、各曲面凹状接続パッド38は図14(A)に示すように窪んだ凹状のパッド形状となる。
曲面凹状接続パッド38の具体的な形状は、曲面凹状接続パッド38の配線基板表面(第1絶縁層20の表面)から露出する部分に窪んだ形状の曲面部38aが形成され、この曲面部38aの表面にパッド表面めっき層25が形成された構成となっている。
尚、前記のようにめっき法で形成される曲面状凸部15の材質は、銅箔12がエッチングにより除去される際、同時にエッチングされる材質を選定することが望ましい。しかしながら、曲面状凸部15の材質を銅箔12と異なる材質とし、銅箔12をエッチング液(第1のエッチング液)により除去した後、銅箔12のエッチング液とは異なる曲面状凸部15の材質をエッチングし得るエッチング液(第2のエッチング液)により除去することも可能である。
このように銅箔12が除去された曲面凹状接続パッド38には、図14(B)に示すようにはんだボール29aが搭載され、その後にリフロー処理を実施することにより、図14(C)に示すようなはんだバンプ29が接合した曲面凹状接続パッド38が形成される。
このはんだバンプ29を形成する際、曲面凹状接続パッド38は球面状の凹形状を有しているため、はんだボール29aは曲面凹状接続パッド38の中央位置にセルフアライメントされ、よってはんだボール29aの位置決めを容易に行うことができる。また、曲面凹状接続パッド38とはんだバンプ29との接合面積を増大することができ、はんだバンプ29と曲面凹状接続パッド38との接合信頼性を高めることができる。図14(D)は、第2参考例に係る製造方法により製造された配線基板1Bに半導体チップ40が実装された状態を示している。
尚、上記した第2参考例では、曲面凹状接続パッド38にはんだバンプ29を形成した例について説明したが、曲面凹状接続パッド38にはんだバンプ29を形成せず、半導体チップ40側にはんだボールを搭載した構成としてもよい。この構成では、前記のように半導体チップ40側に配設されたはんだボールが曲面凹状接続パッド38によりセルフアライメントされるため、配線基板1Bに対する半導体チップ40の位置決めを容易に行うことができる。
以上、本発明の好ましい実施形態について詳述したが、本発明は上記した特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能なものである。
具体的には、一対の銅箔12をプリプレグ(仮基板)を介して配設すると共に、その外縁部のみを接着することにより支持体として機能する複合体を形成し、この複合体の両面にビルドアップ配線層を形成する構成としてもよい。また、一枚の銅箔(支持体)の片面のみにビルドアップ配線層を形成する構成としてもよい。
図1(A)〜(C)は、本発明の第1参考例である配線基板の製造方法を説明するための断面図(その1)である。 図2(A)及び(B)は、本発明の第1参考例である配線基板の製造方法を説明するための断面図(その2)である。 図3(A)〜(E)は、本発明の第1参考例である配線基板の製造方法を説明するための断面図(その3)である。 図4(A)及び(B)は、本発明の第1参考例である配線基板の製造方法を説明するための断面図(その4)である。 図5(A)〜(C)は、本発明の第1参考例である配線基板の製造方法を説明するための断面図(その5)である。 図6は、本発明の第1参考例である配線基板の製造方法を説明するための断面図(その6)である。 図7は、本発明の第1参考例である配線基板の製造方法により製造された配線基板に半導体チップを搭載した状態を示す断面図(その1)である。 図8は、図7において曲面凸状パッドとポスト状端子との接合位置を拡大して示す図である。 図9(A),(B)は、本発明の第1参考例である配線基板の製造方法により製造された配線基板に半導体チップを搭載した状態を示す断面図(その2)である。 図10は、本発明の第1参考例の変形例である配線基板の製造方法により製造された配線基板に半導体チップを搭載した状態を示す断面図である。 図11(A)〜(C)は、本発明の一実施形態である配線基板の製造方法を説明するための断面図(その1)である。 図12(A)及び(B)は、本発明の一実施形態である配線基板の製造方法を説明するための断面図(その2)である。 図11(A)〜(C)は、本発明の第2参考例である配線基板の製造方法を説明するための断面図(その1)である。 図12(A)〜(D)は、本発明の第2参考例である配線基板の製造方法を説明するための断面図(その2)である。
符号の説明
1,1A,1B 配線基板
10 支持体
12 銅箔
13 曲面状凹部
14 凹凸部
15 曲面状凸部
16 レジスト膜
16X 開口部
16Y リング状パターン
18 曲面凸状パッド
18a 第2配線層
18b 第3配線層
18c 第4配線層
19 シャワーノズル
20 第1絶縁層
22 ソルダーレジスト
25 パッド表面めっき層
26 パッド本体
28 凹凸状パッド
29 はんだバンプ
38 曲面凹状パッド
40 半導体チップ
A 配線形成領域
B 外周部

Claims (3)

  1. 配線層と絶縁層が積層された構造を有し、前記配線層に配線基板表面から露出する接続パッドが接続された配線基板であって、
    前記接続パッドが、前記配線基板表面から突出した曲面部を有し、
    且つ、該曲面部の表面を凹凸形状としたことを特徴とする配線基板。
  2. 前記接続パッドに、ヘッド部とピン部とよりなるリードピンの前記ヘッド部をはんだ付けしてなる請求項1記載の配線基板。
  3. 前記接続パッドに半導体チップをはんだ接合してなる請求項1記載の配線基板。
JP2008218093A 2008-08-27 2008-08-27 配線基板 Active JP5124389B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008218093A JP5124389B2 (ja) 2008-08-27 2008-08-27 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008218093A JP5124389B2 (ja) 2008-08-27 2008-08-27 配線基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007231756A Division JP4213191B1 (ja) 2007-09-06 2007-09-06 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009065149A true JP2009065149A (ja) 2009-03-26
JP5124389B2 JP5124389B2 (ja) 2013-01-23

Family

ID=40559413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008218093A Active JP5124389B2 (ja) 2008-08-27 2008-08-27 配線基板

Country Status (1)

Country Link
JP (1) JP5124389B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101033203B1 (ko) 2009-11-20 2011-05-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2024181272A1 (ja) * 2023-02-28 2024-09-06 京セラ株式会社 基板、電子装置、及び、基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242332A (ja) * 1997-02-25 1998-09-11 Casio Comput Co Ltd 半導体装置
JP2000232179A (ja) * 1999-02-10 2000-08-22 Shinko Electric Ind Co Ltd Pga型電子部品用基板、その製造方法及び半導体装置
JP2001251042A (ja) * 2000-03-06 2001-09-14 Denso Corp プリント基板のランド形成方法
JP2007053327A (ja) * 2005-07-21 2007-03-01 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242332A (ja) * 1997-02-25 1998-09-11 Casio Comput Co Ltd 半導体装置
JP2000232179A (ja) * 1999-02-10 2000-08-22 Shinko Electric Ind Co Ltd Pga型電子部品用基板、その製造方法及び半導体装置
JP2001251042A (ja) * 2000-03-06 2001-09-14 Denso Corp プリント基板のランド形成方法
JP2007053327A (ja) * 2005-07-21 2007-03-01 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101033203B1 (ko) 2009-11-20 2011-05-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2024181272A1 (ja) * 2023-02-28 2024-09-06 京セラ株式会社 基板、電子装置、及び、基板の製造方法

Also Published As

Publication number Publication date
JP5124389B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
JP4213191B1 (ja) 配線基板の製造方法
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4897281B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4866268B2 (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP5339928B2 (ja) 配線基板及びその製造方法
JP4541763B2 (ja) 回路基板の製造方法
JP5306634B2 (ja) 配線基板及び半導体装置及び配線基板の製造方法
JP4635033B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4980295B2 (ja) 配線基板の製造方法、及び半導体装置の製造方法
US20130143062A1 (en) Method and support member for manufacturing wiring substrate, and structure member for wiring substrate
JP2007173371A (ja) フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法
JP6691451B2 (ja) 配線基板及びその製造方法と電子部品装置
US20110156272A1 (en) Multilayered Wiring Substrate
US9711476B2 (en) Wiring board and electronic component device
JP2012169591A (ja) 多層配線基板
JP5054440B2 (ja) 電子部品内蔵基板の製造方法及び電子部品内蔵基板
JP5025399B2 (ja) 配線基板及びその製造方法
JP5006252B2 (ja) 配線基板の製造方法及び配線基板
US10643934B2 (en) Wiring substrate and electronic component device
JP4783812B2 (ja) 配線基板の製造方法
JP5124389B2 (ja) 配線基板
JP4696140B2 (ja) 配線基板の製造方法
JP2007317955A (ja) 部品内蔵回路モジュール基板
JP2009272435A (ja) 部品内蔵基板及びその製造方法
JP5250055B2 (ja) 配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5124389

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150