KR101033203B1 - 인쇄회로기판 및 그 제조방법 - Google Patents
인쇄회로기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR101033203B1 KR101033203B1 KR1020090112657A KR20090112657A KR101033203B1 KR 101033203 B1 KR101033203 B1 KR 101033203B1 KR 1020090112657 A KR1020090112657 A KR 1020090112657A KR 20090112657 A KR20090112657 A KR 20090112657A KR 101033203 B1 KR101033203 B1 KR 101033203B1
- Authority
- KR
- South Korea
- Prior art keywords
- bump
- printed circuit
- circuit board
- flux
- insulator
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
인쇄회로기판 및 그 제조방법이 개시된다. 상기 인쇄회로기판은, 절연체; 상기 절연체의 표면에 형성되는 패드; 및 상기 패드의 상부에 형성되는 범프를 포함하며, 상기 범프에는 오목한 플럭스 수용부가 형성된다. 이러한 인쇄회로기판은, 범프에서 플럭스가 흘러내리는 것을 방지하여 범프의 표면산화막을 균일하게 제거할 수 있으므로, 반도체 칩과 불량 없이 본딩될 수 있다.
인쇄회로기판, 범프, 플럭스
Description
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
컴퓨터, 노트북, 모바일폰 등의 경우 기억 용량의 증가에 따라 대용량의 램(Random Access Memory) 및 플래쉬 메모리(Flash Memory)와 같이 칩의 용량은 증대되지만, 패키지는 소형화되는 경향으로 연구되고 있으며, 이를 실현하기 위하여 핵심 부품으로 사용되는 패키지의 크기는 자연적으로 소형화되는 경향으로 연구되고 있고, 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 여러 가지 기술들이 제안·연구되고 있다.
이러한 패키지의 크기를 줄이기 위한 방법으로, 동일한 기억 용량의 칩을 사용하면서 패키지의 크기 및 두께를 최소화할 수 있는 기술이 제안된 바 있으며, 이는 통상 플립 칩 패키지(Flip Chip Package)라 통칭된다.
플립 칩 패키지는 고밀도 패키징이 가능한 본딩 프로세스로 반도체 칩 내부 회로에서 본딩 패드의 위치를 필요에 따라 결정할 수 있으므로 회로 설계를 단순화시키고, 회로선에 의한 저항을 감소시켜 소요 전력을 줄일 수 있으며, 전기적 신호의 경로가 짧아져 반도체 패키지의 동작 속도를 향상시킬 수 있어 전기적 특성이 우수하고, 반도체 칩의 배면이 외부로 노출되어 있어 열적 특성이 우수하며, 작은 형태의 패키지를 구현할 수 있고, 솔더 자기정렬(Self-Alignment) 특성 때문에 본딩이 용이하다.
이러한 인쇄회로기판은 본딩이 형성되기 이전에, 인쇄회로기판에 반도체 칩의 접속이 원활하도록 본딩 패드와 접촉되는 범프의 표면산화막을 제거하도록 플럭스를 도포하는 공정을 한다. 하지만, 유동성이 있는 플럭스는 범프의 하단부로 흘러내려 일정시간 범프의 상단에 머물러 있지 못하게 되어, 산화막의 제거가 균일하지 않게 됨에 따라 젖음성불량(non-wet) 등의 불량을 발생시킬 수 있다.
본 발명은 플럭스가 흘러내리는 것을 방지할 수 있는 인쇄회로기판을 제공하는 것이다.
본 발명의 일 측면에 따르면, 절연체; 상기 절연체의 표면에 형성되는 패드; 및 상기 패드의 상부에 형성되는 범프를 포함하며, 상기 범프에는 오목한 플럭스 수용부가 형성되는 인쇄회로기판이 제공된다.
여기서, 상기 플럭스 수용부에는 단턱이 형성될 수도 있으며, 상기 플럭스 수용부의 내주면은 콘 형상일 수도 있다.
본 발명의 다른 측면에 따르면, 절연체를 준비하는 단계; 상기 절연체의 표면에 패드를 형성하는 단계; 상기 패드의 상부에 범프를 형성하는 단계; 및 상기 범프에 오목한 형상의 플럭스 수용부를 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
상기 범프를 형성하는 단계는, 상기 패드의 상부에 도전성 페이스트를 인쇄하는 단계를 포함하고, 상기 플럭스 수용부를 형성하는 단계는, 상기 플럭스 수용부에 상응하는 돌기가 형성된 코인헤드를 상기 인쇄된 도전성 페이스트에 가압하는 단계를 포함할 수 있다. 이 때, 상기 돌기는 콘 형상일 수 있으며, 돌기의 단면적이 범프의 단면적보다 작을 수도 있다.
본 발명의 실시예에 따르면, 범프에서 플럭스가 흘러내리는 것을 방지하여 범프의 표면산화막을 균일하게 제거할 수 있으므로, 인쇄회로기판이 반도체 칩과 불량 없이 본딩될 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 2 내지 도 5는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 도면이다.
먼저, 절연체(110)를 준비한다(S110). 절연체(110)로는 수지 내에 글래스 섬유와 같은 보강기재가 함침된 프리프레그를 이용할 수 있으며, 이 밖에도 인쇄회로기판에 이용될 수 있는 자재라면 어느 것이라도 이용될 수 있을 것이다.
그리고 나서, 도 2에 도시된 바와 같이, 절연체(110)의 표면에 회로패턴(미도시) 및 패드(120)를 형성한다(S120). 패드(120)는 절연체(110)에 형성된 회로패턴(미도시)이 반도체 칩 또는 마더보드 등과 같은 외부 부품과 접속되는 단자 역할을 한다. 이러한 패드(120)를 형성하기 위하여, 절연체(110)의 표면에 동박(미도시)을 적층한 다음 이를 에칭하여 패터닝하는 텐팅공법(tenting process), 절연체(110)의 표면에 무전해 도금을 통해 시드층(미도시)을 형성하고, 그 위에 선택적으로 전해도금을 수행하여 패터닝하는 애디티브공법(additive process), 잉크젯 헤드(미도시)를 이용하여 절연체(110)의 표면에 도전성 잉크를 직접 인쇄하는 잉크젯 공법(inkjet process) 등 다양한 방법이 이용될 수 있다. 도 2에는 절연체(110)의 표면에 복수의 패드(120)가 서로 이격 되어 형성된 모습이 도시되어 있다.
다음으로, 절연체(110)의 상부에 솔더레지스트(130)를 코팅한다. 솔더레지스트(130)는 회로패턴(미도시)이 형성된 절연체(110)의 표면에 코팅되어 회로패턴(미도시)을 보호하는 기능을 수행할 수 있다. 이 때, 전술한 패드(120)의 일부 또는 전부는 개방된다.
그리고 나서, 도 4에 도시된 바와 같이, 패드(120)의 상부에 범프(140')를 형성한다(S140). 이러한 범프(140')는 본 실시예에 따른 인쇄회로기판(100)이 반도체 칩 또는 마더보드 등과 같은 외부 부품과 접속(예를 들면, 플립 칩 접속)하는 단자로서의 기능을 수행할 수 있다.
이러한 범프(140')를 형성하기 위하여, 스크린 인쇄, 디스펜싱, 잉크젯 공법 등을 이용하여 패드(120)의 상면에 도전성 페이스트를 도포한 후, 리플로우 공정을 수행하는 방법을 이용할 수 있다. 이러한 과정을 거쳐 볼 형태의 범프(140')가 형성된 모습이 도 4에 도시되어 있다. 이 밖에도, 소형 솔더볼 부착, 금 또는 구리도금 등과 같은 방법을 통해 범프를 형성할 수도 있을 것이다.
그리고 나서, 범프(140')에 오목한 형상의 플럭스 수용부(141)를 형성한다(S140). 상단부에 플럭스 수용부(141)가 형성된 범프(140)가 도 5에 도시되어 있다.
시간이 지남에 따라 범프(140')의 표면에는 산화막(미도시)이 형성되는데, 이러한 산화막을 제거하기 위해 플럭스(미도시)가 도포되는 것이 일반적이다. 본 실시예에 따르면, 범프(140)에 오목한 형상의 플럭스 수용부(141)가 형성되므로, 플럭스(미도시)가 바로 흘러 내리는 것을 방지할 수 있어 사용자가 원하는 일정한 시간만큼 플럭스가 범프(140)의 상면에 머무르게 할 수 있다. 그 결과 범프(140) 상면에 형성된 산화막을 효율적으로 제거할 수 있게 된다.
이러한 플럭스 수용부(141)를 형성하기 위하여, 도 5에 도시된 바와 같이 돌 기(191)가 형성된 코인헤드(190)를 범프(140')에 가압하는 방법을 이용할 수 있다. 이렇게 돌기(191)가 형성된 코인헤드(190)를 범프에 가압하면, 코인헤드(190)에 형성된 돌기(191)의 형상에 대응되는 오목한 형상의 플럭스 수용부(141)가 범프(140)의 상부에 형성될 수 있게 된다. 도 5에는 완만하게 볼록한 형상의 돌기(191)가 형성된 코인헤드(190)를 이용하여 가압함으로써, 완만하게 오목한 플럭스 수용부(141)가 형성된 범프(140)가 도시되어 있다.
상술한 과정을 통해 제조된 인쇄회로기판(100)은 외부와의 접속을 위한 범프(140)의 상단부에 오목한 곡면 형상의 플럭스 수용부(141)가 형성되므로, 추후 산화막 제거를 위해 플럭스가 도포되는 경우, 플럭스가 너무 빨리 흘러 내리는 것을 방지할 수 있어, 범프 상단부에 형성되는 산화막을 효율적으로 제거할 수 있게 된다.
한편, 도 6에는 범프(240)의 단면적보다 작은 단면적을 갖는 돌기(291)가 형성된 코인헤드(290)를 이용하여 단턱을 갖는 플럭스 수용부(241)가 형성된 범프(240)를 구비하는 인쇄회로기판(200)을 제조하는 모습이 도시되어 있다. 이와 같이 범프(240)의 단면적보다 작은 단면적을 갖는 돌기(291)가 형성된 코인헤드(290)를 범프(140')에 가압하게 되면, 단턱을 갖는 플럭스 수용부(241)가 상부에 형성된 범프(240)를 형성할 수 있게 된다. 그 결과 범프에 형성된 단턱에 의해 플럭스가 너무 빨리 흘러내리는 것을 방지할 수 있게 된다. 이 때, 돌기(291)는 원기둥 또는 다각기둥 형상을 가질 수 있다.
또한, 도 7에는 콘 형상의 돌기(391)가 형성된 코인헤드(390)를 이용하여 플 럭스 수용부(341)가 형성된 범프(340)를 구비하는 인쇄회로기판(300)을 제조하는 모습이 도시되어 있다. 이와 같이 콘 형상의 돌기(391)가 형성된 코인헤드(390)를 범프(140')에 가압하게 되면, 범프의 상부에 내주면이 콘 형상을 갖는 플럭스 수용부(341)가 형성될 수 있게 된다.
한편, 본 발명의 실시예들은 단층의 인쇄회로기판(100, 200, 300)을 예로 설명하였으나, 이에 한정되지 않으며, 다층의 회로를 갖는 복층의 인쇄회로기판에 적용될 수 있음은 물론이고, 층간의 회로들이 전기적으로 연결되도록 비아가 형성될 수 있음은 물론이다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 도면.
도 6은 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법을 나타낸 도면.
도 7은 본 발명의 또 다른 실시예에 따른 인쇄회로기판 제조방법을 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
100, 200, 300: 인쇄회로기판 110: 절연체
120: 패드 130: 솔더레지스트
140,240,340: 범프
Claims (7)
- 절연체;상기 절연체의 표면에 형성되는 패드; 및상기 패드의 상부에 형성되는 범프를 포함하며,상기 범프에는 오목한 플럭스 수용부가 형성되는 인쇄회로기판.
- 제1항에 있어서,상기 플럭스 수용부에는 단턱이 형성되는 것을 특징으로 하는 인쇄회로기판.
- 제1항에 있어서,상기 플럭스 수용부의 내주면은 콘 형상인 것을 특징으로 하는 인쇄회로기판.
- 절연체를 준비하는 단계;상기 절연체의 표면에 패드를 형성하는 단계;상기 패드의 상부에 범프를 형성하는 단계; 및상기 범프에 오목한 형상의 플럭스 수용부를 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
- 제4항에 있어서,상기 플럭스 수용부를 형성하는 단계는,상기 플럭스 수용부에 상응하는 돌기가 형성된 코인헤드를 상기 범프에 가압하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
- 제5항에 있어서,상기 돌기는 콘 형상인 것을 특징으로 하는 인쇄회로기판 제조방법.
- 제5항에 있어서,상기 돌기의 단면적은 상기 범프의 단면적보다 작은 것을 특징으로 하는 인쇄회로기판 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090112657A KR101033203B1 (ko) | 2009-11-20 | 2009-11-20 | 인쇄회로기판 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090112657A KR101033203B1 (ko) | 2009-11-20 | 2009-11-20 | 인쇄회로기판 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101033203B1 true KR101033203B1 (ko) | 2011-05-06 |
Family
ID=44365697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090112657A KR101033203B1 (ko) | 2009-11-20 | 2009-11-20 | 인쇄회로기판 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101033203B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101216799B1 (ko) | 2010-11-15 | 2012-12-28 | 삼성전기주식회사 | 코인 헤드 및 이를 이용한 패키지용 회로기판의 제조방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002134923A (ja) | 2000-10-19 | 2002-05-10 | Ibiden Co Ltd | プリント配線板の製造方法 |
JP2002223065A (ja) | 2001-01-24 | 2002-08-09 | Ibiden Co Ltd | プリント配線板の製造方法 |
KR20050058390A (ko) * | 2002-08-22 | 2005-06-16 | 제이에스알 가부시끼가이샤 | 2층 적층막을 이용한 전극 패드상에의 범프 형성방법 |
JP2009065149A (ja) | 2008-08-27 | 2009-03-26 | Shinko Electric Ind Co Ltd | 配線基板 |
-
2009
- 2009-11-20 KR KR1020090112657A patent/KR101033203B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002134923A (ja) | 2000-10-19 | 2002-05-10 | Ibiden Co Ltd | プリント配線板の製造方法 |
JP2002223065A (ja) | 2001-01-24 | 2002-08-09 | Ibiden Co Ltd | プリント配線板の製造方法 |
KR20050058390A (ko) * | 2002-08-22 | 2005-06-16 | 제이에스알 가부시끼가이샤 | 2층 적층막을 이용한 전극 패드상에의 범프 형성방법 |
JP2009065149A (ja) | 2008-08-27 | 2009-03-26 | Shinko Electric Ind Co Ltd | 配線基板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101216799B1 (ko) | 2010-11-15 | 2012-12-28 | 삼성전기주식회사 | 코인 헤드 및 이를 이용한 패키지용 회로기판의 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10325882B2 (en) | Method of manufacturing semiconductor package | |
KR102198858B1 (ko) | 인터포저 기판을 갖는 반도체 패키지 적층 구조체 | |
US9230876B2 (en) | Stack type semiconductor package | |
JP6173753B2 (ja) | 密封膜を含むパッケージオンパッケージ電子装置及びその製造方法 | |
US7656040B2 (en) | Stack structure of circuit board with semiconductor component embedded therein | |
US9674940B2 (en) | Electronic device and semiconductor package with thermally conductive via | |
US9257379B2 (en) | Coreless packaging substrate and method of fabricating the same | |
KR102163039B1 (ko) | 인쇄회로기판, 그 제조방법, 및 전자부품 모듈 | |
US20130249083A1 (en) | Packaging substrate | |
KR20090050635A (ko) | 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법 | |
KR20100009941A (ko) | 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지 | |
US20150060124A1 (en) | Combined printed wiring board and method for manufacturing the same | |
JP2006339316A (ja) | 半導体装置、半導体装置実装基板、および半導体装置の実装方法 | |
US20140346667A1 (en) | Semiconductor package and method of fabricating the same | |
US8471375B2 (en) | High-density fine line structure and method of manufacturing the same | |
TW201104767A (en) | Semiconductor package with NSMD type solder mask and method for manufacturing the same | |
KR101033203B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR20110047834A (ko) | 패키지용 기판 및 전자소자 패키지 | |
KR20150053128A (ko) | 반도체 패키지 및 이의 제조 방법 | |
US20120103671A1 (en) | Printed circuit board and method for manufacturing the same | |
KR100923501B1 (ko) | 패키지 기판 제조방법 | |
US20120087099A1 (en) | Printed Circuit Board For Board-On-Chip Package, Board-On-Chip Package Including The Same, And Method Of Fabricating The Board-On-Chip Package | |
US20160021749A1 (en) | Package board, method of manufacturing the same and stack type package using the same | |
TWI311354B (en) | Multi-chip package structure | |
US20110061907A1 (en) | Printed circuit board and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |