KR20110047834A - 패키지용 기판 및 전자소자 패키지 - Google Patents

패키지용 기판 및 전자소자 패키지 Download PDF

Info

Publication number
KR20110047834A
KR20110047834A KR1020090104615A KR20090104615A KR20110047834A KR 20110047834 A KR20110047834 A KR 20110047834A KR 1020090104615 A KR1020090104615 A KR 1020090104615A KR 20090104615 A KR20090104615 A KR 20090104615A KR 20110047834 A KR20110047834 A KR 20110047834A
Authority
KR
South Korea
Prior art keywords
region
electronic device
package
insulator
underfill
Prior art date
Application number
KR1020090104615A
Other languages
English (en)
Inventor
김진관
신영환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090104615A priority Critical patent/KR20110047834A/ko
Publication of KR20110047834A publication Critical patent/KR20110047834A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

패키지용 기판 및 전자소자 패키지가 개시된다. 절연체; 및 상기 절연체의 표면에 형성되는 복수의 패드를 포함하며, 상기 절연체의 표면은 상기 패드의 밀집도가 서로 다른 제1 영역과 제2 영역을 포함하고, 상기 제1 영역과 상기 제2 영역은 표면조도가 상이한 패키지용 기판은, 범프의 밀집도에 따라 절연체의 표면거칠기를 달리 형성하여 범프의 밀집도와 상관없이 언더필의 흐름속도가 균일하게 형성되므로 보이드 트랩의 형성을 방지할 수 있다.
인쇄회로기판, 전자기기, 언더필

Description

패키지용 기판 및 전자소자 패키지{SUBSTRATE FOR PACKAGE AND ELECTRONIC DEVICE PACKAGE}
본 발명은 패키지용 기판 및 전자소자 패키지에 관한 것이다.
전기·전자 제품이 고성능화되고 전자기기들이 경박단소화됨에 따라 핵심 소자인 패키지의 박형화, 고밀도, 고실장화가 중요한 문제로 대두되고 있다. 현재, 컴퓨터, 노트북, 모바일폰 등의 경우 기억 용량의 증가에 따라 대용량의 램(Random Access Memory) 및 플래쉬 메모리(Flash Memory)와 같이 칩의 용량은 증대되지만, 패키지는 소형화되는 경향으로 연구되고 있으며, 이를 실현하기 위하여 핵심 부품으로 사용되는 패키지의 크기는 자연적으로 소형화되는 경향으로 연구되고 있고, 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 여러 가지 기술들이 제안·연구되고 있다.
이러한 패키지의 크기를 줄이기 위한 방법으로, 동일한 기억 용량의 칩을 사용하면서 패키지의 크기 및 두께를 최소화할 수 있는 기술이 제안된 바 있으며, 이는 통상 플립 칩 패키지(Flip Chip Package)라 통칭된다.
플립 칩 패키지는 고밀도 패키징이 가능한 본딩 프로세스로 반도체 칩 내부 회로에서 본딩 패드의 위치를 필요에 따라 결정할 수 있으므로 회로 설계를 단순화시키고, 회로선에 의한 저항을 감소시켜 소요 전력을 줄일 수 있으며, 전기적 신호의 경로가 짧아져 반도체 패키지의 동작 속도를 향상시킬 수 있어 전기적 특성이 우수하고, 반도체 칩의 배면이 외부로 노출되어 있어 열적 특성이 우수하며, 작은 형태의 패키지를 구현할 수 있고, 솔더 자기정렬(Self-Alignment) 특성 때문에 본딩이 용이하다.
일 예로, 이동단말기에서 주로 사용되는 베이스밴드(Baseband) 및 어플리케이션 프로세서 (Application Process)등의 칩은 인쇄회로기판과 연결하기 위한 핀들이 많아서 다른 칩과 같이 중앙부위나 코너부근에 접지패드(Ground pad)를 가지지 못하여 인쇄회로기판상에 실장되는 부품간의 배선 거리를 최소화하는 기술인 표면실장기술(SMT : surface mountingtechnology) 후에 실리콘을 이용하여 단단히 접속시키는 언더필(Underfill) 작업을 하여 칩들을 고정시켜야 한다.
본 발명은 범프의 밀집도에 따라 언더필의 흐름속도가 달라지는 것을 방지할 수 있는 패키지용 기판 및 전자소자 패키지를 제공한다.
본 발명의 일 측면에 따르면, 절연체; 및 상기 절연체의 표면에 형성되는 복수의 패드를 포함하며, 상기 절연체의 표면은 상기 패드의 밀집도가 서로 다른 제1 영역과 제2 영역을 포함하고, 상기 제1 영역과 상기 제2 영역은 표면조도가 상이한 패키지용 기판이 제공된다.
여기서, 상기 제1 영역은 상기 제2 영역보다 상기 패드의 밀집도가 크고, 상기 제1 영역의 표면조도는 상기 제2 영역의 표면조도보다 클 수 있다.
또한, 본 발명의 다른 측면에 따르면, 절연체; 상기 절연체의 표면에 형성되는 복수의 패드; 범프를 통하여 상기 복수의 패드와 전기적으로 연결되도록 상기 절연체의 표면에 실장되는 전자소자; 및 상기 전자소자와 상기 절연체 사이에 주입되는 언더필부를 포함하며, 상기 절연체의 표면은 상기 패드의 밀집도가 서로 다른 제1 영역과 제2 영역을 포함하고, 상기 제1 영역과 상기 제2 영역은 표면조도가 상이한 전자소자 패키지가 제공된다.
여기서, 상기 제1 영역은 상기 제2 영역보다 밀집도가 크고, 상기 제1 영역의 표면조도는 상기 제2 영역의 표면조도보다 클 수 있다.
본 발명의 실시예에 따르면, 범프의 밀집도에 따라 절연체의 표면거칠기를 달리 형성하여 범프의 밀집도와 상관없이 언더필의 흐름속도가 균일하게 형성되므로 보이드 트랩의 형성을 방지할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명의 일 측면에 따른 패키지용 기판의 실시예를 첨부도면을 참조 하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 측면의 일 실시예에 따른 패키지용 기판을 도시한 도면이다.
도 1을 참조하면, 패키지용 기판(100)은 절연체(110) 및 복수의 패드(150)를 포함한다. 또한, 본 발명에서는 2개의 도체층을 가지는 2층 패키지 기판을 도식하였으나, 단면 , 4층 또는 그 이상의 층을 가질 수 있다.
절연체(110)의 내측에는 복수의 패드(150)가 서로 이격되어 형성된다. 패드(150)는 솔더페이스트가 리플로우공정에 의해 형성되거나 금속이 도금에 의해 형성되는 등 전기적 접속이 가능하다. 도면에 도시되지는 않았으나 회로패턴이 패드(150)와 패드(150)의 사이를 지나가도록 절연체(110)에 형성될 수 있다. 절연체(110)는 수지층(111)과 솔더레지스트(113)를 포함한다. 수지층(111)의 상하부에는 솔더레지스트(113)가 형성되며, 솔더레지스트(113)는 하기에 기술되는 범프(230)가 장착될 수 있도록 패드(150)의 상단부를 노출시키고 회로패턴의 산화를 방지하도록 회로패턴을 커버할 수 있다.
절연체(110)의 표면은 패드(150)의 밀집도가 서로 다른 제1 영역(120)과 제2 영역(130)을 포함하고, 제1 영역(120)과 제2 영역(130)은 표면조도(Roughness)가 상이하다. 제1 영역(120)과 제2 영역(130)의 표면조도는 플라즈마 처리, 레이저 처 리 또는 이온빔 처리 등에 의해 달리 형성시킬 수 있다. 수지층 (111)에 회로패턴 및 패드(150)가 형성된 후 솔더레지스트(113)가 형성되면, 솔더레지스트(113)의 상면을 플라즈마 처리, 레이저 처리 또는 이온빔 처리하여 거칠게 할 수 있다. 제1 영역(120)은 제2 영역(130)보다 패드(150)의 밀집도가 크고, 제1 영역(120)의 표면조도는 플라즈마 처리 등에 의해 제2 영역(130)의 표면조도보다 클 수 있다.
제1 영역(120)과 제2 영역(130)의 표면조도를 달리 형성함으로써, 언더필의 흐름속도를 가감할 수 있다. 그리고 전자소자(210)와 전기적 접속을 위해 절연체(110)에는 범프(230)가 형성되지만, 범프(230)에 의해 언더필의 흐름이 방해를 받을 수 있다. 그러나 본 발명의 실시예에 따른 패키지용 기판(100)은 범프(230)가 밀집된 제1 영역(120)의 표면을 거칠게 형성함으로써 제1 영역(120)에 언더필의 젖음성(Wetting)을 향상 시켜 언더필 흐름속도를 빠르게 할 수 있다. 따라서, 제1 영역(120)에 흐르는 언더필의 흐름속도를 제2 영역(130)의 언더필 흐름속도에 근접하게 하여 범프(230)의 밀집도와 상관없이 언더필의 흐름속도를 균일하게 형성할 수 있다.
본 발명의 다른 측면에 따른 전자소자 패키지의 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 다른 측면의 일 실시예에 따른 전자소자 패키지를 도시한 도면이다. 도 2를 참조하면, 전자소자 패키지(200)는 패키지용 기판(100)과 범프(230)와, 언더필부(250) 및 전자소자(210)를 포함한다.
전자소자(210)는 범프(230)를 통하여 복수의 패드(150)와 전기적으로 연결되도록 절연체(110)의 표면에 실장된다. 즉, 전자소자(210)와 전자기기 사이의 신호전달을 위한 매개체로 사용되는 패키지용 기판(100)이 전자소자(210)의 하부에 구비된다. 아울러, 전자소자(210)와 패키지용 기판(100)은 전기적 신호를 교환하는 범프(230)에 의해 전기적으로 연결된다.
이러한 전자소자 패키지(200)는, 패키지용 기판(100)을 준비하고 패드(150)의 상부에 일 예로, 솔더페이스트를 패드(150)에 도포하고 리플로우 공정 등을 수행하여 솔더볼로 형성할 수 있고, 금도금, 소형 솔더볼 부착, 구리 도금 및 기타 금속 물질 또는 이의 조합을 통해 범프(230)를 형성할 수도 있다. 범프(230)가 형성되면, 전자소자(210)가 패키지용 기판(100)에 배치된다.
여기서, 전자소자(210)는 패키지용 기판(100)에 플립 칩 본딩될 수 있는데, 패키지용 기판(100)의 상부면에 형성되는 패드(150)는 본딩 패드(미도시)와 일대일 대응으로 범프(230)에 의해 개별 콘택되어 전자소자(210)와 전기적으로 연결될 수 있다. 본딩 패드는 전자소자(210)의 일면에 형성되어 전기적으로 연결되도록 범프(230)가 접촉되는 구성이다.
패키지용 기판(100)에 전자소자(210)가 실장되면, 패키지용 기판(100)을 지지하고 전자소자(210)와의 결합력을 상승시키도록, 전자소자(210)와 패키지용 기판(100) 사이에는 언더필부(250)가 구비된다.
일 예로, 언더필부(250)는 언더필의 주입으로 형성될 수 있다. 언더필은 실리콘 또는 에폭시 레진(Epoxy Resin) 복합체로 이루어진 액상 물질을 전자소 자(210)와 패키지용 기판(100) 사이에 모세관 현상을 이용하여 주입하고 경화 공정을 진행하여 형성시킬 수 있다.
범프(230)의 밀집도가 제2 영역(130)에 비해 상대적으로 큰 제1 영역(120)에서 언더필의 흐름속도가 늦추어지는 것을 제1 영역(120) 표면의 거칠기에 의해 언더필의 흐름 속도가 상승되어 제2 영역(130)의 언더필 흐름속도에 근접해질 수 있다.
일반적인 전자소자 패키지에 형성되는 언더필부는 언더필이 먼저 주입되면 먼저 들어가야 하지만 범프의 수가 많은 영역에서는 언더필의 흐름이 방해되어 주입의 선후와 달리 언더필의 퍼지는 속도가 달라진다. 먼저 주입된 언더필이 내측으로 들어가지 못하고 주입된 곳에서 굳어지고 뒤따라 들어가는 언더필은 길이 막혀 들어가지 못하게 되어 패키지용 기판(100)과 전자소자(210) 사이에 공기주머니가 형성되는 보이드 트랩이 발생될 우려가 있다.
그러나 본 발명의 실시예에 따른 전자소자 패키지(200)는 앞서 상술한 바와 같이, 범프(230)의 수가 늘어나는 것에 대응하여 절연체(110)의 표면 거칠기를 상승시켜 언더필의 흐름속도를 균일하게 형성시킬 수 있다.
즉, 범프(230)에 의해 언더필의 흐름이 방해 받을 염려가 있는 제1 영역(120)에서는 제2 영역(130)보다 표면조도가 크므로, 표면 젖음성(Wetting)이 높아져 언더필의 제1 영역(120)에서의 흐름속도와 제2 영역(130)에서의 흐름속도가 유사하게 형성될 수 있다. 이에 따라, 범프(230)의 개수에 상관 없이 언더필의 주입이 고르게 형성될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 측면의 일 실시예에 따른 패키지용 기판을 도시한 도면.
도 2는 본 발명의 다른 측면의 일 실시예에 따른 전자소자 패키지를 도시한 도면.
<도면의 주요부분에 대한 부호의 설명>
100: 패키지용 기판 110: 절연체
120: 제1 영역 130: 제2 영역
150: 패드 200: 전자소자 패키지
210: 전자소자 230: 범프
250: 언더필부

Claims (4)

  1. 절연체; 및
    상기 절연체의 표면에 형성되는 복수의 패드를 포함하며,
    상기 절연체의 표면은 상기 패드의 밀집도가 서로 다른 제1 영역과 제2 영역을 포함하고,
    상기 제1 영역과 상기 제2 영역은 표면조도가 상이한 패키지용 기판.
  2. 제1항에 있어서,
    상기 제1 영역은 상기 제2 영역보다 상기 패드의 밀집도가 크고, 상기 제1 영역의 표면조도는 상기 제2 영역의 표면조도보다 큰 것을 특징으로 하는 패키지용 기판.
  3. 절연체;
    상기 절연체의 표면에 형성되는 복수의 패드;
    범프를 통하여 상기 복수의 패드와 전기적으로 연결되도록 상기 절연체의 표면에 실장되는 전자소자; 및
    상기 전자소자와 상기 절연체 사이에 주입되는 언더필부를 포함하며,
    상기 절연체의 표면은 상기 패드의 밀집도가 서로 다른 제1 영역과 제2 영역을 포함하고,
    상기 제1 영역과 상기 제2 영역은 표면조도가 상이한 전자소자 패키지.
  4. 제3항에 있어서,
    상기 제1 영역은 상기 제2 영역보다 밀집도가 크고, 상기 제1 영역의 표면조도는 상기 제2 영역의 표면조도보다 큰 것을 특징으로 하는 전자소자 패키지.
KR1020090104615A 2009-10-30 2009-10-30 패키지용 기판 및 전자소자 패키지 KR20110047834A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090104615A KR20110047834A (ko) 2009-10-30 2009-10-30 패키지용 기판 및 전자소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090104615A KR20110047834A (ko) 2009-10-30 2009-10-30 패키지용 기판 및 전자소자 패키지

Publications (1)

Publication Number Publication Date
KR20110047834A true KR20110047834A (ko) 2011-05-09

Family

ID=44239065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090104615A KR20110047834A (ko) 2009-10-30 2009-10-30 패키지용 기판 및 전자소자 패키지

Country Status (1)

Country Link
KR (1) KR20110047834A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412690B2 (en) 2014-02-25 2016-08-09 SK Hynix Inc. Package substrates, packages including the same, methods of fabricating the packages with the package substrates, electronic systems including the packages, and memory cards including the packages
US9502341B2 (en) 2014-08-14 2016-11-22 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package using the same
US10361135B2 (en) 2016-09-12 2019-07-23 Samsung Electronics Co., Ltd. Semiconductor package including landing pads extending at an oblique angle toward a through-hole in the package substrate
CN115023024A (zh) * 2021-09-26 2022-09-06 荣耀终端有限公司 电路板及电子设备

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412690B2 (en) 2014-02-25 2016-08-09 SK Hynix Inc. Package substrates, packages including the same, methods of fabricating the packages with the package substrates, electronic systems including the packages, and memory cards including the packages
US9502341B2 (en) 2014-08-14 2016-11-22 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package using the same
US10361135B2 (en) 2016-09-12 2019-07-23 Samsung Electronics Co., Ltd. Semiconductor package including landing pads extending at an oblique angle toward a through-hole in the package substrate
US10607905B2 (en) 2016-09-12 2020-03-31 Samsung Electronics Co., Ltd. Package substrate for a semiconductor package having landing pads extending toward a through-hole in a chip mounting region
CN115023024A (zh) * 2021-09-26 2022-09-06 荣耀终端有限公司 电路板及电子设备
CN115023024B (zh) * 2021-09-26 2023-10-20 荣耀终端有限公司 电路板及电子设备

Similar Documents

Publication Publication Date Title
US10431536B2 (en) Interposer substrate and semiconductor package
US9214403B2 (en) Stacked semiconductor package
US9449941B2 (en) Connecting function chips to a package to form package-on-package
KR102615197B1 (ko) 반도체 패키지
KR102198858B1 (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
US9041205B2 (en) Reliable microstrip routing for electronics components
US7586188B2 (en) Chip package and coreless package substrate thereof
US8829686B2 (en) Package-on-package assembly including adhesive containment element
US20140124907A1 (en) Semiconductor packages
US7141873B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US8378482B2 (en) Wiring board
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR100449307B1 (ko) 반도체 장치 및 그 제조 방법
US10978431B2 (en) Semiconductor package with connection substrate and method of manufacturing the same
US9922846B2 (en) Method of manufacturing semiconductor package
US20100019374A1 (en) Ball grid array package
KR20110047834A (ko) 패키지용 기판 및 전자소자 패키지
TWI311354B (en) Multi-chip package structure
KR101089647B1 (ko) 단층 패키지 기판 및 그 제조방법
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR101047136B1 (ko) 패키지 기판 및 패키지 기판의 제조방법
US20200118955A1 (en) Pad design for thermal fatigue resistance and interconnect joint reliability
KR101033203B1 (ko) 인쇄회로기판 및 그 제조방법
KR101326534B1 (ko) 플립 칩 패키지
KR101046713B1 (ko) 패키지 기판 및 패키지 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20111122

Effective date: 20120221