KR20050058390A - 2층 적층막을 이용한 전극 패드상에의 범프 형성방법 - Google Patents

2층 적층막을 이용한 전극 패드상에의 범프 형성방법 Download PDF

Info

Publication number
KR20050058390A
KR20050058390A KR1020057002880A KR20057002880A KR20050058390A KR 20050058390 A KR20050058390 A KR 20050058390A KR 1020057002880 A KR1020057002880 A KR 1020057002880A KR 20057002880 A KR20057002880 A KR 20057002880A KR 20050058390 A KR20050058390 A KR 20050058390A
Authority
KR
South Korea
Prior art keywords
film
layer
forming method
laminated film
bump forming
Prior art date
Application number
KR1020057002880A
Other languages
English (en)
Other versions
KR100756151B1 (ko
Inventor
마사루 오타
가쯔미 이노마따
시니찌로 이와나가
Original Assignee
제이에스알 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이에스알 가부시끼가이샤 filed Critical 제이에스알 가부시끼가이샤
Publication of KR20050058390A publication Critical patent/KR20050058390A/ko
Application granted granted Critical
Publication of KR100756151B1 publication Critical patent/KR100756151B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0793—Aqueous alkaline solution, e.g. for cleaning or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 전극 패드상에의 범프 형성방법은 기재와 다수의 전극 패드를 포함하는 배선기판 위에 적어도 하기 (a) 내지 (d)의 공정;
(a) 배선기판 위에, 하층이 알칼리 가용성이면서 비감방사선성 수지 조성물을 포함하고, 상층이 네가티브형 감방사선성 수지 조성물을 포함하는 2층 적층막을 형성한 후, 전극 패드의 대응위치에 개구 패턴을 형성하는 공정,
(b) 상기 개구 패턴 내에 저융점 금속을 도입하는 공정,
(c) 프레스 또는 가열처리함으로써 상기 저융점 금속을 리플로해서 범프를 형성하는 공정, 및
(d) 상기 2층 적층막을 기판으로부터 박리·제거하는 공정
을 행하는 것을 특징으로 한다. 이와 같이 특성이 다른 2층 적층막을 이용함으로써, 고해상성과 박리용이성의 양립이 가능해진다.

Description

2층 적층막을 이용한 전극 패드상에의 범프 형성방법{METHOD FOR FORMING BUMP ON ELECTRODE PAD WITH USE OF DOUBLE-LAYERED FILM}
본 발명은 다층 프린트 배선 기판에 IC칩을 실장할 때에 사용되는 땜납 범프 등의 저융점 금속 범프의 형성방법에 관한 것이다.
IC칩 등을 실장하기 위해서 땜납 범프 등의 저융점 금속 범프를 형성하는 데에는, IC칩측에 형성하는 경우, 또한 다층 프린트 배선 기판측에 형성하는 경우가 있다.
IC칩측에 범프를 형성하는 예로서 BGA(Ball Grid Array)가 있는데, 이것은 일반적으로는 IC칩이 패키지 기판에 이미 탑재된 형태의 것을 가리키고 있다.
최근의 고밀도화 실장의 한 형태로 WL-CSP(웨이퍼 레벨-칩 사이즈 패키지)라고 불리우는 기술이 있다. 이 WL-CSP는 1매의 웨이퍼에 IC칩의 회로를 다수 형성한 후에, 웨이퍼의 상태로 일괄해서 전극형성, 패키징, 나아가서는 번 인 테스트까지 실시한 후에, IC칩을 패키지로서 잘라 나누는 기술이다.
WL-CSP에 있어서 일괄해서 전극형성을 하는 기술로서는 전해 도금법, 금속 페이스트를 메워 넣은 후 리플로하는 방법, 금속 볼을 배치한 후 리플로하는 방법을 들 수 있다.
IC칩의 고집적화에 따라 IC칩의 범프는 고밀도화 및 소형화가 진행되고 있다. 상기 WL-CSP에 의한 실장기술에 있어서, 접속의 신뢰성, 가공 비용 경감의 양립이 가능한 땜납 범프의 검토 및 실용화가 진행되어 왔다. 구체적으로는 액상의 포지티브/네가티브형 레지스트 또는 드라이 필름을 50㎛ 이상의 막 두께로 형성한 다음에 패터닝하고, 이것을 마스크재로서 전해 도금하는 방법 등이다.
한편, 다층 프린트 배선 기판측에 땜납 범프를 형성하는 경우, 이들 땜납 범프를 서로 융착시키지 않기 위해서 배선기판 위에 솔더 레지스트층을 만든다. 이 솔더 레지스트층에는 전극 패드의 대응위치에 개구부가 설치되어 있다. 솔더 레지스트층에 땜납 범프를 형성할 때에는 땜납 페이스트의 마스크 인쇄가 행하여진다. 마스크 인쇄에 이용되는 마스크에는 솔더 레지스트층 개구부의 대응위치에 패턴(개구 패턴)을 배치시키고 있다. 마스크 인쇄를 행할 때는 이 마스크를 마스크 패턴과 솔더 레지스트층 개구부를 대응시켜 배치시킨다. 그리고, 이 마스크를 통해 땜납 페이스트를 전극 패드상의 솔더 레지스트층 개구부에 인쇄한다. 그 후, 땜납 페이스트를 리플로하고, 전극 패드에 땜납 범프를 형성시킨다.
솔더 레지스트 위에 다시 박리가능한 솔더 댐 레지스트(일본 특허공개 평10-350230호 공보), 나아가서는 상기 솔더 레지스트 위에 다시 드라이 필름을 라미네이트하고, 전극 패드의 대응위치에 개구부를 설치하고, 땜납 페이스트를 공급하여 리플로 후, 드라이 필름을 박리하는 방법(일본 특허공개 2000-208911호 공보) 등에 의해 땜납 범프의 협피치화에 대응하는 검토가 되어 있다.
상술의 범프 형성 프로세스에 있어서, 포지티브형 레지스트를 사용했을 경우, 일반적으로 박리는 용이하지만, 개구 패턴의 형상제어가 곤란해서 범프 사이즈의 균일성에 문제가 생기기 쉽다.
이에 대해서 네가티브형 레지스트를 사용했을 경우, 패턴 형상의 제어는 비교적 용이하지만, 광가교형이기 때문에 박리는 일반적으로 곤란하다. 특히 페이스트를 메워 넣은 후에 리플로 함으로써 땜납 범프를 형성할 경우에는, 리플로 시의 열에 의해 네가티브형 레지스트의 가교반응이 더욱 진행되기 때문에, 기판으로부터의 레지스트의 박리는 더욱 곤란해진다.
레지스트 막의 박리는 수산화 나트륨 또는 탄산 나트륨 수용액을 이용한 스프레이 박리가 일반적이지만, 드라이 필름형 또는 액상의 네가티브형 레지스트를 사용할 경우는 고극성 용제에 유기 알칼리를 첨가한 박리액에 의한 딥 박리가 이용되어 왔다. 전자의 방법은 저렴하지만 범프가 밀집한 부분에서 박리 찌꺼기가 생기기 쉽고, 범프가 열화할 경우가 있는 등의 문제가 발생하기 쉽고, 후자의 방법에서는 박리액 자체가 고가인 것, 일정 박리액량당의 박리처리 매수를 높이기 위해서 유기 알칼리 농도를 높이거나, 박리액의 온도를 높이면, 범프의 금속표면이 열화하거나, 기초의 기판 표면이 부식되는 등의 문제점이 있었다.
도 1은 본 발명의 범프의 형성방법을 나타내는 단면 모식도이다.
도 2는 본 발명의 범프의 형성방법을 나타내는 단면 모식도이다.
도 3은 본 발명의 범프의 형성방법을 나타내는 단면 모식도이다.
도 4는 본 발명의 범프의 형성방법을 나타내는 단면 모식도이다.
도 5는 본 발명의 범프의 형성방법을 나타내는 단면 모식도이다.
도 6은 본 발명의 범프의 형성방법을 나타내는 단면 모식도이다.
도 7은 본 발명의 범프의 형성방법을 나타내는 단면 모식도이다.
도 8은 본 발명의 범프의 형성방법을 나타내는 단면 모식도이다.
이하, 본 발명의 범프 형성방법에 대해서 도면을 참조해서 설명한다.
<발명을 실시하기 위한 최선의 형태>
본 발명의 제1 실시형태에 의한 전극 패드상에의 범프 형성 방법에 대해서 도 2를 이용해서 보다 상세하게 설명한다. 본 실시형태에 있어서는 배선기판이 기재로서 실리콘 웨이퍼(203)와, 그 표면에 설치된 다수의 전극 패드(201)를 포함하고, 또한 범프 형성용 개구부(220)안에 저융점 금속을 도입하는 공정으로서, 땜납 페이스트로 대표되는 저융점 금속 페이스트를 충전하는 방법이 이용되고 있다. 또한, 전극 패드(201)의 양측면 및 상기 패드의 양측단면 위에는 패시베이션막(202)이 형성되어 있다.
전극 패드(201)가 반도체 전체면에 에어리어형으로 배치된 반도체 칩 웨이퍼의 단면구조를 도 2(a)에 나타낸다. 실리콘 웨이퍼(203)의 표면에 전극 패드(201)가 형성되어 전극 패드(201)의 표면이 노출된 상태로, 배선기판의 표면에는 예를 들면 1㎛의 패시베이션막(202)이 덮여 있다.
도 2(b)에 나타내는 바와 같이 전극 패드(201) 및 패시베이션막(202)의 표면 전체에 전극금속의 금속 확산 방지막(204)을 스퍼터법, 증착법 등으로 형성한다. 금속 확산 방지막(204)은 Ni, Cr, TiN, TaN, Ta, Nb, WN 중 어느 것을 이용하여 예를 들면 1㎛의 막 두께로 형성한다. 이 금속 확산 방지막(204)은 단층막이거나 적층막일 수 있다.
도 2(c)에 나타내는 바와 같이 금속 확산 방지막(204)이 형성된 배선기판의 표면 전체에 예를 들면 Ti, Ni, Pd, Cu 등의 배리어 메탈 막을 스퍼터장치, 전자 빔 증착장치 등을 이용해서 각각 몇천 옹스트롱의 막 두께로 적층해서 배리어 메탈층(205)을 형성한다.
도 2(d)에 나타내는 바와 같이 배리어 메탈층(205)이 형성된 배선기판의 표면에, 하층(206)으로서 알칼리 가용성이면서 비감방사선성 수지 조성물을 포함하고, 상층(207)으로서 네가티브형 감방사선성 수지 조성물을 포함하는 2층 적층막을 형성한다.
예를 들면 액상 하층재를 2 내지 3㎛의 막 두께로 도포해서 하층(206)을 형성한다. 또한 하층(206) 위에 액상의 네가티브형 레지스트 또는 드라이 필름형의 네가티브형 레지스트 중 어느 것을 50㎛ 이상의 막 두께로 도포 또는 라미네이트하여 상층(207)을 형성한다. 하층(206)과 상층(207)을 포함하는 2층 적층막에 대해서 마스크를 통해 방사선을 조사한 후 현상하고, 전극 패드(201)상의 범프 형성용 개소에 대응하는 위치에 범프 형성용 개구부(220)를 형성한다.
상술의 방법을 포함해서 2층 적층막의 형성방법으로서는,
① 하층이 액상, 상층이 액상 레지스트
② 하층이 액상, 상층이 드라이 필름 레지스트
③ 하층이 드라이 필름, 상층이 액상 레지스트
④ 하층이 드라이 필름, 상층이 드라이 필름 레지스트
⑤ 하층/상층의 2층 구조를 가지는 드라이 필름
등의 조합이 가능하다.
도 2(e)에 나타내는 바와 같이 상기 범프 형성용 개구부(220)에 스키지(209) 등을 사용하여 예를 들면 땜납 페이스트와 같은 저융점 금속 페이스트(208)를 메워 넣는다.
도 2(f) 및 (g)에 나타내는 바와 같이 금속 페이스트를 메워 넣은 배선기판을 질소분위기 중에서 가열하고 금속 페이스트를 리플로해서 범프(210)를 형성한다.
도 2(h)에 나타내는 바와 같이 적층막을 박리한다. 그 다음에 전기적인 테스트를 하고, 다이싱을 해서 칩으로 분할하여 플립 칩 실장을 한다.
본 실시의 형태에서는 저융점 금속 페이스트로서 땜납 페이스트를 예시했지만, Sn, Pb, Ag, Bi, Zn, In, Sb, Cu, Bi, Ge 등의 금속이 혼합된 혼합금속을 이용해도 양호한 신뢰성을 얻을 수 있다. 또한, 저융점 금속 범프, 바람직하게는 땜납 범프를 형성할 때에 스키지를 이용해서 범프 형성용 개구부(220)에 메워 넣는 방법이외에도, 저융점 금속 볼(땜납 볼)(308)을 탑재하는 제2의 실시형태(도 3)나, 전해 도금에 의해 저융점 금속막(408)을 형성하는 제3의 실시형태(도 4)를 이용해서 형성할 수 있다.
또 금속 페이스트를 리플로한 후, 플럭스 세정을 할 수 있다.
도 5(a) 내지 (d)는 이른바 다층 프린트 배선 기판에 본 발명에 의해 범프를 형성하는 경우의 설명도이다. 이 도 5의 층간 수지 절연층의 아래쪽은 도체 회로와 층간 수지 절연층이 각각 1층씩 형성되어 있는데, 교대로 다수층 형성되어 있는 것이 통상의 형태이다.
본 발명의 제4의 실시형태에 의한 전극 패드상에의 범프 형성방법에 대해서 도 6을 이용해서 설명한다. 본 실시형태에 있어서는 배선기판이 유리 에폭시 수지 또는 BT(비스말레이미드-트리아진) 수지(615)를 포함하는 기재와, 그 위에 설치된 층간 수지 절연층(602)과, 다수의 전극 패드(605)와, 전극 패드(605)의 측면에 형성된 솔더 레지스트(611)를 포함하고, 또한 범프 형성용 개구부(608)안에 저융점 금속을 도입하는 공정으로서, 땜납 페이스트로 대표되는 저융점 금속 페이스트(610)를 스키지에 의해 충전하는 방법이 이용되고 있다.
전극 패드(605)가 반도체 전체면에 에어리어형으로 배치된 배선기판의 단면구조를 도 6(a)에 나타낸다. 층간 수지 절연층(602)과 도체 회로(603)를 유리 에폭시 수지(615) 위에 가지는 다층 적층판인 배선기판은 도금에 의해 형성된 비아 홀(604)에 의해 상하의 도통이 확보되어 있다. 층간 수지 절연층(602) 위에 솔더 레지스트(611)를 도포하고, 저부에 전극 패드의 대응위치에 개구부를 형성한다. 이 개구부의 저부에는 도체 회로(603)의 일부가 노출되어 있고, 이 도체 회로(603) 위에 무전계 도금 등에 의해 전극 패드(605)를 형성한다.
도 6(b)에 나타내는 바와 같이 솔더 레지스트(611) 위에, 하층(606)으로서 알칼리 가용성이면서 비감방사선성 수지 조성물을 포함하고, 상층(607)으로서 네가티브형 감방사선성 수지 조성물을 포함하는 2층 적층막을 형성한다.
예를 들면 액상 하층재를 2 내지 3㎛의 막 두께로 도포해서 하층(606)을 형성한다. 또한 하층(606) 위에 액상의 네가티브형 레지스트 또는 드라이 필름형의 네가티브형 레지스트 중 어느 것을 40㎛ 이상의 막 두께로 도포 또는 라미네이트해서 상층(607)을 형성한다. 이어서 이 적층막을 패턴 노광한 후 현상함으로써, 전극 패드(605) 위의 범프 형성용 개소에 대응하는 위치에 땜납 범프 형성용 개구부(608)를 형성한다.
상술한 방법을 포함해서 2층 적층막의 형성방법으로서는 실리콘 웨이퍼를 기재로 했을 경우와 마찬가지로,
① 하층이 액상, 상층이 액상 레지스트
② 하층이 액상, 상층이 드라이 필름 레지스트
③ 하층이 드라이 필름, 상층이 액상 레지스트
④ 하층이 드라이 필름, 상층이 드라이 필름 레지스트
⑤ 하층/상층의 2층 구조를 가지는 드라이 필름
등의 조합이 가능하다.
도 6(c)에 나타내는 바와 같이 이 범프 형성용 개구부(608)에 스키지(609) 등을 사용하여 예를 들면 땜납 페이스트와 같은 저융점 금속 페이스트(610)를 메워 넣는다.
이어서 도 6(d) 및 (e)에 나타내는 바와 같이 금속 페이스트를 메워 넣은 배선기판을 질소분위기 중에서 가열하고, 금속 페이스트를 리플로해서 범프를 형성한다.
그 후 도 6(f)에 나타내는 바와 같이 적층막을 박리한다.
본 실시의 형태에서는 저융점 금속 페이스트로서 땜납 페이스트를 예시했지만, Sn, Pb, Ag, Bi, Zn, In, Sb, Cu, Bi, Ge 등의 금속이 혼합된 혼합금속을 이용해도 양호한 신뢰성을 얻을 수 있다. 또한, 저융점 금속 범프, 바람직하게는 땜납 범프를 형성할 때에 스키지를 이용해서 범프 형성용 개구부(608)에 메워 넣는 방법 이외에도, 저융점 금속 볼(땜납 볼)(708)을 탑재하는 제5의 실시형태(도 7)나, 전해 도금에 의해 저융점 금속막(808)을 형성하는 제6의 실시형태(도 8)를 이용해서 형성할 수 있다.
또 금속 페이스트를 리플로한 후, 플럭스 세정을 할 수 있다.
이하, 본 발명의 하층재와 상층재에 대해서 상세하게 설명한다.
하층
본 발명에 이용되는 하층은 알칼리 가용성 화합물, 바람직하게는 페놀성 수산기를 가지는 알칼리 가용성 화합물을 함유하고 있는 것 이외에는 특별히 제한은 없지만, 이하와 같은 조성의 것이 바람직하다.
또한, 하층을 형성할 때에는 알칼리 가용성이면서 비감방사선성 수지 조성물을 포함하는 하층재가 이용되고, 하층재는 액상이거나 드라이 필름형일 수 있다.
[페놀성 수산기를 가지는 알칼리 가용성 화합물:A성분]
본 발명에서 이용되는 상기 화합물(이하 화합물 (A)라고 한다)은 페놀골격이 10 이하인 저분자량의 화합물과, 노볼락 수지 또는 폴리(4-히드록시스티렌) 등의 고분자량의 중합체로 대별된다.
저분자량의 화합물 (A)를 이용했을 경우에는 개구부를 형성할 때에 사용하는 현상액은 탄산 나트륨 등의 비교적 알카리성이 약한 현상액인 것이 바람직하다. 또 고분자량의 중합체를 이용했을 경우에는 개구부를 형성할 때에 사용하는 현상액은 테트라메틸암모늄히드록시드 등의 비교적 알카리성이 강한 현상액인 것이 바람직하다.
저분자량인 것의 예로서는 4,4'-[1-[4-[1-(4-히드록시페닐)-1-메틸에틸]페닐]에틸리덴]디페놀, 2,2-비스(1,5-디메틸-4-히드록시페닐)프로피온산 메틸에스테르, 4,6-비스[1-(4-히드록시페닐)-1-메틸에틸]-1,3-벤젠디올 등을 들 수 있다.
또한 이것들 이외에도 열중합 금지제로서 일반적으로 이용되고 있는 화합물도 사용할 수 있다. 예를 들면 피로갈롤, 벤조퀴논, 히드로퀴논, 메틸렌 블루, tert-부틸카테콜, 모노벤질에테르, 메틸히드로퀴논, 아밀퀴논, 아밀옥시히드로퀴논, n-부틸페놀, 페놀, 히드로퀴논모노프로필에테르, 4,4'-(1-메틸에틸리덴)비스(2-메틸페놀), 4,4'-(1-메틸에틸리덴)비스(2,6-디메틸페놀), 4,4',4"-에틸리덴트리스(2-메틸페놀), 4,4',4"-에틸리덴트리스페놀, 1,1,3-트리스(2,5-디메틸-4-히드록시페닐)-3-페닐프로판 등을 들 수 있다.
고분자량인 것의 예로서는 페놀성 수산기를 가지는 중합체로서, 이하에 나타내는 노볼락 수지, 폴리히드록시스티렌 및 그의 유도체를 들 수 있다. 이것들은 단독으로 사용할 수도 있지만, 혼합해서 사용할 수도 있다.
(노볼락 수지)
본 발명에서 이용되는 알칼리 가용성 노볼락 수지는 m-크레졸과 다른 1종 이상의 페놀류를 알데히드 화합물과 축합해서 얻어지는 수지로서, m-크레졸의 비율이 전페놀류 중의 50 내지 90몰%인 알칼리 가용성 노볼락 수지이면 특별히 제한되지 않는다.
노볼락 수지의 원료에 이용되는 상기 다른 페놀류로서는 구체적으로는 예를 들면 2,3-크실레놀, 2,4-크실레놀, 2,5-크실레놀, 3,4-크실레놀, 3,5-크실레놀 및 2,3,5-트리메틸페놀 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상 조합해서 이용할 수 있다.
이것들 중에서는 2,3-크실레놀, 2,4-크실레놀, 3,4-크실레놀 및 2,3,5-트리메틸페놀을 바람직하게 들 수 있다.
또한, m-크레졸과 다른 1종 이상의 페놀류의 바람직한 조합으로서는 m-크레졸/2,3-크실레놀, m-크레졸/2,4-크실레놀, m-크레졸/2,3-크실레놀/3,4-크실레놀, m-크레졸/2,3,5-트리메틸페놀 및 m-크레졸/2,3-크실레놀/2,3,5-트리메틸페놀 등을 들 수 있다.
또한, 축합시키는 알데히드 화합물로서는 예를 들면 포름알데히드, 파라포름알데히드, 아세트알데히드, 벤즈알데히드, o-히드록시벤즈알데히드, m-히드록시벤즈알데히드, p-히드록시벤즈알데히드, 글리옥살, 글루탈알데히드, 테레프탈알데히드, 이소프탈알데히드 등을 들 수 있다. 이것들 중, 특히 포름알데히드, o-히드록시벤즈알데히드를 바람직하게 이용할 수 있다.
이들 알데히드류도 단독으로 또는 2종 이상을 조합해서 이용할 수 있다. 이러한 알데히드 화합물을 페놀류 1몰에 대해서 바람직하게는 0.4 내지 2몰, 보다 바람직하게는 0.6 내지 1.5몰의 양으로 사용하는 것이 바람직하다.
페놀류와 알데히드 화합물의 축합반응에는 통상 산성촉매가 사용된다. 이 산성촉매로서는 예를 들면 염산, 질산, 황산, 포름산, 옥살산, 아세트산, 메탄술폰산, p-톨루엔술폰산 등을 들 수 있다. 이러한 산성촉매는 통상 페놀류 1몰에 대해서 1×10-5 내지 5×10-1몰의 양으로 사용할 수 있다.
축합반응에 있어서는 통상 반응매질로서 물이 사용되지만, 반응초기부터 불균일계가 될 경우는 반응매질로서 예를 들면 메탄올, 에탄올, 프로판올, 부탄올, 프로필렌글리콜모노메틸에테르 등의 알코올류, 테트라히드로푸란, 디옥산 등의 환상 에테르류, 에틸메틸케톤, 메틸이소부틸케톤, 2-헵타논 등의 케톤류를 이용할 수 있다. 이들 반응매질은 통상 반응원료 100중량부당, 20 내지 1,000중량부의 양으로 사용된다.
축합반응의 온도는 원료의 반응성에 따라 적절히 조정할 수 있는데, 통상 10 내지 200℃이다.
반응방법으로서는 페놀류, 알데히드 화합물, 산성촉매 등을 일괄해서 도입하는 방법 및 산성촉매의 존재하에 페놀류, 알데히드 화합물 등을 반응의 진행과 함께 가해 가는 방법 등을 적절히 채용할 수 있다.
축합반응 종료 후에는 계내에 존재하는 미반응원료, 산성촉매, 반응매질 등을 제거하기 위해서 반응온도를 130℃ 내지 230℃로 상승시키고, 감압하에서 휘발분을 제거하여 노볼락 수지를 회수하는 방법이나, 얻어진 노볼락 수지를 에틸렌글리콜모노메틸에테르아세테이트, 3-메톡시프로피온산 메틸, 락트산 에틸, 메틸이소부틸케톤, 2-헵타논, 디옥산, 메탄올, 아세트산 에틸 등의 양용매에 용해시킨 후, 물, n-헥산, n-헵탄 등의 빈용매를 혼합한 다음에, 석출되는 수지용액층을 분리하여 고분자량의 노볼락 수지를 회수하는 방법도 있다.
또한, 상기 노볼락 수지의 폴리스티렌 환산 중량 평균 분자량(이하, 「Mw」라고 한다.)은 조성물로부터 막형성할 때의 작업성, 레지스트로서 사용할 때의 현상성, 감도 및 내열성의 점에서 2,000 내지 20,000인 것이 바람직하고, 3,000 내지 15,000인 것이 특히 바람직하다.
(폴리히드록시스티렌)
본 발명에 이용되는 폴리히드록시스티렌류로서는 말루카 린커 (Maluca Lyncur) M, 말루카 린커 CMM, 말루카 린커 CHM, 말루카 린커 MB, 말루카 린커 PHM-C, 말루카 린커 CST, 말루카 린커 CBA(마루젠석유화학(주)제) 등의 명칭으로 시판되고 있는 수지를 들 수 있다.
[용제:B성분]
상기 A성분을 용해시켜 도포할 목적으로 용제를 이용할 수 있다. 용제는 화합물 A를 양호하게 용해시키면 특별히 제한되지 않는다. 용제의 예로서는 에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노에틸에테르, 에틸렌글리콜모노메틸에테르아세테이트, 에틸렌글리콜모노에틸에테르아세테이트, 디에틸렌글리콜모노메틸에테르, 디에틸렌글리콜모노에틸에테르, 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노프로필에테르아세테이트, 톨루엔, 크실렌, 메틸에틸케톤, 2-헵타논, 3-헵타논, 4-헵타논, 시클로헥사논, 2-히드록시프로피온산 에틸, 2-히드록시-2-메틸프로피온산 에틸, 에톡시아세트산 에틸, 히드록시아세트산 에틸, 2-히드록시-3-메틸부탄산 메틸, 3-메톡시프로피온산 메틸, 3-에톡시프로피온산 에틸, 3-메톡시프로피온산 에틸, 아세트산 부틸, 피루브산 메틸, 피루브산 에틸 등을 들 수 있다. 또한, N-메틸포름아미드, N,N-디메틸포름아미드, N-메틸포름아닐리드, N-메틸아세트아미드, N,N-디메틸아세트아미드, N-메틸피롤리돈, 디메틸술폭시드, 벤질에틸에테르, 디헥실에테르, 아세토닐아세톤, 이소포론, 카프론산, 카프릴산, 1-옥탄올, 1-노난올, 벤질알코올, 아세트산 벤질, 벤조산 에틸, 옥살산 디에틸, 말레산 디에틸, γ-부티로락톤, 탄산 에틸렌, 탄산 프로필렌, 에틸렌글리콜모노페닐에테르아세테이트 등의 고비점 용제를 첨가할 수도 있다. 이들 용제는 단독으로 또는 2종 이상을 조합해서 사용할 수 있다. 이것들 중에서는 2-히드록시프로피온산 에틸이나 프로필렌글리콜모노메틸에테르아세테이트가 바람직하다.
[아크릴 수지:C성분]
특히 A성분으로서 저분자량의 페놀성 수산기를 가지는 화합물을 이용했을 경우, 도포성의 향상, 도막의 성상을 안정시킬 목적으로, 이하에 나타내는 바와 같은 알칼리 가용성 아크릴 수지를 첨가할 수 있다.
아크릴 수지의 조성에 특별히 제한은 없지만, (메타)아크릴산 에스테르로부터 유도되는 단위에 부가해서, 알칼리 가용성을 부여하기 위해서 카르복실기 및(또는) 페놀성 수산기를 가지는 라디컬 중합성 화합물로부터 유도되는 단위를 함유하는 것이다.
카르복실기를 가지는 라디컬 중합성 화합물로서는 예를 들면 아크릴산, 메타 아크릴산 등을 사용할 수 있다.
페놀성 수산기를 가지는 라디컬 중합성 화합물로서 p-히드록시스티렌, m-히드록시스티렌, o-히드록시스티렌, α-메틸-p-히드록시스티렌, α-메틸-m-히드록시스티렌, α-메틸-o-히드록시스티렌, 4-이소프로페닐페놀, 2-알릴페놀, 4-알릴페놀, 2-알릴-6-메틸페놀, 2-알릴-6-메톡시페놀, 4-알릴-2-메톡시페놀, 4-알릴-2,6-디메톡시페놀, 4-알릴옥시-2-히드록시벤조페논 등의 페놀성 수산기를 가지는 비닐계 모노머 등을 사용할 수 있다. 이들 화합물은 단독으로 또는 2종 이상 조합해서 사용할 수 있다. 이것들 중에서는 p-히드록시스티렌, 4-이소프로페닐페놀이 바람직하다.
이러한 아크릴 공중합체 중에서 차지하는 카르복실기를 가지는 라디컬 중합성 화합물 및(또는) 페놀성 수산기를 가지는 라디컬 중합성 화합물로부터 유도되는 단위는, 그것들 단독 또는 조합으로 1 내지 60중량%이며, 바람직하게는 5 내지 50중량%이다. 5중량% 미만이면, 아크릴 공중합체가 알칼리 현상액에 용해되기 어려워지기 때문에 현상 후에 막 찌꺼기가 생겨 충분한 해상도를 얻을 수 없다. 반대로 50중량%를 초과하면, 아크릴 공중합체의 알칼리 현상액에 대한 용해성이 지나치게 커져서 2층화했을 때에 언더컷 형상이 되기 쉽다.
[계면활성제:D성분]
상기 조성물에는 도포성, 소포성, 레벨링성 등을 향상시킬 목적으로 계면활성제를 배합할 수도 있다. 계면활성제로서는 예를 들면 BM-1000, BM-1100(BM케미사제), 메가팩(Megafac) F142D, 동 F172, 동 F173, 동 F183(다이닛폰 잉크 화학공업(주)제), 플로라드(Fluorad) FC-135, 동 FC-170C, 동 FC-430, 동 FC-431(스미토모스리엠(주)제), 서프론(Surflon) S-112, 동 S-113, 동 S-131, 동 S-141, 동 S-145(아사히가라스(주)제), SH-28PA, 동 SH-190, 동 SH-193, SZ-6032, SF-8428(도레이 실리콘(주)제) 등의 명칭으로 시판되고 있는 불소계 계면활성제를 사용할 수 있다. 이들 계면활성제의 사용량은 공중합체 (A) 100중량부에 대해서 바람직하게는 5중량부 이하이다.
본 발명에 이용되는 하층재에는 기타 성분이 함유될 수 있다. 구체적으로는 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 비스페놀형 에폭시 수지, 트리스 페놀형 에폭시 수지, 테트라페놀형 에폭시 수지, 페놀-크실릴렌형 에폭시 수지, 나프톨-크실릴렌형 에폭시 수지, 페놀-나프톨형 에폭시 수지, 페놀-디시클로펜타디엔형 에폭시 수지, 지환식 에폭시 수지 등을 들 수 있다. 또한, 무기충전제를 첨가할 수도 있고, 구체적으로는 실리카, 수산화 알루미늄, 황산 바륨 등을 들 수 있다. 또한, 고분자 첨가제, 반응성 희석제, 레벨링제, 습윤성 개량제, 가소제, 산화방지제, 대전방지제, 곰팡이방지제, 보습제, 난연제 등을 함유시킬 수도 있다.
상층
상층을 형성할 때에는 네가티브형 감방사선성 수지 조성물을 포함하는 상층재가 이용되고, 상층재는 액상이거나 드라이 필름형일 수 있다.
이러한 네가티브형 감방사선성 수지 조성물로서는 예를 들면 일본 특허공개 평8-301911호 공보에 기재되어 있는 바와 같은 감방사선성 수지 조성물을 이용할 수 있다.
본 발명에서 이용되는 네가티브형 감방사선성 수지 조성물은 아크릴 수지(상기 C성분), 가교제(E성분), 개시제(F성분), 용제(상기 B성분), 계면활성제(상기 D성분) 등으로 구성된다.
[가교제:E성분]
가교제(E성분)로서는 예를 들면 트리메틸올프로판트리(메타)아크릴레이트, 펜타에리트리톨트리(메타)아크릴레이트, 에틸렌글리콜디(메타)아크릴레이트, 테트라에틸렌글리콜디(메타)아크릴레이트, 폴리에틸렌글리콜디(메타)아크릴레이트, 1,4-부탄디올디(메타)아크릴레이트, 부틸렌글리콜디(메타)아크릴레이트, 프로필렌글리콜디(메타)아크릴레이트, 트리메틸올프로판디(메타)아크릴레이트, 1,6-헥산디올디(메타)아크릴레이트, 네오펜틸글리콜디(메타)아크릴레이트, 트리메틸올프로판트리(메타)아크릴레이트, 트리스(2-히드록시에틸)이소시아누레이트트리(메타)아크릴레이트, 트리스(2-히드록시에틸)이소시아누레이트디(메타)아크릴레이트, 트리시클로데칸디메탄올디(메타)아크릴레이트, 비스페놀A의 디글리시딜에테르에 (메타)아크릴산을 부가시킨 에폭시(메타)아크릴레이트, 비스페놀A디(메타)아크릴로일옥시에틸에테르, 비스페놀A디(메타)아크릴로일옥시에틸옥시에틸에테르, 비스페놀A디(메타)아크릴로일옥실록시메틸에틸에테르, 테트라메틸올프로판테트라(메타)아크릴레이트, 펜타에리트리톨트리(메타)아크릴레이트, 펜타에리트리톨테트라(메타)아크릴레이트, 디펜타에리트리톨펜타(메타)아크릴레이트, 디펜타에리트리톨헥사(메타)아크릴레이트 등을 들 수 있다.
이들 가교제(E성분)는 시판되고 있는 화합물을 그대로 이용할 수도 있다. 시판되고 있는 화합물의 구체예로서는 아로닉스(Aronix) M-210, 동 M-309, 동 M-310, 동 M-400, 동 M-7100, 동 M-8030, 동 M-8060, 동 M-8100, 동 M-9050, 동 M-240, 동 M-245, 동 M-6100, 동 M-6200, 동 M-6250, 동 M-6300, 동 M-6400, 동 M-6500(이상, 토아합성(주)제), 가야라드(KAYARAD) R-551, 동 R-712, 동 TMPTA, 동 HDDA, 동 TPGDA, 동 PEG400DA, 동 MANDA, 동 HX-220, 동 HX-620, 동 R-604, 동 DPCA-20, DPCA-30, 동 DPCA-60, 동 DPCA-120(이상, 니혼화약(주)제), 비스코트(Biscoat) #295, 동 300, 동 260, 동 312, 동 335HP, 동 360, 동 GPT, 동 3PA, 동 400(이상, 오사카 유기화학공업(주)제) 등을 들 수 있다.
이들 가교제(E성분)는 단독으로 또는 2종 이상을 병용할 수 있고, 아크릴 수지(C성분) 100중량부에 대해서 바람직하게는 10 내지 250중량부, 보다 바람직하게는 20 내지 200중량부, 특히 바람직하게는 25 내지 150중량부이다. 10중량부 미만이면, 노광시의 감도가 저하하기 쉽고, 250중량부를 초과하면 공중합체 (A)와의 상용성이 나빠지고, 보존안정성이 저하하거나, 20㎛ 이상의 후막을 형성하는 것이 곤란해지는 경우가 있다.
[방사선 라디컬 중합 개시제:F성분]
방사선 라디컬 중합 개시제(이하, 개시제:F성분이라고 한다)로서는 예를 들면 벤질, 디아세틸 등의 α-디케톤류; 벤조인 등의 아실로인류;벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르 등의 아실로인에테르류; 티옥산톤, 2,4-디에틸티옥산톤, 티옥산톤-4-술폰산, 벤조페논, 4,4'-비스(디메틸아미노)벤조페논, 4,4'-비스(디에틸아미노)벤조페논 등의 벤조페논류; 아세토페논, p-디메틸아미노아세토페논, α,α-디메톡시-α-아세톡시벤조페논, α,α-디메톡시-α-페닐아세토페논, p-메톡시아세토페논, 1-[2-메틸-4-메틸티오페닐]-2-모르폴리노-1-프로판온, α,α-디메톡시-α-모르폴리노-메틸티오페닐아세토페논, 2-벤질-2-디메틸아미노-1-(4-모르폴리노페닐)-부탄-1-온 등의 아세토페논류; 안트라퀴논, 1,4-나프토퀴논 등의 퀴논류;페나실클로라이드, 트리브로모메틸페닐술폰, 트리스(트리클로로메틸)-s-트리아진 등의 할로겐 화합물; [1,2'-비스이미다졸]-3,3',4,4'-테트라페닐, [1,2'-비스이미다졸]-1,2'-디클로로페닐-3,3',4,4'-테트라페닐 등의 비스이미다졸류, 디-tert-부틸퍼옥사이드 등의 과산화물; 2,4,6-트리메틸벤조일디페닐포스핀옥사이드 등의 아실포스핀옥사이드류 등을 들 수 있고, 또한, 시판물로서는 이르가큐어(Irgacure) 184, 651, 500, 907, CGI369, CG24-61(이상, 시바스페셜티케미컬즈(주)제), 루시린(Rucirin) LR8728, 루시린 TP0(이상, BASF(주)제), 다로큐어(Darocure) 1116, 1173(이상, 시바스페셜티케미컬즈(주)제), 유베크릴(Ubecryl) P36(UCB(주)제) 등을 들 수 있다. 또한, 필요에 따라 메르캅토벤조티아졸, 메르캅토벤조옥사졸과 같은 수소 공여성을 가지는 화합물을 상기 광 라디컬 중합 개시제와 병용할 수도 있다.
상술한 여러가지 방사선 라디컬 중합 개시제 중에서 바람직한 화합물로서는 1-[2-메틸-4-메틸티오페닐]-2-모르폴리노-1-프로판온, 2-벤질-2-디메틸아미노-1-(4-모르폴리노페닐)-부탄-1-온, α,α-디메톡시-α-페닐아세토페논 등의 아세토페논류, 페나실클로라이드, 트리브로모메틸페닐술폰, 2,4,6-트리메틸벤조일디페닐포스핀옥사이드, 1,2'-비스이미다졸류와 4,4'-디에틸아미노벤조페논과 메르캅토벤조티아졸의 병용, 루시린 TPO, 이르가큐어 651 등을 들 수 있다. 이들 화합물은 단독으로 또는 2종 이상 조합해서 사용할 수 있다. 그 사용량은 알칼리 가용성 공중합체 (A) 100중량부에 대해서 바람직하게는 0.1 내지 60중량부, 보다 바람직하게는 5 내지 50중량부, 특히 바람직하게는 10 내지 40중량부이다. 이 사용량이 1중량% 이하이면 산소에 의한 라디컬의 실활의 영향(감도의 저하)을 받기 쉽고, 또 60중량%를 초과하면 상용성이 나빠지거나 보존안정성이 저하하는 경향이 있다. 또한, 이들 방사선 라디컬 중합 개시제와 방사선 증감제를 병용하는 것도 가능하다.
하층 및 상층의 형성방법
본 발명에서는 소정의 배선 패턴을 가지는 기판 위 등에, 우선 하층을 도포 또는 라미네이트한 다음에 상층을 도포 또는 라미네이트한 후, 원하는 2층 적층막을 형성할 수 있다. 기판 위에의 형성방법으로서는 재료가 액상인 경우, 디핑법, 스핀 코팅법, 롤 코팅법, 스크린 인쇄법, 어플리케이터법, 커튼 코터법 등의 방법을 채용할 수 있다. 또 재료가 필름형인 경우, 라미네이트법, 진공 라미네이트법 등의 방법을 채용할 수 있다. 또한, 하층 및 상층의 건조조건은 조성물 중의 각 성분의 종류, 배합비율, 도포막 두께 등에 따라 다르지만, 통상은 70 내지 120℃에서 5 내지 20분간 정도이며, 바람직하게는 80 내지 100℃이다. 건조시간이 지나치게 짧으면 현상시의 밀착상태가 나빠지고, 또한, 지나치게 길면 열노출에 의한 해상도의 저하를 초래한다.
또 하층재와 상층재를 미리 2층 구조의 드라이 필름으로 만들고, 한번의 라미네이트에 의해 기판 위에 2층 적층막을 형성할 수 있다.
방사선 조사 방법
얻어진 적층막에 소정 패턴의 마스크를 통해 파장이 300 내지 500nm인 자외선 또는 가시광선을 조사한다. 이들 방사선의 선원으로서 저압 수은등, 고압 수은등, 초고압 수은등, 메탈할라이드 램프, 아르곤 가스 레이저 등을 이용할 수 있다. 여기서 방사선이란 자외선, 가시광선, 원자외선, X선, 전자선 등을 의미한다. 방사선 조사량은 조성물 중의 각 성분의 종류, 배합량, 적층막의 막 두께 등에 따라 다르지만, 예를 들면 초고압 수은등 사용의 경우 100 내지 500mJ/cm2이다.
현상방법
방사선 조사 후의 현상방법으로서는 알카리성 수용액을 현상액으로서 이용하여 불필요한 부분을 용해, 제거하고, 방사선 조사부분만 잔존시킨다. 현상액으로서는 예를 들면 수산화 나트륨, 수산화 칼륨, 탄산 나트륨, 규산 나트륨, 메타 규산 나트륨, 암모니아수, 에틸아민, n-프로필아민, 디에틸아민, 디-n-프로필아민, 트리에틸아민, 메틸디에틸아민, 디메틸에탄올아민, 트리에탄올아민, 테트라메틸암모늄히드록시드, 테트라에틸암모늄히드록시드, 피롤, 피페리딘, 1,8-디아자비시클로[5,4,0]-7-운데센, 1,5-디아자비시클로[4,3,0]-5-노난 등의 알칼리류의 수용액을 사용할 수 있다. 또 상기 알칼리류의 수용액에 메탄올, 에탄올 등의 수용성 유기용매나 계면활성제를 적절량 첨가한 수용액을 현상액으로서 사용할 수도 있다. 현상시간은 조성물 각 성분의 종류, 배합비율, 조성물의 건조막 두께에 따라 다르지만, 통상 30 내지 360초간이며, 또 현상방법은 액담금법, 디핑법, 패들법, 스프레이 현상법 등 중 어느 것으로 할 수 있다. 현상 후에는 유물세척정을 30 내지 90초간 행하고, 에어 건 등을 이용해서 풍건시키거나, 오븐 중에서 건조시킨다.
상기와 같은 현상액을 이용해서 현상하면 상층에서는 방사선 조사부분만이 잔존하고, 또 하층에서는 상층 중 제거된 부분(방사선 비조사부)에 대응하는 부분만이 용해 제거된다.
이 후 잔존한 레지스트 막에 후 노광이나 가열을 함으로써 다시 레지스트 막을 경화시킬 수 있다.
범프의 형성
이어서 상술한 바와 같이 개구 패턴에 예를 들면 땜납 페이스트 등의 저융점 금속을 도입하고, 가열 리플로해서 범프를 형성한다. 또 개구 패턴에 저융점 금속을 도입하는 다른 방법으로서 예를 들면 땜납 볼을 직접 탑재하는 방법, 또는 전해 도금 등이 있다.
박리처리
범프를 형성한 후에, 기판 위에 잔존하는 경화물을 박리하는 방법으로서는 50 내지 80℃에서 교반 중의 박리액에 상기 기판을 5 내지 30분간 침지함으로써 경화막(레지스트 막)을 박리할 수 있다. 이 때 사용하는 박리액으로서는 디메틸술폭시드 단독 또는 제4급 암모늄염과 디메틸술폭시드와 물의 혼합용액을 사용하는 것이 바람직하다.
보다 구체적으로는 기판으로부터 2층 적층막을 박리·제거하기 위해서는 다단의 침지조를 가지는 박리설비를 준비하고, 2층 적층막을 1조째에서 적절한 유기용제를 이용해서 박리하는 동시에 박리편을 순환 여과한 후, 2조째 이후에서 상기 적층막의 박리 찌꺼기를 유기 알칼리 성분이 포함되는 박리액에 의해 박리할 수 있다.
또한, 다단의 침지조를 가지는 박리설비를 준비하고, 2층 적층막을 1조째에서 디메틸술폭시드를 이용해서 박리하는 동시에 박리편을 순환 여과한 후, 2조째 이후에서 상기 적층막의 박리 찌꺼기를 유기 알칼리 성분과 디메틸술폭시드를 함유하는 박리액에 의해 박리하는 것이 바람직하다.
본 발명은 상기한 문제점을 해결하기 위해서, 도 1(a) 또는 도 5(a)에 나타내는 바와 같이 배선기판 위에, 하층이 알칼리 가용성이면서 비감방사선성 수지 조성물을 포함하고, 상층이 네가티브형 감방사선성 수지 조성물을 포함하는 2층 적층막을 형성한 후, 한번의 노광/현상조작에 의해 전극 패드에 대응하는 위치에 범프 형성용 개구 패턴을 형성한다.
또 본 발명에서는 특성이 다른 2층 적층막을 이용함으로써, 고해상성과 박리용이성의 양립이 가능해진다. 즉, 하층으로서 페놀성 수산기를 가지는 화합물을 이용함으로써 하기와 같은 효과가 달성된다.
(1) 하층에 적절한 알칼리 현상성을 부여하고, 노광/현상조작으로 한번에 패터닝이 가능해진다.
(2) 하층의 수지조성물이 가지는 페놀성 수산기가 광 라디컬을 실활시키는 효과에 의해, 상하층의 계면, 나아가서는 상하층의 인터 믹싱이 진행된 경우에 있어서도, 하층과 기판의 계면에서의 경화반응을 억제하고, 2층 적층막의 양호한 박리성을 보유하는 것이 가능해진다.
이것에 의해 지금까지 박리성이 낮아서 적용이 곤란했던 네가티브형 레지스트를 상층으로서 사용하는 것이 가능해진다. 또 상층으로서 네가티브형 레지스트를 이용함으로써, 도 1(b) 또는 도 5(b)에 나타내는 바와 같은 범프 형성용 개구 패턴 내에 저융점 금속을 도입하는 공정에 필요한 레지스트 패턴의 기계적 강도를 확보하는 것이 가능해진다.
또 하층은 박리성이 뛰어나기 때문에 디메틸술폭시드 또는 N-메틸피롤리돈 등의 고극성 유기용제 단독으로도 박리가 가능해지고, 더욱이 가교반응이 진행된 상층부분의 박리편은 이들 고극성 유기용제에 난용이기 때문에, 박리편을 침강분리 또는 순환 여과에 의해 제거하기 쉽다고 하는 장점이 생긴다.
또 다단의 침지조를 가지는 박리설비를 이용할 경우에는 1조째에서 유기용제에 의해 대부분의 네가티브형 레지스트 막의 박리를 완료하고, 2조째 이후에서 알칼리 성분을 포함하는 박리액에 의해 하층의 박리 찌꺼기를 취하는 공정을 선택함으로써, 박리액의 알칼리 농도를 높이지 않고 박리처리 능력을 높일 수 있고, 땜납 범프 및 기초기판에 대한 손상을 최소한으로 억제하는 것이 가능해진다.
이하에 본 발명을 실시예에 의해 구체적으로 설명하지만, 본 발명은 이것으로 한정되지 않는다. 또한 특별히 단서가 없는 한, 부는 중량부, %는 중량%를 나타낸다.
하층재와 상층재 원료를 이하에 열기한다.
(A성분:페놀성 수산기를 가지는 화합물)
A-1:m-크레졸과 p-크레졸을 중량비 40:60의 비율로 혼합하고, 여기에 포르말린을 가하고, 옥살산 촉매를 이용해서 상법에 따라 축합해서 크레졸 노볼락을 얻었다. 이 수지에 대해서 분별 처리를 실시하고, 저분자영역을 컷해서 중량 평균 분자량 12000의 노볼락 수지를 얻었다.
A-2:4,4'-[1-[4[1-(4-히드록시페닐)-1-메틸에틸]페닐]에틸리덴]디페놀
(B성분:용제)
B-1:프로필렌글리콜모노메틸에테르
B-2:2-히드록시프로피온산 에틸
B-3:2-헵타논
(C성분:아크릴 수지)
C-1:
드라이 아이스/메탄올 환류기와 온도계가 달린 플라스크를 질소치환한 후, 중합 개시제로서 2,2'-아조비스이소부티로니트릴 4.0g, 용매로서 2-히드록시프로피온산 에틸을 120g 도입하고, 중합 개시제가 용해될 때까지 교반했다. 계속해서 아크릴산 20.0g, p-이소프로페닐페놀 10.0g, n-부틸메타크릴레이트 30.0g, 메틸메타크릴레이트 20.0g, n-부틸아크릴레이트 20.0g을 도입한 후, 완만하게 교반을 개시했다. 그 후, 용액의 온도를 80℃로 상승시켜 이 온도로 4시간 중합하고, 다시 100℃로 승온해서 이 온도로 1시간 중합을 했다. 그 후, 실온까지 냉각하고, 플라스크 안을 공기로 치환했다. 반응생성물을 다량의 메탄올에 적하해서 반응물을 응고시켰다. 이 응고물을 물세척 후, 응고물과 동 중량의 테트라히드로푸란에 재용해시키고, 다량의 메탄올로 다시 응고시켰다. 이 재용해-응고조작을 합계 3회 한 후, 얻어진 응고물을 40℃로 48시간 진공건조시켜 아크릴 수지 C-1을 얻었다.
C-2:
드라이 아이스/메탄올 환류기와 온도계가 달린 플라스크를 질소치환한 후, 중합 개시제로서 2,2'-아조비스이소부티로니트릴 4.0g, 용매로서 2-히드록시프로피온산 에틸을 100g 도입하고, 중합 개시제가 용해될 때까지 교반했다. 계속해서 메타크릴산 10.0g, p-이소프로페닐페놀 15.0g, 8-트리시클로[5.2.1.02,6]데카닐-메타크릴레이트 25.0g, 이소보르닐아크릴레이트 20g, n-부틸아크릴레이트 30.0g을 도입한 후, 완만하게 교반을 개시했다. 그 후, 용액의 온도를 80℃로 상승시켜 이 온도로 3시간 중합한 후, 2,2'-아조비스이소부티로니트릴 1g을 첨가하고, 다시 80℃로 3시간 중합하고, 그 후, 100℃로 승온해서 이 온도로 1시간 중합을 했다. 실온까지 냉각하고, 플라스크 안을 공기로 치환했다. 반응생성물을 다량의 메탄올에 적하해서 반응물을 응고시켰다. 이 응고물을 물세척 후, 응고물과 동 중량의 테트라히드로푸란에 재용해시키고, 다량의 메탄올로 다시 응고시켰다. 이 재용해-응고조작을 합계 3회 한 후, 얻어진 응고물을 40℃로 48시간 진공건조시켜 아크릴 수지 C-2를 얻었다.
C-3:
드라이 아이스/메탄올 환류기와 온도계가 붙은 플라스크를 질소치환한 후, 중합 개시제로서 2,2'-아조비스이소부티로니트릴 3.0g, 용매로서 2-히드록시프로피온산 에틸을 150g 도입하고, 중합 개시제가 용해될 때까지 교반했다. 계속해서 4-이소프로페닐페놀 43g, n-부틸아크릴레이트 30.8g, 아크릴산 2.9g, 2-히드록시에틸아크릴레이트 23.3g을 도입한 후, 완만하게 교반을 개시했다. 그 후, 용액의 온도를 70℃로 상승시키고, 이 온도로 3시간 중합을 했다. 이어서 중합 개시제로서 2,2'-아조비스이소부티로니트릴 1.5g을 첨가하고, 다시 70℃로 3시간 중합을 계속했다. 그 후, 실온까지 냉각하고, 플라스크 안을 공기로 치환한 후, p-메톡시페놀150mg을 가했다. 반응생성물을 다량의 메탄올에 적하해서 반응물을 응고시켰다. 이 응고물을 물세척 후, 응고물과 동 중량의 테트라히드로푸란에 재용해시키고, 다량의 메탄올로 다시 응고시켰다. 이 재용해-응고조작을 합계 3회 한 후, 얻어진 응고물을 40℃로 48시간 진공건조시켜 아크릴 수지 C-3을 얻었다.
(D성분;계면활성제)
D-1:NBX-15(네오스사제)
D-2:SF-8428(도레이 실리콘(주)사제)
(E성분:가교제)
E-1:아로닉스 M-8060(토아합성(주))
(F성분:개시제)
F-1:이르가큐어 651(시바가이기사제)
F-2:가야큐어 DETX-S(니혼화약(주))
하층재 A-L, B-L, C-L의 제조
표 1에 나타내는 바와 같이 A-1 35부, B-1 65부, D-1 0.1부를 교반, 용해한 후, 공경 3㎛의 멤브레인 필터(ADVANTEC사제 캡슐 카트리지 필터 CCP-FX-C1B)를 이용해서 여과하여 하층재 A-L을 제조했다. 동일한 방법으로 하층재 B-L, C-L을 제조했다.
하층재 B-D, C-D의 제조
하층재 B-L 또는 C-L을 이용해서 드라이 필름을 제조했다. 두께 50㎛, 11cm스퀘어의 폴리에틸렌테레프탈레이트(PET)필름에 스핀 코터를 이용해서 하층재 B-L을 베이크 후의 막 두께가 5㎛가 되도록 도포한 후, 대류식 오븐에서 110℃로 10분간 베이크해서 하층재 B-D를 제조했다. 동일한 방법으로 하층재 C-D를 제조했다.
샘플명 A성분 B성분 C성분 D성분 형태
하층재 A-L A-1 35부 B-1 65부 - D-1 0.1부 액상
하층재 B-L A-2 20부 B-2 90부 C-1 10부 - 액상
하층재 B-D A-2 20부 B-2 90부 C-1 10부 - 드라이 필름
하층재 C-L A-2 20부 B-2 90부 C-3 20부 D-1 0.1부 액상
하층재 C-D A-2 20부 B-2 90부 C-3 20부 D-1 0.1부 드라이 필름
상층재 A-L, B-L, C-L의 제조
표 2에 나타내는 성분을 이용해서 하층재 A-L과 동일한 순서로 제조했다.
상층재 A-D, B-D의 제조
상층재 A-L 또는 B-L을 이용해서 드라이 필름을 제조했다. 두께 50㎛, 11cm스퀘어의 폴리에틸렌테레프탈레이트(PET)필름에 스핀 코터를 이용해서 상층재 A-L을 베이크 후의 막 두께가 40㎛가 되도록 도포한 후, 대류식 오븐에서 110℃로 10분간 베이크하여 상층재 A-D를 제조했다. 동일한 방법으로 상층재 B-D를 제조했다.
샘플명 B성분 C성분 D성분 E성분 F성분 형태
상층재 A-L B-1 88부 C-2 100부 D-10.1부 E-1 51.7부 F-118.6부F-24.0부 액상
상층재A-D B-1 88부 C-2 100부 D-1 0.1부 E-151.7부 F-118.6부F-24.0부 드라이 필름
상층재 B-L B-2 122부 C-1 100부 D-2 0.3부 E-145부 F-130부 액상
상층재 B-D B-2 122부 C-1 100부 D-2 0.3부 E-1 45부 F-130부 드라이 필름
상층재C-L B-388부 C-2 100부 D-1 0.1부 E-1 51.7부 F-118.6부F-24.0부 액상
2층 드라이 필름 A, B의 제조
2층 드라이 필름을 표 3에 있는 조합으로 제조했다. 두께 50㎛, 11cm스퀘어의 폴리에틸렌테레프탈레이트(PET)필름에 스핀 코터를 이용해서 상층재 B-L을 베이크 후의 막 두께가 40㎛가 되도록 도포한 후, 대류식 오븐에서 110℃로 10분간 베이크했다. 이어서 이 도포기판 위에 스핀 코터를 이용해서 하층재 B-L을 베이크 후의 막 두께가 40㎛가 되도록 도포한 후, 대류식 오븐에서 110℃로 10분간 베이크하여 2층 드라이 필름 A를 제조했다. 동일한 방법으로 2층 드라이 필름 B를 제조했다.
샘플명 상층재 하층재
2층 드라이 필름 A 상층재 B-L 하층재 B-L
2층 드라이 필름 B 상층재 C-L 하층재 C-L
박리액의 제조
박리액:디메틸술폭시드 4900g에 테트라메틸암모늄히드록시드 수용액(25중량%)을 100g 첨가한 후, 교반하여 박리액 1로 했다.
평가기판 A의 제조
4인치 실리콘 웨이퍼 위에 스퍼터링에 의해 크롬층을 1000옹스트롬 형성하고, 다시 그 위에 구리층을 1000옹스트롬 형성하여 평가기판 A로 했다.
평가기판 B의 제조
표면을 조화(粗化)한 구리붙인 유리 에폭시 적층판(기판 두께;0.6㎜, 사이즈;10㎝각)에, (i) m-크레졸/p-크레졸=60/40(몰비)을 포함하는 크레졸 노볼락 수지(폴리스티렌 환산 중량 평균 분자량 8700), (ii) 헥사메톡시메틸멜라민, (iii) 가교 미립자, (iv) 스티릴-비스(트리클로로메틸)-s-트리아진 및 (v) 용제로서의 락트산 에틸을 함유하는 솔더 레지스트(JSR(주)제, 일본 특허 출원 2000-334348호 중에 기재된 실시예 1의 감광성 절연 수지 조성물)를 도포하고, 대류식 오븐에서 90℃로 10분간 가열하여 30㎛ 두께의 균일한 도막을 제조했다. 그 후, 정렬기(Suss Microtech사제 MA-150)를 이용하여 패턴 마스크를 통해 고압 수은등으로부터의 자외선을 파장 350nm에서의 노광량이 300 내지 500mJ/㎝2가 되도록 노광하고, 대류식 오븐에서 90℃로 15분간 PEB(베이크 후 노광)를 행하고, 1중량% 수산화 나트륨 수용액을 이용해서 30℃로 2 내지 3분간 샤워 현상(압력;3kgf·cm2)했다. 그 후, 고압 수은등을 이용해서 파장 350nm에서의 노광량이 1000mJ/cm2가 되도록 노광했다. 이어서 대류식 오븐에서 150℃로 2시간 및 다시 170℃로 2시간 가열해서 경화막을 얻었다.
이 기판은 제1 개구 패턴으로 이하의 패턴이 혼재하고 있다.
·150㎛ 피치로 개구직경 95㎛의 홀 패턴
·125㎛ 피치로 개구직경 80㎛의 홀 패턴
·100㎛ 피치로 개구직경 60㎛의 홀 패턴
상기 기판의 개구부에 Ni/Au에 의한 무전해 도금을 실시하여 평가기판 B로 했다.
스핀 코팅법
액상의 하층재 또는 상층재를 상기 평가용 기판에 직접 적하하고, 스핀 코터를 이용해서 베이크 후의 막 두께가 40㎛가 되도록 도포한 후, 대류식 오븐에서 110℃로 10분간 베이크했다. 이 도포기판을 실온까지 냉각한 후, 도포면을 두께 50㎛의 PET필름으로 라미네이터를 이용해서 커버했다.
라미네이트 조건은 이하와 같다.
롤온도:80℃
롤압:0.4MPa
반송속도:0.5m/min.
라미네이트법
드라이 필름형의 하층재, 상층재, 또는 2층 드라이 필름을 라미네이터를 이용해서 라미네이트했다. 지지체로서 사용한 PET필름은 그대로의 상태로 했다.
라미네이트 조건은 이하와 같다.
롤온도:120℃
롤압:0.4MPa
반송속도:0.5m/min.
[실시예 1]
<도포>
평가기판 A에 하층재 A-L을 스핀 코팅하고, 핫플레이트에서 120℃로 5분간 베이크함으로써 막 두께 5㎛의 하층을 형성했다. 이 하층 위에 상층재 A-L을 스핀 코팅하고, 핫플레이트에서 120℃로 5분간 베이크함으로써 막 두께 65㎛의 상층을 형성했다.
<노광>
정렬기(Suss Microtec사제 MA-150)을 이용하고, 패턴이 붙은 유리 마스크를 통해 고압 수은등으로부터의 자외선을 파장 420nm에서의 노광량이 1000mJ/㎝2가 되도록 노광했다. 유리 마스크는 PET필름으로 커버한 기판에 밀착시켜 노광했다.
<현상>
노광한 기판은 2.38%의 테트라메틸암모늄히드록시드를 포함하는 수용액(이하, TMAH현상액이라고 약칭한다.)으로 패들 현상했다. 현상시의 액담금 시간은 90초를 중심으로 15초 간격으로 조정했다. 현상 후, 이온 교환수로 60초간 린스했다.
이 패터닝 기판은 75㎛×75㎛의 개구를 가지는 홀 패턴이 다수 존재한다.
현상 후, 광학 현미경과 주사형 전자 현미경으로 패턴 형상을 확인하고, 이하의 기준으로 평가했다. 결과를 표 4에 나타낸다.
패턴 형상 ○:75㎛×75㎛의 개구를 가지는 홀 패턴이 현상찌꺼기 없이 현상되어 있고, 또한 패턴의 들뜸, 벗겨짐 등이 보이지 않고, 현상시간 마진이 있다.
패턴 형상 ×:75㎛×75㎛의 개구를 가지는 홀 페턴에 현상찌꺼기, 또는 패턴의 들뜸, 벗겨짐이 보이고, 현상시간의 마진이 없다.
<땜납 메움>
이 후, 2층 적층막의 표면 전체에 스키지를 이용해서 땜납 페이스트를 도포하고, 오목형상의 땜납 범프 형성용 개구부에 땜납 페이스트를 완전히 충전했다. 또한, 여기에서 충전한 땜납 페이스트는 Sn, Ag을 중량비 96.5:3.5로 배합시키고 주로 입경 5 내지 20㎛의 땜납을 포함하는 것으로, 그 점도를 200Pa·s로 조정한 것이다. 이어서 땜납 페이스트 형성용 개구부에 충전한 땜납 페이스트 이외의 땜납 페이스트를 우선 스키지를 이용해서 제거하고, 그 후, 클리닝 페이퍼를 이용해서 완전히 제거함으로써 땜납 페이스트의 표면을 평탄화했다.
<리플로>
그 후, 상기의 공정으로 인쇄한 땜납 페이스트를 250℃로 리플로하고, 다시플럭스 세정을 했다.
<박리>
약 1L의 디메틸술폭시드 또는 박리액 1을 약 60℃로 가온한 박리조 중에, 리플로 후 실온까지 냉각한 기판을 10분간 침지/교반함으로써 2층 적층막을 박리했다.
박리조에서 박리처리한 기판은 이소프로필알코올로 린스한 후에 물세척하여 에어 건으로 건조시켰다.
박리처리 후, 광학 현미경과 주사형 전자 현미경으로 기판 표면, 땜납 범프를 관찰하고, 이하의 기준으로 평가했다. 결과를 표 4에 나타낸다.
평가기준
DMSO에 대한 박리성 ○:대부분의 2층 적층막이 박리된다.
DMSO에 대한 박리성 ×:전혀 박리되지 않는다.
박리액 1에 대한 박리성 ○:기판면 위에 박리 찌꺼기가 없다.
박리액 1에 대한 박리성 ×:기판면 위에 박리 찌꺼기가 관찰된다.
[실시예 2]
<도포>
평가기판 A에 하층재 A-L을 스핀 코팅하고, 핫플레이트에서 120℃로 5분간 베이크함으로써 막 두께 5㎛의 하층을 형성했다. 이 하층 위에 상층재 A-D(막 두께 65㎛)를 라미네이트했다.
이하의 조작은 실시예 1과 동일한 순서로 실시했다.
[실시예 3]
평가기판 B에 하층재 B-L을 스핀 코팅하고, 클린 오븐에서 110℃로 10분간 베이크함으로써 막 두께 2㎛의 하층을 형성했다. 이 하층 위에 상층재 B-L을 스핀 코팅하고, 110℃로 10분간 베이크함으로써 막 두께 40㎛의 상층을 형성했다.
<패터닝>
정렬기(Suss Microtec사제 MA-150)를 이용하여 패턴이 붙은 유리 마스크를 통해 고압 수은등으로부터의 자외선을 파장 350nm에서의 노광량이 400mJ/㎝2가 되도록 노광했다. 유리 마스크는 PET필름으로 커버된 기판에 밀착시켜 노광했다.
노광 시에는 평가기판의 홀 페턴(제1 개구 패턴) 위에 감방사선성 수지 조성물의 제2 개구 패턴이 동일위치에 오도록 정렬해서 노광했다.
노광한 기판은 1중량% 탄산 나트륨 수용액을 이용해서 30℃로 45초를 중심으로 15초 간격으로 샤워 현상(압력;1kgf·cm2)했다.
이 기판은 이하와 같은 제1 개구 패턴과 제2 개구 패턴을 가지고 있다.
제1 개구 패턴 제2 개구 패턴
150㎛ 피치 개구직경 95㎛의 홀 개구직경 100㎛의 홀
125㎛ 피치 개구직경 80㎛의 홀 개구직경 90㎛의 홀
100㎛ 피치 개구직경 60㎛의 홀 개구직경 80㎛의 홀
현상 후, 광학 현미경과 주사형 전자 현미경으로 패턴 형상을 확인하고, 이하의 기준으로 평가했다. 결과를 표 4에 나타낸다.
현상성 ○:제2 개구 패턴이 현상찌꺼기 없이 현상되어 있고, 또한 패턴의 들뜸, 벗겨짐 등이 보여지지 않고, 현상시간 마진이 있다.
현상성 ×:제2 개구 패턴에 현상찌꺼기, 또는 패턴의 들뜸, 벗겨짐이 보이고, 현상시간의 마진이 없다.
이하의 공정은 실시예 1과 같다.
[실시예 4]
<도포>
평가기판 B에 하층재 B-L을 스핀 코팅하고, 핫플레이트에서 120℃로 5분간 베이크함으로써 막 두께 2㎛의 하층을 형성했다. 이 하층 위에 상층재 B-D(막 두께 40㎛)를 라미네이트했다.
이하의 조작은 실시예 3과 동일한 순서로 실시했다.
[실시예 5]
평가기판 B에 하층재 B-L을 스핀 코팅하고, 클린 오븐에서 110℃로 10분간 베이크함으로써 막 두께 2㎛의 하층을 형성했다. 이 하층 위에 상층재 A-L을 스핀 코팅하고, 클린 오븐에서 110℃로 10분간 베이크함으로써 막 두께 40㎛의 상층을 형성했다.
이하의 조작은 현상을 제외하고 실시예 4와 동일한 순서로 실시했다.
<현상>
노광한 기판은 1%의 수산화 나트륨을 포함하는 수용액(이하, NaOH현상액으로 약칭한다.)으로 30℃에서 45초를 중심으로 15초 간격으로 샤워 현상(압력;1kgf·cm2)했다. 현상 후, 이온 교환수로 60초간 린스했다.
[실시예 6]
평가기판 B에 하층재 B-L을 스핀 코팅하고, 핫플레이트에서 120℃로 5분간 베이크함으로써 막 두께 2㎛의 하층을 형성했다. 이 하층 위에 상층재 B-D(막 두께 40㎛)를 라미네이트했다.
이하의 조작은 실시예 5와 동일한 순서로 실시했다.
[실시예 7]
평가기판 B에 하층재 B-D를 라미네이트하여 막 두께 2㎛의 하층을 형성했다. 이 하층 위에 상층재 B-L을 스핀 코팅하고, 클린 오븐에서 110℃로 10분간 베이크함으로써 막 두께 40㎛의 상층을 형성했다.
이하의 조작은 실시예 3과 동일한 순서로 실시했다.
[실시예 8]
평가기판 B에 하층재 B-D를 라미네이트하여 막 두께 2㎛의 하층을 형성했다. 이 하층 위에 상층재 B-D(막 두께 40㎛)를 라미네이트했다.
이하의 조작은 실시예 3과 동일한 순서로 실시했다.
[실시예 9]
평가기판 B에 2층 드라이 필름 A를 라미네이트했다.
이하의 조작은 실시예 3과 동일한 순서로 실시했다.
[실시예 10]
평가기판 B에 2층 드라이 필름 B를 라미네이트했다.
이하의 조작은 실시예 5와 동일한 순서로 실시했다.
[비교예 1 내지 4]
비교예 1 내지 4는 하층재를 형성하지 않은 것 이외는 모두 대응하는 번호의 실시예와 동일하게 실시했다.
하층재 상층재 기판 현상액 패턴 형상 박리성(DMS0) 박리성(박리액 1)
실시예 1 A-L A-L A TMAH ○ ○ ○
실시예 2 A-L A-DL A TMAH ○ ○ ○
실시예 3 B-L B-L B Na2CO3 ○ ○ ○
실시예 4 B-L B-D B Na2CO3 ○ ○ ○
실시예 5 B-L A-L B NaOH ○ ○ ○
실시예 6 B-L A-D B NaOH ○ ○ ○
실시예 7 B-D B-L B Na2CO3 ○ ○ ○
실시예 8 B-D B-D B Na2CO3 ○ ○ ○
실시예 9 2층 드라이 필름 A B Na2CO3 ○ ○ ○
실시예 10 2층 드라이 필름 B B NaOH ○ ○ ○
비교예 1 - A-L A TMAH ○ × ×
비교예 2 - A-D A TMAH ○ × ×
비교예 3 - B-L B Na2CO3 ○ × ×
비교예 4 - B-D B Na2CO3 ○ × ×

Claims (13)

  1. 기재와, 다수의 전극 패드를 포함하는 배선기판 위에, 적어도 하기 (a) 내지 (d)의 공정
    (a)배선기판 위에, 하층이 알칼리 가용성이면서 비감방사선성 수지 조성물을 포함하고, 상층이 네가티브형 감방사선성 수지 조성물을 포함하는 2층 적층막을 형성한 후, 전극 패드의 대응위치에 개구 패턴을 형성하는 공정,
    (b)상기 개구 패턴 내에 저융점 금속을 도입하는 공정,
    (c)프레스 또는 가열처리함으로써 상기 저융점 금속을 리플로해서 범프를 형성하는 공정,
    (d)상기 2층 적층막을 기판으로부터 박리·제거하는 공정
    을 행하는 것을 특징으로 하는 전극 패드상에의 범프 형성방법.
  2. 제1항에 있어서, 상기 비감방사선성 수지 조성물이 페놀성 수산기를 가지는 화합물을 함유하는 것을 특징으로 하는 범프 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 네가티브형 감방사선성 수지 조성물이 아크릴 수지를 함유하는 것을 특징으로 하는 범프 형성방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 2층 적층막의 하층이 액상 또는 드라이 필름형의 비감방사선성 수지 조성물에 의해 형성되는 것을 특징으로 하는 범프 형성방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 2층 적층막의 상층이 액상 또는 드라이 필름형의 네가티브형 감방사선성 수지 조성물에 의해 형성되는 것을 특징으로 하는 범프 형성방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 2층 적층막이 하층 및 상층의 2층 구조를 가지는 드라이 필름에 의해 형성되는 것을 특징으로 하는 범프 형성방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 (d) 공정이, 다단의 침지조를 가지는 박리설비를 준비하고, 2층 적층막을 1조째에서 유기용제를 이용해서 박리하는 동시에 박리편을 순환 여과한 후, 2조째 이후에서 상기 적층막을 유기 알칼리 성분이 포함되는 박리액에 의해 박리하는 것을 포함하는 것을 특징으로 하는 범프 형성방법.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 (d) 공정이, 다단의 침지조를 가지는 박리설비를 준비하고, 2층 적층막을 1조째에서 디메틸술폭시드를 이용해서 박리하는 동시에 박리편을 순환 여과한 후, 2조째 이후에서 상기 적층막을 유기 알칼리 성분과 디메틸술폭시드를 함유하는 박리액에 의해 박리하는 것을 포함하는 것을 특징으로 하는 범프 형성방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 배선기판이, 실리콘 웨이퍼를 포함하는 기재와, 상기 기재의 표면에 설치된 다수의 전극 패드를 포함하는 것을 특징으로 하는 범프 형성방법.
  10. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 배선기판이, 실리콘 웨이퍼를 포함하는 기재와, 상기 기재의 표면에 설치된 다수의 전극 패드와, 상기 전극 패드의 측면 및 측단면 위에 형성된 패시베이션막을 포함하는 것을 특징으로 하는 범프 형성방법.
  11. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 배선기판이, 유리 에폭시 수지 또는 비스말레이미드-트리아진 수지를 포함하는 기재와, 다수의 전극 패드를 포함하는 것을 특징으로 하는 범프 형성방법.
  12. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 배선기판이, 유리 에폭시 수지 또는 비스말레이미드-트리아진 수지를 포함하는 기재와, 상기 기재 위에 설치된 층간 수지 절연층 및 도체 회로와, 상기 도체 회로 위에 설치된 다수의 전극 패드를 포함하는 것을 특징으로 하는 범프 형성방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 저융점 금속이 땜납인 것을 특징으로 하는 범프 형성방법.
KR1020057002880A 2002-08-22 2003-08-21 2층 적층막을 이용한 전극 패드상에의 범프 형성방법 KR100756151B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002242509 2002-08-22
JPJP-P-2002-00242509 2002-08-22
JP2003023602A JP2004140313A (ja) 2002-08-22 2003-01-31 二層積層膜を用いた電極パッド上へのバンプ形成方法
JPJP-P-2003-00023602 2003-01-31

Publications (2)

Publication Number Publication Date
KR20050058390A true KR20050058390A (ko) 2005-06-16
KR100756151B1 KR100756151B1 (ko) 2007-09-05

Family

ID=31949566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057002880A KR100756151B1 (ko) 2002-08-22 2003-08-21 2층 적층막을 이용한 전극 패드상에의 범프 형성방법

Country Status (8)

Country Link
US (1) US7265044B2 (ko)
EP (1) EP1542520A4 (ko)
JP (1) JP2004140313A (ko)
KR (1) KR100756151B1 (ko)
CN (1) CN100463587C (ko)
AU (1) AU2003257647A1 (ko)
TW (1) TW200405784A (ko)
WO (1) WO2004019667A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891214B1 (ko) * 2005-08-29 2009-04-01 교세라 가부시키가이샤 회로 보드, 회로 보드를 포함하는 전자 디바이스 및 회로보드를 제조하는 방법
KR101033203B1 (ko) * 2009-11-20 2011-05-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI322491B (en) * 2003-08-21 2010-03-21 Advanced Semiconductor Eng Bumping process
CN1922546A (zh) * 2004-02-20 2007-02-28 捷时雅株式会社 凸点形成用双层层积膜及凸点形成方法
KR100606655B1 (ko) * 2004-09-22 2006-08-01 한국전자통신연구원 광반응성 유기고분자 게이트 절연막 조성물 및 이를이용한 유기박막 트랜지스터
US7326636B2 (en) * 2005-05-24 2008-02-05 Agilent Technologies, Inc. Method and circuit structure employing a photo-imaged solder mask
KR100644094B1 (ko) 2005-05-28 2006-11-10 대덕전자 주식회사 인쇄 회로 기판 외층에 전자 부품 실장을 위한 금속 범프를형성하는 방법
JP4645360B2 (ja) * 2005-08-19 2011-03-09 Ｊｓｒ株式会社 バンプ形成用樹脂組成物、バンプ形成用二層積層膜、およびバンプ形成方法
JP4890835B2 (ja) * 2005-10-28 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
AU2006311850B2 (en) * 2005-11-02 2011-06-16 Second Sight Medical Products, Inc. Implantable microelectronic device and method of manufacture
JP2007293075A (ja) * 2006-04-26 2007-11-08 Sumitomo Chemical Co Ltd 感放射線性樹脂組成物及びその用途
US20080003804A1 (en) * 2006-06-29 2008-01-03 Ravi Nalla Method of providing solder bumps of mixed sizes on a substrate using solder transfer in two stages
JP4219951B2 (ja) * 2006-10-25 2009-02-04 新光電気工業株式会社 はんだボール搭載方法及びはんだボール搭載基板の製造方法
TW200836276A (en) * 2007-02-16 2008-09-01 Chipmos Technologies Inc Conductive structure for a semiconductor integrated circuit and method for forming the same
US7713861B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump and seal for semiconductor device
TWM347669U (en) * 2008-06-19 2008-12-21 Bestac Advanced Material Co Ltd Polishing pad and polishing device
JP2010049262A (ja) * 2009-09-14 2010-03-04 Hitachi Chem Co Ltd 感光性樹脂組成物
JP2013534714A (ja) * 2010-05-20 2013-09-05 エルジー・ケム・リミテッド アンダーフィル用ダムを含む印刷回路基板およびその製造方法
PT2601822T (pt) * 2010-08-02 2019-10-28 Atotech Deutschland Gmbh Método para formar depósitos de solda e estruturas protuberantes não fundentes sobre substratos
US8431478B2 (en) * 2011-09-16 2013-04-30 Chipmos Technologies, Inc. Solder cap bump in semiconductor package and method of manufacturing the same
CN103094096A (zh) * 2011-11-07 2013-05-08 上海华虹Nec电子有限公司 一种用于形成半导体器件金属图形的剥离工艺方法
CN103745783A (zh) * 2014-01-02 2014-04-23 无锡力合光电传感技术有限公司 干膜制备方法及应用干膜制作触摸屏透明导电电极的方法
CN106463425B (zh) * 2014-06-20 2020-06-23 Jsr株式会社 焊料电极及层叠体的制造方法、层叠体及电子零件
JP6316713B2 (ja) * 2014-09-10 2018-04-25 花王株式会社 回路基板の製造方法
WO2016060237A1 (ja) * 2014-10-16 2016-04-21 太陽インキ製造株式会社 積層構造体、ドライフィルムおよびフレキシブルプリント配線板
CN105430929B (zh) * 2015-11-19 2018-11-23 东莞森玛仕格里菲电路有限公司 一种局部厚铜pcb的制作方法
CN105744735A (zh) * 2016-04-26 2016-07-06 广东欧珀移动通信有限公司 一种电子设备、印刷电路板及其制备方法
US10031415B1 (en) 2017-08-21 2018-07-24 Funai Electric Co., Ltd. Method to taylor mechanical properties on MEMS devices and nano-devices with multiple layer photoimageable dry film
US10599034B2 (en) 2017-08-21 2020-03-24 Funai Electric Co., Ltd. Method for manufacturing MEMS devices and nano devices with varying degrees of hydrophobicity and hydrophilicity in a composite photoimageable dry film
FR3078821B1 (fr) 2018-03-09 2020-04-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'une bille de brasure sur une face d'un substrat
CN109065459A (zh) * 2018-07-27 2018-12-21 大连德豪光电科技有限公司 焊盘的制作方法
CN111465208B (zh) * 2020-03-24 2023-05-16 惠州市金百泽电路科技有限公司 一种实现高精度镀凸铜的方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1051707A (en) * 1973-10-25 1979-04-03 Michael Gulla Photoresist film with non-photosensitive resist layer
JPS63119550A (ja) * 1986-11-07 1988-05-24 Seiko Instr & Electronics Ltd はんだバンプの形成方法
US5160557A (en) * 1991-07-26 1992-11-03 General Electric Company Method for improving low temperature ductility of directionally solidified iron-aluminides
JPH05160557A (ja) * 1991-12-04 1993-06-25 Taiyo Ink Seizo Kk プリント配線基板の製造方法
JPH06350230A (ja) 1993-06-08 1994-12-22 Fujitsu Ten Ltd プリント配線基板及びその製造方法
JPH0831733A (ja) * 1994-07-19 1996-02-02 Japan Synthetic Rubber Co Ltd レジストパターンの形成方法及びこれを用いた金属パターンの形成方法
JP2710581B2 (ja) * 1995-04-26 1998-02-10 茨城日本電気株式会社 銅配線上のポリイミド膜及びその形成方法
JP3575109B2 (ja) 1995-05-10 2004-10-13 Ｊｓｒ株式会社 バンプ形成用材料
JP3690619B2 (ja) * 1996-01-12 2005-08-31 忠弘 大見 洗浄方法及び洗浄装置
JP3050812B2 (ja) * 1996-08-05 2000-06-12 イビデン株式会社 多層プリント配線板
JPH10112580A (ja) * 1996-10-08 1998-04-28 Sony Corp プリント配線基板
US7618713B2 (en) * 1997-03-31 2009-11-17 Hitachi Chemical Company, Ltd. Circuit-connecting material and circuit terminal connected structure and connecting method
JPH1115150A (ja) * 1997-06-20 1999-01-22 Toppan Printing Co Ltd 多層構造を有するドライフィルムレジスト
JP2000031106A (ja) * 1998-07-15 2000-01-28 Sony Corp 基板処理装置
US6461953B1 (en) * 1998-08-10 2002-10-08 Fujitsu Limited Solder bump forming method, electronic component mounting method, and electronic component mounting structure
JP2000195833A (ja) * 1998-12-28 2000-07-14 Nomura Micro Sci Co Ltd 洗浄方法及び洗浄装置
JP3056192B1 (ja) * 1999-01-18 2000-06-26 富山日本電気株式会社 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法
ATE316560T1 (de) * 1999-06-18 2006-02-15 Hitachi Chemical Co Ltd Klebstoff, klebstoffgegenstand, schaltungssubstrat für halbleitermontage mit einem klebstoff und eine halbleiteranordnung die diesen enthält
JP2001011494A (ja) * 1999-06-25 2001-01-16 Showa Denko Kk ポリイミド前駆体組成物用洗浄液およびそれを用いた表面保護膜または層間絶縁膜形成方法
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP2001189552A (ja) * 1999-12-28 2001-07-10 Tdk Corp 部品搭載基板、電子部品装置及び部品搭載基板の製造方法及びチップ部品の搭載方法
JP4475836B2 (ja) 2000-09-25 2010-06-09 イビデン株式会社 半導体素子の製造方法
JP4029556B2 (ja) 2000-11-01 2008-01-09 Ｊｓｒ株式会社 感光性絶縁樹脂組成物およびその硬化物
US6441486B1 (en) * 2001-03-19 2002-08-27 Texas Instruments Incorporated BGA substrate via structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891214B1 (ko) * 2005-08-29 2009-04-01 교세라 가부시키가이샤 회로 보드, 회로 보드를 포함하는 전자 디바이스 및 회로보드를 제조하는 방법
KR101033203B1 (ko) * 2009-11-20 2011-05-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
CN1675968A (zh) 2005-09-28
WO2004019667A1 (ja) 2004-03-04
TW200405784A (en) 2004-04-01
EP1542520A1 (en) 2005-06-15
CN100463587C (zh) 2009-02-18
JP2004140313A (ja) 2004-05-13
EP1542520A4 (en) 2008-12-03
US7265044B2 (en) 2007-09-04
KR100756151B1 (ko) 2007-09-05
AU2003257647A1 (en) 2004-03-11
TWI304315B (ko) 2008-12-11
US20050277245A1 (en) 2005-12-15

Similar Documents

Publication Publication Date Title
KR100756151B1 (ko) 2층 적층막을 이용한 전극 패드상에의 범프 형성방법
KR101118348B1 (ko) 범프 형성용 2층 적층막, 및 범프 형성 방법
JP5077023B2 (ja) 接着方法およびそれに用いられるポジ型感光性接着剤組成物、並びに電子部品
US7419769B2 (en) Negative photoresist compositions for the formation of thick films, photoresist films and methods of forming bumps using the same
US7332254B2 (en) Positive photosensitive insulating resin composition, cured product thereof, and electronic component
JP4539364B2 (ja) バンプ形成用樹脂組成物、バンプ形成用二層積層膜、およびバンプ形成方法
JP4544219B2 (ja) ポジ型感放射線性樹脂組成物、転写フィルムおよびメッキ造形物の製造方法
JP4654993B2 (ja) 樹脂組成物、それを用いた二層積層膜、およびバンプ形成方法
KR20080086830A (ko) 솔더 레지스트용 포지티브형 건식 필름 레지스트, 그의경화물, 및 그것을 구비하는 회로 기판 및 전자 부품
TWI336813B (ko)
US20090288855A1 (en) Positive-type radiation-sensitive resin composition for producing a metal-plating formed material, transcription film and production method of a metal-plating formed material
US6423463B1 (en) Photosensitive resin composition, photosensitive resin film, and method of forming bumps using same
JP4645360B2 (ja) バンプ形成用樹脂組成物、バンプ形成用二層積層膜、およびバンプ形成方法
KR20070086723A (ko) 레지스트 패턴 및 도체 패턴의 제조 방법
JP2007272086A (ja) ネガ型感放射線性ドライフィルム及びそれを備える転写フィルム並びにバンプの形成方法
KR20190095128A (ko) 배선 부재
JP2003114531A (ja) 厚膜用化学増幅型ネガ型ホトレジスト組成物、ホトレジスト基材およびこれを用いたバンプ形成方法
JP5471966B2 (ja) 感光性接着剤組成物、前記組成物を用いる積層体または固体撮像素子の製造方法、および固体撮像素子
JP4715671B2 (ja) メッキ造形物製造用ポジ型感放射線性樹脂組成物、転写フィルムおよびメッキ造形物の製造方法
JP2003043688A (ja) 厚膜用ネガ型ホトレジスト組成物、ホトレジスト膜およびこれを用いたバンプ形成方法
JP5552959B2 (ja) 感光性接着剤組成物、前記組成物を用いる積層体または固体撮像素子の製造方法、および固体撮像素子
JP2004093836A (ja) 厚膜用化学増幅型ホトレジスト組成物、厚膜ホトレジスト積層体、厚膜レジストパターンの製造方法及び接続端子の製造方法
JP2005037712A (ja) パターン化されたレジスト膜の製造方法、レジスト膜形成済回路形成用基板、及びプリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 11