KR100644094B1 - 인쇄 회로 기판 외층에 전자 부품 실장을 위한 금속 범프를형성하는 방법 - Google Patents
인쇄 회로 기판 외층에 전자 부품 실장을 위한 금속 범프를형성하는 방법 Download PDFInfo
- Publication number
- KR100644094B1 KR100644094B1 KR1020050045277A KR20050045277A KR100644094B1 KR 100644094 B1 KR100644094 B1 KR 100644094B1 KR 1020050045277 A KR1020050045277 A KR 1020050045277A KR 20050045277 A KR20050045277 A KR 20050045277A KR 100644094 B1 KR100644094 B1 KR 100644094B1
- Authority
- KR
- South Korea
- Prior art keywords
- printed circuit
- circuit board
- metal bump
- package substrate
- copper plating
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명은 인쇄 회로 기판에 패키지 기판을 실장하는 제조 방법에 관한 것으로, 인쇄 회로 기판(PCB) 외층에 금속 범프를 형성하여, 부품 실장 시에 신뢰성을 확보하고 전자 부품 실장 프로세스를 간단히 하는 방법에 관한 것이다. 본 발명은 PCB 외층에 금속 범프를 직접 형성함으로써, 플립 칩과 같은 부품 실장 시에 부품 실장 공정을 단순화하고 부품 실장의 표면적을 증대시켜서 전기적 신뢰성을 증대하는 효과가 있다.
인쇄 회로 기판, 동도금, 금속 범프, 솔더 볼.
Description
도1a 내지 도1f는 종래 기술에 따라 인쇄 회로 기판에 전자 부품을 실장하는 프로세스를 나타낸 도면.
도2a 내지 도2e는 본 발명의 제1 실시예에 따른 방법을 나타낸 도면.
도3a 내지 도3e는 본 발명의 제2 실시예에 따른 방법을 나타낸 도면.
도4a 내지 도4f는 본 발명의 제3 실시예를 나타낸 도면.
도5는 본 발명에 따라 인쇄 회로 기판의 외층에 형성될 금속 범프를 이용하여 패키지 기판과 접합하는 과정을 도식적으로 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 실장 부품
20 : 패키지 기판
30 : 솔더 볼
50 : 인쇄 회로 기판
100 : 인쇄 회로 기판
101 : 회로
102 : 무전해 동도금
103 : 감광성 레지스트
104 : 부위
105 : 금속 범프
105' : 비용융성 금속 범프
본 발명은 인쇄 회로 기판 제조 방법에 관한 것으로, 인쇄 회로 기판(PCB) 외층에 금속 범프(Bump)를 형성하여 인쇄 회로 기판에 부품 실장 시에 솔더 볼 접합 프로세스의 신뢰성을 확보하고 전자 부품 실장 프로세스를 간단히 하는 방법에 관한 것이다.
인쇄 회로 기판에 전자 부품을 실장하는 경우, 예를 들어서 펜티엄 마이크로 프로세서 칩을 마더 보드에 실장해야 하는 경우, 마이크로 프로세서 칩과 같은 전자 부품을 패키지 기판(package substrate)에 일단 실장을 한 후에, 상기 패키지 기판을 PCB 보드에 실장하는 방법이 통용되고 있다.
도1a 내지 도1f는 종래 기술에 따라 인쇄 회로 기판에 전자 부품을 실장하는 프로세스를 나타낸 도면이다. 도1a를 참조하면, 종래 기술은 실장하고자 하는 부품(10)을 핀 위치에 맞추어서 패키지 기판(20)에 실장한 후에, 도1b에 도시한 바와 같이 솔더 볼(solder ball; 30)을 패키지 기판에 플럭스(flux) 또는 도금을 통해 부착한다. 그러면, 도1c에 나타난 대로 IR 리플로우 등을 통해 솔더 볼(30)이 패키지 기판(20)에 부착되고, 인쇄 회로 기판에 플럭스 또는 페이스트 작업을 통해(도1e 참조), 인쇄 회로 기판(50)에 정합된다. 즉, 도1e를 참조하면, 패키지 기판(20)과 인쇄 회로 기판(50) 사이에 솔더 볼(30)을 이용해서 IR 리플로우를 통해 형성한다.
그런데, 종래 기술의 경우 솔더 볼을 용융시켜서 접합시키게 되므로 부품 실장 시에 부품과 PCB 기판 사이의 전기적 신뢰성이 떨어지는 문제점이 있다.
따라서, 본 발명의 목적은 전자 부품을 실장하고 있는 패키지 기판을 인쇄 회로 기판 외층에 접합 형성하는데 있어서, 신뢰성을 확보하고 프로세스를 간단히 할 수 있는 새로운 공법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 반도체 칩 또는 전자 부품을 실장한 패키지 기판(package substrate)을 동박 회로가 형성된 인쇄 회로 기판(PCB)에 접합하여 실장하는 방법에 있어서, (a) 상기 인쇄 회로 기판의 전체 표면에 무전해 동도금을 실시하여 동도금 층을 상기 인쇄 회로 기판 전체 표면 위에 형성하는 단계; (b) 상기 무전해 동도금 층이 형성된 인쇄 회로 기판의 전면에 감광성 레지스트를 도포하고 이를 선택적으로 제거하여, 금속 범프가 형성될 부위만의 무전해 동도금 층이 노출되도록 상기 감광성 레지스트를 패턴 형성하는 단계; (c) 상기 단계(b) 결과 노출된 무전해 동도금 표면에 용융성 금속 범프, 또는 비용융성 금속 범프, 또는 용융성 금속 및 비용융성 금속의 조합으로 형성된 다층 금속 범프를 도금 과정을 통해 형성하는 단계; (d) 상기 감광성 레지스트를 제거하고, 노출된 무전해 동도금 층을 제거하는 함으로써 상기 인쇄 회로 기판의 외층에 금속 범프가 돌출되게 형성하는 단계; 및 (e) 상기 인쇄 회로 기판의 외층에 돌출 형성된 금속 범프 위에 상기 패키지 기판을 밀착 접합하는 단계를 포함하는 방법으로서, 인쇄 회로 기판의 외층에 돌출된 금속 범프를 형성하고 그 위에 패키지 기판을 접합 실장하는 것을 특징으로 하는 패키지 기판 실장 방법을 제공한다.
본 발명은 패키지 기판에 있는 금속 범프(bump)를 PCB 외층에 형성하는 것을 주요 요지로 하고 있으며, 이하에서는 첨부 도면 도2 내지 도5를 참조하여 본 발명에 따른 양호한 실시예들을 상세히 설명한다.
도2a 내지 도2e는 본 발명의 제1 실시예에 따른 방법을 나타낸 도면이다. 본 발명의 제1 실시예는 PSR 공정이 완료된 PCB에 대해 무전해 동도금(102)을 실시한 후에 감광성 레지스트를 이용해서 부분적으로 IR 리플로우 시에 용융성 금속 범프를 형성하는 것을 요지로 한다.
도2a를 참조하면, 회로(101)가 인쇄 회로 기판(100)에 형성된다. 이어서, 인쇄 회로 기판(100) 전면에 무전해 동도금(102)이 수행되고(도2b 참조), 감광성 레지스트(103)를 통해 범프가 형성될 부위(104)가 선택적으로 형성된다(도2c).
도2d를 참조하면, 용융성 금속 범프를 도금함으로써, 금속 범프(105)가 형성된다. 마지막으로, 금속 범프를 원하는 위치에 형성하고 나면, 도2e에 도시한 대로 감광성 레지스트 및 무전해동을 제거한다.
도3a 내지 도3e는 본 발명의 제2 실시예에 따른 방법을 나타낸 도면이다. 본 발명의 제2 실시예는 PSR 공정 완료 후 완료된 PCB에 무전해 동도금을 실시한 후 비용융성 금속 범프를 형성하는 것을 주요 요지로 하고 있다. 도3a 내지 도3d를 참조하면, 본 발명의 제2 실시예는 도2a 내지 도2d의 제1 실시예의 프로세스와 동일함을 알 수 있다. 단지, 본 발명의 제2 실시예의 경우 도3d에서 비용융성 금속 범프(105')를 도금하는 것을 특징으로 한다.
그 결과, 도3e에 도시된 바와 같은 비용융성 금속 범프(105')가 인쇄 회로 기판 위에 형성된다.
도4a 내지 도4f는 본 발명의 제3 실시예를 나타낸 도면이다. 본 발명의 제3 실시예는 PSR 공정이 완료된 인쇄 회로 기판에 무전해 동도금이 실시된 후 비용융성 금속 범프와 용융성 금속 범프가 함께 형성됨을 특징으로 하고 있다.
도4a 내지 도4c의 과정을 살펴 보면, 전술한 도2a 내지 도2c의 과정과 동일함을 알 수 있다. 단지, 도4d 및 도4e를 참조하면 비용융성 금속 범프(105)와 용융성 금속 범프(105')를 연속하여 형성했음을 알 수 있다.
도5는 본 발명에 따라 인쇄 회로 기판의 외층에 형성될 금속 범프를 이용하여 패키지 기판과 접합하는 과정을 도식적으로 나타낸 도면이다. 도5를 참조하면, 본 발명에 따라 인쇄 회로 기판(100)에 형성된 비용융성 금속 범프(105) 또는 용융성 금속 범프(105')는 패키지 기판(20)과의 접합 시에 돌출부를 제공하므로 표면적 확대로 인하여 접합 프로세스의 신뢰성을 증대시키고, 손쉽게 전기적 접합을 확보하게 된다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수 행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
이상과 같이, 본 발명은 PCB 외층에 금속 범프를 직접 형성함으로써, 플립 칩과 같은 부품 실장 시에 부품 실장 공정을 단순화하고 부품 실장의 표면적을 증대시켜서 전기적 신뢰성을 증대하는 효과가 있다.
Claims (2)
- 반도체 칩 또는 전자 부품을 실장한 패키지 기판(package substrate)을 동박 회로가 형성된 인쇄 회로 기판(PCB)에 접합하여 실장하는 방법에 있어서,(a) 상기 인쇄 회로 기판의 전체 표면에 무전해 동도금을 실시하여 동도금 층을 상기 인쇄 회로 기판 전체 표면 위에 형성하는 단계;(b) 상기 무전해 동도금 층이 형성된 인쇄 회로 기판의 전면에 감광성 레지스트를 도포하고 이를 선택적으로 제거하여, 금속 범프가 형성될 부위만의 무전해 동도금 층이 노출되도록 상기 감광성 레지스트를 패턴 형성하는 단계;(c) 상기 단계(b) 결과 노출된 무전해 동도금 표면에 용융성 금속 범프, 또는 비용융성 금속 범프, 또는 용융성 금속 및 비용융성 금속의 조합으로 형성된 다층 금속 범프를 도금 과정을 통해 형성하는 단계;(d) 상기 감광성 레지스트를 제거하고, 노출된 무전해 동도금 층을 제거하는 함으로써 상기 인쇄 회로 기판의 외층에 금속 범프가 돌출되게 형성하는 단계; 및(e) 상기 인쇄 회로 기판의 외층에 돌출 형성된 금속 범프 위에 상기 패키지 기판을 밀착 접합하는 단계를 포함하는 방법으로서, 인쇄 회로 기판의 외층에 돌출된 금속 범프를 형성하고 그 위에 상기 패키지 기판을 접합 실장하는 것을 특징으로 하는 패키지 기판 실장 방법.
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050045277A KR100644094B1 (ko) | 2005-05-28 | 2005-05-28 | 인쇄 회로 기판 외층에 전자 부품 실장을 위한 금속 범프를형성하는 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050045277A KR100644094B1 (ko) | 2005-05-28 | 2005-05-28 | 인쇄 회로 기판 외층에 전자 부품 실장을 위한 금속 범프를형성하는 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100644094B1 true KR100644094B1 (ko) | 2006-11-10 |
Family
ID=37654127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050045277A KR100644094B1 (ko) | 2005-05-28 | 2005-05-28 | 인쇄 회로 기판 외층에 전자 부품 실장을 위한 금속 범프를형성하는 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100644094B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010009975A (ko) * | 1999-07-15 | 2001-02-05 | 전우창 | 빌드업 다층 인쇄회로기판의 제조방법 |
KR20030071391A (ko) * | 2002-02-28 | 2003-09-03 | 삼성전기주식회사 | 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법 |
KR20030078449A (ko) * | 2002-03-29 | 2003-10-08 | 삼성전기주식회사 | 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법 |
JP2004140313A (ja) | 2002-08-22 | 2004-05-13 | Jsr Corp | 二層積層膜を用いた電極パッド上へのバンプ形成方法 |
-
2005
- 2005-05-28 KR KR1020050045277A patent/KR100644094B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010009975A (ko) * | 1999-07-15 | 2001-02-05 | 전우창 | 빌드업 다층 인쇄회로기판의 제조방법 |
KR20030071391A (ko) * | 2002-02-28 | 2003-09-03 | 삼성전기주식회사 | 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법 |
KR20030078449A (ko) * | 2002-03-29 | 2003-10-08 | 삼성전기주식회사 | 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법 |
JP2004140313A (ja) | 2002-08-22 | 2004-05-13 | Jsr Corp | 二層積層膜を用いた電極パッド上へのバンプ形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6001524B2 (ja) | ピン・インタフェースを有する多層配線エレメント | |
US7102230B2 (en) | Circuit carrier and fabrication method thereof | |
JP2009158593A (ja) | バンプ構造およびその製造方法 | |
US20070114674A1 (en) | Hybrid solder pad | |
JP2010245280A (ja) | 配線基板の製造方法及び配線基板 | |
KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2006140327A (ja) | 配線基板およびこれを用いた電子部品の実装方法 | |
US20120152606A1 (en) | Printed wiring board | |
KR100994099B1 (ko) | 플립칩 기판 제조 방법 | |
JP2009528707A (ja) | 多層パッケージ構造物及びその製造方法 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
JP2013065811A (ja) | プリント回路基板及びその製造方法 | |
KR20160149613A (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
JP2005243850A (ja) | 多層プリント配線基板及びその製造方法 | |
KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
KR100644094B1 (ko) | 인쇄 회로 기판 외층에 전자 부품 실장을 위한 금속 범프를형성하는 방법 | |
JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
EP2894667A1 (en) | Flip chip pad geometry for an IC package substrate | |
JP2011040720A (ja) | プリント回路基板及びその製造方法 | |
JP2000315706A (ja) | 回路基板の製造方法並びに回路基板 | |
JP2004079666A (ja) | プリント基板、プリント基板の製造方法および電子部品の実装方法 | |
KR100693145B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2005159102A (ja) | 配線基板及びその製造方法 | |
JP4172238B2 (ja) | 電子部品の実装構造 | |
JP5067283B2 (ja) | 部品実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131023 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151102 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |