JP2011040720A - プリント回路基板及びその製造方法 - Google Patents
プリント回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP2011040720A JP2011040720A JP2010140852A JP2010140852A JP2011040720A JP 2011040720 A JP2011040720 A JP 2011040720A JP 2010140852 A JP2010140852 A JP 2010140852A JP 2010140852 A JP2010140852 A JP 2010140852A JP 2011040720 A JP2011040720 A JP 2011040720A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- opening
- printed circuit
- conductive bump
- circuit structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0397—Tab
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/092—Exposing inner circuit layers or metal planes at the walls of high aspect ratio holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
【課題】 プリント回路基板及びその製造方法を提供する。
【解決手段】 内部回路構造を有する回路基板と、前記回路基板に設置され、且つ前記内部回路構造に電気接続される追加の回路構造と、前記追加の回路構造に設置され、開口を有するソルダーレジスト絶縁層と、前記ソルダーレジスト絶縁層内に設置され、その一部は前記開口に水平に伸びることによって、その片側辺と、上部表面の一部と、下部表面の一部は前記開口から露出される導電バンプパターンと、前記開口に形成され、前記追加の回路構造に電気接続されるはんだボールとを含むプリント回路基板。
【選択図】 図９
Description
本発明は、プリント回路基板及びその製造方法に関するものであり、特に、プリント回路基板の接続ブラインドホール構造及びその製造方法に関するものである。
図１は従来のプリント回路基板５０の断面図である。従来のプリント回路基板５０のはんだボール１３６は、はんだボールマウントプロセス (solder ball mount process)を利用してソルダーレジスト絶縁層１１６の開口１２８に形成する。
従来のはんだボールマウントプロセスはソルダーレジスト絶縁層１１６に開口を有する印刷金型の配置を含み、次に、半田ペーストを印刷金型の開口に、こすり（印刷）或いは絞り出し（塗布）により補充し、印刷金型の開口に位置するソルダーレジスト絶縁層１１６の表面と開口はいずれも半田ペーストに覆われる。
リフロー処理を利用して、ソルダーレジスト絶縁層の表面と開口の半田ペーストをボール状に溶融させることによって、ソルダーレジスト絶縁層１１６の開口にはんだボール１３６を形成する。
しかしながら、従来のプリント回路基板５０のはんだボール１３６は単に、ソルダーレジスト絶縁層１１６の開口１２８の底部に露出した回路１１０とのみ接続する。もし、従来のはんだボールマウントプロセスの半田ペースト量が不足、或いは印刷金型の圧力が足りない場合、はんだボール量の不足、或いははんだボールのはんだボールが印刷金型に付着し、印刷金型を取り上げる際に、はんだボールが回路１１０を脱離するプリント回路基板の信頼度が下げる。
従来のはんだボールマウントプロセスはソルダーレジスト絶縁層１１６に開口を有する印刷金型の配置を含み、次に、半田ペーストを印刷金型の開口に、こすり（印刷）或いは絞り出し（塗布）により補充し、印刷金型の開口に位置するソルダーレジスト絶縁層１１６の表面と開口はいずれも半田ペーストに覆われる。
リフロー処理を利用して、ソルダーレジスト絶縁層の表面と開口の半田ペーストをボール状に溶融させることによって、ソルダーレジスト絶縁層１１６の開口にはんだボール１３６を形成する。
しかしながら、従来のプリント回路基板５０のはんだボール１３６は単に、ソルダーレジスト絶縁層１１６の開口１２８の底部に露出した回路１１０とのみ接続する。もし、従来のはんだボールマウントプロセスの半田ペースト量が不足、或いは印刷金型の圧力が足りない場合、はんだボール量の不足、或いははんだボールのはんだボールが印刷金型に付着し、印刷金型を取り上げる際に、はんだボールが回路１１０を脱離するプリント回路基板の信頼度が下げる。
この技術分野において、上記の欠点を改善するために、プリント回路基板及びその製造方法が必要である。
本発明の目的はプリント回路基板及びその製造方法を提供する。
これに鑑みて、本発明の実施例はプリント回路基板を提供する。前記プリント回路基板は内部回路構造を有する回路基板と、前記回路基板に設置され、且つ前記内部回路構造に電気接続される追加の回路構造と、前記追加の回路構造に設置され、開口を有するソルダーレジスト絶縁層と、前記ソルダーレジスト絶縁層内に設置され、その一部が前記開口の水平方向に伸びることによって、その片側辺と、上部表面の一部と、下部表面の一部が前記開口から露出される導電バンプパターンと、前記開口に形成され、前記追加の回路構造に電気接続されるはんだボールとを含むプリント回路基板。
本発明の他の実施例はプリント回路基板の製造方法を提供する。前記プリント回路基板の製造方法は内部回路構造を有する回路基板を提供するステップと、前記回路基板に追加の回路構造を形成し、前記追加の回路構造を前記内部回路構造に電気接続するステップと、前記追加の回路構造に第一ソルダーレジスト絶縁層と、導電バンプパターンと、第二ソルダーレジスト絶縁層とを順番に形成するステップと、前記第一ソルダーレジスト絶縁層と前記第二ソルダーレジスト絶縁層に開口を形成することによって、前記導電バンプパターンの片側辺と、上部表面の一部と、下部表面の一部が前記開口から露出するステップと、前記開口にはんだボールを形成し、前記はんだボールは前記追加の回路構造に電気接続するステップとを含むプリント回路基板の製造方法。
本発明のプリント回路基板及びその製造方法によれば、プリント回路基板の信頼度を明らかに高めることができる。
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。図または明細書の説明では、類似または同一の部分は、同一の符号を用いている。また、図では、実施例の形状または厚さは拡大して示すことができ、標示を簡易化することができる。また、図中の各構成部分はそれぞれ説明されるが注意するのは、図に図示していない、或いは記載していない構成はこの技術領域において通常知識を有するものにとって、公知のものである。また、特定の実施例は単に本発明に使用される特定の方式を掲示したもので、これは本発明を限定するものではない。
図２〜図４ａ、図４ｂ、図５〜図９は本発明の実施例のプリント回路基板５００の製造プロセスの断面図である。
本発明の実施例のプリント回路基板はソルダーレジスト絶縁層に設置された導電バンプパターンを利用して、はんだボールと回路基板との間の結合強度を増加するために、ソルダーレジスト絶縁層の開口の粗さを増加する。
図２を参照、まず、内部回路構造２０６を有する回路基板２００を提供する。本発明の実施例において、回路基板２００のコア材料は、紙・フェノール樹脂（paper phenolic resin）、エポキシ複合材(composite epoxy)、ポリイミド樹脂(polyimide resin)、或いはガラス繊維(glass fiber)を含む。
本発明の実施例において、内部回路構造２０６はスルーホール２０２を含む。また、パターントレース層２０４の材料はニッケル、金、スズ、鉛、銅、アルミニウム、銀、クロム、タングステン、或いはその組み合わせ、或いは上記の合金を含む。パターントレース層２０４の形成方式は、まず、常用のめっき、ラミネート、コーティングプロセスを利用して、回路基板２００の第一表面３１０と第二表面３２０のそれぞれに全面に導電層を形成する（図に図示しない）。本発明の実施例において、第一表面３１０はウエハー側表面３１０であり、第二表面３２０はキャリヤー側表面３２０である。
次に、画像転送プロセスを利用して、即ち、フォトレジストを覆い、現像（露光、developing）、エッチング（etching）、ストライピング（剥離、striping）のステップによって、回路基板２００の第一表面３１０と第二表面３２０のそれぞれにパターントレース層２０４を形成する。
本発明の実施例のプリント回路基板はソルダーレジスト絶縁層に設置された導電バンプパターンを利用して、はんだボールと回路基板との間の結合強度を増加するために、ソルダーレジスト絶縁層の開口の粗さを増加する。
図２を参照、まず、内部回路構造２０６を有する回路基板２００を提供する。本発明の実施例において、回路基板２００のコア材料は、紙・フェノール樹脂（paper phenolic resin）、エポキシ複合材(composite epoxy)、ポリイミド樹脂(polyimide resin)、或いはガラス繊維(glass fiber)を含む。
本発明の実施例において、内部回路構造２０６はスルーホール２０２を含む。また、パターントレース層２０４の材料はニッケル、金、スズ、鉛、銅、アルミニウム、銀、クロム、タングステン、或いはその組み合わせ、或いは上記の合金を含む。パターントレース層２０４の形成方式は、まず、常用のめっき、ラミネート、コーティングプロセスを利用して、回路基板２００の第一表面３１０と第二表面３２０のそれぞれに全面に導電層を形成する（図に図示しない）。本発明の実施例において、第一表面３１０はウエハー側表面３１０であり、第二表面３２０はキャリヤー側表面３２０である。
次に、画像転送プロセスを利用して、即ち、フォトレジストを覆い、現像（露光、developing）、エッチング（etching）、ストライピング（剥離、striping）のステップによって、回路基板２００の第一表面３１０と第二表面３２０のそれぞれにパターントレース層２０４を形成する。
次に、パターントレース層２０４に、追加のブラインドホール或いは回路２１０と誘電体層２０８を含む追加の回路構造２１４を形成する。
回路基板２００の第一表面３１０と第二表面３２０のそれぞれに全面に誘電体層２０８を形成する。その誘電体層２０８はエポキシ樹脂（epoxy resin）、ビスマレイミド・トリアジン（bismaleimide triacine,BT）、ポリイミド（polyimide）、ABFフィルム（ajinomoto build-up film）、ポリフェニレンオキシド(poly phenylene oxide,PPE)、或いは ポリテトラフルオロエチレン（polytetrafluorethylene,PTFE）を含む。
続いて、レーザードリルプロセス（laser drilling）を利用して、誘電体層２０８に複数の開孔を形成し、後に形成される追加の回路構造２１４の追加のブラインドホール或いは回路２１０の位置を予め残す。
続いて、無電極めっきステップとめっきステップを順番に行う。誘電体層２０８と開孔において、ニッケル、金、スズ、鉛、銅、アルミニウム、銀、クロム、タングステン、或いはその組み合わせ、或いは上記の合金の導電層の形成を含む。
次に、パターン化プロセスによって、誘電体層２０８と開孔において、追加の回路構造２１４の追加のブラインドホール或いは回路２１０を形成し、追加のブラインドホール或いは回路２１０を内部回路構造２０６に電気接続する。
回路基板２００の第一表面３１０と第二表面３２０のそれぞれに全面に誘電体層２０８を形成する。その誘電体層２０８はエポキシ樹脂（epoxy resin）、ビスマレイミド・トリアジン（bismaleimide triacine,BT）、ポリイミド（polyimide）、ABFフィルム（ajinomoto build-up film）、ポリフェニレンオキシド(poly phenylene oxide,PPE)、或いは ポリテトラフルオロエチレン（polytetrafluorethylene,PTFE）を含む。
続いて、レーザードリルプロセス（laser drilling）を利用して、誘電体層２０８に複数の開孔を形成し、後に形成される追加の回路構造２１４の追加のブラインドホール或いは回路２１０の位置を予め残す。
続いて、無電極めっきステップとめっきステップを順番に行う。誘電体層２０８と開孔において、ニッケル、金、スズ、鉛、銅、アルミニウム、銀、クロム、タングステン、或いはその組み合わせ、或いは上記の合金の導電層の形成を含む。
次に、パターン化プロセスによって、誘電体層２０８と開孔において、追加の回路構造２１４の追加のブラインドホール或いは回路２１０を形成し、追加のブラインドホール或いは回路２１０を内部回路構造２０６に電気接続する。
次に、図３を参照、コーティングプロセスを利用して、追加の回路構造２１４に第一ソルダーレジスト絶縁層２１６を形成する。本発明の実施例において、第一ソルダーレジスト絶縁層２１６は例えば、ソルダーレジスト材料であるソルダーレジストを含むことができ、その下の追加のブラインドホール、或いは回路２１０が酸化、或いは互いに短絡されないように保護することができる。
図４ａ、４ｂを参照、本発明の実施例の導電バンプパターン２１８ａの製造方法を表している。図４ａに示すように、塗り付けプロセスを利用して、第一ソルダーレジスト絶縁層２１６の全面に導電層２１８を形成する。本発明の実施例において、導電層２１８の材料はニッケル、金、スズ、鉛、銅、アルミニウム、銀、クロム、タングステン、或いはその組み合わせ、或いは上記の合金を含む。
続いて、図４ｂに示すように、塗り付けプロセスを利用して、導電層２１８にフォトレジスト層を覆う（図に図示しない）。次に、現像ステップ（developing）を行い、導電層２１８にフォトレジストパターン２２０ａを形成する。次に、エッチングステップ（etching）を行い、フォトレジストパターン２２０ａに覆われていない導電層２１８を取り除き、図４ｂに示すように、互いに電気絶縁した導電バンプパターン２１８ａを形成する。最後に、ストライピングステップ（striping）を行い、フォトレジストパターン２２０ａを取り除く。
続いて、図４ｂに示すように、塗り付けプロセスを利用して、導電層２１８にフォトレジスト層を覆う（図に図示しない）。次に、現像ステップ（developing）を行い、導電層２１８にフォトレジストパターン２２０ａを形成する。次に、エッチングステップ（etching）を行い、フォトレジストパターン２２０ａに覆われていない導電層２１８を取り除き、図４ｂに示すように、互いに電気絶縁した導電バンプパターン２１８ａを形成する。最後に、ストライピングステップ（striping）を行い、フォトレジストパターン２２０ａを取り除く。
その他の実施例において、めっきプロセスを利用して、導電バンプパターンを直接形成する。図５ａ、５ｂを参照、本発明の他の実施例の導電バンプパターン２１８ａの製造方法を表している。
図５ａに示すように、貼り付けプロセスを利用して、第一ソルダーレジスト絶縁層２１６にフォトレジスト層を覆う（図に図示しない）。次に、現像ステップ（developing）を行い、第一ソルダーレジスト絶縁層２１６にフォトレジストパターン２２０ｂと開孔２２４を形成し、開孔２２４は後の導電バンプパターンの形成位置を定義する。
次に、図５ｂに示すように、めっきプロセスを利用して、フォトレジストパターン２２０ｂに覆われていない第一ソルダーレジスト絶縁層２１６に互いに電気絶縁した導電バンプパターン２１８ａを形成する。最後に、ストライピングステップ（striping）を行い、フォトレジストパターン２２０ｂを取り除く。
上記の図４ａ、４ｂ、或いは図５ａ、５ｂによって形成された導電バンプパターン２１８ａはダミー導電パターンであり（dummy conductive pattern）、追加の回路構造２１４と電気絶縁する。
図５ａに示すように、貼り付けプロセスを利用して、第一ソルダーレジスト絶縁層２１６にフォトレジスト層を覆う（図に図示しない）。次に、現像ステップ（developing）を行い、第一ソルダーレジスト絶縁層２１６にフォトレジストパターン２２０ｂと開孔２２４を形成し、開孔２２４は後の導電バンプパターンの形成位置を定義する。
次に、図５ｂに示すように、めっきプロセスを利用して、フォトレジストパターン２２０ｂに覆われていない第一ソルダーレジスト絶縁層２１６に互いに電気絶縁した導電バンプパターン２１８ａを形成する。最後に、ストライピングステップ（striping）を行い、フォトレジストパターン２２０ｂを取り除く。
上記の図４ａ、４ｂ、或いは図５ａ、５ｂによって形成された導電バンプパターン２１８ａはダミー導電パターンであり（dummy conductive pattern）、追加の回路構造２１４と電気絶縁する。
次に、図６を参照、コーティングプロセスを利用して、第一ソルダーレジスト絶縁層２１６に第二ソルダーレジスト絶縁層２２６を形成し、且つ、導電バンプパターン２１８を覆う。本発明の実施例において、第一ソルダーレジスト絶縁層２１６と第二ソルダーレジスト絶縁層２２６は同じ材料を含み、第一ソルダーレジスト絶縁層２１６と第二ソルダーレジスト絶縁層２２６は同じ、或いは異なる厚みを有することができる。
次に、図７を参照し、レーザードリルプロセス（laser drilling）、或いはプラズマエッチングプロセスを利用して、第一ソルダーレジスト絶縁層２１６と第二ソルダーレジスト絶縁層２２６にテーパ状の開口２２８を形成する。追加の回路構造２１４は開口２２８の底部２３２から露出し、開口２２８はプリント回路基板の接続ブラインドホール２２８と見なすことができる。
図７に示すように、導電バンプパターン２１８ａと開口２２８の形成位置の一部分は重なる。よって、導電バンプパターン２１８ａの一部は開口２２８に水平に伸び、導電バンプパターン２１８ａの片側辺２３０ａと、上部表面２３０ｂの一部と、下部表面２３０ｃの一部は開口２２８の側壁２３３から露出する。
図７に示すように、導電バンプパターン２１８ａと開口２２８の形成位置の一部分は重なる。よって、導電バンプパターン２１８ａの一部は開口２２８に水平に伸び、導電バンプパターン２１８ａの片側辺２３０ａと、上部表面２３０ｂの一部と、下部表面２３０ｃの一部は開口２２８の側壁２３３から露出する。
次に、図８を参照、堆積法を利用して、開口２２８の底部２３２と、開口２２８から露出した導電バンプパターン２１８ａの片側辺２３０ａと、上部表面２３０ｂの一部と、下部表面２３０ｃの一部とを保護層２３４で覆う。
本発明の実施例において、保護層２３４の材料はニッケル、金、スズ、鉛、銅、アルミニウム、銀、クロム、タングステン、或いはその組み合わせ、或いは上記の合金を含む。
本発明の実施例において、保護層２３４の材料はニッケル、金、スズ、鉛、銅、アルミニウム、銀、クロム、タングステン、或いはその組み合わせ、或いは上記の合金を含む。
次に、図9を参照、第二ソルダーレジスト絶縁層２２６に、開口を有する印刷金型を配置し、前記開口の位置は開口２２８の位置に、大体、位置合わせする。続いて、半田ペーストを印刷金型の開口に、こすり或いは絞り出しにより補充し、印刷金型の開口に位置する第二ソルダーレジスト絶縁層２２６の表面と開口２２８がいずれも半田ペーストに覆われる。
リフロー処理を利用して、第二ソルダーレジスト絶縁層２２６の表面と開口２２８の半田ペーストをボール状に溶融させることによって、開口２２８にはんだボール２３６を形成する。
はんだボール２３６は追加の回路構造２１４に電気接続する。前記製造プロセスによって、本発明の実施例のプリント回路基板５００を形成する。
第一ソルダーレジスト絶縁層２１６と第二ソルダーレジスト絶縁層２２６に挟まれて設置された導電バンプパターン２１８ａの一端は開口２２８に水平に伸びることによって、開口２２８の側壁２３３の粗度と接続面積が増加される。すなわち、はんだボール２３６は、単に、追加の回路構造２１４の表面のみに接続するのではなく、ダミーの導電バンプパターン２１８ａの片側辺２３０ａと、上部表面２３０ｂの一部と、下部表面２３０ｃの一部とも接続する。
これによって、はんだボール２３６と回路基板２００の接合強度は大幅に増加され、且つプリント回路基板の信頼度を明らかに高めることができる。
リフロー処理を利用して、第二ソルダーレジスト絶縁層２２６の表面と開口２２８の半田ペーストをボール状に溶融させることによって、開口２２８にはんだボール２３６を形成する。
はんだボール２３６は追加の回路構造２１４に電気接続する。前記製造プロセスによって、本発明の実施例のプリント回路基板５００を形成する。
第一ソルダーレジスト絶縁層２１６と第二ソルダーレジスト絶縁層２２６に挟まれて設置された導電バンプパターン２１８ａの一端は開口２２８に水平に伸びることによって、開口２２８の側壁２３３の粗度と接続面積が増加される。すなわち、はんだボール２３６は、単に、追加の回路構造２１４の表面のみに接続するのではなく、ダミーの導電バンプパターン２１８ａの片側辺２３０ａと、上部表面２３０ｂの一部と、下部表面２３０ｃの一部とも接続する。
これによって、はんだボール２３６と回路基板２００の接合強度は大幅に増加され、且つプリント回路基板の信頼度を明らかに高めることができる。
図１０ａ〜図１０ｉはプリント回路基板の接続ブラインドホールの開口２２８の一部２３８の上面図であり、異なる形状の導電バンプパターン２１８ａを表している。
図１０ａ〜図１０ｉに示すように、導電バンプパターン２１８ａの形状は、円形、四辺形、或いは環形を含む。図１０ｉに示すように、環形の導電バンプパターン２１８ａの内縁が完全に開口２２８に位置しても良い。導電バンプパターン２１８ａは楕円形、或いは多辺形などのその他の形状を有することができ、本発明の実施例に掲示した形状に限定されない。導電バンプパターン２１８ａの一部が開口２２８の水平方向に伸び、開口２２８の側壁２３３の粗度を増加できれば良い。
また、図１０ａ〜図１０ｉに示す複数の実施例において、導電バンプパターン２１８ａの数量は、例えば、１つ〜５つであることができる。しかしながら、導電バンプパターン２１８ａの数量は限定されず、本発明の実施例に掲示した数量に限定されない。
図１０ａ〜図１０ｉに示すように、導電バンプパターン２１８ａの形状は、円形、四辺形、或いは環形を含む。図１０ｉに示すように、環形の導電バンプパターン２１８ａの内縁が完全に開口２２８に位置しても良い。導電バンプパターン２１８ａは楕円形、或いは多辺形などのその他の形状を有することができ、本発明の実施例に掲示した形状に限定されない。導電バンプパターン２１８ａの一部が開口２２８の水平方向に伸び、開口２２８の側壁２３３の粗度を増加できれば良い。
また、図１０ａ〜図１０ｉに示す複数の実施例において、導電バンプパターン２１８ａの数量は、例えば、１つ〜５つであることができる。しかしながら、導電バンプパターン２１８ａの数量は限定されず、本発明の実施例に掲示した数量に限定されない。
以上、本発明の好適な実施例を例示したがこれは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することが可能である。従って、本発明が請求する保護範囲は、特許請求の範囲を基準とする。
２００ 回路基板
２０２ スルーホール
２０４ パターントレース層
２０６ 内部回路構造
２０８ 誘電体層
１１０、２１０ 回路
２１４ 追加の回路構造
２１６ 第一ソルダーレジスト絶縁層
２１８ 導電層
２１８ａ 導電バンプパターン
２２０ａ、２２０ｂ フォトレジストパターン
１２８、２２４、２２８ 開口
２２６ 第二ソルダーレジスト絶縁層
２３０ａ 片側辺
２３０ｂ 上部表面
２３０ｃ 下部表面
２３２ 底部
２３３ 側壁
２３４ 保護層
１３６、２３６ はんだボール
２３８ 一部
３１０ 第一表面
３２０ 第二表面
５０、５００ プリント回路基板
２０２ スルーホール
２０４ パターントレース層
２０６ 内部回路構造
２０８ 誘電体層
１１０、２１０ 回路
２１４ 追加の回路構造
２１６ 第一ソルダーレジスト絶縁層
２１８ 導電層
２１８ａ 導電バンプパターン
２２０ａ、２２０ｂ フォトレジストパターン
１２８、２２４、２２８ 開口
２２６ 第二ソルダーレジスト絶縁層
２３０ａ 片側辺
２３０ｂ 上部表面
２３０ｃ 下部表面
２３２ 底部
２３３ 側壁
２３４ 保護層
１３６、２３６ はんだボール
２３８ 一部
３１０ 第一表面
３２０ 第二表面
５０、５００ プリント回路基板
Claims (13)
- 内部回路構造を有する回路基板と、
前記回路基板に設置され、且つ前記内部回路構造に電気接続される追加の回路構造と、
前記追加の回路構造に設置され、開口を有するソルダーレジスト絶縁層と、
前記ソルダーレジスト絶縁層内に設置され、その一部が前記開口の水平方向に伸びることによって、その片側辺と、上部表面の一部と、下部表面の一部が前記開口から露出される導電バンプパターンと、
前記開口に形成され、前記追加の回路構造に電気接続されるはんだボールとを含むプリント回路基板。 - 保護層を更に含み、前記保護層は前記開口の底部と、前記開口から露出した前記導電バンプパターンの前記片側辺と、上部表面の一部と、下部表面の一部を覆う請求項１に記載のプリント回路基板。
- 前記はんだボールは前記導電バンプパターンの前記片側辺と、上部表面の一部と、下部表面の一部と接続する請求項１または２に記載のプリント回路基板。
- 前記導電バンプパターンは前記追加の回路構造と電気絶縁する請求項１から３の何れかに記載のプリント回路基板。
- 前記導電バンプパターンの形状は、円形、楕円形、多辺形、或いは環形を含む請求項１から４の何れかに記載のプリント回路基板。
- 前記環形の導電バンプパターンの内縁は前記開口から露出する請求項５に記載のプリント回路基板。
- 前記追加の回路構造は前記開口の底部から露出する請求項１から６の何れかに記載のプリント回路基板。
- 前記回路基板のコア材料は、紙質フェノール樹脂（paper phenolic resin）、エポキシ複合材(composite epoxy)、ポリイミド樹脂(polyimide resin)、或いはガラス繊維(glass fiber)を含む請求項１から７の何れかに記載のプリント回路基板。
- 前記保護層の材料はニッケル、金、スズ、鉛、銅、アルミニウム、銀、クロム、タングステン、或いはその組み合わせを含む請求項２に記載のプリント回路基板。
- 内部回路構造を有する回路基板を提供するステップと、
前記回路基板に追加の回路構造を形成し、前記追加の回路構造を前記内部回路構造に電気接続するステップと、
前記追加の回路構造に第一ソルダーレジスト絶縁層と、導電バンプパターンと、第二ソルダーレジスト絶縁層とを順番に形成するステップと、
前記第一ソルダーレジスト絶縁層と前記第二ソルダーレジスト絶縁層に開口を形成することによって、前記導電バンプパターンの片側辺と、上部表面の一部と、下部表面の一部が前記開口から露出するステップと、
前記開口にはんだボールを形成し、前記はんだボールは前記追加の回路構造に電気接続するステップとを含む請求項１から９の何れかに記載のプリント回路基板の製造方法。 - 前記導電バンプパターンの形成は、
前記第一ソルダーレジスト絶縁層に導電層を形成することと、
前記導電層にフォトレジストパターンを覆うことと、
前記導電バンプパターンを形成するために、前記フォトレジストパターンに覆われていない導電層を取り除くことと、
前記フォトレジストパターンを取り除くこととを更に含む請求項１０に記載のプリント回路基板の製造方法。 - 前記導電バンプパターンの形成は、
前記第一ソルダーレジスト絶縁層にフォトレジストパターンを設置することと、
めっきプロセスを利用して、前記フォトレジストパターンに覆われていない前記第一ソルダーレジスト絶縁層に前記導電バンプパターンを形成することと、
前記フォトレジストパターンを取り除くこととを更に含む請求項１０に記載のプリント回路基板の製造方法。 - 前記開口を形成した後に、前記開口の底部と前記開口から露出した前記導電バンプパターンの前記片側辺と、上部表面の一部と、下部表面の一部が保護層を覆うことを更に含む請求項１０から１２の何れかに記載のプリント回路基板の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098127576A TWI367697B (en) | 2009-08-17 | 2009-08-17 | Printed circuit board and fabrication method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011040720A true JP2011040720A (ja) | 2011-02-24 |
Family
ID=43587920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010140852A Pending JP2011040720A (ja) | 2009-08-17 | 2010-06-21 | プリント回路基板及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8378225B2 (ja) |
| JP (1) | JP2011040720A (ja) |
| TW (1) | TWI367697B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021019867A1 (ja) * | 2019-07-30 | 2021-02-04 | 三菱電機株式会社 | チップ部品、チップ部品の製造方法、および電子機器の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI455268B (zh) * | 2011-03-22 | 2014-10-01 | Nan Ya Printed Circuit Board | 封裝載板及其製造方法 |
| US8692129B2 (en) * | 2011-03-31 | 2014-04-08 | Ibiden Co., Ltd. | Package-substrate-mounting printed wiring board and method for manufacturing the same |
| TWI536508B (zh) * | 2012-08-24 | 2016-06-01 | Ngk Spark Plug Co | Wiring board |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57162493A (en) * | 1981-03-31 | 1982-10-06 | Hitachi Chemical Co Ltd | Method of producing printed circuit board |
| JP2000114698A (ja) * | 1998-10-08 | 2000-04-21 | Ngk Spark Plug Co Ltd | 配線基板とその製造方法 |
| JP2000243776A (ja) * | 1999-02-19 | 2000-09-08 | Micronas Gmbh | 薄膜構造ユニットを製造する方法並びに該方法によって製造された薄膜構造ユニット |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6790759B1 (en) * | 2003-07-31 | 2004-09-14 | Freescale Semiconductor, Inc. | Semiconductor device with strain relieving bump design |
| TWI334643B (en) * | 2007-04-11 | 2010-12-11 | Nan Ya Printed Circuit Board Corp | Solder pad and method of making the same |
-
2009
- 2009-08-17 TW TW098127576A patent/TWI367697B/zh active
- 2009-09-21 US US12/563,975 patent/US8378225B2/en active Active
-
2010
- 2010-06-21 JP JP2010140852A patent/JP2011040720A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57162493A (en) * | 1981-03-31 | 1982-10-06 | Hitachi Chemical Co Ltd | Method of producing printed circuit board |
| JP2000114698A (ja) * | 1998-10-08 | 2000-04-21 | Ngk Spark Plug Co Ltd | 配線基板とその製造方法 |
| JP2000243776A (ja) * | 1999-02-19 | 2000-09-08 | Micronas Gmbh | 薄膜構造ユニットを製造する方法並びに該方法によって製造された薄膜構造ユニット |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021019867A1 (ja) * | 2019-07-30 | 2021-02-04 | 三菱電機株式会社 | チップ部品、チップ部品の製造方法、および電子機器の製造方法 |
| JPWO2021019867A1 (ja) * | 2019-07-30 | 2021-02-04 | ||
| JP7166464B2 (ja) | 2019-07-30 | 2022-11-07 | 三菱電機株式会社 | チップ部品、チップ部品の製造方法、および電子機器の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110036620A1 (en) | 2011-02-17 |
| TW201108877A (en) | 2011-03-01 |
| TWI367697B (en) | 2012-07-01 |
| US8378225B2 (en) | 2013-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8835773B2 (en) | Wiring board and method of manufacturing the same | |
| JP4769022B2 (ja) | 配線基板およびその製造方法 | |
| US8389871B2 (en) | Multilayered wiring board and method of manufacturing the same | |
| US8590147B2 (en) | Method for fabricating circuit board structure with concave conductive cylinders | |
| CN104576596B (zh) | 半导体基板及其制造方法 | |
| JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
| US7698813B2 (en) | Method for fabricating conductive blind via of circuit substrate | |
| TWI513379B (zh) | 內埋元件的基板結構與其製造方法 | |
| JP2008060573A (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
| JP5017872B2 (ja) | 半導体装置及びその製造方法 | |
| TW201417196A (zh) | 晶片封裝基板和結構及其製作方法 | |
| JP2010171387A (ja) | 回路基板構造及びその製造方法 | |
| KR20110025250A (ko) | 미세 피치의 구리 범프 제조 방법 | |
| JP2010226075A (ja) | 配線板及びその製造方法 | |
| JP2011040720A (ja) | プリント回路基板及びその製造方法 | |
| US8186043B2 (en) | Method of manufacturing a circuit board | |
| US8674232B2 (en) | Device-embedded flexible printed circuit board and manufacturing method thereof | |
| JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
| KR100951574B1 (ko) | 코어리스 패키지 기판의 솔더 형성 방법 | |
| TW201831066A (zh) | 線路板結構 | |
| US20180027652A1 (en) | Circuit board and manufacturing method thereof | |
| TWI461134B (zh) | 載板結構及其製作方法 | |
| TWI527164B (zh) | 封裝基板之製造方法 | |
| JP2005340866A (ja) | 配線基板 | |
| JP2021103733A (ja) | プリント配線板及びプリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120926 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130312 |