CN109065459A - 焊盘的制作方法 - Google Patents

焊盘的制作方法 Download PDF

Info

Publication number
CN109065459A
CN109065459A CN201810840591.1A CN201810840591A CN109065459A CN 109065459 A CN109065459 A CN 109065459A CN 201810840591 A CN201810840591 A CN 201810840591A CN 109065459 A CN109065459 A CN 109065459A
Authority
CN
China
Prior art keywords
pad
tin cream
mask layer
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810840591.1A
Other languages
English (en)
Inventor
刘珊珊
廖汉忠
陈顺利
丁逸圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DALIAN DEHAO PHOTOELECTRIC TECHNOLOGY Co Ltd
Original Assignee
DALIAN DEHAO PHOTOELECTRIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DALIAN DEHAO PHOTOELECTRIC TECHNOLOGY Co Ltd filed Critical DALIAN DEHAO PHOTOELECTRIC TECHNOLOGY Co Ltd
Priority to CN201810840591.1A priority Critical patent/CN109065459A/zh
Publication of CN109065459A publication Critical patent/CN109065459A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种焊盘的制作方法。包括:在晶圆的电极的上表面形成掩膜层,掩膜层包括多个孔槽;在掩膜层上涂布锡膏,使得锡膏填满多个孔槽;根据预设的第一温度,对孔槽中的锡膏进行热处理,使得孔槽中的锡膏呈熔融状态;根据预设的第二温度,对热处理后的锡膏进行冷却处理,使得孔槽中的锡膏呈固体状态;去除掩膜层,得到焊盘。由于采用锡膏涂布的方式形成焊盘,相对采用蒸镀、溅射、电镀及电化学等方式,将合金材料制备成焊盘方法,工艺简单,所用材料成本低,因此,本申请涉及的焊盘的制造方法,产能高,成本低。

Description

焊盘的制作方法
技术领域
本发明涉及半导体技术领域,特别是涉及了一种焊盘的制作方法。
背景技术
随着半导体技术的发展,半导体产品的尺寸越来越小,其对应的焊盘尺寸也随之越来越小,因此,焊盘制作工艺显得尤为重要。
传统的焊盘制作工艺主要包括丝印固晶方式和共晶焊方式,尤其是在小焊盘的制作中,通常使用共晶焊方式。共晶焊方式一般采用蒸镀、溅射、电镀及电化学等方式,将能够共晶焊的合金材料制备成焊盘。
但是,当焊盘厚度需求较高时,采用共晶焊方式会使得产能降低,且成本高。
发明内容
基于此,有必要针对小焊盘焊盘厚度需求较高时产能降低、成本高的问题,提供一种焊盘的制作方法。
一种焊盘的制作方法,所述方法包括:
在晶圆的电极的上表面形成掩膜层,所述掩膜层包括多个孔槽;
在所述掩膜层上涂布锡膏,使得所述锡膏填满所述多个孔槽;
根据预设的第一温度,对所述孔槽中的锡膏进行热处理,使得所述孔槽中的锡膏呈熔融状态;
根据预设的第二温度,对热处理后的锡膏进行冷却处理,使得所述孔槽中的锡膏呈固体状态;
去除所述掩膜层,得到所述焊盘。
在其中一个实施例中,对所述焊盘的固晶面进行研磨,使得所述焊盘的固晶面积最大。
在其中一个实施例中,所述去除所述掩膜层,得到所述焊盘之后,所述方法还包括:
对所述焊盘的固晶面进行研磨,使得所述焊盘的固晶面积最大。
在其中一个实施例中,所述在晶圆的电极的上表面形成掩膜层,包括:
通过贴膜的方式将薄膜材料粘合在所述晶圆上,形成薄膜层;
通过紫外线照射所述薄膜层,在所述薄膜层上形成所述多个孔槽,得到所述掩膜层。
在其中一个实施例中,所述在所述掩膜层上涂布锡膏,包括:
通过旋涂机将所述锡膏涂布在所述掩膜层上。
在其中一个实施例中,所述通过旋涂机将所述锡膏涂布在所述掩膜层上,包括:
根据预设的稀释液和锡膏之间的比例,对所述锡膏进行稀释,得到稀释后的锡膏;
通过所述旋涂机将所述稀释后的锡膏涂布在所述掩膜层上。
在其中一个实施例中,所述焊盘的径向尺寸大于或者等于3μm,所述焊盘的厚度为4μm~120μm。
在其中一个实施例中,若焊点温度小于预设的第三温度,则所述锡膏包括锡元素、银元素、锡元素和铋元素;若所述焊点温度大于或等于所述第三温度,则所述锡膏包括锡元素、铜元素和金元素。
在其中一个实施例中,所述在晶圆的电极的上表面形成掩膜层之前,所述方法还包括:
采用沉积或溅射的方式,在所述晶圆上制备一金属层,形成所述电极。
在其中一个实施例中,所述电极的材质为金元素材质;
或者,所述电极自下而上依次包括镍元素层、钛元素层和金元素层;
或者,所述电极自下而上依次包括铬元素层和金元素层。
在其中一个实施例中,所述电极的厚度为100nm~300nm。
本申请实施例提供的焊盘的制作方法,在晶圆的电极上表面形成包括多个孔槽的掩膜层,再将锡膏涂布在掩膜层上,使得锡膏填满多个孔槽,然后对孔槽内的锡膏进行处理,去除掩膜层,得到焊盘,由于采用锡膏涂布的方式形成焊盘,相对采用蒸镀、溅射、电镀及电化学等方式,将合金材料制备成焊盘方法,工艺简单,所用材料成本低,因此,采用上述焊盘的制造方法,产能高,成本低。
附图说明
图1为一个发光二极管上焊盘的剖面图;
图2为一个实施例提供的一种焊盘的制作方法的流程图;
图3为一个实施例提供的一种焊盘的制作方法的示意图;
图4为一个实施例提供的一种焊盘的制作方法的示意图;
图5为一个实施例提供的一种焊盘的制作方法的示意图;
图6为一个实施例提供的一种焊盘的制作方法的示意图;
图7为一个实施例提供的一种焊盘的制作方法的示意图;
图8为一个实施例提供的一种焊盘的制作方法的流程图;
图9为一个实施例提供的一种焊盘的制作方法的流程图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
图1为一个发光二极管上焊盘的剖面图,如图1所述,在晶圆10上蚀刻形成N台阶20,在N台阶20上沉积或溅射一薄层金属以形成电极30,在电极30上,通过本申请提供的方法形成焊盘40。
本申请提供的焊盘的制作方法可应用于发光二极管焊盘的制备过程中,本申请的制作方法简化了现有技术中小焊盘固晶的工艺,采用更低廉的材料制作焊盘,从而能提升了现有技术中小焊盘固晶的产能,降低了成本。
图2为一个实施例提供的一种焊盘的制作方法的流程图,如图2所示,该方法包括:
S101、在晶圆的电极的上表面形成掩膜层,掩膜层包括多个孔槽。
本申请实施例中,晶圆是制造半导体芯片的基本材料,可以是硅晶圆、氮化镓晶圆等,本发明对此不作限制。所述孔槽可以是多个圆孔,也可是多个长方体的通槽,还可以是其他任何形状的通槽,本发明对此不作限制。
上述实施例中,掩膜层可以是一种能够耐温的光敏材料,也可以是一种薄膜材料,当在晶圆的电极的上表面形成掩膜层时,掩膜层可以通过贴膜的方式粘合在晶圆的电极的上表面,可选地,掩膜层上包括的孔槽,可以通过光蚀刻的方法获得,例如,将掩膜层通过贴膜的方式粘合在晶圆的电极的上表面时,在掩膜层上需要形成孔槽的位置进行黄光光刻,具体的,如图3所示,通过电子束或激光对掩膜层401进行图形曝光,曝光需要的孔槽图形,以便进行蚀刻,然后对掩膜层401上的光敏材料进行蚀刻,形成所需的孔槽4011。
S102、在掩膜层上涂布锡膏,使得锡膏填满多个孔槽。
其中,锡膏是一种由焊锡粉、助焊剂以及其它的添加物加以混合,形成的乳脂状混合物。本申请实施例中,在掩膜层上涂布锡膏,可以是将锡膏均匀的涂抹在S101中的掩膜层上,如图4所示,由于掩膜层401包括了多个孔槽,锡膏402可以流动到孔槽中,以填满多个孔槽。
S103、根据预设的第一温度,对孔槽中的锡膏进行热处理,使得孔槽中的锡膏呈熔融状态。
具体的,可以将上述设置了掩膜层的晶圆放置进焊接炉内,焊接炉内设加热电路,可以通过控制加热电路来控制焊接炉内的温度,通过将焊接炉内的温度升高到预设的第一温度,孔槽中的锡膏在高温情况下呈熔融态。可选地,可以通过热板传到使得焊接炉内的温度升高,也可以通过红外辐射使得焊接炉内的温度升高,还可以通过热风回流使得焊接炉内的温度升高,本申请实施例对此不作限制。
S104、根据预设的第二温度,对热处理后的锡膏进行冷却处理,使得孔槽中的锡膏呈固体状态。
具体的,在上述S103的基础上,可以通过控制加热电路来控制焊接炉内的温度,通过将焊接炉内的温度降低到预设的第二温度,如图5所示,使得孔槽中的锡膏402在第二温度下情况下冷却至固体状态。或者,也可以设置专门的冷却电路或设备将焊接炉内的温度降低到预设的第二温度,使得孔槽中的锡膏402在第二温度下情况下冷却至固体状态。
S105、去除掩膜层,得到焊盘。
具体的,在上述S104的基础上,当掩膜层上的多个孔槽内的锡膏通过高温加热,再冷却呈固体状态时,此时,晶圆的电极上表面上,掩膜层内镶嵌了通过高温加热,在通过冷却处理的呈固体状态的锡膏,通过物理或者化学的方式将掩膜层去除,露出如图6所示的焊盘402。例如,可以通过适当强度的气流喷射的方式去除掩膜层,也可以通过化学溶剂与掩膜层的材料进行化学反应,去除掩膜层,本申请实施例对此不作限制。
上述实施例中焊盘的制作方法,在晶圆的电极上表面形成包括多个孔槽的掩膜层,再将锡膏涂布在掩膜层上,使得锡膏填满多个孔槽,然后对孔槽内的锡膏进行处理,去除掩膜层,得到焊盘,相对采用蒸镀、溅射、电镀及电化学等方式,采用锡膏涂布的方式,将合金材料制备成焊盘方法,工艺简单,所用材料成本低,因此,采用上述焊盘的制造方法,产能高,成本低。
可选地,在S105“去除掩膜层,得到焊盘”之后,还包括:对焊盘的固晶面进行研磨,使得焊盘的固晶面积最大。
其中,焊盘的固晶面可以是焊盘远离电极的一面,可以用于与管脚连接,形成芯片的内部电路;固晶面积可以是固晶面的一个切面面积。
基于上述S105得到的焊盘,在高温加热的过程中,呈熔融态的焊锡,由于表面张力,固晶面呈圆弧状;在冷却的过程中,由于没有受到其他外力,因此,所得到的焊盘的固晶面呈圆弧状。由于圆弧状的固晶面的固晶面积小,因此需要将圆弧状的固晶面打磨成如图7所示的平面方形的焊盘402,使得固晶面积增大,进而使得固晶后的焊盘的推力能力变大。
在本实施例中,在将焊盘的固晶面进行研磨的过程中,可以将机、煤油、动物油及油酸、硬脂酸等研磨剂涂覆在焊盘表面,使用研磨工具对焊盘的固晶面进行研磨;还可以将氧化铝、碳化硅、氧化铁、氧化铈等磨料均匀的压嵌在焊盘的固晶面上,并在固晶面上涂以少量的润滑剂,再使用研磨工具对固晶面进行研磨,本申请实施例对此不作限制。
可选地,本申请设计的焊盘的径向尺寸大于或者等于3μm,所述焊盘的厚度为4μm~120μm。
上述实施例中焊盘的制作方法,对焊盘的固晶面进行研磨,使得焊盘的固晶面积最大。由于焊盘的固晶面积大,使得焊盘抗推力能力增大,提高的焊盘的可靠性。
图8为一个实施例提供的一种焊盘的制作方法的流程图,该方法涉及步骤101的一种具体的实施方式,如图8所示,S101“在晶圆的电极的上表面形成掩膜层,掩膜层包括多个孔槽”的一种可能的实现方式如下:
S201、通过贴膜的方式将薄膜材料粘合在晶圆上,形成薄膜层。
在本申请实施例中,薄膜材料为光敏材料,且不能与锡膏发生反应形成合金的材料。薄膜材料可以是厚度介于单原子到几毫米间的薄金属或有机物层。薄膜材料可以是可以在干燥的过滤空气中,再利用静电自吸附的原理,使得薄膜材料粘合在晶圆上,形成薄膜层。
S202、通过紫外线照射薄膜层,在薄膜层上形成多个孔槽,得到掩膜层。
具体的,紫外线光源照射在薄膜层上,可以通过模板遮挡的方法,也可以通过扫描的方法,使得薄膜层上需要呈现多个孔槽的位置曝光在紫外线下,在通过将曝光处的薄膜层经过显影处理,形成所需的多个孔槽,最终得到掩膜层。
可选地,在其中一个实施例中,S102“在掩膜层上涂布锡膏,使得锡膏填满多个孔槽”的一种可能的实现方式包括:通过旋涂机将锡膏涂布在掩膜层上。
在本申请实施例中,旋涂机是一种可以转动的装置,将设置了掩膜层的晶圆放置在旋涂机上,将焊锡放置在掩膜层上,通过旋涂机旋转产生的离心力,将焊锡均匀的涂抹在掩膜层上。
上述实施例中焊盘的制作方法,通过旋涂机将锡膏涂布在掩膜层上,由于采用旋涂机,利用旋涂机转动时产生的离心力,使得锡膏能够均匀的涂布在掩膜层上,进而使得最终得到的焊盘高度一致,提高了焊盘质量。
进一步地,还可以对锡膏进行稀释,采用稀释的锡膏涂布在掩膜层上。如图9所示,步骤“通过旋涂机将锡膏涂布在掩膜层上”的一种可能的实现方式如下:
S301、根据预设的稀释液和锡膏之间的比例,对锡膏进行稀释,得到稀释后的锡膏。
本申请实施例中,由于锡膏是一种由焊锡粉、助焊剂以及其它的添加物加以混合,形成的乳脂状混合物,流动性较差,根据预设的稀释液和锡膏之间的比例,将锡膏进行稀释,得到稀释后的锡膏,使得锡膏的流动性变大。
S302、通过旋涂机将稀释后的锡膏涂布在掩膜层上。
具体的,通过旋涂机的转动产生的离心力,将稀释后的锡膏均匀的涂布在掩膜层上。可选地,若焊点温度小于预设的第三温度,则锡膏包括锡元素、银元素、锡元素和铋元素;若焊点温度大于或等于第三温度,则锡膏包括锡元素、铜元素和金元素。
具体的,焊点温度可以是锡膏达到熔融态时的温度。可以根据需求,调整锡膏的成分,来改变锡膏的焊点温度,当需要的焊点温度偏低时,锡膏的成分包括锡元素、银元素、锡元素和铋元素,所得到的锡膏的焊点温度偏低;当需要的焊点温度偏高时,锡膏的成分包括锡元素、铜元素和金元素,所得到的锡膏的焊点温度偏高。
可选地,在S101“在晶圆的电极的上表面形成掩膜层,掩膜层包括多个孔槽”之前,还包括:采用沉积或溅射的方式,在晶圆上制备一金属层,形成电极。
具体的,沉积方式可以为蒸镀、化学镀膜等,本申请实施例对此不作限制。在晶圆上制备的金属层,该金属层能够与后续制程的锡膏形成合金。可选地,电极的材质为金元素材质;或者,电极自下而上依次包括镍元素层、钛元素层和金元素层;或者,电极自下而上依次包括铬元素层和金元素层。
具体的,电极与锡膏接触面的材料均为金元素层,电极的材质可以全部为金元素材质,也可以是自下而上依次包括镍元素层、钛元素层和金元素层;还可以是自下而上依次包括铬元素层和金元素层,本申请实施例对此不作限制,只要电极和锡膏接触面为金元素层即可。
可选地,电极的厚度为100nm~300nm。具体的,电极的厚度小于100nm时,形成焊盘时会出现焊盘不均,露出底层基板的现象;电极的厚度大于300nm,成本偏高。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种焊盘的制作方法,其特征在于,所述方法包括:
在晶圆的电极的上表面形成掩膜层,所述掩膜层包括多个孔槽;
在所述掩膜层上涂布锡膏,使得所述锡膏填满所述多个孔槽;
根据预设的第一温度,对所述孔槽中的锡膏进行热处理,使得所述孔槽中的锡膏呈熔融状态;
根据预设的第二温度,对热处理后的锡膏进行冷却处理,使得所述孔槽中的锡膏呈固体状态;
去除所述掩膜层,得到所述焊盘。
2.根据权利要求1所述的方法,其特征在于,所述去除所述掩膜层,得到所述焊盘之后,所述方法还包括:
对所述焊盘的固晶面进行研磨,使得所述焊盘的固晶面积最大。
3.根据权利要求1或2所述的方法,其特征在于,所述在晶圆的电极的上表面形成掩膜层,包括:
通过贴膜的方式将薄膜材料粘合在所述晶圆上,形成薄膜层,所述薄膜材料为光敏材料;
通过紫外线照射所述薄膜层,在所述薄膜层上形成所述多个孔槽,得到所述掩膜层。
4.根据权利要求1或2所述的制作方法,其特征在于,所述在所述掩膜层上涂布锡膏,包括:
通过旋涂机将所述锡膏涂布在所述掩膜层上。
5.根据权利要求4所述的制作方法,其特征在于,所述通过旋涂机将所述锡膏涂布在所述掩膜层上,包括:
根据预设的稀释液和锡膏之间的比例,对所述锡膏进行稀释,得到稀释后的锡膏;
通过所述旋涂机将所述稀释后的锡膏涂布在所述掩膜层上。
6.根据权利要求1或2所述的制作方法,其特征在于,所述焊盘的径向尺寸大于或者等于3μm,所述焊盘的厚度为4μm~120μm。
7.根据权利要求1或2所述的制作方法,其特征在于,若焊点温度小于预设的第三温度,则所述锡膏包括锡元素、银元素、锡元素和铋元素;若所述焊点温度大于或等于所述第三温度,则所述锡膏包括锡元素、铜元素和金元素。
8.根据权利要求1或2所述的制作方法,其特征在于,所述在晶圆的电极的上表面形成掩膜层之前,所述方法还包括:
采用沉积或溅射的方式,在所述晶圆上制备一金属层,形成所述电极。
9.根据权利要求8所述的制作方法,其特征在于,所述电极的材质为金元素材质;
或者,所述电极自下而上依次包括镍元素层、钛元素层和金元素层;
或者,所述电极自下而上依次包括铬元素层和金元素层。
10.根据权利要求8所述的制作方法,其特征在于,所述电极的厚度为100nm~300nm。
CN201810840591.1A 2018-07-27 2018-07-27 焊盘的制作方法 Pending CN109065459A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810840591.1A CN109065459A (zh) 2018-07-27 2018-07-27 焊盘的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810840591.1A CN109065459A (zh) 2018-07-27 2018-07-27 焊盘的制作方法

Publications (1)

Publication Number Publication Date
CN109065459A true CN109065459A (zh) 2018-12-21

Family

ID=64835713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810840591.1A Pending CN109065459A (zh) 2018-07-27 2018-07-27 焊盘的制作方法

Country Status (1)

Country Link
CN (1) CN109065459A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817769A (zh) * 2019-01-15 2019-05-28 申广 一种新型led芯片封装制作方法
CN111540820A (zh) * 2020-03-16 2020-08-14 重庆康佳光电技术研究院有限公司 一种led芯片的固晶方法及显示装置

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340852A (zh) * 2000-08-31 2002-03-20 华泰电子股份有限公司 半导体载体上印刷凸块的制造方法
CN1365141A (zh) * 2001-01-12 2002-08-21 华治科技股份有限公司 凸块制作方法
CN1661819A (zh) * 2004-02-26 2005-08-31 元砷光电科技股份有限公司 发光二极管的焊球制造工艺
CN1675968A (zh) * 2002-08-22 2005-09-28 捷时雅株式会社 使用双层叠合膜在电极垫上形成突起的方法
CN1753159A (zh) * 2004-09-22 2006-03-29 日月光半导体制造股份有限公司 整合打线及倒装封装的芯片结构及制程
CN101110398A (zh) * 2006-07-21 2008-01-23 日月光半导体制造股份有限公司 覆晶封装件及其制造方法
CN101266936A (zh) * 2008-04-30 2008-09-17 日月光半导体制造股份有限公司 凸块制程
CN102201351A (zh) * 2010-03-25 2011-09-28 新科金朋有限公司 半导体器件和形成用于无铅凸块连接的双ubm结构的方法
CN102324412A (zh) * 2011-09-13 2012-01-18 江苏长电科技股份有限公司 无基岛预填塑封料先镀后刻引线框结构及其生产方法
CN102324414A (zh) * 2011-09-13 2012-01-18 江苏长电科技股份有限公司 有基岛预填塑封料先镀后刻引线框结构及其生产方法
CN102339759A (zh) * 2011-10-24 2012-02-01 深南电路有限公司 一种倒装基板的植球方法
CN102789995A (zh) * 2011-05-20 2012-11-21 稳懋半导体股份有限公司 制作金属凸块与熔接金属的制程方法
CN104733334A (zh) * 2013-12-20 2015-06-24 星科金朋有限公司 具有无过孔衬底的集成电路封装系统及其制造方法
CN106684033A (zh) * 2015-07-31 2017-05-17 台湾积体电路制造股份有限公司 形成连接件衬垫结构、互连结构的方法及其结构
CN107567208A (zh) * 2017-09-07 2018-01-09 维沃移动通信有限公司 一种印刷电路板制备方法及印刷电路板
CN107611038A (zh) * 2017-09-05 2018-01-19 东莞市佳骏电子科技有限公司 一种在晶圆片上印刷预焊料工艺
CN207038516U (zh) * 2017-02-13 2018-02-23 深圳市汇顶科技股份有限公司 硅通孔芯片的二次封装体
US20180102337A1 (en) * 2015-06-19 2018-04-12 International Business Machines Corporation Conductive pillar shaped for solder confinement

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340852A (zh) * 2000-08-31 2002-03-20 华泰电子股份有限公司 半导体载体上印刷凸块的制造方法
CN1365141A (zh) * 2001-01-12 2002-08-21 华治科技股份有限公司 凸块制作方法
CN1675968A (zh) * 2002-08-22 2005-09-28 捷时雅株式会社 使用双层叠合膜在电极垫上形成突起的方法
CN1661819A (zh) * 2004-02-26 2005-08-31 元砷光电科技股份有限公司 发光二极管的焊球制造工艺
CN1753159A (zh) * 2004-09-22 2006-03-29 日月光半导体制造股份有限公司 整合打线及倒装封装的芯片结构及制程
CN101110398A (zh) * 2006-07-21 2008-01-23 日月光半导体制造股份有限公司 覆晶封装件及其制造方法
CN101266936A (zh) * 2008-04-30 2008-09-17 日月光半导体制造股份有限公司 凸块制程
CN102201351A (zh) * 2010-03-25 2011-09-28 新科金朋有限公司 半导体器件和形成用于无铅凸块连接的双ubm结构的方法
CN102789995A (zh) * 2011-05-20 2012-11-21 稳懋半导体股份有限公司 制作金属凸块与熔接金属的制程方法
CN102324412A (zh) * 2011-09-13 2012-01-18 江苏长电科技股份有限公司 无基岛预填塑封料先镀后刻引线框结构及其生产方法
CN102324414A (zh) * 2011-09-13 2012-01-18 江苏长电科技股份有限公司 有基岛预填塑封料先镀后刻引线框结构及其生产方法
CN102339759A (zh) * 2011-10-24 2012-02-01 深南电路有限公司 一种倒装基板的植球方法
CN104733334A (zh) * 2013-12-20 2015-06-24 星科金朋有限公司 具有无过孔衬底的集成电路封装系统及其制造方法
US20180102337A1 (en) * 2015-06-19 2018-04-12 International Business Machines Corporation Conductive pillar shaped for solder confinement
CN106684033A (zh) * 2015-07-31 2017-05-17 台湾积体电路制造股份有限公司 形成连接件衬垫结构、互连结构的方法及其结构
CN207038516U (zh) * 2017-02-13 2018-02-23 深圳市汇顶科技股份有限公司 硅通孔芯片的二次封装体
CN107611038A (zh) * 2017-09-05 2018-01-19 东莞市佳骏电子科技有限公司 一种在晶圆片上印刷预焊料工艺
CN107567208A (zh) * 2017-09-07 2018-01-09 维沃移动通信有限公司 一种印刷电路板制备方法及印刷电路板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817769A (zh) * 2019-01-15 2019-05-28 申广 一种新型led芯片封装制作方法
CN109817769B (zh) * 2019-01-15 2020-10-30 申广 一种新型led芯片封装制作方法
CN111540820A (zh) * 2020-03-16 2020-08-14 重庆康佳光电技术研究院有限公司 一种led芯片的固晶方法及显示装置

Similar Documents

Publication Publication Date Title
TWI223427B (en) Interconnections to copper ICS
JPH07501419A (ja) 金属クラスターイオン堆積を利用して半導体ボンディング隆起を製造する方法
DE102016116088A1 (de) Halbleitervorrichtung und Verfahren
JPH0945726A (ja) 半導体装置の構造及びその製造方法
US9704822B2 (en) Bonding substrates using solder surface tension during solder reflow for three dimensional self-alignment of substrates
CN109065459A (zh) 焊盘的制作方法
CN105514073B (zh) 具有限制层的互连结构
US4425195A (en) Method of fabricating a diamond heat sink
US8753176B2 (en) Device for treating wafers on assembly carriers
TW200945462A (en) Fabricating low cost solder bumps on integrated circuit wafers
CN105336718A (zh) 源极向下半导体器件及其制造方法
DE102008063416A1 (de) Wärmeableitung in temperaturkritischen Bauteilbereichen von Halbleiterbauelementen durch Wärmeleitungen, die mit der Substratrückseite verbunden sind
JP2011049258A (ja) 半導体装置の製造方法
CN113380649B (zh) 一种基于tsv的三维集成电路封装方法
CN107887259B (zh) 一种小尺寸芯片封装方法
US10347600B2 (en) Through-substrate-vias with self-aligned solder bumps
CN106409690B (zh) 基于激光纳米加工技术的埋置芯片互连方法
JP2002217226A (ja) はんだバンプ形成方法
CN111344860A (zh) 用于微电子器件的具有保护层的管芯贴合表面铜层
CN104465495A (zh) 硅通孔的形成方法
CN107346742A (zh) 晶圆凸块的制备方法
US7169627B2 (en) Method for inspecting a connecting surface of a flip chip
US6415973B1 (en) Method of application of copper solution in flip-chip, COB, and micrometal bonding
KR102551078B1 (ko) 고방열 반도체 접합 구조체 및 이의 제조방법
JPH04258128A (ja) バンプ電極の形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181221

RJ01 Rejection of invention patent application after publication